KR100800744B1 - Method for mask bridge prevention of semiconductor device - Google Patents

Method for mask bridge prevention of semiconductor device Download PDF

Info

Publication number
KR100800744B1
KR100800744B1 KR1020060132534A KR20060132534A KR100800744B1 KR 100800744 B1 KR100800744 B1 KR 100800744B1 KR 1020060132534 A KR1020060132534 A KR 1020060132534A KR 20060132534 A KR20060132534 A KR 20060132534A KR 100800744 B1 KR100800744 B1 KR 100800744B1
Authority
KR
South Korea
Prior art keywords
pattern
mask
bridge
semiconductor device
main
Prior art date
Application number
KR1020060132534A
Other languages
Korean (ko)
Inventor
이준석
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060132534A priority Critical patent/KR100800744B1/en
Application granted granted Critical
Publication of KR100800744B1 publication Critical patent/KR100800744B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

A method for avoiding a mask bridge of a semiconductor device is provided to avoid a line width bridge between adjacent two patterns by forming a light preventing part and an open light transmission part in a sub pattern of a main pattern. A plurality of main patterns(100,110) are formed on a mask plate to form a mask pattern. A sub pattern(112) is formed at the corner of the main pattern wherein a light preventing layer(112a) and an open light transmission part(112b) are formed in the sub pattern. The light transmission part of the sub pattern avoids a line width bridge phenomenon with the main pattern adjacent to the light transmission part. The size of the open light transmission part of the sub pattern can be adjusted to avoid a line width bridge between the main patterns.

Description

반도체 소자의 마스크 브릿지 방지방법{METHOD FOR MASK BRIDGE PREVENTION OF SEMICONDUCTOR DEVICE} Mask bridge prevention method of semiconductor device {METHOD FOR MASK BRIDGE PREVENTION OF SEMICONDUCTOR DEVICE}

도 1은 종래의 패턴 밀집도가 높은 반도체 마스크의 일부분을 예시한 도면이고,1 is a view illustrating a portion of a conventional semiconductor mask having a high pattern density,

도 2는 도 1의 반도체 마스크에 원자외선 파장을 전사한 경우의 육관선 이미지를 도시한 도면이고,FIG. 2 is a view illustrating a hexagonal tube image when the far ultraviolet wavelength is transferred to the semiconductor mask of FIG. 1.

도 3은 종래의 광 근접 보상 방법이 적용된 반도체 마스크를 예시한 도면이고,3 is a diagram illustrating a semiconductor mask to which a conventional optical proximity compensation method is applied;

도 4는 종래의 반도체 마스크에 근접한 패턴을 보여주는 확대 도면이고,4 is an enlarged view showing a pattern close to a conventional semiconductor mask;

도 5는 본 발명의 실시예에 따른 반도체 소자의 마스크 브릿지 방지방법을 보여주는 확대도이다.5 is an enlarged view illustrating a method of preventing a mask bridge of a semiconductor device according to an exemplary embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100, 110 : 주 패턴 112 : 보조패턴100, 110: main pattern 112: auxiliary pattern

112a : 차광부 112b : 투광부112a: light blocking portion 112b: light transmitting portion

본 발명은 반도체 소자의 마스크 브릿지 방지방법에 관한 것으로서, 보다 상세하게는 반도체 소자에서 두 패턴간의 공간 부족으로 발생하는 선폭 브릿지(Bridge) 현상을 방지할 수 있도록 한 반도체 소자의 마스크 브릿지 방지 방법에 관한 것이다.The present invention relates to a method for preventing a mask bridge of a semiconductor device, and more particularly, to a method for preventing a mask bridge of a semiconductor device to prevent a line bridge bridge phenomenon caused by lack of space between two patterns in a semiconductor device. will be.

일반적으로, 반도체용 마스크 패턴 형성 기술은 반도체 기판에 형성되는 메모리 패턴(Pattern)의 정확도에 밀접한 영향을 주며, 특히 반도체 패턴의 집적도가 매우 높을 경우 광학 근접 보상 패턴을 삽입할 공간이 부족하게 되고, 반도체 포토리소그라피 본래의 노광 의도와 달리 패턴간 선폭 브릿지(Bridge)가 발생하고, 또한 반도체 소자 특성에 많은 악영향을 주게 된다.In general, a mask pattern forming technique for semiconductors has a close influence on the accuracy of a memory pattern formed on a semiconductor substrate. In particular, when the integration degree of the semiconductor pattern is very high, there is insufficient space for inserting an optical proximity compensation pattern. Contrary to the inherent intention of exposure to semiconductor photolithography, a line width bridge between patterns occurs, which also adversely affects semiconductor device characteristics.

그리고, 반도체 포토 리소그라피 기술은 마스크 설계를 정교하게 해 줌으로써, 마스크로 투광되어 나오는 빛의 양을 적절히 조절할 수 있게 되었으며, 이를 위해 광학 근접 보상기술(Optical Proximity Correction), 위상반전 마스크 기술(Phase Shifting Mask)이 등장하였고, 또한 마스크에 그려진 패턴 형상에 의한 빛의 왜곡 현상을 최소화시킬 수 있는 다양한 방법들이 모색되었다.In addition, the semiconductor photolithography technology can precisely control the amount of light emitted by the mask by precisely designing the mask, and for this, an optical proximity compensation technology and a phase shifting mask technology can be used. ) And various methods to minimize the distortion of light due to the pattern shape drawn on the mask were explored.

특히, 최근에 원자외선 파장(248nm 또는 194nm 파장)의 빛에 감광력이 뛰어난 화학 증폭형 포토 레지스트의 개발로 더욱 해상도를 증가시킬수 있는 실질적인 기술들이 등장하였다.In particular, the development of a chemically amplified photoresist having excellent photosensitivity to light of far ultraviolet wavelength (248 nm or 194 nm wavelength) has emerged a practical technology that can further increase the resolution.

도 1은 종래의 패턴 밀집도가 높은 반도체 마스크의 일부분을 예시한 도면으로, 차광 패턴인 주 패턴(1)은 투명 원판(2)위에 형성되고, 패턴 공간 A(패턴 끝단 방향)와 공간 B(패턴 빗변 끝단의 수직 방향)에서 특히 광 분포가 일정하지 않음을 보여주고 있다.1 is a view illustrating a portion of a conventional semiconductor mask having a high pattern density. A main pattern 1, which is a light shielding pattern, is formed on a transparent disc 2, and pattern space A (pattern end direction) and space B (pattern) In the vertical direction of the hypotenuse tip), the light distribution is particularly inconsistent.

도 2는 도 1의 반도체 마스크에 원자외선 파장인 248nm 파장 및 0.65 N.A. & 0.54 시그마(Sigma) 전사된 광 강도에 대한 윤곽선 이미지(Contour Image)를 도시한 도면으로, 도면 상에서 외측의 윤곽선 이미지(5)는 최적 노광일 때의 윤곽선이미지이고, 도면 상에서 내측의 윤곽선 이미지(6)는 부족 노광일 때의 윤곽선 이미지이다. 전술한 윤곽선 이미지에서 보여주는 바와 같이 종래에는 반도체 마스크에 원적외선 파장을 전사하는 경우 선폭 끝단이 짧아지는 문제가 발생한다.FIG. 2 is a wavelength of 248 nm and 0.65 N.A. &Gt; 0.54 Sigma Contour image for the transferred light intensity, the outer contour image 5 on the drawing is the contour image at the optimum exposure, and the inner contour image 6 on the drawing. ) Is a contour image at the time of underexposure. As shown in the above-described contour image, a problem of shortening the end of the line width occurs when the far infrared wavelength is transferred to the semiconductor mask.

전술한 선폭 끝단이 짧아지는 문제를 해결하기 위한 방법으로 광 근접 보상 방법이 있는데, 이는 첨부된 도면 도 3에 도시한 바와 같이, 차광 패턴인 주 패턴(1)의 선폭 끝단에 보조 패턴(serif:3)을 부착함으로써 선폭 끝단을 보상해 준다.As a method for solving the problem of shortening the above-described linewidth end, there is an optical proximity compensation method. As shown in FIG. 3, an auxiliary pattern (serif) is formed at the linewidth end of the main pattern 1 that is a light shielding pattern. Compensate the end of line width by attaching 3).

이러한 광 근접 보상 방법에 의한 선폭 끝단의 보상 상태를 확대한 도 4에 도시한 바와 같은데, 두 패턴(10)(20)간의 거리가 매우 가까울 때에, 선폭 브릿지가 발생된다. 즉, 패턴(10)의 보조패턴(12)과 패턴(20)이 A간격으로 마주보고 있을 때 이들 간의 거리 조절이 잘못될 경우, 선폭 브릿지가 매우 심각하게 발생될 수 있다.As shown in FIG. 4 in which the compensation state at the end of the line width by the optical proximity compensation method is enlarged, the line width bridge is generated when the distance between the two patterns 10 and 20 is very close. That is, when the auxiliary pattern 12 and the pattern 20 of the pattern 10 face each other at A intervals, when the distance adjustment between them is incorrect, the linewidth bridge may be very seriously generated.

따라서 두 패턴간의 공간 강도를 좀 더 안정적으로 조절할 수 있는 방법이 필요하게 되었다.Therefore, there is a need for a method that can more stably adjust the spatial strength between two patterns.

본 발명은 상기한 바와 같은 결점을 해소시키기 위하여 안출된 것으로서, 반 도체 소자의 마스크 패턴을 설계 및 제조하는데 있어, 주 패턴의 보조패턴에 차광부와 개구의 투광부를 형성함으로써, 근접한 두 패턴간의 선폭 브릿지가 방지되는 반도체 소자의 마스크 브릿지 방지방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above-described drawbacks. In designing and manufacturing a mask pattern of a semiconductor element, a line width between two adjacent patterns is formed by forming a light shielding portion and an opening light transmitting portion in an auxiliary pattern of a main pattern. It is an object of the present invention to provide a method for preventing a mask bridge of a semiconductor device in which a bridge is prevented.

상술한 목적을 달성하기 위한 본 발명은, 반도체 소자의 마스크 브릿지 방지방법에 있어서, 마스크 패턴을 이루도록 마스크 원판 상에 복수의 주 패턴을 형성하고, 주 패턴의 모서리에 보조패턴을 형성하되 보조패턴에 차광부와 개구의 투광부를 형성하며, 보조패턴의 투광부는 근접한 주 패턴과의 선폭 브릿지 현상을 방지하게 되는 것을 특징으로 하는 반도체 소자의 마스크 브릿지 방지방법을 제공한다. According to the present invention for achieving the above object, in the mask bridge prevention method of a semiconductor device, a plurality of main patterns are formed on a mask disc to form a mask pattern, and an auxiliary pattern is formed at an edge of the main pattern, The light shielding portion and the light transmitting portion of the opening are formed, and the light transmitting portion of the auxiliary pattern prevents the line bridge bridge phenomenon with the adjacent main pattern.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 참조하여 구체적으로 설명한다. Hereinafter, the present invention will be described in detail with reference to the most preferred embodiment of the present invention in order that the present invention may be easily implemented by those skilled in the art.

도 5는 본 발명의 실시예에 따른 반도체 소자의 마스크 브릿지 방지방법을 보여주는 확대도이다. 5 is an enlarged view illustrating a method of preventing a mask bridge of a semiconductor device according to an exemplary embodiment of the present invention.

도 5에 도시된 바와 같이 반도체 소자의 마스크 브릿지 방지방법은, 마스크 패턴을 이루도록 마스크 원판 상에 복수의 주 패턴(100)(110)들이 형성되며, 이들 주 패턴(100)(110)들 간의 협소한 공간패턴으로 선폭 브릿지 현상이 발생하는데, 이의 방지를 위하여 주 패턴(100)과 근접하여 마주하는 주 패턴(110)의 보조패턴(112)에 차광부(112a)와 차광부(112a)의 내측에 일정 크기로 개구된 투광부(112b)를 형성한 것을 특징으로 한다.As shown in FIG. 5, in the method of preventing a mask bridge of a semiconductor device, a plurality of main patterns 100 and 110 are formed on a mask disc to form a mask pattern, and narrow the gaps between the main patterns 100 and 110. A line width bridge phenomenon occurs in one spatial pattern, and in order to prevent this, the light shielding portion 112a and the inner surface of the light shielding portion 112a are disposed on the auxiliary pattern 112 of the main pattern 110 which is in close proximity to the main pattern 100. It characterized in that the light-transmitting portion 112b is formed in a predetermined size in the.

여기서 주 패턴(110)의 모서리에 일체로 사각 형태의 보조패턴(112)이 형성되며, 이 보조패턴(112)은 차광부(112a)와 차광부(112b)의 내측에 사각 또는 다각으로 개구된 투광부(112b)를 형성한다.Here, an auxiliary pattern 112 having a rectangular shape is integrally formed at the corner of the main pattern 110, and the auxiliary pattern 112 is formed inside the light blocking portion 112a and the light blocking portion 112b in a rectangular or polygonal opening. The light transmitting part 112b is formed.

그리고 이렇게 형성된 보조패턴(112)의 개구된 투광부(112b)의 크기를 조절함으로써, 바람직하게 주 패턴(100)(110)간의 선폭 브릿지가 방지될 수 있으며, 더욱 바람직하게는 투광부(112b)가 보조패턴(112)의 전체 면적에서 50％∼60％ 이내의 크기로 형성된다.In addition, by adjusting the size of the opened light transmitting portion 112b of the auxiliary pattern 112 formed as described above, the line width bridge between the main patterns 100 and 110 may be preferably prevented, and more preferably, the light transmitting portion 112b. Is formed to a size within 50% to 60% of the total area of the auxiliary pattern 112.

더욱이, 투광부(112b)의 개구 폭은, 근접한 주 패턴(100)의 거리에 비해 50％의 이내로 형성되는 것이 바람직하다.Moreover, it is preferable that the opening width of the light transmitting part 112b is formed within 50% of the distance of the adjacent main pattern 100.

덧붙여, 주 패턴들과 근접한 각 보조패턴에도 도시되지는 않았지만 차광부와 투광부가 형성되어 브릿지를 방지할 수 있다.In addition, although not shown in each of the auxiliary patterns close to the main patterns, a light shielding portion and a light transmitting portion are formed to prevent the bridge.

이하 첨부된 본 발명의 실시 예에 따른 반도체소자의 제조방법을 도 5를 참고하여 상세하게 설명하면 다음과 같다.Hereinafter, a method of manufacturing a semiconductor device according to an embodiment of the present disclosure will be described in detail with reference to FIG. 5.

마스크 패턴을 이루는 주 패턴(100)과 주 패턴(110)이 서로 최단 거리(A)로 하여 마주보고 있을 때에, 특히, 주 패턴(100)과 최단 거리로 마주하는 주 패턴(110)의 보조패턴(112)은 인접하는 보조패턴들과 동일 크기를 가지며, 차광부(112a)와 일정 크기로 개구된 투광부(112b)를 형성한다.When the main pattern 100 and the main pattern 110 forming the mask pattern face each other at the shortest distance A, in particular, the auxiliary pattern of the main pattern 110 facing the main pattern 100 at the shortest distance. Reference numeral 112 has the same size as the adjacent auxiliary patterns and forms a light transmitting portion 112b with the light blocking portion 112a.

노광파장에 따라 해상력의 차이가 있지만 248nm의 원자외선파장(노광원의 NA>0.6, sigma>0.45)에 대해서 예컨대, 보조패턴(112)의 폭이 100nm일 경우, 투광부(112b)의 폭을 50∼60nm으로 유지하면, 인접한 주 패턴(100)간의 최단 거리(A)가 최소 130nm로 이격되어 있더라도 선폭 브릿지 측면에서 보다 안전한 패턴 형성이 가능하다.Although the resolution differs depending on the exposure wavelength, for example, for the 248 nm far ultraviolet wavelength (NA> 0.6 of the exposure source, sigma> 0.45), for example, when the width of the auxiliary pattern 112 is 100 nm, the width of the light transmitting portion 112b is changed. If it is maintained at 50 to 60 nm, even if the shortest distance A between adjacent main patterns 100 is spaced at least 130 nm, it is possible to form a more secure pattern on the side of the line width bridge.

즉, 보조패턴(112)의 투광부(112b) 폭은 주 패턴(100)간의 최단 거리(A)보다 작게 형성되어야 한다. 실제로 두 거리는 음의 상관 관계를 가지며, 투광부(112b)는 차광부(112a)에 비해 50％∼60％ 의 비율 크기를 가짐으로써, 브릿지 방지가 가능하여 진다. That is, the width of the light transmitting part 112b of the auxiliary pattern 112 should be smaller than the shortest distance A between the main patterns 100. In fact, the two distances have a negative correlation, and the light transmitting portion 112b has a ratio size of 50% to 60% compared to the light blocking portion 112a, thereby preventing the bridge.

그러므로 본 발명은, 근접한 패턴들로 하여 발생하는 선폭 브릿지 방지를 위하여 보조패턴의 크기와 거리 조절 대신에 보조패턴의 투광부 크기를 조절함으로써, 마스크 패턴의 최적화가 가능하게 되었다. Therefore, the present invention enables the optimization of the mask pattern by adjusting the size of the light transmitting portion of the auxiliary pattern instead of the size and distance of the auxiliary pattern to prevent the line width bridge generated by the adjacent patterns.

이상에서 설명한 것은 본 발명에 따른 반도체 소자의 마스크 브릿지 방지방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다. What has been described above is just one embodiment for implementing a method for preventing a mask bridge of a semiconductor device according to the present invention, and the present invention is not limited to the above-described embodiment, as claimed in the following claims. Without departing from the gist of the invention, anyone of ordinary skill in the art to which the present invention will have the technical spirit of the present invention to the extent that various modifications can be made.

이상에서 설명한 바와 같이, 본 발명에 의한 반도체 소자의 마스크 브릿지 방지방법은, 반도체 소자의 마스크 패턴을 설계 및 제조하는데 있어, 주 패턴의 보조패턴에 차광부와 개구의 투광부를 형성함으로써, 근접한 두 패턴간의 선폭 브릿지가 방지될 수 있고, 따라서 부족 노광시에도 상대적으로 충분한 초점 심도를 갖는 효과를 가진다.As described above, the mask bridge prevention method of the semiconductor device according to the present invention, in designing and manufacturing a mask pattern of the semiconductor device, by forming the light shielding portion and the light transmitting portion of the opening in the auxiliary pattern of the main pattern, two adjacent patterns The linewidth bridge of the liver can be prevented, and thus has the effect of having a relatively sufficient depth of focus even in underexposure.

Claims (4)

반도체 소자의 마스크 브릿지 방지방법에 있어서,In the mask bridge prevention method of a semiconductor device, 상기 마스크 패턴을 이루도록 마스크 원판 상에 복수의 주 패턴을 형성하고,A plurality of main patterns are formed on the mask disc to form the mask pattern, 상기 주 패턴의 모서리에 보조패턴을 형성하되, 상기 보조패턴에 차광부와 개구의 투광부를 형성하며,An auxiliary pattern is formed at an edge of the main pattern, and a light blocking part and a light transmitting part of an opening are formed in the auxiliary pattern; 상기 보조패턴의 투광부는 근접한 상기 주 패턴과의 선폭 브릿지 현상을 방지하게 되는 것을 특징으로 하는 반도체 소자의 마스크 브릿지 방지방법.And a light transmissive portion of the auxiliary pattern prevents a line width bridge phenomenon from being adjacent to the main pattern. 제 1 항에 있어서,The method of claim 1, 상기 보조패턴의 개구된 투광부의 크기를 조절하여 상기 주 패턴간의 선폭 브릿지가 방지되는 것을 특징으로 하는 반도체 소자의 마스크 브릿지 방지방법.The method of preventing a mask bridge of a semiconductor device, characterized in that the line width bridge between the main patterns is prevented by adjusting the size of the open light transmitting part of the auxiliary pattern. 제 1 항에 있어서,The method of claim 1, 상기 투광부는,The light transmitting unit, 상기 보조패턴의 전체 면적에서 50％∼60％ 이내의 크기로 형성되는 것을 특징으로 하는 반도체 소자의 마스크 브릿지 방지방법.A method for preventing a mask bridge of a semiconductor device, characterized in that formed in a size within 50% to 60% of the total area of the auxiliary pattern. 제 1 항에 있어서,The method of claim 1, 상기 투광부의 개구 폭은,The opening width of the light transmitting portion is 근접한 상기 주 패턴의 거리에 비해 50％의 이내로 형성되는 것을 특징으로 하는 반도체 소자의 마스크 브릿지 방지방법.A method for preventing a mask bridge of a semiconductor device, characterized in that formed within 50% of the distance between adjacent main patterns.
KR1020060132534A 2006-12-22 2006-12-22 Method for mask bridge prevention of semiconductor device KR100800744B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060132534A KR100800744B1 (en) 2006-12-22 2006-12-22 Method for mask bridge prevention of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060132534A KR100800744B1 (en) 2006-12-22 2006-12-22 Method for mask bridge prevention of semiconductor device

Publications (1)

Publication Number Publication Date
KR100800744B1 true KR100800744B1 (en) 2008-02-01

Family

ID=39342279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060132534A KR100800744B1 (en) 2006-12-22 2006-12-22 Method for mask bridge prevention of semiconductor device

Country Status (1)

Country Link
KR (1) KR100800744B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050069507A (en) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 Mask pattern structure of semiconductor device
KR20050069506A (en) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 Mask pattern structure of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050069507A (en) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 Mask pattern structure of semiconductor device
KR20050069506A (en) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 Mask pattern structure of semiconductor device

Similar Documents

Publication Publication Date Title
KR20070032852A (en) Semiconductor device having pattern dummy and method of manufacturing the semiconductor device using the pattern dummy
KR20040012351A (en) Method of forming patterns in semiconductor device and Photo mask utilized therefor
US8669022B2 (en) Photomask
KR100800744B1 (en) Method for mask bridge prevention of semiconductor device
US20050175907A1 (en) Photo mask including scattering bars and method of manufacturing the same
US20040219435A1 (en) Critical dimension control of printed features using non-printing fill patterns
KR100871799B1 (en) A mask of a semiconductor device
KR20050066847A (en) A mask of a semiconductor device, and a pattern forming method thereof
KR20050069506A (en) Mask pattern structure of semiconductor device
TW505823B (en) Phase-mask
US20090004577A1 (en) Mask for semiconductor device and manufacturing method thereof
KR100598503B1 (en) Mask Pattern Structure Of Semiconductor Device
KR100571390B1 (en) Method of forming mask pattern of semiconductor device
KR20090044534A (en) The photo mask and method for manufacturing the photo nask, and method for manufacturing semiconductor device using the same
JPH10319568A (en) Halftone type phase shift mask
JP6370755B2 (en) Mask and pattern forming method
KR20190075247A (en) Photomask including shading layer and method forming patterns using the same
KR100599505B1 (en) Method for making mask pattern
KR100816244B1 (en) Mask for semiconductor device and method of forming pattern using the same
KR100806779B1 (en) Optical proximity correction method for calibrating critical dimension
US7323277B2 (en) Photomask
KR20090099403A (en) The exposure mask and method for manufacturing semiconductor devices using the same
JP2002278040A (en) Half-tone type phase shift mask and hole pattern forming method
KR100861823B1 (en) Method for forming mask pattern
KR100546185B1 (en) Pattern formation method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee