KR100800411B1 - Apparatus and method for controlling buffer memory in digital video recorder - Google Patents

Apparatus and method for controlling buffer memory in digital video recorder Download PDF

Info

Publication number
KR100800411B1
KR100800411B1 KR1020060088473A KR20060088473A KR100800411B1 KR 100800411 B1 KR100800411 B1 KR 100800411B1 KR 1020060088473 A KR1020060088473 A KR 1020060088473A KR 20060088473 A KR20060088473 A KR 20060088473A KR 100800411 B1 KR100800411 B1 KR 100800411B1
Authority
KR
South Korea
Prior art keywords
buffer memory
displayed
video
size
video size
Prior art date
Application number
KR1020060088473A
Other languages
Korean (ko)
Inventor
임원택
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060088473A priority Critical patent/KR100800411B1/en
Application granted granted Critical
Publication of KR100800411B1 publication Critical patent/KR100800411B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/47—End-user applications
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2624—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects for obtaining an image which is composed of whole input images, e.g. splitscreen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2628—Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/10675—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control
    • G11B2020/10722—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control wherein the size of the buffer is variable, e.g. by adding additional memory cells for coping with input streams that have high bit rates

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Closed-Circuit Television Systems (AREA)

Abstract

An apparatus and a method for controlling a buffer memory in a digital video recorder are provided to control an end point of the buffer memory variably according to a size of a camera image signal or the number of display screen division channels, and change one of a size of a video to be displayed or the end point if the size and a size of a vide stored in the buffer memory are inconsistent, thereby using minimum buffer memory. A method for controlling a buffer memory in a digital video recorder comprises the following steps of: comparing a size of a video to be displayed with a size of a video stored in the buffer memory(S30); and changing one of the size of the video to be displayed or the size of the video stored in the buffer memory according to priority if the two sizes are inconsistent with each other(S31,S33,S35,S37). The method further comprises a step of outputting and displaying an alarm message for informing the result of inconsistency(S32).

Description

디지털 비디오 레코더에서의 버퍼 메모리 제어장치 및 방법 {Apparatus and method for controlling buffer memory in digital video recorder} Apparatus and method for controlling buffer memory in digital video recorder}

도 1은 일반적인 다수의 카메라들이 디지털 비디오 레코더에 연결 접속된 상태를 도시한 것이고, 1 illustrates a state in which a plurality of general cameras are connected and connected to a digital video recorder.

도 2는 일반적인 디지털 비디오 레코더에 대한 구성을 도시한 것이고, 2 illustrates a configuration of a general digital video recorder.

도 3은 본 발명이 적용되는 디지털 비디오 레코더에 대한 구성을 도시한 것이고,3 illustrates a configuration of a digital video recorder to which the present invention is applied.

도 4는 본 발명에 따른 디지털 비디오 레코더에서의 버퍼 메모리 제어방법에 대한 제1 실시예의 동작 흐름도를 도시한 것이고, 4 is a flowchart illustrating an operation of a first embodiment of a method of controlling a buffer memory in a digital video recorder according to the present invention;

도 5는 본 발명의 제1 실시예에 따라 버퍼 메모리의 엔드 포인트가 가변 설정된 실시예를 도시한 것이고,FIG. 5 illustrates an embodiment in which an endpoint of a buffer memory is variably set according to the first embodiment of the present invention.

도 6은 본 발명에 따른 디지털 비디오 레코더에서의 버퍼 메모리 제어방법에 대한 제2 실시예의 동작 흐름도를 도시한 것이고, 6 is a flowchart illustrating an operation of a second embodiment of a method of controlling a buffer memory in a digital video recorder according to the present invention;

도 7은 본 발명의 제2 실시예에 따라 버퍼 메모리의 엔드 포인트가 가변 설정된 실시예를 도시한 것이고,7 illustrates an embodiment in which an endpoint of a buffer memory is variably set according to a second embodiment of the present invention.

도 8은 본 발명에 따른 디지털 비디오 레코더에서의 버퍼 메모리 제어방법에 대한 제3 실시예의 동작 흐름도를 도시한 것이고,8 is a flowchart showing the operation of the third embodiment of the method for controlling the buffer memory in the digital video recorder according to the present invention;

도 9는 본 발명의 제3 실시예에 따라 경고 메시지가 화면 표시되는 실시예를 도시한 것이다. 9 illustrates an embodiment in which a warning message is displayed on a screen according to the third embodiment of the present invention.

※ 도면의 주요부분에 대한 부호의 설명※ Explanation of code for main part of drawing

10,20 : 멀티 채널 디지털 신호 처리기10,20: Multichannel Digital Signal Processor

11,21 : 씨피유11,21: CPI

12,22 : 버퍼 메모리12,22: buffer memory

13,23 : 비디오 디스플레이 프로세서 13,23: video display processor

14,24 : 오에스디 생성기14,24: OSD Generator

25 : 멀티 채널 비디오 사이즈 측정기 25: Multichannel Video Size Meter

본 발명은, 디지털 비디오 레코더에서의 버퍼 메모리 제어장치 및 방법에 관한 것으로, 예를 들어 다수의 카메라들이 연결 접속된 디지털 비디오 레코더(DVR: Digital Video Recorder)에서, 디지털 비디오 신호 처리에 사용되는 버퍼 메모리를 효율적으로 제어할 수 있도록 하기 위한 디지털 비디오 레코더에서의 버퍼 메모리 제어장치 및 방법에 관한 것이다. The present invention relates to an apparatus and method for controlling a buffer memory in a digital video recorder. For example, in a digital video recorder (DVR) in which a plurality of cameras are connected and connected, a buffer memory used for processing a digital video signal. The present invention relates to a buffer memory control apparatus and method in a digital video recorder for enabling efficient control of the control.

도 1은, 일반적인 다수의 카메라들이 디지털 비디오 레코더에 연결 접속된 상태를 도시한 것으로, 예를 들어 상기 디지털 비디오 레코더(DVR)에는, 16 개의 카메라들(Camera 1~16)이 연결 접속될 수 있으며, 또한 상기 16 개의 각 카메라에는 고유의 채널(Channel) 번호, 예를 들어 제1 내지 제16 채널 번호(CH 1~16)가 할당 부여될 수 있다. 1 illustrates a state in which a plurality of general cameras are connected and connected to a digital video recorder. For example, 16 cameras 1 to 16 may be connected to and connected to the digital video recorder (DVR). In addition, each of the 16 cameras may be assigned a unique channel number, for example, the first to sixteenth channel numbers CH 1 to 16.

한편, 상기 디지털 비디오 레코더에는, 도 2에 도시한 바와 같이, 멀티 채널 디지털 신호 처리기(Multi Channel Digital Signal Processor)(10), 씨피유(CPU)(11), 버퍼(Buffer) 메모리(12), 비디오 디스플레이 프로세서(13), 오에스디 생성기(OSD Generator)(14) 등이 포함 구성된다. Meanwhile, as shown in FIG. 2, the digital video recorder includes a multi-channel digital signal processor 10, a CPU 11, a buffer memory 12, and a video. A display processor 13, an OSD generator 14, and the like are included.

또한, 상기 멀티 채널 디지털 신호 처리기(10)에서는, 상기 제1 내지 제16 채널(CH 1~16)을 통해 각각 수신되는 카메라 영상 신호를, 디지털 비디오 신호로 신호 처리하기 위하여, 각 채널별 버퍼 메모리에 임시 저장하게 되는 데, 예를 들어 각 채널마다 3 개의 서로 다른 기록용량을 갖는 버퍼 메모리들이 설치 사용된다.In addition, in the multi-channel digital signal processor 10, in order to process the camera video signals received through the first to sixteenth channels CH 1 to 16 into digital video signals, the buffer memory for each channel is used. For example, buffer memories having three different recording capacities for each channel are installed and used.

예를 들어, 각 채널을 통해 수신되는 카메라 영상 신호의 사이즈(Size)가, 가로 x 세로 픽셀 수 720 x 480, 360 x 240, 180 x 240 중 어느 하나로 변경 수신될 수 있기 때문에, 각 채널 마다 720 x 480, 360 x 240, 180 x 240에 대응되는 3 개의 버퍼 메모리들을 설치 사용하게 된다.For example, since the size of the camera video signal received through each channel may be changed to any one of the number of horizontal x vertical pixels 720 x 480, 360 x 240, 180 x 240, 720 for each channel. Three buffer memories corresponding to x 480, 360 x 240 and 180 x 240 will be installed.

그리고, 상기 씨피유(11)에서는, 사용자의 키 입력 등에 따라, 상기 3 개의 버퍼 메모리들 중 어느 하나를 선택하여, 해당 채널을 통해 수신되는 카메라 영상 신호를 버퍼링하게 되며, 상기 멀티 채널 디지털 신호 처리기(10)에서는, 상기 버퍼링된 카메라 영상 신호를 독출하여, 디지털 비디오 신호로 변환 및 신호 처리하게 된다.In the CUI 11, one of the three buffer memories is selected according to a user's key input, and the camera image signal received through the corresponding channel is buffered, and the multi-channel digital signal processor ( In 10), the buffered camera image signal is read, converted into a digital video signal, and signal processed.

또한, 상기 비디오 디스플레이 프로세서(13)에서는, 상기와 같이 디지털 신호 처리된 각 채널별 비디오 신호를, 모니터 화면을 통해 출력 표시하게 되며, 상기 오에스디 생성기(14)에서는, 상기 씨피유(11)의 동작 제어에 따라, 사용자 메뉴 화면 등을 오에스디 영상으로 출력 표시하게 된다.In addition, the video display processor 13 displays a video signal for each channel processed as a digital signal as described above through a monitor screen. In the OS generator 14, the operation of the CPI 11 is performed. According to the control, the user menu screen or the like is outputted and displayed as an OS video.

그러나, 일반적인 디지털 비디오 레코더에서는, 상기와 같이 각 채널마다 3 개의 버퍼 메모리들을 설치 사용하기 때문에, 예를 들어 16 개의 채널에 대해 총 48 개의 버퍼 메모리를 설치 사용하게 되므로, 장치의 대형화를 초래하게 되는 문 제점이 있다. However, in the general digital video recorder, since three buffer memories are installed and used for each channel as described above, for example, a total of 48 buffer memories are installed and used for 16 channels, resulting in large device. There is a problem.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창작된 것으로서, 예를 들어 다수의 카메라들이 연결 접속된 디지털 비디오 레코더(DVR)에서, 카메라 영상 신호의 사이즈 또는 디스플레이 화면의 분할 채널 수에 따라, 디지털 비디오 신호 처리에 사용되는 버퍼 메모리의 엔드 포인트(End Point)를 가변 제어함으로써, 최소한의 버퍼 메모리를 사용하도록 하기 위한 디지털 비디오 레코더에서의 버퍼 메모리 제어장치 및 방법을 제공하는 데, 그 목적이 있는 것이다. Therefore, the present invention was created to solve the above problems, for example, in a digital video recorder (DVR) in which a plurality of cameras are connected and connected, depending on the size of the camera video signal or the number of divided channels of the display screen, It is an object of the present invention to provide a buffer memory control apparatus and method in a digital video recorder for variably controlling an end point of a buffer memory used for digital video signal processing to use a minimum buffer memory. will be.

또한, 상기 디지털 비디오 레코더에서, 디스플레이할 비디오 사이즈와, 버퍼 메모리에 저장된 비디오 사이즈가 일치하지 않으면, 우선순위에 따라, 상기 디스플레이할 비디오 사이즈, 또는 상기 버퍼 메모리의 엔드 포인트(End Point) 중 어느 하나를 변경 제어함으로써, 정상적인 비디오 디스플레이가 가능하도록 하기 위한 디지털 비디오 레코더에서의 버퍼 메모리 제어장치 및 방법을 제공하는 데, 그 목적이 있는 것이다. Further, in the digital video recorder, if the video size to be displayed and the video size stored in the buffer memory do not match, either the video size to be displayed or the end point of the buffer memory according to priority. It is an object of the present invention to provide an apparatus and method for controlling a buffer memory in a digital video recorder so as to enable normal video display by changing control.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 비디오 레코더에서의 버퍼 메모리 제어방법은, 카메라 영상 신호의 사이즈를 측정하는 1단계; 및 상기 측정된 카메라 영상 신호의 사이즈에 따라, 버퍼 메모리의 엔드 포인트를 가 변 설정하는 2단계를 포함하여 이루어지는 것을 특징으로 하며,According to an aspect of the present invention, there is provided a method of controlling a buffer memory in a digital video recorder, the method including measuring a size of a camera video signal; And setting a variable point of an end point of a buffer memory according to the size of the measured camera video signal.

또한, 본 발명에 따른 디지털 비디오 레코더에서의 버퍼 메모리 제어장치는, 카메라 영상 신호를 임시 저장하기 위한 버퍼 메모리; 상기 카메라 영상 신호의 사이즈를 측정하기 위한 측정기; 및 상기 측정된 카메라 영상 신호의 사이즈에 따라, 상기 버퍼 메모리의 엔드 포인트를 가변 설정하는 제어기를 포함하여 구성되는 것을 특징으로 하며,In addition, the buffer memory control apparatus in the digital video recorder according to the present invention, the buffer memory for temporarily storing the camera image signal; A measuring device for measuring a size of the camera image signal; And a controller configured to variably set an endpoint of the buffer memory according to the size of the measured camera video signal.

또한, 본 발명에 따른 디지털 비디오 레코더에서의 버퍼 메모리 제어방법은, 디스플레이 화면의 분할 채널 수를 확인하는 1단계; 및 상기 확인된 분할 채널 수에 따라, 각 채널별 버퍼 메모리의 엔드 포인트를 가변 설정하는 2단계를 포함하여 이루어지는 것을 특징으로 하며,In addition, the buffer memory control method in the digital video recorder according to the present invention comprises the steps of checking the number of divided channels of the display screen; And variably setting an end point of the buffer memory for each channel according to the identified number of divided channels.

또한, 본 발명에 따른 디지털 비디오 레코더에서의 버퍼 메모리 제어장치는, 카메라 영상 신호를 임시 저장하기 위한 버퍼 메모리; 상기 임시 저장된 카메라 영상 신호를 디지털 비디오 신호로 신호 처리하기 위한 비디오 신호 처리기; 및 상기 버퍼 메모리의 엔드 포인트를, 디스플레이 화면의 분할 채널 수에 따라, 각 채널별로 가변 설정하는 제어기를 포함하여 구성되는 것을 특징으로 하며, In addition, the buffer memory control apparatus in the digital video recorder according to the present invention, the buffer memory for temporarily storing the camera image signal; A video signal processor for signal processing the temporarily stored camera image signal into a digital video signal; And a controller configured to variably set an end point of the buffer memory for each channel according to the number of divided channels of a display screen.

또한, 본 발명에 따른 디지털 비디오 레코더에서의 버퍼 메모리 제어방법은, 디스플레이할 비디오 사이즈와, 버퍼 메모리에 저장된 비디오 사이즈를 비교하는 1단계; 및 상기 비교 결과, 일치하지 않으면, 우선순위에 따라, 상기 디스플레이할 비디오 사이즈, 또는 상기 버퍼 메모리에 저장된 비디오 사이즈 중 어느 하나를 변경시키는 2단계를 포함하여 이루어지는 특징으로 하며,In addition, the method of controlling a buffer memory in a digital video recorder according to the present invention includes: a step of comparing a video size to be displayed with a video size stored in the buffer memory; And a step of changing any one of the video size to be displayed or the video size stored in the buffer memory according to the priority if the comparison result does not match.

또한, 본 발명에 따른 디지털 비디오 레코더에서의 버퍼 메모리 제어장치는, 카메라 영상 신호를 임시 저장하기 위한 버퍼 메모리; 상기 임시 저장된 카메라 영상 신호를 디지털 비디오 신호로 신호 처리하기 위한 비디오 신호 처리기; 및 상기 버퍼 메모리에 저장된 비디오 사이즈와, 디스플레이할 비디오 사이즈가 일치하지 않으면, 우선순위에 따라, 상기 디스플레이할 비디오 사이즈, 또는 상기 버퍼 메모리의 엔드 포인트 중 어느 하나를 변경시키기 위한 제어기를 포함하여 구성되는 것을 특징으로 한다.In addition, the buffer memory control apparatus in the digital video recorder according to the present invention, the buffer memory for temporarily storing the camera image signal; A video signal processor for signal processing the temporarily stored camera image signal into a digital video signal; And a controller for changing one of the video size to be displayed or an end point of the buffer memory according to a priority if the video size stored in the buffer memory and the video size to be displayed do not match. It is characterized by.

이하, 본 발명에 따른 디지털 비디오 레코더에서의 버퍼 메모리 제어장치 및 방법에 대한 바람직한 실시예에 대해, 첨부된 도면을 참조하여 상세히 설명한다. Hereinafter, a preferred embodiment of a buffer memory control apparatus and method in a digital video recorder according to the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 따른 버퍼 메모리 제어장치 및 방법은, 도 1을 참조로 전술한 바와 같이, 다수의 카메라 영상 신호들, 예를 들어 16 개의 카메라 영상 신호들을 제1 내지 제16 채널(CH 1~16)을 통해 수신하는 다양한 유형의 디지털 비디오 레코더(DVR)에 적용될 수 있다.In the buffer memory control apparatus and method according to the present invention, as described above with reference to FIG. 1, a plurality of camera image signals, for example, 16 camera image signals may be included in the first to sixteenth channels (CH 1 to 16). It can be applied to various types of digital video recorders (DVR) which are received through.

한편, 본 발명이 적용되는 디지털 비디오 레코더(DVR)에는, 도 3에 도시한 바와 같이, 멀티 채널 디지털 신호 처리기(Multi Channel DSP)(20), 씨피유(CPU)(21), 버퍼(Buffer) 메모리(22), 비디오 디스플레이 프로세서(23), 오에스디 생성기(OSD Generator)(24)가 포함 구성됨과 아울러, 멀티 채널 비디오 사이즈 측정기(25)가 추가로 포함 구성된다. In the digital video recorder (DVR) to which the present invention is applied, as shown in FIG. 3, a multi-channel digital signal processor (Multi Channel DSP) 20, a CPU 21, and a buffer memory are provided. In addition, the video display processor 23 and the OS generator 24 are included, and the multi-channel video size measurer 25 is further included.

또한, 상기 멀티 채널 디지털 신호 처리기(20)에서는, 상기 제1 내지 제16 채널(CH 1~16)을 통해 각각 수신되는 카메라 영상 신호를, 디지털 비디오 신호로 신호 처리하기 위하여, 각 채널별 버퍼 메모리에 임시 저장하게 되는 데, 예를 들어 각 채널 마다 1 개의 버퍼 메모리가 설치 사용된다. In addition, in the multi-channel digital signal processor 20, in order to process the camera video signals received through the first to sixteenth channels CH 1 to 16 into digital video signals, the buffer memory for each channel is used. In this example, one buffer memory is installed and used for each channel.

그리고, 각 채널을 통해 수신되는 카메라 영상 신호의 사이즈(Size)가, 가로 x 세로 픽셀 수 720 x 480, 360 x 240, 180 x 240 중 어느 하나로 변경 수신되는 경우, 상기 멀티 채널 비디오 사이즈 측정기(25)에서는, 각 채널을 통해 수신되는 카메라 영상 신호의 사이즈를 측정하여, 상기 씨피유(21)로 출력하게 된다.When the size of the camera video signal received through each channel is changed to any one of the number of horizontal x vertical pixels 720 x 480, 360 x 240, 180 x 240, the multi-channel video size measuring instrument 25 ), The size of the camera video signal received through each channel is measured, and output to the CPI (21).

한편, 상기 씨피유(21)에서는, 상기 측정된 해당 채널별 카메라 영상 신호의 사이즈에 대응되도록, 각 채널별 버퍼 메모리의 엔드 포인트(End Point)를, 720 x 480, 360 x 240, 180 x 240 중 어느 하나의 사이즈로 가변 설정하게 된다. On the other hand, in the CPI 21, among the 720 x 480, 360 x 240, 180 x 240 end points of the buffer memory for each channel so as to correspond to the measured size of the camera video signal for each corresponding channel. Variable size is set to either size.

또한, 상기 씨피유(21)에서는, 사용자의 키 입력 등에 따라, 디스플레이 화면의 분할 채널 수를 결정하게 되는 데, 예를 들어, 16 개의 채널을 한 화면에 분할 표시하는 경우, 16 개의 카메라들을 각각 동작 제어하여, 180 x 240 사이즈의 카메라 영상 신호가 촬영되도록 함과 아울러, 상기 16 개의 각 채널별 버퍼 메모리의 엔드 포인트(End Point)를, 180 x 240 사이즈에 맞게 가변 설정하게 된다.In addition, the CPI 21 determines the number of divided channels of a display screen according to a user's key input. For example, when 16 channels are divided and displayed on one screen, 16 cameras are operated. By controlling, the camera image signal having a size of 180 x 240 is captured, and the end point of the buffer memory for each of the 16 channels is variably set according to the size of 180 x 240.

이에 따라, 최소한의 버퍼 메모리, 예를 들어 16 개의 채널에 대해 총 16 개의 버퍼 메모리만을 간소하게 설치 사용하고서도, 각 채널별 카메라 영상 신호 처리 동작을 정상적으로 수행할 수 있게 된다.Accordingly, the camera image signal processing operation for each channel can be normally performed even if only a total of 16 buffer memories for the 16 buffer channels are installed.

그리고, 상기 씨피유(21)에서는, 사용자의 키 입력 등에 따라 디스플레이할 비디오 사이즈와, 상기 버퍼 메모리에 저장된 비디오 사이즈가 일치하지 않으면, 우선순위에 따라, 상기 디스플레이할 비디오 사이즈, 또는 상기 버퍼 메모리의 엔드 포인트(End Point) 중 어느 하나를 변경 제어하게 된다.In the CPI 21, if the video size to be displayed according to a user's key input and the video size stored in the buffer memory do not match, the video size to be displayed or the end of the buffer memory is according to priority. One of end points is changed and controlled.

예를 들어, 상기 우선순위가, 사용자에 해당하면, 해당 채널의 카메라를 동작 제어함과 아울러, 상기 버퍼 메모리의 엔드 포인트를 가변 제어하여, 상기 디스플레이할 비디오 사이즈와 버퍼 메모리에 저장되는 비디오 사이즈가 일치되도록 한다. For example, when the priority corresponds to a user, the camera of the corresponding channel is operated and the end point of the buffer memory is variably controlled so that the video size to be displayed and the video size stored in the buffer memory are To match.

반면, 상기 우선순위가, 카메라에 해당하면, 상기 디스플레이할 비디오 사이즈를 변경하여, 디스플레이할 비디오 사이즈와 버퍼 메모리에 저장된 비디오 사이즈가 일치되도록 함으로써, 정상적인 비디오 디스플레이가 가능하게 되는 데, 이에 대해 상세히 설명하면 다음과 같다.On the other hand, if the priority corresponds to a camera, normal video display is possible by changing the video size to be displayed so that the video size to be displayed matches the video size stored in the buffer memory. Is as follows.

도 4는, 본 발명에 따른 디지털 비디오 레코더에서의 버퍼 메모리 제어방법에 대한 제1 실시예의 동작 흐름도를 도시한 것으로, 예를 들어 상기 씨피유(21)에서는, 상기 멀티 채널 디지털 신호 처리기(20)와 16 개의 각 채널별 버퍼 메모리(22) 등을 동작 제어하여, 각 채널별 카메라 영상 신호를 수신하게 된다(S10).Fig. 4 shows an operational flowchart of the first embodiment of the method for controlling the buffer memory in the digital video recorder according to the present invention. For example, in the CPI 21, the multi-channel digital signal processor 20 By controlling the operation of the buffer memory 22, etc. for each of 16 channels, the camera image signal for each channel is received (S10).

한편, 상기 멀티 채널 비디오 사이즈 측정기(25)에서는, 상기 멀티 채널 디지털 신호 처리기(20)로 입력되는 16 개 채널의 카메라 영상 신호를 실시간으로 캡처(Capture)하여, 각 채널별 카메라 영상 신호의 사이즈를 측정하게 된다(S11). On the other hand, the multi-channel video size measuring device 25 captures 16 channels of camera video signals input to the multi-channel digital signal processor 20 in real time, and determines the size of the camera video signal for each channel. Measurement is made (S11).

또한, 상기 멀티 채널 비디오 사이즈 측정기(25)에서는, 상기 측정된 각 채널별 카메라 영상 신호의 사이즈 정보를 씨피유(21)로 출력하게 되고, 상기 씨피 유(21)에서는, 상기 각 채널별 카메라 영상 신호의 사이즈 정보에 따라, 해당 채널의 버퍼 메모리를 제어하게 된다. In addition, the multi-channel video size measuring device 25 outputs the size information of the measured camera video signal for each channel to the CPI 21, and in the CPI 21, the camera video signal for each channel is output. The buffer memory of the channel is controlled according to the size information of.

예를 들어, 상기 씨피유(21)에서는, 도 5에 도시한 바와 같이, 제1 채널을 통해 수신되는 카메라 영상 신호의 사이즈가 720 x 480 이면(S12), 상기 제1 채널에 대응되는 제1 버퍼 메모리(221)의 엔드 포인트(End Point #1)를, 최대(Max)로 가변 설정하여(S13), 720 x 480 사이즈에 대응되는 버퍼 기록 용량이 되도록 한다.For example, as illustrated in FIG. 5, when the size of the camera image signal received through the first channel is 720 x 480 (S12), the first buffer corresponding to the first channel is illustrated in FIG. 5. The end point (End Point # 1 ) of the memory 22 1 is variably set to maximum (S13) so as to have a buffer recording capacity corresponding to 720 x 480 size.

또한, 도 5에 도시한 바와 같이, 제2 채널을 통해 수신되는 카메라 영상 신호의 사이즈가 360 x 240 이면(S14), 상기 제2 채널에 대응되는 제2 버퍼 메모리(222)의 엔드 포인트(End Point #2)를, 중간(Middle)으로 가변 설정하여(S15), 360 x 240 사이즈에 대응되는 버퍼 기록 용량이 되도록 한다.Further, Fig., The endpoint of the second buffer memory (22 2) corresponding to when the size of the camera image signal received through the second channel 360 x 240 (S14), the second channel as shown in 5 ( End Point # 2 is variably set to Middle (S15), so as to have a buffer recording capacity corresponding to the 360 x 240 size.

그리고, 도 5에 도시한 바와 같이, 제3 채널을 통해 수신되는 카메라 영상 신호의 사이즈가 180 x 120 이면(S16), 상기 제3 채널에 대응되는 제3 버퍼 메모리(223)의 엔드 포인트(End Point #3)를, 최소(Min)로 가변 설정하여(S17), 180 x 120 사이즈에 대응되는 버퍼 기록 용량이 되도록 한다.And, Fig., The endpoint of the third buffer memory (22 3) corresponding to when the size of the camera image signal is received over a third channel 180 x 120 (S16), the third channel, as shown in 5 ( End Point # 3 is variably set to the minimum value (Min) (S17) so as to have a buffer recording capacity corresponding to the size of 180 x 120.

이에 따라, 각 채널별 버퍼 메모리의 엔드 포인트는, 해당 채널을 통해 수신되는 카메라 영상 신호의 사이즈에 맞게 가변 설정되기 때문에, 각 채널 마다 하나의 버퍼 메모리를 설치 사용하고서도, 정상적인 각 채널별 카메라 영상 신호 처리 동작을 수행할 수 있게 된다.Accordingly, since the endpoint of the buffer memory for each channel is set to be variable according to the size of the camera video signal received through the corresponding channel, even if one buffer memory is installed for each channel, the camera video signal for each channel is normal. Processing operations can be performed.

도 6은, 본 발명에 따른 디지털 비디오 레코더에서의 버퍼 메모리 제어방법에 대한 제2 실시예의 동작 흐름도를 도시한 것으로, 예를 들어 상기 씨피유(21)에서는, 상기 멀티 채널 디지털 신호 처리기(20)와 16 개의 각 채널별 버퍼 메모리(22) 등을 동작 제어하여, 각 채널별 카메라 영상 신호를 수신하게 된다.Fig. 6 shows an operation flowchart of the second embodiment of the method for controlling the buffer memory in the digital video recorder according to the present invention. For example, in the CPI 21, the multi-channel digital signal processor 20 16 buffer channels 22 for each channel are operated to receive a camera video signal for each channel.

한편, 상기 씨피유(21)에서는, 사용자의 키 입력 등에 따라, 디스플레이 화면을 설정하게 되는 데(S20), 예를 들어, 하나의 디스플레이 화면을 다수의 채널로 분할 표시하는 경우, 상기 씨피유(21)에서는, 디스플레이 채널과, 그 채널 분할 수를 확인하게 된다(S21).Meanwhile, in the CPI 21, a display screen is set according to a user's key input (S20). For example, when one display screen is divided into a plurality of channels, the CPI 21 is displayed. In step S21, the display channel and the number of channel divisions are checked.

그리고, 해당 채널의 카메라를 동작 제어하게 되는 데(S22), 예를 들어, 도 7에 도시한 바와 같이, 제1 채널을 하나의 디스플레이 화면으로 표시하는 경우, 상기 씨피유(21)에서는, 상기 제1 채널에 해당하는 제1 카메라를 동작 제어하여, 720 x 480 사이즈의 카메라 영상 신호가 촬영 수신되도록 한다. In operation S22, for example, as illustrated in FIG. 7, when the first channel is displayed on one display screen, the CPI 21 may be configured to control the camera of the corresponding channel. Operation of the first camera corresponding to one channel is controlled so that a 720 x 480 size camera image signal is captured.

또한, 상기 씨피유(21)에서는, 해당 채널을 통해 수신되는 카메라 영상 신호가 정상적으로 버퍼링될 수 있도록 하기 위하여, 해당 채널의 버퍼 메모리의 엔드 포인트를 가변 설정하게 되는 데(S23), 예를 들어, 제1 채널을 하나의 디스플레이 화면으로 표시하는 경우, 제1 채널에 대응되는 제1 버퍼 메모리(Buffer #1)의 엔드 포인트(EP)를 최대(Max)로 가변 설정하여, 720 x 480 사이즈에 대응되는 버퍼 기록 용량이 되도록 한다. In addition, in the CPI 21, in order to allow the camera image signal received through the channel to be normally buffered, the endpoint of the buffer memory of the channel is variably set (S23). When one channel is displayed on one display screen, the end point EP of the first buffer memory Buffer # 1 corresponding to the first channel is variably set to the maximum to correspond to the 720 x 480 size. The buffer write capacity is set.

또한, 도 7에 도시한 바와 같이, 제1 내지 제4 채널을 하나의 디스플레이 화면으로 분할 표시하는 경우, 상기 씨피유(21)에서는, 상기 제1 내지 제4 채널에 해 당하는 제1 내지 제4 카메라들을 동작 제어하여, 360 x 240 사이즈의 카메라 영상 신호들이 촬영 수신되도록 한다. In addition, as shown in FIG. 7, when the first to fourth channels are divided and displayed on one display screen, the CPI 21 includes first to fourth cameras corresponding to the first to fourth channels. By controlling the operation, the camera image signals of 360 x 240 size are photographed and received.

그리고, 해당 채널을 통해 수신되는 카메라 영상 신호들이 정상적으로 버퍼링될 수 있도록 하기 위하여, 해당 채널의 버퍼 메모리의 엔드 포인트를 가변 설정하게 되는 데, 예를 들어, 제1 내지 제4 채널을 하나의 디스플레이 화면으로 분할 표시하는 경우, 제1 내지 제4 채널에 대응되는 제1 내지 제4 버퍼 메모리(Buffer #1~#4))의 엔드 포인트(EP)를 중간(Middle)으로 가변 설정하여, 360 x 240 사이즈에 대응되는 버퍼 기록 용량이 되도록 한다. In addition, in order to normally buffer the camera image signals received through the corresponding channel, the endpoint of the buffer memory of the corresponding channel is variably set. For example, the first to fourth channels may be one display screen. In the case of split display using the first and fourth channels, the end point EP of the first to fourth buffer memories Buffer # 1 to # 4 corresponding to the first to fourth channels is variably set to Middle, and thus 360 x 240 The buffer write capacity corresponding to the size is set.

또한, 도 7에 도시한 바와 같이, 제1 내지 제16 채널을 하나의 디스플레이 화면으로 분할 표시하는 경우, 상기 씨피유(21)에서는, 상기 제1 내지 제16 채널에 해당하는 제1 내지 제16 카메라들을 동작 제어하여, 180 x 120 사이즈의 카메라 영상 신호들이 촬영 수신되도록 한다. In addition, as illustrated in FIG. 7, when the first to sixteenth channels are divided and displayed on one display screen, the CPI 21 includes first to sixteenth cameras corresponding to the first to sixteenth channels. By controlling the operation, 180x120 size camera image signals are photographed and received.

그리고, 해당 채널을 통해 수신되는 카메라 영상 신호들이 정상적으로 버퍼링될 수 있도록 하기 위하여, 해당 채널의 버퍼 메모리의 엔드 포인트를 가변 설정하게 되는 데, 예를 들어, 제1 내지 제16 채널을 하나의 디스플레이 화면으로 분할 표시하는 경우, 제1 내지 제16 채널에 대응되는 제1 내지 제16 버퍼 메모리(Buffer #1~#16))의 엔드 포인트(EP)를 최소(Min)로 가변 설정하여, 180 x 120 사이즈에 대응되는 버퍼 기록 용량이 되도록 한다. In addition, in order to normally buffer camera image signals received through the corresponding channel, an end point of the buffer memory of the corresponding channel is variably set. For example, the first to sixteenth channels are displayed on one display screen. In the case of division display using the first and sixteenth channels, the end point EP of the first to sixteenth buffer memories Buffer # 1 to # 16 corresponding to the first to sixteenth channels is variably set to minimum, and 180 × 120 The buffer write capacity corresponding to the size is set.

또한, 상기 씨피유(21)에서는, 이후 디스플레이 변경이 요청되는 경우(S24), 그에 상응하는 동작을, 상기와 같이 반복 수행하게 되므로, 각 채널별 버퍼 메모리 의 엔드 포인트는, 디스플레이 화면의 채널 분할 수에 따라 가변 설정하기 때문에, 각 채널 마다 하나의 버퍼 메모리를 설치 사용하고서도, 정상적인 각 채널별 카메라 영상 신호 처리 동작을 수행할 수 있게 된다. In addition, in the CPI 21, when a display change is requested later (S24), the corresponding operation is repeatedly performed as described above, so that the endpoint of the buffer memory for each channel is the number of channel divisions of the display screen. In this case, it is possible to perform normal camera video signal processing operations for each channel even when one buffer memory is installed and used for each channel.

도 8은, 본 발명에 따른 디지털 비디오 레코더에서의 버퍼 메모리 제어방법에 대한 제3 실시예의 동작 흐름도를 도시한 것으로, 상기 씨피유(21)에서는, 사용자의 키 입력 등에 따라, 디스플레이할 각 채널별 비디오 사이즈를 결정하게 되는 데, 예를 들어, 디스플레이할 특정 채널의 비디오 사이즈를 결정하게 되면, 그 특정 채널의 버퍼 메모리에 저장된 비디오 사이즈와, 상기 디스플레이할 비디오 사이즈를 비교하게 된다(S30).8 is a flowchart illustrating a third embodiment of a method for controlling a buffer memory in a digital video recorder according to the present invention. In the CPI 21, a video for each channel to be displayed is displayed according to a user's key input. In determining the size, for example, when the video size of a specific channel to be displayed is determined, the video size stored in the buffer memory of the specific channel is compared with the video size to be displayed (S30).

한편, 상기 비교 결과, 서로 일치하지 않으면(S31), 상기 씨피유(21)에서는, 상기 오에스디 생성기(24)를 동작 제어하여, 그 사실을 알리는 경고 메시지를 출력 표시하게 되는 데(S32), 예를 들어, 도 9에 도시한 바와 같이, 버퍼 메모리에 저장된 비디오 사이즈가 360 x 240 이고, 사용자의 키 입력 등에 의해 디스플레이할 비디오 사이즈가 720 x 480 이면, 비디오 사이즈의 불일치를 알리는 경고 메시지를, 오에스디 영상으로 출력 표시하게 된다.On the other hand, if the comparison results do not match with each other (S31), the CPI 21, the operation control of the OS generator 24, and outputs a warning message indicating the fact (S32), Yes For example, as shown in FIG. 9, if the video size stored in the buffer memory is 360 x 240, and the video size to be displayed by the user's key input is 720 x 480, a warning message indicating an inconsistency in the video size is displayed. The output will be displayed as an SD video.

그리고, 상기 씨피유(21)에서는, 우선순위를 확인하게 되는 데(S33), 예를 들어, 상기 경고 메시지의 오에스디 영상에는, 우선순위(Priority)를 사용자(User) 또는 카메라(Camera) 중 어느 하나로 선택 지정할 수 있는 메뉴 항목이 포함 표시될 수 있다.In the CPI 21, the priority is checked (S33). For example, the OSD image of the warning message has a priority of any one of a user or a camera. Menu items that can be selected and specified as one may be displayed.

또한, 상기 씨피유(21)에서는, 상기 메뉴 항목을 이용하여, 상기 우선순위가 카메라 우선으로 지정된 경우(S34), 상기 720 x 480으로 결정된 디스플레이 비디오 사이즈를, 상기 버퍼 메모리에 맞게 360 x 240으로 자동 변경하게 된다(S35). Further, in the CPI 21, when the priority is designated as a camera priority using the menu item (S34), the display video size determined as 720 x 480 is automatically adjusted to 360 x 240 in accordance with the buffer memory. It is changed (S35).

반면, 상기 씨피유(21)에서는, 상기 메뉴 항목을 이용하여, 상기 우선순위가 사용자 우선으로 지정된 경우(S36), 해당 채널의 카메라를 동작 제어하여, 720 x 480 사이즈의 카메라 영상 신호가 촬영 수신되도록 함과 아울러, 해당 버퍼 메모리의 엔드 포인트를 720 x 480에 맞게 가변 설정하게 된다(S37).On the other hand, in the CPI 21, when the priority is designated as a user priority using the menu item (S36), the camera of the corresponding channel is controlled to receive and receive a 720 x 480 camera image signal. In addition, the endpoint of the buffer memory is variablely set to 720 x 480 (S37).

그리고, 상기 멀티 채널 비디오 신호 처리기(20) 등을 동작 제어하여, 비디오 신호 처리 동작이 되도록 함으로써, 해당 우선순위에 상응하는 디스플레이 화면을 표시하게 되는 데(S38), 이때 상기 씨피유(21)에서는, 상기 오에스디 생성기(24)를 동작 제어하여, 현재의 디스플레이 상황을 알리는 안내 메시지를 출력 표시하게 된다. In addition, the multi-channel video signal processor 20 or the like is operated to perform a video signal processing operation, thereby displaying a display screen corresponding to the priority (S38). The operation of the OS generator 24 is controlled to output and display a guide message informing the current display situation.

이에 따라, 디스플레이할 비디오 사이즈와, 버퍼 메모리에 저장된 비디오 사이즈가 일치하지 않더라도, 우선순위에 따라, 디스플레이할 비디오 사이즈, 또는 버퍼 메모리의 엔드 포인트(End Point) 중 어느 하나를 변경 제어하여, 정상적인 비디오 디스플레이가 가능하게 된다. Accordingly, even if the size of the video to be displayed and the size of the video stored in the buffer memory do not coincide with each other, the normal video is changed by controlling either the video size to be displayed or the end point of the buffer memory according to the priority. Display is possible.

이상, 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 당업자라면, 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서, 또 다른 다양한 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다.As mentioned above, preferred embodiments of the present invention described above are disclosed for the purpose of illustration, and those skilled in the art can improve other various embodiments within the spirit and technical scope of the present invention disclosed in the appended claims below. Changes, substitutions or additions will be possible.

상기와 같이 구성 및 이루어지는 본 발명에 따른 디지털 비디오 레코더에서의 버퍼 메모리 제어장치 및 방법은, 예를 들어 다수의 카메라들이 연결 접속된 디지털 비디오 레코더(DVR)에서, 카메라 영상 신호의 사이즈 또는 디스플레이 화면의 분할 채널 수에 따라, 디지털 비디오 신호 처리에 사용되는 버퍼 메모리의 엔드 포인트(End Point)를 가변 제어하고, 또한, 상기 디지털 비디오 레코더에서, 디스플레이할 비디오 사이즈와, 버퍼 메모리에 저장된 비디오 사이즈가 일치하지 않으면, 우선순위에 따라, 상기 디스플레이할 비디오 사이즈, 또는 상기 버퍼 메모리의 엔드 포인트(End Point) 중 어느 하나를 변경 제어함으로써, 최소한의 버퍼 메모리를 사용하여, 장치의 간소화가 가능하며, 또한 비디오 디스플레이 동작에 오류가 발생하는 것을 예방할 수 있게 되는 매우 유용한 발명인 것이다. The apparatus and method for controlling a buffer memory in a digital video recorder according to the present invention constructed and constructed as described above, for example, in a digital video recorder (DVR) in which a plurality of cameras are connected and connected, According to the number of divided channels, the end point of the buffer memory used for digital video signal processing is variably controlled, and in the digital video recorder, the video size to be displayed and the video size stored in the buffer memory do not match. Otherwise, according to the priority, by changing and controlling either the size of the video to be displayed or the end point of the buffer memory, the device can be simplified and the video display can be simplified using the minimum buffer memory. To prevent errors in the operation It is a very useful invention.

Claims (11)

디스플레이할 비디오 사이즈와, 버퍼 메모리에 저장된 비디오 사이즈를 비교하는 1단계; 및 Comparing the video size to be displayed with the video size stored in the buffer memory; And 상기 비교 결과, 일치하지 않으면, 우선순위에 따라, 상기 디스플레이할 비디오 사이즈, 또는 상기 버퍼 메모리에 저장된 비디오 사이즈 중 어느 하나를 변경시키는 2단계를 포함하여 이루어지는 특징으로 하는 디지털 비디오 레코더에서의 버퍼 메모리 제어방법. If not matched, the buffer memory control in the digital video recorder comprising two steps of changing either the video size to be displayed or the video size stored in the buffer memory according to the priority. Way. 제 1항에 있어서,The method of claim 1, 상기 비교 결과, 일치하지 않으면, 그 사실을 알리는 경고 메시지를 출력 표시하는 단계를 더 포함하여 이루어지는 특징으로 하는 디지털 비디오 레코더에서의 버퍼 메모리 제어방법. And outputting and displaying a warning message notifying that the data is not matched as a result of the comparison. 제 2항에 있어서,The method of claim 2, 상기 경고 메시지에는, 디스플레이할 비디오 사이즈와 버퍼 메모리에 저장된 비디오 사이즈가 각각 표시됨과 아울러, 우선순위를 선택할 수 있는 메뉴 항목이 표시되는 것을 특징으로 하는 디지털 비디오 레코더에서의 버퍼 메모리 제어방법. The warning message includes a video size to be displayed and a video size stored in the buffer memory, and a menu item for selecting a priority is displayed. 제 1항에 있어서,The method of claim 1, 상기 1단계는, 디스플레이할 화면의 분할 채널 수와 각 채널별 버퍼 메모리의 엔드 포인트에 의해 각각 결정되는 비디오 사이즈를 비교하는 것을 특징으로 하는 디지털 비디오 레코더에서의 버퍼 메모리 제어방법.In the first step, the buffer memory control method according to claim 1, wherein the number of divided channels of the screen to be displayed is compared with the video size determined by the end points of the buffer memory for each channel. 제 1항에 있어서,The method of claim 1, 상기 2단계는, 상기 우선순위가, 사용자에 해당하면, 카메라를 동작 제어함과 아울러, 상기 버퍼 메모리의 엔드 포인트를 가변 제어하고, 그에 상응하는 안내 메시지를 출력 표시하는 것을 특징으로 하는 디지털 비디오 레코더에서의 버퍼 메모리 제어방법.In the second step, if the priority corresponds to a user, the camera controls the camera, variably controls the endpoint of the buffer memory, and outputs a corresponding guidance message. Buffer Memory Control Method 제 1항에 있어서,The method of claim 1, 상기 2단계는, 상기 우선순위가, 카메라에 해당하면, 상기 디스플레이할 비디오 사이즈를 가변 제어하고, 그에 상응하는 안내 메시지를 출력 표시하는 것을 특징으로 하는 디지털 비디오 레코더에서의 버퍼 메모리 제어방법.In the step 2, if the priority corresponds to a camera, the method of controlling a buffer memory in a digital video recorder according to claim 1, wherein the video size to be displayed is variably controlled and a guide message corresponding thereto is outputted. 카메라 영상 신호를 임시 저장하기 위한 버퍼 메모리; A buffer memory for temporarily storing a camera video signal; 상기 임시 저장된 카메라 영상 신호를 디지털 비디오 신호로 신호 처리하기 위한 비디오 신호 처리기; 및 A video signal processor for signal processing the temporarily stored camera image signal into a digital video signal; And 상기 버퍼 메모리에 저장된 비디오 사이즈와, 디스플레이할 비디오 사이즈가 일치하지 않으면, 우선순위에 따라, 상기 디스플레이할 비디오 사이즈, 또는 상기 버퍼 메모리의 엔드 포인트 중 어느 하나를 변경시키기 위한 제어기를 포함하여 이루어지는 특징으로 하는 디지털 비디오 레코더에서의 버퍼 메모리 제어장치.And a controller for changing either the video size to be displayed or an end point of the buffer memory according to the priority, if the video size stored in the buffer memory and the video size to be displayed do not match. Buffer memory controller in a digital video recorder. 제 7항에 있어서,The method of claim 7, wherein 상기 제어기는, 상기 버퍼 메모리에 저장된 비디오 사이즈와, 디스플레이할 비디오 사이즈가 일치하지 않으면, 그 사실을 알리는 경고 메시지가 출력 표시되도록 오에스디 생성기를 동작 제어하는 것을 특징으로 하는 디지털 비디오 레코더에서의 버퍼 메모리 제어장치. The controller controls the OSD generator to output an alert message indicating that the video size stored in the buffer memory and the video size to be displayed do not match. Control unit. 제 8항에 있어서,The method of claim 8, 상기 경고 메시지에는, 디스플레이할 비디오 사이즈와 버퍼 메모리에 저장된 비디오 사이즈가 각각 표시됨과 아울러, 우선순위를 선택할 수 있는 메뉴 항목이 표시되는 것을 특징으로 하는 디지털 비디오 레코더에서의 버퍼 메모리 제어장치. In the warning message, the video size to be displayed and the video size stored in the buffer memory are displayed, and a menu item for selecting a priority is displayed. 제 7항에 있어서,The method of claim 7, wherein 상기 제어기는, 상기 디스플레이할 화면의 분할 채널 수와 각 채널별 버퍼 메모리의 엔드 포인트에 의해 각각 결정되는 비디오 사이즈를 비교하는 것을 특징으로 하는 디지털 비디오 레코더에서의 버퍼 메모리 제어장치. And the controller compares the number of divided channels of the screen to be displayed with a video size determined by an end point of the buffer memory for each channel, respectively. 제 7항에 있어서,The method of claim 7, wherein 상기 제어기는, 상기 우선순위가, 사용자에 해당하면, 카메라를 동작 제어함과 아울러, 상기 버퍼 메모리의 엔드 포인트를 가변 제어하고, 상기 우선순위가, 카메라에 해당하면, 상기 디스플레이할 비디오 사이즈를 가변 제어하는 것을 특징으로 하는 디지털 비디오 레코더에서의 버퍼 메모리 제어장치. If the priority corresponds to a user, the controller controls an operation of the camera and variably controls an endpoint of the buffer memory. If the priority corresponds to a camera, the controller varies the video size to be displayed. A buffer memory controller in a digital video recorder, characterized in that for controlling.
KR1020060088473A 2006-09-13 2006-09-13 Apparatus and method for controlling buffer memory in digital video recorder KR100800411B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060088473A KR100800411B1 (en) 2006-09-13 2006-09-13 Apparatus and method for controlling buffer memory in digital video recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060088473A KR100800411B1 (en) 2006-09-13 2006-09-13 Apparatus and method for controlling buffer memory in digital video recorder

Publications (1)

Publication Number Publication Date
KR100800411B1 true KR100800411B1 (en) 2008-02-04

Family

ID=39342147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060088473A KR100800411B1 (en) 2006-09-13 2006-09-13 Apparatus and method for controlling buffer memory in digital video recorder

Country Status (1)

Country Link
KR (1) KR100800411B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102291404A (en) * 2011-08-12 2011-12-21 苏州阔地网络科技有限公司 Method, system and server for transmitting audio and video data
CN102307198A (en) * 2011-08-30 2012-01-04 苏州阔地网络科技有限公司 Audio and video data transmission method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001886A (en) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 A method for forming conductive plug

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001886A (en) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 A method for forming conductive plug

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102291404A (en) * 2011-08-12 2011-12-21 苏州阔地网络科技有限公司 Method, system and server for transmitting audio and video data
CN102307198A (en) * 2011-08-30 2012-01-04 苏州阔地网络科技有限公司 Audio and video data transmission method

Similar Documents

Publication Publication Date Title
US11386877B2 (en) Audio equipment and program for audio equipment
KR19980019698A (en) Surveillance screen split display device and method
KR20090083580A (en) Apparatus and method for adjusting bit rate in security device connected external storage
KR100800411B1 (en) Apparatus and method for controlling buffer memory in digital video recorder
KR100800418B1 (en) Apparatus and method for controlling buffer memory in digital video recorder
KR20060016243A (en) Apparatus and method for displaying multi channel video in monitoring digital video recorder
KR100265375B1 (en) Method for displaying using time of tv
JP3057186B2 (en) Waveform analyzer
US6611889B1 (en) Monitor and control for media manipulation
JP4556123B2 (en) Waveform analyzer
KR20080029127A (en) Method for recording data in digital video recorder
KR100482838B1 (en) Method for setting control data in digital video recorder for monitoring
JP2002107380A (en) Waveform-measuring apparatus
JP5218814B2 (en) Waveform measuring device
KR20090079722A (en) Apparatus and method for object select recording in digital video recorder
KR100993193B1 (en) Monitor observation system and its observation control method
JP3552353B2 (en) Gas concentration measurement device
KR100783202B1 (en) Data record method and data search method
JP5158424B2 (en) Waveform measuring device
KR100558511B1 (en) Apparatus and method for displaying input channel source status
CN113419910A (en) Audio function test system and method
JP2000329795A (en) Voltage monitoring recording method and device
JP4679234B2 (en) Movie recording device
JP2001177795A (en) Electronic image pickup unit
JP2015227792A (en) Optical characteristics measuring apparatus and control method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171205

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 12