KR100796155B1 - 데이터처리방법 및 그를 이용한 유기발광표시장치 - Google Patents

데이터처리방법 및 그를 이용한 유기발광표시장치 Download PDF

Info

Publication number
KR100796155B1
KR100796155B1 KR1020060072164A KR20060072164A KR100796155B1 KR 100796155 B1 KR100796155 B1 KR 100796155B1 KR 1020060072164 A KR1020060072164 A KR 1020060072164A KR 20060072164 A KR20060072164 A KR 20060072164A KR 100796155 B1 KR100796155 B1 KR 100796155B1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
signal
power supply
gray
Prior art date
Application number
KR1020060072164A
Other languages
English (en)
Inventor
박성천
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060072164A priority Critical patent/KR100796155B1/ko
Application granted granted Critical
Publication of KR100796155B1 publication Critical patent/KR100796155B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/0633—Adjustment of display parameters for control of overall brightness by amplitude modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 목적은 제 1 전원의 전압편차에 대응하여 데이터신호의 각 계조간 전압을 보상하여 각 화소별 휘도편차를 보상하여 화상의 품위를 높이도록 하는 데이터처리방법 및 그를 이용한 유기발광표시장치를 제공하는 것이다.
본 발명은 데이터신호, 주사신호 및 제 1 전원의 전압에 대응하여 화상을 표현하는 화소부, 영상신호를 이용하여 상기 데이터신호를 생성하여 상기 화소부에 전달하는 데이터구동부, 상기 주사신호를 생성하여 상기 화소부에 전달하는 주사구동부 및 기준전압과 상기 제 1 전원의 전압을 비교하여 상기 기준전압과 상기 제 1 전원의 전압의 차이에 대응하여 상기 영상신호의 각 계조간 전압을 조절하는 보정처리부를 포함한다.

Description

데이터처리방법 및 그를 이용한 유기발광표시장치{DATA PROCESSING METHOD AND ORGANIC LIGHT EMITTING DISPLAY THEREOF}
도 1은 일반적인 유기발광표시장치에서 채용된 화소의 회로를 나타내는 회로도이다.
도 2는 본 발명에 따른 유기발광표시장치의 구조를 나타내는 구조도이다.
도 3은 도 2에 도시된 유기발광표시장치에서 채용된 화소를 나타내는 회로도이다.
도 4는 도 3에 도시된 화소에 전달되는 신호의 타이밍을 나타내는 타이밍 도이다.
도 5는 도 2에 도시된 보정처리부의 구조를 나타내는 구조도이다.
도 6은 도 5에 도시된 보정처리부에 채용된 감마보정회로부를 나타내는 회로도이다.
***도면의 주요부분에 대한 부호설명***
100: 화소부 101: 화소
200: 데이터구동부 300: 주사구동부
400: 보정처리부
본 발명은 데이터처리방법 및 그를 이용한 유기발광표시장치에 관한 것으로, 더욱 상세히 설명하면 제 1 전원의 편차를 보상하는 보상회로를 구비하도록 하여 화상의 품위를 보상하도록 하는 데이터처리방법 및 그를 이용한 유기발광표시장치를 제공하는 것이다.
평판 표시장치는 기판 상에 매트릭스 형태로 복수의 화소를 배치하여 표시영역으로 하고, 각 화소에 주사선과 데이터선을 연결하여 화소에 데이터신호를 선택적으로 인가하여 디스플레이를 한다.
평판 표시장치는 화소의 구동방식에 따라 패시브(Passive) 매트릭스형 발광 표시장치와 액티브(Active)매트릭스형 발광 표시장치로 구분되며, 해상도, 콘트라스트, 동작속도의 관점에서 단위 화소 마다 선택하여 점등하는 액티브 매트릭스형이 주류가 되고 있다.
이러한 평판 표시장치는 퍼스널 컴퓨터, 휴대전화기, PDA 등의 휴대 정보단말기 등의 표시장치나 각종 정보기기의 모니터로서 사용되고 있으며, 액정 패널을 이용한 LCD, 유기발광소자를 이용항 유기발광표시장치, 플라즈마 패널을 이용한 PDP 등이 알려져 있다.
최근에 음극선관과 비교하여 무게와 부피가 작은 각종 발광 표시장치들이 개발되고 있으며 특히 발광효율, 휘도 및 시야각이 뛰어나며 응답속도가 빠른 유기전 계 발광 표시장치가 주목받고 있다.
도 1은 일반적인 유기발광표시장치에서 채용된 화소의 회로를 나타내는 회로도이다. 도 1을 참조하여 설명하면, 화소는 제 1 트랜지스터(T1), 제 2 트랜지스터(T2), 캐패시터(C1) 및 유기발광소자(OLED)를 포함한다.
제 1 트랜지스터(T1)는 소스는 제 1 전원(ELVdd)에 연결되고 드레인은 유기발광소자(OLED)에 연결되며 게이트는 제 1 노드(P)에 연결되어 제 1 노드(P)의 전압에 대응하여 소스에서 드레인 방향으로 흐르는 전류의 양을 조절한다.
제 2 트랜지스터(T2)는 소스는 데이터선(Dm)에 연결되도 드레인은 제 1 노드(P)에 연결되며 게이트는 주사선(Sn)에 연결되어 주사선(Sn)을 통해 전달되는 주사신호에 대응하여 데이터선(Dm)을 통해 전달되는 데이터신호를 제 1 노드(P)에 전달한다.
캐패시터(C1)는 제 1 전극은 제 1 전원(ELVdd)에 연결되고 제 2 전극은 제 1 노드(P)에 연결되어 제 1 전원(ELVdd)과 데이터신호의 전압의 차이에 대응한 전압을 저장한다.
유기발광소자(OLED)는 애노드 전극과 캐소드 전극 및 애노드 전극과 캐소드 전극 사이에 위치하여 전류의 흐름에 대응하여 빛을 발광하는 복수의 발광층을 포함한다. 유기발광소자(OLED)는 제 1 트랜지스터(T1)의 소스에서 드레인 방향으로 흐르는 전류가 애노드 전극을 통해 캐소드 전극으로 흐르게 되며 이때 흐르는 전류에 의해 발광층이 발광한다.
상기와 같이 구성된 화소의 동작을 살펴보면, 하기의 수학식 1과 같은 전류가 제 1 트랜지스터(T1)의 소스에서 드레인 방향으로 흐르게 된다.
Figure 112006055116075-pat00001
여기서 Id 는 제 1 트랜지스터(T1)의 소스에서 드레인 방향으로 흐르는 전류, Vgs는 제 1 트랜지스터(T1)의 게이트와 소스전극간의 전압, Vth는 제 1 트랜지스터(T1)의 문턱전압, β는 상수이다.
그리고, 제 1 트랜지스터(T1)의 소스와 게이트 간의 전압은 하기의 수학식 2에 해당한다.
Figure 112006055116075-pat00002
여기서, Vdata는 데이터신호의 전압, ELVdd는 제 1 전원의 전압이다.
따라서, 수학식 1에 수학식 2를 대입하면, 유기발광소자(OLED)로 흐르는 전류는 데이터신호의 전압, 문턱전압 및 제 1 전원(ELVdd)의 전압에 대응하여 흐르게 된다.
유기발광표시장치는 제조공정상에 각 화소의 제 1 트랜지스터(T1)의 문턱전압의 편차가 발생하게 된다. 또한, 내부저항 등에 의해 각 화소에 전달되는 제 1 전원(ELVdd)의 전압에 편차가 발생하게 된다. 따라서, 수학식 1과 수학식 2에 의 해 유기발광소자(OLED)는 문턱전압 및 제 1 전원(ELVdd)의 전압에 대응하여 전류의 크기가 달라지게 되어 화소간 휘도불균일이 발생하게 되는 문제점이 있다.
따라서, 본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 창출된 것으로, 본 발명의 목적은 제 1 전원의 전압편차에 대응하여 데이터신호의 각 계조간 전압을 보상하여 각 화소별 휘도편차를 보상하여 화상의 품위를 높이도록 하는 데이터처리방법 및 그를 이용한 유기발광표시장치를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 제 1 측면은, 데이터신호, 주사신호 및 제 1 전원의 전압에 대응하여 화상을 표현하는 화소부, 영상신호를 이용하여 상기 데이터신호를 생성하여 상기 화소부에 전달하는 데이터구동부, 상기 주사신호를 생성하여 상기 화소부에 전달하는 주사구동부 및 기준전압과 상기 제 1 전원의 전압을 비교하여 상기 기준전압과 상기 제 1 전원의 전압의 차이에 대응하여 상기 영상신호의 각 계조간 전압을 조절하는 보정처리부를 포함하는 유기발광표시장치를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 제 2 측면은, 화소에 구동전원을 전달하는 제 1 전원의 전압과 기준전원의 전압을 비교하는 단계 및 상기 제 1 전원의 전압과 상기 기준전원의 전압의 차이에 대응하여 데이터신호의 전압을 조절하는 단 계를 포함하는 데이터처리방법을 제공하는 것이다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 2는 본 발명에 따른 유기발광표시장치의 구조를 나타내는 구조도이다. 도 2를 참조하여 설명하면, 유기발광표시장치는 화소부(100), 데이터구동부(200), 주사구동부(300) 및 보정처리부(400)를 포함한다.
화소부(100)는 행방향으로 배열된 n개의 주사선(S1,S2,...,Sn) 및 발광 제어선(E1,E2,...En), 열 방향으로 배열된 m개의 데이터 선(D1,D2,...Dm)과 전기적으로 접속되어 있는 복수의 화소(101), 화소부(100)에 제 1 전원(ELVdd)을 공급하는 제 1 전원선(L1)과 제 2 전원(ELVss)을 전달하는 제 2 전원선(L2)을 포함한다. 이때, 제 2 전원선(L2)은 등가적으로 표현된 것이며 화소부(100)의 전 영역에 형성되어 각 화소(101)에 전기적으로 접속될 수도 있다. 그리고, 제 1 전원(ELVdd)의 전압은 화소부(100)의 저항에 의해 각 화소(101)에 불균일하게 전달되게 된다.
데이터 구동부(200)는 광센서부(500)에서 출력된 제어신호에 대응하여 보정된 데이터 신호를 데이터 선(D1,D2,...Dm)에 전달한다. 데이터구동부(200)는 어두운단계, 중간단계 및 밝은 단계 중 선택된 하나의 단계에 대응하여 감마보정신호를 달리하여 보정된 데이터신호를 생성한다.
주사 구동부(300)는 주사선(S1,S2,...Sn)에 주사 신호를 공급하고 발광 제어선(E1,E2,...En)에 발광제어신호를 공급한다. 주사신호에 의해 화소부(100)의 각 행이 순차적으로 선택되어 선택된 행에 데이터신호가 전달되도록 하고 발광제어신호의 펄스폭 의해 화소가 발광하는 시간이 결정된다. 그리고, 주사구동부(300)은 광센서부(500)에서 전달되는 제어신호에 따라 발광 제어신호의 펄스폭을 조절한다. 이때, 주사구동부(400)에서 발광제어신호를 생성하여 출력하도록 되어 있지만 발광제어선(E1,E2,...En)이 별도의 구동부와 연결되어 화소부(100)에 전달될 수도 있다.
보정처리부(400)는 각 화소(101)에 전달되는 제 1 전원(ELVdd) 전압의 불균일을 보상하는 수단으로, 각 화소(101)에 전달되는 제 1 전원(ELVdd)의 오차를 파악하며 오차에 대응하여 감마보정을 한다. 즉, 제 1전원(ELVdd)의 전압의 오차에 대응하여 데이터신호의 각 계조간 전압차이를 조절한다. 부연설명을 하면, 제 1 전원의 전압이 불균일에 따라 데이터신호의 전압을 조절하여 유기발광소자로 흐르는 전류의 양을 조절하여 화소간 휘도의 불균일을 방지한다.
도 3은 도 2에 도시된 유기발광표시장치에서 채용된 화소를 나타내는 회로도이다. 도 3을 참조하여 설명하면, 화소는 데이터선(Dm), 주사선(Sn) 및 발광제어선(En)과 연결되며, 제 1 트랜지스터(M1), 제 2 트랜지스터(M2), 제 3 트랜지스터(M3), 제 4 트랜지스터(M4), 제 5 트랜지스터(M5), 제 6 트랜지스터(M6), 캐패시터(Cst) 및 유기발광소자(OLED)를 포함한다.
제 1 트랜지스터(M1)는 소스는 제 1 노드(N1)에 연결되고 드레인은 제 2 노드(N2)에 연결되며 게이트는 제 3 노드(N3)에 연결되어 제 3 노드의 전압에 대응하 여 제 1 노드(N1)에서 제 2 노드(N2)로 전류가 흐르도록 한다.
제 2 트랜지스터(M2)는 소스는 데이터선(Dm)에 연결되고 드레인은 제 1 노드에 연결되며 게이트는 주사선(Sn)에 연결되어 주사선(Sn)을 통해 전달되는 주사신호에 대응하여 데이터선(Dm)에 흐르는 데이터신호를 선택적으로 제 1 노드로 전달한다.
제 3 트랜지스터(M3)는 소스는 제 2 노드(N2)에 연결되고 드레인은 제 3 노드(N3)에 연결되고 게이트는 주사선(Sn)에 연결되어 주사선(Sn)을 통해 전달되는 주사신호에 대응하여 제 1 노드(N1)와 제 3 노드(N3)의 전압을 같게 한다.
제 4 트랜지스터(M4)는 소스와 게이트는 이전단의 주사선(Sn)에 연결되고 드레인은 제 3 노드(N3)에 연결되어 이전단의 주사신호에 의해 제 3 노드(N3)의 전압을 초기화한다.
제 5 트랜지스터(M5)는 소스는 제 1 전원(ELVdd)에 연결되고 드레인은 제 1 노드(N1)에 연결되며 게이트는 발광제어선(En)에 연결되어 발광제어선(En)을 통해 전달되는 발광제어신호에 의해 제 1 전원(ELVdd)의 전압을 제 1 노드(N1)에 선택적으로 전달한다.
제 6 트랜지스터(M6)는 소스는 제 2 노드(N2)에 연결되고 드레인은 유기발광소자(OLED)의 애노드 전극에 연결되며 게이트는 발광제어선(En)을 통해 전달되는 발광제어신호에 의해 제 1 트랜지스터(M1)에 의해 제 1 노드(N1)에서 제 2 노드(N2)로 흐르는 전류가 선택적으로 유기발광소자(OLED)의 애노드 전극으로 흐르도록 한다.
캐패시터(Cst)는 제 1 전극은 제 1 전원(ELVdd)에 연결되고 제 2 전극은 제 3 노드(N3)에 연결되어 제 3 노드(N3)의 전압을 유지하도록 한다.
유기발광소자(OLED)는 애노드 전극, 복수의 유기발광층 및 캐소드 전극을 구비하며 애노드 전극에서 캐소드 전극으로 흐르는 전류의 양에 대응하여 휘도를 표현한다.
도 4는 도 3에 도시된 화소에 전달되는 신호의 타이밍을 나타내는 타이밍 도이다. 도 4를 참조하여 설명하면, 화소는 제 1 주사신호(sn), 제 2 주사신호(sn-1) 및 발광제어신호(en)를 전달받아 동작한다.
먼저, 제 2 주사신호(sn-1)는 하이 신호에서 로우신호로 전환되고 제 1 주사신호(sn), 발광제어신호(en)는 하이신호를 유지하면, 제 4 트랜지스터(M4)가 온 상태가 되어 제 3 노드(N3)에 초기화신호를 전달하여 캐패시터(Cst)가 초기화되도록 한다.
그리고 난 후, 제 2 주사신호(sn-1)가 로우신호에서 하이신호로 전환되고 제 1 주사신호(sn)가 하이 신호에서 로우신호로 전환되며 발광제어신호(en)는 하이 신호를 유지하게 되면, 제 2 트랜지스터(M2)와 제 3 트랜지스터(M3)가 온 상태가 된다. 제 2 트랜지스터(M2)와 제 3 트랜지스터(M3)가 온 상태가 되면, 데이터선을 통해 데이터신호가 제 1 노드(N1)에 전달되며 제 2 노드(N2)와 제 3 노드(N3)의 전위가 동일하게 되어 제 1 트랜지스터(M1)가 다이오드 연결되어, 제 1 노드(N1)에 전달된 데이터신호가 제 3 노드(N3)로 전달된다.
따라서, 캐패시터(Cst)에는 데이터 전압에 대응되는 전압이 저장되어 제 1 트랜지스터(M1)의 게이트와 소스 사이에는 수학식 3에 해당하는 전압이 인가된다.
Figure 112006055116075-pat00003
여기서 Vsg는 제 1 트랜지스터(M1)의 소스와 게이트 전극 간의 전압, Vdd는 화소전원전압, Vdata는 데이터 신호의 전압, Vth는 제 1 트랜지스터(M1)의 문턱전압을 나타낸다.
그리고, 제 1 주사신호(sn)가 다시 하이 상태로 전환되어 제 1 주사신호와 제 2 주사신호(sn-1)이 하이 상태가 되고 발광제어신호(en)가 로우상태로 전환되면, 제 5 트랜지스터(M5)와 제 7 트랜지스터(M7)가 온 상태가 되어 제 1 노드(N1)에 화소전원이 전달된다. 이때, 캐패시터(Cst)에 저장된 전압에 의해 제 1 트랜지스터(M1)의 게이트에 전달되어 유기발광소자(OLED)로 전류가 흐르게 된다. 이때 흐르는 전류는 수학식 4와 같이 된다.
Figure 112006055116075-pat00004
여기서 IOLED는 발광소자에 흐르는 전류, Vgs는 제 1 트랜지스터(M1)의 게이트에 인가되는 전압, Vdd는 화소전원의 전압, Vth는 제 1 트랜지스터(M1)의 문턱전압, Vdata는 데이터신호의 전압을 나타낸다.
따라서, 발광소자(OLED)에 흐르는 전류는 제 1 트랜지스터(M1)의 문턱전압과 관계 없이 흐르게 된다.
도 5는 도 2에 도시된 보정처리부의 구조를 나타내는 구조도이다. 도 5를 참조하여 설명하면, 보정처리부(400)는 화소의 구동전원인 제 1 전원(ELVdd)의 전압 편차에 의한 휘도의 불균일을 방지하도록 하기 위한 것으로, 비교기(410), 제 1 및 제 2 연산기(420,430), 저항기(440) 및 감마보정회로(450)를 포함한다.
비교기(410)는 제 1 전원(ELVdd)과 기준전원(Vref)을 전달받아 비교하여 제 1 전원(ELVdd)과 기준전원(Vref)의 오차를 파악한다. 제 1 전원(ELVdd)과 기준전원(Vref)의 전압의 차이가 크면 오차가 큰 것으로 판단하고 제 1 전원(ELVdd)과 기준전원(Vref)의 전압의 차이가 작으면 오차가 작은 것으로 판단한다.
제 1 및 제 2 연산기(420,430)는 비교기(410)로부터 오차를 전달받고, 저항기(440)로부터 상위레벨의 전압과 하위레벨의 전압을 전달받아 오차와 상위레벨의 전압, 오차와 하위레벨의 전압을 연산한다. 구체적으로 설명하면, 제 1 연산기(420)는 오차와 상위레벨의 전압을 연산하고 제 2 연산기(430)는 오차와 하위레벨의 전압을 연산한다. 이때, 상위레벨의 전압과 하위레벨의 전압은 오차가 0인 경우 최상위 계조의 전압과 최하위계조의 전압이 된다.
저항기(440)는 높은 전압인 제 1 전압(V1)과 낮은 전압인 제 2 전압(V2) 사이에 연결되며, 제 1 및 제 2 전압(V1,V2)을 분배하여 상위레벨의 전압과 하위레벨의 전압을 생성한다. 그리고, 상위레벨의 전압은 제 1 연산기(420)에 전달하고 하위레벨의 전압은 제 2 연산기(430)에 전달한다.
감마보정회로부(450)는 적색, 청색 및 녹색 데이터에 대응한 각각의 회로부로 구성되며, 최상위 레벨전압과 최하위 레벨전압 사이를 전압을 계조값에 대응하여 감마조정회로부에서 분배하여 각 각 계조간 전압을 생성한다. 예를 들어 설명하면, 128계조를 표현하는 경우 최상위레벨전압과 최하위레벨전압을 128개로 분배하여 제 1 감산기 및 제 2 감산기의 출력신호를 전달받아 최상위 레벨전압과 최하위 레벨전압을 조정하여 각 계조간 전압을 조절하여 데이터신호의 전압을 조절한다.
그리고, 감마보정회로부(450)에 전달되는 최상위레벨 전압은 상위레벨전압과 오차가 제 1 연산기(420)에 의해 생성되며 최하위레벨전압은 하위레벨전압과 오차가 제 2 연산기(430)에 의해 생성된다. 따라서, 오차의 크기에 따라 최상위레벨의 전압과 최하위레벨의 전압이 조절된다. 예를 들어 설명하면, 기준전압(Vref)이 5V이고 제 1 전원(ELVdd)의 전압이 5.2V 인 경우 오차는 +0.2V 가 되며 상기의 수학식 4를 보면 데이터신호의 전압이 0.2V 상승이 되면 설계된 전류가 유기발광소자로 흐르게 된다. 따라서, 제 1 연산기(420)에 의해 상위레벨의 전압이 높아지도록 하고 제 2 연산기(430)에 의해 하위레벨의 전압이 낮아지도록 한다. 그리고, 기준전압(Vref)이 5V이고 제 1 전원(ELVdd)의 전압이 4.8V 인 경우 오차는 -0.2V 가 되며, 상기의 수학식 4를 보면 데이터신호의 전압이 0.2V 낮아지게 되면 설계된 전류가 유기발광소자로 흐르게 된다. 따라서, 제 1 연산기(420)에 의해 상위레벨의전압이 낮아지도록 하고 제 2 연산기(430)에 의해 하위레벨의 전압이 높아지도록 한다. 즉, 기준전압(Vref)보다 제 1 전원(ELVdd)의 전압이 높아지면 데이터신호의 각 계조간 전압이 높아지도록 하고 기준전압(Vref)보다 제 1 전원(ELVdd)의 전압이 낮아지면 데이터신호의 각 계조간 전압이 낮아지도록 한다.
도 6은 도 5에 도시된 보정처리부에 채용된 감마보정회로부를 나타내는 회로도이다. 도 6을 참조하여 설명하면, 감마 보정 회로부(450)는 래더 저항(61), 진폭 조절 레지스터(62), 커브 조절 레지스터(63), 제 1 선택기(64) 내지 제 6 선택기(69) 및 계조 전압 증폭기(70)를 포함하여 동작한다.
래더 저항(61)은 외부로부터 공급되는 최상위 레벨 전압(VHI)을 기준 전압으로 정하고, 최하위 레벨 전압(VLO)과 기준 전압 사이에 포함된 복수의 가변 저항이 직렬로 연결된 구성으로 되어있으며, 래더 저항(61)을 통해 복수의 계조 전압을 생성한다. 최상위레벨전압(VHI)는 제 1 연산기로부터 전달받으며, 최하위레벨전압(VLO)는 제 2 연산기로부터 전달받는다. 따라서, 기준전압과 제 1 전원의 전압의 오차에 대응하여 최상위레벨전압(VHI)와 최하위레벨전압(VLO)의 전압은 가변된다. 또한, 래더 저항(61)값을 작게 하는 경우 진폭 조정 범위는 좁아지지만, 조정 정밀도는 향상된다. 반면 래더 저항(61)값을 크게 하는 경우 진폭 조정 범위는 넓어지나, 조정 정밀도는 낮아진다.
진폭 조절 레지스터(62)는 제 1 선택기(64)에 3비트의 레지스터 설정 값을 출력하고, 제 2 선택기(65)에 7비트의 레지스터 설정 값을 출력한다. 이때 설정 비트 수를 증가시켜 선택할 수 있는 계조수를 늘릴 수 있고, 레지스터 설정 값을 변경하여 계조 전압을 다르게 선택할 수도 있다.
커브 조절 레지스터(63)는 제 3 선택기(66) 내지 제 6 선택기(69) 각각에 4 비트의 레지스터 설정 값을 출력한다. 이때, 레지스터 설정 값은 변경될 수 있으며 레지스터 설정 값에 따라 선택할 수 있는 계조 전압을 조절할 수 있다.
레지스터 생성부(215)에서 생성된 레지스터 값 중 상위 10비트는 진폭 조절 레지스터(62)에 입력되고, 하위 16비트는 커브 조절 레지스터(63)에 각각 입력되어, 레지스터 설정 값으로써 선택된다.
제 1 선택기(64)는 래더 저항(61)을 통해 분배된 복수의 계조 전압 중 진폭 조절 레지스터(62)에서 설정된 3비트의 레지스터 설정 값에 대응하는 계조 전압을 선택하여 이를 최상위 계조 전압으로써 출력한다.
제 2 선택기(65)는 래더 저항(61)을 통해 분배된 복수의 계조 전압 중 진폭 조절 레지스터(62)에서 설정된 7비트의 레지스터 설정 값에 대응하는 계조 전압을 선택하여 최하위 계조 전압으로써 출력한다.
제 3 선택기(66)는 제 1 선택기(64)에서 출력된 계조 전압과 제 2 선택기(65)에서 출력된 계조 전압 사이의 전압을 복수의 저항 열을 통해 복수의 계조 전압으로 분배하고 4비트의 레지스터 설정 값에 대응하는 계조 전압을 선택하여 출력한다.
제 4 선택기(67)에서는 제 1 선택기(64)에서 출력된 계조 전압과 제 3 선택기(66)에서 출력된 계조 전압 사이의 전압을 복수의 저항 열을 통해 분배하고 4비트의 레지스터 설정 값에 대응하는 계조 전압을 선택하여 출력한다.
제 5 선택기(68)에서는 제 1 선택기(64)와 제 4 선택기(67) 사이의 계조 전압 중 4비트의 레지스터 설정 값에 대응하는 계조 전압을 선택하여 출력한다.
제 6 선택기(69)에서는 제 1 선택기(64)와 제 5 선택기(68) 사이의 복수의 계조 전압 중 4비트의 레지스터 설정 값에 대응하는 계조 전압을 선택하여 출력한다. 상기와 같은 동작으로 커브 조정 레지스터(63)의 레지스터 설정 값에 따라 중간 계조부의 커브 조정을 가능하게 하여, 발광 소자 각각의 특성에 맞춰 감마 특성의 조정을 쉽게 할 수 있다. 또한, 감마 커브 특성을 아래로 볼록하게 하려면 작은 계조를 표시할수록 각계조간의 전위차가 커지도록 설정하고, 반면에 감마 커브 특성을 위로 볼록하게 조절하려면, 작은 계조를 표시할수록 각 계조간의 전위차가 작아지도록 각 래더 저항(61)의 저항값을 설정하면 된다.
계조전압 증폭기(70)는 화소부(100)에 표시할 복수의 계조 각각에 대응하는 복수의 계조 전압을 출력한다. 도 5에서는 64계조분에 대응하는 계조 전압의 출력을 나타내었다.
상기 상술한 동작은 R,G,B 각각의 발광 소자 자체 특성의 변동을 고려하여, R,G,B 가 거의 동일한 휘도 특성을 얻도록 R,G,B 그룹별로 감마 보정 회로를 설치하여 커브 조절 레지스터(63) 및 진폭 조절 레지스터(62)를 통한 진폭 및 커브를 R,G,B 별로 다르게 설정할 수 있다.
본 발명에 따른 유기발광표시장치 및 그의 구동방법에 의하면, 각 화소에 전달되는 제 1 전원의 전압편차에 대응하여 데이터신호의 전압을 조절하도록 하여 화소의 유기발광소자에 흐르는 전류의 양을 조절하도록 하여 화소가 정확한 계조를 표현할 수 있도록 하여 유기발광표시장치의 화상의 품위가 높아지도록 한다.
본 발명의 바람직한 실시예가 특정 용어들을 사용하여 기술되어 왔지만, 그러한 기술은 단지 설명을 하기 위한 것이며, 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고 여러 가지 변경 및 변화가 가해질 수 있는 것으로 이해되어져야 한다.

Claims (10)

  1. 데이터신호, 주사신호 및 제 1 전원의 전압에 대응하여 화상을 표현하는 화소부;
    영상신호를 이용하여 상기 데이터신호를 생성하여 상기 화소부에 전달하는 데이터구동부;
    상기 주사신호를 생성하여 상기 화소부에 전달하는 주사구동부; 및
    기준전압과 상기 제 1 전원의 전압을 비교하여 상기 기준전압과 상기 제 1 전원의 전압의 차이에 대응하여 상기 영상신호의 각 계조간 전압을 조절하는 보정처리부를 포함하는 유기발광표시장치.
  2. 제 1 항에 있어서,
    상기 보정처리부는 상기 기준전압보다 상기 제 1 전원의 전압이 더 높으면 상기 영상신호의 각 계조간 전압을 높게 조절하고, 상기 기준전압보다 상기 제 1 전원의 전압이 더 낮으면 상기 영상신호의 계조간 전압을 낮게 조절하는 유기발광표시장치.
  3. 제 1 항에 있어서,
    상기 보정처리부는
    상기 기준전압과 상기 제 1 전원의 전압을 비교하여 상기 기준전압과 상기 제 1 전원의 전압의 오차를 출력하는 비교기;
    상기 오차와 제 1 전압을 가감하여 최상위 레벨의 전압을 조정하는 제 1 연산기;
    상기 오차와 제 2 전압을 가감하는 최하위 레벨의 전압을 조정하는 제 2 연산기;
    상기 제 1 연산기와 상기 제 2 연산기에 상기 제 1 전압과 상기 제 2 전압을 전달하는 저항기; 및
    상기 제 1 연산기와 상기 제 2 연산기에서 출력되는 상기 최상위 레벨의 전압과 상기 최하위 레벨의 전압을 이용하여 각 계조간 전압차이를 조절하는 감마보정회로를 포함하는 유기발광표시장치.
  4. 제 3 항에 있어서,
    상기 감마보정회로는
    레지스터 설정 비트에 따라 상기 최상위 레벨 계조 전압과 상기 최하위 레벨 계조 전압을 조절하는 진폭 조절 레지스터;
    레지스터 설정 비트에 의해 중간 레벨 계조 전압을 선택하여 감마 커브를 조절하는 커브 조절 레지스터;
    상기 진폭 조절 레지스터에 설정된 레지스터 설정 비트에 의해 상기 상위 레벨 계조 전압을 선택하는 제 1 선택기;
    상기 진폭 조절 레지스터에 설정된 레지스터 설정 비트에 의해 상기 하위 레벨 계조 전압을 선택하는 제 2 선택기;
    상기 커브 조절 레지스터에 설정된 레지스터 설정 비트에 따라 상기 중간 레벨 계조 전압을 각각 출력하는 제 3 내지 제 6 선택기; 및
    표시하고자 하는 복수의 계조에 대응하는 복수의 계조 전압을 출력하는 계조 전압 증폭기를 포함하는 유기 발광 표시장치.
  5. 제 4 항에 있어서,
    상기 감마보정회로는 상기 기준전압보다 상기 제 1 전원의 전압이 더 높으면 상기 최상위레벨의 전압이 높아지고 상기 최하위레벨의 전압은 낮아지도록 하는 유기발광표시장치.
  6. 제 1 항에 있어서,
    상기 화소는
    게이트 전극에 인가되는 전압에 대응하여 전류를 흐르게 하는 제 1 트랜지스터;
    상기 데이터신호를 선택적으로 상기 제 1 트랜지스터에 전달하는 제 2 트랜지스터;
    상기 제 1 트랜지스터가 다이오드 연결이 되도록 하는 제 3 트랜지스터;
    상기 제 1 트랜지스터의 게이트 전극에 인가되는 전압을 저장하며, 상기 제 1 트랜지스터의 게이트 전극에 인가되는 전압을 유지하는 캐패시터;
    상기 캐패시터를 초기화시키는 초기화신호를 선택적으로 전달하는 제 4 트랜지스터;
    상기 제 1 트랜지스터의 소스에 상기 제 1 전원을 선택적으로 전달하는 제 5 트랜지스터;
    상기 제 1 트랜지스터의 제 1 전극에 상기 제 1 전원을 선택적으로 전달하는 제 6 트랜지스터; 및
    상기 제 6 트랜지스터에 연결되어 전류를 전달받아 발광하는 발광소자를 포함하는 유기발광표시장치.
  7. 제 6 항에 있어서,
    상기 제 2 트랜지스터와 상기 제 3 트랜지스터는 동일한 주사신호에 의해 동작하며 상기 초기화신호는 상기 주사신호보다 이전 주사신호인 유기발광표시장치.
  8. 화소에 구동전원을 전달하는 제 1 전원의 전압과 기준전원의 전압을 비교하는 단계; 및
    상기 제 1 전원의 전압과 상기 기준전원의 전압의 차이에 대응하여 데이터신호의 전압을 조절하는 단계를 포함하는 데이터처리방법.
  9. 제 8 항에 있어서,
    상기 데이터신호의 전압을 조절하는 단계에서 상기 제 1 전원의 전압이 상기 기준전원의 전압보다 높으면, 상기 데이터신호의 전압이 높아지도록 하는 데이터처리방법.
  10. 제 9 항에 있어서,
    상기 데이터신호의 전압을 조절하는 단계에서, 상기 제 1 전원의 전압과 상기 기준전원의 전압의 차이에 대응하여 감마보정을 하는 데이터처리방법.
KR1020060072164A 2006-07-31 2006-07-31 데이터처리방법 및 그를 이용한 유기발광표시장치 KR100796155B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060072164A KR100796155B1 (ko) 2006-07-31 2006-07-31 데이터처리방법 및 그를 이용한 유기발광표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060072164A KR100796155B1 (ko) 2006-07-31 2006-07-31 데이터처리방법 및 그를 이용한 유기발광표시장치

Publications (1)

Publication Number Publication Date
KR100796155B1 true KR100796155B1 (ko) 2008-01-21

Family

ID=39218576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060072164A KR100796155B1 (ko) 2006-07-31 2006-07-31 데이터처리방법 및 그를 이용한 유기발광표시장치

Country Status (1)

Country Link
KR (1) KR100796155B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9135853B2 (en) 2012-04-13 2015-09-15 Samsung Electronics Co., Ltd. Gradation voltage generator and display driving apparatus
US9337718B2 (en) 2012-03-06 2016-05-10 Samsung Display Co., Ltd. DC-DC converter and organic light emitting display including the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060012738A (ko) * 2004-08-04 2006-02-09 삼성에스디아이 주식회사 발광표시 장치 및 그 감마보정 방법
KR20060012737A (ko) * 2004-08-04 2006-02-09 삼성에스디아이 주식회사 발광표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060012738A (ko) * 2004-08-04 2006-02-09 삼성에스디아이 주식회사 발광표시 장치 및 그 감마보정 방법
KR20060012737A (ko) * 2004-08-04 2006-02-09 삼성에스디아이 주식회사 발광표시 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337718B2 (en) 2012-03-06 2016-05-10 Samsung Display Co., Ltd. DC-DC converter and organic light emitting display including the same
US9875692B2 (en) 2012-03-06 2018-01-23 Samsung Display Co., Ltd. DC-DC converter and organic light emitting display including the same
US9135853B2 (en) 2012-04-13 2015-09-15 Samsung Electronics Co., Ltd. Gradation voltage generator and display driving apparatus
US9530357B2 (en) 2012-04-13 2016-12-27 Samsung Electronics Co., Ltd. Gradation voltage generator and display driving apparatus

Similar Documents

Publication Publication Date Title
US8633877B2 (en) Organic light emitting display and driving method thereof
KR101961424B1 (ko) 표시 장치 및 그 구동 방법
KR100830297B1 (ko) 유기전계발광표시장치 및 그의 구동방법
US9530357B2 (en) Gradation voltage generator and display driving apparatus
KR100962916B1 (ko) 드라이버 ｉｃ 및 그를 이용한 유기전계발광표시장치
KR100793542B1 (ko) 유기전계발광표시장치 및 그의 구동방법
US9269295B2 (en) Display device and driving method thereof
US8077123B2 (en) Emission control in aged active matrix OLED display using voltage ratio or current ratio with temperature compensation
US8947471B2 (en) Active matrix display and method of driving the same
KR100748319B1 (ko) 유기발광표시장치 및 그의 구동방법
KR101142281B1 (ko) 유기전계발광소자 및 그 구동방법
US20070035489A1 (en) Flat panel display device and control method of the same
KR100741977B1 (ko) 유기 전계발광 표시장치 및 그의 구동방법
US20090033685A1 (en) Organic light emitting display and driving method thereof
US8008611B2 (en) Photo sensor and flat panel display using the same
JP2014026256A (ja) 表示機器の映像補償装置および方法
US11138936B2 (en) Display device and method of driving the same
KR20140108604A (ko) 유기 발광 표시 장치 및 그 구동 방법
US20080231557A1 (en) Emission control in aged active matrix oled display using voltage ratio or current ratio
US20080231566A1 (en) Minimizing dark current in oled display using modified gamma network
KR20170021955A (ko) 표시 장치 및 그 구동 방법
KR20090117228A (ko) 유기전계발광표시장치 및 그의 구동방법
KR100796155B1 (ko) 데이터처리방법 및 그를 이용한 유기발광표시장치
KR102282171B1 (ko) 유기 발광 다이오드 표시 장치 및 그의 센싱 방법
KR102387346B1 (ko) 표시장치와 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 12