KR100795813B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100795813B1
KR100795813B1 KR1020060138901A KR20060138901A KR100795813B1 KR 100795813 B1 KR100795813 B1 KR 100795813B1 KR 1020060138901 A KR1020060138901 A KR 1020060138901A KR 20060138901 A KR20060138901 A KR 20060138901A KR 100795813 B1 KR100795813 B1 KR 100795813B1
Authority
KR
South Korea
Prior art keywords
discharge
electrode
electrodes
dielectric layer
auxiliary
Prior art date
Application number
KR1020060138901A
Other languages
English (en)
Inventor
허민
정해윤
황기웅
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060138901A priority Critical patent/KR100795813B1/ko
Application granted granted Critical
Publication of KR100795813B1 publication Critical patent/KR100795813B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/28—Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/323—Mutual disposition of electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 서로 마주보도록 이격되어 배치된 배면기판과 전면기판; 상기 전면기판과 상기 배면기판 사이에 배치되고, 가스 방전이 발생하는 방전셀들을 구획하는 격벽; 상기 방전셀들을 가로질러 연장되고, 상기 방전셀에서 서로 이격되어 가스 방전이 발생하도록 상호 작용하는 X전극 및 Y전극을 포함하는 방전전극쌍들; 상기 방전전극쌍들을 덮도록 형성된 제1유전체층; 상기 각 방전셀에서 상기 방전전극쌍들과 교차하도록 상기 방전셀들을 가로질러 연장된 어드레스전극들; 상기 어드레스전극들을 덮도록 형성된 제2유전체층; 상기 제1유전체층의 상에 상기 방전전극쌍들과 교차하고 상기 어드레스 전극들과 평행하게 형성된 보조전극들; 상기 보조전극들을 덮도록 형성된 제3유전체층; 상기 방전셀들 내에 배치된 형광체층; 및 상기 방전셀 내에 있는 방전가스;를 구비하는 플라즈마 디스플레이 패널을 제공한다. 본 발명에 따르면, 보조전극을 도입함으로써 높은 Xe 가스 분압 및 롱 갭 구조를 가져 높은 휘도 효율을 나타내면서도 구동 전압의 상승을 억제할 수 있는 PDP 셀 구조를 가지는 플라즈마 디스플레이 패널을 제공한다.

Description

플라즈마 디스플레이 패널{Plasma display panel}
도 1은 종래 플라즈마 디스플레이 패널의 부분 절개 분리 사시도이다.
도 2는 도 1에 도시된 전면기판의 전극 형태만을 도시한 평면도이다.
도 3은 본 발명의 일 구현예에 따른 플라즈마 디스플레이 패널의 부분 절개 분리 사시도이다.
도 4는 도 3에 도시된 전면기판의 전극 형태만을 도시한 평면도이다.
도 5는 도 3의 A-A선에 따라 취한 단면도를 나타낸다.
도 6은 도 3의 B-B선에 따라 취한 단면도를 나타낸다.
도 7은 본 발명의 다른 일 구현예에 따른 플라즈마 디스플레이 패널의 부분 절개 분리 사시도이다.
도 8a 내지 8c는 본 발명의 일 구현예에 따라 시험 제작한 패널을 도시한 것이다.
도 9은 본 발명의 일구현예에 따라 보조펄스가 포함된 서스테인 파형을 나타낸 것이다.
도 10은 ICCD(Intensified Charge Coupled Device) 촬영을 통한 방전 메카니즘을 분석한 것이다.
도 11은 본 발명의 일 구현예에 따른 서스테인 전압의 마진을 나타낸 것이 다.
도 12 내지 도 15는 본 발명에 따라 보조전극을 사용한 패널의 휘도 및 효율을 실험한 결과를 도시한 것이다.
* 도면의 주요부분에 대한 부호의 설명 *
200 : 플라즈마 디스플레이 패널 211 : 전면기판
212 : 유지전극쌍 214 : 제1유전체층
215 : 제3유전체층 216 : 보호막
221 : 배면기판 222 : 어드레스전극
225 : 제2유전체층 226 : 형광체
230 : 격벽 231 : X전극
232 : Y전극 280 : 보조전극
본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 더 상세하게는 휘도 효율이 증가하고, 구동 전압이 감소된 플라즈마 디스플레이 패널에 관한 것이다.
근래에 들어 종래의 음극선관 디스플레이 장치를 대체하는 것으로 주목받고 있는 플라즈마 디스플레이 패널(plasma display panel)은, 복수개의 전극이 형성된 두 기판 사이에 방전가스가 봉입된 후 방전 전압이 가해지고, 이로 인하여 발생되는 자외선에 의해 소정의 패턴으로 형성된 형광체가 여기되어 원하는 화상을 얻는 장치이다.
이러한 플라즈마 디스플레이 패널은 방전 형식에 따라 직류형과 교류형으로 분류될 수 있다. 직류형 플라즈마 디스플레이 패널에서는 전극들이 방전 공간에 노출되어 하전입자의 이동이 대응 전극들 사이에서 직접적으로 이루어지고, 교류형 플라즈마 디스플레이 패널에서는 적어도 한 전극이 유전체층으로 덮여져서, 상호 대응하는 전극들의 직접적인 전하의 이동 대신 벽전하(Wall Charge)의 전계에 의하여 방전이 수행된다.
직류형 플라즈마 디스플레이 패널에서는 대응하는 전극들 사이에 전하의 이동이 직접적으로 이루어지므로, 전극의 손상이 심하게 되는 문제점이 있었기 때문에, 최근에는 교류형, 특히 3전극 면방전 구조를 갖는 교류형 플라즈마 디스플레이 패널이 일반적으로 채용되어 왔다.
도 1은 종래 3전극 면방전 구조를 갖는 플라즈마 디스플레이 패널의 부분 절개 분리 사시도를 도시한 것이다. 플라즈마 디스플레이 패널(100)은 크게 상판(150) 및 하판(160)을 구비하며, 상세하게는 배면기판(121)과, 배면기판(121)에 이격되어 평행하게 배치된 전면기판(111)과, 전면기판(111)과 배면기판(121) 사이에 배치되고, 방전셀(170)들을 구획하는 격벽(130)과, 방전셀(170)들을 가로질러 연장되고, X전극(131) 및 Y전극(132)을 각각 구비하는 방전전극쌍(112)들과, 방전전극쌍(112)들을 덮도록 형성된 제1유전체층(114)과, 제1유전체층(114)의 배면 상에 형성되는 보호막(115)과, 각 방전셀(170)에서 방전전극쌍(112)들과 교차하도록 방전셀(170)들을 가로질러 연장된 어드레스전극(122)들과, 어드레스전극(122)들을 덮도록 형성된 제2유전체층(115)과, 방전셀(170)들 내에 배치된 형광체층(126)과, 그리고 방전셀(170) 내에 있는 방전가스를 구비한다.
도 2는 도 1에 따른 플라즈마 디스플레이 패널의 제1유전체층(114) 및 보호막(115)이 제거된 상태에서 전면기판(111)에 형성된 전극들의 배치만을 나타낸 평면도이다. 도 2를 참조하면, 화상이 표시되는 화상 표시 영역에서는 전면기판(111) 상에 X전극(131)들 및 Y전극(132)들이 서로 이격되어 평행하게 배치되어 있다.
고효율의 PDP 셀 설계를 하기 위해서는 방전가스의 분압을 높이거나, 또는 주 방전전극인 X전극(131)들, Y전극(132)들 사이의 거리를 증가시키는 방법을 고려할 수 있다. 그러나 이러한 방법들은 PDP의 휘도 효율을 증가시킬 수 있지만, 구동 전압을 상승시킨다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여, 높은 Xe 가스 분압과 롱 갭 방전을 동시에 적용하여 휘도효율이 개선되면서 구동 전압이 낮은 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은
서로 마주보도록 이격되어 배치된 배면기판과 전면기판;
상기 전면기판과 상기 배면기판 사이에 배치되고, 가스 방전이 발생하는 방전셀들을 구획하는 격벽;
상기 방전셀들을 가로질러 연장되고, 상기 방전셀에서 서로 이격되어 가스 방전이 발생하도록 상호 작용하는 X전극 및 Y전극을 포함하는 방전전극쌍들;
상기 방전전극쌍들을 덮도록 형성된 제1유전체층;
상기 각 방전셀에서 상기 방전전극쌍들과 교차하도록 상기 방전셀들을 가로질러 연장된 어드레스전극들;
상기 어드레스전극들을 덮도록 형성된 제2유전체층;
상기 제1유전체층의 상에 상기 방전전극쌍들과 교차하고 상기 어드레스 전극들과 평행하게 형성된 보조전극들;
상기 보조전극들을 덮도록 형성된 제3유전체층;
상기 방전셀들 내에 배치된 형광체층; 및
상기 방전셀 내에 있는 방전가스;를 구비하는 플라즈마 디스플레이 패널을 제공한다.
상기 보조전극은 격벽의 수직 상방 위치에 배치되는 것이 바람직하다.
상기 보조전극은 방전 공간에 노출될 수 있도록 그 폭이 격벽의 상부 폭보다 큰 것이 바람직하다.
상기 제3유전체층의 상부에 보호막이 형성되는 것이 바람직하다.
상기 X전극과 Y 전극의 투명전극간 갭은 100 내지 400㎛인 것이 바람직하다.
상기 방전전극쌍과 상기 보조전극과의 거리는 20 내지 40㎛인 것이 바람직하다.
상기 보조전극을 덮도록 형성된 제3유전체층의 두께는 5 내지 20㎛인 것이 바람직하다.
상기 보조전극은 내부에 공간이 형성된 펜스(fence) 형상일 수 있다.
상기 X전극들은 상기 전면기판의 일 측에서 공통으로 연결되는 것이 바람직하다.
이어서, 도면을 참조하여 본 발명의 일 실시예를 상세히 설명한다.
도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 부분 절개 분리 사시도를 도시하고 있다. 전면기판(211)에는 다수개의 방전전극쌍(212)들이 배치되어 있다. 이 때 전면기판(211)은 유리를 주재료로 한 투명한 재료로 형성되는 것이 일반적이다.
방전전극쌍(212)은 유지 방전을 일으키기 위하여 전면기판(211)의 배면에 형성된 한 쌍의 방전전극들(231, 232)을 의미하고, 전면기판(211)에는 이러한 방전전극쌍(212)들이 소정의 간격으로 평행하게 배열되어 있다. 이 방전전극쌍(212)들 중 일 방전전극은 X전극(231)이고, 다른 방전전극은 Y전극(232)이다.
X전극(231) 및 Y전극(232)의 각각은 투명전극(231a, 232a) 및 버스전극(231b, 232b)을 구비하고 있다. 투명전극(231a, 232a)은 방전을 일으킬 수 있는 도전체이면서 형광체(226)로부터 방출되는 빛이 전면기판(211)으로 나아가는 것을 방해하지 않는 투명한 재료로 형성되는데, 이와 같은 재료로서는 ITO(indium tin oxide) 등이 있다. 그러나 상기 ITO와 같은 투명한 도전체는 일반적으로 그 저항이 크고, 따라서 투명전극으로만 방전 유지전극을 형성하면 그 길이방향으로의 전압강하가 커서 구동전력이 많이 소비되고 응답속도가 늦어지는바, 이를 개선하기 위하 여 상기 투명전극 상에는 금속재질로 이루어지고 좁은 폭으로 형성되는 버스전극(231b, 232b)이 배치된다.
방전전극쌍(212)들이 구비된 전면기판(211)에는 방전전극쌍(212)들을 매립하도록 제1유전체층(214)이 형성되어 있다. 제1유전체층(214)은, 유지-방전 시 인접한 X전극(231)과 Y전극(232) 간에 직접 통전되는 것과 양이온 또는 전자가 방전전극들(231, 232)에 직접 충돌하여 X전극(231)과 Y전극(232)을 손상시키는 것을 방지하면서도, 전하를 유도하여 벽전하를 축적할 수 있는 유전체로 형성되는데, 이와 같은 유전체로서는 PbO, B2O3, SiO2 등이 있다.
도 4는 본 발명에 따른 플라즈마 디스플레이 패널의 제1유전체층(214), 제2유전체층(215) 및 보호막(216)이 제거된 상태에서 전면기판(211)에 형성된 전극들의 배치만을 나타낸 평면도이다. 도 4를 참조하면, 화상이 표시되는 화상 표시 영역에서는 전면기판(211) 상에 X전극(231)들 및 Y전극(232)들이 서로 이격되어 평행하게 배치되고, 상기 X전극(231)은 투명전극(231a) 및 상기 투명전극(231a) 상에 좁은 폭으로 형성된 버스전극(231b)으로 이루어지고, 상기 Y전극(232)은 투명전극(232a) 및 상기 투명전극(232a) 상에 좁은 폭으로 형성된 버스전극(232b)으로 이루어진다.
상기 X전극(231)들 및 Y전극(232)과 교차하도록 보조전극(280)들이 서로 이격되어 평행하게 배치되어 있다. 여기에서 X전극(231)들, Y전극(232)들, 및 보조전극(280)들이 전면기판(211) 상에서 동일한 레벨로 배치된 것처럼 도시되어 있지만, X전극(231)들 및 Y전극(232)들만 동일한 레벨로 형성되고, 보조전극(280)들은 X전극(231)들 및 Y전극(232)들보다 전면기판(211)으로부터 더 이격되어 형성된다. 투명전극(232a, 232b) 간의 갭은 증가할수록 휘도 효율이 개선되기 때문에 투명전극(232a, 232b)은 롱 갭(long gap)으로 설계하는 것이 바람직하다. 구체적으로는 상기 투명전극(232a, 232b) 간 갭을 100 내지 400㎛로 하는 것이 바람직하다. 상기 설명한 바와 같이 보조전극(280)들은 X전극(231)들 및 Y전극(232)들과 동일한 레벨에 형성되지 않는다. 상기 방전 전극쌍과 상기 보조전극(280)과의 거리는 20 내지 40㎛인 것이 바람직하다.
도 5는 도 3의 A-A선에 따라 취한 단면도를 나타낸다. 보조전극(280)은 제1유전체층(214)의 배면 상에 형성되며, 투명전극(231a) 및 버스전극(231b)과 교차하도록 배치된다. 본 발명의 보조전극(280)은 어드레스 전극(222)을 따라 평행한 방향으로 형성되고, 격벽(230)의 수직 상부 방향에 위치하는 것이 바람직하다. 상기 보조전극(280)은 방전 공간에 노출될 수 있도록 그 폭은 격벽(230)의 폭보다 큰 것이 바람직하다.
도 6은 도 3의 B-B선에 따라 취한 단면도를 나타낸다. 쌍을 이루는 X전극(231)과 Y전극(232)과 교차하도록 보조전극(280)이 배치되어 있다. 보조전극(280)은 제1유전체층(214)의 배면 상에 형성되며, X전극(231) 및 Y전극(232)과 교차되는 방향으로 연장된다.
또한, 도 5 및 도 6에 있어서, 보조전극(280)들을 매립하도록 제3유전체층(215)이 형성되어 있다. 제3유전체층(215)은, 인접하는 X전극(231), Y전극(232) 및 보조전극(280) 사이에 직접 통전되는 것을 방지하며, 양이온 또는 전자가 보조전극(280)들에 직접 충돌하여 보조전극(280)을 손상시키는 것을 억제한다. 또한, 제3유전체층(215)은 전하를 유도하여 벽전하를 축적할 수 있는 유전체로 형성되는데, 이와 같은 유전체로서는 PbO, B2O3, SiO2 등이 있으며, 제1유전체층(214)과 동일한 유전체를 이용하여 형성하는 것이 바람직하다. 보조전극(280)을 덮도록 형성된 제3유전체층(215)의 두께는 5 내지 20㎛인 것이 바람직하다. 상기 제3유전층의 두께가 5㎛ 미만인 경우에는 두께가 너무 얇아 절연이 파괴될 수 있고, 두께가 20㎛를 초과하는 경우에는 어드레스 전극과의 점화 방전이 원활하게 일어날 수 없이 바람직하지 않다.
또한, 제3유전체층(215)의 위에는 통상 MgO로 된 보호막(216)이 형성되어 있다. 보호막(216)은, 방전시 양이온과 전자가 제3유전체층(215)에 충돌하여 제3유전체층(215)이 손상되는 것을 방지하며, 광투과성이 좋고, 방전시 2차 전자를 많이 방출한다.
배면기판(221)의 전면에는 어드레스전극(222)이 전면기판(211)의 X전극(231) 및 Y전극(232)과 교차하도록 배치되어 있다. 어드레스전극들(222)은 X전극(231)과 Y전극(232) 간의 유지방전을 선택적으로 일으키게 하기 위한 어드레스 방전을 일으키게 한다.
이렇게 배치된 한 쌍의 X전극(231), Y전극(232)과 이와 교차하는 보조전극(280) 및 어드레스전극(222)에 의하여 이루어지는 공간이 단위 방전셀(270)로서 하나의 방전부를 형성하게 된다.
어드레스전극(222)이 구비된 배면기판(221)에는 어드레스전극(222)을 매립하도록 제2유전체층(225)이 형성되어 있다. 제2유전체층(225)은 방전시 양이온 또는 전자가 어드레스전극(222)에 충돌하여 어드레스전극(222)을 손상시키는 것을 방지하면서도 전하를 유도할 수 있는 유전체로서 형성되는데, 이와 같은 유전체로서는 PbO, B2O3, SiO2 등이 있다.
제3유전체층(215)과 제2유전체층(225) 사이에는, 방전거리를 유지하고 레드(R), 그린(G), 블루(B) 방전셀들을 구획하고, 방전셀(270)들 사이의 전기적 광학적 크로스토크를 방지하는 격벽(230)이 형성되어 있다. 도 3에는 격벽(230)이 스트라이프 형태로 구획하는 것으로 도시되었으나, 이에 한정되는 것은 아니고, 복수의 방전공간을 형성할 수 있는 한, 다양한 패턴의 격벽들, 예컨대 매스릭스 등과 같은 격벽은 물론, 와플, 델타 등과 같은 폐쇄형 격벽으로 될 수 있다. 또한, 폐쇄형 격벽은, 방전공간의 횡단면이, 본 실시예에서와 같은 사각형 이외에도, 삼각형, 오각형 등의 다각형, 원형, 또는 타원형 등이 되도록 형성될 수 있다.
Y전극의 버스전극(232b)들은 전면기판(211)의 일 측으로 서로 이격되어 연장되다가, 전면 기판의 가장 자리 부분에서 각 전극들이 FPC에 의해 서로 독립적으로 Y구동부와 연결된다. 이는 각 Y전극들에는 각각 독립적인 신호를 인가할 수 있게 하기 위함이다. Y전극의 버스전극(232b)들이 연결되는 부분은 플라즈마 디스플레이 패널의 비화상 표시 영역으로서, 이 부분에서는 실질적인 방전이 발생되지 않는 부 분이다. Y전극의 버스전극(232b)의 연결 부분에는 Y구동부와 FPC에 의하여 전기적으로 연결될 수 있도록, 단자부가 형성된다. Y전극의 버스전극(232b)들의 단자부는 FPC와의 연결을 위하여 외부로 노출되기 때문에, 이 부분에는 제1유전체층(214) 및 제2유전체층(215)이 형성되지 않는다.
X전극들의 버스전극(231b)들은 공통된 신호들이 인가되기 때문에 공통으로 연결된다. 즉, 전면기판(211)의 타 측으로 서로 이격되어 연장되다가, 가장자리 부분인 비화상 표시 영역에서 서로 연결된다. 또한, 연결된 부분에는 X 구동부와 FPC에 의하여 전기적으로 연결될 수 있도록 단자부가 형성된다. X전극들의 버스전극(231b)들의 단자부는 FPCB와의 연결의 위하여 외부로 노출되기 때문에, 이 부분에는 제1유전체층(214) 및 제2유전체층(215)이 형성되지 않는다.
보조전극(280)들에는 X전극들의 버스전극(231b)과 마찬가지로 공통된 신호들이 인가되기 때문에 공통으로 연결된다. 이러한 보조전극(280)들은 전면기판의 일 측으로 연장되며, 비화상 표시 영역인 가장자리 부분에 각각 단자부들이 형성된다. 이러한 단자부들은 보조전극 구동부와 FPC에 의하여 전기적으로 연결된다. 보조전극(280)들의 단자부들은 FPC와의 연결을 위하여 외부로 노출되기 때문에, 이 부분에는 제3유전체층(215)이 형성되지 않는다.
방전셀(270)을 구획하는 격벽(230) 사이의 제2유전체층(225) 전면에는 레드, 그린, 블루의 형광체층(226)이 형성되어 있다. 또한, 격벽(230)의 측면에도 형광체층(226)이 형성되어 있다.
이러한 형광체층(226)은 자외선을 받아 가시광선을 발생하는 성분을 가지는 데, 적색 방전셀에 형성된 적색 형광체층은 Y(V,P)O4:Eu 등과 같은 형광체를 포함하고, 녹색 방전셀에 형성된 녹색 형광체층은 Zn2SiO4:Mn 등과 같은 형광체를 포함하며, 청색 방전셀에 형성된 청색 형광체층은 BAM:Eu 등과 같은 형광체를 포함한다.
방전셀(270)에는 Ne, He, Xe 등 및 이들의 혼합기체와 같은 방전가스가 봉입된다.
도 7은 본 발명에 따른 다른 일구현예를 도시한 것이다. 도 7을 참조하면, 상기 보조전극은 내부에 공간이 형성되어 있는 펜스(fence) 형태의 구조를 가질 수 있다. 상기 펜스 형태의 구조를 갖는 보조전극은 리셋(reset) 동작시에 벽전하의 조절이 용이하고 전계도 강하고 쉽게 걸릴 수 있어서 전계의 집중이 용이하다.
도 8a 내지 8c는 본 발명의 일구현예에 따라 시험 제작한 패널을 도시한 것이다. 도 8a 내지 8c는 투명전극 간의 갭이 각각 200㎛, 300㎛, 400㎛인 경우를 나타낸다. 버스 전극 간의 갭은 600㎛로 고정하였다.
본 발명에서 보조전극의 역할은 주전극의 방전을 용이하게 유기시키는 것이다. 주전극 간의 갭이 크기 때문에 보조전극을 이용한 점화(ignition) 방전을 먼저 발생시키고, 주전극간의 방전을 유도할 수 있다. 서스테인 파형을 조절하여 상기와 같은 방전 순서가 이루어질 수 있다.
도 9는 본 발명의 일구현예에 따라 보조펄스가 포함된 서스테인 파형을 나타낸 것이다. 도 9를 참조하면, 주전극 X 및 Y에는 Vsus의 전압을 갖는 펄스가 듀티비율(duty ratio) 50%로 인가된다. 듀티 비율 50%로 인가한 것은 주전극과 어드레스 전극 간의 자기소거(self-erase) 현상을 방지하기 위해서이다. 보조전극에는 주전극에 인가되는 펄스와 동기시켜 폭 800ns의 짧은 펄스 (short pulse)를 인가시킨다. 보조전극의 이 short pulse로 인하여 보조전극과 캐소드 역할을 하는 주전극 사이에서 점화 방전이 발생하며, 롱 갭(long gap)을 갖는 주전극으로의 방전도 월활히 이루어진다.
도 10은 본 발명의 일구현예에 따라 ICCD(Intensified Charge Coupled Device) 촬영을 통한 방전 메카니즘을 분석한 것이다. 도 10은 테스트 패널에 도 9에서 설명한 서스테인 파형을 인가하였을 때 원래의 의도대로 방전이 이루어지는지를 확인하고자 행해진 실험이다. 구체적으로는 Ne-Xe 4% 400torr의 가스 조건에서 ITO 전극 갭이 400㎛인 테스트 패널에 보조전극 전압 150V, 서스테인 전압 230V의 펄스를 인가하였을 때 단위 화소 IR의 시공간 분포를 나타낸 것이다. 사진 하단부에 기재된 수치는 서스테인 펄스 인가 이후의 지나간 시간을 표시한 것이다.
도 10을 참조하면, 서스테인 펄스 인가 이후 320ns가 경과된 시점에서 아래쪽 주전극과 보조전극 사이에서 미약하게 방전이 시작된 모습을 확인할 수 있다. 이후 360ns 지점에서 주전극 사이로 방전이 급속도로 전이되기 시작하고 매우 짧은 시간 내에 소멸되는 모습을 보인다.
도 10의 결과를 통하여 본 발명의 구조에 따른 방전 형상은 다음과 같은 특징이 있다는 것을 확인할 수 있다. 첫째, 캐소드로부터 방전이 시작된다는 것이다. 공지의 PDP 면방전 구조에서는 애노드 쪽으로 전자가 가속됨으로써 애노드쪽에서 방전이 시작하여 캐소드로 퍼져나가게 되지만, 도 10은 캐소드 쪽에서 먼저 방전 이 시작된다. 이것은 보조전극과 캐소드 간의 점화 방전을 유도해야 하는 본 발명의 구조 원리에 의하여 발생되는 것이다. 둘째, IR 강도가 높은 영역이 짧은 시간 동안에 막대기 형태로 분포하고 있다. 이러한 형태의 방전 현상이 고효율 롱 갭 방전 특징을 보여주는 것이다. 셋째, 하나의 방전이 매우 짧은 시간 내에 생성되고 소멸되는 모습을 보인다. 캐소드에서 먼저 방전이 시작되었기 때문에 종래의 면방전 구조와 달리 캐소드로 방전이 서서히 확산되는 모습이 나타나지 않는다.
도 11은 보조펄스 인가에 따른 서스테인 전압의 마진을 나타낸 것이다. 도 11은 Ne-Xe 4% 400 torr와 Ne-Xe 12% 400 torr의 두 가지 가스 조건에서 보조펄스 전압에 따른 서스테인 전압의 변화를 나타내고 있다. 전극 간의 갭은 각각 200, 300, 400㎛의 경우에 대하여 실험하였다. 이 실험은 보조전극에 인가된 보조펄스가 롱 갭인 주전극 간의 방전 전압을 낮추는 효과가 있는지를 확인하기 위한 것이다.
도 11을 참조하면, 두 가지 가스 조건 모두에서 보조펄스 전압이 상승함에 따라 방전 개시 전압(Vf)과 최소 방전 유지 전압(Vsm) 모두가 감소하는 경향을 보이고 있다. Xe 4% 300㎛ 갭의 경우 보조펄스가 인가되지 않았을 때와 240V가 인가되었을 때를 비교해 보면, 방전 개시 전압(Vf)은 150V(36.58%)가 감소하였고, 최소 방전 유지 전압(Vsm)은 71V(28.97%)가 감소하였다. Xe 12% 300㎛ 갭의 경우도 마찬가지로 방전 개시 전압(Vf)은 154V(33.05%)가 감소하였고, 최소 방전 유지 전압(Vsm)은 43V(15.36%)가 감소하였다. 상기 실험 결과를 통하여 보조전극에 인가되는 보조 펄스를 사용함으로써 롱 갭 구조의 구동전압을 상당히 낮출 수 있다는 것을 확인하 였다.
도 12 내지 도 15는 본 발명에 따라 보조전극을 사용한 패널의 휘도 및 효율을 실험한 결과를 도시한 것이다. 실험에 사용된 테스트 패널은 풀 그린(full green) 패널이고, 25kHz의 연속 서스테인 파형을 인가하였다.
도 12a 및 도 12b는 각각 Ne-Xe 4% 400 torr 가스 조건에서 패널의 휘도 및 효율을 나타낸 것이다. 본 실험에서 보조 펄스의 전압은 200V로 고정하였다. 도 12a를 참조하면, 휘도의 경우 갭이 증가함에 따라 큰 차이를 보이지는 않지만, 도 12b를 참조하면, 효율의 경우 동일 전압에서 갭이 증가함에 따라 효율이 증가하는 것을 확인할 수 있다. 그러나, 갭이 증가하게 되면 구동 전압 영역 역시 변하게 되므로 갭이 가장 크다고 해서 최대 효율을 나타내는 것은 아니다. 도 12b에서는 갭이 300㎛일 때 최대 효율 5.6lm/W를 나타내었다.
도 13a 및 도 13b는 보조 펄스 전압의 변화에 따른 패널의 휘도 및 효율을 나타낸 것이다. 도 13a 및 도 13b를 참조하면, 패널의 휘도 및 효율이 보조 펄스의 전압에 따라 그리 민감하게 변화되지 않음을 알 수 있다. 본 실험에서 얻어진 효율 수치는 기존의 면방전 구조에서 얻을 수 있는 효율 수치의 약 2배가 됨을 알 수 있다. 이것은 롱 갭 구조임에도 낮은 전압 영역 구동이 가능하기 때문이다. 이를 이하의 도 14에서 설명한다.
도 14는 보조 펄스 전압의 인가로 인한 구동 전압의 영역 변화를 나타낸 것이다. 도 14를 참조하면, 오른쪽 부분은 보조펄스가 없을 경우 서스테인 영역이고, 왼쪽 부분은 200V의 보조펄스가 인가되었을 때의 서스테인 전압 영역이다. 이와 같 이 보조펄스 인가시 구동 전압 영역이 낮은 영역쪽으로 이동(shift)되어 고효율이 가능하게 되었다.
도 15a 및 도 15b는 각각 Ne-Xe 4% 400 torr와 Ne-Xe 12% 400 torr 두 가지 Xe 가스 분압 조건에서 휘도 및 효율을 나타낸 것이다. 도 15a 및 도 15b를 참조하면, Xe 가스 분압이 증가하면 동일한 전압에서 비교해 보았을 때 휘도 및 효율이 모두 증가함을 확인할 수 있다. Ne-Xe 12% 400 torr 가스 조건에서 ITO 갭이 300㎛인 경우 최대 효율 7.6 lm/W를 나타내었다.
본 발명에 따르면, 보조전극을 도입함으로써 높은 Xe 가스 분압 및 롱 갭 구조를 가져 높은 휘도 효율을 나타내면서도 구동 전압의 상승을 억제할 수 있는 PDP 셀 구조를 가지는 플라즈마 디스플레이 패널을 제공한다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (10)

  1. 서로 마주보도록 이격되어 배치된 배면기판과 전면기판;
    상기 전면기판과 상기 배면기판 사이에 배치되고, 가스 방전이 발생하는 방전셀들을 구획하는 격벽;
    상기 방전셀들을 가로질러 연장되고, 상기 방전셀에서 서로 이격되어 가스 방전이 발생하도록 상호 작용하는 X전극 및 Y전극을 포함하는 방전전극쌍들;
    상기 방전전극쌍들을 덮도록 형성된 제1유전체층;
    상기 각 방전셀에서 상기 방전전극쌍들과 교차하도록 상기 방전셀들을 가로질러 연장된 어드레스전극들;
    상기 어드레스전극들을 덮도록 형성된 제2유전체층;
    상기 제1유전체층의 상에 상기 방전전극쌍들과 교차하고 상기 어드레스 전극들과 평행하게 형성된 보조전극들;
    상기 보조전극들을 덮도록 형성된 제3유전체층;
    상기 방전셀들 내에 배치된 형광체층; 및
    상기 방전셀 내에 있는 방전가스;를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제1항에 있어서,
    상기 보조전극은 격벽의 수직 상방 위치에 배치되는 것을 특징으로 하는 플 라즈마 디스플레이 패널.
  3. 제1항에 있어서, 상기 보조전극의 폭이 격벽의 상부 폭보다 큰 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제1항에 있어서,
    상기 제3유전체층의 상부에 보호막이 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제1항에 있어서, 상기 X전극과 Y 전극의 투명전극간 갭이 100 내지 400㎛인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제1항에 있어서, 상기 방전전극쌍과 상기 보조전극과의 거리가 20 내지 40㎛인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 제1항에 있어서, 상기 보조전극을 덮도록 형성된 제3유전체층의 두께가 5 내지 20㎛인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  8. 제1항에 있어서,
    상기 보조전극이 내부에 공간이 형성된 펜스(fence) 형상인 것을 특징으로 하는 플라즈마 디스플레이 패널.
  9. 제1항에 있어서,
    상기 보조전극이 상기 방전전극쌍과 수직으로 교차되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  10. 제1항에 있어서,
    상기 하나의 보조전극이 두 개의 방전셀을 걸치는 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1020060138901A 2006-12-29 2006-12-29 플라즈마 디스플레이 패널 KR100795813B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060138901A KR100795813B1 (ko) 2006-12-29 2006-12-29 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060138901A KR100795813B1 (ko) 2006-12-29 2006-12-29 플라즈마 디스플레이 패널

Publications (1)

Publication Number Publication Date
KR100795813B1 true KR100795813B1 (ko) 2008-01-21

Family

ID=39218456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060138901A KR100795813B1 (ko) 2006-12-29 2006-12-29 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR100795813B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737513A (ja) * 1993-07-23 1995-02-07 Central Glass Co Ltd ガス放電パネルおよびその駆動方法
JPH07134947A (ja) * 1993-11-12 1995-05-23 Matsushita Electron Corp 気体放電型表示装置
KR20020011121A (ko) * 2000-07-31 2002-02-07 일렉트로-플라스마, 아이엔씨. 독립적인 트리거 및 제어 유지전극을 갖는 평판 프라즈마표시패널
KR20020059492A (ko) * 2001-01-06 2002-07-13 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
KR20060016907A (ko) * 2004-08-19 2006-02-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737513A (ja) * 1993-07-23 1995-02-07 Central Glass Co Ltd ガス放電パネルおよびその駆動方法
JPH07134947A (ja) * 1993-11-12 1995-05-23 Matsushita Electron Corp 気体放電型表示装置
KR20020011121A (ko) * 2000-07-31 2002-02-07 일렉트로-플라스마, 아이엔씨. 독립적인 트리거 및 제어 유지전극을 갖는 평판 프라즈마표시패널
KR20020059492A (ko) * 2001-01-06 2002-07-13 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
KR20060016907A (ko) * 2004-08-19 2006-02-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Similar Documents

Publication Publication Date Title
KR20050107050A (ko) 플라즈마 디스플레이 패널
KR20050099244A (ko) 플라즈마 디스플레이 패널
KR100795813B1 (ko) 플라즈마 디스플레이 패널
KR100592292B1 (ko) 플라즈마 디스플레이 패널
KR100683796B1 (ko) 플라즈마 디스플레이 패널
KR100647618B1 (ko) 플라즈마 디스플레이 패널
KR100603325B1 (ko) 플라즈마 디스플레이 패널
KR100670289B1 (ko) 플라즈마 디스플레이 패널
KR100918417B1 (ko) 플라즈마 디스플레이 패널
KR20050062753A (ko) 플라즈마 디스플레이 패널
JP2005322637A (ja) プラズマディスプレイパネル
KR100922748B1 (ko) 플라즈마 디스플레이 패널
KR100669723B1 (ko) 플라즈마 디스플레이 패널
KR100647600B1 (ko) 플라즈마 디스플레이 패널
KR100581955B1 (ko) 플라즈마 디스플레이 패널
KR100787426B1 (ko) 플라즈마 디스플레이 패널
KR100592271B1 (ko) 플라즈마 디스플레이 패널
KR100683782B1 (ko) 플라즈마 디스플레이 패널
KR100647650B1 (ko) 플라즈마 디스플레이 패널
KR100581908B1 (ko) 플라즈마 디스플레이 패널
KR100581932B1 (ko) 플라즈마 디스플레이 패널
KR100647601B1 (ko) 플라즈마 디스플레이 패널
KR100581909B1 (ko) 플라즈마 디스플레이 패널
KR100670352B1 (ko) 플라즈마 디스플레이 패널
KR100581931B1 (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121221

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee