KR100790447B1 - Method for forming bump of flip chip bonding package - Google Patents

Method for forming bump of flip chip bonding package Download PDF

Info

Publication number
KR100790447B1
KR100790447B1 KR1020060061286A KR20060061286A KR100790447B1 KR 100790447 B1 KR100790447 B1 KR 100790447B1 KR 1020060061286 A KR1020060061286 A KR 1020060061286A KR 20060061286 A KR20060061286 A KR 20060061286A KR 100790447 B1 KR100790447 B1 KR 100790447B1
Authority
KR
South Korea
Prior art keywords
wafer
solder paste
stencil mask
ubm
flip chip
Prior art date
Application number
KR1020060061286A
Other languages
Korean (ko)
Inventor
이승현
김종훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060061286A priority Critical patent/KR100790447B1/en
Application granted granted Critical
Publication of KR100790447B1 publication Critical patent/KR100790447B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

A method for forming a bump of a flip chip bonding package is provided to suppress generation of a solder bridge by performing a solder paste reflow process without separating a stencil mask from a wafer. A wafer(1) including an aluminum pad is prepared. Zircon particles are attached on the aluminum pad of the wafer. A UBM(Under Bump Metallurgy)(5) is formed by performing a nickel deposition process and a gold plating process on the aluminum pad including the zircon particles. A stencil mask(6) is formed to expose the UBM on a wafer. A solder paste is coated on the exposed UBM. A solder paste reflow process is performed while the stencil mask is not separated from the wafer. The stencil mask is separated from the wafer.

Description

플립 칩 본딩 패키지의 범프 형성방법{Method for forming bump of flip chip bonding package}Method for forming bump of flip chip bonding package

도 1a 내지 도 1e는 종래 플립 칩 본딩 패키지의 범프 형성방법을 설명하기 위한 공정별 단면도. 1A to 1E are cross-sectional views illustrating processes for forming a bump of a conventional flip chip bonding package.

도 2는 종래 플립 칩 본딩 패키지의 범프 형성방법에서의 문제점을 설명하기 위한 단면도. 2 is a cross-sectional view illustrating a problem in a bump forming method of a conventional flip chip bonding package.

도 3a 내지 도 3e는 본 발명의 실시예에 따른 플립 칩 본딩 패키지의 범프 형성방법을 설명하기 위한 공정별 단면도. 3A to 3E are cross-sectional views illustrating processes for forming a bump of a flip chip bonding package according to an exemplary embodiment of the present invention.

도 4는 본 발명에 따라 형성된 범프를 도시한 단면도. 4 is a cross-sectional view illustrating a bump formed in accordance with the present invention.

도 5는 본 발명에 따른 범프 형성방법에서의 솔더 페이스트 리플로우를 설명하기 위한 도면. 5 is a view for explaining solder paste reflow in the bump forming method according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1 : 웨이퍼 2 : 알루미늄 패드1: wafer 2: aluminum pad

3 : 보호막 4 : 지르콘 파티클3: shield 4: zircon particles

5 : UBM 6 : 스텐실 마스크5: UBM 6: Stencil Mask

7 : 솔더 페이스트 7a,7b : 범프7: solder paste 7a, 7b: bump

10 : 웨이퍼 패리트(wafer pallet) 12 : 핫 플레이트10 wafer wafer 12 hot plate

본 발명은 플립 칩 본딩 패키지의 제조방법에 관한 것으로, 보다 상세하게는, 플립 칩 본딩 패키지의 범프 형성방법에 관한 것이다. The present invention relates to a method of manufacturing a flip chip bonding package, and more particularly, to a bump forming method of a flip chip bonding package.

주지된 바와 같이, 패키징 기술은 한정된 크기의 기판에 더 많은 수의 패키지를 실장할 수 있는 방향으로, 즉, 패키지의 크기를 줄이는 방향으로 진행되어 왔다. 그 한 예로서, 패키지의 전체 크기에 대해 반도체칩의 크기가 80% 이상이 되는 칩 사이즈 패키지(Chip Size Package; 이하, CSP라 칭함)가 여러가지 형태로 개발되어 왔다. 이러한 CSP는 도시하고 설명하지는 않았으나 전형적인 반도체 패키지와 비교해서 한정된 크기의 기판에 보다 많은 수를 실장할 수 있으므로 소형이면서도 고용량의 제품을 구현할 수 있는 잇점을 갖는다. As is well known, packaging techniques have been advanced in the direction of mounting a larger number of packages on a limited size substrate, i.e., reducing the size of the package. As an example, a chip size package (hereinafter referred to as a CSP) in which the size of a semiconductor chip is 80% or more with respect to the total size of the package has been developed in various forms. Although not shown and described, these CSPs can be mounted on a limited number of substrates in comparison to a typical semiconductor package, which has the advantage of enabling small and high capacity products.

아울러, 최근의 패키징 기술은 패키지의 크기 감소와 더불어 하나의 패키지 내에 2∼4개의 반도체칩들을 탑재시켜 그 자체로 고용량을 달성하는 방향으로 진행되고 있다. In addition, the recent packaging technology is progressing in the direction of achieving high capacity by mounting two to four semiconductor chips in one package as well as reducing the size of the package.

한편, 이와 같은 CSP 및 스택 패키지들은 통상 기판을 탑재시켜 제작하고 있으며, 또한, 금속와이어를 이용해서 반도체칩과 기판간의 전기적 연결을 이루고 있다. On the other hand, such CSP and stack packages are usually manufactured by mounting a substrate, and also the electrical connection between the semiconductor chip and the substrate using a metal wire.

그런데, 이와같이 금속와이어를 이용해서 전기적 연결을 이루는 패키지는 후속의 몰딩 공정에서 금속와이어의 끊어짐이 발생될 수 있음은 물론 금속와이어의 루프(loop) 및 길이로 인해 패키지의 크기를 감소시킴에 그 한계가 있다. 특히, 금속와이어를 이용하는 패키지는 금속와이어의 길이에 따라 신호 전달 경로 길이가 변동되므로 패키지의 전기적 특성을 확보함에 어려움이 있다. However, the package that makes the electrical connection using the metal wire as described above may not only cause breakage of the metal wire in the subsequent molding process but also reduce the size of the package due to the loop and length of the metal wire. There is. In particular, the package using the metal wire has a difficulty in securing the electrical characteristics of the package because the signal transmission path length is changed according to the length of the metal wire.

이에, 범프(Bump)를 이용해서 반도체칩과 기판간을 연결시키는 플립 칩 본딩(Flip Chip Bonding) 기술이 제안되었다. 이러한 플립 칩 본딩 기술에 따르면, 반도체칩은 그의 본딩패드 상에 형성된 범프에 의해 기판 상에 기계적으로 부착됨과 아울러 기판의 전극과 전기적으로 연결된다. 특별히, 최근의 패키지 제조 공정이 개별 칩 단위(unit level)가 아닌 웨이퍼 단위(wafer level)로 진행됨에 따라 범프를 이용한 플립 칩 본딩 기술의 적용은 그 이용 범위가 더욱 확대되고 있다. Accordingly, a flip chip bonding technique for connecting a semiconductor chip to a substrate using bumps has been proposed. According to this flip chip bonding technique, a semiconductor chip is mechanically attached to a substrate by an bump formed on a bonding pad thereof and is electrically connected to an electrode of the substrate. In particular, as the recent package manufacturing process proceeds on a wafer level rather than on an individual chip level, the application of flip chip bonding technology using bumps has been expanded.

여기서, 상기 범프를 형성하기 위해, 종래에는 전기도금(electroplation), 증발(evaporation), 또는, 스텐실 프린팅(stencil printing) 방법을 이용하고 있으며, 특히, 이들 중에서 무전해 도금공정으로 형성된 UBM(Under Bump Metallurgy) 상에 스텐실 프린팅 방법을 이용해 솔더 범프를 형성하는 공정은 공정의 단순화 및 저가 범핑 공정을 구현할 수 있으므로, 이에 대한 연구가 활발히 진행되고 있다. Here, in order to form the bumps, conventionally, electroplating, evaporation, or stencil printing methods are used, and among them, an UBM (Under Bump) formed by an electroless plating process among them. Since the process of forming solder bumps using a stencil printing method on metallurgy can implement a simplified process and a low cost bumping process, research on this is being actively conducted.

도 1a 내지 도 1e는 종래의 플립 칩 패키지의 범프 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다. 1A to 1E are cross-sectional views illustrating processes for forming a bump of a conventional flip chip package.

먼저, 도 1a에 도시된 바와 같이, 알루미늄 패드(2)를 갖는 웨이퍼(1)를 마련한다. 이때, 웨이퍼(1)는 수 개의 반도체칩을 포함하는 것이며, 하나의 반도체칩으로 이해할 수도 있다. 또한, 상기 웨이퍼(1)는 알루미늄 패드(2)를 제외한 나머지 표면이 보호막(3)으로 덮혀진 상태이다. First, as shown in FIG. 1A, a wafer 1 having an aluminum pad 2 is prepared. At this time, the wafer 1 includes several semiconductor chips, and may be understood as one semiconductor chip. In addition, the surface of the wafer 1 except for the aluminum pad 2 is covered with the protective film 3.

그 다음, 도 1b에 도시된 바와 같이, 상기 알루미늄 패드(2) 상에 지르콘 파티클(4)을 흡착시킨다.Next, as shown in FIG. 1B, zircon particles 4 are adsorbed onto the aluminum pads 2.

이어서, 도 1c에 도시된 바와 같이, 상기 알루미늄 패드(2) 상에 지르콘 파티클을 포함하여 니켈과 금으로 구성된 UBM(5)을 형성한다. 여기서, 상기 UBM(5)은 알루미늄 패드(2)와 이후에 형성될 범프간의 기계적 및 전기적 연결이 신뢰성있게 이루어지도록 하기 위해 형성해주는 것이다. Subsequently, as illustrated in FIG. 1C, zircon particles are included on the aluminum pad 2 to form a UBM 5 composed of nickel and gold. In this case, the UBM (5) is formed to ensure that the mechanical and electrical connection between the aluminum pad (2) and the bump to be formed later is made reliably.

계속해서, 도 1d에 도시된 바와 같이, UBM(5)을 포함한 웨이퍼(1) 상에 상기 UBM(5)을 노출시키는 스텐실 마스크(6)를 배치시킨 후, 이러한 스텐실 마스크(6)를 이용해서 노출된 UBM(5) 상에 솔더 페이스트(7)를 도포한다. Subsequently, as shown in FIG. 1D, after placing the stencil mask 6 exposing the UBM 5 on the wafer 1 including the UBM 5, the stencil mask 6 is used. Solder paste 7 is applied on the exposed UBM 5.

이후, 도 1e에 도시된 바와 같이, 웨이퍼(1)로부터 스텐실 마스크를 분리시킨 상태에서 솔더 페이스트를 리플로우(reflow)시켜 최종적으로 범프(7a)를 형성한다.Thereafter, as shown in FIG. 1E, the solder paste is reflowed while the stencil mask is separated from the wafer 1 to finally form the bump 7a.

그러나, 전술한 바와 같은 종래의 범프 형성방법은 미세 피치(fine pitch) 및 개구 크기(aperture size)의 감소로 인해 솔더 브릿지가 발생되고, 또한, 스텐실 마스크와 웨이퍼를 분리시키는 과정에서 상기 스텐실 마스크에 솔더 페이스트가 붙어서 떨어지는 솔더 페이스트 빠짐성 불량이 발생됨으로써, 상기 솔더 페이스트의 부피 변화가 일어나, 도 1e에 도시된 바와 같이, 범프(7a)의 형상이 안정하지 못하게 된다. 특히, 이러한 솔더 페이스트(7a)의 부피 변화는, 도 2에 도시된 바와 같이, 웨이퍼(1)의 전 영역에 대해 차이가 있으므로, 균일성 불량으로 이어진다. However, in the conventional bump forming method as described above, a solder bridge is generated due to a decrease in fine pitch and aperture size, and in addition, the stencil mask is separated from the stencil mask in the process of separating the wafer from the stencil mask. As a result of the solder paste omission defect that is caused by the solder paste falling off, a change in volume of the solder paste occurs, and as shown in FIG. 1E, the shape of the bump 7a is not stable. In particular, the volume change of the solder paste 7a, as shown in FIG. 2, is different for the entire area of the wafer 1, resulting in poor uniformity.

따라서, 본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위해 안출된 것으로서, 솔더 페이스트 빠짐성 불량 발생을 방지할 수 있는 플립 칩 본딩 패키지의 범프 형성방법을 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a bump forming method of a flip chip bonding package capable of preventing solder paste omission defects, which has been devised to solve the conventional problems as described above.

또한, 본 발명은 솔더 페이스트 빠짐성 불량 발생을 방지함으로써 웨이퍼 전 영역에 대해 균일성을 확보할 수 있는 플립 칩 본딩 패키지의 범프 형성방법을 제공함에 그 다른 목적이 있다. Another object of the present invention is to provide a bump forming method of a flip chip bonding package capable of ensuring uniformity over the entire wafer area by preventing solder paste omission defects.

게다가, 본 발명은 미세 피치로 인한 솔더 브릿지 발생을 방지할 수 있는 플립 칩 본딩 패키지의 범프 형성방법을 제공함에 그 또 다른 목적이 있다. In addition, another object of the present invention is to provide a bump forming method of a flip chip bonding package capable of preventing solder bridge generation due to a fine pitch.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 알루미늄 패드를 갖는 웨이퍼를 마련하는 단계; 상기 웨이퍼의 알루미늄 패드 상에 지르콘 파티클을 흡착시킨 후, 상기 지르콘 파티클이 흡착된 알루미늄 패드 상에 니켈 증착 및 금 도금을 수행하여 UBM을 형성하는 단계; 상기 웨이퍼 상에 UBM을 노출시키는 스텐실 마스크를 형성하는 단계; 상기 노출된 UBM 상에 솔더 페이스트를 도포하는 단계; 상기 웨이퍼로부터 스텐실 마스크를 분리시키지 않은 상태로 상기 솔더 페이스트를 리플로우시키는 단계; 및 상기 웨이퍼로부터 스텐실 마스크를 분리시키는 단계;를 포함하는 플립 칩 본딩 패키지의 범프 형성방법을 제공한다. In order to achieve the above object, the present invention comprises the steps of preparing a wafer having an aluminum pad; Adsorbing zircon particles on the aluminum pad of the wafer, and then performing nickel deposition and gold plating on the zircon particle-adsorbed aluminum pads to form UBM; Forming a stencil mask exposing UBM on the wafer; Applying a solder paste on the exposed UBM; Reflowing the solder paste without removing the stencil mask from the wafer; And separating the stencil mask from the wafer.

여기서, 상기 UBM을 형성하는 단계는, 상기 알루미늄 패드 상에 지르콘 파티클을 흡착시키는 단계; 및 상기 지르콘 파티클이 흡착된 알루미늄 패드 상에 니켈 증착 및 금 도금을 수행하는 단계;로 구성되는 것을 특징으로 한다. The forming of the UBM may include adsorbing zircon particles on the aluminum pad; And performing nickel deposition and gold plating on the aluminum pad to which the zircon particles are adsorbed.

또한, 상기 스텐실 마스크는 상기 솔더 페이스트와 반응하지 않는 알루미 늄(Al), 크롬(Cr) 또는 스테인레스 스틸 중 어느 하나의 금속이나 폴리머를 사용하여 제작하는 것을 특징으로 한다. The stencil mask may be fabricated using any one metal or polymer of aluminum (Al), chromium (Cr), or stainless steel that does not react with the solder paste.

게다가, 상기 솔더 페이스트의 리플로우는 웨이퍼를 잡아주는 웨이퍼 패리트(wafer pallet)에 핫 플레이트를 장착하여 진행하는 것을 특징으로 한다. In addition, the reflow of the solder paste may be performed by mounting a hot plate on a wafer pallet holding a wafer.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 스텐실 마스크를 분리시키지 않은 상태로 솔더 페이스트를 리플로우시키고, 이후, 스텐실 마스크를 분리시켜 최종적으로 범프를 형성한다. First, describing the technical principle of the present invention, the present invention reflows the solder paste without removing the stencil mask, and then separates the stencil mask to finally form bumps.

이렇게 하면, 상기 스텐실 마스크와 웨이퍼간을 분리시키는 과정에서 발생되는 솔더 페이스트 빠짐성 불량이 개선되며, 따라서, 본 발명은 솔더 페이스트의 부피 변화에 따른 균일성 불량 발생 및 솔더 페이스트의 리플로우 과정중에 발생되는 솔더 브릿지 현상을 개선할 수 있다. By doing so, the solder paste omission defect generated in the process of separating the stencil mask and the wafer is improved, and thus, the present invention is caused during the uniformity defect caused by the volume change of the solder paste and during the reflow process of the solder paste. Solder bridge phenomenon can be improved.

자세하게, 도 3a 내지 도 3e는 본 발명의 실시예에 따른 플립 칩 본딩 패키지의 범프 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다. 여기서, 도 1a 내지 도 1e와 동일한 부분은 동일한 도면부호로 나타낸다. 3A to 3E are cross-sectional views illustrating processes for forming a bump of a flip chip bonding package according to an exemplary embodiment of the present invention. 1A to 1E are denoted by the same reference numerals.

도 3a를 참조하면, 알루미늄 패드(2)를 갖는 웨이퍼(1)를 마련한다. 상기 웨이퍼(1)는 수 개의 반도체칩을 포함하는 것이며, 또한, 다이 쏘잉 공정을 통해 얻어진 개별 반도체칩으로도 이해될 수 있다. 이러한 웨이퍼(1)는 상기 알루미늄 패 드(2)를 제외한 나머지 표면이 보호막(3)으로 덮혀진 상태이다.Referring to FIG. 3A, a wafer 1 having an aluminum pad 2 is prepared. The wafer 1 includes several semiconductor chips, and can also be understood as an individual semiconductor chip obtained through a die sawing process. The wafer 1 is in a state in which a surface other than the aluminum pad 2 is covered with the protective film 3.

도 3b를 참조하면, 상기 보호막(3)으로부터 노출된 알루미늄 패드(2) 상에 지르콘 파티클(4)을 흡착시킨다.Referring to FIG. 3B, the zircon particles 4 are adsorbed on the aluminum pads 2 exposed from the protective film 3.

도 3c를 참조하면, 알루미늄 패드와 이후에 형성될 범프간의 기계적 및 전기적 연결이 신뢰성있게 이루어지도록 하기 위해, 상기 지르콘 파티클이 흡착된 알루미늄 패드(2) 상에 니켈(Ni) 증착 및 금(Au) 도금을 공정을 통해 상기 지르콘 파티클을 포함하여 니켈과 금으로 이루어진 UBM(5)을 형성한다. Referring to FIG. 3C, in order to reliably make the mechanical and electrical connection between the aluminum pad and the bump to be formed later, nickel (Ni) and gold (Au) are deposited on the zircon particle-adsorbed aluminum pad 2. Plating to form the UBM (5) consisting of nickel and gold, including the zircon particles.

도 3d를 참조하면, UBM(5)을 포함한 웨이퍼(1) 상에 상기 UBM(5) 및 이에 인접한 웨이퍼 부분을 노출시키는 스텐실 마스크(6)를 배치시킨 후, 이러한 스텐실 마스크(6)를 이용해서 노출된 UBM(5) 상에 솔더 페이스트(7)를 도포한다. Referring to FIG. 3D, after placing a stencil mask 6 on the wafer 1 including the UBM 5, exposing the UBM 5 and the portion of the wafer adjacent thereto, the stencil mask 6 is used. Solder paste 7 is applied on the exposed UBM 5.

여기서, 상기 스텐실 마스크(6)는 솔더 페이스트(7)와 반응(wetting)하지 않는 금속, 예컨데, 알루미늄(Al), 크롬(Cr) 또는 스테인레스 스틸 등의 금속이나, 또는, 폴리머를 사용하여 제작한다. Here, the stencil mask 6 is manufactured using a metal that does not react with the solder paste 7, for example, a metal such as aluminum (Al), chromium (Cr) or stainless steel, or a polymer. .

도 3e를 참조하면, 웨이퍼(1)로부터 스텐실 마스크(6)를 분리시키지 않은 상태로 솔더 페이스트를 리플로우(reflow)시키고, 이를 통해, 범프(7b)를 형성한다. Referring to FIG. 3E, the solder paste is reflowed without separating the stencil mask 6 from the wafer 1, thereby forming a bump 7b.

여기서, 본 발명은 상기 솔더 페이스트의 리플로우를 웨이퍼(1)로부터 솔더 마스크(6)를 분리시키지 않은 상태에서 진행하므로, 상기 솔더 페이스트 빠짐성 불량이 방지되며, 이에 따라, 솔더 페이스트의 부피 변화를 줄일 수 있어서, 도 4에 도시된 바와 같이, 웨이퍼(1)의 전 영역에 대해 범프(7b)의 균일성을 확보할 수 있다. 또한, 본 발명은 솔더 마스크(6)를 분리시키지 않은 상태로 솔더 페이스트의 리플로우를 진행하므로, 상기 솔더 페이스트의 리플로우 과정중에 발생되는 미세 피치에 기인하는 솔더 브릿지 현상을 방지할 수 있다. Here, since the present invention proceeds the reflow of the solder paste in a state in which the solder mask 6 is not separated from the wafer 1, the defect of solder paste repellency is prevented, and accordingly, the volume change of the solder paste is prevented. As shown in FIG. 4, the uniformity of the bump 7b can be ensured for the entire area of the wafer 1. In addition, since the present invention proceeds to reflow the solder paste without removing the solder mask 6, the solder bridge phenomenon due to the fine pitch generated during the reflow process of the solder paste can be prevented.

한편, 솔더 페이스트의 리플로우를 진행함에 있어서는, 도 5에 도시된 바와 같이, 웨이퍼를 잡아주는 웨이퍼 패리트(pallet; 10)에 핫 플레이트(hot plate; 12)를 장착하여 진행한다. Meanwhile, in proceeding with the reflow of the solder paste, as shown in FIG. 5, a hot plate 12 is mounted on a wafer pallet 10 for holding a wafer.

이후, 웨이퍼(1)로부터 스텐실 마스크를 제거하여, 최종적으로 도 4에 도시된 바와 같은 범프(7b)의 형성을 완성한다. Thereafter, the stencil mask is removed from the wafer 1 to finally complete the formation of the bump 7b as shown in FIG.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

이상에서와 같이, 본 발명은 솔더 페이스트의 리플로우를 웨이퍼로부터 스텐실 마스크를 분리시키지 않은 상태로 진행함으로써 솔더 페이스트 빠짐성 불량을 방지할 수 있으며, 이에 따라, 상기 솔더 페이스트 빠짐성 불량에 기인하는 솔더 부피 차이 및 그에 따른 웨이퍼 전 영역에서의 균일성 불량 발생을 방지할 수 있고, 또한, 미세 피치로 인한 솔더 브릿지 발생을 방지할 수 있다. As described above, according to the present invention, the solder paste repellency defect can be prevented by proceeding the reflow of the solder paste in a state in which the stencil mask is not separated from the wafer. Accordingly, the solder due to the solder paste repellency defect is caused. It is possible to prevent the volume difference and the resulting unevenness in the entire wafer area, and also prevent the generation of solder bridges due to the fine pitch.

Claims (5)

알루미늄 패드를 갖는 웨이퍼를 마련하는 단계; Providing a wafer having an aluminum pad; 상기 웨이퍼의 알루미늄 패드 상에 지르콘 파티클을 흡착시킨 후, 상기 지르콘 파티클이 흡착된 알루미늄 패드 상에 니켈 증착 및 금 도금을 수행하여 UBM(Under Bump Metallurgy)을 형성하는 단계; Adsorbing zircon particles on the aluminum pad of the wafer, and then performing nickel deposition and gold plating on the zircon particle-adsorbed aluminum pads to form under bump metallurgy (UBM); 상기 웨이퍼 상에 UBM을 노출시키는 스텐실 마스크를 형성하는 단계; Forming a stencil mask exposing UBM on the wafer; 상기 노출된 UBM 상에 솔더 페이스트를 도포하는 단계; Applying a solder paste on the exposed UBM; 상기 웨이퍼로부터 스텐실 마스크를 분리시키지 않은 상태로 상기 솔더 페이스트를 리플로우시키는 단계; 및 Reflowing the solder paste without removing the stencil mask from the wafer; And 상기 웨이퍼로부터 스텐실 마스크를 분리시키는 단계;Separating the stencil mask from the wafer; 를 포함하는 것을 특징으로 하는 플립 칩 본딩 패키지의 범프 형성방법. Bump forming method of the flip chip bonding package comprising a. 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 스텐실 마스크는 상기 솔더 페이스트와 반응하지 않는 금속이나 폴리머 를 사용하여 제작하는 것을 특징으로 하는 플립 칩 본딩 패키지의 범프 형성방법.And the stencil mask is fabricated using a metal or polymer that does not react with the solder paste. 제 3 항에 있어서, The method of claim 3, wherein 상기 스텐실 마스크는 알루미늄(Al), 크롬(Cr) 및 스테인레스 스틸로 구성된 그룹으로부터 선택되는 어느 하나의 금속으로 제작하는 것을 특징으로 하는 플립 칩 본딩 패키지의 범프 형성방법.And the stencil mask is made of any one metal selected from the group consisting of aluminum (Al), chromium (Cr) and stainless steel. 제 1 항에 있어서, The method of claim 1, 상기 솔더 페이스트의 리플로우는 웨이퍼를 잡아주는 웨이퍼 패리트(wafer pallet)에 핫 플레이트(hot plate)를 장착하여 진행하는 것을 특징으로 하는 플립 칩 본딩 패키지의 범프 형성방법.The reflow of the solder paste is bump forming method of the flip chip bonding package, characterized in that proceeding by mounting a hot plate (hot plate) on the wafer pallet (wafer pallet) for holding the wafer.
KR1020060061286A 2006-06-30 2006-06-30 Method for forming bump of flip chip bonding package KR100790447B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060061286A KR100790447B1 (en) 2006-06-30 2006-06-30 Method for forming bump of flip chip bonding package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061286A KR100790447B1 (en) 2006-06-30 2006-06-30 Method for forming bump of flip chip bonding package

Publications (1)

Publication Number Publication Date
KR100790447B1 true KR100790447B1 (en) 2008-01-02

Family

ID=39216268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061286A KR100790447B1 (en) 2006-06-30 2006-06-30 Method for forming bump of flip chip bonding package

Country Status (1)

Country Link
KR (1) KR100790447B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI381504B (en) * 2009-10-16 2013-01-01 Powertech Technology Inc Method for forming metal bumps

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102499A (en) * 1995-07-13 1997-04-15 Motorola Inc Method of forming bump on substrate
KR20000071360A (en) * 1999-02-23 2000-11-25 루센트 테크놀러지스 인크 Flip chip bump bonding
JP2002507845A (en) 1998-03-23 2002-03-12 スフィアテック エルエルシー Method and apparatus for forming solder balls on a substrate
KR20020091468A (en) * 2001-05-30 2002-12-06 아펙 테크놀로지스 인코포레이티드 Wafer-level packaging process
JP2003297866A (en) 2002-04-02 2003-10-17 Kyocera Corp Method of manufacturing flip chip type ic

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102499A (en) * 1995-07-13 1997-04-15 Motorola Inc Method of forming bump on substrate
JP2002507845A (en) 1998-03-23 2002-03-12 スフィアテック エルエルシー Method and apparatus for forming solder balls on a substrate
KR20000071360A (en) * 1999-02-23 2000-11-25 루센트 테크놀러지스 인크 Flip chip bump bonding
KR20020091468A (en) * 2001-05-30 2002-12-06 아펙 테크놀로지스 인코포레이티드 Wafer-level packaging process
JP2003297866A (en) 2002-04-02 2003-10-17 Kyocera Corp Method of manufacturing flip chip type ic

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI381504B (en) * 2009-10-16 2013-01-01 Powertech Technology Inc Method for forming metal bumps

Similar Documents

Publication Publication Date Title
US7713575B2 (en) Method and apparatus for depositing coplanar microelectronic interconnectors using a compliant mold
US6415974B2 (en) Structure of solder bumps with improved coplanarity and method of forming solder bumps with improved coplanarity
TWI495024B (en) Semiconductor device, method of manufacturing the same, and method of manufacturing wiring board
US7812460B2 (en) Packaging substrate and method for fabricating the same
TWI518808B (en) Semiconductor device and semiconductor device manufacturing method
US6696356B2 (en) Method of making a bump on a substrate without ribbon residue
KR20110002816A (en) Method and structure for adhesion of intermetallic compound (imc) on cu pillar bump
US8431478B2 (en) Solder cap bump in semiconductor package and method of manufacturing the same
US9543185B2 (en) Packaging process tools and systems, and packaging methods for semiconductor devices
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
KR20050039230A (en) Fabricating method of a ultra thin flip-chip package
US7410824B2 (en) Method for solder bumping, and solder-bumping structures produced thereby
TWI502666B (en) Electronic parts mounting body, electronic parts, substrate
TWI242866B (en) Process of forming lead-free bumps on electronic component
JP4865913B2 (en) Semiconductor substrate structure and semiconductor device
KR100790447B1 (en) Method for forming bump of flip chip bonding package
US6919264B2 (en) Method for the solder-stop structuring of elevations on wafers
KR100959856B1 (en) Manufacturing Method of Printed Circuit Board
WO2010100706A1 (en) Semiconductor device
KR20000008347A (en) Method for manufacturing flip chip bga package
US20050275097A1 (en) Method of forming a solder bump and the structure thereof
KR100691000B1 (en) Method for fabricating wafer level package
CN217507312U (en) Semiconductor packaging device
US7736952B2 (en) Wafer packaging method
US7211504B2 (en) Process and arrangement for the selective metallization of 3D structures

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee