KR100789988B1 - Method for fabricating Nano structures on silicon wafer using silicon dry etching and method for manufacturing Non- volatile memory using the structure - Google Patents
Method for fabricating Nano structures on silicon wafer using silicon dry etching and method for manufacturing Non- volatile memory using the structure Download PDFInfo
- Publication number
- KR100789988B1 KR100789988B1 KR1020060049286A KR20060049286A KR100789988B1 KR 100789988 B1 KR100789988 B1 KR 100789988B1 KR 1020060049286 A KR1020060049286 A KR 1020060049286A KR 20060049286 A KR20060049286 A KR 20060049286A KR 100789988 B1 KR100789988 B1 KR 100789988B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon substrate
- silicon
- plasma
- reaction tube
- gas
- Prior art date
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 66
- 239000010703 silicon Substances 0.000 title claims abstract description 66
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 64
- 239000002086 nanomaterial Substances 0.000 title claims abstract description 25
- 230000015654 memory Effects 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000001312 dry etching Methods 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims abstract description 29
- 239000004926 polymethyl methacrylate Substances 0.000 claims abstract description 29
- 239000002096 quantum dot Substances 0.000 claims abstract description 19
- 239000004793 Polystyrene Substances 0.000 claims abstract description 15
- 230000001965 increasing effect Effects 0.000 claims abstract description 10
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000007789 gas Substances 0.000 claims description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000003860 storage Methods 0.000 claims description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 2
- 229910001882 dioxygen Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 239000001272 nitrous oxide Substances 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 abstract description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 239000002061 nanopillar Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 229920002223 polystyrene Polymers 0.000 description 2
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32174—Circuits specially adapted for controlling the RF discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nanotechnology (AREA)
- Drying Of Semiconductors (AREA)
Abstract
RF 플라즈마 반응관 내에 식각가스를 혼합하고 RF 입력파워의 조절을 통하여 플라즈마를 발생시켜 반응성 이온 식각 방법으로 실리콘 기판 표면을 건식 식각하여 10 ~ 30nm의 나노 구조를 형성하고, 형성된 나노 구조를 통하여 플로팅 게이트 메모리의 양자점과의 접촉면을 증가시기 위한 방법이다. 본 발명은, 폴리스타일렌(PS)-b -폴리메틸메타크릴레이트(PMMA)가 나노 마스트로써 증착된 실리콘 기판의 식각을 위하여 불화유황(SF6) 가스를 주입하고, RF 플라즈마 반응관 내부에 인가되는 RF 전력을 7~10W로 조정함으로서 조정된 플라즈마를 통하여 상기 실리콘 기판을 나노 구조 형태로 건식 식각하는 것이다. 본 발명은 건식 식각 기술을 통하여 폴리스타일렌(PS)-b-폴리메틸메탈크릴레이트(PMMA)가 나노 마스크로써 증착된 실리콘 기판 표면을 나노 구조의 형태로 만들 수 있으며, 이를 이용하여 기존 차세대 플래시 메모리 중 하나인 부유 게이트 메모리에서 양자점의 밀도를 증가시켜 효율적인 데이터 읽기와 쓰기가 가능하다. Etching gas is mixed in the RF plasma reaction tube and plasma is generated by controlling RF input power, and the surface of the silicon substrate is dry-etched by reactive ion etching to form a nanostructure of 10 to 30 nm, and the floating gate is formed through the formed nanostructure. It is a method to increase the contact surface with the quantum dot of the memory. The present invention is to inject a sulfur fluoride (SF6) gas for etching a silicon substrate deposited with polystyrene (PS) -b -polymethyl methacrylate (PMMA) as a nano-mast, and applied inside the RF plasma reaction tube The silicon substrate is dry-etched in the form of nanostructure through the adjusted plasma by adjusting the RF power to 7-10W. According to the present invention, the surface of a silicon substrate on which polystyrene (PS) -b -polymethyl methacrylate (PMMA) is deposited as a nanomask through a dry etching technique may be formed into a nanostructure, and the existing next generation flash memory may be used. In one of the floating gate memories, the density of quantum dots is increased to enable efficient data reading and writing.
Description
도 1은 종래의 부유 게이트 메모리 구조를 도시한 단면도이다.1 is a cross-sectional view showing a conventional floating gate memory structure.
도 2는 본 발명의 나노 마스크로 사용할 폴리스타일렌(PS)-b-폴리메틸메타크릴레이트(PMMA)를 실리콘 기판 상에 증착한 후 폴리메틸메타크릴레이트(PMMA)를 제거한 후 형성된 실리콘 기판 상의 최초 구조를 도시한 단면도이다.FIG. 2 is a schematic diagram of a polystyrene (PS) -b -polymethylmethacrylate (PMMA) to be used as a nanomask of the present invention, followed by removal of polymethylmethacrylate (PMMA), followed by the first formation on a silicon substrate. It is sectional drawing which shows the structure.
도 3은 본 발명에 따른 나노 구조의 표면을 가진 실리콘 기판을 이용하여 구성된 부유 게이트 메모리를 도시한 단면도이다.3 is a cross-sectional view showing a floating gate memory constructed using a silicon substrate having a nanostructured surface in accordance with the present invention.
도 4는 본 발명에 따른 RF 플라즈마 발생과 반응성 이온 에칭을 위한 장치의 구성도이다.4 is a schematic diagram of an apparatus for RF plasma generation and reactive ion etching in accordance with the present invention.
도 5는 본 발명에 따른 나노 구조의 표면을 가진 실리콘 기판과 기존 평면 구조의 실리콘 기판의 표면적을 비교하기 위한 도면이다. 5 is a view for comparing the surface area of a silicon substrate having a surface of the nanostructure and the silicon substrate having a conventional planar structure according to the present invention.
도 6은 본 발명에 따른 방법으로 건식식각한 실리콘 기판의 표면구조를 보여주기 위한 사진이다.6 is a photograph for showing the surface structure of a silicon substrate dry-etched by the method according to the invention.
<도면 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
31 : 반도체 기판 32 : 터널 산화막31
33 : 양자점 34 : 실리콘 질화막33: quantum dot 34: silicon nitride film
35 : 컨트롤 절연막 36 : 컨트롤 게이트 35: control insulating film 36: control gate
37 : 소오스 38 : 드레인37: source 38: drain
본 발명은 실리콘 건식 식각을 이용한 나노 구조의 실리콘 표면 형성방법 및 이 나노 구조를 이용한 비휘발성 메모리의 제조방법에 관한 것으로, 특히 폴리스타일렌(PS)-b-폴리메틸메타크릴레이트(PMMA)가 나노 마스트로써 증착된 실리콘 기판 표면에 나노 구조를 형성하고, 형성된 나노 구조를 통하여 플로팅 게이트 메모리의 양자점과의 접촉면을 증가시켜 플래시 메모리의 데이터 저장 용량을 증대시키기 위한 실리콘 건식 식각을 이용한 나노 구조의 실리콘 표면 형성방법 및 이 나노 구조를 이용한 비휘발성 메모리의 제조방법에 관한 것이다.The present invention relates to a method of forming a silicon surface of a nano structure using silicon dry etching and a method of manufacturing a nonvolatile memory using the nano structure, in particular polystyrene (PS) -b -polymethyl methacrylate (PMMA) Nanostructures are formed on the surface of the silicon substrate deposited as a mast, and the nanostructured silicon surface using silicon dry etching to increase the data storage capacity of the flash memory by increasing the contact surface with the quantum dots of the floating gate memory through the formed nanostructures. A method of forming and a method of manufacturing a nonvolatile memory using the nanostructure.
일반적인 부유 게이트 메모리의 제조방법은 도 1에서 보는 바와 같이, 실리콘 기판(11)의 상부에 터널 산화막(12)을 증착하고, 증착된 터널 산화막(12)상에 실리콘 질화막(14)을 형성한 후, 고온 열처리를 통하여 실리콘 질화막(14) 내에 실리콘 양자점(13)을 형성한다. 이후에 실리콘 질화막(14)상에 컨트롤 절연막(15)을 형성하고, 컨트롤 절연막(15)상에 컨트롤 게이트(16)전극을 형성하는 단계로 구성된다. A general method of manufacturing a floating gate memory, as shown in FIG. 1, after depositing the
이와 같이 형성된 부유 게이트 메모리 구조를 살펴보면, 도 1에서 보는 바와 같이, 실리콘 기판(11)의 표면은 평면 구조를 가지고 있으며, 컨트롤 게이트(16)에 인가된 전압에 의해 소오스(17)와 드레인(18)사이에 형성된 채널을 통해 이동하는 전자를 양자점(31)에 가둠으로써 데이터를 저장하게 된다. 그러므로 양자점(13)은 평면상에 배치된 평면적인 구조를 가지게 된다.Referring to the floating gate memory structure formed as described above, as shown in FIG. 1, the surface of the
그러나, 상기와 같은 방법에 의하여서는 실리콘 기판 상에 형성되는 채널과 양자점과의 접촉 개수가 공간적인 제약을 가짐으로써 초미세/고집적 메모리 소자의 제작을 위하여 양자점의 밀도를 증가시킬 수가 없게 되고, 이의 문제를 해결을 위하여 초미세 공간에 효과적으로 정보를 읽고, 쓰기 위해서는 좀 더 효율적인 구조가 요구된다. 이러한 평면형 부유 게이트 메모리 소자의 양자점(13)의 개수를 증가시키기 위해서는 양자점의 크기를 감소시키거나 양자점이 배치될 수 있는 공간을 확대시키는 방법들이 연구되고 있으며 이의 필요성이 증대되고 있다.However, according to the above method, since the number of contact between the channel and the quantum dots formed on the silicon substrate has a spatial constraint, the density of the quantum dots cannot be increased for the fabrication of ultrafine / high density memory devices. In order to solve the problem, a more efficient structure is required to effectively read and write information in an ultra-fine space. In order to increase the number of
본 발명은 상기와 같은 필요성에 부응하기 위하여 발명된 것으로, 본 발명은 RF 플라즈마 반응관 내에서 플라즈마를 이용한 반응성 이온 에칭 방법을 이용하여 폴리스타일렌(PS)-b-폴리메틸메타크릴레이트(PMMA)가 나노 마스크로 증착된 실리콘 기판을 건식 식각하여 실리콘 기판 표면을 10~30nm의 지름을 가지는 나노 원기둥을 가진 구조로 형성하며, 형성된 나노 구조를 이용하여 플로팅 게이트 메모리의 양자점과의 접촉면을 증가시켜 플래시 메모리의 데이터 저장 용량을 증대시키기 위한 실리콘 기판 표면에 나노 원기둥 구조의 홀을 형성하는 실리콘 건식 식각을 이용한 나노 구조의 실리콘 표면 형성방법을 제공하는 데 제 1 목적이 있다. The present invention has been invented to meet the above needs, and the present invention provides a polystyrene (PS) -b -polymethyl methacrylate (PMMA) using a reactive ion etching method using plasma in an RF plasma reaction tube. Dry etching the silicon substrate deposited with the nano mask to form the surface of the silicon substrate into a structure having nano cylinders having a diameter of 10 to 30 nm, and by using the formed nano structure to increase the contact surface with the quantum dots of the floating gate memory A first object of the present invention is to provide a method for forming a silicon surface of a nano structure using silicon dry etching, which forms a nano-cylindrical hole on a surface of a silicon substrate to increase a data storage capacity of a memory.
본 발명의 제 2 목적은 상기한 방법을 이용하여 초미세/고집적이 가능한 비휘발성 메모리 소자의 제작방법을 제공하는 것이다. It is a second object of the present invention to provide a method of manufacturing a nonvolatile memory device capable of ultrafine / high integration using the above method.
상기의 제 1 목적을 달성하기 위한 본 발명은, The present invention for achieving the above first object,
진공 상태의 RF 플라즈마 반응관 내부의 전극에 실리콘 기판 상에 나노 마스크로 사용될 폴리스타일렌(PS)-b-폴리메틸메타크릴레이트(PMMA)가 증착된 구조에서 폴리메틸메타크릴레이트(PMMA)를 제거한 실리콘 기판을 투입하는 기판 투입 단계; RF 플라즈마 반응관 내부에 실리콘 기판의 식각을 위하여 불화유황(SF6) 가스를 주입하는 1차 가스 주입 단계; 가스가 주입된 RF 플라즈마 반응관 내부에 RF 전력을 인가하여 플라즈마를 발생시키는 플라즈마 발생 단계; 투입되는 상기 불화유황(SF6) 가스의 유량이 3~5sccm의 가스 분압을 가지도록 조정하고, RF 플라즈마 반응관 내부에 인가되는 RF 전력을 7~10W로 조정함으로서 조정된 플라즈마를 통하여 상기 실리콘 기판을 나노 구조 형태로 건식 식각하는 실리콘 기판 표면의 식각하는 단계; RF 플라즈마 반응관 내부에 투입되는 산소 가스의 유량을 80~120sccm으로 하고 RF 전력을 60~130W로 하여 폴리스타일렌(PS)을 제거하는 2차 가스투입단계를 포함하는 것이다. Polymethyl methacrylate (PMMA) was removed from a structure in which polystyrene (PS) -b -polymethyl methacrylate (PMMA), which is used as a nanomask, was deposited on an electrode inside a vacuum RF plasma reaction tube. A substrate input step of injecting a silicon substrate; A primary gas injection step of injecting sulfur fluoride (SF6) gas into the RF plasma reaction tube for etching the silicon substrate; A plasma generation step of generating plasma by applying RF power to the RF plasma reaction tube into which the gas is injected; The silicon substrate is controlled through the plasma adjusted by adjusting the flow rate of the injected sulfur fluoride (SF6) gas to have a gas partial pressure of 3 to 5 sccm, and adjusting the RF power applied inside the RF plasma reactor to 7 to 10 W. Etching the silicon substrate surface by dry etching in the form of nanostructures; It includes a secondary gas injection step of removing the polystyrene (PS) by the flow rate of the oxygen gas injected into the RF plasma reaction tube to 80 ~ 120sccm and RF power of 60 ~ 130W.
또한, 상기의제 2 목적을 달성하기 위한 본 발명은, In addition, the present invention for achieving the above second object,
상기의 방법을 이용하여 표면이 나노 구조의 표면을 가지도록 식각된 실리콘 기판를 이용하여 실리콘 기판 표면에 아산화질소(N2O)를 통하여 터널 산화막을 증 착하는 단계; Depositing a tunnel oxide film on the silicon substrate surface through nitrous oxide (N 2 O) using a silicon substrate etched such that the surface has a nanostructured surface by using the above method;
터널 산화막 위에 전하 저장을 위하여 사용될 실리콘 질화막을 증착하는 단계; Depositing a silicon nitride film to be used for charge storage on the tunnel oxide film;
실리콘 질화막 위에 실리콘 산화막을 증착하는 단계; Depositing a silicon oxide film on the silicon nitride film;
실리콘 산화막 위에 금속 전극을 증착하는 단계를 포함하는 것이다. And depositing a metal electrode on the silicon oxide film.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명을 위하여 구성된 실리콘 기판 상에 폴리스타일렌(PS)-b-폴리메틸메탈크릴레이트(PMMA)가 나노 마스크로써 증착된 구조에서 폴리메틸메탈크릴레이트를 제거하여 폴리메틸메탈크릴레이트가 위치되어 있던 위치에 나노 원기둥(23) 형태의 홀을 가지는 폴리스타일렌(22)만으로 구성된 나노 마스크를 가진 실리콘 기판(21)의 구조를 도시한 단면도이다. 이때 나노 원기둥(23)의 지름은 다양하게 조절이 가능하다.FIG. 2 illustrates that polymethyl methacrylate is removed by removing polymethyl methacrylate from a structure in which poly styrene (PS) -b -polymethyl methacrylate (PMMA) is deposited as a nanomask on a silicon substrate configured for the present invention. It is sectional drawing which shows the structure of the
도 3은 본 발명에 따른 나노 원기둥 구조의 표면을 가진 실리콘 기판을 이용하여 구성된 부유 게이트 메모리를 도시한 단면도이고 도 4는 본 발명에 따른 RF 플라즈마 발생과 반응성 이온 에칭을 위한 장치의 구성도이며, 도 5는 본 발명에 따른 나노 구조의 표면을 가진 실리콘 기판과 기존 평면 구조의 실리콘 기판의 표면적을 비교하기 위한 도면이다. 또한, 도 6은 본 발명에 따른 방법으로 건식식각한 실리콘 기판의 표면구조를 보여주기 위한 사진이다.3 is a cross-sectional view showing a floating gate memory constructed using a silicon substrate having a surface of a nano-cylindrical structure according to the present invention, and FIG. 4 is a configuration diagram of an apparatus for generating RF plasma and reactive ion etching according to the present invention. 5 is a view for comparing the surface area of a silicon substrate having a surface of the nanostructure and the silicon substrate having a conventional planar structure according to the present invention. 6 is a photograph for showing the surface structure of a silicon substrate dry-etched by the method according to the present invention.
본 발명에 따른 폴리스타일렌(PS)-b-폴리메틸메탈크릴레이트(PMMA)가 나노 마스트로써 증착된 실리콘 기판의 표면에 나노 사이즈의 나노 원기둥 구조의 홀을 형성하기 위한 시스템은 도 4에서 보는 바와 같이, 밸브(52)의 조작에 의하여 진공 상태를 이룰 수 있는 RF 플라즈마 반응관(51)이 형성되며, 이 RF 플라즈마 반응관(51)내부의 상단에는 불화유황(SF6)가스를 저장하는 탱크(54) 및 산소(O2)가스를 저장하는 탱크(55)로부터 질량유량계(50)를 통과하여 배관(42)을 통하여 공급된 가스를 분사하기 위한 분사노즐(53)이 형성된다. 또한, RF 플라즈마 반응관(51)내부의 하단에는 실리콘기판(도시되지 않음)이 인입되며, RF전력발생장치(44)로부터 발생된 RF전력을 임피던스 정합장치(46)를 사용하여 케이블(43)을 통하여 인가받아 RF 플라즈마 반응관(51)내부로 전달하기 위한 전극(41)이 형성된다. RF 플라즈마 반응관(51)의 압력을 측정하는 게이지(47)가 형성되고, RF 플라즈마 반응관(51)내부에서 플라즈마 생성으로 인해 발생되는 반응성 라디칼과 실리콘 웨이퍼 표면의 반응으로 생성되는 기체를 외부로 배출시키기 위한 펌프(48)가 형성되며, 펌프(48)의 일측에는 불소가 포함한 유해한 기체를 제거하기 위하여 가스세정기(49)가 형성된다. A system for forming nano-sized nano-cylindrical holes on the surface of a silicon substrate on which polystyrene (PS) -b -polymethylmetal acrylate (PMMA) is deposited as a nano-mast is shown in FIG. Likewise, an RF
이와 같이 구성된 본 발명에 따른 시스템에서는, 실리콘 기판을 RF 플라즈마 반응관(51)내부의 전극(41)에 삽입한 후, RF 플라즈마 반응관(51)내부를 진공인 상태로 형성하고, 질량유량계(50)를 사용하여 배관(42)을 통하여 RF 플라즈마 반응관(51)내부로 불화유황(SF6) 및 산소(O2) 가스를 주입한다, 가스를 주입하고 나서 케이블(43)을 통해 RF전력발생장치(44)에서 발생된 RF전력을 인가하면 RF 플라즈마 반응관(51)내부에서는 고밀도 플라즈마(45)가 발생된다. In the system according to the present invention configured as described above, after inserting the silicon substrate into the
이후 RF 플라즈마 반응관(51)내부의 발생된 고밀도 플라즈마(45)를 최적의 조건으로 조정하여 RF 플라즈마 반응관(51)내부로 인입된 폴리스타일렌(PS)-b-폴리메틸메탈크릴레이트(PMMA)가 증착된 실리콘 기판의 표면을 나노 구조로 건식 식각하게 된다. 이때 최적의 조건은 RF 플라즈마 반응관(51) 내부로 투입되는 불화유황(SF6)가스의 유량이 3~5sccm의 가스 분압을 가지도록 조정하고, RF 플라즈마 반응관(51)내부에 인가되는 RF 전력을 7~10W로 조정하는 것이다. 또한 실리콘 기판의 건식 식각 후에 남겨진 폴리스타일렌을 제거하기 위하여서는 산소(O2)가스의 유량이 80~120sccm의 가스 분압을 가지도록 조정하고, RF 플라즈마 반응관(51)내부에 인가되는 RF 전력을 60~130W로 조정하는 것이다. Thereafter, the generated
RF 플라즈마 반응관(51)내에서 불화유황(SF6)가스를 사용하여 생성된 플라즈마 활성종은 SFx*, F* 등이며, 이때 불화유황(SF6) 가스로부터 생성된 활성종들은 RF 플라즈마 반응관(51)의 전극(41)에 인입된 실리콘 기판의 폴리스타일렌이 없는 나노 원기둥의 홈에서 실리콘 기판의 표면과 반응하여 사불화규소(SiF4) 기체를 발생시키는 식각을 유도하여 실리콘 기판의 표면을 국부적으로 식각하게 됨으로써, 나노 기둥 형태를 가진 표면구조가 형성된다.Plasma active species generated using sulfur fluoride (SF6) gas in the RF
이와 같은 방법에 의하여 형성된 나노 구조의 표면을 가진 실리콘 기판으로 구성된 부유 게이트 메모리의 특징은 도 3을 참조하여 설명하면, 소오스(37)와 드레인(38)을 구성하고 게이트(36)에 전압을 인가하여 채널이 형성되도록 하여, 실리콘 기판(31) 표면의 나노 구조로 인하여 넓어진 접촉면을 따라 형성된 증가된 양자점(33)에 채널을 통하여 이동하는 전자를 터널 산화막(32)를 관통하여 가둠으로써 더 많은 정보의 저장을 가능하게 한다. A characteristic of the floating gate memory composed of a silicon substrate having a nanostructured surface formed by the method described above will be described with reference to FIG. 3, which constitutes a
상기 나노 구조의 표면을 가진 실리콘 기판(31)을 가지고 구성된 부유 게이트 메모리는, 반응성 이온 에칭을 이용하여 실리콘 기판(31)을 건식 식각 시켜 나노 원기둥 구조의 홀을 형성하고, 나노 구조가 형성된 실리콘 기판(31)위에 터널 산화막(32)을 형성하고 상기 터널 산화막(32) 상에 실리콘 질화막(34)을 형성한 후에 고온에서 열처리 하여 양자점(33)을 형성한 후에, 상기 실리콘 질화막(34) 상에 컨트롤 절연막(35)을 형성하고 상기 컨트롤 절연막(35) 상에 컨트롤 게이트(36) 전극을 형성한다. The floating gate memory including the
도 5는 나노 구조의 표면을 가진 채널과 평면구조의 채널 각각의 양자점과의 접촉 표면적의 비율을 나타내었으며, 나노 원기둥 구조의 홀의 높이와 지름의 비율이 1과 3일 경우의 표면적을 기준으로 나타내었으며, 이에 따라서 종래의 평면구조의 실리콘 기판의 표면적을 100으로 기준하였을 때 표 1에서 보는 바와 같이, 본 발명에 따라 건식 식각된 나노 구조는 높이와 지름의 비율이 1일 경우에는 200 으로, 3일 경우에는 400으로 증가하며, 이에 따라서 실리콘 표면에 양자점의 개수도 증가하게 된다.FIG. 5 shows the ratio of the contact surface area between the channel having the surface of the nanostructure and the quantum dot of each channel of the planar structure, and based on the surface area when the height and diameter ratio of the hole of the nanocylindrical structure are 1 and 3. Accordingly, as shown in Table 1 when the surface area of the conventional planar silicon substrate is based on 100, the dry-etched nanostructure according to the present invention is 200 when the ratio of height and diameter is 1, 3, In one case, it is increased to 400, thereby increasing the number of quantum dots on the silicon surface.
<표1> 종래의 평면구조를 갖는 실리콘 기판과 본 발명에 따라 건식 식각된 나노 기둥 구조를 가지는 실리콘 기판의 표면적 비교Table 1 Comparison of surface area of a silicon substrate having a conventional planar structure and a silicon substrate having a dry etched nano pillar structure according to the present invention
실리콘 기판 표면의 최적화된 나노 기둥 구조를 얻기 위해서는 불화유황(SF6)의 유량이 3~5sccm, 그리고 RF 입력파워가 7~10W 일 때 도 6에서 보는 바와 같이 최적화 된 건식 식각한 실리콘 웨이퍼의 표면구조가 나타낸다. 결론적으로 폴리스타일렌(PS)-b-폴리메틸메탈크릴레이트(PMMA)가 나노 마스크로써 사용된 실리콘 기판의 에칭시 반응 기체의 유량조절과 RF 입력파워의 조절을 통하여 미세한 구조의 나노 구조의 표면을 형성할 수 있다.In order to obtain an optimized nano-pillar structure on the surface of the silicon substrate, the surface structure of the optimized dry-etched silicon wafer as shown in FIG. Indicates. In conclusion, polystyrene (PS) -b -polymethyl methacrylate (PMMA) was used as a nano mask to etch the surface of the microstructure by controlling the flow rate of the reaction gas and the RF input power. Can be formed.
이상에서 살펴본 바와 같이, 본 발명은 건식 식각 기술을 통하여 폴리스타일렌(PS)-b-폴리메틸메탈크릴레이트(PMMA)가 나노 마스크로써 증착된 실리콘 기판 표면을 나노 구조의 형태로 만들 수 있으며, 이를 이용하여 기존 차세대 플래시 메모리 중 하나인 부유 게이트 메모리에서 양자점의 밀도를 증가시켜 효율적인 데이터 읽기와 쓰기가 가능한 효과를 가지고 있다. As described above, the present invention can make the surface of the silicon substrate in which polystyrene (PS) -b -polymethyl methacrylate (PMMA) is deposited as a nanomask through a dry etching technique, and in the form of nanostructures. By increasing the density of quantum dots in floating gate memory, which is one of the existing next-generation flash memories, it has the effect of efficient data reading and writing.
또한, 본 발명은 반응성 이온 에칭 장비 내에서 단순한 공정을 통하여 제작이 가능하고, 건식 식각 기술을 사용하기 때문에 화학물질의 사용량이 적고, 오염물질의 발생도 거의 없으며, 실리콘 기판 표면의 나노 구조를 통하여 양자점과의 접촉 밀도를 높일 수 있다. In addition, the present invention can be manufactured in a simple process in a reactive ion etching equipment, and because the dry etching technology is used, the amount of chemicals is low, there is little generation of contaminants, and through the nanostructure of the silicon substrate surface The contact density with a quantum dot can be raised.
이상에서 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하였으나, 본 발명은 이에 한정되는 것이 아니며 본 발명의 기술적 사상의 범위내에서 당업자에 의해 그 개량이나 변형이 가능하다.Although the preferred embodiments of the present invention have been described in detail with reference to the accompanying drawings, the present invention is not limited thereto and may be improved or modified by those skilled in the art within the scope of the technical idea of the present invention.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060049286A KR100789988B1 (en) | 2006-06-01 | 2006-06-01 | Method for fabricating Nano structures on silicon wafer using silicon dry etching and method for manufacturing Non- volatile memory using the structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060049286A KR100789988B1 (en) | 2006-06-01 | 2006-06-01 | Method for fabricating Nano structures on silicon wafer using silicon dry etching and method for manufacturing Non- volatile memory using the structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070115206A KR20070115206A (en) | 2007-12-05 |
| KR100789988B1 true KR100789988B1 (en) | 2008-01-02 |
Family
ID=39141701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060049286A KR100789988B1 (en) | 2006-06-01 | 2006-06-01 | Method for fabricating Nano structures on silicon wafer using silicon dry etching and method for manufacturing Non- volatile memory using the structure |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100789988B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100971210B1 (en) * | 2007-12-26 | 2010-07-20 | 주식회사 동부하이텍 | Method of forming quantum dot, and forming gate using the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100687A (en) | 2000-09-21 | 2002-04-05 | Toshiba Corp | Semiconductor memory device |
| KR20030005227A (en) * | 2000-03-16 | 2003-01-17 | 마츠시타 덴끼 산교 가부시키가이샤 | Method for precisely machining microstructure |
-
2006
- 2006-06-01 KR KR1020060049286A patent/KR100789988B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030005227A (en) * | 2000-03-16 | 2003-01-17 | 마츠시타 덴끼 산교 가부시키가이샤 | Method for precisely machining microstructure |
| JP2002100687A (en) | 2000-09-21 | 2002-04-05 | Toshiba Corp | Semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070115206A (en) | 2007-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7601588B2 (en) | Method of forming a trench isolation layer and method of manufacturing a non-volatile memory device using the same | |
| KR100678477B1 (en) | Nanocrystal nonvolatile memory devices and method of fabricating the same | |
| KR100656346B1 (en) | Method for manufacturing non volatile memory device using mobile ionic charge | |
| CN104350603A (en) | Integration of non-volatile charge trap memory devices and logic CMOS devices | |
| KR100376001B1 (en) | Polysilicon / Polyside Etching Method for Fine Gate Stacking | |
| CN106206596B (en) | Gate-division type flash memory device making method | |
| US6960527B2 (en) | Method for fabricating non-volatile memory device having sidewall gate structure and SONOS cell structure | |
| TWI607573B (en) | Method of fabricating semiconductor structure | |
| US20070176225A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100789988B1 (en) | Method for fabricating Nano structures on silicon wafer using silicon dry etching and method for manufacturing Non- volatile memory using the structure | |
| KR101027315B1 (en) | Method for manufacturing nano wire | |
| CN106298677A (en) | Semiconductor memory and manufacture method thereof | |
| US10164073B2 (en) | Apparatus and method for memory device | |
| KR100789987B1 (en) | Method of Nano pyramid type structure on wafer using silicon dry etching and Gate memory using the structure | |
| JP2006120663A (en) | Non-volatile semiconductor storage and manufacturing method thereof | |
| CN105097919B (en) | Half floating gate transistor structures and preparation method thereof | |
| US9171858B2 (en) | Multi-level memory cells and methods for forming multi-level memory cells | |
| JP2005197722A (en) | Method for manufacturing flash memory | |
| KR20040018954A (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US20150236136A1 (en) | Flash memory cell with floating gate with increased surface area | |
| JP2006148103A (en) | Manufacturing method for non-volatile memory element, and non-volatile memory element | |
| US7691705B2 (en) | Method for manufacturing flash memory cell by rie slope etching reflowed photoresist pattern | |
| JP2005045126A (en) | Manufacturing method of semiconductor device | |
| KR100614802B1 (en) | Method of fabricating a cell gate structure in a non-volatile memory device | |
| US20210305054A1 (en) | Semiconductor structure etching solution and method for fabricating a semiconductor structure using the same etching solution |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| N231 | Notification of change of applicant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110930 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20121101 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |