KR100789894B1 - Etching method of hardly-etched material and semiconductor fabricating method and apparatus using the method - Google Patents

Etching method of hardly-etched material and semiconductor fabricating method and apparatus using the method Download PDF

Info

Publication number
KR100789894B1
KR100789894B1 KR1020020012947A KR20020012947A KR100789894B1 KR 100789894 B1 KR100789894 B1 KR 100789894B1 KR 1020020012947 A KR1020020012947 A KR 1020020012947A KR 20020012947 A KR20020012947 A KR 20020012947A KR 100789894 B1 KR100789894 B1 KR 100789894B1
Authority
KR
South Korea
Prior art keywords
etching
mask
delete delete
taper angle
film
Prior art date
Application number
KR1020020012947A
Other languages
Korean (ko)
Other versions
KR20030073399A (en
Inventor
미세노부유키
요시오카겐
니시오료지
우스이다테히토
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Priority to KR1020020012947A priority Critical patent/KR100789894B1/en
Publication of KR20030073399A publication Critical patent/KR20030073399A/en
Application granted granted Critical
Publication of KR100789894B1 publication Critical patent/KR100789894B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 기판상에 형성된 난에칭재의 막과 그 위에 형성한 마스크를 사용하여, 상기 막을 플라즈마를 사용하여 에칭할 때에 상기 마스크의 측벽이 상기 기판의 표면에 대한 각도가 90도 미만인 마스크를 사용하여 에칭하고, 그것에 의하여 에칭후의 상기 막의 상기 기판의 표면에 대한 테이퍼각도를 상기 마스크의 테이퍼각도 이상으로 하는 것이다. The present invention uses a film of a non-etching material formed on a substrate and a mask formed thereon, using a mask in which the sidewall of the mask is less than 90 degrees to the surface of the substrate when the film is etched using plasma. By etching, the taper angle with respect to the surface of the substrate of the film after etching is made to be equal to or greater than the taper angle of the mask.

Description

난에칭재의 에칭방법 및 그것을 사용한 반도체제조방법 및 장치{ETCHING METHOD OF HARDLY-ETCHED MATERIAL AND SEMICONDUCTOR FABRICATING METHOD AND APPARATUS USING THE METHOD}Etching method of non-etching material and semiconductor manufacturing method and apparatus using same {ETCHING METHOD OF HARDLY-ETCHED MATERIAL AND SEMICONDUCTOR FABRICATING METHOD AND APPARATUS USING THE METHOD}

도 1a 내지 도 1f는 측벽이 수직인 마스크를 사용한 에칭처리를 설명하기 위한 단면도,1A to 1F are cross-sectional views for explaining an etching process using a mask having vertical sidewalls;

도 2a 내지 도 2g는 측벽이 수직인 마스크를 사용한 에칭처리를 설명하기 위한 단면도,2A to 2G are cross-sectional views for explaining an etching process using a mask having vertical sidewalls;

도 3은 본 발명을 적용한 플라즈마 에칭장치의 전체 구성예를 나타내는 도,3 is a diagram showing an overall configuration example of a plasma etching apparatus to which the present invention is applied;

도 4a 내지 도 4d는 마스크의 테이퍼각도(θ)를 90도 미만으로 한 경우의 에칭처리를 설명하기 위한 단면도,4A to 4D are cross-sectional views for explaining an etching process when the taper angle θ of the mask is less than 90 degrees;

도 5a 내지 도 5d는 마스크의 테이퍼각도(θ)를 90도로부터 서서히 감소한 경우의, 마스크측벽에의 퇴적물의 퇴적상태 및 피에칭재의 테이퍼각도(φ)와의 관계를 설명하기 위한 단면도,5A to 5D are cross-sectional views for explaining the relationship between the deposition state of the deposit on the mask side wall and the taper angle φ of the etching target material when the taper angle θ of the mask is gradually decreased from 90 degrees;

도 6은 마스크의 테이퍼각도와 피에칭재의 테이퍼각도와의 관계를 나타내는 도,6 is a diagram showing a relationship between a taper angle of a mask and a taper angle of an etching target material;

도 7a, 도 7b는 마스크의 테이퍼각도가 한계값 미만인 영역과 한계값 이상인 영역에서의 마스크의 테이퍼각도와 피에칭재의 테이퍼각도와의 관계를 나타내는 도,7A and 7B are diagrams showing the relationship between the taper angle of the mask and the taper angle of the etching target material in a region where the taper angle of the mask is less than the threshold and the region is greater than or equal to the threshold;

도 8a 내지 도 8e는 에칭가스의 성분이나 에칭압력에 의해 마스크의 테이퍼각도를 제어하는 방법을 설명하기 위한 도,8A to 8E are diagrams for explaining a method of controlling the taper angle of the mask by the component of the etching gas or the etching pressure;

도 9a 내지 도 9e는 습식에칭에 의해 마스크의 테이퍼각도를 제어하는 방법을 설명하기 위한 도,9A to 9E are views for explaining a method of controlling the taper angle of the mask by wet etching;

도 10a 내지 도 10i는 습식에칭에 의해 마스크의 테이퍼각도를 제어하는 방법을 설명하기 위한 도,10A to 10I are views for explaining a method of controlling a taper angle of a mask by wet etching;

도 11a 내지 도 11i는 습식에칭에 의해 마스크의 테이퍼각도를 제어하는 다른 방법을 설명하기 위한 도,11A to 11I are views for explaining another method of controlling the taper angle of the mask by wet etching;

도 12a 내지 도 12d는 건식에칭과 습식에칭에 의하여 마스크의 테이퍼각도를 제어하는 방법을 설명하기 위한 도,12A to 12D are views for explaining a method of controlling a taper angle of a mask by dry etching and wet etching;

도 13a 내지 도 13d는 건식에칭과 습식에칭에 의해 마스크의 테이퍼각도를 제어하는 다른 방법을 설명하기 위한 도,13A to 13D are views for explaining another method of controlling the taper angle of the mask by dry etching and wet etching;

도 14a 내지 도 14f는 테이퍼각도가 대략 90도인 마스크를 사용하여 실질적으로 테이퍼형상의 마스크의 효과가 얻어지는 방법을 설명하기 위한 도,14A to 14F are views for explaining a method of obtaining a substantially tapered mask effect by using a mask having a taper angle of approximately 90 degrees;

도 15a는 본원발명을 적용한 반도체디바이스 제조장치의 구성예를 나타내는 블록도,15A is a block diagram showing a configuration example of a semiconductor device manufacturing apparatus to which the present invention is applied;

도 15b는 본원발명을 적용한 반도체디바이스 제조장치의 다른 구성예를 나타내는 블록도,15B is a block diagram showing another configuration example of a semiconductor device manufacturing apparatus to which the present invention is applied;

도 16a 내지 도 16d는 강유전체 메모리에 있어서, 테이퍼각도가 대략 90도인 마스크를 사용하여 실질적으로 테이퍼형상의 마스크의 효과가 얻어지는 방법을 설명하기 위한 도,16A to 16D are views for explaining a method of obtaining a substantially tapered mask effect by using a mask having a taper angle of approximately 90 degrees in a ferroelectric memory;

도 17a 내지 도 17d는 MRAM에 있어서 테이퍼각도가 대략 90도인 마스크를 사용하여 실질적으로 테이퍼형상의 마스크의 효과가 얻어지는 방법을 설명하기 위한 도,17A to 17D are diagrams for explaining a method in which an effect of a substantially tapered mask is obtained by using a mask having a taper angle of approximately 90 degrees in an MRAM;

도 18은 측벽이 수직인 마스크를 사용한 에칭처리를 설명하기 위한 단면도이다. 18 is a cross-sectional view for explaining an etching process using a mask in which sidewalls are vertical.

본 발명은, Pt, Ru, Ir, PZT, Hf02 등의 난에칭재(HYRDLY-ETCHED MATERIAL)의 에칭방법, 난에칭재를 포함하는 반도체 집적회로장치 및 그 제조방법에 관한 것으로, 특히 난에칭재의 측벽을 수직에 가까운 형상으로 에칭하는 데 유효한 기술에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for etching a HYRDLY-ETCHED MATERIAL such as Pt, Ru, Ir, PZT, and Hf02, a semiconductor integrated circuit device including an egg etch material, and a method for manufacturing the same. A technique effective for etching sidewalls into near vertical shapes.

종래, 반도체소자의 표면을 처리하는 수단으로서, 테이퍼형상이나 머리가 둥근 포토레지스트를 사용하여 에칭하는 방법이 알려져 있다. Conventionally, as a means of processing the surface of a semiconductor element, the method of etching using a taper shape or a round head photoresist is known.

테이퍼형상의 마스크를 사용하여 에칭하는 방법은 미국특허제5818107 (일본국 특개평10-214826) 및 일본국 특개평10-223855에 개시되어 있다. 또 둥근 포토레지스트를 사용하여 에칭하는 방법은 미국특허제6057081 (일본국 특개평10-98162)에 개시되어 있다. Methods of etching using a tapered mask are disclosed in U.S. Patent No. 5818107 (Japanese Patent Laid-Open No. Hei 10-214826) and Japanese Patent Laid-Open No. Hei 10-223855. In addition, a method of etching using a round photoresist is disclosed in U.S. Patent No. 60708701 (Japanese Patent Laid-Open No. 10-98162).                         

그러나 에칭하기 어려운 재료(이하, 단지 난에칭재라 함)인 불휘발성 재료의 에칭은, 300℃ 이상의 고온에서 행하여져 포토레지스트를 사용할 수 없는 경우가 있다. However, the etching of the nonvolatile material which is a material which is difficult to etch (hereinafter only referred to as an hard etching material) may be performed at a high temperature of 300 ° C. or higher, so that a photoresist may not be used.

그런데, 반도체소자의 미세화, 동작의 고속화에 따라 M0S(meta1-oxide-semiconductor) 트랜지스터의 게이트절연막, 게이트전극, 또는 메모리부의 커패시터, 커패시터전극에는 알루미나, 산화지르코늄, 산화하프늄, 루테늄, 백금, 산화탄탈, BST, SBT, PZT 등의 재료를 사용하는 것이 검토되어 있다. 또 자기를 이용한 메모리 (MRAM ; magnetic random acccess memory) 등에서는 철, 니켈, 코발트, 망간 또는 그 합금이 사용된다.However, with the miniaturization and speed of operation of semiconductor devices, alumina, zirconium oxide, hafnium oxide, ruthenium oxide, platinum, tantalum oxide may be applied to the gate insulating film, gate electrode, or memory capacitor of the M0S (meta1-oxide-semiconductor) transistor. , Materials such as BST, SBT, and PZT have been considered. In magnetic random acccess memory (MRAM), iron, nickel, cobalt, manganese or alloys thereof are used.

또한, 난에칭재로서는 예를 들면 이하의 것을 들 수 있다. Moreover, the following are mentioned as a hard etching material, for example.

자성체 : (용도 : 자기디스크, MRAM 등) Fe, Co, Mn, Ni 등Magnetic material: (Use: Magnetic disk, MRAM, etc.) Fe, Co, Mn, Ni, etc.

귀금속 등 : (용도 : 각종 전극 등) Pt, Ru, Ru02, Ta, Ir, IrO2, 0s, Pd, Au, Ti, TiOx, SrRuO3, (La, Sr)Co03, Cu 등Precious metals, etc. (Use: Various electrodes, etc.) Pt, Ru, Ru02, Ta, Ir, IrO 2 , 0s, Pd, Au, Ti, TiOx, SrRuO 3 , (La, Sr) Co0 3 , Cu, etc.

고유전체 : [용도 : DRAM의 커패시터(전하를 축적) 등]High-k dielectric: [Use: Capacitor of DRAM (charge)]

BST : (Ba, Sr)Ti03, SR0 : SrTiO3, BT0 : BaTi03, SrTa20 6, Sr2Ta207, ZnO, Al203, Zr02, Hf02, Ta205BST: (Ba, Sr) Ti0 3, SR0: SrTiO 3, BT0: BaTi0 3, SrTa 2 0 6, Sr 2 Ta 2 0 7, ZnO, Al 2 0 3, Zr0 2, Hf0 2, Ta 2 0 5 , etc.

강유전체 : (용도 : FeRAM의 커패시터 등) Ferroelectric: (Use: Capacitor of FeRAM, etc.)

PZT : Pb(Zr, Ti)03, PZTN : Pb(Zr, Ti)Nb208, PLZT : (Pb, La)(Zr, Ti)O3,PZT: Pb (Zr, Ti) 0 3 , PZTN: Pb (Zr, Ti) Nb 2 0 8 , PLZT: (Pb, La) (Zr, Ti) O 3 ,

PTN : PbTiNbOx, SBT : SrBi2Ta2O9, SBTN : SrBi2(Ta, Nb)209, PTN: PbTiNbOx, SBT: SrBi 2 Ta 2 O 9 , SBTN: SrBi 2 (Ta, Nb) 2 0 9 ,

BTO : Bi4Ti30l2, BiSiOx, BLOT : Bi4-xLaxTi3012BTO: Bi 4 Ti 3 0 l2 , BiSiO x , BLOT: Bi 4-x La x Ti 3 0 12 etc.

화합물 반도체 : GaAs 등 Compound Semiconductor: GaAs, etc

ITO 그외 : InTiO 등 ITO and others: InTiO, etc.

이들 난에칭재료는 알루미늄, 실리콘, 산화실리콘 등에 비하여 에칭하기 어렵고, 특히 난에칭재료의 측벽을 기판에 대하여 수직인 형상으로 가공하기가 곤란한 것이 문제로 되어 있다. These non-etching materials are more difficult to etch than aluminum, silicon, silicon oxide, and the like, and in particular, it is difficult to process the sidewalls of the non-etching material into a shape perpendicular to the substrate.

상기 어느 공지문헌도 난에칭재료의 측벽을 기판에 대하여 수직인 형상으로 가공하는 점에 대한 시사는 없다. None of the above known documents suggests that the sidewall of the non-etching material is processed into a shape perpendicular to the substrate.

다음에 철, 코발트, 망간, 니켈, 백금, 루테늄, 탄탈, 알루미나, 산화하프늄, 산화지르코늄, 갈륨비소 등, 화학적으로 안정된 재료를 플라즈마를 사용하여 에칭하면 피에칭재에 있어서 수직인 에칭형상을 얻기 어려운 이유를 이하에 설명한다. Next, chemically stable materials, such as iron, cobalt, manganese, nickel, platinum, ruthenium, tantalum, alumina, hafnium oxide, zirconium oxide, and gallium arsenide, are etched using plasma to obtain a vertical etching shape in the etching target material. The reason for the difficulty is explained below.

상기한 난에칭재와 같이 에칭하기 어려운 재료에 있어서는, 에칭에 의해 반응생성물이 생성되고, 반응생성물은 시료 표면으로부터 기상으로 튀어 오른 후, 피에칭재의 벽에 도달하면 그곳에 부착되기 쉬운 성질이 있다. 그 때문에 피에칭재에 있어서 에칭이 진행되는 위치에만 반응생성물이 부착되는 것이면, 실질적으로 에칭속도가 저하할 뿐이나, 실제로는 반응생성물은 피에칭재의 모든 위치에 부착된다. 즉, 피에칭재에 있어서 에칭이 대략 진행되지 않은 측벽에도 반응생성물이 부착되고, 그 결과 에칭이 진행되는 바닥면의 에칭과, 측벽의 퇴적물(deposition material)의 퇴적이 동시에 진행되어, 피에칭재의 측벽에 있어서는 기판에 수직인 형상이 얻어지지 않게 된다. 이상이 난에칭재의 에칭에 있어서, 피에칭재의 측벽이 기판 표면에 대하여 수직인 에칭형상이 얻어지지 않는 원인이다. In a material that is difficult to etch, such as the hard etching material described above, the reaction product is formed by etching, and the reaction product springs from the surface of the sample to the gaseous phase, and then reaches a wall of the material to be etched. Therefore, if the reaction product adheres only to the position where etching proceeds in the etching target material, the etching rate is substantially lowered, but the reaction product is actually attached to all positions of the etching target material. That is, the reaction product adheres to the sidewall where etching is not substantially performed in the etching target material. As a result, the etching of the bottom surface where the etching proceeds and deposition of the deposition material of the sidewall proceed simultaneously. In the side wall, the shape perpendicular to the substrate is not obtained. The above is the reason that in etching of the hard etching material, the etching shape in which the side wall of the etching target material is perpendicular to the substrate surface is not obtained.

상기한 피에칭재의 측벽에서 기판에 수직인 에칭형상이 얻어지지 않는 이유를 도 1a 내지 도 2g를 참조하여 더욱 상세하게 설명한다. The reason why the etching shape perpendicular to the substrate is not obtained on the sidewall of the etched material described above will be described in more detail with reference to FIGS. 1A to 2G.

도 1a, 도 2a는 에칭의 초기상태로서, 도면중 오른쪽 방향의 화살표는 퇴적물의 퇴적방향, 아래쪽의 화살표는 에칭방향을 나타낸다. 여기서, 마스크(10)의 측벽의 기판 상면에 대한 각도(테이퍼각도)(θ)는 90도로 한다. 초기상태로부터 미소 단위시간(Δt) 경과하면, 바닥면[플라즈마에 노출되는 피에칭재(20)의 상면(21)]은 Δe만큼 에칭되어, 마스크(10) 및 피에칭재(20)의 측벽에는 퇴적물(25)이 Δd만큼 퇴적한다(도 1b, 도 2b). 그런데 실제로는 퇴적물의 상면부(30)도 에칭되기 때문에, 상기 부분이 기판 표면에 대하여 이루는 각도(테이퍼각도)(φ)는 단위시간당의 퇴적물의 퇴적량(퇴적율)(Δd)과 단위시간당의 에칭량[에칭율(Δe)]으로 결정된다. 1A and 2A are initial states of etching, in which the arrow on the right side shows the deposition direction of the deposit and the arrow on the lower side shows the etching direction. Here, the angle (taper angle) θ with respect to the upper surface of the substrate on the sidewall of the mask 10 is 90 degrees. When the minute unit time Δt has elapsed from the initial state, the bottom surface (upper surface 21 of the etching target material 20 exposed to the plasma) is etched by Δe to form sidewalls of the mask 10 and the etching target material 20. Deposits 25 are deposited by Δd (Figs. 1B and 2B). In reality, however, since the upper surface portion 30 of the deposit is also etched, the angle (taper angle) φ formed by the portion with respect to the substrate surface is determined by the deposition amount (deposition rate) Δd of the deposit per unit time and the etching per unit time. Amount (etching rate Δe).

또 마스크 측벽 바로 밑 부분(32)에 있어서는, 마스크의 측벽에의 퇴적물 (25)의 퇴적이 시작된 순간에, 상기 마스크 측벽의 퇴적물의 하부 바닥면부(33)[플라즈마에 노출되는 피에칭재(20)의 상면(21)]에 대한 에칭은 정지한다. 그러나 상기 마스크의 측벽의 퇴적물(25)의 측벽 하부에 있어서 피에칭재(20)의 노출부가 에칭되어 새로운 피에칭재(20)의 측벽이 노출된 순간에, 그 노출면에 대하여 퇴적물이 퇴적한다. 따라서 에칭은 비스듬하게 아래쪽으로 진행된다(도 1c, 도 2c). In the portion 32 immediately below the mask sidewall, at the moment when deposition of the deposit 25 on the sidewall of the mask starts, the lower bottom surface portion 33 (etched material 20 exposed to the plasma) of the deposit on the mask sidewall Etching on the upper surface 21 of the () stops. However, when the exposed portion of the material to be etched 20 is etched under the sidewall of the deposit 25 on the sidewall of the mask, the deposit is deposited on the exposed surface at the moment when the sidewall of the new material to be etched 20 is exposed. . The etching therefore proceeds obliquely downwards (FIGS. 1C and 2C).

이어서, 도 1c, 도 2c의 상태로부터 다시 단위시간(Δt) 경과하면, 퇴적물 (25)의 측벽에서 다시 퇴적물(25)의 퇴적이 진행됨과 동시에, 퇴적물(25)의 측벽 하부에 있어서의 피에칭재(20)의 노출부에 있어서도 에칭이 진행된다(도 1d, 도 1e, 도 2d, 도 2f). 이와 같이 하여 차례로 비스듬하게 아래쪽으로 에칭은 진행되어, 도 1f, 도 2g에 나타내는 에칭형상이 얻어진다. 이와 같이 하여 피에칭재의 측벽은 기판 표면에 대하여 테이퍼각도(φ)(φ<90도)를 형성하게 된다.Subsequently, when the unit time Δt has elapsed again from the states of FIGS. 1C and 2C, deposition of the deposit 25 proceeds again on the sidewall of the deposit 25, and etching is performed on the lower sidewall of the deposit 25. Etching advances also in the exposed part of the ash 20 (FIGS. 1D, 1E, 2D, 2F). Thus, etching progresses obliquely downward in order, and the etching shape shown to FIG. 1F and FIG. 2G is obtained. In this way, the sidewalls of the material to be etched form a taper angle φ (φ <90 degrees) with respect to the substrate surface.

본 발명의 목적은, 상기 종래기술의 문제점을 해소할 수 있는 난에칭재의 에칭방법 및 그것을 사용한 반도체제조방법 및 장치를 제공하는 것이다. SUMMARY OF THE INVENTION An object of the present invention is to provide a method for etching a hard etching material and a semiconductor manufacturing method and apparatus using the same, which can solve the problems of the prior art.

본 발명의 다른 목적은 반도체소자 등의 미세화의 요구에 따르기 위하여 복수매의 웨이퍼에 대하여 안정된 처리, 또는 피에칭재의 테이퍼각도를 수직에 가까운 각도로 할 수 있는 시료의 표면처리방법 및 장치를 제공하는 것이다. Another object of the present invention is to provide a method and apparatus for treating a surface of a sample which can stabilize the processing of a plurality of wafers or make the taper angle of the etching target material close to a vertical angle in order to meet the demand for miniaturization of semiconductor devices and the like. will be.

본 발명의 특징은, 기판에 형성한 막을 플라즈마를 사용하여 에칭할 때에 테이퍼형상의 마스크를 사용하여 에칭하는 시료의 표면처리방법에 있다. A feature of the present invention is a method for treating a surface of a sample which is etched using a tapered mask when etching a film formed on a substrate using plasma.

즉, 본 발명의 일면에 의하면, 기판상에 형성된 난에칭재의 막과 그 위에 형성된 마스크를 사용하여 상기 막을 플라즈마를 사용하여 에칭하는 방법은, 상기 마스크의 측벽이 상기 기판의 표면에 대한 각도가 90도 미만인 마스크를 사용하여 에칭하는 단계를 구비한다. That is, according to one aspect of the present invention, a method of etching the film using plasma using a film of a non-etching material formed on a substrate and a mask formed thereon, wherein the sidewall of the mask has an angle of 90 with respect to the surface of the substrate. Etching using a mask that is less than a degree.

따라서, 본 발명에 의하면 측벽이 수직인 가공형상을 얻기 어려운 재료의 에칭에 있어서, 테이퍼형상 마스크 등을 사용함으로써, 측벽이 수직에 가까운 에칭형상이 얻어지기 때문에 고기능의 반도체장치, 또는 집적도가 높은 반도체장치를 작성할 수 있다. Therefore, according to the present invention, since the sidewalls are etched close to the vertical shape by using a tapered mask or the like in the etching of materials in which the sidewalls are not vertically processed, a high-performance semiconductor device or a semiconductor having a high degree of integration You can create a device.

이하에, 본원발명의 실시예를 첨부도면을 참조하여 상세하게 설명한다. EMBODIMENT OF THE INVENTION Below, the Example of this invention is described in detail with reference to an accompanying drawing.

도 3은 본 발명을 적용한 플라즈마 에칭장치의 전체 구성예를 나타내는 도면이다. 고주파전원(101)으로부터 자동정합기(102)(automatic matching unit)를 거쳐, 코일(103)에 고주파전류를 공급하여 진공용기(104)내에 플라즈마(105)를 발생시키는 진공용기(104)는, 절연재료로 이루어지는 방전부(104a)와 접지된 처리부(104b)로 이루어진다. 이 진공용기(104)에는 가스도입부(106)를 거쳐 염소 등의 에칭가스가 도입되고, 상기 가스는 배기장치(107)에 의해 배기된다. 3 is a diagram showing an example of the entire configuration of a plasma etching apparatus to which the present invention is applied. The vacuum vessel 104 which supplies a high frequency current to the coil 103 from the high frequency power supply 101 via an automatic matching unit 102 to generate the plasma 105 in the vacuum vessel 104, A discharge part 104a made of an insulating material and a grounded processing part 104b. An etching gas such as chlorine is introduced into the vacuum vessel 104 through the gas introducing portion 106, and the gas is exhausted by the exhaust system 107.

시료(108)는 시료대(109)의 위에 얹어 놓여진다. 시료(108)에 입사하는 이온에너지를 크게 하기 위하여 시료대(109)에는 제 2 고주파 전원인 바이어스전원(110)이 고대역 통과 필터(111)를 거쳐 접속되어 있다. 시료대(109)의 표면에는 세라믹 등의 절연막(112)이 설치되어 있다. 또 시료대(109)는, 직류전원(113)이 저대역 통과 필터(114)를 거쳐 접속되어 있고, 시료(108)를 시료대(109)에 정전기력에 의해 유지한다. The sample 108 is placed on the sample table 109. In order to increase the ion energy incident on the sample 108, a bias power source 110, which is a second high frequency power source, is connected to the sample stage 109 via a high pass filter 111. An insulating film 112 such as ceramic is provided on the surface of the sample stage 109. In addition, the sample stand 109 is connected to the DC power supply 113 via the low pass filter 114 to hold the sample 108 to the sample stand 109 by electrostatic force.

또한 시료(108)의 온도를 조정하여 처리를 제어하기 위하여, 시료대(109)에는 히터(115) 및 냉매유로(116)가 설치되어 있다. In addition, in order to control the process by adjusting the temperature of the sample 108, the heater 115 and the refrigerant passage 116 are provided in the sample stage 109.                     

본 장치를 사용하여 철, 코발트, 망간, 니켈, 백금, 루테늄, 탄탈, 알루미나, 산화하프늄, 산화지르코늄, 갈륨비소 등, 화학적으로 안정된 재료를 에칭하는 경우의 전형적인 조건은 이하와 같다. 장치의 압력은 0.5Pa, 도입하는 가스는 주로 염소이다. 시료(108)의 온도는, 대상으로 하는 피에칭재에 따라 다르나, 200℃ 이상 500℃ 이하이다. 이는 요구하는 에칭율 또는 제조하는 반도체장치에 의해 결정되나, 실리콘막, 알루미늄막 또는 산화실리콘막을 에칭하는 경우의 전형적인 온도가 0℃ 내지 100℃인 것에 비하여 시료(108)의 온도는 높은 온도로 유지된다. 따라서 에칭의 마스크재에 포토레지스트를 유효하게 사용될 수 없는 경우가 많아 산화실리콘이나 금속의 하드 마스크를 사용하는 경우가 많다. Typical conditions for etching chemically stable materials such as iron, cobalt, manganese, nickel, platinum, ruthenium, tantalum, alumina, hafnium oxide, zirconium oxide, gallium arsenide, etc. using this apparatus are as follows. The pressure of the apparatus is 0.5 Pa, and the gas to be introduced is mainly chlorine. The temperature of the sample 108 varies depending on the target material to be etched, but is 200 ° C or more and 500 ° C or less. This is determined by the required etching rate or the semiconductor device to be manufactured, but the temperature of the sample 108 is maintained at a high temperature as compared with a typical temperature of 0 ° C. to 100 ° C. when etching a silicon film, an aluminum film or a silicon oxide film. do. Therefore, a photoresist cannot be effectively used for the mask material of etching, and silicon oxide or a hard mask of a metal is used in many cases.

난에칭재의 에칭에 있어서의 상기한 과제, 즉 피에칭재의 테이퍼각도(φ)를 기판 표면에 대하여 수직에 가까운 각도로 할 수 있는 에칭처리를 행하기 위해서는 마스크의 측벽에 부착되는 퇴적물의 양을 억제하는 것이 중요하다. In order to perform the above-mentioned problem in etching of the hard etching material, that is, the etching process in which the taper angle φ of the material to be etched can be set to an angle perpendicular to the surface of the substrate, the amount of deposits attached to the sidewalls of the mask is suppressed. It is important to do.

그와 같이 퇴적물의 퇴적을 억제하는 방법으로서는, 반응용기 내의 압력을 저하하는 것, 반응용기에 도입하는 가스의 유량을 올리는 것을 생각할 수 있다. 그러나 압력이나 가스의 유량은, 바람직한 에칭특성을 얻기 위하여 적당한 범위에 한정되는 경우가 많고, 또 압력, 유량은 배기능력으로 그 한계가 정해져 있다. 따라서 압력, 유량 등에 의해 퇴적물의 퇴적을 억제하는 것은 곤란하다. As such a method of suppressing the deposition of deposits, it is conceivable to lower the pressure in the reaction vessel and increase the flow rate of the gas introduced into the reaction vessel. However, the pressure and the flow rate of the gas are often limited to an appropriate range in order to obtain desirable etching characteristics, and the limits of the pressure and the flow rate are determined by the exhaust capacity. Therefore, it is difficult to suppress deposition of deposits by pressure, flow rate, and the like.

다음에 테이퍼각도[마스크(10) 측벽의 기판 상면에 대한 각도](θ)를 90도 미만으로 한 마스크(즉, 테이퍼형상의 마스크)를 사용함으로써, 피에칭재의 테이퍼각도(피에칭재 측벽의 기판 표면에 대한 각도)(φ)가 수직에 가까운 가공형상이 얻 어지는 이유를, 도 4a 내지 도 5d를 참조하여 설명한다. 또한 도 5a는 마스크의 테이퍼각도(θ)를 90도로 한 경우에, 도 1a 내지 도 2g에서 설명한 바와 같이 퇴적물(25)이 마스크(10)의 측벽에 병행으로 퇴적한다. 또 도 4a는 마스크의 테이퍼각도(θ)를 90도로 한 경우의 에칭전의 상태를 나타낸다. Next, by using a mask (that is, a tapered mask) whose taper angle (angle with respect to the substrate upper surface of the mask 10 sidewall) (θ) is less than 90 degrees, the taper angle of the etching target material (the The reason why the processing shape close to perpendicular to the angle φ relative to the substrate surface is obtained will be described with reference to FIGS. 4A to 5D. In addition, in FIG. 5A, when the taper angle θ of the mask is set to 90 degrees, as described with reference to FIGS. 1A to 2G, the deposits 25 are deposited on the sidewalls of the mask 10 in parallel. 4A shows the state before etching when the taper angle θ of the mask is set to 90 degrees.

먼저, 공정조건이 결정되면, 시료의 바닥면[플라즈마에 노출되는 피에칭재의 표면(21)]의 에칭율이 결정된다. 염소를 주된 에칭가스로 하여 에칭을 행하면, 시료 중의 피에칭재의 염화물(반응생성물)이 기판(자료)으로부터 에칭장치(반응용기) 내로 튀어 오른다. 에칭장치 내로 튀어 오른 반응생성물이 다시 기판에 입사되고, 기판에 입사된 반응생성물 중 어느 정도는 기판 표면(마스크의 측벽 및 피에칭재의 측벽)에 퇴적물로서 퇴적된다(도 4b). 대부분의 경우, 이 퇴적물은 등방적과 근사할 수 있다. 이 퇴적물의 퇴적율[이하, 단지 퇴적율(deposition rate)이라 함]을 rd라 한다. 한편 에칭은 주로 이온의 작용에 의하기 때문에, 에칭 대상위치에서의 이온의 입사방향이 그 위치에서의 에칭율에 크게 영향을 미친다. 단순히 에칭율은 이온의 플럭스로 결정된다고 한 경우, 이온이 대략 수직으로 입사되는 시료 바닥면의 에칭율을 re라 하면, 이온의 입사각도가 α일 때의 에칭율은 re ×sinα이다. 여기서 re는 퇴적물이 퇴적하지 않은 경우의 순수 에칭율이다. First, when the process conditions are determined, the etching rate of the bottom surface of the sample (the surface 21 of the etching target material exposed to the plasma) is determined. When etching is performed with chlorine as the main etching gas, chlorides (reaction products) of the material to be etched in the sample spring up from the substrate (data) into the etching apparatus (reaction vessel). The reaction product which jumped into the etching apparatus again enters the substrate, and some of the reaction products incident on the substrate are deposited as deposits on the substrate surface (sidewall of the mask and sidewall of the etching target material) (FIG. 4B). In most cases, this deposit can be approximate to isotropic. The deposition rate of this deposit (hereinafter simply referred to as deposition rate) is called rd. On the other hand, since etching is mainly due to the action of ions, the direction of incidence of ions at the etching target position greatly affects the etching rate at that position. In the case where the etching rate is simply determined by the flux of ions, assuming that the etch rate of the sample bottom surface on which ions are approximately perpendicularly incident is re, the etching rate when the incident angle of ions is α is re × sinα. Where re is the pure etch rate when no deposit is deposited.

즉, 마스크의 측벽이 기판 표면에 대하여 수직인 경우, 퇴적물의 마스크의 측벽에 대한 퇴적율은 rd이고, 시료 바닥면(21)의 겉보기 에칭율은 re-rd 이다(도 4d 참조). 이 때 피에칭재의 테이퍼각도(φ)는That is, when the sidewall of the mask is perpendicular to the substrate surface, the deposition rate on the sidewall of the mask of the deposit is rd, and the apparent etching rate of the sample bottom surface 21 is re-rd (see FIG. 4D). At this time, the taper angle φ of the material to be etched is

tanφ= (re-rd)/rd tanφ = (re-rd) / rd                     

이다. to be.

한편, 도 4b, 도 5b에 나타내는 바와 같이, 마스크의 측벽이 기판 표면에 수직인 방향으로부터 약간 경사져 있는[마스크의 테이퍼각도(θ)가 90도 미만] 경우, 마스크의 측벽에 대한 퇴적율은 등방적이므로 rd 이고, 마스크 측벽의 에칭율은 re×cosθ이다. 따라서 rd-re ×cosθ가, 마스크의 테이퍼각도가 θ인 경우의 측벽에의 퇴적율이다. 따라서 피에칭재의 테이퍼각도(φ)는 도 4d에 나타내는 바와 같이On the other hand, as shown in Figs. 4B and 5B, when the sidewall of the mask is slightly inclined from the direction perpendicular to the substrate surface (the taper angle θ of the mask is less than 90 degrees), the deposition rate with respect to the sidewall of the mask is isotropic. rd, and the etching rate of the mask sidewall is re x cos θ. Therefore, rd-re * cos (theta) is a deposition rate to the side wall when the taper angle of a mask is (theta). Accordingly, the taper angle φ of the material to be etched is shown in FIG. 4D.

tanφ= (re-rd)/ ((rd-re ×cosθ) ×sinθ) 이다. tanφ = (re-rd) / ((rd-re × cosθ) × sinθ).

이와 같이 마스크의 측벽에 퇴적물의 퇴적이 진행되는 조건하에서는, 마스크의 테이퍼각도(θ)가 작아질수록 에칭후의 피에칭재의 테이퍼각도(φ)는 커진다. 또한 도 4c는 도 4b에 나타내는 바와 같은 에칭처리후, 퇴적물을 제거한 상태를 나타낸다. In this manner, under the condition that deposition of deposits proceeds on the sidewall of the mask, the smaller the taper angle θ of the mask, the larger the taper angle φ of the etching target material after etching. 4C shows a state in which deposits are removed after the etching treatment as shown in FIG. 4B.

마스크의 테이퍼각도(θ)를 90도보다 작게 하여 간 경우에, 테이퍼각도(θ)를 도 5b보다 더욱 작게 하여 가면, 도 5c에 나타내는 바와 같이 테이퍼각도(θ)와 피에칭재의 테이퍼각도(φ)가 일치한다(θ = φ). 이 상태는 마스크에 퇴적물의 부착이 진행되지 않은 조건이 된다. 즉, 마스크에 퇴적물이 부착하여도 순간적으로 퇴적물은 에칭제거되기 때문에, 결과적으로 마스크에 퇴적물은 부착하지 않는다. 이 때의 마스크의 테이퍼각도를 θ0, 피에칭재의 테이퍼각도를 φm라 하면, 도 5d에 나타내는 바와 같이 이것 이상 마스크의 테이퍼각도(θ)를 작게 (즉 θ < θO) 하여도 피에칭재의 테이퍼각도는 φm보다 커지지 않는다. 즉, 도 5d에 나타내는 바와 같이 θ< θO으로 한 경우에는, θ< φm이 되어 버려, 따라서 마스크의 테이퍼각도(θ0)가 피에칭재의 테이퍼각도(φ)を 최대(φm)로 하는 한계값이 된다. 또한 도 5d의 상태에서는 마스크 또는 밑바탕(피에칭재)이 노출된 상태가 된다. When the taper angle θ of the mask is made smaller than 90 degrees, the taper angle θ is made smaller than FIG. 5B, and as shown in FIG. 5C, the taper angle θ and the taper angle of the etching target material φ ) Matches (θ = φ). This condition is a condition in which deposits do not proceed to the mask. In other words, even when deposits adhere to the mask, the deposits are etched away instantaneously, and as a result, the deposits do not adhere to the mask. If the taper angle of the mask at this time is θ0 and the taper angle of the etched material is φm, the taper angle of the etched material may be reduced even if the taper angle θ of the mask is smaller (that is, θ <θO) as shown in FIG. 5D. Is not greater than φm. That is, as shown in Fig. 5D, when θ <θO is set, θ <φm is obtained. Therefore, the limit value at which the taper angle θ0 of the mask is the taper angle φ of the etching target material to maximum (φm) do. Moreover, in the state of FIG. 5D, a mask or an underlay (etching material) is exposed.

또한 이와 같은 마스크의 테이퍼각도(θ)와 피에칭재의 테이퍼각도(φ)의 관계는 도 6에 나타내는 바와 같이 된다. 여기서 rd/re는 마스크, 피에칭재의 재질, 에칭조건(반응용기 내의 압력, 반응용기에 도입하는 가스의 유량 등)에 의해 일의적으로 결정된다. 일반적으로 반응용기 내의 압력이 높아질수록 rd/re는 작아지고, 또 반응용기에 도입하는 가스의 유량이 커질수록 rd/re는 작아진다. Moreover, the relationship between the taper angle (theta) of such a mask and the taper angle (phi) of an etched material is as shown in FIG. Here, rd / re is uniquely determined by the mask, the material of the material to be etched, and the etching conditions (pressure in the reaction vessel, flow rate of gas introduced into the reaction vessel, etc.). In general, the higher the pressure in the reaction vessel, the smaller the rd / re, and the larger the flow rate of the gas introduced into the reaction vessel, the smaller the rd / re.

도 6에 나타내는 바와 같이 예를 들면 rd/re = 0.5인 경우에는, 마스크의 테이퍼각도(θ)를 90도로부터 감소시키면, 마스크의 테이퍼각도(θ)에 대략 비례하여 피에칭재의 테이퍼각도(φ)가 증가한다. 마스크의 테이퍼각도(θ)를 약 72도까지 감소시키면 피에칭재의 테이퍼각도(φ)도 약 72도까지 증가하여(θ= φ), 도 5c의 상태가 된다. 즉, θ= θ0 = φ= φm이 된다. 따라서 마스크의 테이퍼각도(θ)를 이것 이상 감소하여도(θ< θ0), 피에칭재의 테이퍼각도는 φm 그대로가 된다.As shown in FIG. 6, for example, in the case of rd / re = 0.5, if the taper angle (theta) of a mask is reduced from 90 degrees, the taper angle (phi) of an etched material will be substantially proportional to the taper angle (theta) of a mask. ) Increases. When the taper angle θ of the mask is reduced to about 72 degrees, the taper angle φ of the material to be etched also increases to about 72 degrees (θ = φ), resulting in the state of FIG. 5C. That is, θ = θ0 = φ = φm. Therefore, even if the taper angle (theta) of a mask is reduced more than this ((theta) <(theta) 0), the taper angle of an etched material will remain as (phi) m.

따라서, 도 6에 있어서 선(L)은 마스크의 테이퍼각도의 한계값(θ0)을 나타내는 것이다. 따라서 영역(A)은 θ> θ0의 영역에서, 마스크에 퇴적물이 부착되고, 피에칭재의 테이퍼각도(φ)는 마스크의 테이퍼각도(θ)로 정해진다. 다른 한편, 영역 (B)은 θ≤θ0의 영역에서, 마스크에 퇴적물이 부착하지 않아, 피에칭재의 테이퍼각도(φ)는 마스크의 테이퍼각도(θ)와 무관하게 일정값(φm)이 된다. 따라서 예를 들면 rd/re = 0.4인 경우에는, 피에칭재의 테이퍼각도(φ)를 70도로 설정하고 싶은 경우에는 마스크의 테이퍼각도(θ)를 약 82도로 설정하면 좋다. Therefore, in FIG. 6, the line L shows the limit value (theta) 0 of the taper angle of a mask. Therefore, in the area | region A, the deposit | attachment adheres to a mask in the area | region of (theta)> (theta) 0, and the taper angle (phi) of an etching target material is set to the taper angle (theta) of a mask. On the other hand, in the region (B), in the region of θ ≦ θ0, no deposit adheres to the mask, and the taper angle φ of the etching target material becomes a constant value φ m regardless of the taper angle θ of the mask. Therefore, for example, in the case of rd / re = 0.4, when the taper angle φ of the etching target material is to be set to 70 degrees, the taper angle θ of the mask may be set to about 82 degrees.

다음에 측벽의 테이퍼각도가 90도 미만인 마스크의 형성방법에 대하여 설명한다. 여기서는 일례로서 Pt를 산화실리콘의 하드 마스크를 사용하여 에칭하는 경우에 대하여 설명한다. Next, a method of forming a mask having a taper angle of less than 90 degrees will be described. Here, as an example, the case where Pt is etched using the hard mask of silicon oxide is demonstrated.

(a) 먼저, 에칭가스의 성분이나 에칭압력에 의해 마스크로서의 산화실리콘막의 측벽의 테이퍼각도를 제어하는 방법에 대하여 도 8a 내지 도 8e를 참조하여 설명한다. Pt(50)위에 산화실리콘막 또는 금속막 등의 하드 마스크재(51)를 형성하고, 그 위에 포토레지스트(52)를 소정의 패턴으로 패터닝한다(도 8a). 다음에 주로 플로로카본계의 가스 및 산소 등의 첨가가스를 사용하여 산화실리콘을 테이퍼형상으로 에칭한다(도 8b). 이 때 에칭챔버에 도입하는 가스의 조성을 변환하거나, 에칭압력을 바꾸거나 함으로써, 산화실리콘을 테이퍼형상으로 에칭하는 것을 실현할 수 있다. (a) First, a method of controlling the taper angle of the side wall of the silicon oxide film as a mask by the components of the etching gas or the etching pressure will be described with reference to FIGS. 8A to 8E. A hard mask material 51 such as a silicon oxide film or a metal film is formed on the Pt 50, and the photoresist 52 is patterned thereon in a predetermined pattern (FIG. 8A). Next, the silicon oxide is etched in a tapered shape using mainly a fluorocarbon gas and an additive gas such as oxygen (FIG. 8B). At this time, the silicon oxide can be etched in a tapered shape by changing the composition of the gas introduced into the etching chamber or changing the etching pressure.

이와 같은 테이퍼형상으로의 에칭은, 예를 들면 J. Vac. Sci. Techno1. A14, 1832(1996)에 기재되어 있다. 상기 문헌에 의하면, 에칭가스의 성분이나 에칭압력에 의해 산화실리콘막의 테이퍼각도를 제어하는 방법이 기재되어 있다. 구체적으로는 테이퍼각도가 86°인 포토레지스트를 사용하여 CF4의 유량이 20sccm, 바이어스 파워가 100W라는 에칭조건에 있어서, 압력을 40mTorr 내지 300mTorr로 변화시킴으로써 형성되는 산화실리콘막의 테이퍼각도가 80°에서 51°로 변화한다. 또 압력이 40mTorr, CHF3와 CF4의 총유량이 20sccm이라는 에칭조건에 있어서 그 성분비[CHF3 in CF4(%)]를 0% 에서 50%로 변화시킴으로써 산화실리콘막의 테이퍼각도가 66°에서 84°가 된다. Such a taper etching is, for example, J. Vac. Sci. Techno1. A 14, 1832 (1996). According to the said document, the method of controlling the taper angle of a silicon oxide film by the component of etching gas or an etching pressure is described. Specifically, the taper angle of the silicon oxide film formed by changing the pressure from 40 mTorr to 300 mTorr under etching conditions in which the flow rate of CF4 is 20 sccm and the bias power is 100 W using a photoresist having a taper angle of 86 ° is used. Changes to ° The silicon oxide film was tapered at 66 ° to 84 ° by changing the composition ratio [CHF3 in CF4 (%)] from 0% to 50% under etching conditions of 40 mTorr and total flow rate of CHF3 and CF4 at 20 sccm. .

이와 같이 산화실리콘막의 가로방향의 에칭속도는 압력과 대략 무관한 것에 대하여 압력이 증가할수록 세로방향의 에칭속도가 감소하는 것을 이용하여, 산화막의 테이퍼각도를 제어할 수 있음을 알 수 있다. As described above, it can be seen that the taper angle of the oxide film can be controlled by using the etch rate in the lateral direction of the silicon oxide film that is substantially independent of the pressure and decreasing the etch rate in the vertical direction as the pressure increases.

산화실리콘막의 테이퍼각도를 90도 미만으로 형성할 수 있으면(도 8b), 포토레지스트(52)를 제거한다(도 8c). 다음에 본 기판을 에칭장치 내의 소정의 위치로 반송하여 에칭이 행하여지고(도 8d), 그 후 마스크(51)의 제거가 행하여진다(도 8e).If the taper angle of the silicon oxide film can be formed below 90 degrees (FIG. 8B), the photoresist 52 is removed (FIG. 8C). Next, the substrate is transported to a predetermined position in the etching apparatus, and etching is performed (FIG. 8D), and then the mask 51 is removed (FIG. 8E).

마스크의 테이퍼각도를 90도 미만으로 형성하기 위한 다른 에칭방법으로서는, 미국특허제5,856,239에 나타나 있다. Another etching method for forming the taper angle of the mask below 90 degrees is shown in US Pat. No. 5,856,239.

(b) 다음에 습식에칭에 의해 마스크로서의 산화실리콘의 테이퍼각도를 90도 미만으로 형성하는 방법을 설명한다. 그와 같은 방법은 예를 들면 Jpn. J. App1. Phys., Vol.34(1995), pp.2132-2136에 개시되어 있다. 즉, 도 9a에 나타내는 바와 같이, Pt(50)를 에칭할 때의 마스크로서의 산화실리콘막(51)의 위에 소정 패턴의 폴리실리콘막(52)을 형성하고, 이것을 일정한 조건으로 HF 수용액에 침지한다. 폴리실리콘막(52)은 HF수용액으로 에칭되지 않으나, 산화실리콘막(51)은 HF수용액으로 등방적으로 에칭되어 도 9b와 같은 테이퍼형상으로 형성된다. 그후, 염소(Cl2) 또는 플루오르(F2)나 6플루오르화수소(SF6) 등을 사용하여 폴리실리콘막을 에칭하면, 최종적으로 도 9c와 같은 형상을 가지는 산화실리콘의 마스크(51)가 형성된다. 따라서 이와 같은 테이퍼형상의 마스크를 사용하여 에칭이 행하여지고(도 9d), 그후 마스크(51)의 제거가 행하여진다(도 9e). (b) Next, the method of forming the taper angle of the silicon oxide as a mask below 90 degree by wet etching is demonstrated. Such a method is described in Jpn. J. App1. Phys., Vol. 34 (1995), pp. 2132-2136. That is, as shown in FIG. 9A, the polysilicon film 52 of a predetermined pattern is formed on the silicon oxide film 51 as a mask at the time of etching Pt 50, and this is immersed in HF aqueous solution on a fixed condition. . The polysilicon film 52 is not etched with HF aqueous solution, but the silicon oxide film 51 is isotropically etched with HF aqueous solution to form a tapered shape as shown in FIG. 9B. Thereafter, when the polysilicon film is etched using chlorine (Cl 2 ), fluorine (F 2 ), hydrogen hexafluoride (SF 6 ), or the like, a mask 51 of silicon oxide having a shape as shown in FIG. 9C is finally formed. . Therefore, etching is performed using such a tapered mask (FIG. 9D), and then the mask 51 is removed (FIG. 9E).

도 10a 내지 도 13d는 동일한 폭(크기)으로 테이퍼각도가 다른 산화실리콘막의 마스크를 형성하는 몇가지 방법을 나타내는 도면이다. 10A to 13D are views showing some methods for forming a mask of a silicon oxide film having different taper angles with the same width (size).

먼저, 도 10a 내지 도 10i에 나타내는 방법은, 마스크로서의 산화실리콘막 (51)의 막두께와, 그것에 따른 습식에칭시간으로 동일한 폭(크기)으로 다른 테이퍼각도의 마스크를 형성하는 것이다. 예를 들면 도 10a, 도 10d, 도 10g에 각각 나타내는 바와 같이 다른 두께(T1, T2, T3)의 산화실리콘막(51)을 형성하여 두고, 그후 HF에 의한 습식에칭을 산화실리콘막의 두께에 따른 시간만큼 행하면, 도 10b, 도 10e, 도 10h에 각각 나타내는 바와 같이 다른 테이퍼각도의 마스크를 형성할 수 있다. 따라서 그후 폴리실리콘막(52)의 제거를 행하면, 도 10c, 도 10f, 도 10i에 나타내는 바와 같이 각각 동일한 폭(크기)으로 테이퍼각도(θ1, θ2, θ3)(여기서, θ1 > θ2 > θ3)의 마스크를 형성할 수 있다. 즉, 마스크로서의 산화실리콘막 (51)의 막두께가 클수록 마스크의 테이퍼각도를 작게 설정할 수 있다. First, the method shown in FIGS. 10A to 10I is to form masks of different taper angles with the same width (size) in the thickness of the silicon oxide film 51 as a mask and the wet etching time according thereto. For example, as shown in FIGS. 10A, 10D, and 10G, silicon oxide films 51 having different thicknesses T1, T2, and T3 are formed, and wet etching by HF is then performed according to the thickness of the silicon oxide film. By performing for a time, masks of different taper angles can be formed as shown in FIGS. 10B, 10E, and 10H, respectively. Therefore, after the polysilicon film 52 is removed, the taper angles θ1, θ2, and θ3 have the same widths (sizes) as shown in FIGS. 10C, 10F, and 10I, respectively, where θ1> θ2> θ3. The mask of can be formed. In other words, the larger the film thickness of the silicon oxide film 51 as a mask, the smaller the taper angle of the mask can be set.

도 11a 내지 도 11i에 나타내는 방법은, 마스크인 폴리실리콘막의 폭(크기)과 그것에 따른 습식에칭시간으로 동일한 폭(크기)으로 다른 테이퍼각도의 마스크를 형성하는 것이다. 예를 들면, 도 11a, 도 11d, 도 11g에 각각 나타내는 바와 같이 다른 폭(크기)(W1, W2, W3)의 폼과 레지스트인 폴리실리콘막(52)을 형성하여 두고, 그 후, HF에 의한 습식에칭을 폴리실리콘막의 폭(크기)에 따른 시간만큼 행하면, 도 11b, 도 11e, 도 11h에 각각 나타내는 바와 같이 다른 테이퍼각도의 마스크를 형성할 수 있다. 따라서 그 후 폴리실리콘막(52)의 제거를 행하면, 도 11c, 도 11f, 도 11i에 나타내는 바와 같이 각각 동일한 폭(크기)으로 테이퍼각도(θ4, θ5, θ6)(여기서, θ4 > θ5 > θ6)의 마스크를 형성할 수 있다. 즉, 폴리실리콘막(52)의 폭(크기)이 작을수록 마스크의 테이퍼각도를 작게 설정할 수 있다. The method shown in Figs. 11A to 11I is to form masks of different taper angles with the same width (size) in the width (size) of the polysilicon film serving as the mask and the wet etching time according thereto. For example, as shown in Figs. 11A, 11D, and 11G, respectively, polysilicon film 52 serving as a foam and a resist having different widths (sizes) (W1, W2, W3) is formed and then placed in HF. When wet etching is performed for a time corresponding to the width (size) of the polysilicon film, masks of different taper angles can be formed as shown in FIGS. 11B, 11E, and 11H, respectively. Therefore, after the polysilicon film 52 is removed, the taper angles θ4, θ5, and θ6 have the same widths (sizes), respectively, as shown in Figs. 11C, 11F, and 11I (where θ4> θ5> θ6). ) Mask can be formed. That is, as the width (size) of the polysilicon film 52 is smaller, the taper angle of the mask can be set smaller.

도 12a 내지 도 13d는 건식에칭과 습식에칭에 의해 마스크의 테이퍼각도를 제어하는 방법이다. 12A to 13D illustrate a method of controlling a taper angle of a mask by dry etching and wet etching.

도 12a 내지 도 12c에 나타내는 방법에 있어서는, 먼저 폴리실리콘막(52)을 소정의 폭(크기)(W4)으로 패터닝하고(도 12a), 그 후 건식에칭에 의해 산화실리콘막 (51)의 일부를 대략 수직으로 있는 두께(Th1)만큼 깎아(도 12b), 그 후 습식에칭을 행하여 산화실리콘막(51)에 테이퍼를 설치한 것이다(도 12c).In the method shown in Figs. 12A to 12C, first, the polysilicon film 52 is patterned to a predetermined width (size) W4 (Fig. 12A), and then a part of the silicon oxide film 51 by dry etching. Is cut by a thickness Th1 that is approximately vertical (FIG. 12B), and then wet etching is performed to taper the silicon oxide film 51 (FIG. 12C).

도 13a 내지 도 13d에 나타내는 방법에 있어서는, 먼저 폴리실리콘막(52)을 상기 폭(크기)(W4)과는 다른 소정의 폭(크기)(W5)으로 패터닝하고(도 13a), 그 후 건식에칭에 의하여 산화실리콘막(51)의 일부를 대략 수직으로 상기 두께(Th1)와는 다른 두께(Th2)만큼 깎고(도 13b), 그 후 습식에칭을 행하여 산화실리콘막(51)에 테이퍼를 설치한 것이다(도 13c). In the method shown in FIGS. 13A to 13D, first, the polysilicon film 52 is patterned to a predetermined width (size) W5 different from the width (size) W4 (Fig. 13A), and then dry By etching, a part of the silicon oxide film 51 was cut substantially vertically by a thickness Th2 different from the thickness Th1 (FIG. 13B), and then wet etching was performed to taper the silicon oxide film 51. (FIG. 13C).

이와 같이, 도 12a, 도 13a에서 사용한 폴리실리콘막(52)의 두께는 동일한 Th라고 하면, 폴리실리콘막(52)의 폭(크기)이 작을 수록 마스크의 테이퍼각도를 작게 설정할 수 있고, 산화실리콘막(51)의 깎인 두께가 얇을 수록 마스크의 테이퍼각도를 작게 설정할 수 있다. As described above, if the thickness of the polysilicon film 52 used in FIGS. 12A and 13A is the same Th, the taper angle of the mask can be set smaller as the width (size) of the polysilicon film 52 is smaller. The thinner the cut thickness of the film 51, the smaller the taper angle of the mask can be set.

상기한 이들 테이퍼 마스크형성방법을 조합시킴으로써, 마스크의 테이퍼각도 를 제어하는 것도 가능하다. By combining these taper mask formation methods mentioned above, it is also possible to control the taper angle of a mask.

여기서 구체적으로 SiO2의 마스크를 사용하여 두께가 0.5㎛의 Pt막을 도 3의 에칭장치를 사용하여 에칭하는 경우를 도 18을 참조하여 설명한다. Specifically, a case where the Pt film having a thickness of 0.5 μm is etched using the mask of SiO 2 will be described with reference to FIG. 18.

상기한 바와 같이 에칭시에 사용하는 가스는 주로 염소이고, 웨이퍼에 바이어스전압을 인가하여 에칭하나, 이 때 Si02의 에칭속도와 Pt의 에칭속도는 동일한 정도이기 때문에, Si02 마스크의 두께는 Pt의 두께와 동일한 정도 이상으로, 여기서는 O.5㎛로 한다. As described above, the gas used for etching is mainly chlorine and is etched by applying a bias voltage to the wafer. At this time, since the etching rate of Si0 2 and the etching rate of Pt are about the same, the thickness of the Si0 2 mask is Pt. The thickness is equal to or greater than 0.5, and the thickness is 0.5 탆 here.

도 1의 장치에 있어서, 플라즈마를 안정되게 유지할 수 있는 조건에서는 rd/re는 소정의 일정값 이상이 되고, 여기서는 그 최소값을 0.4로 한다. 이 때 도 6에 의하면 Si02 마스크의 테이퍼각도가 90°일 때, Pt를 에칭함으로써 Pt막의 테이퍼각도는 57°가 된다.In the apparatus of FIG. 1, rd / re becomes more than a predetermined fixed value on the conditions which can maintain plasma stably, and let the minimum value be 0.4 here. At this time, according to FIG. 6, when the taper angle of the Si0 2 mask is 90 °, the taper angle of the Pt film is 57 ° by etching Pt.

즉, Pt의 바닥면의 폭(y)은, Si02 마스크의 폭보다, 한쪽(x1, x2)의 각각에 서 약 0.3㎛만큼 커진다. 이것은 x1 = x2 = 0.5㎛ ÷tanφ= 0.5㎛ ÷tan57°로부터 구한다. 따라서, 마스크의 전폭을 0.5㎛라 하면, Pt막을 0.5㎛만큼 에칭하면, Pt의 바닥면의 폭 (y)은 y = 0.5㎛ + x1 + x2 = 1.1㎛가 된다. That is, the width y of the bottom surface of Pt is larger by about 0.3 占 퐉 on each of one side (x1, x2) than the width of the Si0 2 mask. This is obtained from x1 = x2 = 0.5 µm ÷ tanφ = 0.5 µm ÷ tan57 °. Therefore, assuming that the full width of the mask is 0.5 mu m, when the Pt film is etched by 0.5 mu m, the width y of the bottom surface of Pt is y = 0.5 mu m + x 1 + x 2 = 1.1 mu m.

그런데, 상기한 어느 하나의 방법으로 Si02의 마스크에 80°의 테이퍼각도를 붙여 두고, 동일한 조건으로 에칭하면, 에칭후의 Pt막의 테이퍼각도는 70°이고, Pt막의 바닥면의 폭(y)은 마스크의 폭보다, 한쪽에서 약 0.2㎛만큼 커진다. 따라 서, Pt막의 바닥면의 전폭(y)은 약 0.9㎛(y = 0.5㎛ + 0.2㎛ + 0.2㎛)가 된다.By the way, if the taper angle of 80 degrees is attached to the mask of Si02 by any of the above methods, and the etching is carried out under the same conditions, the taper angle of the Pt film after etching is 70 degrees, and the width y of the bottom surface of the Pt film is masked. It is larger by about 0.2 占 퐉 on one side. Therefore, the full width y of the bottom surface of the Pt film is about 0.9 mu m (y = 0.5 mu m + 0.2 mu m + 0.2 mu m).

이와 같이 마스크의 테이퍼각도를 작게 함으로써, 에칭후의 Pt막의 테이퍼각도가 커진다. 바꿔 말하면 마스크의 테이퍼각도에 의해 에칭형상을 제어할 수 있다. By reducing the taper angle of the mask in this manner, the taper angle of the Pt film after etching is increased. In other words, the etching shape can be controlled by the taper angle of the mask.

또한 마스크의 테이퍼각도를 작게 하면(예를들면 60°), 에칭의 테이퍼각도는 커지나, 마스크에 퇴적물이 부착하지 않는 조건이 되기 때문에 마스크가 깎이는 것이 문제가 된다. In addition, if the taper angle of the mask is made small (for example, 60 °), the taper angle of etching becomes large, but the mask is shaved because it is a condition that deposits do not adhere to the mask.

따라서, 테이퍼각도가 커지고, 또한 마스크의 바닥면이 에칭전의 크기를 유지하는 조건은, 마스크의 테이퍼각도를 θ0으로 하는 것이다. Therefore, the condition that a taper angle becomes large and the bottom surface of a mask maintains the magnitude | size before an etching is set to taper angle of (theta) 0.

이 마스크의 테이퍼각도(θ0)는, 수직인 마스크를 사용한 에칭결과로부터 예상할 수 있다. 즉, 수직인 마스크를 사용하여 에칭한 결과로서 φ(예를들면 60°)가 얻어졌다고 한다. 이 때 도 6에 의하여 그 조건에서의 rd/re의 값(0.37)을 추정할 수 있다. 상기한 에칭의 테이퍼각도를 예측하는 식 The taper angle θ0 of this mask can be estimated from the etching result using the vertical mask. In other words, φ (for example, 60 °) was obtained as a result of etching using a vertical mask. At this time, the value (0.37) of rd / re in the conditions can be estimated by FIG. Equation to predict the taper angle of the etching

tanφ= (re-rd)/((rd-re ×cosθ) ×sinθ)tanφ = (re-rd) / ((rd-re × cosθ) × sinθ)

에, rd/de로 추정한 값(이 경우 0.37)을 대입하여, φ= θ을 만족하는 θ (77°)를 구하면 좋다. Is substituted by a value estimated in rd / de (0.37 in this case), and θ (77 °) satisfying φ = θ may be obtained.

(c) 다음에, 측벽이 대략 수직인(즉, 테이퍼각도가 대략 90도인) 산화실리콘의 마스크를 사용하나, 실질적으로 테이퍼 마스크의 효과가 얻어지는 방법에 대하여 도 14a 내지 도 14f를 참조하여 설명한다. 먼저 측벽이 대략 수직인 산화 실리콘 (51)의 마스크를 사용하여 피에칭재인 Pt(50)의 원하는 에칭량 중 소정량, 예를 들면, 절반만 에칭한다(도 14b). 상기한 바와 같이 이 상태에서는 산화실리콘(51)의 마스크의 측벽에 퇴적물(55)이 부착되어 있다(도 14b). 다음에 퇴적물의 제거를 행한다(도 14c). 이 퇴적물의 제거방법으로서는, 순수, 암모니아수, 황산, 염산, 알콜 또는 이 혼합물 등을 사용한 습식처리가 대표적이다. 퇴적물(55)의 제거후에 있어서는, 피에칭재인 Pt(50)의 볼록부(50a)의 테이퍼각도는 φ1이 된다. 퇴적물의 제거후에 Pt(50)에 대하여 다시 나머지의 양만큼 에칭을 행하여 상기 원하는 양의 에칭을 행한다(도 14d). 이 때 산화실리콘(51)의 마스크 및 Pt(50)의 볼록부(50a)의 측벽에는 퇴적막(56)이 퇴적되어 있고, 그 퇴적막은 최초의 퇴적막(55)과 대략 동일하게 퇴적한다. 2번째의 에칭으로 깎인 Pt(50)의 볼록부(50b)의 측벽은 Pt가 노출된다. 이와 같이 하여 얻어진 Pt(50)의 볼록부(50b)의 테이퍼각도는 φ2가 된다(여기서, φ1 < φ2). 이와 같이 1번째의 에칭 및 그 직후의 퇴적물 제거에 의하여 도 14c에 나타내는 바와 같이, 산화실리콘(51) 및 Pt(50)의 볼록부(50a)로 이루어지는 테이퍼각도가 φ1인 실질적인 테이퍼 마스크가 얻어진다. 이와 같은 실질적인 테이퍼 마스크를 사용함으로써, 피에칭재의 테이퍼각도를 수직에 가까운 각도로 할 수 있게 된다. (c) Next, a method of using a silicon oxide mask whose sidewalls are substantially vertical (that is, having a taper angle of approximately 90 degrees), but the effect of the taper mask is obtained will be described with reference to FIGS. 14A to 14F. . First, only a predetermined amount, for example, half of the desired etching amount of Pt 50 as an etching target material is etched using a mask of silicon oxide 51 whose sidewalls are substantially vertical (FIG. 14B). As described above, the deposit 55 is attached to the side wall of the mask of the silicon oxide 51 (FIG. 14B). Next, the deposit is removed (Fig. 14C). As a removal method of this deposit, the wet process using pure water, aqueous ammonia, sulfuric acid, hydrochloric acid, alcohol, or this mixture is typical. After removal of the deposit 55, the taper angle of the convex part 50a of Pt50 which is an etching target material becomes (phi) 1. After removal of the deposit, the Pt 50 is etched again by the remaining amount to perform the desired amount of etching (FIG. 14D). At this time, a deposition film 56 is deposited on the mask of the silicon oxide 51 and on the sidewalls of the convex portion 50a of the Pt 50, and the deposition film is deposited in substantially the same manner as the first deposition film 55. Pt is exposed on the side wall of the convex portion 50b of the Pt 50 shaved by the second etching. Thus, the taper angle of the convex part 50b of Pt50 obtained becomes (phi) 2 ((phi1 <phi2) here). In this manner, the first etching and the removal of the deposit immediately thereafter yield a substantially tapered mask having a taper angle φ1 composed of the silicon oxide 51 and the convex portions 50a of the Pt 50, as shown in FIG. 14C. . By using such a substantial taper mask, the taper angle of an etching target material can be made into the angle close to a perpendicular | vertical.

또한 이와 같은 에칭과 퇴적물 제거를 복수회 반복함으로써, 피에칭재의 테이퍼각도를 더욱 수직에 가까운 각도로 할 수 있다. 에칭 직후에 얻어지는 형상으로, 측벽에 퇴적이 아니라 피에칭재인 Pt가 노출되어 있으면, 오버에칭시에 즉시 Pt가 에칭된다는 장점이 있다. 퇴적막이 노출되어 있는 경우에는, 오버에칭시에 먼저 퇴적막을 에칭한 후, 피에칭재인 Pt를 에칭하게 된다. 따라서 오버에칭시간 을 짧게 할 수 있다는 장점도 있다. In addition, by repeating such etching and deposit removal a plurality of times, the taper angle of the etching target material can be made closer to the vertical angle. In the shape obtained immediately after etching, if Pt, which is the etching target material, is exposed on the sidewall, the Pt is etched immediately upon overetching. When the deposited film is exposed, the deposited film is first etched at the time of overetching, and then Pt, which is the etching target material, is etched. Therefore, the over etching time can be shortened.

다음에 퇴적물의 제거방법에 대하여 설명한다. Next, a method for removing the deposit will be described.

퇴적물의 제거방법으로서는 습식처리 외에, 초임계상태의 물이나 C02를 사용한 처리나, 적절한 가스계에 의한 건식처리도 생각할 수 있다. 이 건식처리는 Pt의 에칭처리와 동일한 처리장치(동일한 반응용기)를 사용하여 행하여도 좋다. 또한 소정 회수째의 에칭과 다른 회수째의 에칭은 동일한 에칭장치(동일한 반응용기)를 사용하여도 다른 에칭장치(다른 반응용기)를 사용하여도 좋다. As a method for removing the deposit, in addition to the wet treatment, a treatment using supercritical water or C02, or a dry treatment using an appropriate gas system may be considered. This dry treatment may be performed using the same treatment apparatus (same reaction vessel) as the etching treatment of Pt. In addition, the etching of a predetermined number of times and the etching of a different number of times may use the same etching apparatus (the same reaction container), or may use another etching apparatus (other reaction container).

건식처리로서는, 예를 들면 산소, 수소, 암모니아, 염소, 염화수소, 알콜을 도입하여 플라즈마를 발생시켜 시료의 플라즈마처리를 하도록 하여도 좋다. As the dry treatment, for example, oxygen, hydrogen, ammonia, chlorine, hydrogen chloride and alcohol may be introduced to generate plasma to perform plasma treatment of the sample.

습식처리의 다른 방법으로서는, 예를 들면 초임계상태의 이산화탄소에 암모니아, 알콜, 염산, 과산화수소수 등을 첨가한 것에 노출하는 방법이 있고, 이에 의하여 측벽에 부착된 염화물을 제거할 수 있다. As another method of the wet treatment, for example, a method of exposing ammonia, alcohol, hydrochloric acid, hydrogen peroxide solution, etc. to supercritical carbon dioxide can be exposed, whereby chloride attached to the sidewall can be removed.

또 필요에 따라 퇴적물의 제거공정전 또는 후에 린스하여 건조공정에 넣어도 좋다. 예를 들면 퇴적물의 제거방법으로서 약액을 사용한 습식처리를 행한 경우, 그 후에 순수를 사용한 세정처리를 행하고, 그 후 건조처리를 행하도록 하여도 좋다. 이와 같이 에칭을 행하면, 마스크 또는 피에칭재의 측벽의 도중에서 테이퍼각도가 (급격하게) 변화하는 점이 존재하게 된다. 또는 마스크 또는 피에칭재의 측벽의 도중에서 테이퍼각도가 분명하게 다른 부분을 설치하는 것이 가능하게 된다. 또한 대부분의 금속의 염화물은 수용성이다. Moreover, you may rinse before and after a removal process of a deposit, and put it into a drying process as needed. For example, when the wet process using a chemical liquid is performed as a method of removing a deposit, the washing process using pure water may be performed after that, and the drying process may be performed after that. When etching is performed in this way, there exists a point where the taper angle changes (in a sharp way) in the middle of the side wall of a mask or an etching target material. Or it becomes possible to provide the part in which the taper angle differs clearly in the middle of the side wall of a mask or an etching target material. In addition, most metal chlorides are water soluble.

다음에 본원 발명을 반도체디바이스제조장치에 적용한 경우에 대하여 도 15a, 도 15b를 참조하여 설명한다. Next, a case where the present invention is applied to a semiconductor device manufacturing apparatus will be described with reference to FIGS. 15A and 15B.

도 15a에 나타내는 반도체제조장치는, 멀티챔버의 반도체디바이스제조장치로서, 에칭처리실(901), 웨이퍼 반송용 로봇(903), 로드록실(904), 언로드록실(905), 로더(906), 스토커(907)를 가진다. 스토커(907)에는 카세트(908)가 놓여진다. 웨이퍼를 처리실(901)에서 처리할 때에는, 대략 대기압조건에 있는 카세트(908)에 넣어진 웨이퍼(105)를 로더(906)로 대략 대기압조건에 있는 로드록실(904)로 운반하여 로드록실을 폐쇄한다. 로드록실(904)의 압력을 적당한 압력으로 감압한 후에, 웨이퍼 반송용 로봇(903)으로 웨이퍼(105)를 처리실(901)로 반송하여 도중까지 에칭한다. 그 후 웨이퍼(105)를 웨이퍼 반송용 로봇(903)으로 퇴적물 제거 처리실(902)로 반송하고 측벽에 부착한 퇴적물을 제거한다. 다음에 다시 웨이퍼(105)를 웨이퍼 반송용 로봇(903)으로 에칭처리실(901')로 반송하여 원하는 양만큼 에칭한다. 그 후 웨이퍼(105)를 퇴적물 제거 처리실(902')로 반송하여, 측벽에 부착한 퇴적물을 제거한다. 그 다음에 웨이퍼(105)를 웨이퍼 반송용 로봇(903)으로 언로드록실(905)로 반송한다. 언로드록실(905)의 압력을 대략 대기압까지 상승시킨 후, 로더(906)로 카세트(908)에 삽입한다. The semiconductor manufacturing apparatus shown in FIG. 15A is a multichamber semiconductor device manufacturing apparatus, which includes an etching processing chamber 901, a wafer transfer robot 903, a load lock chamber 904, an unload lock chamber 905, a loader 906, and a stocker. Have 907. The cassette 908 is placed in the stocker 907. When the wafer is processed in the processing chamber 901, the wafer 105 placed in the cassette 908 under approximately atmospheric pressure is transferred to the load lock chamber 904 under approximately atmospheric pressure by the loader 906 to close the load lock chamber. do. After the pressure of the load lock chamber 904 is reduced to an appropriate pressure, the wafer 105 is transferred to the processing chamber 901 by the wafer transfer robot 903 and etched to the middle. Thereafter, the wafer 105 is transferred to the deposit removal processing chamber 902 by the wafer transfer robot 903, and the deposit attached to the sidewall is removed. Next, the wafer 105 is again transferred to the etching processing chamber 901 'by the wafer transfer robot 903 and etched by a desired amount. Thereafter, the wafer 105 is transferred to the deposit removal processing chamber 902 'to remove deposits adhering to the sidewalls. The wafer 105 is then transferred to the unload lock chamber 905 by the wafer transfer robot 903. The pressure of the unload lock chamber 905 is raised to approximately atmospheric pressure, and then inserted into the cassette 908 by the loader 906.

이와 같이 도 15a는, 웨이퍼반송장치(903)와, 이 웨이퍼반송장치에 접속하는 복수의 처리실(901, 901') 및 복수의 후처리실(902, 902')과, 복수의 록챔버(904, 905)와, 상기 록챔버에 인접한 대기반송장치(906)를 구비하고, 상기 대기반송장치는 상기 복수의 록챔버와 상기 대기반송장치에 인접한 웨이퍼카세트(908)에 접속 가능한 반도체제조장치로서, 피처리재를 상기 복수의 처리실 중 어느 하나에서 에칭한 후, 상기 복수의 후처리실 중 어느 하나에서 후처리를 행하고, 그후 상기 복수의 처리실 중 어느 하나에서 에칭하고, 다시 상기 복수의 후처리실 중 어느 하나에서 후처리를 행하도록 한 것이다.Thus, Fig. 15A shows a wafer transfer apparatus 903, a plurality of processing chambers 901 and 901 'and a plurality of post-processing chambers 902 and 902' connected to the wafer transfer apparatus, and a plurality of lock chambers 904, 905 and a large base conveying apparatus 906 adjacent to the lock chamber, wherein the large base conveying apparatus is a semiconductor manufacturing apparatus connectable to the plurality of lock chambers and a wafer cassette 908 adjacent to the large substrate conveying apparatus. After the treatment material is etched in any one of the plurality of processing chambers, the post-treatment is performed in any one of the plurality of after-treatment chambers, and then etched in any one of the plurality of processing chambers, and then any one of the plurality of post-processing chambers Is to do post-processing.

또, 도 15a의 예에서는 대기카세트를 사용하였으나, 도 15b와 같이 진공카세트를 사용하여도 좋다. 즉, 도 15b는 웨이퍼반송장치(903)와, 상기 웨이퍼반송장치에 접속되는 복수의 처리실(901, 901')과, 복수의 록챔버(904, 905)와, 상기 록챔버에 인접한 대기반송장치(906)를 구비하고, 상기 대기반송장치는 상기 복수의 록챔버와 상기 대기반송장치에 인접한 후처리실(902)과, 웨이퍼카세트(908)에 접속 가능한 반도체제조장치로서, 피처리재를 상기 복수의 처리실 중 어느 하나에서 에칭한 후, 상기 후처리실에서 후처리를 행하고, 그 후, 상기 복수의 처리실 중 어느 하나에서 에칭하고, 다시 상기 후처리실에서 후처리하도록 하여도 좋다. In the example of FIG. 15A, a standby cassette is used, but a vacuum cassette may be used as in FIG. 15B. That is, Fig. 15B shows a wafer transfer apparatus 903, a plurality of processing chambers 901 and 901 'connected to the wafer transfer apparatus, a plurality of lock chambers 904 and 905, and a large base transfer apparatus adjacent to the lock chamber. 906, wherein the large base conveying apparatus is a semiconductor manufacturing apparatus connectable to the plurality of lock chambers, the post-processing chamber 902 adjacent to the large base conveying apparatus, and the wafer cassette 908, wherein the plurality of target materials are processed. After the etching in any one of the processing chambers, the post-treatment may be performed in the post-treatment chamber, and thereafter, the post-treatment may be performed in any one of the plurality of process chambers, and then post-treated in the post-treatment chamber.

또한 설명상, 퇴적물 제거처리는 진공조건으로 행하고 있으나, 대기압조건으로 행하여도 좋다. In addition, although the deposit removal process is performed by the vacuum condition for description, you may carry out by atmospheric pressure conditions.

또 상기한 예에서는, 2회의 에칭처리를 다른 에칭처리실(901 과 901')을 사용하여 행하였으나, 동일한 처리실(901)만을 복수회 사용하여도 좋다. 에칭처리실로서 다른 처리실을 사용하는 장점은, 적층막을 에칭하는 경우, 막 종류별로 다른 조건으로 안정되게 에칭할 수 있다. 에칭도 퇴적물의 제거처리도 동일한 챔버에서 행하는 것도 가능하다. In the above example, although two etching treatments were performed using different etching treatment chambers 901 and 901 ', only the same treatment chamber 901 may be used multiple times. An advantage of using another processing chamber as the etching processing chamber is that, when etching the laminated film, it can be etched stably under different conditions for each film type. Etching and deposit removal can also be performed in the same chamber.

다음에, 상기한 도 14a 내지 도 14f에 나타내는 방법(c)을 사용하여, 강유전체 메모리의 메모리부인 Pt/PZT/Pt 등의 적층막을 실질적으로 테이퍼형상의 마스크 를 사용하여 에칭하는 방법에 대하여 도 16a 내지 도 16d를 참조하여 설명한다. 이 경우, 도 16a에 나타내는 Pt/PZT/Pt막(61 내지 63)을 1회의 에칭으로 가공하면, 필연적으로 이들 층(61 내지 63)의 측벽에 있어서 퇴적물의 퇴적이 진행되어 도 16d에 나타내는 형상이 된다. 즉, 마스크(64)의 치수와 얻어지는 피에칭재의 치수의 차가 커진다. 이 치수차는 미세화의 방해가 된다. Next, using the method (c) shown in Figs. 14A to 14F described above, a method of etching a laminated film such as Pt / PZT / Pt, which is a memory portion of the ferroelectric memory, using a substantially tapered mask is shown in Fig. 16A. This will be described with reference to FIG. 16D. In this case, when the Pt / PZT / Pt films 61 to 63 shown in Fig. 16A are processed by one etching, deposition of deposits on the sidewalls of these layers 61 to 63 inevitably proceeds, and the shape shown in Fig. 16D. Becomes That is, the difference between the dimension of the mask 64 and the dimension of the to-be-etched material obtained becomes large. This dimension difference is an obstacle to miniaturization.

따라서 절연막(PZT)(62)의 밑에 위치하는 도체(예를 들면 Pt)막(61)을 에칭하기 직전에, 에칭을 중단하여 퇴적물 제거를 행한다(도 16b). 그렇게 하면 PZT/Pt 막(62, 63)의 테이퍼각도는 φ3 이 된다. 그 후 다시 에칭을 행하면 도 16c에 나타내는 바와 같은 형상이 얻어진다. 이 경우의 Pt막(61)의 테이퍼각도는 φ4가 된다 (여기서, φ3 < φ4). 특징적인 것은 절연막(PZT)(62)의 상하에는 동일한 재질의 도체[예를 들면 Pt막(61, 63)]가 형성되어 있으나, 그들 테이퍼각도(φ3, φ4)가 다른 것이다. 또 물론, 도 16d에 나타내는 테이퍼각도(φ5)보다 테이퍼각도(φ4)는 크게 설정할 수 있다. Therefore, immediately before etching the conductor (for example, Pt) film 61 located under the insulating film (PZT) 62, the etching is stopped to remove the deposit (FIG. 16B). Then, the taper angle of the PZT / Pt films 62 and 63 is φ3. After the etching is performed again, a shape as shown in Fig. 16C is obtained. In this case, the taper angle of the Pt film 61 is φ4 (where φ3 <φ4). Characteristically, although conductors (for example, Pt films 61 and 63) of the same material are formed above and below the insulating film (PZT) 62, these taper angles? 3 and? 4 are different. Of course, the taper angle φ 4 can be set larger than the taper angle φ 5 shown in FIG. 16D.

이와 같이 1번째의 에칭 및 그 직후의 퇴적물 제거에 의해 도 16c에 나타내는 바와 같이, 절연막(PZT)(62) 및 도체(예를 들면 Pt)막(63)으로 이루어지는 테이퍼각도가 φ3인 실질적인 테이퍼 마스크가 얻어진다. 이와 같은 실질적인 테이퍼 마스크를 사용함으로써, 적층막에 있어서 피에칭재의 테이퍼각도를 수직에 가까운 각도로 할 수 있게 된다. Thus, as shown in FIG. 16C by the 1st etching and the removal of the deposit immediately after that, the taper angle which consists of the insulating film (PZT) 62 and the conductor (for example, Pt) film 63 is a substantially taper mask of (phi) 3. Is obtained. By using such a substantial taper mask, the taper angle of the etching target material in the laminated film can be made to be close to the vertical angle.

또 상기한 도 14a 내지 도 14f에 나타내는 방법(c), 또는 상기한 도 16a 내지 도 16c에 나타내는 방법을 사용하여, 차세대의 메모리장치로서 기대되는 MRAM (magnetic random access memory)의 적층막을 실질적으로 테이퍼형상의 마스크를 사용하여 에칭하는 방법에 대하여 도 17a 내지 도 17d를 참조하여 설명한다. Further, by using the method (c) shown in Figs. 14A to 14F described above or the method shown in Figs. 16A to 16C described above, the laminated film of magnetic random access memory (MRAM) expected as a next-generation memory device is substantially tapered. A method of etching using a mask having a shape will be described with reference to FIGS. 17A to 17D.

MRAM에서는 도 17a에 나타내는 바와 같은 적층막을 가진다. 즉 위로부터 강자성재(예를 들면 Co)(76), 절연막(예를 들면 Al2O3)(75), 강자성재(예를 들면 Co) (74), 반강자성재(예를 들면 FeMn)(73), 밑바탕재(예를 들면 Co와 Si)(72, 71)이다. 또한 70은 예를 들면 산화실리콘막(70)이다. MRAM에서는 이들 막(71 내지 76)을 1개의 마스크를 사용하여 에칭하는 것이 요구되고 있다. The MRAM has a laminated film as shown in Fig. 17A. That is, a ferromagnetic material (e.g., Co) 76, an insulating film (e.g., Al 2 O 3) 75, a ferromagnetic material (e.g., Co) 74, and an anti-ferromagnetic material (e.g., FeMn) 73 from above. Base material (for example, Co and Si) (72, 71). In addition, 70 is the silicon oxide film 70, for example. In MRAM, it is required to etch these films 71 to 76 using one mask.

이 경우, 예를 들면 FeMn막(73)의 반응생성물의 부착이 다른 재료의 부착에 비하여 심할 때, FeMn막(73)의 에칭을 개시하기 직전에 에칭을 중단하여 퇴적물 제거를 행한다(도 17b). 그렇게 하면, 막(74 내지 76)의 테이퍼각도는 φ6 이 된다. 그후 다시 에칭을 재개하면, FeMn막(73)도 수직에 가까운 형상으로 에칭할 수 있다(도 17c). 이 때의 FeMn막(73)의 테이퍼각도는 φ7은 φ6 < φ7 이다. 이와 같이 1번째의 에칭 및 그 직후의 퇴적물 제거 및 2번째의 에칭 및 그 직후의 퇴적물 제거에 의해 도 17c에 나타내는 바와 같이, 막(73 내지 76)으로 이루어지는 중에서 테이퍼각도가 변화한 실질적인 테이퍼 마스크가 얻어진다. 이와 같은 실질적인 테이퍼 마스크(73 내지 77)를 사용함으로써, MRAM 등의 적층막에 있어서 피에칭재(71, 72)의 페이퍼각도(φ8)를 수직에 가까운 각도로 할 수 있게 된다(여기서, φ6 < φ7 < φ8). In this case, when, for example, adhesion of the reaction product of the FeMn film 73 is severe as compared with adhesion of other materials, the etching is stopped just before starting the etching of the FeMn film 73 to remove deposits (FIG. 17B). . In doing so, the taper angle of the films 74 to 76 is φ6. If etching is resumed after that, the FeMn film 73 can also be etched in a shape close to the vertical (FIG. 17C). At this time, the taper angle of the FeMn film 73 is φ7 where φ6 <φ7. Thus, as shown in FIG. 17C by the first etching and immediately after deposit removal and the second etching and immediately after deposit removal, a substantial taper mask having a taper angle changed in the films 73 to 76 is obtained. Obtained. By using such substantial taper masks 73 to 77, the paper angles φ8 of the material to be etched 71 and 72 can be made to be close to the vertical angle in the laminated film such as MRAM (here, φ6 < φ7 <φ8).

또한 강자성재료로서 생각할 수 있는 것은, 주로 Fe, Co, Ni, Mn 또는 그 화합물이고, 그것들은 어느 것이나 난에칭재로서 알려져 있다. 또한 도면 중, 77은 마스크이다. Moreover, what can be considered as a ferromagnetic material is mainly Fe, Co, Ni, Mn, or its compound, and all of them are known as a non-etching material. In the figure, 77 is a mask.

이상의 예는 피에칭재의 측벽을 대략 수직형상으로 하기 위하여, 마스크형상 또는 실질적인 테이퍼 마스크형상을 연구하는 방법을 설명하여 왔으나, 이하에 설명하는 본원 발명은, 에칭조건의 변경에 의해 피에칭재의 측벽을 수직형상으로 할 수 있는 방법이다. In the above example, a method of studying a mask shape or a substantially tapered mask shape has been described in order to make the sidewall of the etching target material substantially vertical. However, the present invention described below changes the sidewall of the etching target material by changing etching conditions. This can be done vertically.

상기한 바와 같이 마스크 또는 피에칭재의 측벽에의 퇴적율(rd)과 바닥면의 에칭율(re)과의 비 rd/re로 에칭의 테이퍼각도가 정해지고, rd/re가 작을 수록 피에칭재 측벽의 테이퍼각도를 수직에 가깝게 할 수 있다. As described above, the taper angle of etching is determined by the ratio rd / re of the deposition rate rd to the sidewall of the mask or the etching target material and the etching rate re of the bottom surface, and the smaller the rd / re, the lower the sidewall of the etching target material. The taper angle of can be made close to vertical.

지금까지는 진공용기(도 3의 104)의 벽에 퇴적물이 부착되기 어려운 조건하에서 에칭을 행하여 왔으나, 퇴적물의 부착을 줄이기 위해서는 진공용기 내의 반응생성물의 농도를 낮추는 것이 유효하다. 진공용기의 벽에 퇴적물이 부착하지 않는 조건하에서는, 기상 중의 반응생성물의 농도를 감소시키기 위해서는 기상 중의 반응생성물을 진공용기 밖으로 배기시키거나, 마스크나 피에칭재의 측벽에 부착시키거나 하는 수 밖에 방법이 없다. 따라서 실제로는 진공용기의 벽에 퇴적물이 부착하지 않는 조건하에서는 기상 중의 반응생성물의 농도는 높게 유지되어 버린다. Until now, etching has been performed under conditions where deposits are hard to adhere to the walls of the vacuum vessel (104 in FIG. 3). However, in order to reduce the deposition of the deposit, it is effective to lower the concentration of the reaction product in the vacuum vessel. Under conditions where deposits do not adhere to the walls of the vacuum vessel, in order to reduce the concentration of the reaction product in the gas phase, the only option is to exhaust the reaction product in the gas phase out of the vacuum vessel or to attach it to the sidewall of the mask or etching target material. none. Therefore, in reality, the concentration of the reaction product in the gas phase is maintained under the condition that the deposit does not adhere to the wall of the vacuum vessel.

그러나 도 3에 있어서 부하(115)의 임피던스를 낮추어 정전결합 안테나(118)에 흐르는 전류를 작게 함으로써, 진공용기(104)의 벽에 반응생성물을 부착하기 쉽게 할 수 있다. 이 때 기상 중의 반응생성물은 진공용기의 벽에 부착함으로써 그 농도가 감소하기 때문에 기상으로부터 웨이퍼에 입사하는 반응생성물의 양은 감소한다. However, in FIG. 3, by lowering the impedance of the load 115 to reduce the current flowing through the electrostatic coupling antenna 118, the reaction product can be easily attached to the wall of the vacuum vessel 104. At this time, since the concentration of the reaction product in the gas phase is reduced by adhering to the wall of the vacuum vessel, the amount of the reaction product incident on the wafer from the gas phase is reduced.

그 결과, 마스크 및 피에칭재의 측벽에의 퇴적물의 퇴적이 감소하고, 따라서 측벽이 대략 90도의 마스크를 사용하였다 하여도 피에칭재의 측벽이 수직에 가까운 형상이 얻어진다. As a result, deposition of deposits on the sidewalls of the mask and the etched material is reduced, so that even when the sidewall is used with a mask of approximately 90 degrees, the shape of the sidewall of the etched material close to vertical is obtained.

단, 진공용기의 벽에 퇴적물이 부착되면, 플라즈마의 상태가 변화하거나 파티클의 발생원인이 되거나 하기 때문에, 퇴적물은 정기적으로 제거할 필요가 있다. 따라서 예를 들면 1매 또는 복수매의 웨이퍼처리가 끝날 때마다 퇴적물 제거처리[즉 정전결합안테나(118)에 흐르는 전류를 크게 하는 등의 처리]를 행하도록 한다. However, when deposits adhere to the walls of the vacuum vessel, the state of the plasma changes or causes the generation of particles. Therefore, the deposits need to be removed periodically. Therefore, for example, each time one or more wafers are finished, a deposit removal process (that is, a process such as increasing the current flowing through the electrostatic coupling antenna 118) is performed.

이 때, 웨이퍼지지대(시료대)(109)의 온도를 에칭시보다도 높게 함으로써 웨이퍼지지대(109)에는 퇴적물을 부착시키지 않도록 하여 퇴적물을 재빨리 진공용기 (104)의 밖으로 배기시키도록 하여도 좋다. 또는 반대로 웨이퍼지지대(109)의 온도를 낮게 하여 적극적으로 지지대 또는 지지대의 위에 얹은 웨이퍼에 퇴적물을 부착시켜 퇴적물이 지지대 또는 지지대의 위에 얹은 웨이퍼로부터 반사되지 않도록 하여, 퇴적물이 다시 진공용기의 벽에 부착되는 것을 방지하여 퇴적물의 배기를 촉진시키도록 하여도 좋다.At this time, by making the temperature of the wafer support (sample stand) 109 higher than at the time of etching, the deposit may not be attached to the wafer support 109 so that the deposit can be quickly exhausted out of the vacuum vessel 104. Or conversely, by lowering the temperature of the wafer support 109 and actively depositing the deposit on the support or wafers on the support so that the deposits are not reflected from the support or wafers on the support, the deposits again adhere to the walls of the vacuum vessel. It may be prevented from accelerating to accelerate the evacuation of the deposit.

본 발명에 의하면, 측벽이 수직인 가공형상을 얻기 어려운 재료의 에칭에 있어서, 테이퍼형상 마스크 등을 사용함으로써, 측벽이 수직에 가까운 에칭형상이 얻어지므로, 고기능의 반도체장치, 또는 집적도가 높은 반도체장치를 작성할 수 있다. According to the present invention, the etching of the sidewalls close to vertical is obtained by using a tapered mask or the like in the etching of a material in which the sidewalls are not vertically processed. Thus, a highly functional semiconductor device or a highly integrated semiconductor device can be obtained. You can write

Claims (24)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 기판 위에 형성된 적어도, Fe, Co, Mn, Ni, Pt, Ru, RuO2, Ta, Ir, IrO2, Os, Pd, Au, Ti, TiOx, SrRuO3, (La, Sr)CoO3, Cu(Ba, Sr)TiO3, SrTiO3, BaTiO3, SrTa2O6, Sr2Ta2O7, ZnO, Al2O3, ZrO2, HfO2, Ta2O5, Pb(Zr, Ti)O3, Pb(Zr, Ti)Nb2O8, (Pb, La)(Zr, Ti)O3, PbTiNbOx, SrBi2Ta2O9, SrBi2, (Ta, Nb)2O9, Bi4Ti3O12, BiSiOx, Bi4-xLaxTi3O12, GaAs, InTi 중의 어느 하나를 함유하는 난에칭재의 막과 그 위에 형성한 산화실리콘 또는 금속으로 이루어지는 하드 마스크를 이용하고, 상기 막을 플라즈마를 이용하여 에칭하는 난에칭재의 에칭방법에 있어서,At least Fe, Co, Mn, Ni, Pt, Ru, RuO 2 , Ta, Ir, IrO 2 , Os, Pd, Au, Ti, TiO x , SrRuO 3 , (La, Sr) CoO 3 , Cu (Ba, Sr) TiO 3 , SrTiO 3 , BaTiO 3 , SrTa 2 O 6 , Sr 2 Ta 2 O 7 , ZnO, Al 2 O 3 , ZrO 2 , HfO 2 , Ta 2 O 5 , Pb (Zr, Ti) O 3 , Pb (Zr, Ti) Nb 2 O 8 , (Pb, La) (Zr, Ti) O 3 , PbTiNbO x , SrBi 2 Ta 2 O 9 , SrBi 2 , (Ta, Nb) 2 O 9 , Bi 4 Ti 3 O 12 , BiSiO x , Bi 4-x La x Ti 3 O 12 , In the etching method of the egg etching material which etches this film using a plasma using the hard-mask which consists of a film of the egg etching material containing GaAs and InTi, and the silicon oxide or metal formed on it, 상기 하드 마스크 측벽의 상기 막과 접하는 부분의 상기 기판의 표면에 대한 테이퍼(θ) 각도가 tanφ= (re-rd)/ ((rd-re ×cosθ) ×sinθ)(여기서 φ는 난에칭재의 테이퍼 각도, re는 난에칭재의 에칭속도, rd는 반응생성물의 상기 난에칭재의 측벽에의 퇴적율이다)로 주어지는 90도 미만의 하드 마스크를 이용하여 적어도 염소를 함유하는 가스에 의하여 상기 막을 에칭하고, 그것에 의하여 에칭후의 상기 막의 상기 기판의 표면에 대한 테이퍼 각도(φ)를 상기 하드 마스크의 테이퍼 각도(φ) 이상으로 하는 단계를 구비하는 것을 특징으로 하는 난에칭재의 에칭방법.The taper (θ) angle with respect to the surface of the substrate at the portion in contact with the film of the hard mask sidewall is tanφ = (re-rd) / ((rd-re × cosθ) × sinθ), where φ is the taper of the hard etching material. Etch the film by a gas containing at least chlorine using a hard mask of less than 90 degrees given by the angle, re is the etching rate of the egg etch material, rd is the deposition rate of the reaction product on the sidewall of the egg etch material). And the taper angle (phi) with respect to the surface of the said board | substrate of the said film after etching is made more than the taper angle (phi) of the said hard mask. 제 22항에 있어서,The method of claim 22, 상기 산화 실리콘 또는 금속으로 이루어지는 하드 마스크는, 산화실리콘, 질화실리콘, 티탄, 질화티탄, 산화티탄, 알루미나 중의 하나 이상을 함유하는 것을 특징으로 하는 난에칭재의 에칭방법.The hard mask made of silicon oxide or metal contains at least one of silicon oxide, silicon nitride, titanium, titanium nitride, titanium oxide, and alumina. 제 22항에 있어서,The method of claim 22, 상기 하드 마스크의 측벽의 상기 막과 접하는 부분의 상기 기판의 표면에 대한 테이퍼(θ) 각도가 tanφ= (re-rd)/ ((rd-re ×cosθ) ×sinθ)(여기서 φ는 난에칭재의 테이퍼 각도, re는 난에칭재의 에칭속도, rd는 반응생성물의 상기 난에칭재의 측벽에의 퇴적율이다)로 주어지는 90도 미만이 되도록 상기 하드 마스크를 형성하는 건식에칭과 습식에칭을 병용한 단계의 다음에 상기 하드 마스크를 이용하여 적어도 염소를 함유하는 가스에 의하여 상기 막을 에칭하는 단계를 구비하는 것을 특징으로 하는 난에칭재의 에칭방법.The taper (θ) angle with respect to the surface of the substrate in a portion in contact with the film on the sidewall of the hard mask is tanφ = (re-rd) / ((rd-re × cosθ) × sinθ), where φ is a hard etching material. A combination of dry etching and wet etching forming the hard mask to be less than 90 degrees given by the taper angle, re is the etching rate of the hard etching material, and rd is the deposition rate of the reaction product on the sidewall of the hard etching material). Etching the film by at least a gas containing chlorine using the hard mask.
KR1020020012947A 2002-03-11 2002-03-11 Etching method of hardly-etched material and semiconductor fabricating method and apparatus using the method KR100789894B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020012947A KR100789894B1 (en) 2002-03-11 2002-03-11 Etching method of hardly-etched material and semiconductor fabricating method and apparatus using the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020012947A KR100789894B1 (en) 2002-03-11 2002-03-11 Etching method of hardly-etched material and semiconductor fabricating method and apparatus using the method

Publications (2)

Publication Number Publication Date
KR20030073399A KR20030073399A (en) 2003-09-19
KR100789894B1 true KR100789894B1 (en) 2007-12-28

Family

ID=41627907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020012947A KR100789894B1 (en) 2002-03-11 2002-03-11 Etching method of hardly-etched material and semiconductor fabricating method and apparatus using the method

Country Status (1)

Country Link
KR (1) KR100789894B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020053571A (en) * 2000-12-27 2002-07-05 한신혁 Method for forming a conductor pattern of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020053571A (en) * 2000-12-27 2002-07-05 한신혁 Method for forming a conductor pattern of semiconductor device

Also Published As

Publication number Publication date
KR20030073399A (en) 2003-09-19

Similar Documents

Publication Publication Date Title
US6436838B1 (en) Method of patterning lead zirconium titanate and barium strontium titanate
US6942813B2 (en) Method of etching magnetic and ferroelectric materials using a pulsed bias source
US20030176073A1 (en) Plasma etching of Ir and PZT using a hard mask and C12/N2/O2 and C12/CHF3/O2 chemistry
US6054391A (en) Method for etching a platinum layer in a semiconductor device
US6296777B1 (en) Structuring process
JP4562482B2 (en) Ferroelectric capacitor structure and manufacturing method thereof
US6454956B1 (en) Structuring method
KR100629021B1 (en) Structuring method
US7618894B2 (en) Multi-step selective etching for cross-point memory
US6835665B2 (en) Etching method of hardly-etched material and semiconductor fabricating method and apparatus using the method
JP3840123B2 (en) Etching method for difficult-to-etch materials
US7316961B2 (en) Method of manufacturing semiconductor device
JP4109135B2 (en) Etching method for difficult-to-etch materials
KR100789894B1 (en) Etching method of hardly-etched material and semiconductor fabricating method and apparatus using the method
US6764896B2 (en) Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching
Chung et al. Inductively coupled plasma etching of a Pb (ZrxTi1− x) O3 thin film in a HBr/Ar plasma
US7015049B2 (en) Fence-free etching of iridium barrier having a steep taper angle
TW550701B (en) Etching method of hardly-etched material and semiconductor fabricating method and apparatus using the method
JP2000196032A (en) Manufacture of capacitor and the capacitor
US20010055884A1 (en) Method for fabricating semiconductor device
KR100724624B1 (en) Capacitor making methods of ferroelectric random access memory
JP2000183287A (en) Etching method of dielectric thin film and semiconductor device
JP3717383B2 (en) Ferroelectric film etching method
US7267996B2 (en) Iridium etching for FeRAM applications
JP2003031581A (en) Semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131202

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141203

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee