KR100782911B1 - Method of forming uniformly distributed nanocrystal and device of including the nanocrystal - Google Patents

Method of forming uniformly distributed nanocrystal and device of including the nanocrystal Download PDF

Info

Publication number
KR100782911B1
KR100782911B1 KR1020060076058A KR20060076058A KR100782911B1 KR 100782911 B1 KR100782911 B1 KR 100782911B1 KR 1020060076058 A KR1020060076058 A KR 1020060076058A KR 20060076058 A KR20060076058 A KR 20060076058A KR 100782911 B1 KR100782911 B1 KR 100782911B1
Authority
KR
South Korea
Prior art keywords
nanocrystal
forming
substrate
mask layer
nanocrystals
Prior art date
Application number
KR1020060076058A
Other languages
Korean (ko)
Inventor
최양규
류승완
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020060076058A priority Critical patent/KR100782911B1/en
Application granted granted Critical
Publication of KR100782911B1 publication Critical patent/KR100782911B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40114Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)

Abstract

A method of forming uniformly nanocrystal and a device having the nanocrystal are provided to form the nanocrystal having high controllability of density and dimension and control a distance easily between nanocrystals. A first mask layer(403a) and a second mask layer(403b) are formed on a substrate. A first nanocrystal forming material(404a) is applied onto one side of the substrate at an inclined angle by using the first mask layer as a mask, and a second nanocrystal forming material(404b) is applied onto the other side of the substrate at an inclined angle by using the second mask layer as a mask. A third nanocrystal forming material(404c) is applied onto the substrate at a right angle by using the first nanocrystal forming material formed on the first mask layer and the second nanocrystal forming material formed on the second mask layer as a mask.

Description

나노결정을 균일하게 형성하는 방법 및 나노결정을 포함하는 소자{METHOD OF FORMING UNIFORMLY DISTRIBUTED NANOCRYSTAL AND DEVICE OF INCLUDING THE NANOCRYSTAL}METHOD OF FORMING UNIFORMLY DISTRIBUTED NANOCRYSTAL AND DEVICE OF INCLUDING THE NANOCRYSTAL}

도 1은 종래의 나노결정이 포함된 저전압 기억소자의 단면도를 도시한 것이다.1 is a cross-sectional view of a low voltage memory device including a conventional nanocrystal.

도 2는 종래의 부유 게이트가 포함된 실리콘 나노결정계 기억소자의 단면도이다.2 is a cross-sectional view of a silicon nanocrystalline memory device including a conventional floating gate.

도 3은 종래의 부유 게이트가 포함된 고속 장기 기억 시간의 나노결정 기억소자의 제조방법을 도시한 것이다.3 illustrates a method of manufacturing a nanocrystalline memory device having a fast long-term storage time including a conventional floating gate.

도 4는 본 발명의 제1 실시예에 따른 균일한 나노결정을 형성하는 방법을 도시한 것이다.4 illustrates a method of forming uniform nanocrystals according to a first embodiment of the present invention.

도 5는 본 발명의 제2 실시예에 따른 균일한 나노결정을 형성하는 방법을 도시한 것이다.5 illustrates a method of forming uniform nanocrystals according to a second embodiment of the present invention.

도 6은 본 발명의 제3 실시예에 따른 균일한 나노결정을 형성하는 방법을 도시한 것이다.6 illustrates a method of forming uniform nanocrystals according to a third embodiment of the present invention.

도 7은 일함수가 상이한 물질을 이용하여 본 발명의 제1 내지 제3 실시예에 따른 균일한 나노결정을 형성하는 방법을 도시한 것이다.FIG. 7 illustrates a method for forming uniform nanocrystals according to the first to third embodiments of the present invention using materials having different work functions.

본 발명은 나노결정을 균일하게 형성하는 방법 및 그 나노결정을 포함하는 소자에 관한 것이다.The present invention relates to a method for uniformly forming nanocrystals and an element comprising the nanocrystals.

전자 기기에서 소비 전력의 절감 및 소형화를 위해서는 집적도가 높고 소비 전력이 낮으며 전기적으로 소거 및 기입이 가능한 비휘발성을 갖는 기억소자가 필요하다. 이러한 비휘발성을 갖는 기억소자는 채널 영역과 게이트 영역 사이에 부유 게이트가 형성된다. 이러한 부유 게이트는 캐리어 제한 영역으로서 동작한다. In order to reduce power consumption and miniaturization in electronic devices, a memory device having a high density, low power consumption, and nonvolatile memory capable of being electrically erased and written is required. In the nonvolatile memory device, a floating gate is formed between the channel region and the gate region. This floating gate acts as a carrier confined region.

그러나, 비휘발성을 갖는 기억소자는 핫 캐리어(hot carriers)로 인한 신뢰성 저하 측면에서 부유 게이트로의 전하의 주입 및 제거의 회수가 제한되기 때문에 기입 및 소거 동작이 제한된다. 또한, 비휘발성을 갖는 기억소자는 비휘발성을 유지하기 위해 비교적 두꺼운 절연막을 필요로 하기 때문에 10V 이상의 큰 전압이 인가되어야 한다. 따라서, 높은 전압이 인가됨에 따라 핫 캐리어가 생성되고, 생성된 핫 캐리어에 의한 트랩의 형성과 계면에서의 반응 및 핫 캐리어의 완화로 인하여 절연막의 열화가 발생하는 단점이 있다. 또한, 비휘발성을 갖는 기억소자는 기입 및 소거 동작이 부유 게이트로의 충전 및 방전을 통해 흐르는 미소 전류에 의해 행해지므로 충전 및 방전 시간이 밀리초 단위로 길어진다.However, nonvolatile memory devices have limited write and erase operations because the number of times of injection and removal of charges into the floating gate is limited in view of a decrease in reliability due to hot carriers. In addition, since a memory device having a nonvolatile requires a relatively thick insulating film to maintain the nonvolatile, a large voltage of 10 V or more must be applied. Therefore, there is a disadvantage in that hot carriers are generated as a high voltage is applied, and deterioration of the insulating layer occurs due to trap formation by the generated hot carriers, reaction at the interface, and relaxation of the hot carriers. In addition, in the nonvolatile memory device, since the write and erase operations are performed by the minute current flowing through the charge and discharge to the floating gate, the charge and discharge time is increased in millisecond units.

이러한 단점을 극복하기 위하여 도 1에 도시된 바와 같이, 종래의 나노결정 이 포함된 비휘발성 저전압 기억소자가 개발되었다.In order to overcome this disadvantage, as shown in FIG. 1, a nonvolatile low voltage memory device including a conventional nanocrystal has been developed.

도 1의 (a)에 도시된 바와 같이, 종래의 나노결정이 포함된 저전압 기억소자는 반도체 기판(106) 상에 하부 절연층(112), 부유 게이트(104), 상부 절연층(102) 및 제어 게이트(100)를 순차적으로 형성한다. 하부 절연층(112), 부유 게이트(104), 상부 절연층(102), 제어 게이트(100)를 제거한 후 소스 영역(108) 및 드레인 영역(110)을 형성함으로서 단위 기억소자를 형성한다. 여기서, 부유 게이트(104)는 도 1의 (b)에 도시한 바와 같이, 지름 1nm ∼ 20nm의 반도체 재료로 구성한 클러스터(cluster) 또는 섬(island)(122)으로 형성된다. 채널 영역(106)과 부유 게이트(104) 사이의 절연층(112)을 전자가 터널 효과에 의해 직접 통과할 수 있을 때까지 얇게 형성함과 동시에, 부유 게이트(104)의 에너지 준위를 채널 영역(106)보다 낮게 하여, 트랩 된 전자가 쉽게 빠져나갈 수 없도록 형성되었다.As shown in FIG. 1A, a low voltage memory device including a conventional nanocrystal includes a lower insulating layer 112, a floating gate 104, an upper insulating layer 102, and a semiconductor substrate 106. The control gate 100 is formed sequentially. After removing the lower insulating layer 112, the floating gate 104, the upper insulating layer 102, and the control gate 100, the unit memory device is formed by forming the source region 108 and the drain region 110. Here, the floating gate 104 is formed of a cluster or island 122 composed of a semiconductor material having a diameter of 1 nm to 20 nm, as shown in Fig. 1B. The insulating layer 112 between the channel region 106 and the floating gate 104 is made thin until electrons can pass directly by the tunnel effect, and at the same time, the energy level of the floating gate 104 is formed in the channel region ( Lower than 106), trapped electrons cannot be easily escaped.

상술한 부유 게이트(104)가 포함된 종래의 기억소자는 도 2를 참조하면, 소스 영역(206)과 드레인 영역(207)이 형성된 반도체 기판(201)상에 두께 1.1nm ∼ 1.8nm의 터널 절연막(202)이 형성된다. 터널 절연막(202)상에 CVD(Chemical Vapour Deposition)를 이용하여 지름 5nm, 간격 5nm, 밀도가 1×1O12cm-2인 나노결정(203)이 형성된다. 또한, 나노결정(203)상에 제어 게이트 절연막(204)이 형성되어, 제어 게이트 절연막(204)상에 두께 7nm의 SiO2가 퇴적되어 제어 게이트(205)가 형성되었다.In the conventional memory device including the floating gate 104 described above, referring to FIG. 2, a tunnel insulating film having a thickness of 1.1 nm to 1.8 nm is formed on a semiconductor substrate 201 in which a source region 206 and a drain region 207 are formed. 202 is formed. A nanocrystal 203 having a diameter of 5 nm, an interval of 5 nm, and a density of 1 × 10 12 cm -2 is formed on the tunnel insulating film 202 by using chemical vapor deposition (CVD). Further, a control gate insulating film 204 was formed on the nanocrystal 203, and SiO 2 having a thickness of 7 nm was deposited on the control gate insulating film 204 to form a control gate 205.

그러나, 상술한 종래의 기억소자는 SiO2 막 표면에 우발적으로 존재하는 나 노결정, 또는 CVD 프로세스 초기에 발생하는 랜덤인 결정핵 주위에 섬 형태로 성장하는 나노결정을 이용하는 것이기 때문에, 나노결정 밀도나 나노결정의 크기가 제어되지 않는 단점이 있다.However, since the conventional memory device described above uses nanocrystals that are accidentally present on the SiO 2 film surface or nanocrystals that grow in the form of islands around random crystal nuclei that occur early in the CVD process, nanocrystal density The disadvantage is that the size of the nanocrystals is not controlled.

또한, 앞서 설명한 부유 게이트(104)가 포함된 종래의 다른 기억소자는 도 3의 (a)에 도시된 바와 같이, 반도체 기판(301)상에 5nm ∼ 20nm의 열산화막(302)이 형성된다. 열산화막(302)이 형성된 후 도 3의 (b)에 도시된 바와 같이, 높은 도우즈(high-dose)의 실리콘(Si) 또는 게르마늄(Ge)이 과포화 될 때까지 열산화막(302)에 이온주입 되고, 질소(N2) 분위기에서, 950℃, 30분간의 열처리가 되어, 열산화막(302)에 지름 5nm의 실리콘(Si) 또는 게르마늄(Ge)의 나노결정(303)이 성장되고, 반도체 기판(301)에 소정의 간격으로 소스 영역(305)과 드레인 영역(306)이 형성된다. 여기서, 이온주입은 5keV, 5×1015cm-2의 조건하에서 행해진다. 다음으로, 도 3의 (c)에 도시된 바와 같이, 열산화막(302)상에 게이트 전극(304)이 형성된다.In another conventional memory device including the floating gate 104 described above, a thermal oxide film 302 of 5 nm to 20 nm is formed on the semiconductor substrate 301 as shown in FIG. After the thermal oxide film 302 is formed, as shown in (b) of FIG. 3, ions are formed in the thermal oxide film 302 until the high-dose silicon (Si) or germanium (Ge) is supersaturated. Injected and subjected to heat treatment at 950 ° C. for 30 minutes in a nitrogen (N 2 ) atmosphere to grow a nanocrystal 303 of silicon (Si) or germanium (Ge) having a diameter of 5 nm on the thermal oxide film 302, and the semiconductor. The source region 305 and the drain region 306 are formed in the substrate 301 at predetermined intervals. Here, ion implantation is performed on 5 keV and 5 * 10 <15> cm <-2> conditions. Next, as shown in FIG. 3C, the gate electrode 304 is formed on the thermal oxide film 302.

그러나, 상술한 기억소자는 열산화막(302)에 실리콘(Si) 또는 게르마늄(Ge)을 이온주입한 후 열처리하여, 열산화막(302)에 나노결정을 성장키기 때문에, 주입 이온 농도는 깊이 방향으로 분포하여, 열산화막(302)의 이온농도를 균일하게 할 수 없는 단점이 있다. 또한, 농도 분포에 격차가 있는 상태로 열처리를 행하므로, 열산화막(302)의 깊이 방향의 나노결정 밀도도 분포를 갖게 되고, 나노결정 밀도, 나노결정의 크기 및 나노결정과 채널 사이의 터널링 절연막의 두께를 제어하기가 어려운 단점이 있다.However, since the above-described memory device implants silicon (Si) or germanium (Ge) into the thermal oxide film 302 and heat-treats it to grow nanocrystals in the thermal oxide film 302, the implanted ion concentration is in the depth direction. As a result, the ion concentration of the thermal oxide film 302 cannot be made uniform. In addition, since the heat treatment is performed in a state where there is a gap in the concentration distribution, the nanocrystal density in the depth direction of the thermal oxide film 302 is also distributed, and the nanocrystal density, the size of the nanocrystal, and the tunneling insulating film between the nanocrystal and the channel. It is difficult to control the thickness of the disadvantage.

결국, 종래의 부유 게이트가 형성된 기억소자는 나노결정 밀도나 나노결정의 크기를 제어할 수 없었고, 열산화막(302)의 이온농도를 균일하게 할 수 없었으며, 나노결정과 채널사이의 터널링 절연막의 두께를 제어하기가 어려웠다.As a result, in the conventional memory device in which the floating gate is formed, the nanocrystal density and the size of the nanocrystal cannot be controlled, the ion concentration of the thermal oxide film 302 cannot be uniform, and the tunneling insulating film between the nanocrystal and the channel cannot be controlled. It was difficult to control the thickness.

상술한 문제점을 해결하기 위한 본 발명의 목적은, 밀도 및 크기의 제어성이 높고 격차가 적은 나노결정을 형성할 수 있는 제조 방법 및 그 구조를 제공하는 것에 있다.An object of the present invention for solving the above-described problems is to provide a manufacturing method and a structure thereof capable of forming nanocrystals having high controllability in density and size and small gaps.

또한, 상술한 제조방법 및 그 구조에 의하여 임계 전압 및 기입 성능 등의 특성 격차가 적고, 고속의 재기입이 가능하며, 비휘발성을 갖는 기억소자를 제공하는 것에 있다.In addition, the above-described manufacturing method and structure thereof provide a memory device having a small characteristic gap such as a threshold voltage and a write performance, enabling fast rewriting, and having a nonvolatile memory.

상술한 과제를 해결하기 위한 본 발명에 따른 나노결정을 균일하게 형성하는 방법은 균일한 나노결정을 형성하는 방법은 (a) 기판상에 제1 마스크층과 제2 마스크층을 서로 이격되게 형성하는 단계, (b) 상기 제1 마스크층을 마스크로 하여 상기 기판 상면의 일측에 대하여 비스듬한 각도인 제1 경사각으로 제1 나노결정 형성물질을 상기 제2 마스크층과 인접한 기판상에 입사하는 단계, (c) 상기 제2 마스크층을 마스크로 하여 상기 기판 상면의 타측에 대하여 비스듬한 각도인 제2 경사각으로 제2 나노결정 형성물질을 상기 제1 마스크층과 인접한 기판상에 입사하는 단계, (d) 상기 제2 마스크층을 향하여 돌출된 형태로 상기 제1 마스크층 상에 형성된 제1 나노결정 형성물질과 상기 제1 마스크층을 향하여 돌출된 형태로 상기 제2 마스크층상에 형성된 제2 나노결정 형성물질을 마스크로 하여 제3 나노결정 형성물질을 상기 기판에 대하여 수직인 제3 경사각으로 상기 기판상에 입사하는 단계 및 (e) 상기 제1 및 제2 마스크층을 제거하는 단계를 포함하는 것을 특징으로 한다.Method of forming a nanocrystal uniformly according to the present invention for solving the above problems is a method of forming a uniform nanocrystal (a) forming a first mask layer and a second mask layer on the substrate spaced apart from each other (B) injecting the first nanocrystal forming material onto the substrate adjacent to the second mask layer at a first inclination angle at an oblique angle with respect to one side of the upper surface of the substrate using the first mask layer as a mask; c) injecting a second nanocrystal forming material onto the substrate adjacent to the first mask layer at a second inclination angle at an oblique angle with respect to the other side of the upper surface of the substrate using the second mask layer as a mask, (d) A first nanocrystal-forming material formed on the first mask layer in a form protruding toward the second mask layer and a second b formed on the second mask layer in a form protruding toward the first mask layer; Incorporating a third nanocrystal forming material on the substrate at a third inclination angle perpendicular to the substrate using the crystal forming material as a mask, and (e) removing the first and second mask layers. It is characterized by.

여기서, 상기 (e)단계 이후에, 상기 기판에 형성된 상기 제1 내지 제3 나노결정 형성물질을 등간격의 복수의 구형(spherical) 나노결정으로 형성하는 단계; 를 더 포함하는것이 바람직하다.Here, after the step (e), forming the first to third nanocrystal forming material formed on the substrate into a plurality of spherical nanocrystals of equal intervals; It is preferable to further include.

여기서, 상기 구형 나노결정은, 10Torr 이하의 가스분위기에서 열처리되어 형성되는 것이 바람직하다.Here, the spherical nanocrystals are preferably formed by heat treatment in a gas atmosphere of 10 Torr or less.

여기서, 상기 제1 또는 제2 경사각은 다음 식을 만족하는, Θ=tan-1(B/A), 여기서, Θ은 제1 또는 제2 경사각이고, B는 상기 제1 또는 제2 마스크층의 높이이고, A는 상기 제1 마스크층의 일면으로부터 상기 제2 마스크층의 일면까지의 거리인 것이 바람직하다.Wherein the first or second tilt angle satisfies the following equation, Θ = tan −1 (B / A), where Θ is the first or second tilt angle and B is the angle of the first or second mask layer. It is preferable that A is the height from one surface of the first mask layer to one surface of the second mask layer.

삭제delete

여기서, 상기 제1 내지 제3 나노결정 형성물질은 일함수가 각각 상이한 물질인 것이 바람직하다.Here, it is preferable that the first to third nanocrystal forming materials are materials having different work functions.

또한, 본 발명에 따른 균일한 나노결정을 형성하는 방법은 (a) 제1 기판상에 형성된 제2 기판을 사이에 두고 상기 제1 기판상에 제1 마스크층과 제2 마스크층을 형성하는 단계, (b) 상기 제1 마스크층을 마스크로 하여 상기 제1 마스크층 상면에 대하여 비스듬한 각도인 제1 경사각으로 제1 나노결정 형성물질을 상기 제2 기판의 일측면 상에 입사하는 단계, (c) 상기 제2 마스크층을 마스크로 하여 상기 제2 마스크층 상면에 대하여 비스듬한 각도인 제2 경사각으로 제2 나노결정 형성물질을 상기 제2 기판의 타측면 상에 입사하는 단계 및 (d) 상기 제1 및 제2 마스크층을 제거하는 단계를 포함하는 것을 특징으로 한다.In addition, the method for forming a uniform nanocrystal according to the present invention comprises the steps of (a) forming a first mask layer and a second mask layer on the first substrate with a second substrate formed on the first substrate therebetween; (b) injecting a first nanocrystal forming material on one side of the second substrate at a first inclination angle at an oblique angle with respect to an upper surface of the first mask layer using the first mask layer as a mask, (c (B) injecting a second nanocrystal forming material onto the other side of the second substrate at a second inclination angle at an oblique angle with respect to an upper surface of the second mask layer using the second mask layer as a mask; and (d) Removing the first and second mask layers.

여기서, 상기 (d)단계 이후에, 상기 제2 기판의 일측면 또는 타측면에 형성된 상기 제1 및 제2 나노결정 형성물질을 등간격의 복수의 구형 나노결정으로 형성하는 단계; 를 더 포함하는 것이 바람직하다.Here, after the step (d), the step of forming the first and second nanocrystal forming material formed on one side or the other side of the second substrate into a plurality of spherical nanocrystals of equal intervals; It is preferable to further include.

여기서, 상기 구형 나노결정은, 10Torr 이하의 가스분위기에서 열처리되어 형성되는 것이 바람직하다.Here, the spherical nanocrystals are preferably formed by heat treatment in a gas atmosphere of 10 Torr or less.

여기서, 상기 제1 또는 제2 경사각은 다음 식을 만족하는, 0°<Θ≤tan-1(B/A) 여기서, Θ은 제1 또는 제2 경사각이고, B는 상기 제1 또는 제2 마스크층의 높이이고, A는 상기 제1 마스크층의 일면으로부터 상기 제2 마스크층의 일면까지의 거리인 것이 바람직하다.Wherein the first or second tilt angle satisfies the following equation: 0 ° <Θ ≦ tan −1 (B / A) where Θ is the first or second tilt angle and B is the first or second mask It is preferable that it is the height of a layer, and A is the distance from one surface of the said 1st mask layer to one surface of the said 2nd mask layer.

여기서, 상기 제1 나노결정 형성물질은 상기 제1 경사각에 따라 이격되어 상기 제2 기판의 일측면 상에 둘 이상 형성되고, 상기 제1 경사각에 따라 각각 상이한 일함수를 갖고,상기 제2 나노결정 형성물질은 상기 제2 경사각에 따라 이격되어 상기 제2 기판의 타측면 상에 둘 이상 형성되고, 상기 제2 경사각에 따라 각각 상이한 일함수를 갖는 것이 바람직하다.Here, the first nanocrystal forming material is formed on at least two sides on one side of the second substrate spaced apart according to the first inclination angle, each having a different work function according to the first inclination angle, the second nanocrystal It is preferable that at least two forming materials are formed on the other side of the second substrate by being spaced apart according to the second inclination angle, and have different work functions according to the second inclination angle.

또한, 본 발명에 따른 균일한 나노결정을 형성하는 방법은 (a) 기판 상에 나노입자를 형성하는 단계, (b) 상기 나노입자 상에 복수의 나노결정 형성물질을 서로 다른 입사각으로 입사하는 단계 및 (c) 상기 나노입자를 제거하는 단계를 포함하는 것을 특징으로 한다.In addition, the method for forming a uniform nanocrystal according to the present invention comprises the steps of (a) forming nanoparticles on a substrate, (b) injecting a plurality of nanocrystal forming materials on the nanoparticles at different incidence angles And (c) removing the nanoparticles.

여기서, 상기 나노입자는 폴리스타일렌 나노입자인 것이 바람직하다.Here, the nanoparticles are preferably polystyrene nanoparticles.

삭제delete

삭제delete

여기서, 상기 복수의 나노결정 형성물질의 일함수가 서로 상이한 것이 바람직하다.Here, it is preferable that the work functions of the plurality of nanocrystal forming materials are different from each other.

또한, 본 발명에 따른 나노결정을 포함하는 소자는 기판, 기판에 이격되어 형성된 드레인 및 소오스, 상기 기판 상에 형성된 제1 절연막, 상기 제1 절연막 상에 형성되고, 상기 제1, 제7 및 제12 항 중 어느 한 항의 균일한 나노결정을 형성하는 방법으로 형성된 나노결정을 포함하는 부유 게이트, 부유 게이트 상에 형성된 제2 절연막 및 상기 제2 절연막 상에 형성된 제어 게이트를 포함하는 것을 특징으로 한다.In addition, a device including a nanocrystal according to the present invention is a substrate, a drain and source formed spaced apart from the substrate, a first insulating film formed on the substrate, formed on the first insulating film, the first, seventh and A floating gate comprising nanocrystals formed by the method of forming a uniform nanocrystal according to any one of claims 12, a second insulating film formed on the floating gate and a control gate formed on the second insulating film.

여기서, 상기 나노결정은 지름이 3 내지 5nm인 것이 바람직하다.Here, the nanocrystals are preferably 3 to 5nm in diameter.

또한, 본 발명에 따른 나노결정을 포함하는 소자는 기판; 기판 상에 이격되어 형성된 드레인 및 소오스; 상기 드레인 및 소오스와 연결된 채널; 상기 드레인과 상기 소오스와 이격되어 상기 채널을 감싸도록 형성된 제1 절연막; 상기 제1 절연막을 감싸도록 형성되고, 상기 제1, 제7 및 제12 항 중 어느 한 항의 균일한 나노결정을 형성하는 방법으로 형성된 나노결정을 포함하는 부유 게이트, 상기 부유 게이트를 감싸도록 형성된 제2 절연막; 및 상기 제2 절연막을 감싸도록 형성된 제어 게이트를 포함하는 것을 특징으로 한다.In addition, a device comprising a nanocrystal according to the present invention is a substrate; Drains and sources formed spaced apart on the substrate; A channel connected to the drain and the source; A first insulating layer spaced apart from the drain and the source to surround the channel; A floating gate formed to surround the first insulating layer, the floating gate including nanocrystals formed by a method of forming the uniform nanocrystals of any one of the first, seventh, and twelfth layers; 2 insulating film; And a control gate formed to surround the second insulating film.

여기서, 상기 나노결정은 지름이 3 내지 5nm인 것이 바람직하다.Here, the nanocrystals are preferably 3 to 5nm in diameter.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 제1 실시예에 따른 균일한 나노결정을 형성하는 방법을 도시한 것이다.4 illustrates a method of forming uniform nanocrystals according to a first embodiment of the present invention.

본 발명의 제1 실시예에 따른 균일한 나노결정을 형성하는 방법은 기판상에 제1 및 제2 마스크층(403a, 403b)을 서로 이격되도록 형성한다. 여기서, 기판은 일반적인 물질을 의미하는 것으로, 본 발명의 제1 실시예에서는 반도체 기판(401) 또는 반도체 기판(401)상에 절연막(402)이 형성된 것을 지칭할 수 있다. 여기서, 제1 및 제2 마스크층(403a, 403b)을 형성하는 방법은 공지의 기술에 해당되어 생략한다. 여기서, 설명의 편의를 위하여 기판은 반도체 기판(401)상에 절연막(402)이 형성된 것으로 설명한다. 여기서, 제1 및 제2 마스크층(403a, 403b)은 대기압 이하의 저압하에서 일정한 간격을 두고 병렬로 배열된 포토레지스트, SiO2, SiN4, Al2O3 또는 HfO2과 같은 증착 마스크층인 것이 가장 바람직하다.In the method of forming a uniform nanocrystal according to the first embodiment of the present invention, the first and second mask layers 403a and 403b are formed on the substrate to be spaced apart from each other. Herein, the substrate refers to a general material. In the first embodiment of the present invention, the substrate may refer to the semiconductor substrate 401 or the insulating film 402 formed on the semiconductor substrate 401. Here, the method of forming the first and second mask layers 403a and 403b corresponds to known techniques and will be omitted. Here, for convenience of description, the substrate will be described as an insulating film 402 formed on the semiconductor substrate 401. Here, the first and second mask layers 403a and 403b are deposition mask layers such as photoresist, SiO 2 , SiN 4 , Al 2 O 3, or HfO 2 , which are arranged in parallel at regular intervals under low pressure below atmospheric pressure. Most preferred.

도 4의 (a)에 도시된 바와 같이, 제1 나노결정 형성물질(404a)은 제1 마스크층(403a)을 마스크로 하여 기판(401)의 상면의 일측에 대하여 비스듬한 각도인 제1 경사각(Θ1)으로 제2 마스크층(403b)과 인접한 절연막(402) 상에 정배열 되도록 입사된다. 여기서, 제1 나노결정 형성물질(404a)의 제1 경사각(Θ1)은 제1 마스크층(403a)의 높이(B1)와 제1 마스크층(403a)의 일면으로부터 제2 마스크층(403b)의 일면까지의 거리(A)의 비율(Θ1=tan-1(B1/A))과 같아야 한다. 이러한 방법에 의하여, 제1 나노결정 형성물질(404a)은 제1 경사각(Θ1)으로 입사되어 제1 나노결정 형성물질(404a)이 맞닿는 제1 마스크층(403a)의 상면과 절연막(402)의 상면에 균일하게 분포된 나노선으로 형성된다.As shown in FIG. 4A, the first nanocrystal forming material 404a uses a first mask layer 403a as a mask, and has a first inclination angle at an oblique angle with respect to one side of the upper surface of the substrate 401. The light is incident on the insulating film 402 adjacent to the second mask layer 403b by Θ 1 . Here, the first inclination angle Θ 1 of the first nanocrystal forming material 404a is the second mask layer 403b from the height B 1 of the first mask layer 403a and one surface of the first mask layer 403a. It must be equal to the ratio of distance A to one side of () 1 (tan 1 = tan -1 (B 1 / A)). In this manner, the first nanocrystal forming material 404a is incident at the first inclination angle Θ 1 and the upper surface of the first mask layer 403a to which the first nanocrystal forming material 404a abuts the insulating film 402. It is formed as a nanowire uniformly distributed on the upper surface of.

도 4의 (b)에 도시된 바와 같이, 제2 나노결정 형성물질(404b)은 제2 마스크층(403b)을 마스크로 하여 기판(401)의 상면의 타측에 대하여 비스듬한 각도인 제2 경사각(Θ2)으로 제1 마스크층(403a)과 인접한 절연막(402) 상에 정배열 되도록 입사된다. 여기서, 제2 나노결정 형성물질(404b)의 제2 경사각(Θ2)은 제2 마스크층(403b)의 높이(B2)와 제2 마스크층(403b)의 일면으로부터 제1 마스크층(403a)의 일면까지의 거리(A)의 비율(Θ2=tan-1(B2/A))과 같아야 한다. 이러한 방법에 의하여, 제2 나노결정 형성물질(404b)은 제2 경사각(Θ2)으로 입사되어 제2 나노결정 형성물질(404b)이 입사되는 경로상에 위치한 제2 마스크층(403b)의 상면과 제1 마스크층(403a)과 인접한 절연막(402)의 상면에 균일하게 분포된 나노선으로 형성된다. 여기서, 제1 마스크층(403a)의 높이와 제2 마스크층(403b)의 높이가 동일할 경우의 제2 경사각(Θ2)은 음의 제1 경사각(-Θ1)이 된다.As shown in FIG. 4B, the second nanocrystal forming material 404b has a second inclination angle that is an oblique angle with respect to the other side of the upper surface of the substrate 401 using the second mask layer 403b as a mask. The light is incident on the insulating film 402 adjacent to the first mask layer 403a by Θ 2 . Here, the second inclination angle Θ 2 of the second nanocrystal forming material 404b is the first mask layer 403a from the height B 2 of the second mask layer 403b and one surface of the second mask layer 403b. It must be equal to the ratio of distance A to one side of () 2 = tan -1 (B 2 / A). In this manner, the second nanocrystal forming material 404b is incident on the second inclination angle Θ 2 so that the top surface of the second mask layer 403b is positioned on the path where the second nanocrystal forming material 404b is incident. And nanowires uniformly distributed on an upper surface of the insulating layer 402 adjacent to the first mask layer 403a. Here, when the height of the first mask layer 403a and the height of the second mask layer 403b are the same, the second inclination angle Θ 2 becomes a negative first inclination angle θ 1 .

도 4의 (c)에 도시된 바와 같이, 제3 나노결정 형성물질(404c)은 제2 마스크층(403b)을 향하여 돌출된 형태로 제1 마스크층(403a) 상에 형성된 제1 나노결정 형성물질(404a)과 제1 마스크(403a)층을 향하여 돌출된 형태로 제2 마스크(403b)층 상에 형성된 제2 나노결정 형성물질(404b)을 마스크로하여 기판에 대하여 수직인 제3 경사각(Θ3)으로 입사된다. 여기서, 제3 나노결정 형성물질(404c)의 제3 경사각(Θ3)은 90° 또는 -90°가 가장적합하다. 즉, 도 4의 (a) 및 도 4의 (b)에 의하여 제1 마스크층(403a)상에 제1 나노결정 형성물질(404a)이 형성되고, 제2 마스크층(403b)상에 제2 나노결정 형성물질(404b)이 형성되어 입구가 좁아지기 때문에, 좁아진 입구에 의하여 제3 나노결정 형성물질(404c)은 절연막(402)의 상면에 균일하게 분포된 나노선으로 형성된다. 보다 구체적으로, 제3 나노결정 형성물질(404c)은 제 나노결정 형성물질(404a)과 제2 나노결정 형성물질(404b) 사이의 중간 지점에 나노선 형태로 형성된다.As shown in FIG. 4C, the third nanocrystal forming material 404c is formed on the first mask layer 403a in a form protruding toward the second mask layer 403b. A third inclination angle perpendicular to the substrate with the second nanocrystal forming material 404b formed on the second mask 403b layer as a mask protruding toward the material 404a and the first mask 403a layers ( Θ 3 ) is incident. Here, 90 ° or −90 ° is most suitable for the third inclination angle Θ 3 of the third nanocrystal forming material 404c. That is, the first nanocrystal forming material 404a is formed on the first mask layer 403a by using FIGS. 4A and 4B, and the second mask layer 403b is formed on the second mask layer 403b. Since the nanocrystal forming material 404b is formed to narrow the inlet, the third nanocrystal forming material 404c is formed of nanowires uniformly distributed on the upper surface of the insulating film 402 by the narrowed inlet. More specifically, the third nanocrystal forming material 404c is formed in the form of a nanowire at an intermediate point between the first nanocrystal forming material 404a and the second nanocrystal forming material 404b.

도 4의 (d)에 도시된 바와 같이, 제1 및 제2 마스크층(403a, 403b)을 제거한다. 여기서, 제1 및 제2 마스크층(403a, 403b)을 lift-off 공정을 이용하여 제거하는 것으로, 제1 및 제2 마스크층(403a, 403b)을 제거하면, 제1 및 제2 마스크층(403a, 403b)의 상면에 형성된 제1 및 제2 나노결정 형성물질(404a, 404b)도 제거된다. 여기서, 제1 및 제2 마스크층(403a, 403b)을 선택적으로 제거하는 공정은 공지기술에 해당하여 생략한다.As shown in FIG. 4D, the first and second mask layers 403a and 403b are removed. Here, the first and second mask layers 403a and 403b are removed using a lift-off process, and when the first and second mask layers 403a and 403b are removed, the first and second mask layers ( The first and second nanocrystal forming materials 404a and 404b formed on the top surfaces of 403a and 403b are also removed. Here, the process of selectively removing the first and second mask layers 403a and 403b is omitted according to the known art.

여기서, 상술한 도 4의 (a) 내지 도 4의 (d)에 도시된 공정을 이용하면, 제1 및 제3 나노결정 형성물질(404a, 404b, 404c)을 제1 내지 제3 경사각(Θ1, Θ2, Θ3)에 따라, 절연막(402)상에 입사하여 소정의 간격, 소정의 크기로 균일하게 분포된 나노선을 직접 형성할 수 있다. 여기서, 제1 및 제3 나노결정 형성물질(404a, 404b, 404c)이 반도체 또는 금속(TiN, TaN, Ag, Pt, Ni, Zn, Au)인 경우에는 제1 및 제3 나노결정 형성물질(404a, 404b, 404c)을 제1 내지 제3 경사각(Θ1, Θ2, Θ3)에 따라, 절연막(402)상에 입사하여 소정의 간격, 소정의 크기로 균일하게 분포된 나노결정을 직접 형성할 수 있다.Here, using the process illustrated in FIGS. 4A to 4D, the first and third nanocrystal forming materials 404a, 404b, and 404c may be formed using the first to third inclination angles Θ. 1 , Θ 2 , Θ 3 ) may directly form nanowires incident on the insulating film 402 and uniformly distributed at predetermined intervals and at predetermined sizes. Here, when the first and third nanocrystal forming materials 404a, 404b, and 404c are semiconductors or metals (TiN, TaN, Ag, Pt, Ni, Zn, Au), the first and third nanocrystal forming materials ( 404a, 404b, and 404c are incident on the insulating film 402 according to the first to third inclination angles Θ 1 , Θ 2 , Θ 3 to directly distribute nanocrystals uniformly distributed at predetermined intervals and at predetermined sizes. Can be formed.

또한, 제1 및 제3 나노결정 형성물질(404a, 404b, 404c)이 반도체 또는 금속이 아닌 경우에는 도 4의 (e)와 같은 공정을 이용하여 소정의 간격, 소정의 크기로 균일하게 분포된 나노결정을 형성할 수 있다. 여기서, 도 4의 (e)에 도시된 바와 같이, 10Torr 이하의 진공 또는 10Torr 이하의 헬륨, 질소, 아르곤 또는 수소 등의 산화성을 갖지 않는 가스분위기에서 나노선의 퇴적 온도 이상의 온도로 나노선을 열처리하면 등간격으로 지름 3-5nm 영역의 복수의 구형(spherical) 나노결정을 형성할 수 있다.In addition, when the first and third nanocrystal forming materials 404a, 404b, and 404c are not semiconductors or metals, the first and third nanocrystal forming materials 404a, 404b, and 404c are uniformly distributed at predetermined intervals and at predetermined sizes using the process as shown in FIG. Nanocrystals can be formed. Here, as shown in (e) of FIG. 4, when the nanowires are heat-treated at a temperature above the deposition temperature of the nanowires in a gas atmosphere having no vacuum of 10 Torr or less and oxidizing properties of helium, nitrogen, argon or hydrogen of 10 Torr or less. At the same interval, a plurality of spherical nanocrystals having a diameter of 3-5 nm can be formed.

여기서, 상술한 나노결정을 포함하는 기억소자에서 나노결정 당 1개의 전자가 축적되었을 때의 문턱전압변화(Vth)의 변이(ΔVth)는 다음 식으로 나타낼 수 있다.Here, the variation ΔVth of the threshold voltage change Vth when one electron is accumulated per nanocrystal in the storage device including the nanocrystal may be expressed by the following equation.

ΔVth = q(nwellox)(tcntl+(εoxsi)twell/2)ΔV th = q (n well / ε ox ) (t cntl + (ε ox / ε si ) t well / 2)

여기서, q는 전자의 전하이고,Where q is the charge of the electron,

nwell은 나노결정 밀도이고,n well is nanocrystalline density,

εox는 산화막의 유전율이고,ε ox is the dielectric constant of the oxide film,

tcntl은 제어 게이트 산화막의 두께이고,t cntl is the thickness of the control gate oxide film,

εsi는 실리콘의 유전율이고,ε si is the dielectric constant of silicon,

twell은 나노결정의 크기이다.t well is the size of the nanocrystals.

상술한 식 1로부터 나노결정 밀도(nwell) 및 나노결정의 크기(twell)의 격차를 감소시키면 소자의 문턱전압변화(Vth)의 변이(ΔVth)를 일정하게 유지할 수 있다.By reducing the gap between the nanocrystal density (n well ) and the nanocrystal size (t well ) from Equation 1, the variation (ΔVth) of the threshold voltage change (Vth) of the device may be kept constant.

또한, 나노결정과 채널 사이의 터널 절연막의 두께는 나노결정으로의 전자의 직접적인 터널링을 결정짓는 채널 조건이므로 막두께의 격차가 기입 특성의 격차에 영향을 준다. 이러한 구조에 의하여 기억소자의 특성을 향상시키기 위해서는 나노결정 밀도, 나노결정의 크기 및 나노결정과 채널 사이의 터널 절연막의 두께가 제어되어야 한다.In addition, since the thickness of the tunnel insulating film between the nanocrystal and the channel is a channel condition that determines direct tunneling of electrons to the nanocrystal, the difference in film thickness affects the difference in writing characteristics. In order to improve the characteristics of the memory device by such a structure, the nanocrystal density, the size of the nanocrystal, and the thickness of the tunnel insulating layer between the nanocrystal and the channel must be controlled.

결국, 본 발명의 제1 실시예에 따른 균일한 나노결정을 형성하는 방법을 이용하여 기억소자를 형성하면 나노결정이 될 금속성 물질이 일차원인 선모양의 등간격으로 균일하게 분포되어 형성되기 때문에 나노결정의 구경과 개수의 이산도가 개선된다.As a result, when the memory device is formed by using the method of forming a uniform nanocrystal according to the first embodiment of the present invention, since the metallic material to be nanocrystal is uniformly distributed at a uniform one-dimensional line shape, the nano The diameter of the crystal and the discreteness of the number are improved.

또한, 본 발명의 제1 실시예에 따른 균일한 나노결정을 형성하는 방법을 이용하여 기억소자를 형성하면 나노결정 밀도, 나노결정의 크기 및 나노결정과 채널 사이의 터널링 절연막의 두께에 대하여 제어성 및 균일성이 향상되고, 문턱전압의 변동이 적어 신뢰성 있는 소자를 만들기 위해 요구되는 나노결정의 균일성 마진(uniformity margin)이 증가된다.In addition, when the memory device is formed using the method of forming a uniform nanocrystal according to the first embodiment of the present invention, the controllability of the nanocrystal density, the size of the nanocrystal and the thickness of the tunneling insulating film between the nanocrystal and the channel is controlled. And uniformity is improved, and the uniformity margin of the nanocrystals required to make a reliable device is increased due to a small variation in threshold voltage.

또한, 도 7의 (a)에 도시된 바와 같이, 각각 일함수가 다른 제1 내지 제3 나노결정 형성물질(404a, 404b, 404c)이 각각 상이한 제1 내지 제3 경사각(Θ1, Θ2, Θ3)으로 형성될 경우에는 동일층에 일함수가 다른 나노결정군을 형성할 수 있고, 일함수에 따라 전하가 나노결정에 저장되기 위한 전압을 달리 할 수 있어, 단일 메모리 셀마다 여러 비트를 저장할 수 있는 장점이 있다.In addition, as shown in FIG. 7A, the first to third inclination angles Θ 1 and Θ 2 , wherein the first to third nanocrystal forming materials 404a, 404b, and 404c having different work functions, respectively, are different. , Θ 3 ), it is possible to form a group of nanocrystals with different work functions in the same layer, and different voltages for charges to be stored in the nanocrystals depending on the work function, so that multiple bits per single memory cell There is an advantage that can be stored.

여기서, 본 발명의 제1 실시예에 따른 균일한 나노결정을 형성하는 방법을 이용하여 트랜지스터(FinFET, Ω-FET, π-FET) 구조가 포함되는 비휘발성 기억소자 또는 센서(이미지 또는 바이오)를 형성할 수 있다.Here, a non-volatile memory device or sensor (image or bio) including a transistor (FinFET, Ω-FET, π-FET) structure using a method of forming a uniform nanocrystal according to the first embodiment of the present invention Can be formed.

도 5는 본 발명의 제2 실시예에 따른 균일한 나노결정을 형성하는 방법을 도시한 것이다.5 illustrates a method of forming uniform nanocrystals according to a second embodiment of the present invention.

본 발명의 제2 실시예에 따른 균일한 나노결정을 형성하는 방법은 제1 기판(501)상에 형성된 제2 기판(502)을 사이에 두고 제1 기판(501)상에 제1 및 제2 마스크층(503a, 503b)을 형성한다. 여기서, 제2 기판(502)은 일반적인 물질을 의미하는 것으로, 본 발명의 제2 실시예에서는 제1 기판(501)을 패터닝하여 형성된 물질이거나 또는 연층 매몰 실리콘(Silicon-On-Insulator, SOI)에서 제 1기판(501)은 절연체이고 제 2기판(502)은 일반적인 물질로 제 2기판을 패터닝하여 형성할 수 있다. 여기서, 제1 및 제2 마스크층(503a, 503b)을 형성하는 방법은 공지의 기술에 해당되어 생략한다. 여기서, 설명의 편의를 위하여 제1 및 제2 마스크층(503a, 503b)은 패터닝된 제1 기판(501)의 일부인 제2 기판(502)으로 형성되는 것으로 설명한다. 제1 및 제2 마스크층(503a, 503b)은 대기압 이하의 저압하에서 일정한 간격을 두고 병렬로 배열된 포토레지스트, SiO2, SiN4, Al2O3 또는 HfO2과 같은 증착 마스크층인 것이 가장 바람직하다.In the method of forming a uniform nanocrystal according to the second embodiment of the present invention, the first and second on the first substrate 501 with the second substrate 502 formed on the first substrate 501 interposed therebetween. Mask layers 503a and 503b are formed. Herein, the second substrate 502 refers to a general material. In the second embodiment of the present invention, the second substrate 502 may be a material formed by patterning the first substrate 501 or may be formed of silicon-on-insulator (SOI). The first substrate 501 is an insulator and the second substrate 502 may be formed by patterning the second substrate with a general material. Here, the method of forming the first and second mask layers 503a and 503b corresponds to known techniques and will be omitted. Here, for convenience of description, the first and second mask layers 503a and 503b will be described as being formed of the second substrate 502 that is part of the patterned first substrate 501. The first and second mask layers 503a and 503b are most preferably deposition mask layers such as photoresist, SiO 2 , SiN 4 , Al 2 O 3, or HfO 2 , arranged in parallel at regular intervals under low pressure below atmospheric pressure. desirable.

도 5의 (a)와 (b)에 도시된 바와 같이, 제1 나노결정 형성물질(504a)은 제1 마스크층(503a)을 마스크로 하여 제1 마스크(503a)층 상면에 대하여 비스듬한 각도인 제1 경사각(Θ1)으로 입사된다. 입사된 제1 나노결정 형성물질(504a)은 제2 기판(502)의 일측면 및 제1 마스크층(503a)의 상면에 나노선의 형태로 형성된다. 제2 기판(502)의 일측면은 제2 기판(502)의 양측면 중 제1 마스크층(503a)을 향한 쪽의 측면을 지칭한다. 여기서, 제1 나노결정 형성물질(504a)의 제1 경사각(Θ1)은 제1 마스크층(503a)의 높이(B1)와 제1 마스크층(503a)의 일면으로부터 제2 기판(502)의 일측면까지의 거리(A1)의 비율(Θ1≤tan-1(B1/A1))보다 같거나 작아야 한다. 따라서 제1 경사각(Θ1)은 (Θ1≤tan-1(B1/A1))의 범위 내에서 가변될 수 있다. 이러한 방법에 의하여, 다수의 제1 나노결정 형성물질(504a)은 제1 경사각(Θ1) 중 작은 경사각부터 순차적으로 다수 입사되어 제1 마스크층(503a)의 일부와 제2 기판(502)의 일측면 상에 다수의 나노선이 형성된다.As shown in FIGS. 5A and 5B, the first nanocrystal forming material 504a has an oblique angle with respect to the upper surface of the first mask 503a layer using the first mask layer 503a as a mask. It is incident on the first inclination angle Θ 1 . The incident first nanocrystal forming material 504a is formed in the form of nanowires on one side of the second substrate 502 and the top surface of the first mask layer 503a. One side of the second substrate 502 refers to a side of the side of the second substrate 502 facing the first mask layer 503a. Here, the first inclination angle Θ 1 of the first nanocrystal forming material 504a is the second substrate 502 from the height B 1 of the first mask layer 503a and one surface of the first mask layer 503a. It must be less than or equal to the ratio of the distance A 1 to one side of (Θ 1 ≤ tan -1 (B 1 / A 1 )). Therefore, the first inclination angle Θ 1 may vary within a range of (Θ 1 ≦ tan −1 (B 1 / A 1 )). In this manner, the plurality of first nanocrystal forming materials 504a may be sequentially incident from a small inclination angle among the first inclination angles Θ 1 to partially cover the first mask layer 503a and the second substrate 502. A plurality of nanowires are formed on one side.

도 5의 (c)에 도시된 바와 같이, 제2 나노결정 형성물질(504b)은 제2 마스크층(503b)을 마스크로 하여 제2 마스크층(503b)의 상면에 대하여 비스듬한 각도인 제2 경사각(Θ2)으로 입사된다. 입사된 제2 나노결정 형성물질(504b)은 제2 기판(502)의 타측면 및 제2 마스크층(503b)의 상면에 나노선 형태로 형성된다. 제2 기판(502)의 타측면은 제2 기판(502)의 일측면의 반대쪽을 지칭한다. 여기서, 제2 나노결정 형성물질(504b)의 제2 경사각(Θ2)은 제2 마스크층(503b)의 높이(B2)와 제2 마스크층(503b)의 일면으로부터 제2 기판(502)의 타측면까지의 거리(A2)의 비율(Θ2≤tan-1(B2/A2))보다 같거나 작아야 한다. 따라서 제2 경사각(Θ2)은 (Θ2≤tan-1(B1/A1))의 범위 내에서 가변될 수 있다. 이러한 방법에 의하여, 다수의 제2 나노결정 형성물질(504b)은 제2 경사각(Θ2) 중 작은 경사각으로 순차적으로 다수 입사되어 제2 마스크층(503b)의 일부와 제2 기판(502)의 타측면 상에 다수의 나노선이 형성된다. 여기서, 제1 마스크층(503a)의 높이와 제2 마스크층(503b)의 높이가 동일할 경우에 제2 경사각(Θ2)은 음의 제1 경사각(-Θ1)이다.As shown in FIG. 5C, the second nanocrystal forming material 504b has a second oblique angle at an oblique angle with respect to the top surface of the second mask layer 503b using the second mask layer 503b as a mask. Is incident on (Θ 2 ). The incident second nanocrystal forming material 504b is formed in a nanowire shape on the other side of the second substrate 502 and the upper surface of the second mask layer 503b. The other side of the second substrate 502 refers to the opposite side of one side of the second substrate 502. Here, the second inclination angle Θ 2 of the second nanocrystal forming material 504b is the second substrate 502 from the height B 2 of the second mask layer 503b and one surface of the second mask layer 503b. It must be less than or equal to the ratio of the distance A 2 to the other side of (Θ 2 ≤ tan -1 (B 2 / A 2 )). Therefore, the second inclination angle Θ 2 may vary within a range of (Θ 2 ≤ tan −1 (B 1 / A 1 )). In this manner, the plurality of second nanocrystal forming materials 504b may be sequentially incident at a small inclination angle among the second inclination angles Θ 2 to partially cover the second mask layer 503b and the second substrate 502. A plurality of nanowires are formed on the other side. Here, when the height of the first mask layer 503a and the height of the second mask layer 503b are the same, the second inclination angle Θ 2 is a negative first inclination angle θ 1 .

도 5의 (d)에 도시된 바와 같이, 제1 및 제2 마스크층(503a, 503b)을 제거한다. 여기서, 제1 및 제2 마스크층(503a, 503b)을 제거하는 방법은 공지기술에 해당하여 생략한다.As shown in FIG. 5D, the first and second mask layers 503a and 503b are removed. Here, the method of removing the first and second mask layers 503a and 503b is omitted according to the known art.

상술한 도 5의 (a) 내지 도 5의 (d)에 도시된 공정을 이용하면, 제1 나노결정 형성물질(504a)을 제1 경사각(Θ1)보다 작게 순차적으로 입사하면, 제2 기판(502)의 일측면에 다수의 나노선이 순차적으로 형성되고, 제2 나노결정 형성물질(504b)을 제2 경사각(Θ2)보다 작게 순차적으로 입사하면, 제2 기판(502)의 타측면에 다수의 나노선이 순차적으로 형성된다. 여기서, 제1 및 제2 나노결정 형성물질(504a, 504b)이 반도체 또는 금속(TiN, TaN, Ag, Pt, Ni, Zn, Au)인 경우에는 제1 및 제2 나노결정 형성물질(504a, 504b)을 제1 및 제2 경사각(Θ1, Θ2)에 따라 제2 기판(502)의 일측면과 제2 기판(502)의 타측면에 순차적으로 입사하여 소정의 간격, 소정의 크기로 균일하게 분포된 나노결정을 직접 형성할 수 있다.Using the process illustrated in FIGS. 5A to 5D, when the first nanocrystal forming material 504a is sequentially incident to a smaller than the first inclination angle Θ 1 , the second substrate When a plurality of nanowires are sequentially formed on one side of 502, and the second nanocrystal forming material 504b is sequentially incident to a smaller than the second inclination angle Θ 2 , the other side of the second substrate 502. A plurality of nanowires are formed sequentially. Here, when the first and second nanocrystal forming materials 504a and 504b are semiconductors or metals (TiN, TaN, Ag, Pt, Ni, Zn, Au), the first and second nanocrystal forming materials 504a, 504b is sequentially incident on one side of the second substrate 502 and the other side of the second substrate 502 according to the first and second inclination angles Θ 1 and Θ 2 at predetermined intervals and a predetermined size. Uniformly distributed nanocrystals can be formed directly.

또한, 제1 및 제2 나노결정 형성물질(504a, 504b)이 반도체 또는 금속이 아 닌 경우에는 도 5의 (e)와 같은 공정을 이용하여 소정의 간격, 소정의 크기로 균일하게 분포된 나노결정을 형성할 수 있다. 여기서, 도 5의 (e)에 도시된 바와 같이, 10Torr 이하의 진공 또는 10Torr 이하의 헬륨, 질소, 아르곤 또는 수소 등의 산화성을 갖지 않는 가스분위기에서 나노선의 퇴적 온도 이상의 온도로 나노선을 열처리하면 등간격으로 지름 3-5nm 영역의 복수의 구형 나노결정을 형성할 수 있다.In addition, when the first and second nanocrystal forming materials 504a and 504b are not semiconductors or metals, the nanoparticles are uniformly distributed at predetermined intervals and at predetermined sizes using a process as shown in FIG. Crystals can be formed. Here, as shown in (e) of FIG. 5, when the nanowires are heat-treated at a temperature above the deposition temperature of the nanowires in a gas atmosphere having no vacuum of 10 Torr or less and oxidizing properties of helium, nitrogen, argon or hydrogen of 10 Torr or less. At the same interval, a plurality of spherical nanocrystals having a diameter of 3-5 nm can be formed.

결국, 앞서 설명한 식 1과 같이, 본 발명의 제2 실시예에 따른 균일한 나노결정을 형성하는 방법을 이용하여 기억소자를 형성하면 나노결정이 될 금속성 물질이 일차원인 선모양의 등간격으로 균일하게 분포되어 형성되기 때문에 나노결정의 구경과 개수의 이산도가 개선된다.As a result, as shown in Equation 1, when the memory device is formed using the method of forming the uniform nanocrystals according to the second embodiment of the present invention, the metallic material to be nanocrystals is uniformly uniform at a line-like interval. Because of their distribution, the discreteness of the diameter and number of nanocrystals is improved.

또한, 본 발명의 제2 실시예에 따른 균일한 나노결정을 형성하는 방법을 이용하여 기억소자를 형성하면 나노결정 밀도, 나노결정의 크기 및 나노결정과 채널 사이의 터널링 절연막의 두께에 대하여 제어성 및 균일성이 향상되고, 문턱전압의 변동이 적어 신뢰성 있는 소자를 만들기 위해 요구되는 나노결정의 균일성 마진이 증가된다.In addition, when the memory device is formed using the method of forming a uniform nanocrystal according to the second embodiment of the present invention, the controllability of the nanocrystal density, the size of the nanocrystal and the thickness of the tunneling insulating film between the nanocrystal and the channel is controlled. And uniformity is improved, and the uniformity margin of the nanocrystals required to make a reliable device is increased due to a small variation in threshold voltage.

또한, 도 7의 (b)에 도시된 바와 같이, 각각 일함수가 다른 제1 및 제2 나노결정 형성물질(504a, 504b)이 각각 상이한 제1 및 제2 경사각(Θ1, Θ2)으로 순차적으로 형성될 경우에는 동일층에 일함수가 다른 나노결정군을 형성할 수 있고, 일함수에 따라 전하가 나노결정에 저장되기 위한 전압을 달리 할 수 있어, 단일 메모리 셀마다 여러 비트를 저장할 수 있는 장점이 있다.In addition, as shown in FIG. 7B, the first and second nanocrystal forming materials 504a and 504b having different work functions are respectively different from the first and second inclination angles Θ 1 and Θ 2, respectively. When formed sequentially, it is possible to form a group of nanocrystals having different work functions in the same layer, and different voltages for charges to be stored in the nanocrystals can be varied depending on the work function, so that multiple bits can be stored in a single memory cell. There is an advantage.

여기서, 본 발명의 제2 실시예에 따른 균일한 나노결정을 형성하는 방법을 이용하여 트랜지스터(FinFET, Ω-FET, π-FET) 구조가 포함되는 비휘발성 기억소자 또는 센서(이미지 또는 바이오)를 형성할 수 있다.Here, a non-volatile memory device or sensor (image or bio) including a transistor (FinFET, Ω-FET, π-FET) structure using a method of forming a uniform nanocrystal according to a second embodiment of the present invention Can be formed.

도 6은 본 발명의 제3 실시예에 따른 균일한 나노결정을 형성하는 방법을 도시한 것이다.6 illustrates a method of forming uniform nanocrystals according to a third embodiment of the present invention.

도 6의 (a)에 도시된 바와 같이, 기판(603)상에 다수의 구형의 나노입자(601)를 형성한다. 여기서, 나노입자(601)는 폴리스타일렌 나노입자인 것이 가장 바람직하다. 여기서, 기판(603)상에 나노입자(601)를 구형으로 형성하는 방법은 공지의 기술에 해당되어 생략한다.As shown in FIG. 6A, a plurality of spherical nanoparticles 601 is formed on the substrate 603. Herein, the nanoparticles 601 are most preferably polystyrene nanoparticles. Here, the method of forming the nanoparticles 601 in the shape of a sphere on the substrate 603 corresponds to a known technique and will be omitted.

복수의 나노결정 형성물질은 나노입자 상에 서로 다른 입사각으로 입사된다. 여기서, 입사각은 경사각 및 방향각을 지칭하며, 경사각은 복수의 나노결정 형성물질이 입사되는 경로와 기판 상면에 대한 법선이 이루는 각도를 지칭하고, 방향각은 입사 경로들 간에 사잇각을 지칭한다. 예를 들면, 도6의 (b) 및 (c)에서 도시된 바와 같이, 복수의 나노결정 형성물질은 복수의 경사각(Θ1, Θ2, Θ3) 및 방향각(Θ1121, Θ31)을 갖는 서로 다른 입사각으로 나노입자(601) 상에 입사되어 균일하게 형성될 수 있다. 여기서, 복수의 방향각(Θ11, Θ21, Θ31)은 각각 120°씩 차이로 나노입자(601) 상에 입사될 수 있다. 여기서, 도 6의 (c)는 도 6의 (b)에서 x-x'의 절단면이 도시된 것으로 복수의 나노결정 형성물질이 나노입자(601) 상에 서로 같은 각도를 갖는 복수의 경사각(Θ1, Θ2, Θ3)으로 입사될 수 있다. 여기서, 입사되는 복수의 나노결정 형성물질의 일함수가 서로 상이한 것이 바람직하다.The plurality of nanocrystal forming materials are incident on the nanoparticles at different incident angles. Here, the incidence angle refers to the inclination angle and the direction angle, the inclination angle refers to the angle formed by the path of the plurality of nanocrystal forming materials and the normal to the upper surface of the substrate, the direction angle refers to the angle between the incident paths. For example, as shown in FIGS. 6B and 6C, the plurality of nanocrystal forming materials may include a plurality of inclination angles Θ 1 , Θ 2 , Θ 3 , and azimuth angles Θ 11 , Θ 21 , Incident on the nanoparticles 601 at different incidence angles having Θ 31 ) may be uniformly formed. Here, the plurality of direction angles Θ 11 , Θ 21 , and Θ 31 may be incident on the nanoparticles 601 by 120 °, respectively. 6 (c) is a cross-sectional view of x-x 'in FIG. 6 (b), where a plurality of inclination angles Θ having the same angle on the nanoparticles 601 are provided. 1 , Θ 2 , Θ 3 ). Here, it is preferable that the work functions of the plurality of incident nanocrystal forming materials are different from each other.

다음으로, 도 6의 (d)에 도시된 바와 같이, 나노입자(601)를 제거한다. 여기서, 나노입자(601)를 기판(603)에서 제거하면, 일정하게 배열된 높은 밀도의 나노결정(602)을 형성할 수 있다.Next, as shown in FIG. 6D, the nanoparticles 601 are removed. Here, by removing the nanoparticles 601 from the substrate 603, it is possible to form a uniformly arranged high density nanocrystals (602).

결국, 본 발명의 제3 실시예에 따른 균일한 나노결정을 형성하는 방법을 이용하여 기억소자를 형성하면 나노결정이 될 금속성 물질(TiN, TaN, Ag, Pt, Ni, Zn, Au)이 등간격으로 균일하게 분포되어 형성되기 때문에 나노결정의 구경과 개수의 이산도가 개선된다.As a result, when the memory device is formed using the method of forming a uniform nanocrystal according to the third embodiment of the present invention, the metallic material (TiN, TaN, Ag, Pt, Ni, Zn, Au) to be nanocrystals is Since it is formed evenly distributed at intervals, the discreteness of the diameter and number of nanocrystals is improved.

또한, 본 발명의 제3 실시예에 따른 균일한 나노결정을 형성하는 방법을 이용하여 기억소자를 형성하면 나노결정 밀도, 나노결정의 크기 및 나노결정과 채널 사이의 터널링 절연막의 두께에 대하여 제어성 및 균일성이 향상되고, 문턱전압의 변동이 적어 신뢰성 있는 소자를 만들기 위해 요구되는 나노결정의 균일성 마진이 증가된다.In addition, when the memory device is formed using the method of forming a uniform nanocrystal according to the third embodiment of the present invention, the controllability of the nanocrystal density, the size of the nanocrystal and the thickness of the tunneling insulating film between the nanocrystal and the channel is controlled. And uniformity is improved, and the uniformity margin of the nanocrystals required to make a reliable device is increased due to a small variation in threshold voltage.

또한, 도 7의 (c)에 도시된 바와 같이, 각각 일함수가 다른 제1 내지 제3 나노결정 형성물질(604a, 604b, 604c)이 각각 상이한 제1 내지 제3 방향각(Θ11, Θ21, Θ31)으로 입사되어 형성될 경우에는 동일층에 일함수가 다른 나노결정군을 형성할 수 있고, 일함수에 따라 전하가 나노결정에 저장되기 위한 전압을 달리 할 수 있어, 단일 메모리 셀마다 여러 비트를 저장할 수 있는 장점이 있다.In addition, as shown in FIG. 7C, the first to third direction angles Θ 11 and Θ that the first to third nanocrystal forming materials 604a, 604b, and 604c each having different work functions are different from each other. 21 , Θ 31 ), which may form a group of nanocrystals having different work functions in the same layer, and may vary voltages for storing charges in the nanocrystals according to the work function. Each bit has the advantage of storing multiple bits.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. Although the embodiments of the present invention have been described above with reference to the accompanying drawings, the technical configuration of the present invention described above may be modified in other specific forms by those skilled in the art to which the present invention pertains without changing its technical spirit or essential features. It will be appreciated that it may be practiced.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the above-described embodiments are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the detailed description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

상술한 본 발명의 구성에 따르면, 밀도 및 크기의 제어성이 높고 격차가 적은 나노결정을 형성할 수 있다.According to the configuration of the present invention described above, it is possible to form nanocrystals having high controllability of density and size and small gaps.

또한, 나노결정과 나노결정들 사이의 거리의 제어가 용이하며, 임계 전압 및 기입 성능 등의 특성 격차가 적고, 고속의 재기입이 가능하한 비휘발성 기억소자를 제조할 수 있다.In addition, it is possible to manufacture a nonvolatile memory device that can easily control the distance between the nanocrystals and the nanocrystals, has a small characteristic gap such as threshold voltage and write performance, and enables high-speed rewriting.

Claims (20)

나노결정을 형성하는 방법에 있어서,In the method of forming nanocrystals, (a) 기판상에 제1 마스크층과 제2 마스크층을 서로 이격되게 형성하는 단계;(a) forming a first mask layer and a second mask layer spaced apart from each other on the substrate; (b) 상기 제1 마스크층을 마스크로 하여 상기 기판 상면의 일측에 대하여 비스듬한 각도인 제1 경사각으로 제1 나노결정 형성물질을 상기 제2 마스크층과 인접한 기판상에 입사하는 단계;(b) injecting a first nanocrystal forming material onto a substrate adjacent to the second mask layer at a first inclination angle at an oblique angle with respect to one side of the upper surface of the substrate using the first mask layer as a mask; (c) 상기 제2 마스크층을 마스크로 하여 상기 기판 상면의 타측에 대하여 비스듬한 각도인 제2 경사각으로 제2 나노결정 형성물질을 상기 제1 마스크층과 인접한 기판상에 입사하는 단계;(c) injecting a second nanocrystal forming material onto the substrate adjacent to the first mask layer at a second inclination angle at an oblique angle with respect to the other side of the upper surface of the substrate using the second mask layer as a mask; (d) 상기 제2 마스크층을 향하여 돌출된 형태로 상기 제1 마스크층 상에 형성된 제1 나노결정 형성물질과 상기 제1 마스크층을 향하여 돌출된 형태로 상기 제2 마스크층상에 형성된 제2 나노결정 형성물질을 마스크로 하여 제3 나노결정 형성물질을 상기 기판에 대하여 수직인 제3 경사각으로 상기 기판상에 입사하는 단계; 및(d) a first nanocrystal forming material formed on the first mask layer in a form protruding toward the second mask layer and a second nano formed on the second mask layer in a form protruding toward the first mask layer. Incident a third nanocrystal forming material on the substrate at a third inclination angle perpendicular to the substrate using the crystal forming material as a mask; And (e) 상기 제1 및 제2 마스크층을 제거하는 단계;(e) removing the first and second mask layers; 를 포함하는, 균일한 나노결정을 형성하는 방법.Including, a method of forming a uniform nanocrystals. 제1 항에 있어서,According to claim 1, 상기 (e)단계 이후에, After step (e), 상기 기판에 형성된 상기 제1 내지 제3 나노결정 형성물질을 등간격의 복수의 구형(spherical) 나노결정으로 형성하는 단계;Forming the first to third nanocrystal forming materials formed on the substrate into a plurality of spherical nanocrystals at equal intervals; 를 더 포함하는, 균일한 나노결정을 형성하는 방법.Further comprising, a method of forming a uniform nanocrystals. 제2 항에 있어서,The method of claim 2, 상기 구형 나노결정은, The spherical nanocrystals, 10Torr 이하의 가스분위기에서 열처리되어 형성되는, 균일한 나노결정을 형성하는 방법.A method of forming a uniform nanocrystal, which is formed by heat treatment in a gas atmosphere of 10 Torr or less. 제1 항에 있어서,According to claim 1, 상기 제1 또는 제2 경사각은 다음 식을 만족하는,The first or second inclination angle satisfies the following equation, Θ=tan-1(B/A),Θ = tan -1 (B / A), 여기서, Θ은 제1 또는 제2 경사각이고, Where Θ is the first or second tilt angle, B는 상기 제1 또는 제2 마스크층의 높이이고,B is the height of the first or second mask layer, A는 상기 제1 마스크층의 일면으로부터 상기 제2 마스크층의 일면까지의 거리인, 균일한 나노결정을 형성하는 방법.A is a distance from one side of the first mask layer to one side of the second mask layer. 삭제delete 제1 항에 있어서,According to claim 1, 상기 제1 내지 제3 나노결정 형성물질은 일함수가 각각 상이한 물질인, 균일 한 나노결정을 형성하는 방법.The first to third nanocrystal forming material is a method of forming a uniform nanocrystal, each work function is different. 나노결정을 형성하는 방법에 있어서,In the method of forming nanocrystals, (a) 제1 기판상에 형성된 제2 기판을 사이에 두고 상기 제1 기판상에 제1 마스크층과 제2 마스크층을 형성하는 단계;(a) forming a first mask layer and a second mask layer on the first substrate with a second substrate formed thereon; (b) 상기 제1 마스크층을 마스크로 하여 상기 제1 마스크층 상면에 대하여 비스듬한 각도인 제1 경사각으로 제1 나노결정 형성물질을 상기 제2 기판의 일측면 상에 입사하는 단계;(b) injecting a first nanocrystal forming material onto one side of the second substrate at a first inclination angle at an oblique angle with respect to an upper surface of the first mask layer using the first mask layer as a mask; (c) 상기 제2 마스크층을 마스크로 하여 상기 제2 마스크층 상면에 대하여 비스듬한 각도인 제2 경사각으로 제2 나노결정 형성물질을 상기 제2 기판의 타측면 상에 입사하는 단계; 및(c) injecting a second nanocrystal forming material on the other side of the second substrate at a second inclination angle at an oblique angle with respect to an upper surface of the second mask layer using the second mask layer as a mask; And (d) 상기 제1 및 제2 마스크층을 제거하는 단계;(d) removing the first and second mask layers; 를 포함하는, 균일한 나노결정을 형성하는 방법.Including, a method of forming a uniform nanocrystals. 제7 항에 있어서,The method of claim 7, wherein 상기 (d)단계 이후에, After step (d), 상기 제2 기판의 일측면 또는 타측면에 형성된 상기 제1 및 제2 나노결정 형성물질을 등간격의 복수의 구형 나노결정으로 형성하는 단계;Forming the first and second nanocrystal forming materials formed on one side or the other side of the second substrate into a plurality of spherical nanocrystals at equal intervals; 를 더 포함하는, 균일한 나노결정을 형성하는 방법.Further comprising, a method of forming a uniform nanocrystals. 제8 항에 있어서,The method of claim 8, 상기 구형 나노결정은, The spherical nanocrystals, 10Torr 이하의 가스분위기에서 열처리되어 형성되는, 균일한 나노결정을 형성하는 방법.A method of forming a uniform nanocrystal, which is formed by heat treatment in a gas atmosphere of 10 Torr or less. 제7 항에 있어서,The method of claim 7, wherein 상기 제1 또는 제2 경사각은 다음 식을 만족하는,The first or second inclination angle satisfies the following equation, 0°<Θ≤tan-1(B/A)0 ° <Θ≤tan -1 (B / A) 여기서, Θ은 제1 또는 제2 경사각이고, Where Θ is the first or second tilt angle, B는 상기 제1 또는 제2 마스크층의 높이이고,B is the height of the first or second mask layer, A는 상기 제1 마스크층의 일면으로부터 상기 제2 마스크층의 일면까지의 거리인, 균일한 나노결정을 형성하는 방법.A is a distance from one side of the first mask layer to one side of the second mask layer. 제10 항에 있어서,The method of claim 10, 상기 제1 나노결정 형성물질은 상기 제1 경사각에 따라 이격되어 상기 제2 기판의 일측면 상에 둘 이상 형성되고, 상기 제1 경사각에 따라 각각 상이한 일함수를 갖고,The first nanocrystal forming material is formed on at least two sides on one side of the second substrate spaced apart according to the first inclination angle, each having a different work function according to the first inclination angle, 상기 제2 나노결정 형성물질은 상기 제2 경사각에 따라 이격되어 상기 제2 기판의 타측면 상에 둘 이상 형성되고, 상기 제2 경사각에 따라 각각 상이한 일함수를 갖는, 균일한 나노결정을 형성하는 방법.The second nanocrystal forming material may be spaced apart according to the second inclination angle to form at least two on the other side of the second substrate, and form uniform nanocrystals each having a different work function according to the second inclination angle. Way. 나노결정을 형성하는 방법에 있어서,In the method of forming nanocrystals, (a) 기판 상에 나노입자를 형성하는 단계;(a) forming nanoparticles on the substrate; (b) 상기 나노입자 상에 복수의 나노결정 형성물질을 서로 다른 입사각으로 입사하는 단계; 및(b) injecting a plurality of nanocrystal forming materials on the nanoparticles at different incident angles; And (c) 상기 나노입자를 제거하는 단계;(c) removing the nanoparticles; 를 포함하는, 균일한 나노결정을 형성하는 방법.Including, a method of forming a uniform nanocrystals. 제12 항에 있어서,The method of claim 12, 상기 나노입자는 폴리스타일렌 나노입자인, 균일한 나노결정을 형성하는 방법.Wherein said nanoparticles are polystyrene nanoparticles. 삭제delete 삭제delete 제12 항에 있어서,The method of claim 12, 상기 복수의 나노결정 형성물질의 일함수가 서로 상이한, 균일한 나노결정을 형성하는 방법.Forming a uniform nanocrystals having different work functions of the plurality of nanocrystal forming materials. 기판에 이격되어 형성된 드레인 및 소오스;A drain and a source spaced apart from the substrate; 상기 기판 상에 형성된 제1 절연막;A first insulating film formed on the substrate; 상기 제1 절연막 상에 형성되고, 상기 제1, 제7 및 제12 항 중 어느 한 항의 균일한 나노결정을 형성하는 방법으로 형성된 나노결정을 포함하는 부유 게이트;A floating gate formed on the first insulating film and including nanocrystals formed by a method of forming uniform nanocrystals of any one of the first, seventh and twelfth ones; 상기 부유 게이트 상에 형성된 제2 절연막; 및A second insulating film formed on the floating gate; And 상기 제2 절연막 상에 형성된 제어 게이트;A control gate formed on the second insulating film; 를 포함하는, 나노결정을 포함하는 소자.Comprising a device comprising a nanocrystal. 제17 항에 있어서,The method of claim 17, 상기 나노결정은 지름이 3 내지 5nm인, 나노결정을 포함하는 소자.The nanocrystals are 3 to 5nm diameter, the device comprising a nanocrystal. 기판 상에 이격되어 형성된 드레인 및 소오스;Drains and sources formed spaced apart on the substrate; 상기 드레인 및 소오스와 연결된 채널;A channel connected to the drain and the source; 상기 드레인과 상기 소오스와 이격되어 상기 채널을 감싸도록 형성된 제1 절연막;A first insulating layer spaced apart from the drain and the source to surround the channel; 상기 제1 절연막을 감싸도록 형성되고, 상기 제1, 제7 및 제12 항 중 어느 한 항의 균일한 나노결정을 형성하는 방법으로 형성된 나노결정을 포함하는 부유 게이트;A floating gate formed to surround the first insulating layer and including nanocrystals formed by a method of forming uniform nanocrystals of any one of the first, seventh and twelfth ones; 상기 부유 게이트를 감싸도록 형성된 제2 절연막; 및A second insulating film formed to surround the floating gate; And 상기 제2 절연막을 감싸도록 형성된 제어 게이트;A control gate formed to surround the second insulating film; 를 포함하는, 나노결정을 포함하는 소자.Comprising a device comprising a nanocrystal. 제19 항에 있어서,The method of claim 19, 상기 나노결정은 지름이 3 내지 5nm인, 나노결정을 포함하는 소자.The nanocrystals are 3 to 5nm diameter, the device comprising a nanocrystal.
KR1020060076058A 2006-08-11 2006-08-11 Method of forming uniformly distributed nanocrystal and device of including the nanocrystal KR100782911B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060076058A KR100782911B1 (en) 2006-08-11 2006-08-11 Method of forming uniformly distributed nanocrystal and device of including the nanocrystal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060076058A KR100782911B1 (en) 2006-08-11 2006-08-11 Method of forming uniformly distributed nanocrystal and device of including the nanocrystal

Publications (1)

Publication Number Publication Date
KR100782911B1 true KR100782911B1 (en) 2007-12-07

Family

ID=39139884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060076058A KR100782911B1 (en) 2006-08-11 2006-08-11 Method of forming uniformly distributed nanocrystal and device of including the nanocrystal

Country Status (1)

Country Link
KR (1) KR100782911B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101700143B1 (en) 2015-08-17 2017-01-26 노대수 Manufacturing method of synthetic having nano-crystal structure and device of the same
CN110760797A (en) * 2019-11-27 2020-02-07 宁波工业技术研究院 Surface-tough erosion-resistant protective coating and preparation method and application thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001348657A (en) 2000-06-09 2001-12-18 Nippon Telegr & Teleph Corp <Ntt> Method for depositing thin film with nanostructure
JP2005079335A (en) 2003-08-29 2005-03-24 National Institute Of Advanced Industrial & Technology Method for manufacturing nano gap electrode and element having the nano gap electrode manufactured by this method
JP2005175164A (en) 2003-12-10 2005-06-30 National Institute Of Advanced Industrial & Technology Manufacturing method of nano gap electrode, and element using nano gap electrode manufactured by the method
KR20060081858A (en) * 2005-01-10 2006-07-13 한국과학기술원 Manufacturing method of nanogap or nanofet for molecular device and bio-sensor and molecular device and bio-sensor manufactured using its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001348657A (en) 2000-06-09 2001-12-18 Nippon Telegr & Teleph Corp <Ntt> Method for depositing thin film with nanostructure
JP2005079335A (en) 2003-08-29 2005-03-24 National Institute Of Advanced Industrial & Technology Method for manufacturing nano gap electrode and element having the nano gap electrode manufactured by this method
JP2005175164A (en) 2003-12-10 2005-06-30 National Institute Of Advanced Industrial & Technology Manufacturing method of nano gap electrode, and element using nano gap electrode manufactured by the method
KR20060081858A (en) * 2005-01-10 2006-07-13 한국과학기술원 Manufacturing method of nanogap or nanofet for molecular device and bio-sensor and molecular device and bio-sensor manufactured using its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101700143B1 (en) 2015-08-17 2017-01-26 노대수 Manufacturing method of synthetic having nano-crystal structure and device of the same
CN110760797A (en) * 2019-11-27 2020-02-07 宁波工业技术研究院 Surface-tough erosion-resistant protective coating and preparation method and application thereof

Similar Documents

Publication Publication Date Title
US6444545B1 (en) Device structure for storing charge and method therefore
US6548825B1 (en) Semiconductor device including barrier layer having dispersed particles
US6310376B1 (en) Semiconductor storage device capable of improving controllability of density and size of floating gate
US7517747B2 (en) Nanocrystal non-volatile memory cell and method therefor
JP2001223281A (en) Memory device
KR20020059746A (en) Nonvolatile semiconductor storage device and production method therefor
WO2002003472A2 (en) Aerosol silicon nanoparticles for use in semiconductor device fabrication
US20060220094A1 (en) Non-volatile memory transistor with nanotube floating gate
JPH10200001A (en) Memory device
EP2166571B1 (en) Memory device and its reading method
JP2001313342A (en) Semiconductor device and its manufacturing method
KR100636022B1 (en) Method for forming a thin film in semiconductor device and manufacturing a non-volatile memory device using the same
JP2003078050A (en) Semiconductor device and its fabricating method
KR100782911B1 (en) Method of forming uniformly distributed nanocrystal and device of including the nanocrystal
US20090108329A1 (en) Non-volatile semiconductor device and method of fabricating the same
KR100849993B1 (en) Nor flash memory usimg asymmetric schottky-barrier and fabricating method thereof
JP2006120663A (en) Non-volatile semiconductor storage and manufacturing method thereof
JP2006148103A (en) Manufacturing method for non-volatile memory element, and non-volatile memory element
KR20070119944A (en) Method of forming silicon nano crystals and method of manufacturing memory device using the same
US20080121967A1 (en) Nanocrystal non-volatile memory cell and method therefor
US9401434B2 (en) E-flash cell band engineering for erasing speed enhancement
US10164061B2 (en) Method of fabricating non-volatile memory device array
KR100725112B1 (en) Structure and method of manufacturing flash memory for erasing flash block formed on soi substrate using back-bias, erasing method thereof and flash memory thereof
JP2008211251A (en) Memory device
US9929007B2 (en) e-Flash Si dot nitrogen passivation for trap reduction

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111102

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee