KR100781894B1 - Method for exposure of semiconductor device - Google Patents

Method for exposure of semiconductor device Download PDF

Info

Publication number
KR100781894B1
KR100781894B1 KR1020060132686A KR20060132686A KR100781894B1 KR 100781894 B1 KR100781894 B1 KR 100781894B1 KR 1020060132686 A KR1020060132686 A KR 1020060132686A KR 20060132686 A KR20060132686 A KR 20060132686A KR 100781894 B1 KR100781894 B1 KR 100781894B1
Authority
KR
South Korea
Prior art keywords
alignment
wafer
exposure
executed
semiconductor device
Prior art date
Application number
KR1020060132686A
Other languages
Korean (ko)
Inventor
백정헌
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060132686A priority Critical patent/KR100781894B1/en
Application granted granted Critical
Publication of KR100781894B1 publication Critical patent/KR100781894B1/en

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003Alignment type or strategy, e.g. leveling, global alignment
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7046Strategy, e.g. mark, sensor or wavelength selection
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

A method for exposing a semiconductor device is provided to maximize productivity by performing TIS(Tool Induced Shift) correction in an exposure process. A wafer is loaded in a wafer stage(100). Whether TIS correction is executed is determined(110). When the TIS correction is executed, the wafer is rotated as much as a predetermined angle(120). A first alignment is then executed(130-150). The wafer is recovered from the rotated angle(160). A second alignment is then executed(170-190) and an alignment correction is executed(200). An exposure process is then executed(210). The first and second alignments sequentially execute pre-alignment, search alignment, and fine alignment.

Description

반도체 소자의 노광 방법{Method for Exposure of Semiconductor Device}Exposure method for semiconductor devices {Method for Exposure of Semiconductor Device}

도 1은 포커스 변화율에 따른 광학계에서의 쉬프트 정도를 보여주는 도면.1 is a view showing the degree of shift in the optical system according to the rate of change of focus.

도 2는 본 발명이 일 실시예에 따른 반도체 소자의 노광 방법을 보여주는 플로우차트.2 is a flowchart illustrating a method of exposing a semiconductor device in accordance with an embodiment of the present invention.

본 발명에서는 반도체 소자의 노광방법에 관해 개시된다.In this invention, the exposure method of a semiconductor element is disclosed.

최근의 반도체 소자들의 경우, 경쟁력 확보에 필요한 저 비용 고품질의 달성을 위해 고집적화가 필수적이다. In the case of recent semiconductor devices, high integration is essential for achieving low cost and high quality required for securing competitiveness.

고집적화를 위해서는 트랜지스터 소자의 게이트 산화막 두께 및 채널 길이들을 얇고 짧게 하는 작업 등을 포함하는 스케일 다운이 수반되어지며, 그에 따라 반도체 제조공정의 기술 및 제조 시스템도 다양한 형태로 발전되고 있는 추세이다. In order to achieve high integration, scale-down including thinning and shortening of gate oxide film thickness and channel length of a transistor device is accompanied, and accordingly, a technology and a manufacturing system of a semiconductor manufacturing process are being developed in various forms.

반도체 소자의 대량제조를 위한 웨이퍼의 가공은 웨이퍼내의 각각의 칩상에 동일한 패턴을 갖는 전자회로를 구성하기 위해 필수적인 작업이다. Processing of wafers for mass production of semiconductor devices is an essential task for constructing electronic circuits having the same pattern on each chip in the wafer.

그러한 웨이퍼 가공작업에서, 로트(lot)단위의 매 반도체 웨이퍼의 표면에 여러종류의 막을 형성하고, 패턴 마스크를 이용하여 웨이퍼의 특정부분을 선택적으 로 식각하는 작업이 반복적으로 행해진다.In such a wafer processing operation, various kinds of films are formed on the surface of each semiconductor wafer in a lot unit, and the operation of selectively etching a specific portion of the wafer using a pattern mask is repeatedly performed.

일반적으로, 반도체 제조공정중의 하나인 포토리소그래피 공정은 코팅공정, 정렬 및 노광공정, 현상공정, 오버레이 측정공정, 크리티컬 디멘젼 측정공정 등의 순으로 진행된다. In general, a photolithography process, which is one of semiconductor manufacturing processes, is performed in order of a coating process, an alignment and exposure process, a developing process, an overlay measuring process, a critical dimension measuring process, and the like.

여기서, 코팅공정 및 현상공정은 스피너(트랙장비라고도 함)에 의해 통상적으로 수행되고, 정렬 및 노광공정은 스텝퍼에 의해 통상적으로 수행된다. Here, the coating process and the developing process are usually performed by a spinner (also called a track equipment), and the alignment and exposure process are usually performed by a stepper.

상기 두 장비는 대개 인라인(in-line)으로 연결되어 상기의 공정들을 차례로 수행하므로 통칭 인라인 장비로서도 불려지며, 상기 코팅, 정렬 및 노광, 현상공정들은 인라인 공정에 속해있다.The two equipments are usually referred to as inline equipment because they are connected in-line and perform the above processes one by one, and the coating, alignment, exposure, and developing processes belong to the inline process.

이때, 스텝퍼 장비에서는 형성되어야 하는 각 패턴 레벨(Pattern Level)의 오버랩(Overlap)정도를 원하는 수준에 맞추어 주기 위해, 스텝퍼 장치에 내장된 센서 및 얼라인먼트 마크(Alignment mark)를 이용하여 얼라인먼트 정도를 계측 하고 내부 계산 방법을 통해서 보상 한 후, 노광 작업을 진행하게 된다. At this time, the stepper equipment measures the alignment degree using the sensor and alignment mark built in the stepper device in order to match the overlap level of each pattern level to be formed to a desired level. After compensation through the internal calculation method, the exposure operation is performed.

따라서, 스텝퍼 장비에서는 그 성능을 일정하게 유지하기 위해서 얼라인먼트 정도의 계측에 사용되는 센서 성능에 대한 관리가 요구된다. Therefore, in the stepper equipment, management of the sensor performance used for the measurement of alignment degree is required in order to keep the performance constant.

구체적으로 도 1에 도시된 바와 같이, 노광 장비의 광로 직진 성향(Telecentricity)의 정도에 따라 최상의 포커스 상에서는 데이터의 변화율이 적으나, 디포커스 지역상에서는 코마(Coma)현상처럼 상하좌우의 비대칭 현상이 발생할 수도 있으므로 이러한 효과를 감쇄시키기 위한 센서의 관리가 요구되는 것이다.Specifically, as shown in FIG. 1, although the data change rate is small in the best focus according to the degree of telecentricity of the exposure apparatus, the asymmetry of the top, bottom, left, and right sides may occur like the coma phenomenon in the defocus area. It may also be necessary to manage the sensor to reduce this effect.

종래의 방법에서는 얼라인먼트 센서 관리 항목 중 얼라인먼트에 사용되는 광 원의 광축 직교도가 매우 중요한 항목으로써 관리가 되고 있었는데, 이러한 광축 직교도는 기 설정된 범위를 벗어나게 될 경우, 얼라인먼트 정도에 영향을 주게 되는 중요한 항목이다. In the conventional method, the optical axis orthogonality of the light source used for the alignment is managed as an important item among the alignment sensor management items. When the optical axis orthogonality is out of the preset range, it is important to affect the degree of alignment. Item.

따라서 스텝퍼 장비의 얼라인먼트 센서 관리를 위해서 주기적인 점검을 통하여 얼라인먼트 정도에 가장 영향을 많이 주는 광축 직교도 항목을 미세하게 관리해 주거나, 이상이 발생하는지 여부를 확인하여 추가 점검을 해 주어야 한다. Therefore, for the alignment sensor management of the stepper equipment, periodic inspections should be performed to finely manage the optical axis orthogonality items that most affect the degree of alignment, or additionally check for abnormalities.

그러나 이러한 종래의 얼라인먼트 관리 방법은 얼라인먼트 센서 관리의 주기를 관리하는 방법이 추가적으로 요구 되거나, 점검 및 조정을 위한 장비 유지 시간을 필요하게 됨으로써, 반도체 노광장치의 생산성을 저하 시키게 된다는 문제점이 있다. However, such a conventional alignment management method has a problem in that a method for managing a cycle of alignment sensor management is additionally required, or equipment maintenance time for inspection and adjustment is required, thereby lowering the productivity of the semiconductor exposure apparatus.

또한 일정한 주기를 통해서 관리되어야 하므로, 점검 주기 이전에 발생하는 광축 직교도의 정도 저하에 대비 하는 것이 어렵다는 문제점이 있었고, 이러한 문제점들은 반도체 제품의 오버레이(Overlay) 정도에 영향을 주게 되어 제품 수율의 저하를 야기 시킨다는 문제점이 있다.In addition, since it must be managed through a certain period, there was a problem that it is difficult to prepare for the degree of optical axis orthogonality that occurs before the inspection cycle, these problems affect the degree of overlay of the semiconductor product, the product yield decreases There is a problem that causes.

본 발명은 반도체 소자의 노광 공정 중 스텝퍼의 얼라인먼트 계측에 사용되는 센서의 관리에 있어서 TIS보상 기법을 적용하여 스텝퍼 얼라인먼트 정도에 가장 큰 영향을 주는 광축 직교도에 대한 정도 보정을 실시함으로써 수율의 극대화 및 설비 효율을 증가시킬 수 있는 반도체 소자의 노광 방법을 제공하는 것을 기술적 과제로 한다.The present invention maximizes the yield by applying the TIS compensation technique in the management of the sensor used to measure the stepper alignment during the exposure process of the semiconductor device to correct the degree of optical axis orthogonality which has the greatest influence on the degree of the stepper alignment. It is a technical object of the present invention to provide a method for exposing a semiconductor device capable of increasing equipment efficiency.

본 발명에 따른 반도체 소자의 노광방법은 웨이퍼 스테이지로 웨이퍼를 로딩하는 단계; TIS(Tool Induced Shift) 보상법 실행여부를 판단하는 단계; TIS 보상법을 실행하는 것으로 판단되는 경우 상기 웨이퍼를 소정 각도 만큼 회전시키는 단계; 제1 얼라인먼트 과정을 수행하는 단계; 상기 웨이퍼를 원위치 시키는 단계; 제2 얼라인먼트 과정을 수행하는 단계: 얼라인먼트 보정을 수행하는 단계; 및 노광공정을 수행하는 단계가 포함되어 구성되는 것을 특징으로 한다.Exposure method of a semiconductor device according to the present invention comprises the steps of loading a wafer to the wafer stage; Determining whether to execute a tool induced shift (TIS) compensation method; Rotating the wafer by a predetermined angle when it is determined to execute a TIS compensation method; Performing a first alignment process; Repositioning the wafer; Performing a second alignment process: performing alignment correction; And performing an exposure process.

이하에서는 첨부되는 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

반도체 소자의 노광 공정에 있어서 웨이퍼의 처리 순서는 웨이퍼를 로딩한 후 프리 얼라인먼트(Pre Alignment), 서치 얼라인먼트(Search Alignment), 및 파인 얼라인먼트(Fine Alignment)과정을 거치게 된다. In the exposure process of the semiconductor device, the wafer is processed in a pre-alignment, search-alignment, and fine alignment process after loading the wafer.

본 발명은 파인 얼라인먼트 실행 시 TIS(Tool Induced Shift) 보상 기능을 수행할 수 있도록 도 2에 도시된 바와 같이 잡(Job)내의 설정이 가능하도록 하는 것이다. The present invention is to enable the setting in the job (Job), as shown in Figure 2 so that when performing fine alignment can perform a Tool Induced Shift (TIS) compensation function.

이를 본 발명의 일 실시예에 따른 노광 방법을 도시한 도 2와 도 3을 참조하여 구체적으로 설명한다.This will be described in detail with reference to FIGS. 2 and 3 illustrating an exposure method according to an embodiment of the present invention.

먼저, 웨이퍼가 웨이퍼 스테이지로 로딩한다(제100단계). First, the wafer is loaded into the wafer stage (step 100).

다음으로, TIS 실행이 수행될 수 있도록 구성된 레시피(Recipe)가 사용되는 경우, TIS 실행여부를 판단하게 되는데(제110단계), TIS가 실행되는 것으로 판단되 면, 웨이퍼를 소정 각도만큼 회전시킨다(제120단계). Next, when a recipe configured to perform TIS execution is used, it is determined whether to execute TIS (step 110). If it is determined that TIS is executed, the wafer is rotated by a predetermined angle ( Step 120).

일 실시예에 있어서, 웨이퍼는 170도 내지 190도만큼 회전될 수 있는데, 바람직한 실시예에 있어서는 180도 만큼 회전시킨다. In one embodiment, the wafer may be rotated by 170 to 190 degrees, in a preferred embodiment by 180 degrees.

만약, TIS가 실행되지 않는 것으로 판단되는 경우에는 도시된 바와 같이, 제2 얼라인먼트 과정이 바로 수행되므로 제2 얼라인먼트 과정에 포함되는 프리 얼라인먼트(제170단계)를 수행하게 된다.If it is determined that the TIS is not executed, as shown in FIG. 2, since the second alignment process is immediately performed, the pre-alignment (step 170) included in the second alignment process is performed.

웨이퍼가 소정 각도 만큼 회전하고 난 다음, 제1 얼라인먼트 과정을 수행하게 되는데, 이때 제1 얼라인먼트 과정은 위에서 언급한 바와 같이 프리 얼라인먼트(제130단계), 서치 얼라인먼트(140단계), 및 파인 얼라인먼트(150단계)로 구성된다. 이때 파인 얼라인먼트는 TIS 상태에서 수행되게 된다. After the wafer is rotated by a predetermined angle, a first alignment process is performed, wherein the first alignment process includes pre-alignment (step 130), search alignment (step 140), and fine alignment 150 as described above. Step). At this time, fine alignment is performed in the TIS state.

상기 프리 얼라인먼트는 로딩된 웨이퍼를 웨이퍼 스테이지의 하부로부터 공급되는 에어(air)를 이용하여 부상시킨 후 웨이퍼 노치(notch) 부분에 해머(hammer)를 구동시켜 웨이퍼를 원하는 위치로 고정시키는 과정이고, 상기 서치 얼라인먼트는 웨이퍼 스테이지를 X축 및 Y축 방향으로 이동시켜 웨이퍼 정렬을 시행하는 단계이고, 상기 파인 얼라인먼트는 상기 서치 얼라인먼트에서 보다 더 정밀한 변화량으로 웨이퍼 스테이지를 X축 및 Y축 방향으로 미세 이동시키면서 완전한 웨이퍼 미세 정렬을 시행하는 단계이다.The pre-alignment is a process of floating the loaded wafer by using air supplied from the lower part of the wafer stage, and then driving a hammer to a portion of the wafer notch to fix the wafer to a desired position. Search alignment is a step of performing a wafer alignment by moving the wafer stage in the X-axis and Y-axis directions, and the fine alignment completes the microscopic movement of the wafer stage in the X-axis and Y-axis directions with a more precise amount of change in the search alignment. Wafer fine alignment is performed.

이러한 각 단계에서의 얼라인먼트의 상세한 설명은 반도체 제조 공정에서 널리 알려진 것이므로 자세한 설명은 생략한다.Since the detailed description of the alignment at each of these steps is well known in the semiconductor manufacturing process, the detailed description is omitted.

제1 얼라인먼트 과정이 완료된 후, 웨이퍼를 다시 원위치 시키게 되는데(제 160단계), 구체적으로, 제120단계에서 웨이퍼를 180도만큼 회전시킨 경우 웨이퍼를 다시 180도만큼 회전시키는 것이다.After the first alignment process is completed, the wafer is returned to its original position (step 160). Specifically, when the wafer is rotated by 180 degrees in step 120, the wafer is rotated by 180 degrees again.

이후 종래의 노광 공정에서 사용되는 얼라인먼트 과정인 제2 얼라인먼트 과정을 수행하게 된다. 구체적으로, 프리 얼라인먼트(제170단계), 서치 얼라인먼트(제180단계), 및 파인 얼라인먼트(제190단계)를 수행하게 되는 것이다. After that, the second alignment process, which is an alignment process used in the conventional exposure process, is performed. In detail, the pre-alignment (step 170), the search alignment (step 180), and the fine alignment (step 190) are performed.

이러한 제2 얼라인먼트 과정이 모두 수행되고 난 후, 얼라인먼트 보정이 수행된다(제200단계). 이러한 얼라인먼트 보정 과정에서 얼라인먼트 계측값을 계산하게 되는데 이때 TIS실행치의 보상이 이루어지게 되며, 센서의 광축직교도 성분에 의한 오계측 부분도 보상된다. 이후 이러한 얼라인먼트 보정값을 토대로 하여 노광 공정이 수행된다(제210단계).After all of these second alignment processes are performed, alignment correction is performed (step 200). In the alignment correction process, the alignment measurement value is calculated. At this time, the TIS execution value is compensated, and the mismeasurement portion by the optical axis orthogonal component of the sensor is compensated. Thereafter, an exposure process is performed based on the alignment correction value (operation 210).

이러한 과정을 거쳐 노광이 완료된 웨이퍼의 경우, 웨이퍼의 오버레이(Overlay) 정도는 얼라인먼트 계측값 계산시 센서의 광축 직교도에 영향을 받지 않고 재현성 있는 값을 유지하게 되며, 위와 같은 방법을 통해서 스텝퍼 장치의 얼라인먼트 센서의 광축 직교도 변동치가 발생 하더라도 이에 대응할 수 있는 얼라인먼트 개선 시스템을 구현할 수 있게 된다.In the case of the wafer that has been exposed through this process, the overlay degree of the wafer maintains a reproducible value without being affected by the optical axis orthogonality of the sensor when calculating the alignment measurement value. Even if the optical axis orthogonality variation of the alignment sensor occurs, it is possible to implement an alignment improvement system.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 예컨대, 상술한 본 발명의 일 실시예에 따른 노광 방법의 구현시 한계값(Limit) 설정치 홀딩 기능을 추가하여 TIS 계측값이 한계값 이하로 떨어지는 경우 자동으로 대응이 가능하도록 할 수도 있다.Those skilled in the art to which the present invention pertains will understand that the present invention can be implemented in other specific forms without changing the technical spirit or essential features. For example, when the exposure method according to the embodiment of the present invention is implemented, a limit value holding function may be added to automatically correspond to the TIS measurement value when it falls below the limit value.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, it is to be understood that the embodiments described above are exemplary in all respects and not restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present invention. do.

상술한 바와 같은 본 발명의 일 실시예에 따른 반도체 소자의 노광 방법은 노광 공정에 TIS 보상을 수행하기 때문에 스텝퍼 장비의 얼라인먼트 센서의 광축 직교도가 변경되더라도 얼라인먼트 계측 정도를 향상 시킬 수 있다는 효과가 있다.As described above, the semiconductor device exposure method according to the embodiment of the present invention performs TIS compensation in the exposure process, thereby improving alignment measurement accuracy even if the optical axis orthogonality of the alignment sensor of the stepper device is changed. .

또한 주기적으로 센서 성능을 확인하기 위해 장비의 지속적인 체크 등의 노력이 필요하기 않게 되므로 설비의 효율을 증대시켜 생산성 향상을 극대화할 수 있다는 효과가 있다.In addition, it is possible to maximize the productivity improvement by increasing the efficiency of the facility because it is not necessary to constantly check the equipment to check the sensor performance periodically.

또한, 본 발명에 따를 경우, TIS 계측값의 관리가 실시간으로 가능해져서 관리 팩터들을 세밀하게 관리 할 수 있으며, 이러한 데이터들은 반도체 공정중의 오버레이 정도 차이의 원인 분석의 데이터로 중요하게 사용될 수가 있게 되어, Cpk 및 Rework 관리를 효율적으로 할 수 있다는 효과가 있다.In addition, according to the present invention, it is possible to manage the TIS measurement value in real time to manage the management factors in detail, such data can be used as important data for the cause analysis of the difference in overlay degree during the semiconductor process It is effective in managing Cpk and Rework efficiently.

또한, 한계값 설정치를 통한 홀딩 기능을 통해서 공정중의 롯(Lot)이 비정상적으로 플로우(flow) 될 수 있는 가능성을 감소시킬 수 있다는 효과가 있다.In addition, there is an effect that it is possible to reduce the likelihood that the lot in the process may abnormally flow through the holding function through the threshold set value.

또한, 반도체 수율에 결정적인 영향을 주는 팩터인 오버레이 정도를 향상시킬 수 있어 반도체 소자의 수율을 상승시킬 수 있다는 효과가 있다.In addition, it is possible to improve the degree of overlay, which is a factor that has a decisive effect on semiconductor yield, thereby increasing the yield of semiconductor devices.

Claims (3)

웨이퍼 스테이지로 웨이퍼를 로딩하는 단계;Loading a wafer into a wafer stage; TIS(Tool Induced Shift) 보상법 실행여부를 판단하는 단계;Determining whether to execute a tool induced shift (TIS) compensation method; TIS 보상법을 실행하는 것으로 판단되는 경우 상기 웨이퍼를 소정 각도 만큼 회전시키는 단계;Rotating the wafer by a predetermined angle when it is determined to execute a TIS compensation method; 제1 얼라인먼트 과정을 수행하는 단계;Performing a first alignment process; 상기 웨이퍼를 원위치 시키는 단계;Repositioning the wafer; 제2 얼라인먼트 과정을 수행하는 단계:Performing a second alignment process: 얼라인먼트 보정을 수행하는 단계; 및Performing alignment correction; And 노광공정을 수행하는 단계가 포함되어 구성되는 것을 특징으로 하는 반도체 소자의 노광 방법.An exposure method of a semiconductor device comprising a step of performing an exposure process. 제 1항에 있어서, The method of claim 1, 상기 제1 및 제2 얼라인먼트 과정은 프리 얼라인먼트, 서치 얼라인먼트, 및 파인 얼라인먼트를 순차적으로 수행하는 것을 특징으로 하는 반도체 소자의 노광 방법.The first and second alignment processes are performed by sequentially performing pre-alignment, search alignment, and fine alignment. 제 1항에 있어서, The method of claim 1, 상기 소정 각도는 170 내지 190도인 것을 특징으로 하는 반도체 소자의 노광 방법.The predetermined angle is 170 to 190 degrees exposure method of a semiconductor device.
KR1020060132686A 2006-12-22 2006-12-22 Method for exposure of semiconductor device KR100781894B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060132686A KR100781894B1 (en) 2006-12-22 2006-12-22 Method for exposure of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060132686A KR100781894B1 (en) 2006-12-22 2006-12-22 Method for exposure of semiconductor device

Publications (1)

Publication Number Publication Date
KR100781894B1 true KR100781894B1 (en) 2007-12-03

Family

ID=39139517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060132686A KR100781894B1 (en) 2006-12-22 2006-12-22 Method for exposure of semiconductor device

Country Status (1)

Country Link
KR (1) KR100781894B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030016458A (en) * 2001-08-16 2003-03-03 삼성전자주식회사 method for inter-locking tool induce shift data in overlay measuring apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030016458A (en) * 2001-08-16 2003-03-03 삼성전자주식회사 method for inter-locking tool induce shift data in overlay measuring apparatus

Similar Documents

Publication Publication Date Title
CN110573966B (en) Method and apparatus for optimizing a lithographic process
US11366397B2 (en) Method and apparatus for simulation of lithography overlay
KR102183619B1 (en) Method of monitoring and device manufacturing method
JP2011066323A (en) Method for correction of exposure treatment
US7907770B2 (en) Method for inspecting photomask and real-time online method for inspecting photomask
US7208330B2 (en) Method for varying the uniformity of a dopant as it is placed in a substrate by varying the speed of the implant across the substrate
US11300889B2 (en) Metrology apparatus
KR100781894B1 (en) Method for exposure of semiconductor device
KR102353128B1 (en) Methods for determining stress in a substrate, a control system for controlling a lithographic process, a lithographic apparatus and a computer program product
KR100577568B1 (en) Method for measuring overlay and over mark used the same
CN112180690B (en) Method for improving uniformity in critical dimension plane of device
JP2023053800A (en) Method for determining arrangement of a plurality of shot areas on substrate, exposure method, exposure device, article production method, program and information processing device
US11809088B2 (en) Method for controlling a lithographic apparatus
KR100801737B1 (en) Method for processing a optical proximity correction of semiconductor device's pattern
CN111771167B (en) Alignment mark positioning in lithographic processes
KR100714266B1 (en) Method for amending image in process for manufacturing semiconductor device
KR100576425B1 (en) Method for measuring overlay using of photoresist thickness
US7153711B2 (en) Method for improving a drive current for semiconductor devices on a wafer-by-wafer basis
KR20070095034A (en) Method for inspecting overlay
KR20030016458A (en) method for inter-locking tool induce shift data in overlay measuring apparatus
CN105759563B (en) Photomask and method for detecting photomask or wafer contamination
KR100577556B1 (en) method for matching exposing equipment for semiconductor manufaction
JP2005285916A (en) Method for measuring position of alignment mark
JP2000058429A (en) Aligner
KR20050093218A (en) Method for analyzing a best focus of exposing apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee