KR100781578B1 - 적층형 수동소자를 이용한 광소자 패키지 - Google Patents

적층형 수동소자를 이용한 광소자 패키지 Download PDF

Info

Publication number
KR100781578B1
KR100781578B1 KR1020060083556A KR20060083556A KR100781578B1 KR 100781578 B1 KR100781578 B1 KR 100781578B1 KR 1020060083556 A KR1020060083556 A KR 1020060083556A KR 20060083556 A KR20060083556 A KR 20060083556A KR 100781578 B1 KR100781578 B1 KR 100781578B1
Authority
KR
South Korea
Prior art keywords
optical device
passive
driving chip
stacked
lead frame
Prior art date
Application number
KR1020060083556A
Other languages
English (en)
Inventor
강철준
정용민
Original Assignee
한국 고덴시 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국 고덴시 주식회사 filed Critical 한국 고덴시 주식회사
Priority to KR1020060083556A priority Critical patent/KR100781578B1/ko
Application granted granted Critical
Publication of KR100781578B1 publication Critical patent/KR100781578B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component

Landscapes

  • Light Receiving Elements (AREA)

Abstract

본 발명은 광소자 패키지 내의 제한된 공간속에서 공간이용을 극대화할 수 있는 적층형 수동소자를 이용한 광소자 패키지에 관한 것으로서, 리드프레임 타입 광소자 패키지를 구성함에 있어서, 리드프레임에 실장되는 광소자, 상기 광소자를 구동하는 구동칩, 상기 구동칩과 연결되는 적층형 수동소자를 포함하여 이루어지는 것을 특징으로 하기 때문에, 제한된 패키지 상에서 아일랜드 공간 활용을 극대화시키고 리드프레임 상의 구조를 단순화함으로 리드프레임 제작의 용이성과 복잡한 구동칩 사용의 편이성 등을 높일 수 있으며, 또한 LTCC을 이용한 집적화된 기판의 다양한 기능을 리드프레임 상에 접목시켜, 와이어 본딩을 줄이는 등의 원가절감의 효과를 갖는다.
LTCC

Description

적층형 수동소자를 이용한 광소자 패키지{A OPTICAL DEVICE USING STACKED PASSIVE ELEMENTS}
도 1은 종래의 광소자 패키지를 나타내는 평면도이다.
도 2는 본 발명의 바람직한 일 실시예에 따른 광소자 패키지를 나타내는 평면도이다.
(도면의 주요한 부호에 대한 설명)
3: 수동소자 5: 아일랜드
11: 광소자 12: 구동칩
13: 적층형 수동소자 21: 광소자 리드프레임
22: 와이어본딩 23: 접지용 리드프레임
24: 수동소자 리드프레임 30: 봉지재 수지층
본 발명은 광소자 패키지에 관한 것으로서, 보다 상세하게는 구동칩과 연결되는 수동소자가 적층되어 소형화가 가능한 광소자 패키지에 관한 것이다.
종래의 광소자 패키지에서는 리드프레임 상의 공간 활용에 있어서, 리드프레 임 상에 구동칩의 기능에 따라 캐패시터, 저항, 인덕터와 같은 수동소자나 기타 소자를 실장하여 와이어 본딩하는 방법으로 진행되어 왔다. 구동칩의 최적화를 위한 수동소자의 연결은 구동칩의 기능에 따라 리드프레임 상에 실장되어 와이어 본딩되거나 구동칩에만 연결하기 위해 독립된 아일랜드를 만든 후 와이어 본딩하는 구조로 형성하였다. 여기서 아일랜드는 통상 리드프레임상에서 타이바와 연결을 하고 추후 트림작업하여 독립된 아일랜드를 형성하게 된다.
도 1 은 종래의 아일랜드를 이용한 수동소자의 제조방식을 보여주는 광소자 패키지의 측단면도이다. 도 1에서와 같이, 수동소자(3)는 별도로 형성된 아일랜드(5)와 수동소자 리드프레임(24)에 거쳐서 구현되며, 각각의 아일랜드(5)들은 구동칩(12)에 형성된 본딩패드(3a)와 와이어 본딩(22)을 통해서 연결되는 구조로 사용된다.
소형화되고 복잡한 기능을 요구하는 전자부품의 경향에 따라, 다수의 수동소자가 연결된 구동칩에 대한 수요가 증가하고 있는 실정이다. 구동칩과 연결되는 수동소자를 아일랜드 형태로 연결할 경우, 수동소자의 증가에 따라 아일랜드의 증가가 수반된다. 그러나, 아일랜드의 증가는 소형화되는 경향과 상반되게 패키지의 크기의 증가로 이어지게 되는 문제가 있어 왔다.
이에 따라 패키지 크기의 변화 없이 수동소자를 실장 할 수 있는 아일랜드를 형성하기 위해 구동칩 등이 안착된 다른 리드의 변형이 고려되었다. 그러나 이는 기존의 수동소자에 한, 두개 정도의 수동소자를 추가할 경우에 한정된 것으로서, 다수의 수동 소자가 추가되는 경우에 대해서는 해결책이 되지 못하는 문제가 있다.
또한 수동소자의 기능을 일부 구동칩에 직접하는 방안이 제시되었으나, 이는 구동칩의 가격상승을 유발하는 문제가 있었으며, 또한 일부 수동소자의 기능이 구동칩에 편입되더라도 여전히 남아있는 수동소자를 위한 아일랜드가 필요하다는 점에서 해결수단으로서 부족한 부분이 있었다.
상기와 같은 이유로 다수의 수동소자를 이용하면서도 동일한 기능을 수행할 수 있는 한 광소자 패키지에 대한 요구가 계속되고 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 다수의 수동소자를 이용하면서도 차지하는 공간이 적은 수동소자를 이용하는 광소자 패키지를 제공하는 것이다.
본 발명의 다른 목적은 다수의 수동소자를 이용하면서도 차지하는 공간이 적은 수동소자를 이용하는 광소자 패키지 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 적층형 수동소자를 이용하여 다수의 수동소자 설치에 최소한의 공간이 요구되는 광소자 패키지를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 광소자 패키지는 다수의 리드프레임, 상기 리드프레임에 실장되는 광소자, 상기 광소자를 구동하는 구동칩, 상기 구동칩과 연결되는 적층형 수동소자를 포함하여 이루어지는 것을 특징으로 한다.
본 발명에 있어서, 상기 적층형 수동소자는 캐패시터, 저항, 인덕터 등의 수동소자를 저온동시소성세라믹(이하 'LTCC'라고 함)기술을 이용하여 제조한 LTCC 수 동소자이다. 본 발명에 있어서, 상기 수동소자를 적층하기 위해서 사용되는 LTCC 공법은 수동소자의 수와 종류를 확정한 후, 통상의 LTCC 공법을 이용하여 제조할 수 있으며, 특별한 제한은 없다. 여기서 상기 LTCC 공법을 이용한 적층형 수동소자는 종래 수동소자 뿐만아니라, 추가적으로 기타 다른 소자의 기능을 포괄하여 수행할 수 있다.
본 발명에 있어서, 상기 구동칩과 상기 적층형 수동소자는 와이어 본딩과 같은 연결수단을 이용해서 구동칩과 적층된 수동소자들이 직접 연결된다.
본 발명에 있어서, 상기 리드프레임들은 발/수광 다이오드 및 구동칩, PWB(PCB)등을 실장 시킬 수 있는 것으로 Fe-Ni합금계, Cu합금계, Fe합금계로 이루질 수 있다.
본 발명에 있어서, 광소자 패키지는 리드프레임에 실장되는 광소자, 상기 광소자를 구동하는 구동칩, 상기 구동칩과 연결되는 적층형 수동소자를 커버하여 외부환경과 차단하는 봉지재 수지층을 더 포함하여 이루어지는 것이 가능하다.
본 발명은 일 측면에 있어서, 수광 또는 발광용 광소자를 제어하는 구동칩에 연결되어 구동신호를 처리하기 위한 사용되는 광소자 패키지용 LTCC 수동소자로 이루어진다.
본 발명에 있어서, 상기 LTCC 수동소자는 구동칩과 관련하여 요구되는 수동소자의 기능을 LTCC 공법으로 적층하여 리드프레임에 실장시켜 사용된다.
본 발명의 구체적 특징 및 이점은 첨부된 도면을 참조한 이하의 설명으로 더욱 명확해 질 것이다.
즉, 이하 본 발명의 바람직한 일 실시예에 따른 광소자 패키지를 도면을 참조하여 상세히 설명한다.
먼저, 도 2에서 도시된 바와 같이, 본 발명의 바람직한 일 실시예에 따른 광소자 패키지는 다수의 리드프레임들에 광소자(11), 상기 광소자를 구동하는 구동칩(12), 상기 구동칩과 연결되는 적층형 수동소자(13)가 실장되어 이루어지는 구성이다.
상기 광소자(11)는 발광 및/또는 수광 다이오드의 반도체이다. 발명의 실시에 있어서, 상기 발광다이오드는 VCSEL, RCLED, LED등의 650 nm, 850 nm의 파장을 방출하는 화합물 반도체인 발광다이오드이다. 발명의 다른 실시에 있어서, 상기 수광다이오드는 포토다이오드로 광신호를 전기적 신호로 변환 시켜 주는 화합물 반도체이다.
여기서, 상기 광소자(11)는 광소자 패키지에 형성된 다수의 리드프레임 중 전원이 공급되는 광소자 리드프레임(21)에 실장되며, 상기 광소자(11)를 구동하는 와이어 본딩(22)를 통해 구동칩(12)과 전기적으로 연결된다.
상기 구동칩(12)은 수광시 광소자(11)를 통해서 수광되는 신호를 인가받아 다른 장치들을 구동시키는 구동신호로 변환시키거나, 발광시 구동신호를 인가받아 광소자(11)를 발광시키는 신호로 변환시키게 된다. 여기서 상기 구동칩(12)은 접지용 리드프레임(23)에 실장되며, 와이어 본딩(22)를 통해서 광소자(11)와 연결된다.
본 발명에 있어서, 상기 적층형 수동소자(13)는 캐패시티, 저항, 인덕터와 같은 수동소자 조합하여 LTCC 공법으로 제조한 것이다. 상기 LTCC 공법은 저온에서 금속과 세라믹 기판을 동시에 제작하는 공정기술로 유리와 세라믹을 혼합한 재질을 그린시티(세라믹 테이프)라고 하는 종이보다 얇은 형태로 만들어 이를 여러 개로 잘라서 각각의 시트 위에 소자의 역할에 맞도록 금이나 은, 구리 같은 금속을 입힌다. 그 후 제조된 시트를 여러 층으로 쌓아 동시에 소성하여 하나의 모듈을 만드는 구조로 되어 있다. 집적화된 하나의 모듈로 수동소자의 serial, parallel 등의 다양한 구성이 가능하며, PCB, PWB 와 같이 구현할 수 있는 모든 기능을 사용할 수가 있다.
여기서, 상기 LTCC 공법을 이용한 적층형 수동소자(13)는 수동소자 리드프레임(23)에 실장되며, 리드프레임과 전기적으로 분리시킬 수도 있고, 경우에 따라서 연결시킬 수도 있다. 상기 적층형 수동소자(13)는 구동칩(12)에 와이어 본딩과 같은 연결수단을 통해서 직접 연결된다.
따라서, 본 발명의 광수신 패키지의 작동 과정을 살펴보면, 예를 들어 수광 시에는 상기 포토 다이오드와 같은 광소자(11)에 광신호가 수신되어 상기 포토 다이오드에서 발생된 감지신호가 구동칩(12)으로 전달되고, 와이어 본딩(22)를 통해 적층형 수동소자(13)에 전달되고, 상기 적층형 수동소자(13)에 전달된 감지신호가 다른 장치들을 구동시키는 구동신호로 변환된 다음, 전달될 수 있는 것이다.
상기 신호의 전달을 위한 와이어 본딩, 광소자, 구동칩, 및 적층형 수동소자들을 외부환경으로부터 보호하기 위해서, 봉지재 수지층(30)이 상기 구성물을 감싸면서 형성될 수 있다.
본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 사상을 해치지 않는 범위 내에서 당업자에 의한 변형이 가능함은 물론이다.
따라서, 본 발명에서 권리를 청구하는 범위는 상세한 설명의 범위 내로 정해지는 것이 아니라 후술되는 청구범위와 이의 기술적 사상에 의해 한정될 것이다.
이상에서와 같이 본 발명의 광소자 패키지에 의하면, 제한된 패키지 상에서 아일랜드 공간활용을 극대화시키고 리드프레임 상의 구조를 단순화함으로 리드프레임 제작의 용이성과 복잡한 구동칩 사용의 편이성 등을 높일 수 있다. 또한 LTCC을 이용한 집적화된 기판의 다양한 기능을 리드프레임 상에 접목시켜, 와이어 본딩을 줄이는 등의 원가절감의 효과 등을 거둘 수 있다.

Claims (5)

  1. 리드프레임 타입 광소자 패키지에 있어서,
    리드프레임에 실장되는 광소자, 상기 광소자를 구동하는 구동칩, 상기 구동칩과 연결되는 적층형 수동소자를 포함하여 이루어지는 것을 특징으로 하는 광소자 패키지.
  2. 제 1 항에 있어서,
    상기 적층형 수동소자는 LTCC 수동소자인 것을 특징으로 하는 광소자 패키지.
  3. 제 1 항에 있어서,
    상기 수동소자는 캐패시티, 저항, 인덕터, 또는 이들의 조합인 것을 특징으로 하는 광소자 패키지.
  4. 제 2 항에 있어서, 상기 LTCC형 수동소자는 구동칩와 직접 연결되는 것을 특징으로 하는 광소자 패키지.
  5. 삭제
KR1020060083556A 2006-08-31 2006-08-31 적층형 수동소자를 이용한 광소자 패키지 KR100781578B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083556A KR100781578B1 (ko) 2006-08-31 2006-08-31 적층형 수동소자를 이용한 광소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083556A KR100781578B1 (ko) 2006-08-31 2006-08-31 적층형 수동소자를 이용한 광소자 패키지

Publications (1)

Publication Number Publication Date
KR100781578B1 true KR100781578B1 (ko) 2007-12-03

Family

ID=39139395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083556A KR100781578B1 (ko) 2006-08-31 2006-08-31 적층형 수동소자를 이용한 광소자 패키지

Country Status (1)

Country Link
KR (1) KR100781578B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09304127A (ja) * 1996-05-17 1997-11-28 Tdk Corp 多機能センサー部品
JP2003324181A (ja) 2002-04-30 2003-11-14 Ibiden Co Ltd 複合半導体モジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09304127A (ja) * 1996-05-17 1997-11-28 Tdk Corp 多機能センサー部品
JP2003324181A (ja) 2002-04-30 2003-11-14 Ibiden Co Ltd 複合半導体モジュール

Similar Documents

Publication Publication Date Title
US8497159B2 (en) Method of manufacturing leadless integrated circuit packages having electrically routed contacts
US6528882B2 (en) Thermal enhanced ball grid array package
EP1680816B1 (en) Power surface mount light emitting die package
US7719094B2 (en) Semiconductor package and manufacturing method thereof
US7215016B2 (en) Multi-chips stacked package
EP2093811B1 (en) Package structure of compound semiconductor device
KR101622805B1 (ko) 다양한 ｉｃ 패키징 구성들을 가진 리드리스 어레이 플라스틱 패키지
JP2005322937A (ja) フレキシブル基板を備えた半導体発光素子
US6301401B1 (en) Electro-optical package for reducing parasitic effects
US7074647B2 (en) Semiconductor component comprising leadframe, semiconductor chip and integrated passive component in vertical relationship to each other
US6759753B2 (en) Multi-chip package
JP2007173562A (ja) 光半導体装置およびそれを備えた電子機器
US8994157B1 (en) Circuit system in a package
KR20040059746A (ko) 사이드 브레이즈 패키지
KR100781578B1 (ko) 적층형 수동소자를 이용한 광소자 패키지
KR100791932B1 (ko) 광소자 패키지
KR101161408B1 (ko) 발광 다이오드 패키지 및 그의 제조 방법
US8344500B2 (en) Integrated circuit package module and method of the same
CN216563117U (zh) 组件封装结构及具有其的光模块
KR20040059741A (ko) 반도체용 멀티 칩 모듈의 패키징 방법
US8916900B2 (en) Optoelectronic module and method of producing an optoelectronic module
CN219144179U (zh) 平面式光耦封装结构
US20030090876A1 (en) Module including one or more chips
KR20030012192A (ko) 다이 적층형 윈도우 칩 스케일 패키지
KR100489115B1 (ko) 반도체패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121112

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131021

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151105

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191105

Year of fee payment: 13