KR100772808B1 - 셀 헤더 필드를 통한 대역내 제어 및 어드레싱 기능을갖는 통신 캐리어 프로세서 서브시스템 - Google Patents

셀 헤더 필드를 통한 대역내 제어 및 어드레싱 기능을갖는 통신 캐리어 프로세서 서브시스템 Download PDF

Info

Publication number
KR100772808B1
KR100772808B1 KR1020010037194A KR20010037194A KR100772808B1 KR 100772808 B1 KR100772808 B1 KR 100772808B1 KR 1020010037194 A KR1020010037194 A KR 1020010037194A KR 20010037194 A KR20010037194 A KR 20010037194A KR 100772808 B1 KR100772808 B1 KR 100772808B1
Authority
KR
South Korea
Prior art keywords
cell
bits
carrier processor
header
communication
Prior art date
Application number
KR1020010037194A
Other languages
English (en)
Other versions
KR20020001642A (ko
Inventor
리진길버트칼로마리에
Original Assignee
알까뗄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알까뗄 filed Critical 알까뗄
Publication of KR20020001642A publication Critical patent/KR20020001642A/ko
Application granted granted Critical
Publication of KR100772808B1 publication Critical patent/KR100772808B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H04L49/309—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3009—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Radio Relay Systems (AREA)

Abstract

통신 캐리어 프로세서 서브시스템(CPS)은 셀(1, 2), 양호하게는 ATM 셀을 수신하기에 적합하며, H 비트 헤더 필드로부터 더 작은 R 비트의 셋트를 추출한다. R 비트의 셋트는 셀을 서브시스템의 소정 출력부로 라우팅하는데 이용될 뿐만 아니라, 제2 D 비트의 셋트와 조합되어 셀의 H 비트 헤더 필드내의 VPI/VCI 비트를 대체한다. 제2 D 비트의 셋트는 사용자 데이터, 제어 또는 명령 전송과 같은 정보 데이터를 전송하는데 이용될 수도 있다. 그것은 또한 핸드오버 프로세스나 셀 복사에 이용되고, 특히 저궤도 통신 위성군에 관련된 광대역 로컬 액세스 어플리케이션에 적합하다. 자유로운 D비트를 이용하여 접속 식별자 범위를 변경한 후에 전체 ATM 셀 헤더 크기를 유지하는 것을 대역내 제어라 부른다. 이것은 서브시스템, 보드 또는 컴포넌트들간의 셀 전송을 위한 셀프(shelf) 컴포넌트들을 분리하여 이용할 수 있게 한다. 또한, 이것은 처리 유닛에 필요한 디멘져닝 (dimensioning)과 일치하여 접속 데이터 테이블을 감소시킨다.
ATM, 셀, 캐리어 프로세싱, 통신 시스템, 위성통신

Description

셀 헤더 필드를 통한 대역내 제어 및 어드레싱 기능을 갖는 통신 캐리어 프로세서 서브시스템{TELECOMMUNICATION CARRIER PROCESSOR SUBSYSTEM WITH IN-BAND CONTROL AND ADDRESSING VIA CELL HEADER FIELDS}
도 1은 통신 셀을 저궤도 통신 위성군을 통해 터미널 TE로 전송하기에 적합한, 본 발명에 따른 캐리어 프로세서 서브시스템 CPS를 도시한 도면.
도 2a 내지 도 2c는 도 1의 캐리어 프로세서 서브시스템 CPS에 이용된 셀의 헤더 필드 내용을 도시한 도면.
도 3은 도 1의 캐리어 프로세서 서브시스템 CPS의 일부를 형성하는 통신 인터페이스 디바이스 TID를 더 상세하게 도시한 도면.
도 4는 도 1의 캐리어 프로세서 서브시스템 CPS의 일부를 형성하는 캐리어 프로세서 디바이스 CPi의 하나를 더 상세하게 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
CPS : 캐리어 프로세서 서브시스템
CPi, CPj, CPk : 캐리어 프로세서 디바이스
MDi, MDj, MDk : 모뎀
TAi, TAj, TAk : 지상 안테나국
SAT : 위성
TE : 터미널
본 발명은 하나의 입력부(IN)와 복수의 출력부(OUTi, OUTj, OUTk)를 구비하고, 페이로드(payload) 필드와 H 비트의 헤더 필드를 포함하는 각 통신 셀(1, 2)을 상기 입력부에서 수신하기에 적합하며, 상기 입력부(IN)에 대응하는 하나의 인터페이스 입력부와, 각각이 상기 출력부들 중 다른 하나에 결합되는 복수의 아울렛(outlet, OTLi, OTLj, OTLk)을 구비하는 통신 인터페이스 수단(TID)을 포함하되, 상기 통신 인터페이스 수단은 상기 입력부에 접속되는 헤더 검출 수단(HDC), 및 상기 입력부 및 상기 복수의 아울렛에 접속되며 상기 헤더 검출 수단에 의해 제어되는 라우팅 수단(RTC)을 포함하고, 상기 헤더 검출 수단은 상기 헤더 필드내에 포함된 적어도 H 비트 셋트의 일부로부터 R 비트의 접속 식별자를 추출하기에 적합한 통신 캐리어 프로세서 서브시스템(CPS) - 상기 R 및 H는 정수로서 R이 H보다 작음 - 에 관한 것이다.
광대역 로컬 액세스 솔루션을 제공하는 저궤도 통신 위성군의 프레임에서는, 통신 셀을 이용하여 멀티미디어 서비스를 전송하는 것이 가장 적합하다. 상기 셀들은 예를들면 입력부에 결합된 전송 외부 통신 교환국 또는 네트워크와 터미널간의 단대단(end-to-end) 접속을 확립하는 것을 허용한다. 이들 접속들은 통신 캐리어 프로세서 서브시스템, 모뎀 및 지상 안테나국을 포함하는 지구국을 통해 가능하 다. 상기 셀들은 통신 인터페이스 수단의 아울렛(outlet)을 터미널로 결합시키는 인공위성을 통해 전송된다.
하나의 셀을 입력부로부터 소정 아울렛으로 전송하기 위해서, 라우팅 수단은 일반적으로 셀의 헤더 필드내에 포함된 H 비트로부터 추출된 라우팅 정보를 이용한다. 그러나, 가능한 아울렛의 수와 이들 아울렛에 결합되는 터미널들이 핸들링할 수 있는 접속 수는 H 비트에 의해 표시될 수 있는 허용된 결합 수의 일부만을 나타낸다. 이러한 제한된 일부는 예를 들면 R 비트 셋트로서 표시되며, 여기서 R은 H보다 작다. 다른 고려사항 때문에, H 비트에 의해 나타나는 범위를 동일하고 연속적인 부분으로 분할해야만 구현상의 문제들을 해결할 수 있다는 것은 적절하지 못한 제한 조건이다. 그 결과, 셀의 헤더 필드내에 포함된 "전체" 라우팅 정보의 H 비트로부터 "유용한" 라우팅 정보의 R 비트를 추출하는 인터페이싱 디바이스 또는 헤더 검출 수단이 필요하다.
그러한 헤더 검출 수단은 예를 들면 발명의 명칭이 "N 비트의 셋트로부터 M 비트의 셋트를 추출하는 인터페이싱 디바이스, 제어 유닛 및 논리 셀"인 유럽특허출원 제 EP-A1-0 862 348호와 같이 본 기술 분야에서는 이미 주지되어 있다. 상기 명세서에 기재되어 있는 바와 같이, 주지의 헤더 검출 수단 또는 인터페이싱 디바이스는 수개의 데이터 핸들링 유닛이 통신 인터페이스 수단의 아울렛들에 접속되고, 다른 데이터 핸들링 유닛의 각각이 디바이스의 입력부에 동시에 들어오는 데이터의 일부에 의해서만 어드레싱되는 경우에 특히 유용하다. 예를 들면, 데이터 비트의 인커밍 셋트가, 셀을 더 핸들링하는데 필요한 일부의 정보만을 헤더 필드내에 포함하는 ATM(Asynchronous Trasfer Mode)셀인 경우이다. 그러므로, 주지의 인터페이싱 디바이스는 셀의 헤더 필드내에 포함된 H 비트의 수를, 통신 인터페이스 수단을 통해 셀을 라우팅하는 것을 제어하는데 충분한 R 비트의 셋트로 감소시키는데 이용될 수 있다. 상기 명세서에 따르면, 그러한 R 비트의 셋트는 포인터로서 그 출력부이 통신 인터페이스 수단을 제어하는 접속 식별자인 RAM에 인가된다.
통신 인터페이스 수단의 아울렛에 제공된 출력부 셀은, 입력부에서 수신되고 RAM 메모리로부터 발행된 접속 식별자와 관련된 이전 전체 셀 (페이로드 (payload) 및 헤더)이거나, 이 접속 식별자에 연관된 이전 셀의 페이로드 필드만이다. 어느 경우든, 통신 인터페이스 수단의 아울렛의 셀의 길이, 즉 비트수는 입력부에서 수신된 이전 셀의 길이와 다르다.
일반적으로 입력부에서의 셀, 예를들면 ATM 셀은 표준화된 포맷을 가지고 있으므로, 통신 인터페이스 수단의 아울렛에서는 비표준화된 셀 포맷을 조작할 수 있는 특정 장치를 설계하는 것이 필요하다. 그래서, 통신 캐리어 프로세서 서브시스템을 개발하는 데 비교적 비용이 많이 소요되고 복잡하다.
본 발명의 목적은 서브 시스템 및 관련 디바이스들의 개발 비용 및 복잡도가 감소된 주지된 형태의 통신 캐리어 프로세서 서브시스템을 제공하는 것이다.
본 발명에 따르면, 라우팅 수단은 헤더 검출 수단으로부터 수신된 R 비트 접속 식별자에 따라 상기 입력부로부터 상기 복수의 아울렛 중 적어도 하나의 소정 아울렛으로 셀을 전송하고, 상기 셀의 헤더 필드내에서, 상기 H 비트의 셋트를, 상 기 접속 식별자를 구성하는 R 비트의 셋트를 포함하는 제2 H 비트의 셋트로 대체하도록 구성되는 사실로부터 상기 목적을 달성한다.
이와 같이, 라우팅 수단의 아울렛 및 통신 인터페이스 수단의 아울렛에서의 셀의 전체 크기 또는 길이가 입력부에서 수신된 셀의 길이와 동일하다. 그 결과, 정규화된 셀이 입력부에 인가되면, 정규화된 셀이 아울렛에서 제공되고, 통신 캐리어 프로세서 서브시스템의 내부 및 외부에서 셀을 핸들링하는 데 표준 컴포넌트, 디바이스 및 장비들을 이용할 수 있다. 이것은 성능을 향상시키면서도 비용과 복잡도를 감소시키고, 일반적으로는 전력 소비를 절감시킨다.
또한, 이전 H 비트 헤더의 일부로부터 추출되어 접속 식별자를 구성하는 R 비트는 라우팅 수단을 제어할 뿐만 아니라, 셀에 대한 표시(indication)를 다른 디바이스에게 제공한다. 대부분의 어플리케이션에서 입력부 셀에 포함된 이전 H 비트의 셋트는 셀의 추가 처리에 더 이상 이용되지 않는다.
본 발명의 또 다른 특징적인 실시예에서는 상기 통신 인터페이스 수단이 상기 헤더 검출 수단 및 상기 라우팅 수단에 결합되고, 상기 헤더 검출 수단으로부터 수신된 상기 R 비트 셋트와 정보 데이터의 D 비트 셋트를, 상기 헤더 필드에 포함된 상기 언급한 제1 H 비트의 셋트를 대체하기 위한 상기 제2 H 비트의 셋트로 조합하기에 적합한 헤더 조합 수단을 더 포함하며, D는 H와 R의 차이보다 작거나 같은 정수이다.
H 비트 셋트의 전반 부분을 더 작은 R 비트의 셋트로 대체함으로써 셀의 헤더 필드내의 자유로운 비트들은 상기 언급한 본 발명의 장점에 영향을 주지 않고 라우팅 이외의 다른 목적에 이용될 수도 있다. H에서 R을 뺀 자유로운 D 비트 부분은 양호하게는 전체 셀 크기를 변경시키지 않고, 사용자 데이터, 제어 또는 명령 전송과 같은 정보 데이터를 전송하는데 재사용된다. 이러한 능력을 "대역내 제어(in-band control)"라고 부른다.
본 발명의 양호한 실시예에서, 상기 통신 셀은 비동기 전송 모드(ATM) 셀이다.
셀의 포맷이 완전히 표준화되므로, 표준 장비로 구현할 수 있다.
본 발명의 또 다른 특징의 실시예에서는 상기 캐리어 프로세서 서브시스템이, 각각이 상기 통신 인터페이스 수단의 아울렛에 접속되는 하나의 인렛과, 상기 캐리어 프로세서 서브시스템의 출력부에 대응하는 하나의 출력부를 구비하는 복수의 캐리어 프로세서 수단을 더 포함하고, 상기 각 캐리어 프로세서 수단은 상기 D 비트의 셋트에 포함된 적어도 일부의 정보 데이터에 따라 상기 인렛에서 수신된 셀을 상기 출력부로 전송하기에 적합하다.
캐리어 프로세서 수단은 통신 인터페이스 수단과 상기 언급한 위성간의 인터페이스이다. 이들 간의 트래픽을 핸들링하기 위해, 캐리어 프로세서 수단 또는 지구국의 태스크들 중 하나가 통신 셀을 기능적 MAC(medium access control) 서브 레이어상으로 맵핑하는 것이다. 통신 인터페이스 수단과 함께, 캐리어 프로세서 수단의 또 다른 태스크는 하나의 위성으로부터 다른 위성으로의 핸드오버를 핸들링하는 것이다. 이들 저궤도 통신 위성군 환경에서는, 통신 접속 경로가 접속 주기 동안에 변경될 수도 있다. 위성이 사라지는 경우, 트래픽은 새롭게 다가오는 위성으 로 핸드오버되어야 한다. 제1 위성을 다루는 캐리어 프로세서 수단에 의해 전송된 셀은 상승중인 위성을 다루는 다른 캐리어 프로세서 수단으로 재라우팅되어야 한다. 그 오퍼레이션을 위해서는, 셀이 이동하는 경로를 캐리어 프로세서 수단들 사이에서 실시간으로 스위칭할 필요가 있다. 또한, 통신 인터페이스 수단과 함께, 캐리어 프로세서 수단은 또한 수개의 출력부들로의 셀들을 복사하는 데 이용될 수도 있다. 어느 경우든, 셀과 함께 수신된 D 비트 셋트의 일부 또는 모두를 이용하기 때문에, 어떠한 셀의 누락이나 셀 시퀀스 변동없이 경로 스위칭이나 접속 복사를 적절하게 수행할 수 있다.
더 상세하게는, 본 발명의 또 다른 특징적 실시예에서는 상기 복수의 캐리어 프로세서 수단의 각각은 상기 인렛에 접속된 파라미터 검출 수단, 및 상기 인렛, 상기 출력부, 및 상기 파라미터 검출 수단의 출력부에 접속된 캐리어 맵핑 수단을 포함하고, 상기 파라미터 검출 수단은 상기 인렛에서 수신된 셀의 헤더 필드내에 포함된 제2 H 비트의 셋트를 추출하고, 상기 제2 H 비트의 셋트를 M 비트의 셋트로 변환하며, 상기 M 비트의 셋트를 상기 캐리어 맵핑 수단으로 전송하도록 구성된다.
본 발명의 또 다른 특징 실시예들은 첨부된 특허청구범위에 언급된다.
주목할 점은 특허청구범위에서 "포함하는"이란 용어는 그 이하에 언급되는 수단들을 제한하는 것으로 해석되어서는 안된다는 점이다. 그러므로, '수단 A 및 B를 포함하는 디바이스'라는 표현의 범위는 단지 구성요소 A 및 B로 구성되어 있는 디바이스로 한정되어서는 안된다. 이것은 본 발명과 관련하여, 디바이스의 관련 구성요소가 A와 B라는 것을 의미한다.
마찬가지로, 주목할점은 특허청구범위에 사용된 "결합된"의 용어는 직접적인 접속만으로 제한되어 해석되어서는 안된다는 점이다. 그러므로, '디바이스 B에 결합된 디바이스 A'라는 표현의 범위는 디바이스 A의 출력부이 디바이스 B의 입력부에 직접 접속되는 디바이스나 시스템으로 한정되어서는 안된다. 이것은 다른 디바이스나 수단을 포함하는 경로인 A의 출력부과 B의 입력부간의 경로가 존재하고 있다는 것을 의미한다.
첨부된 도면을 참조한 이하의 상세한 설명을 통해 본 발명의 상기 및 다른 목적과 특징들이 더욱 명백하게 되고, 본 발명이 더 잘 이해될 것이다.
도 1에 도시된 통신 캐리어 프로세서 서브시스템 CPS은 광대역 통신 로컬 액세스 네트워크의 게이트웨이 일부를 형성한다. 통신 액세스 네트워크는 외부 통신 네트워크 또는 교환국(도시되지 않음)으로부터 셀을 수신하여, 캐리어 프로세서 서브시스템 CPS 및 저궤도 통신 위성군을 통해 터미널에 전송한다. 캐리어 프로세서 서브시스템 CPS은 셀(1, 2)들을 수신하기 위한, 외부 네트워크에 결합되는 하나의 입력부 IN과, 수개의 출력부를 구비한다. 상기 도면에는 3개의 출력부, 즉 OUTi, OUTj, OUTk가 도시되어 있다. 출력부들 OUTi, OUTj, OUTk은 각각의 모뎀 MDi, MDj, MDk을 통해 지상 안테나국 TAi, TAj, TAk에 접속된다. 지상 안테나국 TAi, TAj, TAk은 위성군의 위성들을 통해 TE와 같은 터미널과 통신하도록 구성된다. 도 1에는 단지 2개의 위성 SAT1, SAT2만이 도시되어 있지만, 저궤도 통신 위성군은 각각이 소정의 궤도에 따라 이동하는 예를들면 62개의 위성을 포함한다. 지상 안테 나국 TAi, TAj, TAk, 모뎀 MDi, MDj, MDk, 위성 SAT1, SAT2, 및 터미널 TE의 동작은 본 기술계의 통상의 기술자들에게는 자명한 것이므로 더 상세하게 설명하지는 않는다.
캐리어 프로세서 서브시스템 CPS는 하나의 통신 인터페이스 디바이스 TID와, 수개의 캐리어 프로세서 유닛을 포함한다. 도 1에서는, 3개의 캐리어 프로세서 유닛, 즉 CPi, CPj, CPk가 도시되어 있다. 통신 인터페이스 디바이스 TID는 서브시스템의 동일한 명칭의 입력부에 접속된 입력부 IN과, 각각이 대응하는 캐리어 프로세서 유닛 CPi, CPj, CPk의 동일한 명칭의 인렛(inlet)에 접속되는 수개의 아울렛 OTLi, OTLj, OTLk을 구비하고 있다. 각 캐리어 프로세서 유닛은 서브시스템 CPS의 대응하는 출력부에 접속된 출력부를 더 구비하고 있다.
캐리어 프로세서 서브시스템 CPS의 입력부 IN에 인가되는 통신 셀(1, 2)은, 양호하게는, 표준화된 포맷을 가지고 있고, 예를 들면 ATM 형태이다. 광대역 로컬 액세스 솔루션을 제공하는 저궤도 통신 위성군의 경우, 멀티미디어 서비스를 전송하는데 ATM 기술이 최적이다. 이러한 환경의 위성들에서는, ATM 접속 경로가 접속 주기(life)동안에 변경된다. 위성 SAT1이 사라진 경우, 즉 캐리어 프로세서 서브시스템 CPS, 더 구체적으로는 지상 안테나국 TAi 또는 관심 터미널 TE이 상기 위성에 대해 도달할 수 없게 되는 경우, 터미널 TE으로의 트래픽이 새롭게 다가오는 위성, 즉 SAT2로 핸드오버(handover)되어야만 한다. 그러면, 이 트래픽의 모든 ATM 셀들은 위성 SAT1을 다루는 캐리어 프로세서 유닛 CPi으로부터 상승 중인 위성 SAT2과 통신하는 캐리어 프로세서 유닛 CPk으로 실시간으로 재라우팅되어야만 한 다. ATM 셀(1,2)의 경로를 캐리어 프로세서 유닛 CPi 및 CPk 사이에서 실시간으로 스위칭하는 동작은 통신 인터페이스 디바이스 TID에 의해 수행된다.
하나의 ATM 셀은 그 길이 또는 전체 크기가 53 바이트이고, 도 2a에 도시한 바와 같이 헤더 필드와 페이로드(payload) 필드를 포함하고 있다. 도 2b에 도시한 바와 같이, 헤더는 H 비트의 소정 길이를 가지고 있고, ATM 접속, 예를들면 셀이 예정된 터미널 TE의 목적지 어드레스를 식별하는 가상 경로 식별자 VPI 및 가상 채널 식별자 VCI 등을 포함한다. 이용되는 ATM 인터페이스의 형태에 따라, VPC/VCI 식별자의 전체 범위는 28+16=16,777,216(사용자 네트워크 인터페이스인 경우)값 또는 212+16=268,435,456(네트워크 노드 인터페이스인 경우)값을 허용한다. 그러나, 가용한 구현 기술 및/또는 제품 요구조건으로 인해, 캐리어 프로세서 유닛 CPi은 이러한 가능 접속수의 일부만을 핸들링할 수 있다. 예를들면 2R인 제한된 접속 수는 VPI/VCI에 의해 주어지는 ATM 접속 식별자 범위내의 어디에서든 취해질 수 있고, 도 2c에 도시된 바와 같이 내부 접속 식별자 ICID로 불려진다. 값 R은 인터페이스 형태에 따라 24 또는 28보다 작게 선택된다. R=16인 경우, 212+16-2R=268,369,920의 크기 이득이 제거된다. 또한, 본 설명에서는 일반적으로, VPI/VCI 필드를 포함하는 헤더 부분만 고려하고, 내부 접속 식별자 ICID는 R 비트(R은 관심 대상인 헤더의 H 비트 부분보다 작은 정수값임)의 길이를 갖는 것으로 간주한다. H 비트의 이 부분의 나머지, 즉 H에서 R을 뺀 부분인 D를 갖는 자유로운 D 비트의 셋트 RB는 핸 드오버 프로세스나 이하에 설명되는 셀 복사와 같은 다른 목적에 이용될 수 있다.
통신 인터페이스 디바이스 TID를 도 3을 참조하여 더 상세하게 설명한다. TID는 서브시스템 CPS의 동일한 명칭의 입력부에 접속된 입력부 IN을 구비하는 라우팅 회로 RTC를 포함하고, 인커밍 셀을 TID의 아울렛 OTLi, OTLj, OTLk의 하나(또는 그 이상)로 라우팅하도록 구성된다. 이러한 라우팅은 인터페이스 디바이스 TID내에 포함된 헤더 검출 회로 HDC의 제어 하에 수행된다. 헤더 검출 회로 HDC는 TID의 동일한 명칭의 입력부에 접속된 입력부 IN과, 라우팅 회로 RTC의 동일한 명칭의 제어 입력부에 접속되는 출력부 CTL을 구비하고 있다. HDC는 인커밍 셀의 헤더 필드내에 포함된 H 비트의 셋트를 판독하고, 거기로부터 상기 내부 접속 식별자 ICID에 대응하는 R 비트의 셋트를 추출하도록 구성된다. ATM 고려조건으로 인해, 일반적으로, H 비트 셋트의 VPI/VCI 범위를 동일 및/또는 연속적인 부분으로 단순히 분할하는 것만으로 구현 문제들을 해결하기에는 충분하지 않다. 헤더 검출 회로 HDC 내부에서는 필요한 ATM 접속 범위를 갖는 접속 데이터 테이블이 매우 자주 요구된다. 그러나, H 비트인 VPI/VCI 부분이 R 비트로 감소 했으므로, HDC내의 보드 공간(board space)이 절감되고, 결국 전력 소비도 감소된다. H 비트의 셋트로부터 R 비트의 셋트를 추출하는 오퍼레이션은 상기 언급한 유럽특허출원 제 EP-A1-0 862 348호에 이미 기술되어 있으므로, 더 상세하게는 설명하지 않는다. 예를들면, 그것은 헤더 검출 수단 HDC내에 포함된 라우팅 테이블의 수단에 의해 수행되고, 그 입력부은 H 비트 헤더의 VPI/VCI 부분이고, 그 출력부은 내부 접속 식별자 ICID를 구성하는 R 비트의 셋트이다.
제어 입력부 CTL을 통해 라우팅 회로 RTC에 의해 수신된 R 비트 식별자 ICID는 하나의 특정 아울렛을 선택하는데 이용된다. RTC는 또한 셀의 헤더 필드내에서, 이전 H 비트의 셋트를 새로운 H 비트의 셋트로 대체한다. 그러면, VPI/VCI 부분은 헤더 검출 회로 HDC에 의해 제공되는 R 비트의 셋트와, D 비트의 상기 셋트를 포함한다. 그러므로, 라우팅 회로 RTC의 아울렛에서의 셀의 전체 크기 또는 길이는 변경되지 않으며, 이러한 성능을 대역내 제어(in-band control)라고 부른다. 그 결과, 표준 컴포넌트 및 디바이스들이 캐리어 프로세서 서브시스템 CPS을 통해 셀들을 핸들링하는 데 이용될 수 있다.
통신 인터페이스 장치 TID는 또한 헤더 검출 회로 HDC의 출력부 CTL에 접속되는 입력부와, 라우팅 회로 RTC의 입력부에 결합되는 출력부를 갖는 헤더 조합 회로 HCC를 포함한다. 헤더 조합 회로 HCC는 인터페이스 디바이스 TID의 외부에 또다른 입력부 DIN을 구비하고, 그것을 통해 외부 정보 데이터를 인가받는다. 이러한 정보 데이터는 셀의 헤더 필드내의 D 비트 셋트에 로딩되도록 되어 있다. R 비트의 셋트 및 D 비트 셋트를 새로운 부분으로 병합한, 헤더 필드의 새로운 H 비트의 셋트가 라우팅 회로 RTC에서 생성된다.
라우팅 회로 RTC와 인터페이스 디바이스 TID의 동일 아울렛 OTLi, OTLj, OTLk으로부터, 캐리어 프로세서 유닛 CPi, CPj, CPk의 동일한 명칭의 인렛으로 셀들이 각각 전송된다. 이들 캐리어 프로세서 유닛의 하나 CPi를 도 4에 도시하고 있다. CPi는 CPi의 동일한 명칭의 인렛에 접속된 인렛 OTLi와 CPi의 동일한 명칭의 출력부에 접속되는 출력부 OUTi을 갖는 캐리어 맵핑 회로 CMC를 포함한다. 여 기에서 OUTi는 또한 통신 캐리어 프로세서 서브시스템 CPS의 출력부이다. 캐리어 프로세서 유닛 CPi은 CPi의 동일한 명칭의 인렛에 접속된 인렛 OTLi과 캐리어 맵핑 회로 CMC의 동일한 명칭의 제어 입력부에 접속되는 출력부 OPD을 갖는 파라미터 검출 회로 PDC를 더 포함한다. 파라미터 검출 회로 PDC는 인렛 OTLi에서 수신된 셀의 헤더 필드에 포함된 H 비트 셋트를 추출하여 이 셋트를 또 다른 M 비트 셋트로 변환하고, 새로운 M 비트의 셋트를 출력부 OPD을 통해 캐리어 맵핑 회로 CMC에 전송한다.
통신 트래픽을 핸들링하기 위해, 지구국, 특히 캐리어 맵핑 회로 CMC의 태스크들 중 하나는 ATM 셀을 기능적 매체 접근 제어(medium access control) 서브 레이어상에 맵핑하는 것이다. 이것을 위해, 캐리어 프로세서 유닛 CPi의 캐리어 맵핑 회로 CMC는 수신된 셀의 헤더내에서, H 비트의 셋트를 캐리어 프로세서 서브시스템 CPS에 의해 이용되는 매체 접근 제어 프로토콜에 적합한 M 비트의 셋트로 대체한다. 그리고나서, 변경된 셀은 CPS의 출력부 OUTi에 전송된다.
자유로운 D 비트를 포함하는 헤더 필드의 RB 부분은 캐리어 프로세서 유닛간 스위칭에 이용되거나 복사 목적에 이용될 수 있다.
스위칭, 예를들면 위성 접속을 변경하는 경우에, 자유로운 D 비트의 하나 이상이 대역내 제어로서 이용된다. 예를들면, D 비트의 하나가 스위치 비트 플래그 SWF(도시되지 않음)로서 이용된다. 셀들, 여기에서는 도 1의 셀 1이 통신 인터페이스 디바이스 TID의 출력부 OTLi으로부터 캐리어 프로세서 유닛 CPi의 동일한 명칭의 인렛으로의 초기 경로를 따르는 접속을 가정한다. SWF=0인 한, 아무것도 이 상태를 변경시키지 않는다. 핸드오버 타임이 발생하는 경우, 예를 들면 위성 SAT1이 사라지기 직전이고 위성 SAT2가 도달가능하게 될 때, 접속은 캐리어 프로세서 유닛 CPi를 통해서보다는 CPk를 통해서 진행되어야 한다. 그래서, 스위치 비트 플래그 SWF가 액티베이트된다, 즉 SWF=1이 된다. 그럼으로써, 캐리어 프로세서 유닛 CPi에게 이제는 이 접속의 인커밍 셀을 버려야 한다는 것이 통지되고, 캐리어 프로세서 유닛 CPk에게는 이제 그 셀들을 관리하여야 한다는 것이 통지된다. 접속의 셀, 즉 셀 2는 출력부 OTLk을 통해 새로운 경로를 따라간다.
이미 언급한 바와 같이, 본 캐리어 프로세서 서브시스템 CPS 및 특히 통신 인터페이스 디바이스 TID는 어떠한 셀 누락이나 셀 시퀀스 변동(perturbation)없이도 수개의 캐리어 프로세서 유닛으로의 ATM 셀들을 복사하도록 구성된다.
이러한 복사의 경우, D 비트의 셋트에 속하는 복사 비트 플래그 DPF(도시되지 않음)가 이용된다. DPF 비트를 수신함으로써, 캐리어 프로세서 유닛 CPi은 그 동작(behavior)에 어떠한 변경이 발생하지 않는데 반해, 캐리어 프로세서 유닛 k은 스위치 비트 플래그 SWF에 대한 것과 같이 정확하게 반응한다. 상기 오퍼레이션은 특정 접속을 위한 n+1 경로를 확립하기 위해 n번 반복될 수도 있다. ATM 셀 헤더내의 D 비트의 셋트에 의해 제어되는 복사 어플리케이션은 핸드오버 예측(anticipation) 절차의 경우나 브로드캐스트 접속의 경우에도 유용하다.
주목할 점은, 예를들면 다른 어플리케이션에 대해, 캐리어 프로세서 유닛 CPi은 또한 내부 접속 식별자 ICID를 다시 원래의 것과 일치하거나 그렇치 않은 정확한 VPI/VCI 값으로 변환하도록 구성되기도 한다는 점이다. 이러한 솔루션은 또 한 액세스 노드가 VCI에 대해 투명하고 명백해야(transparent)만 하는 경우에 VPI 필드 상에서만 적용가능하다.
마지막으로, 본 발명의 실시예들을 기능 블럭의 측면에서 설명했다. 전자 디바이스를 설계하는 본 기술계의 숙련자라면 상기 주어진 블럭의 기능적 설명으로부터, 이들 블럭의 실시예들을 어떻게 주지의 전자 컴포넌트로 제조하는지에 대해 잘 알고 있을 것이다. 그러므로, 기능 블럭의 내용에 대한 상세한 구조는 제공하지 않는다.
본 발명을 특정 장치와 관련하여 상기 설명했지만, 상기 설명은 단지 예로서 주어진 것일 뿐, 본 발명은 첨부된 특허청구범위에 정의된 발명의 범주에 의해 한정된다는 것은 분명하다.
본 발명의 통신 캐리어 프로세서 서브 시스템에 따르면, 성능을 향상시키면서도 비용과 복잡도를 감소시키고, 전력 소비를 절감시킬 수 있다.

Claims (7)

  1. 입력부(IN)와 복수의 출력부(OUTi, OUTj, OUTk)를 구비하고, 각각이 페이로드(payload) 필드와 H 비트의 헤더 필드를 포함하는 통신 셀(1, 2)을 상기 입력부에서 수신하도록 구성되며, 상기 입력부(IN)에 대응하는 인터페이스 입력부와, 각각이 상기 출력부들 중 다른 하나에 결합되는 복수의 아울렛(outlet, OTLi, OTLj, OTLk)을 구비하는 통신 인터페이스 수단(TID)을 포함하되, 상기 통신 인터페이스 수단은 상기 입력부에 접속되는 헤더 검출 수단(HDC), 및 상기 입력부 및 상기 복수의 아울렛에 접속되며 상기 헤더 검출 수단에 의해 제어되는 라우팅 수단(RTC)을 포함하고, 상기 헤더 검출 수단은 상기 헤더 필드내에 포함된 적어도 제1 H 비트 셋트의 일부로부터 R 비트의 접속 식별자를 추출하도록 구성된 통신 캐리어 프로세서 서브시스템(CPS)으로서 - R 및 H는 정수로서 R이 H보다 작음 -,
    상기 라우팅 수단(RTC)은 상기 헤더 검출 수단(HDC)으로부터 수신된 상기 R 비트 접속 식별자에 따라, 셀(1, 2)을 상기 입력부(IN)로부터 상기 복수의 아울렛(OTli, OTLj, OTLk) 중 적어도 하나의 소정의 아울렛으로 전송하고, 상기 셀의 헤더 필드내에서, 상기 제1 H 비트 셋트를, 상기 접속 식별자를 구성하는 R 비트의 셋트를 포함하는 제2 H 비트 셋트로 대체하는 것을 특징으로 하는 통신 캐리어 프로세서 서브시스템(CPS).
  2. 제1항에 있어서, 상기 통신 인터페이스 수단(TID)은,
    상기 헤더 검출 수단(HDC) 및 상기 라우팅 수단(RTC)에 결합되고, 상기 헤더 검출 수단(HDC)으로부터 수신된 상기 R 비트 셋트와 정보 데이터의 D 비트 셋트를, 상기 헤더 필드에 포함된 상기 제1 H 비트 셋트를 대체하기 위한 상기 제2 H 비트 셋트로 조합하도록 구성되는 헤더 조합 수단(HCC)을 더 포함하는 - D는 H와 R의 차이보다 작거나 같은 정수임 - 것을 특징으로 하는 통신 캐리어 프로세서 서브시스템.
  3. 제1항에 있어서, 상기 헤더 검출 수단(HDC)은 상기 헤더 필드내에 포함된 H 비트 셋트의 상기 일부를 입력부로서 구비하고, 상기 접속 식별자를 구성하는 상기 R 비트의 셋트를 출력부로서 구비한 라우팅 테이블을 포함하는 것을 특징으로 하는 통신 캐리어 프로세서 서브시스템.
  4. 제1항에 있어서, 상기 통신 셀은 비동기 전송 모드(ATM) 셀인 것을 특징으로 하는 통신 캐리어 프로세서 서브시스템.
  5. 제2항에 있어서, 상기 통신 캐리어 프로세서 서브시스템(CPS)은,
    각각이 상기 통신 인터페이스 수단(TID)의 아울렛(OTLi)에 접속되는 인렛(inlet)과, 상기 통신 캐리어 프로세서 서브시스템의 출력부(OUTi)에 대응하는 출력부를 구비하는 복수의 캐리어 프로세서 수단(CPi)
    을 더 포함하고,
    각각의 캐리어 프로세서 수단은 상기 D 비트의 셋트에 포함된 적어도 일부의 정보 데이터에 따라 상기 인렛에서 수신된 셀을 상기 출력부로 전송하거나 또는 전송하지 않도록 구성되는 것을 특징으로 하는 통신 캐리어 프로세서 서브시스템.
  6. 제5항에 있어서,
    상기 복수의 캐리어 프로세서 수단(CPi)의 각각은 상기 인렛(OTLi)에 접속된 파라미터 검출 수단(PDC), 및 상기 인렛, 상기 출력부(OUTi), 및 상기 파라미터 검출 수단의 출력부(OPD)에 접속된 캐리어 맵핑 수단(CMC)을 포함하고,
    상기 파라미터 검출 수단은 상기 인렛에서 수신된 셀의 헤더 필드내에 포함된 제2 H 비트 셋트를 추출하고, 상기 제2 H 비트 셋트를 M 비트의 셋트로 변환하며, 상기 M 비트의 셋트를 상기 캐리어 맵핑 수단으로 전송하도록 구성되는 것을 특징으로 하는 통신 캐리어 프로세서 서브시스템.
  7. 제6항에 있어서, 상기 캐리어 맵핑 수단(CMC) 각각은 상기 셀을 상기 출력부(OUTi)로 전송하기 전에, 상기 셀의 헤더 필드내에서 상기 제2 H 비트 셋트를 상기 M 비트 셋트로 대체하도록 구성되는 것을 특징으로 하는 통신 캐리어 프로세서 서브시스템.
KR1020010037194A 2000-06-28 2001-06-27 셀 헤더 필드를 통한 대역내 제어 및 어드레싱 기능을갖는 통신 캐리어 프로세서 서브시스템 KR100772808B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP00401853.7 2000-06-28
EP00401853A EP1168720B1 (en) 2000-06-28 2000-06-28 Telecommunication carrier processor subsystem with in-band control and addressing via cell header fields

Publications (2)

Publication Number Publication Date
KR20020001642A KR20020001642A (ko) 2002-01-09
KR100772808B1 true KR100772808B1 (ko) 2007-11-01

Family

ID=8173743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010037194A KR100772808B1 (ko) 2000-06-28 2001-06-27 셀 헤더 필드를 통한 대역내 제어 및 어드레싱 기능을갖는 통신 캐리어 프로세서 서브시스템

Country Status (7)

Country Link
US (1) US7065081B2 (ko)
EP (1) EP1168720B1 (ko)
JP (1) JP2002057715A (ko)
KR (1) KR100772808B1 (ko)
AU (1) AU5195401A (ko)
DE (1) DE60032888T2 (ko)
TW (1) TW521529B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476840B1 (en) * 2000-08-02 2002-11-05 Sony Chemical Corporation Of America Radiation-curable thermal printing ink and ink ribbons and methods of making, using and printing using the same
US7009978B2 (en) * 2001-12-18 2006-03-07 Nortel Networks Limited Communications interface for providing a plurality of communication channels to a single port on a processor
US9923813B2 (en) * 2013-12-18 2018-03-20 Marvell World Trade Ltd. Increasing packet processing rate in a network device
US10581692B2 (en) 2015-10-19 2020-03-03 The Boeing Company Spacecraft network management system and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2084237A (en) * 1980-09-18 1982-04-07 Neiman Sa Key operated locking mechanism

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2164042T3 (es) * 1991-12-23 2002-02-16 Cit Alcatel Procedimiento para reducir el numero de bits de una palabra binaria que representa una serie de direcciones.
SE515274C2 (sv) * 1992-11-09 2001-07-09 Ericsson Telefon Ab L M Paketväljare för telekommunikationsanläggning
SE515422C2 (sv) * 1993-03-10 2001-07-30 Ericsson Telefon Ab L M Etiketthantering i paketnät
DE69428267D1 (de) * 1994-04-28 2001-10-18 Hewlett Packard Co Erzeugung von Kanalsidentifizierer
US5414701A (en) * 1994-07-22 1995-05-09 Motorola, Inc. Method and data structure for performing address compression in an asynchronous transfer mode (ATM) system
JP3202160B2 (ja) * 1996-01-25 2001-08-27 富士通株式会社 識別子変換装置
US5936959A (en) * 1996-05-31 1999-08-10 Mmc Networks, Inc. Cell routing in ATM networks
DE19638174A1 (de) * 1996-09-18 1998-03-26 Siemens Ag Verfahren, durch welches Sätzen von verschiedene Parameter repräsentierenden Werten Adressen zuweisbar sind
JPH10150446A (ja) * 1996-11-19 1998-06-02 Fujitsu Ltd Ａｔｍ交換システム
ATE224559T1 (de) 1997-02-28 2002-10-15 Cit Alcatel Schnittstellenvorrichtung zur ersetzung von m sätzen von bits aus n sätzen von bits, mit steuereinrichtung und logischer zelle
EP0862348A1 (en) 1997-02-28 1998-09-02 Alcatel Interfacing device to extract M sets of bits out of N sets of bits, control unit and logical cell
FR2764757B1 (fr) * 1997-06-13 1999-08-27 Thomson Csf Procede de traduction d'un en-tete de cellule pour commutateur atm
US6034958A (en) * 1997-07-11 2000-03-07 Telefonaktiebolaget Lm Ericsson VP/VC lookup function
US6064674A (en) * 1997-10-22 2000-05-16 International Business Machines Corporation Method and apparatus for hardware forwarding of LAN frames over ATM networks
US6483838B1 (en) * 1997-12-19 2002-11-19 Telefonaktiegolaget Lm Ericsson (Publ) Combined header parameter table for ATM node
JPH11275082A (ja) * 1998-03-19 1999-10-08 Fujitsu Ltd マルチライン対応のセルヘッダー変換装置及びその方法
US6151318A (en) * 1998-07-06 2000-11-21 Motorola, Inc. Method and apparatus for encapsulating ATM cells in a broadband network
KR100619598B1 (ko) * 1998-10-01 2006-12-01 엘지전자 주식회사 이동통신시스템에서의 신호 포맷방법
US6510156B1 (en) * 1998-12-07 2003-01-21 Cisco Technology, Inc. Method and apparatus for data stream optimization
FR2790893B1 (fr) * 1999-03-12 2001-06-15 St Microelectronics Sa Dispositif d'association d'index a des adresses choisies parmi un nombre de valeurs plus grand que le nombre d'index disponibles
US6700888B1 (en) * 1999-09-28 2004-03-02 Telefonaktiebolaget Lm Ericsson (Publ) Manipulating header fields for improved performance in packet communications
US7600039B2 (en) * 2000-02-16 2009-10-06 Motorola, Inc. Label-based multiplexing
US6657997B1 (en) * 2000-06-19 2003-12-02 Telogy Networks, Inc. Transporting ABCD bits using RTP
US6967964B1 (en) * 2000-10-03 2005-11-22 Telefonaktiebolaget Lm Ericsson (Publ) Context identification using header compression key at link layer
US6618397B1 (en) * 2000-10-05 2003-09-09 Provisionpoint Communications, Llc. Group packet encapsulation and compression system and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2084237A (en) * 1980-09-18 1982-04-07 Neiman Sa Key operated locking mechanism

Also Published As

Publication number Publication date
EP1168720B1 (en) 2007-01-10
US20020001311A1 (en) 2002-01-03
DE60032888D1 (de) 2007-02-22
TW521529B (en) 2003-02-21
JP2002057715A (ja) 2002-02-22
DE60032888T2 (de) 2007-11-29
EP1168720A1 (en) 2002-01-02
AU5195401A (en) 2002-01-03
KR20020001642A (ko) 2002-01-09
US7065081B2 (en) 2006-06-20

Similar Documents

Publication Publication Date Title
US5452296A (en) Asynchronous transfer mode communication system
EP0763960B1 (en) Communication system for interactive services with a packet switch interaction channel
EP1131923B1 (en) Multi-protocol conversion assistance method and system for a network accelerator
US5379295A (en) Cross-connect system for asynchronous transfer mode
US6256323B1 (en) Method and apparatus for efficiently transporting asynchronous characters over an ATM network
US6829248B1 (en) Integrated switching segmentation and reassembly (SAR) device
US7324527B1 (en) Method for connecting communications terminals to a exchange via a communications network
KR100772808B1 (ko) 셀 헤더 필드를 통한 대역내 제어 및 어드레싱 기능을갖는 통신 캐리어 프로세서 서브시스템
US6707800B1 (en) ATM network with central call processor
US6427179B1 (en) System and method for protocol conversion in a communications system
US5654966A (en) Circuit and method for multiplexing a frame-relay virtual circuit and frame-relay system having multiplexed virtual circuits
EP0500238B1 (en) Header translation unit for an ATM switching system
US5740172A (en) Method for searching a packet transmission path in a broadband information and communication system
US6311222B1 (en) Translator memory management system
US6981064B1 (en) Supporting multiple point-to-point sessions between network devices on an ATM backbone
US5987007A (en) Manipulation of header field in ATM cell
JPH10145374A (ja) パケットコネクションの系切替方法及び非同期転送モード通信装置
US6546022B1 (en) Method, system and apparatus for processing information in a telecommunications system
KR100216367B1 (ko) 광대역 터미널 어답터의 메세지 전송 제어 장치 및 그 제어방법
EP0781008A1 (en) Method and system for combining connections over ATM network
KR100287416B1 (ko) 수요밀집형 광가입자 전송장치에서의 비동기 전송 모드 셀 구조 변환방법
KR100215568B1 (ko) Atm 셀 역 다중화장치
KR100334803B1 (ko) 유토피아 인터페이스를 구비하는 에이티엠 통신시스템의셀 복사 장치 및 방법
KR970002748B1 (ko) 에이티엠(atm) 교환기의 내부셀 생성장치
KR20000034424A (ko) 수요밀집형 광가입자 전송장치에 있어서의 호스트 디지털 터미널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee