KR100772520B1 - 가변 헤더를 포함한 계층통합프레임 처리장치 - Google Patents

가변 헤더를 포함한 계층통합프레임 처리장치 Download PDF

Info

Publication number
KR100772520B1
KR100772520B1 KR1020060064013A KR20060064013A KR100772520B1 KR 100772520 B1 KR100772520 B1 KR 100772520B1 KR 1020060064013 A KR1020060064013 A KR 1020060064013A KR 20060064013 A KR20060064013 A KR 20060064013A KR 100772520 B1 KR100772520 B1 KR 100772520B1
Authority
KR
South Korea
Prior art keywords
information
frame
layer
header
area
Prior art date
Application number
KR1020060064013A
Other languages
English (en)
Other versions
KR20070061205A (ko
Inventor
김대업
주범순
김정식
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US11/634,928 priority Critical patent/US20070086456A1/en
Publication of KR20070061205A publication Critical patent/KR20070061205A/ko
Application granted granted Critical
Publication of KR100772520B1 publication Critical patent/KR100772520B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/321—Interlayer communication protocols or service data unit [SDU] definitions; Interfaces between layers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers

Abstract

본 발명은 기존의 네트워크프로세서를 활용하면서도 처리할 바이트(byte) 수가 많아진 IPv6를 지원할 수 있고 수 기가비트 이상의 대역폭을 보장할 수 있는 가변 헤더를 포함한 계층통합프레임 처리장치를 제공한다. 그 처리장치는 프레임 스위치 및 라우터를 포함하는 시스템에 있어서, 물리계층(physical layer) 및 L2 계층 처리장치와 네트워크프로세서 사이에, 네트워크프로세서가 인식할 수 있는 데이터필드 영역 내에 정보를 압축, 삽입 및 해시 키(Hash Key)를 생성하여 시스템 사용자를 위한 패킷처리 규약을 지원할 수 있는 가변 헤더를 포함한다. 본 발명의 계층통합 프레임 처리장치는 가변 헤더를 포함함으로써, 네트워크프로세서에 의해 처리할 바이트 수가 많아지는 경우를 보완할 수 있다. 그에 따라, 네트워크프로세서가 IPv6를 지원할 수 있고, L3인 IPv4뿐만 아니라, L4 및 L2의 계층정보도 함께 매핑하여 하드웨어적으로 처리할 수 있게 한다.
계층, 프레임, 네트워크프로세서, IPv6, 물리계층, L2, L3, L4

Description

가변 헤더를 포함한 계층통합프레임 처리장치{Integrate layer frame process device comprising variable protocol header}
도 1은 종래의 프레임 스위치 및 라우터 시스템에서의 일반적 라인 카드 데이터 처리부의 구성도이다.
도 2는 프레임 스위치 및 라우터 시스템에서, 본 발명의 가변 헤드를 포함한 계층통합프레임 처리장치가 도입된 라인 카드 데이터 처리부의 구성도이다.
도 3은 본 발명의 일 실시예에 따른 도 2의 가변 헤드를 포함한 계층통합프레임 처리장치를 상세히 보여주는 구성도이다.
도 4는 도 3의 계층 통합프레임 처리장치의 계층통합프레임 처리부를 상세히 보여주는 구성도이다.
도 5는 본 발명에 일 실시예에 따른 계층통합프레임 처리장치의 내부 프레임에 대한 구조도이다.
<도면에 주요부분에 대한 설명>
100:물리계층 및 MAC 계층 처리장치 150:광케이블 또는 구리케이블
200:계층통합프레임 처리장치 210:진입 인터페이스 변환부
220:L2 프레임 설정부 230:계층통합프레임 처리부
231:L2 정보처리 및 필터 232:L3 정보처리 및 필터
233:L4 정보처리 및 필터 234:해시키 생성 및 인가부
235:헤더 정보처리부 240:프레임 다중화부
250:출구 인터페이스 변환부 260:계층통합프레임 복원부
300:네트워크프로세서 또는 패킷 처리부 350:스위치 패브릭 인터페이스
410:제1 SPI 인터페이스 420:제2 SPI 인터페이스
500:프로세서제어 인터페이스 601:해시키 영역
602:헤더 정보영역 603:물리계층 정보영역
604:L2 정보영역 605:L3 정보영역
606:L4 정보영역 607:페이로드(payload) 영역
610:가변 헤더
본 발명은 프레임 스위치 및 라우터를 포함하는 시스템에 관한 것으로, 특히 시스템 사용자가 필요로 하는 패킷처리 규약을 지원할 수 있는 계층통합프레임 처리장치에 관한 것이다.
현재까지 망으로 구축되는 수 기가비트 이상의 패킷처리능력을 갖는 프레임 스위치와 라우터는 기존 인터넷 주소 체계인 IPv4로만 동작하는 것이 대부분이고, 사용자 또는 장비가 필요로 하는 서비스의 대역을 제공하는 QoS(Quality of Service)도 지원하지 않는 경우가 대부분이다. 또한, 차세대 인터넷 주소인 IPv6를 지원하는 경우도 소프트웨어와 메모리에 의존하여 해당 프로토콜을 지원하게 때문에 백 메가의 대역폭도 확보하기 힘들었다.
따라서, IPv6를 지원하면서도 수 기가비트 이상의 패킷처리능력을 확보하기 위해서는 패킷 처리부인 네트워크프로세서에서 하드웨어적으로 패킷이나 프레임을 처리해야만 한다. 그러나 기존의 IPv4에 의존한 네트워크프로세서들은 표준 프레임에 의해서 인식할 수 있는 데이터 필드가 한정되어 있기 때문에 IPv6을 지원할 수 없거나 지원할 수 있다고 할지라도 소프트웨어와 메모리에 의존하여 패킷이나 프레임을 처리하기 때문에 수 기가비트 이상의 패킷처리능력을 가질 수 없었다.
도 1은 종래의 프레임 스위치 및 라우터 시스템에서의 일반적 라인 카드 데이터 처리부의 구성도이다.
도 1을 참조하면, 종래의 라인 카드 처리부의 경우 데이터 프레임이 물리계층 및 MAC 처리장치(10) 등을 거치면서 이더넷(Ethernet)이나 고레벨 데이터 링크 컨트롤러(high level Data Link Controller:HDLC)를 통해 PPP(Point-to-Point Protocol)와 같은 L2 계층 프레임 상태로 SPI(30,System Packet Interface) 거쳐 네트워크프로세서(20)로 전달되었고, 네트워크프로세서(20)는 자신의 성능에 따라 프레임 내에 존재하는 필요한 표준 영역을 모두 분석해야만 했다. 이때 처리해야할 프로토콜 정보는 제어프로세서 인터페이스(40)를 통하여 제어프로세서(미도시)와 주고받는다.
또한, 전술한 바와 같이 종래의 네트워크프로세서(20)는 IPv4에 의존하여 표준 프레임에 의해서 인식할 수 있는 데이터 필드가 한정되어 있거나, 또는 소프트웨어와 메모리에 의존하여 확장된 정보 영역에 대한 처리를 수행하므로, 결국 수 기가비트 이상의 패킷처리능력을 가질 수 없었다.
따라서, 본 발명이 이루고자하는 기술적 과제는 기존의 네트워크프로세서를 활용하면서도 처리할 바이트(byte) 수가 많아진 IPv6를 지원할 수 있고 수 기가비트 이상의 대역폭을 보장할 수 있는 통합프레임 처리장치를 제공하는 데에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 프레임 스위치 및 라우터를 포함하는 시스템에 있어서, 물리계층(physical layer) 및 L2 계층 처리장치와 네트워크프로세서 사이에, 상기 네트워크프로세서가 인식할 수 있는 데이터필드 영역 내에 정보를 압축, 삽입 및 해시 키(Hash Key)를 생성하여 상기 시스템 사용자를 위한 패킷처리 규약을 지원할 수 있는 가변 헤더를 포함한 계층통합프레임 처리장치(integrate layer frame process device)를 제공한다.
본 발명에 있어서, 상기 L2 계층은 이더넷(Ethernet)에 이용되는 MAC(Media Access Control) 계층일 수 있고, 상기 계층 처리장치와 상기 계층통합프레임 처리장치 사이는 제1 SPI(System Packet Interface)를 통해 연결되고 상기 계층통합프 레임 처리장치와 상기 네트워크프로세서 사이는 제2 SPI를 통해 연결되며, 상기 계층 처리장치, 계층통합프레임 처리장치 및 네트워크프로세서는 사용자를 위한 OSI(Open Systems Interconnection)의 각 계층의 설정 정보와 처리할 프레임의 종류 및 각 계층 정보영역의 크기를 정의하는 제어프로세서 인터페이스에 연결될 수 있다.
본 발명에 있어서, 상기 계층통합프레임 처리장치는, 상기 제1 SPI에 규정된 상기 물리계층의 정보를 상기 데이터필드 영역의 물리계층 정보영역에 저장하고 상기 제1 SPI의 채널 수와 관계없이 SPI가 지원하는 최대 대역폭의 하나의 경로를 통해 프레임을 인가하고 채널 정보는 가변 헤더에 반영하는 진입 인터페이스 변환부; 상기 최대 대역폭의 경로를 통해 프레임을 인가받아 L2 계층 규약 중에 미리 규정된 프레임에서 L2 계층 정보를 추출하여 상기 데이터필드 영역의 L2 정보영역에 저장하는 L2 프레임 설정부; 상기 제어프로세서 인터페이스를 통해 미리 정해진 상기 각 계층의 영역 정보를 통합 및 저장하는 가변 헤더를 포함하고, 각 계층에 따라 다른 처리과정을 수행하는 계층통합프레임 처리부; 상기 계층통합프레임 처리부를 통해 다른 처리과정을 거친 프레임을 다중화하여 하나의 경로로 합치는 작업을 하고, 상기 제어프로세서 인터페이스를 통하여 해당경로의 대역폭을 가변할 수 있는 프레임 다중화부; 상기 데이터필드 영역의 헤더 정보영역으로부터의 헤더 정보 및 상기 물리계층 정보영역으로부터의 채널 정보를 인가받아 상기 헤더 정보가 0인 경우는 상기 데이터필드 영역의 가변 헤더의 내용을 모두 제거하고 상기 진입 인터페이스 변환부에 들어온 최초의 프레임으로 복원시켜 상기 제2 SPI로 출력하고, 상 기 헤더의 정보가 0이 아닌 경우는 상기 가변 헤더의 내용을 상기 제2 SPI로 출력하는 출구 인터페이스 변환부; 상기 네트워크 프로세서에서 처리되고 들어온 프레임의 가변 헤더의 내용을 제거하고 상기 L2 프레임 설정부가 상기 제어프로세서 인터페이스를 통하여 정해진 자신의 L2주소를 세팅하여 상기 물리계층 및 L2 계층 처리장치가 정상적인 표준규약 프레임을 처리할 수 있도록 하는 계층통합프레임 복원부;를 포함할 수 있다.
본 발명에 있어서, 상기 데이터 필드 영역은 상기 가변 헤더 및 페이로드(payload) 영역을 포함할 수 있고, 상기 페이로드 영역에는 상기 표준규약의 프레임 구조가 모두 반영되거나 또는 상기 가변 헤더로 추출되어 저장된 정보를 제외한 프레임 구조가 반영될 수 있다. 또한, 상기 가변 헤더는 시스템 사용자를 위한 패킷처리 규약을 지원할 수 있도록 가변될 수 있다. 그에 따라, 상기 가변 헤더는 해시키 영역, 헤더 정보영역, 물리 계층정보 영역, L2 정보영역, L3 정보 영역, L4 정보 영역을 포함할 수 있다.
본 발명에 있어서, 상기 진입 인터페이스 변환부 및 상기 출구 인터페이스 변환부는 프레임의 출력이 반대 반향인 경우는 각각 그 역과정의 기능을 수행할 수 있다. 또한, 상기 헤더의 정보가 0이 아닌 경우에 상기 네트워크 프로세서의 성능에 따라 상기 물리계층정보에 의한 물리계층의 채널 수를 바탕으로 프레임을 분할하여 상기 SPI로 출력할 수도 있다.
본 발명에 있어서, 상기 계층통합프레임 처리부는, 상기 제어프로세서 인터페이스를 통해 상기 데이터필드 영역의 프레임을 구성할 정보와 사이즈를 받고 상 기 가변 헤더의 각 계층 정보영역으로 상기 각 계층의 정보를 추출하여 삽입하는 정보 처리부; 및 상기 가변 헤드의 해시키 영역으로 해시키 값을 생성 및 인가하는 해시키 생성 및 인가부;를 포함할 수 있다.
본 발명에 있어서, 상기 정보 처리부는 상기 각 계층의 정보처리 및 필터를 포함하고, 상기 계층통합프레임 처리부는 상기 정보 처리부 및 상기 Hash key 생성 및 인가부의 출력을 받아 상기 가변 헤더의 헤더 정보영역으로 해당 계층의 정보를 삽입하는 헤더 정보처리부를 포함할 수 있다,
또한, 상기 계층통합프레임 처리부로 들어온 프레임의 대역폭과 상기 헤더 정보처리부를 지나서 나가는 모든 프레임의 대역폭의 합은 동일하고, 상기 가변 헤더의 사이즈는 최소 0이고 그 최대 크기는 각 영역의 비트 합이 네트워크 프로세서가 처리할 수 있는 필터 용량보다 작거나 같을 수 있다.
본 발명에 의한 계층통합프레임 처리장치는 네트워크프로세서가 인식할 수 있는 데이터필드 영역 내에 정보를 압축, 삽입 및 해시 키(Hash Key)를 생성할 수 있는 가변 헤더를 포함함으로써, 처리해야하는 패킷의 필드, 즉 처리할 바이트(byte) 수가 많아진 IPv6를 지원할 수 있게 하고, L3인 IPv4뿐만 아니라, L4 및 L2의 계층정보도 함께 매핑하여 하드웨어적으로 처리함으로써 수기가 이상의 대역폭도 보장할 수 있게 한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 이하의 도면에서 설명과 관계없는 구성 요소는 설명의 편의 및 명확성을 위하여 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용 되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
도 2는 프레임 스위치 및 라우터 시스템에서, 본 발명의 가변 헤드를 포함한 계층통합프레임 처리장치가 도입된 라인 카드 데이터 처리부의 구성도이다.
도 2를 참조하면, 라인 카트 데이터 처리부는 종래와 달리 물리계층 및 MAC(Media Access Control) 계층 처리장치(100)와 네트워크프로세서(300) 사이에 계층통합프레임 처리장치(200)를 포함한다. 이러한 계층통합프레임 처리장치(200)는 종래의 성능제한이 있는 네트워크프로세서(300)를 보완하기 위한 가변 헤더를 포함한다.
계층통합프레임 처리장치(200) 내의 가변 헤더는 네트워크프로세서(300)가 인식할 있는 데이터 필드 내에 원하는 정보를 압축하여 삽입하고 Hash key를 생성함으로써, 시스템 사용자가 요구하는 QoS와 각 계층의 프로토콜을 처리할 수 있도록 한다. 즉, 기존의 네트워크프로세서를 그대로 활용하면서도 계층통합프레임 처리장치(200)를 이용하여 표준 프레임 구조에서 처리할 바이트(byte) 수가 많아지는 경우를 보완할 수 있다. 그에 따라, 네트워크프로세서가 IPv6를 지원할 수 있고, 또한 네트워크프로세서가 인식할 있는 데이터 필드 내에 L3인 IPv4뿐만 아니라, L4계층, L2계층 및 물리계층정보 등이 함께 매핑됨으로써, 네트워크프로세서가 각 계층의 정보를 하드웨어적으로 처리할 수 있다. 따라서, 본 발명의 계층통합프레임 처리장치(200)를 포함한 라인 카드 데이터 처리부는 수 기가비트 이상의 대역폭을 보장할 수 있고, QoS 및 기타 서비스별로 요구되는 처리를 가능하도록 한다.
여기서, 물리계층 및 MAC 계층 처리장치(100)와 계층통합프레임 처리장치(200) 사이는 제1 SPI(410)를 통해 연결되며, 계층통합프레임 처리장치(200)와 네트워크프로세서(300) 사이는 제2 SPI(420)를 통해 연결된다. 이러한 SPI(410,420)는 종래의 SPI를 그대로 활용할 수 있다. 또한, 처리해야할 프로토콜 정보는 종래와 같이 제어프로세서 인터페이스(500)를 통하여 제어프로세서(미도시)와 주고받는데, 이러한 제어프로세서 인터페이스(500)는 계층통합프레임 처리장치(200)에도 함께 연결됨은 물론이다.
도 3은 본 발명의 일 실시예에 따른 도 2의 가변 헤드를 포함한 계층통합프레임 처리장치를 상세히 보여주는 구성도이다. 이하의 설명에서는 도 5의 계층통합프레임 처리장치(200)의 내부 프레임 구조를 참조하여 설명한다.
도 3을 참조하면, 계층통합프레임 처리장치(200)는 진입 인터페이스 변환부(210), L2 프레임 설정부(220), 계층통합프레임 처리부(230), 프레임 다중화부(240), 출구 인터페이스 변환부(250) 및 계층통합프레임 복원부(260)를 포함한다. 이러한 각각의 구성부는 역시 제어프로세서 인터페이스(500)에 연결되어 있다.
계층통합프레임 처리장치(200)의 작용을 설명하면, 제1 SPI(410)를 통해 계층통합프레임 처리장치(200)에 들어온 프레임은 먼저, 진입 인터페이스 변환부(210)를 지나게 된다. 프레임이 인터페이스 변환부(210)를 지나면서 제1 SPI(410)에 규정된 물리계층의 정보, 예컨대 물리계층 채널수 및 입력 채널 번호 등이 물리계층 정보영역(603)에 표시되고 제1 SPI(410)의 채널 수와 관계없이 최대 대역폭의 하나의 경로가 만들어져 프레임은 L2 프레임 설정부(220)로 인가된다. 여 기서의 물리계층 정보영역(603)을 비롯한 이하에 설명들에서 인용되는 각 정보영역들은 계층통합프레임 처리장치(200)의 내부 프레임 구조의 각 영역들 또는 가변 헤더 내의 영역들로서, 도 5에 대한 설명에서 좀더 상세히 기술된다.
최대 대역폭의 하나의 경로를 통해 프레임을 인가받은 L2 프레임의 설정부(220)는 미리 설정된 해당 프레임에서 L2 계층정보, 예컨대 L2계층의 주소, ID영역, 프로토콜 등을 추출하여 L2 정보영역(604)에 쓴다. 한편, 물리계층과 MAC 계층 처리장치(100)를 지나온 L2 계층 프레임의 종류는 라인 카드별로 다르므로, L2 프레임 설정부(220)가 이더넷이나 PPP등과 같은 L2 계층 규약 중 어느 것을 지원할 것인지는 제어프로세서 인터페이스(500)를 통하여 미리 결정되어 있다.
계층통합프레임 처리부(230)는 L2, L3, L4 등의 각 계층의 영역 정보를 통합 및 저장하는 가변 헤더를 포함하고, 각 계층에 따라 다른 처리과정을 수행한다. 즉, L2, L3, L4 등의 계층 규약을 포함하는 각 프레임을 사용자가 필요한 영역에 따라 여러 경로로 분할한다. 계층통합프레임 처리부(230)에서 필요로 하는 각 계층 정보영역에 대한 정보도 역시 제어프로세서 인터페이스(500)를 통하여 미리 정의된다.
프레임 다중화부(240)는 계층통합프레임 처리부(230)에서 각 계층에 따라 다른 처리과정을 거치면서 다른 경로로 인가된 프레임을 다중화하여 하나의 경로로 합치는 작업을 한다. 프레임 다중화부(240)는 계층통합프레임 처리부(230)에서 나온 각 프레임들을 제어프로세서 인터페이스(500)를 통하여 사용자가 원하는 해당경로의 대역폭으로 변경할 수 있다.
출구 인터페이스 변환부(250)는 헤더 정보영역과 물리계층 정보영역의 채널 정보를 통하여 헤더 정보가 0인 경우는 가변 헤더의 정보를 모두 제거하고 진입 인터페이스에 들어온 최초의 프레임으로 복원시켜 제2 SPI로 출력한다. 또한, 헤더 정보가 0이 아닌 경우는, 네트워크 프로세서의 성능에 따라 제1 SPI(410)의 채널 수에 맞게 분리할 필요가 있으면 물리계층 정보영역의 물리계층 채널 수를 바탕으로 다시 분할하여 제2 SPI(420)로 출력하고, 분리할 필요가 없으면 바로 제2 SPI(420)로 출력한다.
한편, 네트워크 프로세서에서 물리계층으로 나가는 경로, 즉 프레임의 출력 방향이 반대인 경우는 출구 인터페이스 변환부(250)와 진입 인터페이스 변환부(210)는 위에 언급된 과정의 역과정의 기능을 수행할 수도 있다.
계층통합프레임 복원부(260)는 네트워크프로세서(300)에서 처리되고 라우터나 스위치에서 라인카드의 해당 물리계층 츨력포트로 출력되기 위해 도달한 프레임에 잔존하는 가변 헤더의 내용을 모두 제거하고 L2 프레임 설정부(220)가 제어프로세서 인터페이스(500)를 통하여 정해진 자신의 L2 주소를 세팅하고 물리계층 및 MAC 계층 처리장치(100)가 정상적인 표준 프레임을 처리할 수 있도록 한다.
도 4는 도 3의 계층통합프레임 처리장치의 계층통합프레임 처리부를 상세히 보여주는 구성도이다. 이하의 설명에서도 역시 도 5의 계층통합프레임 처리장치(200)의 내부 프레임 구조를 참조하여 설명한다.
도 4를 참조하면, 계층통합프레임 처리부(230)로 들어온 프레임은 표준규약의 프레임에 물리계층 정보만이 첨부되어 있고, 이러한 프레임은 먼저 제어프로세 서 인터페이스(500)를 통해 미리 정해진 규약에 의해 각 계층의 정보처리 및 필터(231, 232, 233, 234)를 거쳐 헤더 정보처리부(235)로 보내진다. 제어프로세서 인터페이스(500)를 통하여 어떤 영역의 정보를 가변 헤더에 넣을 것인지는 계층통합프레임 처리부(230)와 네트워크프로세서(300)가 공유하고 있으므로 헤더의 가변처리가 가능하다.
각 계층의 정보 처리 및 필터를 통한 처리과정을 살펴보면, 먼저, L2 계층 정보처리 및 필터(231)가 표준규약의 프레임에 추가하여 모든 가변 헤더의 크기를 정하고 L2계층 정보영역(604)에 L2 계층정보를 저장한다. 이때, L3 계층 정보영역(605), L4 계층 정보영역(606), 해시키 영역(601), 헤더 정보영역(602)은 비어 있게 된다. 만약 L2 계층정보 이외의 정보가 필요 없으면 헤더 정보처리부(235)가 헤더 정보영역(602)에 그 사실, 즉 각 정보영역의 상태를 저장하고 정해진 경로(A)를 통해 프레임을 출력한다. 만약 L2 계층정보가 필요 없어 가변 헤더(610)에 L2 계층 정보영역(604)을 비롯한 모든 영역이 필요 없는 경우에도 헤더 정보영역(602)에 그 사실을 저장하고 정해진 경로(A)를 통해 프레임을 출력한다.
L2 계층 정보영역(604)의 존재 여부와 상관없이 추가되지 않은 프레임의 영역에 그 외의 정보영역이 필요하다면 다음 계층 정보처리 및 필터로 프레임이 인가된다. L3 계층 정보처리 및 필터(232)부터는 이미 할당된 영역의 자기 정보영역(605)에 필요한 정보를 표준규약의 프레임 구조에서 추출하여 채워 넣는다. 만약 L3 계층정보 이외의 정보가 필요 없으면 헤더 정보처리부(235)에서 헤더 정보영역(602)에 그 사실을 저장하고 프레임을 정해진 경로(B)로 출력시킨다. 만약 L3 계 층정보가 필요 없어 가변 헤더(610)에 L3 계층 정보영역(605)을 비롯하여 아직 추출 갱신되지 않은 영역이 모두 필요 없는 경우에도 헤더 정보영역(602)에 그 사실을 반영하고 프레임을 정해진 경로(B)로 출력시킨다.
L3 계층 정보영역(605)의 존재 여부와 상관없이 아직 갱신되지 않은 프레임의 영역에 그 외의 정보영역이 필요하다면 다음 계층 정보처리 및 필터로 프레임이 인가된다. L4 정보처리 및 필터(233) 역시 이미 할당된 영역의 자기 정보영역(606)에 필요한 정보를 표준규약의 프레임 구조에서 추출하여 채워 넣는다. 만약 L4 계층정보 이외의 정보가 필요 없으면 헤더 정보처리부(235)에서 헤더 정보영역(602)에 그 사실을 반영하고 프레임을 정해진 경로(C)로 출력시킨다. 만약 L4 계층정보가 필요 없어 가변 헤더(610)에 L4 계층 정보영역을 비롯하여 아직 추출 갱신되지 않은 영역이 모두 필요 없어도 헤더 정보영역(602)에 그 사실을 반영하고 프레임을 정해진 경로(C)로 출력시킨다.
L4 계층 정보영역(606)의 존재 여부와 상관없이 아직 갱신되지 않은 프레임의 영역, 예컨대 해시키(Hash key)를 생성할 영역이 필요하다면 다음 정보처리 및 필터로 프레임이 인가된다. 해시키 생성 및 인가부(234)는 네트워크 프로세서(300)에서 처리하기 위해 정해진 프레임 영역(601)에 해시키를 생성하고 프레임을 헤더 정보처리부(235)로 인가한다. 이때, 해시키를 생성하는 영역이 두 가지 이상으로 정해지면 해시키 생성 및 인가부(234)는 두 개 이상의 경로(D,E)로 나누어 프레임을 헤더 정보처리부(235)로 출력한다.
계층통합프레임 처리부(305)로 들어온 프레임의 대역폭과 헤더 정보처리 부(235)를 지나서 나가는 모든 프레임의 대역폭의 합은 같다.
도 5는 본 발명에 일 실시예에 따른 계층통합프레임 처리장치의 내부 프레임에 대한 구조도이다.
도 5를 참조하면, 내부 프레임은 가변 헤드(610) 및 페이로드(607,payload) 영역을 포함한다. 본 실시예에서 가변 헤드(610)는 해시키 영역(601), 헤더 정보영역(602), 물리계층 정보영역(603) 및 L2, L3, L4 정보영역(604,605,606)을 포함한다. 그러나 전술한 바와 같이 사용자의 필요에 따라 가변, 즉 생략되거나 더 확장될 수 있다.
한편, 가변 헤더(610)의 각 영역의 비트합은 네트워크 프로세서(300)가 처리할 수 있는 필터 용량(Z) 보다는 작거나 같아야 한다. 즉, 다음과 같은 관계가 성립되어야 한다.
A + B + C + D + E + F <= Z
각 영역의 크기는 제일 작은 경우, 즉 그 계층의 정보가 없는 경우는 0이다.
Z비트 범위 내에서 미리 라인카드 처리부의 처리범위가 정해 짐으로써 네트워크 프로세서(300)가 하드웨어적으로 프레임을 처리할 수 있다. 따라서, 가변 헤더를 적절히 조절함으로써, 네트워크 프로세서(300)는 수 기가비트이상의 처리속도를 낼 수 있고, 라인카드 처리부가 원하는 목적에 적합하게 QoS나 IPv6등을 처리할 수 있다.
한편, 일반적으로 데이터가 저장되는 페이로드 영역(607)으로는 표준규약의 프레임 구조가 모두 반영되거나, 가변 헤더로 추출된 정보를 제외한 프레임이 반영 될 수 있다.
지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상에서 상세히 설명한 바와 같이 본 발명에 의한 계층통합프레임 처리장치는 네트워크프로세서가 인식할 수 있는 데이터 필드 영역 내에 필요한 정보를 압축, 삽입 및 해시키를 생성할 수 있는 가변 헤더를 포함함으로써, 네트워크프로세서에 의해 처리할 바이트 수가 많아지는 경우를 보완할 수 있다. 그에 따라, 네트워크프로세서가 IPv6를 지원할 수 있고, L3인 IPv4뿐만 아니라, L4 및 L2의 계층정보도 함께 매핑하여 하드웨어적으로 처리할 수 있다.
결과적으로 본 발명의 계층통합프레임 처리장치를 도입함으로써, 프레임 스위치 및 라우터 시스템의 라인카드 처리부는 수 기가비트 이상의 대역폭도 보장할 수 있고, QoS 및 기타 서비스별로 원하는 처리를 할 수 있다.

Claims (14)

  1. 프레임 스위치 및 라우터를 포함하는 시스템에 있어서,
    물리계층(physical layer) 및 L2 계층 처리장치와 네트워크프로세서 사이에, 상기 네트워크프로세서가 인식할 수 있는 데이터필드 영역 내에 정보를 압축, 삽입 및 해시 키(Hash Key)를 생성하여 상기 시스템의 사용자를 위한 패킷처리 규약을 지원할 수 있는 가변 헤더를 구비한 계층통합프레임 처리부를 포함하고,
    상기 계층통합프레임 처리부가 사용자를 위한 OSI(Open Systems Interconnection)의 각 계층의 설정 정보와 처리할 프레임의 종류 및 각 계층 정보영역의 크기를 정의하는 제어프로세서 인터페이스 통해 미리 정해진 상기 각 계층의 영역 정보를 상기 가변 헤드에 통합 및 저장함으로써, 각 계층에 따라 다른 처리과정을 수행할 수 있는 계층통합프레임 처리장치(integrate layer frame process device).
  2. 제1 항에 있어서,
    상기 L2 계층은 이더넷(Ethernet)에 이용되는 MAC(Media Access Control) 계층인 것을 특징으로 하는 계층통합프레임 처리장치.
  3. 제1 항에 있어서,
    상기 물리계층(physical layer) 및 L2 계층 처리장치와 상기 계층통합프레임 처리장치 사이는 제1 SPI(System Packet Interface)를 통해 연결되고 상기 계층통합프레임 처리장치와 상기 네트워크프로세서 사이는 제2 SPI를 통해 연결되며,
    상기 물리계층(physical layer) 및 L2 계층 처리장치, 계층통합프레임 처리장치 및 네트워크프로세서는 상기 제어프로세서 인터페이스에 연결되어 있는 것을 특징으로 하는 계층통합프레임 처리장치.
  4. 제3 항에 있어서,
    상기 계층통합프레임 처리장치는,
    상기 제1 SPI에 규정된 상기 물리계층의 정보를 상기 데이터필드 영역의 물리계층 정보영역에 저장하고 상기 제1 SPI의 채널 수와 관계없이 SPI가 지원하는 최대 대역폭의 하나의 경로를 통해 프레임을 인가하고 채널 정보는 가변 헤더의 물리계층영역에 반영하는 진입 인터페이스 변환부;
    상기 최대 대역폭의 경로를 통해 프레임을 인가받아 L2 계층 규약 중에 미리 규정된 프레임에서 L2 계층 정보를 추출하여 상기 데이터필드 영역의 L2 정보영역에 저장하는 L2 프레임 설정부;
    상기 계층통합프레임 처리부를 통해 다른 처리과정을 거친 프레임을 다중화하여 하나의 경로로 합치는 작업을 하고, 상기 제어프로세서 인터페이스를 통하여 해당경로의 대역폭을 가변할 수 있는 프레임 다중화부;
    상기 데이터필드 영역의 헤더 정보영역으로부터의 헤더 정보 및 상기 물리계층 정보영역으로부터의 채널 정보를 인가받아 상기 헤더 정보가 0인 경우는 상기 데이터필드 영역의 가변 헤더의 내용을 모두 제거하고 상기 진입 인터페이스 변환부에 들어온 최초의 프레임으로 복원시켜 상기 제2 SPI로 출력하고, 상기 헤더의 정보가 0이 아닌 경우는 상기 가변 헤더의 내용을 상기 제2 SPI로 출력하는 출구 인터페이스 변환부; 및
    상기 네트워크 프로세서에서 처리되고 해당 물리계층 포트로 출력되기 위하여 들어온 프레임의 가변 헤더의 내용을 제거하고 상기 L2 프레임 설정부가 상기 제어프로세서 인터페이스를 통하여 정해진 자신의 L2주소를 세팅하여 상기 물리계층 및 L2 계층 처리장치가 정상적인 표준규약 프레임을 처리할 수 있도록 하는 계층통합프레임 복원부;를 포함하는 것을 특징으로 하는 계층통합프레임 처리장치.
  5. 제4 항에 있어서,
    상기 물리계층 정보는 물리계층의 채널수 및 입력 채널번호를 포함하고,
    상기 L2 계층정보는 L2 계층의 주소, ID 영역 및 프로토콜(protocol)을 포함하는 것을 특징으로 하는 계층통합프레임 처리장치.
  6. 제4 항에 있어서,
    상기 데이터 필드 영역은 상기 가변 헤더 및 페이로드(payload) 영역을 포함하는 것을 특징으로 하는 계층통합프레임 처리장치.
  7. 삭제
  8. 제6 항에 있어서,
    상기 가변 헤더는 시스템 사용자를 위한 패킷처리 규약을 지원할 수 있도록 가변 되는 것을 특징으로 하는 계층통합프레임 처리장치.
  9. 제6 항에 있어서,
    상기 가변 헤더는 해시키 영역, 헤더 정보영역, 물리 계층정보 영역, L2 정보영역, L3 정보 영역, 및 L4 정보 영역을 포함하는 것을 특징으로 하는 계층통합프레임 처리장치.
  10. 제4 항에 있어서,
    상기 진입 인터페이스 변환부 및 상기 출구 인터페이스 변환부는 프레임의 출력이 반대 반향인 경우는 각각 그 역과정의 기능을 수행하는 것을 특징으로 하는 특징으로 하는 계층통합프레임 처리장치.
  11. 제4 항에 있어서,
    상기 헤더의 정보가 0이 아닌 경우는 상기 네트워크 프로세서의 성능에 따라 상기 물리계층정보에 의한 물리계층의 채널 수를 바탕으로 프레임을 분할하여 상기 SPI로 출력할 수 있는 것을 특징으로 하는 계층통합프레임 처리장치.
  12. 제4 항에 있어서,
    상기 계층통합프레임 처리부는,
    상기 제어프로세서 인터페이스를 통해 상기 데이터필드 영역의 프레임을 구성할 정보와 사이즈를 받고 상기 가변 헤드의 각 계층 정보영역으로 상기 각 계층의 정보를 추출하여 삽입하는 정보 처리부; 및
    상기 가변 헤드의 해시키 영역으로 해시키 값을 생성 및 인가하는 해시키 생성 및 인가부;를 포함하는 것을 특징으로 하는 계층통합프레임 처리장치.
  13. 제12 항에 있어서,
    상기 정보 처리부는 상기 각 계층의 정보처리 및 필터를 포함하고,
    상기 계층통합프레임 처리부는 상기 정보 처리부 및 상기 해시키 생성 및 인가부의 출력을 받아 상기 가변 헤더의 헤더 정보영역에 각 계층의 정보를 삽입하는 헤더 정보처리부를 포함하는 것을 특징으로 하는 계층통합프레임 처리장치.
  14. 제13 항에 있어서,
    상기 계층통합프레임 처리부로 들어온 프레임의 대역폭과 상기 헤더 정보처리부를 지나서 나가는 모든 프레임의 대역폭의 합은 동일하고,
    상기 가변 헤더의 사이즈는 최소 0이고 최대 크기는 각 영역의 비트 합이 네 트워크 프로세서가 처리할 수 있는 필터 용량보다 작거나 같은 것을 특징으로 하는 계층통합프레임 처리장치.
KR1020060064013A 2005-08-12 2006-07-07 가변 헤더를 포함한 계층통합프레임 처리장치 KR100772520B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/634,928 US20070086456A1 (en) 2005-08-12 2006-12-07 Integrated layer frame processing device including variable protocol header

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050120103 2005-12-08
KR1020050120103 2005-12-08

Publications (2)

Publication Number Publication Date
KR20070061205A KR20070061205A (ko) 2007-06-13
KR100772520B1 true KR100772520B1 (ko) 2007-11-01

Family

ID=38357142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060064013A KR100772520B1 (ko) 2005-08-12 2006-07-07 가변 헤더를 포함한 계층통합프레임 처리장치

Country Status (1)

Country Link
KR (1) KR100772520B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09130407A (ja) * 1995-10-10 1997-05-16 At & T Corp 通信ネットワークのａｔｍセルの伝送に使用されるデータフォーマット
JP2000332826A (ja) 1999-05-21 2000-11-30 Nec Corp プロトコル終端装置、プロトコル終端方法、パケット伝送システム、及びパケット伝送方法
KR20020048819A (ko) * 2000-12-18 2002-06-24 이익용 스위칭 코어장치와 라인포트장치간의 스위칭 인터페이스
KR20030074868A (ko) * 2002-03-14 2003-09-22 삼성전자주식회사 네트워크 기술군 표준 플랫폼 및 이를 사용하는 방법
KR20040042909A (ko) * 2002-11-11 2004-05-22 한국전자통신연구원 4세대 이동 통신 단말 프로토콜 및 이를 지원하는 단말

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09130407A (ja) * 1995-10-10 1997-05-16 At & T Corp 通信ネットワークのａｔｍセルの伝送に使用されるデータフォーマット
JP2000332826A (ja) 1999-05-21 2000-11-30 Nec Corp プロトコル終端装置、プロトコル終端方法、パケット伝送システム、及びパケット伝送方法
KR20020048819A (ko) * 2000-12-18 2002-06-24 이익용 스위칭 코어장치와 라인포트장치간의 스위칭 인터페이스
KR20030074868A (ko) * 2002-03-14 2003-09-22 삼성전자주식회사 네트워크 기술군 표준 플랫폼 및 이를 사용하는 방법
KR20040042909A (ko) * 2002-11-11 2004-05-22 한국전자통신연구원 4세대 이동 통신 단말 프로토콜 및 이를 지원하는 단말

Also Published As

Publication number Publication date
KR20070061205A (ko) 2007-06-13

Similar Documents

Publication Publication Date Title
US7599372B2 (en) Apparatus for and method of integrating switching and transferring of SONET/SDH, PDH, and Ethernet signals
US8665875B2 (en) Pipelined packet switching and queuing architecture
US6480977B1 (en) Multi-protocol monitor
US6731644B1 (en) Flexible DMA engine for packet header modification
AU760840B2 (en) Method and system for encapsulating/decapsulating data on a per channel basis in hardware
US9654419B2 (en) Fabric channel control apparatus and method
EP2337274B1 (en) Method for processing a plurality of data and switching device for switching communication packets
US20010024457A1 (en) Encoding signaling information at a physical layer of a network protocol
JP2004320785A (ja) ネットワーク通信のテスト装置及び方法
KR20080031397A (ko) 인피니밴드 네트워크의 물리적 범위를 확장하기 위한 방법
JP2003508957A (ja) ネットワーク・プロセッサ処理コンプレックス及び方法
EP1260067A1 (en) Broadband mid-network server
JP2004523168A (ja) データ伝送信号内のマルチプロトコルのための方法及び装置
US7272675B1 (en) First-in-first-out (FIFO) memory for buffering packet fragments through use of read and write pointers incremented by a unit access and a fraction of the unit access
US7035250B2 (en) System for organizing voice channel data for network transmission and/or reception
US7075944B1 (en) Accommodation frame and transmission device of different data traffics on common carrier wave
WO2001058107A9 (en) Encoding signaling information at a physical layer of a network protocol
US7379467B1 (en) Scheduling store-forwarding of back-to-back multi-channel packet fragments
KR100772520B1 (ko) 가변 헤더를 포함한 계층통합프레임 처리장치
JP2006262477A (ja) レジデンシャルイーサネットシステムにおける、サブフレームを用いたスーパーフレームの生成方法
US20020150057A1 (en) Stuffing filter mechanism for data transmission signals
Walton et al. High-speed data paths in host-based routers
US20040008697A1 (en) Method and apparatus for enabling filtering of data packets
US6980545B1 (en) Apparatus for routing asynchronous traffic in a circuit switched network
JP3931750B2 (ja) Ａｔｍ通信装置及びそれに用いるａｔｍセル転送方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101001

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee