KR100771375B1 - An apparatus for manufacturing socket guide for testing semiconductor device - Google Patents
An apparatus for manufacturing socket guide for testing semiconductor device Download PDFInfo
- Publication number
- KR100771375B1 KR100771375B1 KR1020060113807A KR20060113807A KR100771375B1 KR 100771375 B1 KR100771375 B1 KR 100771375B1 KR 1020060113807 A KR1020060113807 A KR 1020060113807A KR 20060113807 A KR20060113807 A KR 20060113807A KR 100771375 B1 KR100771375 B1 KR 100771375B1
- Authority
- KR
- South Korea
- Prior art keywords
- base material
- jig
- socket guide
- semiconductor device
- roughing
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
Description
도 1은 본 발명에 따른 제조 방법에 의해 제조된 소켓 가이드의 상면이고, 도 2는 소켓 가이드의 하면이다.1 is an upper surface of a socket guide manufactured by the manufacturing method according to the present invention, Figure 2 is a lower surface of the socket guide.
도 3은 본 발명에 따른 반도체 디바이스 테스트 소켓 가이드의 제조 방법이 수행되는 공정을 순서적으로 도시한 흐름도이다.3 is a flowchart sequentially illustrating a process in which a method of manufacturing a semiconductor device test socket guide according to the present invention is performed.
도 4 ~ 도 9는 본 발명에 따른 소켓 가이드의 각 제조 공정을 도시한 것으로서, 도 4는 바이스 상에 모재를 장착하는 모재 준비 공정, 도 5는 소켓 가이드 상면 황삭 가공 공정, 도 6은 소켓 가이드 후면 황삭 가공 공정, 도 7은 소켓 가이드 후면 정삭 가공 공정, 도 8은 소켓 가이드의 지그 장착 공정, 도 9는 지그 상에서의 소켓 가이드 상면 정삭 가공 공정을 도시한 것이다.4 to 9 show the manufacturing process of each socket guide according to the present invention, Figure 4 is a base material preparation process for mounting the base material on the vise, Figure 5 is a socket guide upper surface roughing process, Figure 6 is a socket guide Back roughing process, FIG. 7 shows the socket guide back finishing process, FIG. 8 shows the jig mounting process of the socket guide, and FIG. 9 shows the socket guide top finishing process on the jig.
<주요도면부호에 관한 설명><Description of main drawing code>
10 : 소켓 가이드 11 : 디바이스 장착공10
12 : 보조 가이드 핀 13 : 가이드 핀12: auxiliary guide pin 13: guide pin
14 : 체결공 15 : 테이퍼 면14 fastener 15 tapered surface
16 : 지그 결합핀 20 : 접시 볼트16: jig coupling pin 20: plate bolt
21 : 볼트 헤드 30 : 지그21: bolt head 30: jig
31 : 볼트 체결공 33 : 핀 결합공31: bolt fastening hole 33: pin coupling hole
100 : 모재 200 : 바이스100: base material 200: vise
300 : 절삭 헤드 300: cutting head
본 발명은 반도체 디바이스 테스트 소켓 가이드의 제조 방법에 관한 것으로서, 보다 상세하게는 절삭 작업만으로 소켓 가이드를 일체로 형성하여 공정을 간소화하고, 절삭 공정 시 문제가 되는 모재의 휨 현상을 효과적으로 제거하며 소켓 가이드의 제작 정밀도를 보다 향상시킬 수 있도록 하는 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device test socket guide, and more particularly, to simplify the process by integrally forming the socket guide only by cutting operations, effectively remove the warpage of the base material, which is a problem during the cutting process, and the socket guide The present invention relates to a method for improving the manufacturing precision of a.
일반적으로 반도체 디바이스가 제조되면 소자의 신뢰성 테스트를 위하여 반도체 디바이스를 번인보드(Burn-in Board)에 로딩하게 된다. 번인보드에 로딩된 소자는 번인보드 상부의 소켓에 안착된다. 이후에 반도체 디바이스의 신뢰성을 확인하기 위하여 일정한 온도 하에서 반도체 디바이스에 일정한 전압을 인가하여 반도체 디바이스의 정상 동작을 테스트하게 된다. In general, when a semiconductor device is manufactured, the semiconductor device is loaded on a burn-in board to test the reliability of the device. The device loaded onto the burn-in board sits in a socket on top of the burn-in board. Thereafter, in order to confirm the reliability of the semiconductor device, a constant voltage is applied to the semiconductor device under a constant temperature to test the normal operation of the semiconductor device.
반도체 디바이스는 피커(Picker)에 의해 소켓에 안착되는데 피커의 하부에는 소자를 파지하는 헤드가 설치되며, 헤드의 하부에는 반도체 디바이스를 소켓 상에 정확하고 안정적으로 안착시키기 위한 소켓 가이드가 위치한다. The semiconductor device is seated in a socket by a picker, and a head for holding an element is installed under the picker, and a socket guide for accurately and stably seating the semiconductor device on the socket is located below the head.
일반적인 반도체 디바이스 테스트 소켓 가이드는 몸체부를 절삭 가공하여 제작하고 가이드 핀, 결합핀 등은 별도로 제작한 후 몸체부에 조립하여 이루어진다. 그러나, 이러한 경우 작업 공정이 복잡하고 다수의 설비가 요구되어 생산성이 저하되는 문제점이 있다.A general semiconductor device test socket guide is manufactured by cutting a body and guide pins and coupling pins are separately manufactured and then assembled into a body part. However, in this case, there is a problem in that the work process is complicated and a large number of facilities are required and the productivity is lowered.
이러한 문제점을 해결하기 위해 절삭 가공만으로 소켓 가이드를 제작하려는 시도가 이루어지고 있다. 이 경우, 소켓 가이드를 바이스 상에 장착한 후 양면을 소켓 가이드 형상으로 절삭 가공하게 되는데, 소켓 가이드의 요동을 방지하기 위해 바이스가 소켓 가이드를 강한 힘으로 누르고 있으므로 절삭 공정 중 모재가 휘어버려 불량품이 많이 발생하는 문제점이 있다.In order to solve this problem, an attempt has been made to manufacture a socket guide by cutting only. In this case, the socket guide is mounted on the vise, and both sides are cut into the shape of the socket guide. In order to prevent the socket guide from shaking, the vise presses the socket guide with a strong force, so that the base material is bent during the cutting process and defects are caused. There are many problems that occur.
따라서, 공정을 간소화하면서도 모재의 휨 현상을 방지할 수 있는 반도체 디바이스 테스트 소켓 가이드 제조 방법에 대한 필요성이 심각하게 대두되고 있는 실정이다.Therefore, there is a serious need for a method of manufacturing a semiconductor device test socket guide capable of simplifying a process and preventing warpage of a base metal.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 절삭 작업만으로 소켓 가이드를 일체로 형성하여 공정을 간소화하여 생산성을 향상시킬 수 있도록 하는 것이다.The present invention has been made to solve the above problems, an object of the present invention is to form a socket guide integrally only by cutting operation to simplify the process to improve the productivity.
본 발명의 다른 목적은 절삭 공정 시 우선 모재를 바이스에 강하게 장착한 상태에서 소정 공차 여유를 갖도록 황삭 가공을 한 후 모재를 보다 약한 힘으로 바 이스에 장착한 상태에서 모재 일면을 정삭 가공함으로써 모재의 휨 현상을 효과적으로 제거할 수 있도록 하는 것이다.Another object of the present invention is to perform roughing processing to have a certain tolerance margin in the state of strongly mounting the base material in the vise during the cutting process, and then finish machining one surface of the base material in the state of mounting the base material to the base with weaker force. It is to effectively eliminate the warpage phenomenon.
본 발명의 또 다른 목적은 모재 일면을 정삭 가공한 후 모재의 일면을 지그에 장착한 상태에서 모재의 타면을 정삭 가공함으로써 소켓 가이드의 제작 정밀도를 보다 향상시킬 수 있도록 하는 것이다.It is still another object of the present invention to further improve the manufacturing precision of the socket guide by finishing the other surface of the base material in a state in which one surface of the base material is mounted on the jig after finishing the base material.
상기와 같은 목적을 달성하기 위한 본 발명의 일측면에 따르면, 금속재질의 모재를 바이스에 고정 장착하는 단계, 상기 모재를 소정의 공차 여유를 갖는 소켓 가이드 형상으로 황삭 가공하는 단계, 상기 황삭 가공된 모재가 상기 황삭 가공단계보다 바이스에 보다 약하게 장착된 상태에서 상기 모재의 일면을 정치수대로 1차 정삭 가공하는 단계, 상기 일면이 정삭 가공된 모재를 지그 상에 고정 장착하는 단계 및 상기 원자재의 타면을 정치수로 2차 정삭 가공하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스테스트 소켓 가이드의 제조 방법이 제공된다.According to an aspect of the present invention for achieving the above object, the step of fixedly mounting a metal base material to the vise, roughing the base material into a socket guide shape having a predetermined tolerance margin, the rough processing Primary finishing processing of one surface of the base material with a fixed number in a state in which the base material is mounted to the vise more weakly than the roughing step, fixedly mounting the base material processed on one side on a jig, and the other surface of the raw material. There is provided a method for manufacturing a semiconductor device test socket guide comprising the step of performing a second finishing process with a fixed number.
여기서, 상기 소정의 공차 여유는 0.3 ~ 0.7mm인 것이 바람직하다.Herein, the predetermined tolerance margin is preferably 0.3 to 0.7 mm.
또한, 상기 황삭 가공 단계는 상기 모재의 일면에 반도체 디바이스 장착공, 지그 결합핀 및 체결공을 각각 소정 개수 형성하고, 상기 원자재의 타면에 가이드 핀을 소정 개수 형성하는 것으로 이루어진다.The roughing step may include forming a predetermined number of semiconductor device mounting holes, jig coupling pins, and fastening holes on one surface of the base material, and forming a predetermined number of guide pins on the other surface of the raw material.
또한, 상기 일면이 정삭 가공된 원자재를 지그 상에 고정 장착하는 단계는 상기 1차 정삭 가공 단계 이후에 상기 원자재의 타면 상의 체결공을 테이퍼 가공하 는 단계, 상기 각 지그 결합핀을 상기 지그의 대응되는 지점 상에 형성된 홀에 장착하는 단계 및 접시 볼트를 상기 테이퍼 가공된 체결공을 통해 상기 지그 상에 고정시키는 단계를 포함하는 것이 보다 바람직하다.In addition, the step of fixedly mounting the raw material finished on one side of the jig is a step of tapering the fastening hole on the other surface of the raw material after the first finishing machining step, the jig coupling pin corresponding to the jig More preferably, the method includes mounting to the hole formed on the point to be fixed and fixing the dish bolt on the jig through the tapered fastening hole.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세하게 설명하기로 한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 1은 본 발명에 따른 제조 방법에 의해 제조된 소켓 가이드의 상면이고, 도 2는 소켓 가이드의 하면이다.1 is an upper surface of a socket guide manufactured by the manufacturing method according to the present invention, Figure 2 is a lower surface of the socket guide.
도 1 및 도 2에 도시된 바와 같이, 본 발명에 따르면 절삭 가공만을 이용하여 소켓 가이드(10)의 형상을 제작한다.As shown in FIG. 1 and FIG. 2, according to the present invention, the shape of the
소켓 가이드(10)의 상면에는 반도체 디바이스가 장착되는 디바이스 장착공(11), 피커(Picker)의 헤드에 결합되어 반도체 디바이스의 이동을 안내하는 가이드 핀(13) 및 보조 가이드 핀(12)이 복수개 형성되어 있으며, 소켓 가이드(10)의 후면에는 지그(30)에 결합되는 지그 결합핀(16)이 복수개 형성되어 있다.A plurality of
또한, 소켓 가이드(10)의 양측 가장자리에는 볼트가 관통되는 체결공(14)이 2개씩 형성되어 있으며, 체결공(14)은 상면측에 테이퍼 면(15)이 형성되어 있다.In addition, two
도 3은 본 발명에 따른 반도체 디바이스 테스트 소켓 가이드의 제조 방법이 수행되는 공정을 순서적으로 도시한 흐름도이고, 도 4 ~ 도 9는 본 발명에 따른 소 켓 가이드의 각 제조 공정을 도시한 것으로서, 도 4는 바이스 상에 모재를 장착하는 모재 준비 공정, 도 5는 소켓 가이드 상면 황삭 가공 공정, 도 6은 소켓 가이드 후면 황삭 가공 공정, 도 7은 소켓 가이드 후면 정삭 가공 공정, 도 8은 소켓 가이드의 지그 장착 공정, 도 9는 지그 상에서의 소켓 가이드 상면 정삭 가공 공정을 도시한 것이다.3 is a flowchart sequentially illustrating a process in which a method of manufacturing a semiconductor device test socket guide according to the present invention is performed, and FIGS. 4 to 9 illustrate each manufacturing process of the socket guide according to the present invention. Figure 4 is a base material preparation process for mounting the base material on the vise, Figure 5 is a socket guide upper surface roughing process, Figure 6 is a socket guide rear roughing processing process, Figure 7 is a socket guide rear finishing processing process, Figure 8 is a socket guide Jig mounting process, FIG. 9 shows the socket guide upper surface finishing process on a jig | tool.
이하에서는 도 3의 각 단계를 도 4 ~ 도 9를 참조하여 상세하게 설명하기로 한다.Hereinafter, each step of FIG. 3 will be described in detail with reference to FIGS. 4 to 9.
우선, 금속재의 환봉을 대략 1mm 공차 여유를 두고 정육면체 형상의 모재(100)로 가공한다(S300). First, the round bar of the metal material is processed into a
그 다음, 정육면체 형상의 모재(100)를 황삭 가공하여 0.3 ~ 0.7 mm(바람직하게는 0.5mm)의 공차 여유를 갖도록 소켓 가이드의 형상을 형성한다(S310). 즉, 도 4와 같이, 모재(100)를 바이스(200) 상에 고정시킨 다음, 도 5와 같이 절삭 헤드(300)를 이용하여 모재(100)의 상면에 디바이스 장착공(11), 보조 가이드 핀(12), 가이드 핀(13) 및 체결공(14)을 가공한 후, 도 6과 같이 모재(100)의 하면에 지그 결합핀(16) 등의 형상을 가공한다.Then, by rough machining the
상술한 바와 같이, 소켓 가이드(10)의 각 형상들은 0.3 ~ 0.7 mm(바람직하게는 0.5mm)의 공차 여유를 갖도록 황삭 가공한다. 다수의 실험 결과, 공차 여유가 0.3mm보다 작으면 후단의 정삭 가공 공정에서 휨 보상 가공이 어려워지게 되는 문제점이 있었으며, 공차 여유가 0.7mm보다 크면 정삭 가공에 소요되는 시간이 증가하여 생산성이 저하되는 문제점이 있었다.As described above, each shape of the
본 발명은 소정 공차를 둔 상태에서 바이스(200) 상에 장착된 모재(100)를 황삭 가공하여 모재(100)에 휨이 발생하도록 한 후, 모재(100)의 휨을 고려하여 정삭 가공함으로써 정밀한 소켓 가이드(10)를 제조하는 것을 특징으로 하고 있으나, 상기와 같이 공차 여유가 0.3mm 미만일 경우에는 정삭 가공에 의해 모재(100)의 휨 현상을 보상하는 것이 어렵게 된다. According to the present invention, after roughing the
실험 결과, 공차 여유가 0.5mm일 때, 모재(100)의 휨을 고려한 상태에서 가장 안정적으로 정삭 가공이 가능하였으며, 정삭 가공에 소요되는 시간도 최소화할 수 있었다.As a result of the experiment, when the tolerance margin is 0.5mm, the most stable finishing was possible in consideration of the bending of the
모재(100)의 황삭 가공이 완료되면, 도 7에 도시된 바와 같이, 절삭 헤드(300)를 이용하여 모재(100)의 하면을 정삭 가공하여 디바이스 장착공(11), 체결공(14), 지그 결합핀(16) 등을 원하는 정치수대로 형성한다(S320). 본 공정에서는 바이스(200)가 황삭 가공 공정에서 보다 약한 힘으로 모재(100)를 고정하여 정삭 가공에서 추가적인 모재(100)의 휨 현상이 발생하지 않도록 하는 것이 바람직하다. When roughing of the
모재 하면의 정삭 가공이 완료되면, 모재(100) 상면의 체결공(14)을 밀링 가공하여 테이퍼 면(15)을 형성한다(S330).When the finishing processing of the lower surface of the base material is completed, the
그 다음, 도 8에 도시된 바와 같이, 모재(100)의 하면이 지그(30)의 상면을 향하도록 하여 모재(100)를 지그(30) 상에 장착한다(S340). 본 단계에서 헤드(21)가 접시 모양으로 형성된 접시 볼트(20)를 체결공(14)을 통해 지그(30)의 볼트 체결공(31)에 체결시켜 모재(100)를 지그(30) 상에 고정시키게 된다. 접시 볼트(20)의 헤드(21)는 테이퍼 면(14)에 안착되어 접시 볼트(20)의 헤드(21)와 모재(100)의 상면이 수평이 되도록 하는 것이 중요하다.Next, as shown in FIG. 8, the
모재(100)의 하면에 형성된 지그 결합핀(16)들은 지그(30) 상의 대응 위치에 형성된 핀 결합공(33)에 삽입되어 모재(100)를 정위치에 장착시켜 모재(100)의 상면과 하면의 형상이 일치하도록 가공될 수 있다.The
모재(100)가 지그(30) 상에 장착되면, 절삭 헤드(300)를 이용하여 모재 상면을 정치수대로 정삭 가공하여 소켓 가이드(10)를 완성한다(S350). 상술한 바와 같이, 지그 결합핀(16)이 핀 결합공(33)에 삽입됨으로써 소켓 가이드(10)의 상면과 하면의 형상이 일치하도록 정삭 가공하는 것이 가능하며, 지그(30)는 바이스(200)와 같은 횡압력이 가해지지 않으므로 모재(100)의 휨 현상이 발생하지 않아 정밀한 소켓 가이드(10)의 제작이 가능하게 된다.When the
상기와 같은 본 발명에 따르면, 절삭 작업만으로 소켓 가이드를 일체로 형성하여 공정을 간소화하여 생산성을 향상시킬 수 있는 효과가 있다. According to the present invention as described above, the socket guide is integrally formed only by cutting, thereby simplifying the process and improving productivity.
또한, 절삭 공정 시 우선 모재를 바이스에 강하게 장착한 상태에서 소정 공차 여유를 갖도록 황삭 가공을 한 후 모재를 보다 약한 힘으로 바이스에 장착한 상태에서 모재 일면을 정삭 가공함으로써 모재의 휨 현상을 효과적으로 제거할 수 있는 효과도 있다.In addition, during the cutting process, rough machining is carried out to have a certain tolerance margin in the state where the base material is strongly attached to the vise, and then the surface of the base material is finely cut while the base material is attached to the vise with a weaker force to effectively eliminate the warpage of the base material. There is also an effect that can be done.
또한, 모재 일면을 정삭 가공한 후 모재의 일면을 지그에 장착한 상태에서 모재의 타면을 정삭 가공함으로써 소켓 가이드의 제작 정밀도를 보다 향상시킬 수 있는 효과도 있다.In addition, after finishing one surface of the base material and finishing the other surface of the base material in a state in which one surface of the base material is attached to the jig, there is also an effect that the manufacturing precision of the socket guide can be further improved.
비록 본 발명이 상기 언급된 바람직한 실시예와 관련하여 설명되어졌지만, 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정이나 변형을 하는 것이 가능하다. 따라서 첨부된 특허청구의 범위는 본 발명의 요지에서 속하는 이러한 수정이나 변형을 포함할 것이다.Although the present invention has been described in connection with the above-mentioned preferred embodiments, it is possible to make various modifications or variations without departing from the spirit and scope of the invention. Accordingly, the appended claims will cover such modifications and variations as fall within the spirit of the invention.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060113807A KR100771375B1 (en) | 2006-11-17 | 2006-11-17 | An apparatus for manufacturing socket guide for testing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060113807A KR100771375B1 (en) | 2006-11-17 | 2006-11-17 | An apparatus for manufacturing socket guide for testing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100771375B1 true KR100771375B1 (en) | 2007-10-30 |
Family
ID=38816277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060113807A KR100771375B1 (en) | 2006-11-17 | 2006-11-17 | An apparatus for manufacturing socket guide for testing semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100771375B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102034701B1 (en) * | 2019-08-22 | 2019-10-21 | 대산지오텍 주식회사 | Processing method of Finishing for stepper-Baseframe with Large structure |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960033717U (en) * | 1995-04-18 | 1996-11-19 | 삼성항공산업주식회사 | Flange cutting device |
KR100419742B1 (en) * | 2003-05-26 | 2004-02-25 | 권선용 | Manufacture method of frame for pellicle |
KR20060104784A (en) * | 2005-03-31 | 2006-10-09 | 김복희 | A cutting apparatus for boundary stone of street |
-
2006
- 2006-11-17 KR KR1020060113807A patent/KR100771375B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960033717U (en) * | 1995-04-18 | 1996-11-19 | 삼성항공산업주식회사 | Flange cutting device |
KR100419742B1 (en) * | 2003-05-26 | 2004-02-25 | 권선용 | Manufacture method of frame for pellicle |
KR20060104784A (en) * | 2005-03-31 | 2006-10-09 | 김복희 | A cutting apparatus for boundary stone of street |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102034701B1 (en) * | 2019-08-22 | 2019-10-21 | 대산지오텍 주식회사 | Processing method of Finishing for stepper-Baseframe with Large structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6408728B1 (en) | Punching apparatus for stamping and method for producing the same | |
JPH0415052B2 (en) | ||
KR101330602B1 (en) | Clamping fixture | |
US20150130122A1 (en) | Chattering vibration preventing jig for workpiece | |
WO2011046495A1 (en) | Arrangement at a vice or a chuck | |
KR100771375B1 (en) | An apparatus for manufacturing socket guide for testing semiconductor device | |
JP2006218567A (en) | Workpiece positioning device | |
JP2014094422A (en) | Workpiece support tool and method of grinding front and back surfaces of workpiece using workpiece support tool | |
KR101467291B1 (en) | Jig for Machining of Impact Test Specimen and Machining Method Using the Same | |
JP2009214146A (en) | Press die and method for manufacturing the same | |
JP4706651B2 (en) | Work processing equipment jig and work | |
KR102220697B1 (en) | Clamping device to prevent bending of body skins on motor vehicles | |
KR101783769B1 (en) | Case processing method of analog connection device | |
JP2005329480A (en) | Second member mounting tool for use in device | |
KR101927089B1 (en) | Fixing jig for case processing of analog connecting device | |
JP6687972B2 (en) | Workpiece processing method | |
CN219379845U (en) | Fixing tool | |
KR101844789B1 (en) | Guide rail jig apparatus for wire processing | |
CN213291470U (en) | Die carrier assembly | |
JP7489210B2 (en) | Punch press die, punch press device, and processing method | |
CN210745673U (en) | PCB positioning jig | |
CN219582199U (en) | Curved surface profiling positioning tool | |
KR102115339B1 (en) | Jig for fixing cutting working body stack | |
CN216067026U (en) | Four-point repeated positioning structure of tool datum plate of micro bearing grinding machine | |
CN214560230U (en) | Double-station push-pull positioning machining clamp |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110207 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |