KR100769880B1

KR100769880B1 - Ｒｆｉｄ 리더에서의 주파수 채널 탐색 장치

Info

Publication number: KR100769880B1
Application number: KR1020060037881A
Authority: KR
Inventors: 김영수; 황태욱
Original assignee: 연세대학교 산학협력단
Priority date: 2006-04-27
Filing date: 2006-04-27
Publication date: 2007-10-24

Abstract

본 발명은 복수 개의 다상 위상 필터를 포함하는 다상 위상 구조를 이용한 디지털 필터 뱅크를 구성하여 N개 채널을 동시에 고속으로 탐색할 수 있는 주파수 채널 탐색 장치에 관한 것이다.

이를 위해, 본 발명에 따른 RFID 리더에서의 주파수 채널 탐색 장치는 신호를 수신하는 안테나와, 상기 안테나로 수신된 신호에서 일정 대역만을 통과시키는 대역 통과 필터와, 상기 대역 통과 필터를 통과한 신호를 소정의 국부 주파수를 혼합하여 주파수 하향 변환을 수행하는 혼합기와, 스캔 대상 대역폭에 대응하는 대역만을 통과시키는 저역 통과 아날로그 필터와, 상기 저역 통과 아날로그 필터를 통과한 신호를 디지털 신호로 변환시키는 아날로그/디지털 컨버터(ADC)와, 상기 디지털 신호의 주파수 채널 탐색을 수행하는 주파수 채널 탐색부를 포함하되, 상기 주파수 채널 탐색부는 복수 개의 다상 위상 필터를 포함하는 다상 위상 구조로 구성되는 것을 특징으로 한다.

RFID, RFID 리더, 주파수 채널 탐색, 다상 위상 필터, 다상 위상 구조

Description

ＲＦＩＤ 리더에서의 주파수 채널 탐색 장치{Frequency channel scanning device for RFID reader}

도 1은 본 발명에 따른 RFID 리더에서의 주파수 채널 탐색 장치의 구성도이다.

도 2는 본 발명에 따른 RFID 리더에서의 주파수 채널 탐색 장치의 아날로그/디지털 컨버터(ADC)의 출력 신호의 x(n)의 주파수 스펙트럼이다.

도 3은 본 발명에 따른 RFID 리더에서의 주파수 채널 탐색 장치의 저역 통과 아날로그 필터의 임펄스 응답 함수(h(n))의 주파수 응답 특성이다.

도 4는 본 발명에 따른 RFID 리더에서의 주파수 채널 탐색 장치의 주파수 채널 탐색부의 구성도이다.

도 5는 i번째 채널의 출력 신호 X_i(n)의 m개의 세그먼트를 나타낸 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

10 : 안테나 20 : 대역 통과 필터

30 : 혼합기 40 : 저역 통과 아날로그 필터

50 : 아날로그/디지털 컨버터

60 : 주파수 채널 탐색부

61 : 다중 위상 필터 62 : N-point DFT부

63 : 평균 전력 생성부 64 : 전송부

본 발명은 RFID 리더에서의 주파수 채널 탐색 장치에 관한 것으로서, 더욱 상세하게는 복수 개의 다상 위상 필터를 포함하는 다상 위상 구조를 이용한 디지털 필터 뱅크를 구성하여 N개 채널을 동시에 고속으로 탐색할 수 있는 주파수 채널 탐색 장치에 관한 것이다.

일반적으로 RFID 리더 시스템은 물품의 식별, 도난 방지 및 공장의 재고 관리 등과 같은 응용 분야에 적용되고 있다. 여기서 RFID 리더 시스템에서 RFID 리더(reader)는 LBT(Listen Before Talk) 및/또는 AFH(Adaptive Frequency Hopping) 방식을 사용하여 주파수 채널 탐색을 수행한다.

이러한 주파수 채널 탐색 방법으로는 아날로그 방식인 주파수 탐색 방법과 메모리 탐색 방법이 있으며, 디지털 방식인 DFT(Discrete Fourier Transform) 필터 뱅크 방법이 있다.

그러나 상기 주파수 탐색 방법은 수퍼헤테로다인(Superheteodyne) 방법으로서, VCO(Voltage Control Oscillator) 및 저역 통과 필터(Low Pass Filter)를 사용 하여 각 채널 대역폭 간격으로 탐색함으로써 해당 채널의 전력 및 신호 파라미터를 탐지하기 때문에 여러 개의 채널을 탐색하고자 할 경우에는 순차적으로 많은 채널을 탐색하여야 하므로 탐색 시간이 길어지고 가용 채널(특히, 밀집 리더 환경에서)을 탐지하기가 어려운 문제가 있다.

여기서 가용 채널이란 다른 RFID 리더에 의하여 점유되지 아니한 채널을 말한다.

예를 들어 각 채널의 점유 여부를 판단하는데 소요되는 시간이 5 msec (일반적인 한국의 기술) 정도이므로 27개의 채널을 순차적으로 탐색하는 경우 탐색 시간은 최대 135 msec 만큼의 소요된다.

상기 메모리 탐색 방법은 탐색하고자 하는 채널 주파수를 미리 메모리에 저장한 후 RFID 리더가 메모리에 저장된 내용에 해당되는 주파수에 수신 시스템을 셋팅하여 각 채널의 신호 유무를 탐지하는 방법으로서, 상기 주파수 탐색 방법과 마찬가지로 VCO 및 LPF를 사용하여 순차적으로 주파수 채널을 탐색함으로써 주파수 탐색에 소요되는 시간이 길어지는 문제가 있다.

상기 DFT 필터 뱅크 방법은 광대역 기저 대역 디지털 신호를 복소 정현파를 이용하여 주파수를 하향 변환시킨 후 스캔 대상 대역폭에 대응하는 저역 통과 아날로그 필터를 통과시킨 후 다시 다운 샘플링을 하여 각 채널의 출력 신호를 보여주는 방법이다.

아날로그 방식에 의한 상기 주파수 탐색 방법과 메모리 탐색 방법과 다르게 디지털 방식에 의한 상기 DFT 필터 뱅크 방법은 탐색의 대상이 되는 모든 채널을 동시에 탐색하므로 보다 신속하게 탐색을 수행하여 탐색 시간이 길어지는 문제점을 해결할 수 있다.

그러나 상기 DFT 필터 뱅크 방법도 채널의 수가 많아지는 경우 저역 통과 아날로그 필터의 대역폭이 작아지고 각 채널의 저역 통과 아날로그 필터의 수가 증가하는 문제가 발생한다. 또한 높은 표본 주파수에서의 연산으로 인한 메모리 용량의 증가와 연산량의 증가가 불가피하고 이를 위한 고속 프로세서가 요구되는 문제가 있다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 발명한 것으로서, 본 발명은 다상 위상 구조를 이용한 디지털 필터 뱅크를 구성하여 N개 채널을 동시에 고속으로 탐색할 수 있는 채널 탐색 장치를 제공함으로써 주파수 채널 탐색 기능을 개선하는데 목적이 있다.

특히, 밀집 리더 환경에서 많은 주파수 채널을 RFID 리더가 동시에 탐색하고 신속하게 가용 채널을 사용하여 주파수 탐색 시간을 현저하게 감소시키는 주파수 채널 탐색 장치를 제공하는 데 목적에 있다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 RFID 리더에서의 채널 탐색 장치를 상세히 설명하면 다음과 같다.

상기한 목적을 달성하기 위한 본 발명에 따른 RFID 리더에서의 주파수 채널 탐색 장치는 신호를 수신하는 안테나와, 상기 안테나로 수신된 신호에서 일정 대역만을 통과시키는 대역 통과 필터와, 상기 대역 통과 필터를 통과한 신호를 소정의 국부 주파수를 혼합하여 주파수 하향 변환을 수행하는 혼합기와, 스캔 대상 대역폭에 대응하는 대역만을 통과시키는 저역 통과 아날로그 필터와, 상기 저역 통과 아날로그 필터를 통과한 신호를 디지털 신호로 변환시키는 아날로그/디지털 컨버터(ADC)와, 상기 디지털 신호의 주파수 채널 탐색을 수행하는 주파수 채널 탐색부를 포함하되, 상기 주파수 채널 탐색부는 복수 개의 다상 위상 필터를 포함하는 다상 위상 구조로 구성되는 것을 특징으로 한다.

바람직하게는 상기 주파수 채널 탐색부는 입력 신호에 대하여 데시메이션(decimation)을 수행하는 것을 특징으로 한다.

더욱 바람직하게는 상기 저역 통과 아날로그 필터는 하나만으로 구성되는 것을 특징으로 한다.

더욱 바람직하게는 상기 주파수 채널 탐색부는 상기 다상 위상 필터의 출력 신호를 N-point DFT 수행하여 복소 신호를 생성하는 N-point DFT부와, 상기 복소 신호의 평균 전력을 생성하는 평균 전력 생성부와, 상기 평균 전력과 채널 탐지 문턱 전압을 비교하여 문턱 전압 보다 작은 채널에 대한 테이블을 작성하여 LBT 또는 AFH 서브 시스템으로 전송하는 전송부를 더 포함하는 것을 특징으로 한다.

더욱 바람직하게는 상기 평균 전력부는 상기 복소 신호를 제곱하는 제곱기와 제곱된 신호를 적분하는 적분기를 포함하는 것을 특징으로 한다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하 게 설명하고자 한다. 또한 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

도 1은 본 발명에 따른 RFID 리더에서의 주파수 채널 탐색 장치의 구성도이고, 도 2는 본 발명에 따른 RFID 리더에서의 주파수 채널 탐색 장치의 아날로그/디지털 컨버터(ADC)의 출력 신호의 x(n)의 주파수 스펙트럼이다.

또한 도 3은 본 발명에 따른 RFID 리더에서의 주파수 채널 탐색 장치의 저역 통과 아날로그 필터의 임펄스 응답 함수(h(n))의 주파수 응답 특성이고, 도 4는 본 발명에 따른 RFID 리더에서의 주파수 채널 탐색 장치의 주파수 채널 탐색부의 구성도이고, 도 5는 i번째 채널의 출력 신호 Xi(n)의 m개의 세그먼트를 나타낸 도면이다.

도 1을 참조하면, 본 발명에 따른 RFID 리더에서의 주파수 채널 탐색 장치는 신호를 수신하는 안테나(10)와 상기 안테나(10)로 수신된 신호에서 일정 대역만을 통과시키는 대역 통과 필터(20)와 상기 대역 통과 필터(20)를 통과한 신호를 소정의 국부 주파수를 혼합하여 주파수 하향 변환을 수행하는 혼합기(30)와 채널 대역폭에 대응하는 대역만을 통과시키는 저역 통과 아날로그 필터(40)와 상기 저역 통과 아날로그 필터(40)를 통과한 신호를 디지털 신호로 변환시키는 아날로그/디지털 컨버터(ADC)(50)와 상기 디지털 신호의 주파수 채널 탐색을 수행하는 주파수 채널 탐색부(60)를 포함하여 구성된다.

특히, 상기 주파수 채널 탐색부(60)는 복수 개의 다상 위상 필터(61)를 포함하는 다상 위상 구조로 구성되어 복수 개의 채널을 동시에 탐색하고 고속으로 연산하는 기능을 수행한다. 또한 입력 신호(디지털 신호)에 대하여 데시메이션(decimation)을 수행한다.

본 발명에 따른 RFID 리더에서의 채널 탐색 장치는 상기 저역 통과 아날로그 필터(20)는 하나만으로 구성된다.

도 2를 참조하면, 상기 ADC(50)의 출력 신호인 x(n)는 기저 대역 근처 IF(Intermediate Frequency) 신호로서(Low IF), RFID 리더가 사용할 수 있는 주파수 채널을 모두 포함할 수 있는 스펙트럼을 가지고 있어야 한다.

여기서 LBT 또는 AFH 통신 방식을 사용하는 RFID 리더의 사용 주파수 범위에 각 채널의 대역폭이 BW인 채널을 N/2 개 가지고 있는 경우 RFID 리더 시스템에서 적용할 수 있는 주파수 채널 탐색부(60)는 도 4와 같이 구성된다.

도 4를 참조하면, 상기 주파수 채널 탐색부(60)는 상기 다상 위상 필터(61)의 출력 신호를 N-point DFT 수행하여 복소 신호를 생성하는 N-point DFT부(62)와 상기 복소 신호의 평균 전력을 생성하는 평균 전력 생성부(63)와 상기 평균 전력과 채널 탐지 문턱 전압을 비교하여 문턱 전압 보다 작은 채널에 대한 테이블을 작성하여 LBT 또는 AFH 서브 시스템으로 전송하는 전송부(64)를 더 포함하여 구성될 수 있다.

상기 평균 전력부(63)는 상기 복소 신호를 제곱하는 제곱기(631)와 제곱된 신호를 적분하는 적분기(632)를 포함한다. 여기서 상기 제곱기(631)과 적분기(632)에 의하여 출력된 신호로부터 평균 전력을 생성한다.

표본 주파수(f_s)인 채널 탐색부의 입력 신호 x(n)은 데시메이션에 의하여 표본 주파수가 f_s /N 인 저속 디지털 신호로 변환되며, 이 경우 데시메이션 인자는 N이다.

본 발명의 주안점으로서, RFID 리더에서의 채널 탐색 장치의 DFT 디지털 뱅크는 복수 개의 다상 위상 필터(61)를 포함하는 다상 위상 구조로 구성되어 있다. 여기서 다상 위상 필터(61)의 길이는 종래의 DFT 디지털 뱅크에서 사용하는 저역 통과 필터의 길이의 1/N 배로 감소하기 때문에 연산 속도가 증가하게 된다.

예를 들어 종래의 LBT 방식을 사용하는 RFID 리더가 밀집 리더 환경에서 N개의 채널 중에서 N번째 가용 채널을 탐지하는 경우에는 5N msec 경과(한 개 채널 당 감지 시간을 5 msec 라고 가정) 후에야 가용 채널을 탐지할 수 있으나, 본 발명에 따른 RFID 리더에서의 채널 탐색 장치는 5 msec 내에 N번째 가용 채널을 탐지할 수 있다.

도 3을 참조하면, 각 채널의 대역폭은 일정하고 대역폭 값이 BW인 경우 저역 통과 아날로그 필터(40)는 표본 주파수가 f_s [Hz]이고 대역폭이 BW/2[Hz]이며 주파수 응답 특성을 가진다. 여기서 저역 통과 아날로그 필터(40)의 임펄스 응답은 h(n)이고 필터의 길이(L)은 NM이다.

본 발명에 따른 RFID 리더에서의 채널 탐색 장치가 탐색하고자 하는 대상 채널 수가 많을수록 탐색 대상 주파수의 범위가 넓어지므로, 표본 주파수(f_s)가 증가하게 됨으로써 결국 저역 통과 아날로그 필터(40)의 길이(L) 값은 점점 증가하게 된다.

상기 다상 위상 필터(61)의 임펄스 응답(pi(n))은 아래와 같으며,

이는 저역 통과 아날로그 필터(40)의 임펄스 응답 h(n)의 필터 계수를 h(-i)부터 시작하여 N개마다 데시메이션한 값을 다상 위상 필터(61)의 임펄스 응답 pi(n)이다.

결국 상기 다상 위상 필터(61)의 임펄스 응답 pi(n)의 필터 길이는 M(=L/N)이 되며, 또한 다상 위상 필터(61)의 입력신호 x(n)의 데시메이션된 신호 Xi(n)의 각 채널의 다상 위상 필터(61)의 출력도 매 표본마다 M(=L/N)개의 곱셈만을 요구한다.

여기서 다상 위상 필터(61)의 입력신호 x(n)의 데시메이션된 신호 X_i(n)는 아래와 같다.

따라서 본 발명에 따른 RFID 리더에서의 채널 탐색 장치에 의하여 곱셈의 연산량을 1/N배로 줄여주기 때문에 저속 프로세서의 사용이 가능하게 된다.

상기 N-point DFT부(62)는 표본 주파수가 f_s /N인 다상 위상 필터(61)의 출력 신호를 N-point DFT 하여 i번째 채널의 복소 신호 X_i(n)을 생성한다.

상기 평균 전력 생성부(63)는 i번째 채널의 점유 여부를 판단하기 위하여 각 채널의 시간에 따른 평균 전력을 생성하며, 각 채널의 평균 전력은 시간 영역에서 세그먼트로 나누어 각 세그먼트의 평균 전력으로써 도출된다.

예를 들어 m번째 세그먼트에 Q개의 데이터가 있다면, 평균 전력 Z_i(m)은 아래와 같다.

도 5를 참조하면, 여기서 X_i,m(n)은 i번째 채널의 m번째 세그먼트에 위치하고 있는 n번째 디지털 신호를 나타내는 것을 알 수 있다.

상기 적분기(632)의 출력 신호 평균 전력 Z_i(m)은 i번째 채널의 m번째 세그먼트의 평균 전력으로서, 매 세그먼트마다 N개의 채널에 대한 감지 전력을 동시에 추정하여 도출한다.

이와 동시에 상기 전송부(64)는 감지 전력의 수준이 채널 탐지 문턱 전 압(TD)보다 작은 채널에 대한 목록(또는 Look-up Table)을 작성하여 사용 가능한 가용 채널 또는 통신 가능한 가용 채널 목록을 LBT 또는 AFH 서브 시스템으로 전송한다. 이렇게 LBT 또는 AFH 서브 시스템으로 전송함으로써, RFID 리더가 가용 채널을 탐색하는 탐색 시간을 감소시킬 수 있다.

한편, 본 발명에 따른 RFID 리더에서의 채널 탐색 장치를 ASIC으로 구현하는 경우에는 복수 개의 저속 프로세서를 이용하여 병렬 처리도 가능하다.

정리하면, 본 발명에 따른 RFID 리더에서의 채널 탐색 장치는 종래의 DFT 필터 뱅크 방법과 같이 N개의 채널을 동시에 탐색하는 점을 동일하나, 복수 개의 다상 위상 필터(61)를 포함하는 다상 위상 구조로 구성되어 있어 상기 종래의 방법과 달리 ① 연산량이 1/N으로 감소하고 ② 1개의 저역 통과 아날로그 필터만을 구비하고 ③ 입력 신호를 데시메이션하여 저속의 입력 신호로 변화하여 병렬처리를 가능하도록 한다. 또한 FFT chip을 사용할 수 있어 매우 효율적이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

이상에서 설명한 바와 같이, 본 발명에서 제안하고 있는 것은 복수 개의 다상 위상 필터를 포함하는 다상 위상 구조를 이용한 디지털 필터 뱅크를 구성하여 N개 채널을 동시에 고속으로 탐색할 수 있는 채널 탐색 장치로서, 이러한 본 발명에 의하면 다음과 같은 효과를 얻을 수 있다.

첫째, 본 발명은 다상 위상 구조를 구성함으로써 한번에 N개 채널을 신속하게 탐색하여 RFID 리더 시스템의 채널 탐색 성능을 향상시킨다.

둘째, 본 발명은 다상 위상 구조를 구성함으로써 연산량을 1/N으로 감소시킨다.

셋째, 본 발명은 1개의 저역 통과 아날로그 필터만을 구비함으로써 채널 탐색 장치의 제작 단가를 감소시킨다.

넷째, 본 발명은 다상 위상 필터의 입력 신호를 데시메이션함으로써 저속의 입력 신호로 변환하여 병렬 처리를 가능하게 한다.

다섯째, 본 발명은 한번에 N개 채널 탐색하여 호핑이 가능한 채널목록을 작성할 수 있다. 더욱이 한 주기 호핑이 끝난 후 다음 주기에서 호핑 가능 주파수를 탐색하고자 할 경우에도 호핑 가능 채널목록을 신속하게 작성할 수 있다.

Claims

신호를 수신하는 안테나와,

상기 안테나로 수신된 신호에서 일정 대역만을 통과시키는 대역 통과 필터와,

상기 대역 통과 필터를 통과한 신호를 소정의 국부 주파수를 혼합하여 주파수 하향 변환을 수행하는 혼합기와,

스캔 대상 대역폭에 대응하는 대역만을 통과시키는 저역 통과 아날로그 필터와,

상기 저역 통과 아날로그 필터를 통과한 신호를 디지털 신호로 변환시키는 아날로그/디지털 컨버터(ADC)와,

상기 디지털 신호의 주파수 채널 탐색을 수행하는 주파수 채널 탐색부를 포함하되,

상기 주파수 채널 탐색부는 복수 개의 다상 위상 필터를 포함하는 다상 위상 구조로 구성되는 것을 특징으로 하는 RFID 리더에서의 주파수 채널 탐색 장치.
청구항 1에 있어서, 상기 주파수 채널 탐색부는 입력 신호에 대하여 데시메이션(decimation)을 수행하는 것을 특징으로 하는 RFID 리더에서의 주파수 채널 탐색 장치.
청구항 1에 있어서, 상기 저역 통과 아날로그 필터는

하나만으로 구성되는 것을 특징으로 하는 RFID 리더에서의 주파수 채널 탐색 장치.
청구항 1 내지 청구항 3 중 어느 한 항에 있어서, 상기 주파수 채널 탐색부는

상기 다상 위상 필터의 출력 신호를 N-point DFT 수행하여 복소 신호를 생성하는 N-point DFT부와,

상기 복소 신호의 평균 전력을 생성하는 평균 전력 생성부와,

상기 평균 전력과 채널 탐지 문턱 전압을 비교하여 문턱 전압 보다 작은 채널에 대한 테이블을 작성하여 LBT 또는 AFH 서브 시스템으로 전송하는 전송부를 더 포함하는 것을 특징으로 하는 RFID 리더에서의 주파수 채널 탐색 장치.
청구항 4에 있어서, 상기 평균 전력부는

상기 복소 신호를 제곱하는 제곱기와 제곱된 신호를 적분하는 적분기를 포함하는 것을 특징으로 하는 RFID 리더에서의 주파수 채널 탐색 장치.