KR100766488B1 - Pram element comprising the multilayered structure of the chalcogenide and oxide layers, and processing method thereof - Google Patents
Pram element comprising the multilayered structure of the chalcogenide and oxide layers, and processing method thereof Download PDFInfo
- Publication number
- KR100766488B1 KR100766488B1 KR1020060089288A KR20060089288A KR100766488B1 KR 100766488 B1 KR100766488 B1 KR 100766488B1 KR 1020060089288 A KR1020060089288 A KR 1020060089288A KR 20060089288 A KR20060089288 A KR 20060089288A KR 100766488 B1 KR100766488 B1 KR 100766488B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- group
- oxide film
- layer
- chalcogen compound
- Prior art date
Links
- 150000004770 chalcogenides Chemical class 0.000 title abstract description 17
- 238000003672 processing method Methods 0.000 title 1
- 239000010409 thin film Substances 0.000 claims abstract description 93
- 230000008859 change Effects 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 13
- 229910000618 GeSbTe Inorganic materials 0.000 claims abstract description 6
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 5
- 239000000956 alloy Substances 0.000 claims abstract description 5
- 229910021480 group 4 element Inorganic materials 0.000 claims abstract description 5
- 229910021478 group 5 element Inorganic materials 0.000 claims abstract description 5
- 229910021476 group 6 element Inorganic materials 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 27
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 23
- 150000001786 chalcogen compounds Chemical class 0.000 claims description 18
- -1 chalcogenide compound Chemical class 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000002086 nanomaterial Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000002441 X-ray diffraction Methods 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000003112 inhibitor Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052798 chalcogen Inorganic materials 0.000 description 1
- 150000001787 chalcogens Chemical class 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
도 1은 다층박막구조의 상변화 박막을 이용한 PRAM의 셀구조의 개략도이다.1 is a schematic diagram of a cell structure of a PRAM using a phase change thin film of a multilayer thin film structure.
도 2는 GST 단일 박막과 GST/SiO2 다층 박막의 열처리 온도에 따른 전기 저항의 변화를 나타낸 그래프이다.FIG. 2 is a graph showing the change of electrical resistance according to the heat treatment temperature of a GST single thin film and a GST / SiO 2 multilayer thin film.
도 3A는 단일 GST 칼코겐 화합물 박막의 엑스레이 회절 결과를 나타낸 그래프이다.3A is a graph showing X-ray diffraction results of a single GST chalcogenide thin film.
도 3B는 다층 GST(25nm)/SiO2(25nm) 박막의 엑스레이 회절 결과를 나타낸 그래프이다.3B is a graph showing X-ray diffraction results of a multilayer GST (25 nm) / SiO 2 (25 nm) thin film.
도 3C는 다층 GST(10nm)/SiO2(10nm) 박막의 엑스레이 회절 결과를 나타낸 그래프이다.3C is a graph showing X-ray diffraction results of a multilayer GST (10 nm) / SiO 2 (10 nm) thin film.
도 3D는 다층 GST(5nm)/SiO2(5nm) 박막의 엑스레이 회절 결과를 나타낸 그래프이다.3D is a graph showing X-ray diffraction results of a multilayer GST (5 nm) / SiO 2 (5 nm) thin film.
본 발명은 칼코겐 화합물과 산화막의 다층박막구조의 PRAM 소자 및 그 제조방법에 관한 것이며, 더욱 구체적으로 GeSbTe(이하 GST로 언급)/SiO2 다층박막구조의 PRAM 소자 및 그 제조방법에 관한 것이다.The present invention relates to a PRAM device having a multilayer thin film structure of a chalcogen compound and an oxide film and a method of manufacturing the same, and more particularly to a PRAM device having a GeSbTe (hereinafter referred to as GST) / SiO 2 multilayer thin film structure and a method of manufacturing the same.
모바일 및 디지털 정보 통신 산업의 급속한 발달로 인하여 저전력, 비휘발성의 빠른 동작속도를 갖는 내장형 메모리 소자의 개발이 매우 시급하게 요구되고 있지만, 현재의 디램(DRAM)과 플래시(Flash) 메모리는 소자의 집적화 및 동작 속도 등에서 그 한계점에 이르고 있다.Due to the rapid development of the mobile and digital information and telecommunications industry, there is an urgent need for the development of embedded memory devices having low power and nonvolatile fast operation speeds. However, current DRAM and flash memories are integrating devices. And its limit has been reached in operating speed and the like.
상변화 메모리(phase-change random access memory; PRAM)는 상하부 전극 사이의 전류에 의한 줄열(joule heating)을 통해 GST 칼코겐 화합물 박막의 비정질과 결정질 구조간의 상변화를 일으켜, 이때 발생하는 전기저항의 차이를 이용하여 데이터를 기록/소거하는 원리이다. 특히, PRAM은 상보성 금속 산화막 반도체(complementary metal-oxide semiconductor; CMOS) 기술의 발달에 의해 공정상의 제약이 없어 낮은 공정단가에서 제품생산이 가능하고, 우수한 개서 횟수(~1013 이상), 빠른 소거 시간(~30 ns) 등에서도 FeRAM과 견줄만한 장점을 갖는다. 또한 소자의 고집적에 따라 발생하는 문제점이 다른 휘발성 메모리 소자에 비하여 훨씬 적으므로, 향후 소자의 고-집적화에 대처하기에 가장 적합한 소자 구조로 평가되고 있다.Phase-change random access memory (PRAM) is a phase change between the amorphous and crystalline structure of the GST chalcogenide thin film through the joule heating of the current between the upper and lower electrodes, thereby reducing the electrical resistance The principle is to record / erase data using the difference. In particular, PRAM has no process constraints due to the development of complementary metal-oxide semiconductor (CMOS) technology, which enables the production of products at low process costs, excellent rewriting times (~ 10 13 or more), and fast erase times. (~ 30 ns) has the same advantages as FeRAM. In addition, since the problems caused by the high integration of the device is much smaller than other volatile memory devices, it is evaluated as a device structure that is most suitable to cope with the high integration of the device in the future.
최근 35nm 이하의 기술 노드를 위해 PRAM의 집적화 및 리셋 전류의 감소, 높 은 내구성과 관련하여 소자의 구조 및 칼코겐 화합물 자체에 대해 많은 연구가 이루어지고 있다. 이 중, 칼코겐 화합물 박막에 이종의 원소를 도핑하는 방법은 단순 공정으로 특성을 향상할 수 있어 많은 관심을 받고 있다. 특허출원 공개공보 제2006-0013272 호에는 질소 원소, 실리콘 원소 또는 질소 및 실리콘 원소가 도핑된 GST가 공개되어 있다. Recently, much research has been made on the structure of the device and the chalcogenide compound itself regarding the integration of PRAM, reduction of reset current, and high durability for technology nodes of 35 nm or less. Among these, the method of doping a heterogeneous element in a chalcogenide compound thin film can attract a lot of attention because it can improve a characteristic by a simple process. Patent application publication No. 2006-0013272 discloses a GST doped with nitrogen, silicon or nitrogen and silicon.
그러나, 이러한 이종 원소가 도핑된 칼코겐 화합물 박막은 방전 문제가 매우 심각하다. 이것은 이종 원소 도핑 공정 중에 플라스마 상태의 질소가 칼코겐 화합물 타겟 표면에 축적되어 칼코겐 화합물 타겟의 절연 특성을 더욱 향상시키며, 또한 아르곤 이온의 축적을 더욱 증가시키기 때문이다. However, the chalcogenide compound thin film doped with such a heterogeneous element has a serious discharge problem. This is because plasma nitrogen accumulates on the chalcogenide target surface during the heterogeneous element doping process to further improve the insulating properties of the chalcogenide target and further increase the accumulation of argon ions.
이러한 상기 종래기술들의 문제점을 극복하기 위하여 예의 연구노력한 결과, 기존의 PRAM에서의 상변화 박막인 GST 단일박막의 구조에 산화막을 삽입하여 다층박막 구조를 형성하는 경우에는, 상기 방전문제 없이 소비전력이 감소될 수 있고, 나노-스케일 결정 구조가 형성될 수 있음을 확인하고, 본 발명을 완성하게 되었다.As a result of intensive research to overcome the problems of the prior arts, in the case of forming a multilayer thin film structure by inserting an oxide film into the structure of a GST single thin film, which is a phase change thin film in a conventional PRAM, power consumption is reduced without the discharge problem. It has been found that it can be reduced and that nano-scale crystal structures can be formed, thus completing the present invention.
따라서, 본 발명의 목적은 이종 원소를 도핑하지 아니하고 기존의 PRAM 소자를 이루는 GST 단일박막에 산화막을 삽입함에 의하여, 상변화 박막의 특성을 개선하고자 하는 것으로, 칼코겐 화합물 박막층과 산화막의 다층박막구조로 구성된 PRAM 소자 및 그 제조방법을 제공하는 것이다. Accordingly, an object of the present invention is to improve the characteristics of a phase change thin film by inserting an oxide film into a GST single thin film forming a conventional PRAM device without doping heterogeneous elements. It is to provide a PRAM device and a method of manufacturing the same.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 1은 다층박막구조(1)의 상변화 박막을 이용한 PRAM의 셀구조의 개략도이다. 도 2는 GST 단일 박막과 GST/SiO2 다층 박막의 열처리 온도에 따른 전기 저항의 변화를 나타낸 그래프이다. 도 3A는 단일 GST 칼코겐 화합물 박막의 엑스레이 회절 결과를 나타낸 그래프이다. 도 3B는 다층 GST(25nm)/SiO2(25nm) 박막의 엑스레이 회절 결과를 나타낸 그래프이다. 도 3C는 다층 GST(10nm)/SiO2(10nm) 박막의 엑스레이 회절 결과를 나타낸 그래프이다. 도 3D는 다층 GST(5nm)/SiO2(5nm) 박막의 엑스레이 회절 결과를 나타낸 그래프이다.1 is a schematic diagram of a cell structure of a PRAM using a phase change thin film of the multilayer
도 1에 도시된 바와 같이, 본 발명의 PRAM 소자는 적어도 한층이 적층된 상변화층인 칼코겐 화합물 박막층(2)과 산화막(3)이 교대로 증착된 다층박막구조(1)로 구성된다. 본 발명의 칼코겐 화합물 박막층(2)은 GeSbTe 합금을 포함한 4족, 5족, 6족 원소로 구성된 그룹으로부터 선택된 어느 하나를 포함하는 것이 바람직하다. 또한, 본 발명의 산화막(3)은 SiO2를 포함한 고유전율 산화막인 것이 바람직하다. 산화막(3)은 PRAM 소자의 상변화시 칼코겐 화합물이 확산되는 것을 방지하거나, 열이 확산되는 것을 방지하는 확산 방지막 역할을 한다.As shown in FIG. 1, the PRAM device of the present invention is composed of a multilayer
도 1에 도시된 바와 같이 기존의 PRAM의 상변화 박막인 칼코겐 화합물 박막층(2)에 산화막(3)을 삽입하여 다층박막구조(1)를 형성함으로써, PRAM 소자의 특성을 개선한다. PRAM의 기본 동작 원리는 결정질과 비결정질 사이에서의 가역적인 상변화 시의 전기 저항 차이를 이용하여 데이터를 기록/소거하는 메모리 소자이다. 이때, GST 단일 박막 결정질 구조를 재-비정질화(re-amorphization)하는 과정에서, 줄열을 통해 녹는점 이상 순간적인 가열이 필요하며, 이를 위해 많은 양의 전류를 필요로 하게 된다. 소자의 소비전력 P는 다음식으로 나타낸다.As shown in FIG. 1, the
여기서, I는 전류를 나타내고 R은 저항값을 나타낸다. Where I represents the current and R represents the resistance value.
이와같이, 다량의 전류의 소모는 향후 소자의 모바일화 및 집적화에 있어 과다전력을 소모하는 문제가 야기된다. 따라서 재-비정질화 전류를 줄이기 위해 종래 발명에서는 이종 원소의 도핑에 의한 저항값의 변화 및 소자 구조의 변화를 통해 이러한 문제점을 해결하였으나, 본 발명에서는 칼코겐 화합물 박막층(2)과 산화막(3)을 번갈아 증착하여 다층박막구조(1)를 만들어서, 소자 자체의 저항값을 증가시킨다.As such, the consumption of a large amount of current causes a problem of consuming excessive power in the mobileization and integration of the device in the future. Therefore, in order to reduce the re-amorphous current, the conventional invention has solved these problems by changing the resistance value and the device structure due to the doping of heterogeneous elements, but in the present invention, the chalcogenide compound thin film layer (2) and the oxide film (3) Are deposited alternately to form a multilayer thin film structure (1), thereby increasing the resistance value of the device itself.
이하, 본 발명의 칼코겐 화합물 박막층(2)과 산화막(3)의 다층박막구조(1)의 개선된 PRAM 소자를 제조하는 방법을 기술한다.Hereinafter, a method for manufacturing an improved PRAM device of the multilayer
먼저, PRAM 소자의 상변화층인 칼코겐 화합물 박막층(2)을 적어도 한층으로 적층한다. 여기서, 칼코겐 화합물 박막층(2)은 GeSbTe 합금을 포함한 4족, 5족, 6족 원소로 구성된 그룹으로부터 선택된 어느 하나를 포함한다.First, the chalcogenide compound
다음, 적층된 칼코겐 화합물 박막층(2)에 SiO2를 포함한 산화막(3)을 교대로 증착시켜 다층박막구조(1)를 형성한다.Next, an
다음, 적층된 칼코겐 화합물 박막층(2)과 산화막(3)의 두께비율, 적층순서, 및 적층횟수를 조절한다.Next, the thickness ratio, the stacking order, and the number of stacking times of the stacked chalcogen compound
도 2는 실제 단일 박막의 GST 박막과 두께비를 달리한 GST 칼코겐 화합물과 SiO2의 다층박막에서의 후속 열처리 온도에 따른 저항값의 변화를 나타낸 그래프로서, 가로축은 열처리 온도(℃)를, 세로축은 시트저항(Ohm/sq.)을 나타낸다. 도 2에서 
도 2에 도시된 바와 같이, 다층박막구조(1)에서의 상변화 온도는 단일 박막의 GST 칼코겐 박막과 비교하여 증가한 것을 볼 수 있다. 또한, 단일 박막에서는 160~310℃ 사이에서 저항 변화가 완만하게 나타나는 것을 볼 수 있으나, 다층박막구조(1)의 경우 박막의 두께비가 감소할수록 저항 변화가 완만한 구간이 좁아지는 것을 알 수 있다. 이와 같은 특성을 이용하여 다층박막구조(1)에서의 적절한 두께비의 적층구조를 통해 소자에서 사용되는 상변화 박막층의 전기저항의 변화를 소자의 성능을 개선할 수 있는 방향으로 조절하는 것이 가능하다. 또한, 칼코겐 화합물 박막층(2)과 산화막(3)의 적층 순서 또는 적층 횟수를 통해 소자에서 사용되는 상변화 박막층의 전기저항의 변화를 소자의 성능을 개선할 수 있는 방향으로 조절한 다.As shown in FIG. 2, it can be seen that the phase change temperature in the multilayer
다음, 다층박막구조(1)의 상변화시 온도에 따른 저항값이 원하는 값으로 변화되었는지 여부를 확인한다.Next, the phase change of the multilayer thin film structure (1) to determine whether the resistance value according to the temperature is changed to the desired value.
본 발명의 도 3에는 다층박막구조(1)에서 상변화시 구조적인 변화를 엑스레이 회절을 이용하여 살펴본 결과가 도시되어 있다. 일반적으로, 칼코겐 물질의 상변화시의 전기저항의 변화는 구조적인 변화와 매우 밀접한 관계가 있다. 도 3A는 단일 GST 칼코겐 화합물 박막의 엑스레이 회절결과를 나타낸 그래프이고, 도 3B는 다층 GST(25nm)/SiO2(25nm) 박막의 엑스레이 회절 결과를 나타낸 그래프이며, 도 3C는 다층 GST(10nm)/SiO2(10nm) 박막의 엑스레이 회절 결과를 나타낸 그래프이고, 도 3D는 다층 GST(5nm)/SiO2(5nm) 박막의 엑스레이 회절 결과를 나타낸 그래프이다. FIG. 3 of the present invention shows the results of examining the structural change during the phase change in the multilayer
도 3A의 단일 박막구조에서는 170℃ 이상에서 면심입방격자(fcc)구조가 형성되어 열처리 온도가 증가할수록 결정질 입자의 크기가 증가하는 것을 볼 수 있다. 반면에, 도 3B 내지 3D의 다층박막구조(1)에서는 면심입방격자 구조의 결정질 입자의 성장이 억제되고, 일정 온도 이상에서는 회절피크의 세기와 반폭치가 큰 회절피크들이 나타난다. 이러한 회절패턴의 변화로 결정질의 입자의 크기가 매우 작지만 오더링(ordering) 특성은 향상된 나노 스케일 구조들이 형성된 것을 알 수 있다. In the single thin film structure of FIG. 3A, a face-centered cubic lattice (fcc) structure is formed at 170 ° C. or higher, and as the heat treatment temperature increases, the size of the crystalline particles increases. On the other hand, in the multilayer
이와 같은 나노 스케일의 구조는 기존의 마이크로-스케일의 결정구조와는 달리 크기에 의한 전하 가둠(charge confinement)과 같은 효과를 얻을 수 있다. 다층박막구조(1)에서의 후속 열처리에 의한 나노-스케일 구조의 형성은 기존의 Si/SiO2 와 같은 다른 다층박막 구조에서도 일반적으로 볼 수 있는 현상으로써, 이는 열전도도가 낮은 Si/SiO2이 열 가둠제(heat confinement) 및 확산 방지제로써 역할하기 때문인 것으로 알려져 있다. The nanoscale structure, unlike the conventional micro-scale crystal structure, can obtain an effect such as charge confinement by size. The formation of the nano-scale structure by the subsequent heat treatment in the multilayer thin film structure (1) is a phenomenon generally observed in other multilayer thin film structures such as Si / SiO 2 , which is due to the low thermal conductivity of Si / SiO 2 . It is known to act as a heat confinement and diffusion inhibitor.
도 3B 내지 도 3D로부터 알 수 있는 바와 같이, 본 발명에서도 칼코겐 화합물 박막층(2) 사이에 삽입된 산화막(3)에 의하여 이와 같은 나노-스케일의 구조체가 형성된다. 산화막(3)에 의한 칼코겐 물질의 가둠은 향후 서브-마이크로 이하의 PRAM 소자 구조 및 나노-스케일의 칼코겐 화합물 구조체를 이용한 소자 개발에서, 칼코겐 화합물의 확산 방지제 및 열 억제제로서 열 가둠에 이용할 수 있을 것이다.As can be seen from FIGS. 3B to 3D, in the present invention, such a nano-scale structure is formed by the
이제까지 본 발명에 대하여 그 바람직한 실시예(들)을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 본 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 이하에 첨부된 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.So far, the present invention has been described with reference to the preferred embodiment (s). Those skilled in the art will appreciate that the present invention can be implemented in a modified form without departing from the essential features of the present invention. Therefore, the disclosed embodiments should be considered in descriptive sense only and not for purposes of limitation. The scope of the present invention is shown not in the foregoing description but in the appended claims, and all differences within the scope will be construed as being included in the present invention.
본 발명은 칼코겐 화합물 박막층(2)과 산화막(3)의 다층박막구조(1)를 이용하여 상변화 박막의 특성을 개선한 PRAM 소자 및 그 제조방법을 제시하는 것을 특징으로 한다. 이에 따라, 상변화 박막의 저항 조절을 통해 필요한 소비전력을 감소 시킬 수 있을 것이다. 또한, 다층박막구조(1)로 인한 새로운 결정 구조의 형성은 향후 상변화 소자 특성을 향상시킬 수 있을 것이다.The present invention is characterized by using a multi-layered thin film structure (1) of the chalcogenide compound thin film layer (2) and the oxide film (3) to improve the characteristics of the phase change thin film and a method of manufacturing the same. Accordingly, it is possible to reduce the power consumption required by controlling the resistance of the phase change thin film. In addition, the formation of a new crystal structure due to the multilayer
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060089288A KR100766488B1 (en) | 2006-09-14 | 2006-09-14 | Pram element comprising the multilayered structure of the chalcogenide and oxide layers, and processing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060089288A KR100766488B1 (en) | 2006-09-14 | 2006-09-14 | Pram element comprising the multilayered structure of the chalcogenide and oxide layers, and processing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100766488B1 true KR100766488B1 (en) | 2007-10-15 |
Family
ID=39420122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060089288A KR100766488B1 (en) | 2006-09-14 | 2006-09-14 | Pram element comprising the multilayered structure of the chalcogenide and oxide layers, and processing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100766488B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050059855A (en) * | 2003-12-15 | 2005-06-21 | 삼성전자주식회사 | Phase change memory device and method of fabricating the same |
| KR20050060883A (en) * | 2003-12-17 | 2005-06-22 | 삼성전자주식회사 | Non-volatile capacitor of semiconductor device, semiconductor memory device comprising the same and method of operating the memory device |
| KR20060001096A (en) * | 2004-06-30 | 2006-01-06 | 주식회사 하이닉스반도체 | Phase-change memory device and method for manufacturing the same |
| KR20060075230A (en) * | 2004-12-28 | 2006-07-04 | 삼성전자주식회사 | Memory devices employing dendrimers |
-
2006
- 2006-09-14 KR KR1020060089288A patent/KR100766488B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050059855A (en) * | 2003-12-15 | 2005-06-21 | 삼성전자주식회사 | Phase change memory device and method of fabricating the same |
| KR20050060883A (en) * | 2003-12-17 | 2005-06-22 | 삼성전자주식회사 | Non-volatile capacitor of semiconductor device, semiconductor memory device comprising the same and method of operating the memory device |
| KR20060001096A (en) * | 2004-06-30 | 2006-01-06 | 주식회사 하이닉스반도체 | Phase-change memory device and method for manufacturing the same |
| KR20060075230A (en) * | 2004-12-28 | 2006-07-04 | 삼성전자주식회사 | Memory devices employing dendrimers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5472888B2 (en) | Method for manufacturing non-volatile memory element using resistor | |
| JP2006165553A (en) | Phase-change memory device comprising phase-change substance layer including phase-change nano particle and method for manufacturing the same | |
| TWI628818B (en) | Method of making a resistive random access memory device | |
| KR101069701B1 (en) | Phase Change Memory Device Capable of Reducing Reset Current, Method of Manufacturing The Same, And Circuit of The Same | |
| US20080108176A1 (en) | Phase change memory and fabricating method thereof | |
| JP5957375B2 (en) | Phase change memory | |
| KR100668334B1 (en) | Phase change memory device having phase change material layer involving phase change nano particles and fabrication method of the same | |
| US7449360B2 (en) | Phase change memory devices and fabrication methods thereof | |
| TW201005936A (en) | Fully self-aligned pore-type memory cell having diode access device | |
| JP2005518665A (en) | Silver selenide / chalcogenide glass for resistance change memory | |
| US9012879B2 (en) | Morphology control of ultra-thin MeOx layer | |
| CN104810476A (en) | Non-volatile resistive switching memory device and manufacturing method thereof | |
| CN103117359A (en) | High-reliability nonvolatile memory and preparation method thereof | |
| WO2006057541A1 (en) | Phase change memory cell with transparent conducting oxide as electrode contact material | |
| US7910913B2 (en) | Phase change memory devices | |
| JP2007288016A (en) | Memory element, and method of manufacturing memory element | |
| JP6270600B2 (en) | Phase change memory | |
| US20100015755A1 (en) | Manufacturing method of semiconductor memory device | |
| JP4635235B2 (en) | Solid memory | |
| KR100766488B1 (en) | Pram element comprising the multilayered structure of the chalcogenide and oxide layers, and processing method thereof | |
| US8049202B2 (en) | Phase change memory device having phase change material layer containing phase change nano particles | |
| KR20090077232A (en) | Phase change layer and phase change memory device comprising the same | |
| TWI299567B (en) | Phase change memory and method of fabricating thereof | |
| JP5940924B2 (en) | Semiconductor memory device operating with low power | |
| JP2009266316A (en) | Memory device, electronic equipment, recording method for phase change memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |