KR100766352B1 - Amplifier circuit and control method thereof - Google Patents
Amplifier circuit and control method thereof Download PDFInfo
- Publication number
- KR100766352B1 KR100766352B1 KR1020050069247A KR20050069247A KR100766352B1 KR 100766352 B1 KR100766352 B1 KR 100766352B1 KR 1020050069247 A KR1020050069247 A KR 1020050069247A KR 20050069247 A KR20050069247 A KR 20050069247A KR 100766352 B1 KR100766352 B1 KR 100766352B1
- Authority
- KR
- South Korea
- Prior art keywords
- value
- output voltage
- amplification characteristic
- output
- correction
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
본 발명은 센서에 접속되어 증폭 특성을 가변으로 설정하는 증폭 회로로서, 시간 경과에 따른 변화나 온도 변화에 의한 영향을 억제하는 증폭 회로 및 그 제어 방법을 제공하는 것을 과제로 한다.SUMMARY OF THE INVENTION An object of the present invention is to provide an amplifier circuit connected to a sensor and setting the amplification characteristics to a variable, an amplifier circuit for suppressing the influence of changes over time or temperature changes and a control method thereof.
센서의 검출 신호를 입력으로 수신하고 증폭 특성을 가변으로 설정하는 증폭 회로(1)는 기준 입력 상태(KJ)를 검출할 때, 출력 신호가 소정의 검출 기준 출력 전압이 되는 증폭 특성으로 설정하는 제1 기준값(K1)을 유지하는 제1 기준값 유지부(50)와, 증폭 특성 설정값을 증폭 특성 실측값에서 뺀 값을 축소시키는 보정 신호(HS)를 생성하는 보정 신호 생성부(30)와, 제1 기준값(K1)을 보정 신호(HS)에 기초하여 보정하는 제1 증폭 특성 보정부(40)를 구비하고 있다.The amplifying circuit 1 which receives the detection signal of the sensor as an input and sets the amplification characteristic to variable is configured to set the amplifying characteristic that the output signal becomes a predetermined detection reference output voltage when detecting the reference input state KJ. A first reference value holding unit 50 for holding one reference value K1, a correction signal generation unit 30 for generating a correction signal HS for reducing a value obtained by subtracting the amplification characteristic setting value from the amplification characteristic measured value, A first amplification characteristic correction unit 40 is provided to correct the first reference value K1 based on the correction signal HS.
Description
도 1은 본 발명의 원리 설명도.1 is an explanatory view of the principle of the present invention.
도 2는 제1 실시예의 회로 블록도.2 is a circuit block diagram of a first embodiment.
도 3은 미소 전압 발생부의 구체예를 도시하는 회로도.3 is a circuit diagram showing a specific example of a minute voltage generator.
도 4는 증폭부의 구체예를 도시하는 회로 블록도.4 is a circuit block diagram showing an example of an amplifier section.
도 5는 저항값 조정부의 구체예를 도시하는 회로도.5 is a circuit diagram showing a specific example of the resistance value adjusting unit.
도 6은 비교기의 구체예를 도시하는 회로도.6 is a circuit diagram showing a specific example of a comparator.
도 7은 고장 신호 생성부의 구체예를 도시하는 회로도.7 is a circuit diagram showing a specific example of a failure signal generation unit.
도 8은 제1 기준값(K1)의 초기 설정을 도시하는 흐름도.8 is a flowchart showing initial setting of a first reference value K1.
도 9는 제1 실시예에 따른 증폭 회로의 제어 방법을 도시하는 흐름도.9 is a flowchart illustrating a control method of the amplifier circuit according to the first embodiment.
도 10은 증폭 회로의 게인 조정의 순서를 도시하는 흐름도.10 is a flowchart showing a procedure of gain adjustment of an amplifier circuit.
도 11은 제2 실시예의 회로 블록도.11 is a circuit block diagram of a second embodiment.
도 12는 제3 실시예의 회로 블록도.12 is a circuit block diagram of a third embodiment.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>
1, 1A, 1B, 1C : 증폭 회로 2 : 센서1, 1A, 1B, 1C: amplification circuit 2: sensor
10 : 증폭부 13 : 미소 전압 생성부10
30 : 보정 신호 생성부 30A : 보정 신호 발생부30:
38 : 기준 전압 발생부 40 : 제1 증폭 특성 보정부38: reference voltage generator 40: first amplification characteristic correction unit
40A : 제1 업다운 카운터 50 : 제1 기준값 유지부40A: first up-down counter 50: first reference value holding part
60 : 셀렉터 70 : 미소 전압 생성부60: selector 70: minute voltage generator
80 : 제2 기준값 유지부 90 : 제2 업다운 카운터80: second reference value holding unit 90: second up-down counter
90B : 제2 연산부 100 : 셀렉터90B: second calculation unit 100: selector
110 : 고장 신호 생성부 DOWN, UP, COUNT : 제어 출력 110: fault signal generator DOWN, UP, COUNT: control output
GM : 게인 목표값 GT : 게인 보정값GM: Gain target value GT: Gain correction value
GT1 : 게인값 GT2 : 게인값GT1: Gain Value GT2: Gain Value
KJ : 기준 입력 상태 HS, HS2 : 보정 신호 KJ: reference input state HS, HS2: correction signal
K : 기준 출력 전압 실측값 K1 : 제1 기준값K: reference output voltage actual value K1: first reference value
K2 : 제2 기준값 KKS : 검출 기준 출력 전압 K2: second reference value KKS: detection reference output voltage
KS : 검출 신호 KSJ : 기준 출력 전압 실측값KS: Detection signal KSJ: Reference output voltage actual value
KSM : 기준 출력 전압 목표값 ZT : 증폭 특성 보정값KSM: Target output voltage target value ZT: Amplification characteristic correction value
본 발명은 센서에 접속되어 증폭 특성을 가변으로 설정하는 증폭 회로 및 그 제어 방법에 관한 것이다.BACKGROUND OF THE
최근의 일렉트로닉스화에 따라, 여러 가지 장면에서, 가속도나 각속도 등의 물리량의 변화에 따라서 검출 신호를 출력하는 센서가 이용되고 있다. 센서의 미소화 및 고감도화에 따라, 제조 변동에 의한 센서 감도의 개체차가 커지는 경향에 있다. 즉, 동일한 물리량 변화에 따라서 출력되는 검출 신호의 크기가 복수의 센서마다 변화되게 되어 문제이다.BACKGROUND With the recent electronicization, sensors for outputting detection signals in response to changes in physical quantities such as acceleration and angular velocity have been used in various scenes. With miniaturization and high sensitivity of a sensor, there exists a tendency for the individual difference of the sensor sensitivity by manufacturing variation to become large. That is, it is a problem that the magnitude of the detection signal outputted according to the same physical quantity change is changed for each of the plurality of sensors.
이러한 문제를 해결하기 위해서, 센서의 검출 신호를 증폭하는 증폭 회로와 함께 모듈화되는 경우가 많다. 이 모듈에서는, 증폭 회로는 증폭 특성을 가변으로 설정할 수 있는 회로로 구성되어, 센서와 증폭 회로를 모듈화한 시점에서, 센서 감도에 따라서 증폭 특성이 조정된다. 구체적으로는, 센서를 기준 상태로 했을 때, 증폭 회로의 출력이 소정값이 되도록 증폭 회로의 증폭 특성이 조정된다. 조정된 증폭 특성은 증폭 회로에 포함되는 플래시나 ROM 등의 기억 회로에 저장되고, 이후에는 이 증폭 특성을 이용하여 센서의 검출 신호가 증폭된다. 이 때문에, 이러한 센서 및 증폭 회로의 모듈에서는, 다른 모듈에 있어서도, 동일한 물리량 변화에 따라서 증폭 회로로부터 출력되는 신호의 크기를 동일하게 할 수 있고, 나아가서는, 상술한 센서 감도의 개체차에 의한 문제를 해결할 수 있다. 그런데, 이러한 모듈마다 센서 감도를 조정했다고 해도, 시간 경과에 따른 변화나 온도 변화에 의해, 증폭 회로의 증폭 특성이 변화되면, 동일한 센서 입력에 대하여 모듈로부터 출력되는 신호의 크기가 복수의 모듈마다 변화된다고 하는 새로운 문제가 발생한다.In order to solve this problem, it is often modularized with an amplifying circuit which amplifies the detection signal of the sensor. In this module, the amplifying circuit is constituted by a circuit capable of setting the amplifying characteristic to be variable, and the amplifying characteristic is adjusted according to the sensor sensitivity at the time when the sensor and the amplifying circuit are modularized. Specifically, when the sensor is in the reference state, the amplification characteristics of the amplifier circuit are adjusted so that the output of the amplifier circuit becomes a predetermined value. The adjusted amplification characteristic is stored in a memory circuit such as flash or ROM included in the amplification circuit, and then the detection signal of the sensor is amplified using this amplification characteristic. For this reason, in such a module of the sensor and the amplifying circuit, the magnitude of the signal output from the amplifying circuit can be equalized in accordance with the same physical quantity change in other modules, and furthermore, the problem caused by the individual difference of the sensor sensitivity described above. Can be solved. By the way, even if the sensor sensitivity is adjusted for each module, if the amplification characteristics of the amplification circuit change due to a change over time or a temperature change, the magnitude of the signal output from the module for the same sensor input changes for each of the plurality of modules. A new problem arises.
환경의 변화에 따라서, 증폭 특성을 조정하는 시스템이 특허 문헌 1에 개시되어 있다.
이 시스템은, 인터폰의 음성 신호를 증폭하는 증폭 회로와, 인터폰의 가까이 에 설치한 일정 레벨의 기준음을 발생하는 기준음 발생 장치와, 음성 신호를 증폭하는 증폭 회로를 구비하고 있다. 또한, 이 시스템은, 음성 신호를 디지털 데이터로 변환하는 A/D 변환 회로와, A/D 변환 회로의 출력 데이터를 그것에 대응하는 이득 조정 데이터와 대조하는 이득 조정 참조 테이블과, 증폭 회로의 이득 조정을 하는 이득 조정 회로를 포함하고 있다.The system includes an amplifier circuit for amplifying an audio signal of an interphone, a reference sound generator for generating a reference level of a constant level provided near the interphone, and an amplifier circuit for amplifying an audio signal. The system further includes an A / D conversion circuit for converting an audio signal into digital data, a gain adjustment reference table for matching the output data of the A / D conversion circuit with gain adjustment data corresponding thereto, and a gain adjustment of the amplifying circuit. It includes a gain adjustment circuit.
이 시스템에 있어서의 증폭 특성의 조정에서는 우선, 기준음 발생 장치가 발생하는 기준음이 인터폰에 의해 음성 신호로서 받아들여지고, 이 음성 신호가 증폭 회로에서 증폭되어 음성 신호로서 출력된다. 이어서, 이 음성 신호가 A/D 변환 회로에 의해 디지털 데이터로 변화되어, 이득 조정 참조 테이블에 의해 대응하는 이득 조정 데이터가 구해진다. 또한, 이득 조정 데이터에 기초하여 증폭 회로의 이득 조정이 이루어진다. 이와 같이, 특허 문헌 1의 시스템에서는, 기준음 발생 장치와 인터폰을 연결하는 회선의 상태(예컨대 회선의 저항치)에 변화가 생겼다고 해도, 회선을 통해, 기준음에 따른 음성 신호에 기초하여 이득 조정하고 있기 때문에, 회선의 상태 변화에 의한 영향을 배제할 수 있다.In the adjustment of the amplification characteristic in this system, first, the reference sound generated by the reference sound generating device is received as an audio signal by the interphone, and this audio signal is amplified by the amplifier circuit and output as an audio signal. Subsequently, this audio signal is converted into digital data by the A / D conversion circuit, and corresponding gain adjustment data is obtained by the gain adjustment reference table. Further, gain adjustment of the amplifier circuit is made based on the gain adjustment data. As described above, in the system of
특허 문헌 1 : 일본 특허 공개 평6-85940호 공보(도 1)Patent Document 1: Japanese Patent Laid-Open No. 6-85940 (Fig. 1)
특허 문헌 1의 시스템에 있어서의 인터폰의 부분을, 전술한 센서 및 증폭 회로로 이루어지는 모듈의 센서의 부분으로 대체하여 생각하면, 특허 문헌 1에 개시되는 증폭 회로를 이득 조정하는 기술을 이용하는 것이 가능하다.If the part of the interphone in the system of
즉, 센서 및 증폭 회로로 이루어지는 모듈에, 특허 문헌 1에 있어서의 기준 음 발생 장치에 상당하는, 센서에 기준의 물리량을 입력하는 센서 기준 입력 장치를 설치하면, 특허 문헌 1에 개시되는 시스템과 마찬가지로, 센서에 기준의 물리량을 입력했을 때 얻어지는 출력 신호에 기초하여, 증폭 회로의 증폭 특성을 조정하는 것이 가능해진다.That is, if the sensor reference input device which inputs the physical quantity of a reference to a sensor corresponded to the reference sound generator in
그러나, 이러한 센서 기준 입력 장치는 센서가 검출하는 물리량을 정밀도 좋게 소정값으로 발생하기 위한 수단이 필요하기 때문에, 모듈화의 대형화나 비용 상승을 초래하게 되어 문제이다.However, such a sensor reference input device requires a means for generating the physical quantity detected by the sensor with a predetermined value with high accuracy, resulting in an increase in modularization and an increase in cost.
본 발명은 상기 배경기술의 과제의 적어도 하나를 해결하기 위해서 이루어진 것으로, 센서에 접속되어 증폭 특성을 가변으로 설정하는 증폭 회로로서, 시간 경과에 따른 변화나 온도 변화에 의한 영향을 억제하는 증폭 회로 및 그 제어 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve at least one of the problems of the background art, which is an amplifier circuit connected to a sensor and setting the amplification characteristics to a variable, comprising: an amplifier circuit for suppressing the effects of changes over time or changes in temperature; It is an object to provide the control method.
상기 목적을 달성하기 위한 제1 발명에 따른 해결 수단은, 센서의 검출 신호를 입력으로 수신하고 증폭 특성을 가변으로 설정하는 증폭 회로로서, 상기 센서에 기준 물리량이 입력된 상태인 기준 입력 상태를 검출할 때, 출력 신호를 소정의 검출 기준 출력 전압이 되게 하는 증폭 특성으로 설정하는 제1 기준값을 유지하는 제1 기준값 유지부와, 소정의 증폭 특성 설정값이 설정될 때의 입출력 특성의 측정값을 증폭 특성 실측값으로 할 때, 상기 증폭 특성 설정값을 상기 증폭 특성 실측값에서 뺀 값을 축소시키는 보정 신호를 생성하는 보정 신호 생성부와, 상기 제1 기준값을 상기 보정 신호에 기초하여 보정하는 제1 증폭 특성 보정부를 구비하는 증폭 회로이다.A solution according to the first invention for achieving the above object is an amplifier circuit for receiving a detection signal of a sensor as an input and setting the amplification characteristic to a variable, whereby a reference input state in which a reference physical quantity is input to the sensor is detected And a first reference value holding unit for holding a first reference value for setting the output signal to an amplifying characteristic that causes the output signal to be a predetermined detection reference output voltage, and a measured value of the input / output characteristic when the predetermined amplifying characteristic setting value is set. A correction signal generator for generating a correction signal for reducing a value obtained by subtracting the amplification characteristic set value from the amplification characteristic measured value when the amplification characteristic measured value is set, and a first correcting value of the first reference value based on the correction signal. An amplifier circuit comprising one amplification characteristic correction unit.
또한, 제1 발명에 따른 다른 해결 수단은, 센서의 검출 신호를 입력으로 수신하고 증폭 특성을 가변으로 설정하는 증폭 회로의 제어 방법으로서, 상기 센서에 기준 물리량이 입력된 상태인 기준 입력 상태를 검출할 때, 출력 신호를 소정의 검출 기준 출력 전압이 되게 하는 증폭 특성으로 설정하는 제1 기준값을 유지하는 단계와, 소정의 증폭 특성 설정값이 설정될 때의 입출력 특성의 측정값을 증폭 특성 실측값으로 할 때, 상기 증폭 특성 설정값을 상기 증폭 특성 실측값에서 뺀 값을 축소시키도록 상기 제1 기준값을 보정하는 단계를 구비하는 증폭 회로의 제어 방법이다.Further, another solution according to the first invention is a control method of an amplifying circuit that receives a detection signal of a sensor as an input and sets the amplification characteristic to a variable, and detects a reference input state in which a reference physical quantity is input to the sensor. Maintaining a first reference value for setting the output signal to an amplification characteristic that causes the output signal to be a predetermined detection reference output voltage, and measuring the input / output characteristic when the predetermined amplification characteristic setting value is set. In this case, the first reference value is corrected to reduce the value obtained by subtracting the amplification characteristic setting value from the amplification characteristic actual value.
본 발명의 증폭 회로에서는, 설정된 증폭 특성값인 제1 기준값에 대해 보정 신호에 기초하여 보정한 증폭 특성이 설정된다. 보정 신호는 증폭 특성 설정값을 증폭 특성 실측값에서 뺀 값을 축소시키도록 생성된다. 즉, 이 보정 신호에 기초하여 증폭 특성을 보정함으로써, 증폭 회로 설정값과, 이 증폭 특성 설정값이 설정될 때의 입출력 특성의 실제값 간의 시간 경과에 따른 변화나 온도 변화에 의해 발생한 설정값의 어긋남을 해소할 수 있고, 나아가서는, 증폭 회로가 출력하는 출력 신호의 오차를 억제할 수 있다.In the amplifying circuit of the present invention, the amplifying characteristic corrected based on the correction signal is set for the first reference value which is the set amplifying characteristic value. The correction signal is generated to reduce the value obtained by subtracting the amplification characteristic set value from the amplification characteristic actual value. That is, by correcting the amplification characteristics based on this correction signal, the amplification characteristics of the amplification circuit set value and the set value generated by the change over time or the temperature change between the actual value of the input / output characteristic when this amplification characteristic setting value is set. The misalignment can be eliminated, and furthermore, the error of the output signal output by the amplifier circuit can be suppressed.
증폭 특성이란, 증폭 회로에 있어서, 입력 신호와 출력 신호 간의 관계를 나타내는 전기적 특성을 가리키며, 증폭도나 오프셋 전압 등을 들 수 있다. 증폭 특성 중 증폭도를 가변으로 설정하는 회로로서는 예컨대, 부귀환 증폭 회로에 의해 증폭 회로를 구성하고, 이 중 부귀환량을 조정하는 회로를 들 수 있다. 또한, 증폭 특성 중 오프셋 전압을 가변으로 설정하는 회로로서는, 증폭 회로를 연산 증폭기로 구성하고, 연산 증폭기의 비반전 입력단에 전압을 인가하여 오프셋 전압을 설정하는 회로를 들 수 있다.The amplification characteristic refers to an electrical characteristic indicating the relationship between the input signal and the output signal in the amplification circuit, and examples thereof include an amplification degree and an offset voltage. As a circuit which sets amplification degree among variable amplification characteristics, the circuit which comprises amplification circuit with a negative feedback amplifier circuit, and adjusts the negative feedback amount among these is mentioned, for example. Moreover, as a circuit which sets a variable offset voltage among amplification characteristics, the circuit which sets an offset voltage by configuring an amplifier circuit as an operational amplifier and applying a voltage to the non-inverting input terminal of an operational amplifier is mentioned.
센서는 물리량의 변화를 검출하여 검출 전압을 출력하는 것을 가리킨다. 예컨대, 구체적으로는 가속도의 변화를 검출하는 가속도 센서, 각속도나 기울기의 변화를 검출하는 각속도 센서, 온도의 변화를 검출하는 온도 센서, 공기압의 변화를 검출하는 공기압 센서나 압력 센서, 빛의 강약이나 색조 등의 변화를 검출하는 광 센서 등을 들 수 있다.The sensor refers to detecting a change in physical quantity and outputting a detection voltage. For example, specifically, an acceleration sensor that detects a change in acceleration, an angular velocity sensor that detects a change in angular velocity or inclination, a temperature sensor that detects a change in temperature, an air pressure sensor or pressure sensor that detects a change in air pressure, or a light intensity And an optical sensor for detecting a change in color tone or the like.
제1 기준값 유지부는 제1 기준값의 내용을 유지하는 것이라면 어느 것이라도 좋으며, 예컨대, ROM 및 플래시 메모리 등 불휘발성 메모리를 들 수 있다. 또한, 기동할 때마다 내용을 설정하도록 하면 RAM이나 레지스터 등의 휘발성 메모리도 이용할 수 있다. 또한, 증폭 회로가 IC 등에 탑재되는 경우에는 전원 또는 그라운드에 접속한 입력 단자의 조합으로 제1 기준값을 생성할 수도 있다. 따라서, 이들 입력 단자를 제1 기준값 유지부로 할 수도 있다.The first reference value holding unit may be any one that holds the contents of the first reference value. Examples of the first reference value holding unit include a nonvolatile memory such as a ROM and a flash memory. In addition, if contents are set at each startup, volatile memories such as RAM and registers can also be used. When the amplifier circuit is mounted on an IC or the like, the first reference value can be generated by a combination of input terminals connected to a power supply or ground. Therefore, these input terminals can also be used as a first reference value holding unit.
본 발명의 실시에 관한 증폭 회로 및 그 제어 방법에 대해서 도 1∼도 12를 참조하여 설명한다.An amplifier circuit and a control method thereof according to an embodiment of the present invention will be described with reference to FIGS.
(제1 실시예)(First embodiment)
도 1은 본 발명에 따른 증폭 회로(1)를 설명하기 위한 원리도이다. 도 1에는 센서(2)와, 센서(2)에 접속되어 센서(2)로부터 출력되는 검출 신호(KS)를 증폭하여 출력하는 증폭 회로(1)와, 이 센서(2)가 접속된 상태의 증폭 회로(1)의 특성을 측 정하는 출하 시험 장치(3)가 도시되어 있다.1 is a principle diagram for explaining the amplifying
증폭 회로(1)는 증폭 특성을 가변으로 설정할 수 있는 증폭부(10)와, 미리 설정된 증폭 특성값인 제1 기준값(K1)을 유지하는 제1 기준값 유지부(50)와, 보정 신호(HS)를 발생하는 보정 신호 생성부(30)와, 제1 기준값(K1)을 보정 신호(HS)에 기초하여 보정하여, 보정된 증폭 특성 보정값(ZT)을 증폭부(10)에 출력하는 제1 증폭 특성 보정부(40)를 구비하고 있다. 이 중 보정 신호 생성부(30)는 소정의 증폭 특성 설정값이 설정될 때의 입출력 특성의 측정값인 증폭 특성 실측값을 구하여, 증폭 특성 설정값을 증폭 특성 실측값에서 뺀 값을 축소시키는 보정 신호(HS)를 생성하고 있다.The amplifying
센서(2)는 자신에게 가해지는 물리량의 변화에 따라서 검출 신호(KS)를 출력하는 것이면 된다. 예컨대, 구체적으로는, 자신에게 가해지는 가속도에 따라서, 검출 신호(KS)를 출력하는 가속도 센서나 각속도의 변화에 따라서 검출 신호를 출력하는 각속도 센서 등을 들 수 있다.The sensor 2 should just output the detection signal KS according to the change of the physical quantity applied to it. For example, an acceleration sensor which outputs the detection signal KS according to the acceleration applied to itself, an angular velocity sensor which outputs a detection signal according to the change of an angular velocity, etc. are mentioned.
출하 시험 장치(3)는 증폭 회로(1)를 출하할 때에, 센서(2)가 접속된 상태의 증폭 회로(1)의 증폭 특성을 측정한 결과에 기초하여 증폭 회로(1)의 증폭 특성값인 제1 기준값(K1)을 결정하여, 이 제1 기준값(K1)을 증폭 회로(1)의 제1 기준값 유지부(50)에 저장한다. 이 제1 기준값(K1)은 센서(2)가 기준 입력 상태(KJ)를 검출할 때, 증폭부(10)에 대해서, 출력 신호(SS)가 소정의 검출 기준 출력 전압이 되는 증폭 특성으로 설정하는 증폭 특성값이다.When the
보정 신호(HS)에 기초한 보정을 하지 않는 경우에는, 증폭 회로(1)는 제1 기 준값(K1)에 따른 증폭 특성으로 검출 신호(KS)를 증폭하여 출력 신호(SS)를 출력한다. 그런데, 증폭 회로(1)에 시간 경과에 따른 변화나 온도 변화 등이 생기면, 설정된 제1 기준값(K1)과 이 제1 기준값(K1)이 설정될 때의 입출력 특성의 실제값과의 사이에 어긋남이 생기게 된다. 이 때문에, 설정된 제1 기준값(K1)이 정확히 증폭 특성에 반영되지 않아, 증폭 회로(1)의 출력에 오차가 생기게 된다.When the correction based on the correction signal HS is not performed, the
이러한 경우라도, 제1 실시예에 따른 증폭 회로(1)에서는, 설정된 증폭 특성값인 제1 기준값(K1)에 대하여, 보정 신호(HS)에 기초하여 보정한 증폭 특성으로 설정할 수 있다. 보정 신호(HS)는 전술한 바와 같이, 증폭 특성 설정값을 증폭 특성 실측값에서 뺀 값을 축소시키도록 생성된다. 즉, 이 보정 신호에 기초하여 증폭 특성을 보정함으로써, 증폭 회로 설정값과, 이 증폭 특성 설정값이 설정될 때의 입출력 특성의 실제값과의 사이의 시간 경과에 따른 변화나 온도 변화에 의해 발생한 증폭 특성의 어긋남을 해소할 수 있고, 나아가서는, 증폭 회로(1)가 출력하는 출력 신호(SS)의 오차를 억제할 수 있다.Even in this case, the amplifying
도 2는 도 1의 원리도에 기초한 증폭 회로(1A)를 도시한 것이다.FIG. 2 shows an
증폭 회로(1A)는 증폭부(10)와, 미리 설정된 게인값인 제1 기준값(K1)을 유지하는 제1 기준값 유지부(50)와, 보정 신호(HS)를 발생하는 보정 신호 발생부(30A)와, 제1 기준값(K1)을 보정 신호(HS)에 기초하여 보정하여, 보정된 게인 보정값(GT){증폭 특성 보정값(ZT)}을 증폭부(10)에 출력하는 제1 업다운 카운터(40A)(제1 증폭 특성 보정부)를 구비하고 있다. 또한, 소정의 제2 기준값(K2)을 유지하는 제2 기준값 유지부(80)와, 제2 기준값(K2)을 보정 신호(HS)에 기초하여 보정하는 제2 업다운 카운터(90)(제2 증폭 특성 보정부)를 구비하고 있다.The
셀렉터(60)는 1쌍의 차동 전압인 센서의 검출 신호(S1, S2)와 기준 전위(VA, VB) 중 어느 하나의 조를 선택하여, 증폭부(10)의 입력 단자(VI1, VI2)에 입력한다. 증폭부(10)는 입력 단자(VI1, VI2)에 입력되는 입력 전위차(VI)를 증폭하여 출력 신호(SS)를 출력한다.The
이 중 기준 전위(VA, VB)는 미소 전압 생성부(70)에 있어서 생성된다. 도 3에 미소 전압 생성부(70)의 구체적인 회로를 도시한다. 전원 전압(Vd)과 그라운드(GND) 사이에, n-1단으로 이루어지는 저항 소자(RY1∼RYn-1)가 직렬 접속되어 있고, 각 접속 노드로부터는 중간 탭(TY1∼TYn)이 빼내어지고 있다. 또한, 각 중간 탭에는 1쌍의 스위치의 일단이 접속되고, 각각의 스위치의 타단에는 버퍼(BUFA, BUFB)가 접속되어 있다. 예컨대, 중간 탭(TY1)에는 스위치(SWY1A, SWY1B)의 일단이 접속되어 있다. 또한, 스위치(SWY1A)의 타단에는 버퍼(BUFA)가 접속되어 있고, 스위치(SWY1B)의 타단에는 버퍼(BUFB)가 접속되어 있다.Among these, the reference potentials VA and VB are generated in the
또한, 스위치(SWY1A∼SWYnA)는 스위치(SWY1A∼SWYnA) 중 하나의 스위치만이 ON 제어되고, 나머지는 OFF 제어된다. 이와 같이 제어되고 있기 때문에, ON 제어된 스위치에 접속된 중간 탭의 전위가 버퍼(BUFA)를 통해 기준 전위(VA)로서 출력된다. 예컨대, 스위치(SWY3A)가 ON 제어되면 중간 탭(TY3)의 전위가 기준 전위(VA)로서 출력되게 된다.In the switches SWY1A to SWYnA, only one of the switches SWY1A to SWYnA is ON-controlled, and the rest is OFF-controlled. Since it is controlled in this way, the electric potential of the intermediate | middle tap connected to the ON-controlled switch is output as the reference electric potential VA via the buffer BUFA. For example, when the switch SWY3A is ON-controlled, the potential of the intermediate tap TY3 is output as the reference potential VA.
한편, 스위치(SWY1B∼SWYnB)도 마찬가지로 제어되고 있기 때문에, 마찬가지로, ON 제어된 스위치에 접속된 중간 탭의 전위가 기준 전위(VB)로서 출력된다.On the other hand, since the switches SWY1B to SWYnB are similarly controlled, the potential of the intermediate tap connected to the ON-controlled switch is similarly output as the reference potential VB.
또, 본 명세서에서는 기준 전위(VA, VB)의 전위차를 기준 전압(VAB)이라 부른다.In the present specification, the potential difference between the reference potentials VA and VB is referred to as the reference voltage VAB.
이어서, 증폭부(10)의 구체예를 도 4에 도시한다.Next, the specific example of the
증폭부(10)는 3개의 공지의 연산 증폭기(OP1∼OP3)와, 연산 증폭기(OP1, OP2)의 게인 조정을 하기 위한 저항 조정부(11, 12)와, 연산 증폭기(OP3)의 오프셋 조정을 하기 위한 미소 전압 생성부(13)와, 저항 소자(R2, R3)를 포함하고 있다.The
이 중 미소 전압 생성부(13)는 미소 전압 생성부(70)(도 3 참조)의 회로를 이용하면 같은 식으로 구성할 수 있다.The
연산 증폭기(OP1, OP2)는 각각 동일한 저항값으로 변화되는 저항 조정부(11, 12) 및 저항 소자(R2)를 부귀환 저항과 함께 부귀환 차동 증폭 회로를 구성하고 있다. 또한, 연산 증폭기(OP3)는 게인이 1의 부귀환 증폭 회로이며, 비반전 입력단(+) 측에 접속된 미소 전압 생성부(13)의 오프셋 전압(VOF)에 의해, 그 출력(VO)의 오프셋이 조정된다.The operational amplifiers OP1 and OP2 form a negative feedback differential amplifier circuit with the
이와 같이 구성된 증폭부(10)에 있어서의 게인(G) 및 출력(VO)은 저항 조정부(11, 12)의 저항값을 RX로 할 때, 이하의 수학식 1∼2로 나타낼 수 있다.The gain G and the output VO in the
따라서, 저항 조정부(11, 12)에 있어서의 저항값(RX)을 조정함으로써 게인 (G)의 설정을 할 수 있고, 미소 전압 생성부(13)에 있어서의 오프셋 전압(VOF)을 조정함으로써 출력(VO)의 오프셋 설정을 할 수 있다.Therefore, the gain G can be set by adjusting the resistance value RX in the
한편, 제1 실시예에서는 게인(G)의 조정만을 하는 경우에 관해서 예시한다. 따라서, 오프셋 전압(VOF)은 소정의 전압값으로 고정되어 있다.On the other hand, the first embodiment exemplifies a case where only the gain G is adjusted. Therefore, the offset voltage VOF is fixed at a predetermined voltage value.
또한, 저항 조정부(11, 12)는 게인 보정값(GT)에 의해 저항값을 가변으로 설정할 수 있는 회로이며, 구체적으로는 도 5에 도시하는 회로를 이용하여 구성된다.In addition, the
이 회로는 직렬로 접속된 n+1단의 저항 소자(RX0∼RXn)와, 이 중 저항 소자(RX1∼RXn)의 양단을 단락하는 스위치(SWX1∼SWXn)를 구비하고 있다. 또한, 스위치(SWX1∼SWXn)는 게인 보정값(GT)에 의해 ON/OFF 제어되고 있다. 스위치가 ON 제어되면, 대응하는 저항 소자의 양단의 저항값은 0이 된다. 단자(RA, RB) 사이의 (합성) 저항값(RX)은 저항 소자(RX0∼RXn)의 양단의 저항값을 더한 값이므로, 게인 보정값(GT)의 ON/OFF 제어의 조합에 따라서 변화하게 된다. 즉, 게인 보정값(GT)에 의해 단자(RA, RB) 사이의 저항값(RX)을 가변으로 설정할 수 있다.This circuit includes n + 1 stage resistor elements RX0 to RXn connected in series, and switches SWX1 to SWXn for shorting both ends of the resistor elements RX1 to RXn. The switches SWX1 to SWXn are ON / OFF controlled by the gain correction value GT. When the switch is ON controlled, the resistance value at both ends of the corresponding resistance element becomes zero. Since the (synthetic) resistance value RX between the terminals RA and RB is a value obtained by adding the resistance values of both ends of the resistor elements RX0 to RXn, the resistance value RX changes depending on the combination of ON / OFF control of the gain correction value GT. Done. That is, the resistance value RX between the terminals RA and RB can be set to be variable by the gain correction value GT.
본 실시예 1에 있어서의 저항 조정부(11, 12)는 5단의 저항 소자(RX1∼RX5)로 이루어지는 회로가 이용되고 있다. 또한, 저항 조정부(11)에 주어지는 게인 보정값(GT)은 5 비트의 2진수로 이루어지는 00000∼11111의 데이터열이다.As the
한편, 저항 조정부(11, 12)에서는 이 게인 보정값(GT)이 증폭부(10)에 있어서의 게인(G)에 대응하도록 저항 소자(RX0∼RX5)의 저항값이 설정된다. 구체적으로는, 게인 보정값(GT)이 00000일 때는 게인(G)은 1000이 되고, 게인 보정값(GT)이 00001일 때는 게인(G)은 1010이 된다. 이후, 게인 보정값(GT)이 1 증가할 때마다 게인(G)은 10씩 증가하도록 설정되고, 게인 보정값(GT)이 11111일 때에는 게인(G)은 1310이 되도록 설정된다. 또한, 이와 같이 하기 위한 저항 소자(RX0∼RX5)의 저항값은 수학식 1에 기초하여, RX0=R2*999/2, RX1=R2*9/2, RX2=R2*19/2, RX3=R2*39/2, RX4=R2* 79/2, RX5=R2*159/2로 설정된다.On the other hand, in the
도 2로 되돌아가서 보면, 증폭 회로(1A)는 미리 제1 기준값(K1)이 저장된 제1 기준값 유지부(50)와, 미리 제2 기준값(K2)이 저장된 제2 기준값 유지부(80)를 구비하고 있다. 제1 기준값 유지부(50)는 제1 기준값(K1)이 일정하지 않기 때문에, 공지의 플래시 메모리로 구성되어 있다. 제2 기준값 유지부(80)는 제2 기준값(K2)이 일정값이기 때문에, 공지의 클립 회로로 구성되어 있다. 제1 기준값 유지부(50)는 제1 기준값(K1)을 제1 업다운 카운터(40A)에 출력하고, 제2 기준값 유지부(80)는 제2 기준값(K2)을 제2 업다운 카운터(90)에 출력하고 있다.2, the amplifying
공지의 업다운 카운터로 구성되는 제1 업다운 카운터(40A) 및 제2 업다운 카운터(90)는 각각, 전원 투입시 등 필요에 따라서 제1 기준값(K1) 및 제2 기준값(K2)을 초기 로드하고, 제어 출력(UP, DOWN), 카운트 신호(COUNT){보정 신호(HS)}에 따라서 카운트업 또는 카운트다운하여 그 내용을 보정하여, 게인값(GT1) 및 게인값(GT2)을 출력한다. 구체적으로는, 제어 출력(UP)이 하이 레벨인 경우에는, 카운트 신호(COUNT)의 클록에 따라서 내용이 증분(+1)되고, 제어 출력(DOWN)이 하이 레벨인 경우에는, 카운트 신호(COUNT)의 클록에 따라서 내용이 감분(-1)된다.The first up-
셀렉터(100)는 게인값(GT1)과 게인값(GT2) 중 어느 하나를 선택하여 증폭부(10)에 게인 보정값(GT)을 설정한다. 또한, 게인 보정값(GT)은 고장 신호 생성부 (110)에도 출력된다.The
보정 신호 발생부(30A)는 제2 기준값(K2)과 기준 전압(VAB) 간의 관계로부터 미리 설정된 기준 출력 전압 목표값(KSM)과 기준 출력 전압 실측값(KSJ)을 비교하고, 그 비교 결과에 기초하여 보정 신호(HS)를 출력한다. 한편, 기준 출력 전압 실측값(KSJ)이란, 게인값(GT2)이 설정되어 기준 전압(VAB)을 입력할 때에 증폭부(10)로부터 출력되는 출력 신호(SS)의 전압의 측정값이다.The
본 명세서에서는, 기준 출력 전압 목표값(KSM)은 상한값을 기준 출력 전압 목표 상한값(V1)으로 하고, 하한값을 기준 출력 전압 목표 하한값(V2)으로 하는 범위로 한다. 따라서, 기준 출력 전압 목표값(KSM)과 기준 출력 전압 실측값(KSJ)이 일치하는 상태란, 기준 출력 전압 실측값(KSJ)이 기준 출력 전압 목표 하한값(V2)에서부터 기준 출력 전압 목표 상한값(V1)까지의 범위 내의 전압값을 취하는 경우를 가리킨다.In the present specification, the reference output voltage target value KSM is a range in which the upper limit is set as the reference output voltage target upper limit value V1 and the lower limit is set as the reference output voltage target lower limit value V2. Therefore, in the state where the reference output voltage target value KSM and the reference output voltage actual value KSJ coincide, the reference output voltage actual value KSJ is from the reference output voltage target lower limit value V2 to the reference output voltage target upper limit value V1. Indicates a case where a voltage value within the range of up to) is taken.
도 6에 비교기의 구체적인 회로도를 도시한다. 이 비교기를 포함하는 보정 신호 발생부(30A)는 기준 출력 전압 목표 상한값(V1) 및 기준 출력 전압 목표 하한값(V2)과, 증폭부(10)의 출력 신호(SS)와, 클록 신호(CLK)를 입력으로 하고, 2개의 연산 증폭기(31, 32)와, OR 게이트(33)와, AND 게이트(34)를 구비하고 있다. 이 보정 신호 발생부(30A)는 출력 신호(SS)의 전압값인 기준 출력 전압 실측값(KSJ)과, 기준 출력 전압 목표 상한값(V1) 및 기준 출력 전압 목표 하한값(V2)을 각각 비교하여, 기준 출력 전압 실측값(KSJ)이 기준 출력 전압 목표 상한값(V1)과 기준 출력 전압 목표 하한값(V2) 사이의 범위에 포함되는지의 여부, 즉, 기준 출력 전압 실측 값(KSJ)이 기준 출력 전압 목표값(KSM)에 일치하는지의 여부를 판정하고 있다. 한편, 기준 출력 전압 목표 상한값(V1) 및 기준 출력 전압 목표 하한값(V2)은 미소 전압 생성부(70)(도 3 참조)와 같은 회로 구성으로 함으로써 생성된다.6 shows a specific circuit diagram of the comparator. The
연산 증폭기(31)는 기준 출력 전압 목표 상한값(V1)과 출력 신호(SS)의 전압값을 비교 판정하여 제어 출력(DOWN)을 출력한다. 즉, 기준 출력 전압 목표 상한값(V1)>출력 신호(SS)인 경우에는 제어 출력(DOWN)에 로우 레벨을 출력하고, 기준 출력 전압 목표 상한값(V1)<출력 신호(SS)인 경우에는 제어 출력(DOWN)에 하이 레벨을 출력한다.The operational amplifier 31 compares and determines the reference output voltage target upper limit value V1 and the voltage value of the output signal SS to output the control output DOWN. That is, a low level is output to the control output DOWN when the reference output voltage target upper limit value V1> output signal SS and a control output when the reference output voltage target upper limit value V1 <output signal SS. High level is output to (DOWN).
또한, 연산 증폭기(32)는 기준 출력 전압 목표 하한값(V2)과 출력 신호(SS)의 전압값을 비교 판정하여 제어 출력(UP)을 출력한다. 즉, 기준 출력 전압 목표 하한값(V2)<출력 신호(SS)인 경우에는 제어 출력(UP)에 로우 레벨을 출력하고, 기준 출력 전압 목표 하한값(V2)>출력 신호(SS)인 경우에는 제어 출력(UP)에 하이 레벨을 출력한다.In addition, the operational amplifier 32 compares and determines the reference output voltage target lower limit value V2 and the voltage value of the output signal SS to output the control output UP. That is, a low level is output to the control output UP when the reference output voltage target lower limit value V2 <output signal SS, and a control output when the reference output voltage target lower limit value V2> output signal SS. Output a high level to (UP).
OR 게이트(33)는 연산 증폭기(31, 32)의 출력의 논리합 연산을 하여 제어 출력(XEQ)을 출력한다. 연산 증폭기(31) 및 연산 증폭기(32)는 출력 신호(SS)의 전압값이 기준 출력 전압 목표 상한값(V1)∼기준 출력 전압 목표 하한값(V2)의 범위 내에 있는 경우에는 로우 레벨을 출력한다. 따라서, 제어 출력(XEQ)은 출력 신호(SS)의 전압값이 기준 출력 전압 목표 상한값(V1)∼기준 출력 전압 목표 하한값(V2)의 범위 내에 있는 경우, 즉, 기준 출력 전압 실측값(KSJ)이 기준 출력 전압 목표값(KSM)에 일치하는 경우에, 로우 레벨이 된다.The
한편, 제어 출력(XEQ)은 도시하지 않는 제어부에 출력되어, 제어부에 있어서의 보정 신호(HS)를 생성하는지 여부의 판단에 이용된다.On the other hand, the control output XEQ is output to the control part which is not shown in figure, and is used for the determination of whether the control signal produces | generates the correction signal HS.
AND 게이트(34)는 제어 출력(XEQ)과 클록 신호(CLK)의 논리곱 연산을 하여 카운트 신호(COUNT)를 출력한다. 따라서, 제어 출력(XEQ)이 하이 레벨인 기간, 즉, 출력 신호(SS)의 전압값이 기준 출력 전압 목표 상한값(V1)∼기준 출력 전압 목표 하한값(V2)의 범위 밖일 때에, 카운트 신호(COUNT)에는 클록 신호(CLK)가 출력된다.The AND
이상에 의해, 보정 신호 발생부(30A)에 의해 생성되는 제어 출력(UP, DOWN, COUNT)은 보정 신호(HS)로서 제1 업다운 카운터(40A), 제2 업다운 카운터(90) 및 고장 신호 생성부(110)에 출력된다.As described above, the control outputs UP, DOWN, and COUNT generated by the
이어서, 고장 신호 생성부(110)는 게인 보정값(GT) 및 보정 신호(HS){제어 출력(UP, DOWN, COUNT)}에 기초하여, 고장을 나타내는 고장 신호(ERROR)를 발생한다. 도 7에 고장 신호 생성부(110)의 구체적인 회로도를 도시한다.Subsequently, the failure
고장 신호 생성부(110)는 5 입력 NOR 게이트(111)와 5 입력 NAND 게이트(112)와 2개의 3 입력 AND 게이트(113, 114)와 OR 게이트(115)를 구비하고 있다. 5 입력 NOR 게이트(111) 및 5 입력 NAND 게이트(112)에는 함께 5 비트의 2진 데이터인 게인 보정값(GT)이 입력되고 있다.The
5 입력 NOR 게이트(111)는 게인 보정값(GT)의 비트가 전부 로우 레벨일 때, 출력에 하이 레벨을 출력한다. 또한, 5 입력 NAND 게이트(112)는 게인 보정값(GT)의 비트가 전부 하이 레벨일 때, 하이 레벨을 출력한다.The 5-input NOR
3 입력 AND 게이트(113)는 5 입력 NOR 게이트(111)의 출력과, 제어 출력(DOWN)과, 카운트 신호(COUNT)와의 논리곱 연산을 한다. 또한, 3 입력 AND 게이트(114)는 5 입력 NAND 게이트(112)의 출력과 제어 출력(UP)과 카운트 신호(COUNT)와의 논리곱 연산을 한다. 또한, OR 게이트(115)는 3 입력 AND 게이트(113)와 3 입력 AND 게이트(114)의 논리합 연산을 한다.The three-input AND
이상의 구성에 의해, 고장 신호 생성부(110)는 게인 보정값(GT)이 전부 로우레벨{게인 보정값(GT)의 하한값}이며, 제어 출력(DOWN)이 하이 레벨(위쪽으로의 보정 신호)인 경우, 혹은, 게인 보정값(GT)이 전부 하이 레벨{게인 보정값(GT)의 상한값}이며, 제어 출력(UP)이 하이 레벨(아래쪽으로의 보정 신호)인 경우에, 카운트 신호(COUNT)를 고장 신호(ERROR)로서 출력한다.By the above configuration, the failure
이어서, 도 8을 참조하여, 제1 기준값(K1)의 결정 및 제1 기준값(K1)의 제1 기준값 유지부(50)에의 저장을 하는 제1 기준값(K1)의 초기 설정 방법을 설명한다.Next, with reference to FIG. 8, the initial setting method of the 1st reference value K1 which determines the 1st reference value K1, and stores the 1st reference value K1 in the 1st reference
우선, 단계 S1에 있어서, 제1 기준값(K1)의 초기값(K1S)을 제1 기준값 유지부(50)에 저장한다. 이 초기값(K1S)은 어느 쪽의 값이라도 좋지만, 실적값 등의 목표값에 가까운 값을 이용하면 제1 기준값(K1)의 결정을 빠르게 할 수 있기 때문에 바람직하다.First, in step S1, the initial value K1S of the first reference value K1 is stored in the first reference
계속해서, 단계 S2에 있어서, 센서(2)를 기준 입력 상태(KJ)로 한다. 구체적으로는 센서(2)의 외부로부터 일정한 압력을 가하는 등, 센서(2)에 소정의 물리량이 입력되도록 한다.Subsequently, in step S2, the sensor 2 is in the reference input state KJ. Specifically, a predetermined physical quantity is input to the sensor 2, such as applying a constant pressure from the outside of the sensor 2.
이어서, 단계 S3에 있어서 출력 신호(SS)를 측정하고, 또한, 단계 S4에 있어 서 출력 신호(SS)의 측정 결과와 미리 설정되는 소정의 검출 기준 출력 전압(KKS)을 비교한다.Next, the output signal SS is measured in step S3, and the measurement result of the output signal SS is compared with the predetermined detection reference output voltage KKS preset in step S4.
비교의 결과, 출력 신호(SS)의 전압과 검출 기준 출력 전압(KKS)이 대략 같다고 판단한 경우에는 제1 기준값(K1)의 초기 설정을 종료한다. 그 이외의 경우에는 단계 S5로 진행한다.As a result of the comparison, when it is determined that the voltage of the output signal SS and the detection reference output voltage KKS are approximately equal, the initial setting of the first reference value K1 is terminated. In other cases, the process proceeds to step S5.
단계 S5에 있어서, 출력 신호(SS)와 검출 기준 출력 전압(KKS)의 차에 기초하여 제1 기준값(K1)을 산출하고, 이 제1 기준값(K1)을 제1 기준값 유지부(50)에 저장한다. 저장한 후, 다시 제1 기준값(K1)을 조정하기 위해서 단계 S3으로 되돌아간다.In step S5, the first reference value K1 is calculated based on the difference between the output signal SS and the detection reference output voltage KKS, and the first reference value K1 is transferred to the first reference
이상의 순서에 의해, 센서(2)가 기준 입력 상태(KJ)를 검출할 때, 출력 신호(SS)가 소정의 검출 기준 출력 전압(KKS)이 되는 게인으로 설정하는 제1 기준값(K1)이 결정되고, 이 제1 기준값(K1)이 증폭 회로(1A)의 제1 기준값 유지부(50)에 저장되어 유지된다.According to the above procedure, when the sensor 2 detects the reference input state KJ, the first reference value K1 which sets the output signal SS to the gain which becomes a predetermined detection reference output voltage KKS is determined. The first reference value K1 is stored and held in the first reference
다음에, 제1 기준값(K1)이 제1 기준값 유지부(50)에 유지된 상태의 증폭 회로(1A)에 있어서의 구체적인 제어 방법에 관해서 도 9를 참조하여 설명한다.Next, a specific control method in the
전원이 투입된 직후의 단계 S11에 있어서 제1 업다운 카운터(40A)와 제2 업다운 카운터를 초기화한다. 구체적으로는, 제1 업다운 카운터(40A)에는 제1 기준값(K1)을 초기 로드하고, 제2 업다운 카운터(90)에는 제2 기준값(K2)을 초기 로드한다.In step S11 immediately after the power is turned on, the first up-
이어서, 단계 S12에 있어서 증폭 회로(1A)를 통상 동작 상태로 설정한다. 통 상 동작 상태란, 증폭 회로(1A)가 검출 신호(S1, S2)를 입력으로 하여 게인값(GT1)의 설정으로 동작하는 상태를 가리킨다.Next, in step S12, the amplifying
계속해서, 단계 S13에 있어서 보정 신호 발생 지령(HSS)이 발령될 때까지 대기 처리를 한다. 보정 신호 발생 지령(HSS)이 발령된 경우에는 단계 S14로 진행한다. 한편, 대기 처리 중에는 증폭 회로(1A)는 통상 동작 상태로 증폭 동작을 하게 된다.Subsequently, a waiting process is performed until the correction signal generation command HSS is issued in step S13. When the correction signal generation command HSS has been issued, the process proceeds to step S14. On the other hand, during the standby processing, the amplifying
단계 S14에 있어서 제1 기준값(K1)을 보정하는 보정 신호(HS)를 발생한다. 상세한 순서에 대해서는 후술한다.In step S14, a correction signal HS for correcting the first reference value K1 is generated. The detailed procedure is mentioned later.
이어서, 단계 S15에 있어서 고장 신호(ERROR)가 발생하고 있는지 여부를 판정한다. 고장 신호(ERROR)가 발생하고 있지 않는 경우에는 단계 S12로 되돌아가고, 발생하고 있는 경우에는 단계 S16으로 진행한다.Subsequently, it is determined whether a failure signal ERROR has occurred in step S15. If no fault signal ERROR has occurred, the process returns to step S12, and if so, the process proceeds to step S16.
단계 S16에 있어서, 증폭 회로(1A)의 고장 대응 처리를 한다. 구체적으로는, 외부에 대하여, 증폭 회로(1A)가 고장이 났음을 통지하여, 필요에 따라서 전원을 차단하는 등의 처리를 한다.In step S16, a failure response process of the
이어서, 전술한 단계 S14에 있어서의 보정 신호(HS)를 발생하는 순서에 관해서 도 10을 참조하여 설명한다.Next, the procedure of generating the correction signal HS in step S14 described above will be described with reference to FIG. 10.
우선, 단계 S21에 있어서, 증폭 회로(1A)에 기준 전압(VAB)이 입력되도록 셀렉터(60)의 전환을 하는 동시에, 제2 업다운 카운터(90)의 출력{당초의 값은 제2 기준값(K2)}이 증폭 회로(1A)의 게인으로 설정되도록 셀렉터(100)의 전환을 수행한다.First, in step S21, the
계속해서, 단계 S22에 있어서, 기준 출력 전압 실측값(KSJ){출력 신호(SS)}이 기준 출력 전압 목표값(KSM){기준 출력 전압 목표 상한값(V1) 및 기준 출력 전압 목표 하한값(V2)으로 나타내어지는 범위}에 있는지의 여부가 판정된다.Subsequently, in step S22, the reference output voltage actual value KSJ (output signal SS) is the reference output voltage target value KSM (reference output voltage target upper limit value V1 and reference output voltage target lower limit value V2). It is determined whether or not it is in the range indicated by.
한편, 제1 실시예에서는, 기준 전압(VAB)=1 mV 및 제2 기준값(K2)=00000(게인 G=1000)으로 설정되기 때문에, 이들 관계로부터 고유하게 유도되는 기준 출력 전압 목표값(KSM)은 0.95 V∼1.05 V(중심치 1.0 V)로 설정된다.On the other hand, in the first embodiment, since the reference voltage VAB = 1 mV and the second reference value K2 = 00000 (gain G = 1000) are set, the reference output voltage target value (KSM) uniquely derived from these relationships is obtained. ) Is set to 0.95 V to 1.05 V (center value 1.0 V).
이 판정의 결과, 기준 출력 전압 목표값(KSM)과 기준 출력 전압 실측값(KSJ)이 일치한다고 판정한 경우에는, 보정 신호(HS)를 생성하는 순서를 종료하기 위해서 단계 S24로 진행한다. 일치하지 않는다고 판정한 경우에는 단계 S23으로 진행한다.As a result of this determination, when it is determined that the reference output voltage target value KSM and the reference output voltage actual value KSJ coincide, the process proceeds to step S24 to end the procedure of generating the correction signal HS. If it is determined that they do not match, the process proceeds to step S23.
단계 S23에 있어서, 보정 신호 발생부(30A)는 보정 신호(HS)를 이루는 제어 출력(DOWN, UP, COUNT)을 생성한다.In step S23, the
제어 출력(DOWN, UP, COUNT)이 접속된 제2 업다운 카운터(90)에 있어서, 기준 출력 전압 목표 상한값(V1)<출력 신호(SS)인 경우에는 제어 출력(DOWN)이 하이 레벨이 되기 때문에, 그 내용이 감분된다. 한편, 기준 출력 전압 목표 하한값(V2)>출력 신호(SS)인 경우에는 제어 출력(UP)이 하이 레벨로 되기 때문에, 그 내용이 증분된다. 즉, 게인 보정값(GT)은 출력 신호(SS)가 기준 출력 전압 목표값(KSM)보다도 큰 경우에는, 제2 기준값(K2)에 대하여 아래쪽으로 보정된 값이 되고, 출력 신호(SS)가 기준 출력 전압 목표값(KSM)보다도 작은 경우에는 제2 기준값(K2)에 대하여 위쪽으로 보정된 값이 된다. 이와 같이 보정 신호(HS)가 제어되고 있기 때문 에, 출력 신호(SS)는 기준 출력 전압 목표값(KSM)에 대하여 수속하게 된다. 보정 신호(HS)가 생성된 후, 다시, 기준 출력 전압 실측값(KSJ)과 기준 출력 전압 목표값(KSM)을 비교하기 위해서 단계 S22로 되돌아간다.In the second up-
단계 S24에 있어서, 증폭 회로(1A)에 검출 신호(S1, S2)가 입력되도록 셀렉터(60)의 전환을 하는 동시에, 게인값(GT1)의 출력이 증폭 회로(1A)의 게인으로 설정되도록 셀렉터(100)의 전환을 하여 보정 신호(HS)를 발생하는 순서를 종료한다.In step S24, the
제1 실시예에 따른 증폭 회로(1A)는 기준 출력 전압 실측값(KSJ)과 상기 기준 출력 전압 목표값(KSM)을 비교하는 출력 전압 비교부를 포함하며, 보정 신호(HS)를 상기 출력 전압 비교부의 결과에 기초하여 생성하여, 기준 출력 전압 실측값(KSJ)이 상기 기준 출력 전압 목표값(KSM)에 일치할 때까지 보정 신호(HS)를 생성한다. 즉, 증폭 특성을 나타내는 값으로서, 소정의 기준 전압값을 입력할 때의 출력 전압값으로 한다. 전류값 등에 비하여, 전압값은 용이하게 정밀도 좋게 측정할 수 있거나, 소정의 전압값을 용이하게 발생할 수 있거나 하는 등 취급이 용이하기 때문에, 증폭 회로(1A)를 간이한 회로로 구성할 수 있다.The
또한, 증폭 회로(1A)는 보정 신호(HS)를 생성할 때에 입력하는 기준 전압(VAB)을 발생하는 미소 전압 생성부(70)를 포함하고 있다. 이 때문에, 증폭 회로(1A)의 외부에서 기준 전압(VAB)을 생성할 필요가 없고, 증폭 회로(1A) 단일체로 게인(G)(증폭 특성)을 보정할 수 있다. 또한, 외부로부터 기준 전압(VAB)을 입력하는 경우에 비하여, 기준 전압(VAB)과 입력 사이의 배선 등을 짧게 할 수 있으므로, 배선 등에 발생하는 유도 노이즈의 영향도 작게 할 수 있다.The amplifying
증폭 회로(1A)에서는 제2 업다운 카운터(90)와 함께 제1 업다운 카운터(40A)도 보정 신호(HS)에 의해 갱신된다. 따라서, 제2 기준값(K2)의 보정을 위해 발생된 보정 신호(HS)를, 특별한 회로를 설치하는 일없이 제1 기준값(K1)의 보정에도 반영할 수 있다.In the
또한, 증폭 회로(1A)에서는, 상한값보다도 더욱 위쪽으로의 보정을 지시하는 보정 신호(HS)가 입력되는 경우, 또는, 하한값보다도 더욱 아래쪽으로의 보정을 지시하는 보정 신호(HS)가 입력되는 경우에는, 보정 신호(HS)가 발생했다고 해도 보정이 불가능이다. 이 때문에, 보정 신호(HS)를 발생하는 상태가 영구히 이어져, 통상 상태로 되돌아가지 않는 이상 상태가 생긴다.In addition, in the
이에 대하여, 증폭 회로(1)에서는, 이 경우에는 고장을 나타내는 고장 신호(ERROR)를 발생한다. 도시하지 않는 제어부에 의해, 고장 신호(ERROR)에 따른 적절한 고장 처리를 함으로써 이상 상태로 빠지는 것을 방지할 수 있다.In contrast, in this case, the amplifying
(제2 실시예)(2nd Example)
도 11에, 제2 실시예에 따른 증폭 회로(1B)를 도시한다.11 shows an amplifying
증폭 회로(1B)는 제1 실시예에 따른 증폭 회로(1A)에 대하여, 증폭 회로(1A)에 있어서의 제1 업다운 카운터(40A) 및 제2 업다운 카운터(90) 대신에, 제1 연산부(40B) 및 제2 연산부(90B)를 갖추고, 증폭 회로(1A)에 있어서의 보정 신호 발생부(30A) 대신에, A/D 변환부(35), 차분 생성부(36) 및 유지부(37)를 갖추는 점에서만 구성이 다르다. 이하에서는, 제1 실시예와 같은 부분에 대해서는 그 설명을 간략하게 하거나 혹은 생략한다.The amplifying
공지의 A/D 컨버터로 이루어지는 A/D 변환부(35)는 출력 신호(SS)를 디지탈치로 변환하여, 기준 출력 전압 실측 디지털값(KSJD)을 차분 생성부(36)에 출력한다. 또한, 공지의 연산 회로로 이루어지는 차분 생성부(36)는 미리 설정된 기준 출력 전압 목표값(KSM)을 기준 출력 전압 실측 디지털값(KSJD)에서 뺀 값을 연산한다. 유지부(37)는 차분 생성부(36)의 연산 결과를 유지하여, 보정 신호(HS2)로서 출력한다.The A /
제1 연산부(40B) 및 제2 연산부(90B)는 입력되는 2개의 신호의 가감산을 행하는 공지의 연산 회로에 의해 구성되어 있다. 제1 연산부(40B)는 제1 기준값 유지부(50)로부터 출력되는 제1 기준값(K1) 및 보정 신호(HS2)를 입력으로 하여 게인값(GT1)을 출력한다. 또한, 제2 연산부(90B)는 제2 기준값 유지부(80)로부터 출력되는 제2 기준값(K2) 및 보정 신호(HS2)를 입력으로 하여, 게인값(GT2)을 출력한다.The
제2 기준값(K2)에 대한 보정을 할 때, 제1 실시예의 증폭 회로(1A)에서는 보정 신호(HS)에 따라서 제2 업다운 카운터(90)를 1씩 변화시키고 있었다. 이 때문에, 기준 출력 전압 목표값(KSM)과 기준 출력 전압 실측값(K)이 멀리 떨어져 있는 경우에는 보정을 완료할 때까지 시간이 필요하게 된다.When correcting the second reference value K2, the second up-
이에 대하여, 제2 실시예의 증폭 회로(1B)에서는, 제2 기준값(K2)에 대한 다중치의 보정 신호(HS2)를 가감산함으로써 1회의 단계로 보정을 행할 수 있다. 이 때문에, 보정에 걸리는 시간의 단축을 도모할 수 있다.In contrast, in the amplifying
(제3 실시예)(Third Embodiment)
도 12는 제3 실시예에 따른 증폭 회로(1C)를 도시한 것이다.Fig. 12 shows an
증폭 회로(1C)는 제1 실시예에 따른 증폭 회로(1A)에 대하여, 새롭게 기준 전압 발생부(38)를 갖추는 점과, 증폭 회로(1A)에 있어서의 제2 기준값 유지부(80), 제2 업다운 카운터(90) 및 셀렉터(100)를 갖추고 있지 않은 점에서만 구성이 다르다. 이하에서는, 제1 실시예와 같은 부분에 대해서는 그 설명을 간략하게 하거나 혹은 생략한다.The
기준 전압 발생부(38)는 제1 기준값(K1) 및 기준 전압(VAB)에 기초하여 기준 출력 전압 목표값(KSM)을 산출하여, 기준 출력 전압 목표값(KSM){기준 출력 전압 목표 상한값(V1) 및 기준 출력 전압 목표 하한값(V2)에 끼워지는 범위}을 보정 신호 발생부(30A)에 출력한다.The
보정 신호 발생부(30A)는 실시예 1과 마찬가지로, 기준 출력 전압 실측값(KSJ)과 기준 출력 전압 목표 상한값(V1) 및 기준 출력 전압 목표 하한값(V2)을 각각 비교하고, 그 결과에 기초하여 보정 신호(HS)를 출력한다.The
그런데, 기준 출력 전압 목표값(KSM)은 기준 전압(VAB)에 소정의 게인 목표치(GM)를 곱해 고유하게 얻어지는 전압값이다.By the way, the reference output voltage target value KSM is a voltage value uniquely obtained by multiplying the reference voltage VAB by a predetermined gain target value GM.
실시예 1에 따른 증폭 회로(1)에서는 게인 목표값(GM)으로서, 소정의 고정값인 제2 기준값(K2)을 이용하고 있다. 따라서, 기준 출력 전압 목표값(KSM){기준 출력 전압 목표 상한값(V1) 및 기준 출력 전압 목표 하한값(V2)에 끼워지는 범위}에는, 제2 기준값(K2)에 기준 전압(VAB)을 곱해 얻어진 고정값을 설정한다.In the
한편, 게인 목표값(GM)으로서 제1 기준값(K1)을 이용하고 있는 것도 생각할 수 있다. 그런데, 제1 기준값(K1)은 출하시에 결정되는 값이기 때문에, 미리 기준 출력 전압 목표값(KSM)에 고정값을 설정할 수 없었다.On the other hand, it is also conceivable to use the first reference value K1 as the gain target value GM. By the way, since the 1st reference value K1 is a value determined at the time of shipment, it was not possible to set a fixed value to the reference output voltage target value KSM in advance.
이에 대하여, 실시예 3에 따른 증폭 회로(1C)에서는, 제1 기준값(K1) 및 기준 전압(VAB)에 기초하여, 기준 출력 전압 목표값(KSM)을 산출하는 기준 전압 발생부(38)가 포함되어 있기 때문에, 제1 기준값(K1)에 따라서 기준 출력 전압 목표값(KSM)을 설정할 수 있다. 따라서, 제1 실시예의 증폭 회로(1C)에서는 필요하게 된 제2 기준값(K2)을 저장하는 제2 기준값 유지부(80), 제2 기준값(K2)에 대하여 보정 신호(HS)에 기초하여 보정하는 제2 업다운 카운터(90) 및 게인 보정값(GT)을 전환하는 셀렉터(100)를 생략할 수 있어, 이 부분에 대해서는 간이한 구성으로 할 수 있다.In contrast, in the amplifying
또한, 증폭 회로(1C)에서는, 제1 기준값(K1)을 보정하는 부분에 공지의 업다운 카운터인 제1 업다운 카운터(40A)를 이용하고 있다. 이 때문에, 보정을 위한 연산을 하는 연산 회로 등을 이용하는 경우에 비하여 간이한 회로로 할 수 있다.In the amplifying
한편, 기준 출력 전압 목표값(KSM)을 생성하는 수단으로서, 제3 실시예에 있어서의 제1 기준값(K1) 및 기준 전압(VAB)에 기초하여 산출하는 기준 전압 발생부(38) 대신에, 미리 산출된 기준 출력 전압 목표값(KSM)을 유지하는 기준 출력 전압 목표치 유지부를 이용할 수도 있다. 이 경우에는 예컨대, 출하 시험 장치(3)(도 1)에 있어서, 제1 기준값(K1)을 결정하고, 저장할 때, 이 기준 출력 전압 목표값 유지부에도, 산출한 기준 출력 전압 목표값(KSM)을 저장하면 된다.On the other hand, as a means for generating the reference output voltage target value KSM, instead of the
한편, 본 발명은 상기 실시예에 한정되는 것이 아니라, 본 발명의 취지를 일탈하지 않는 범위 내에서 여러 가지 개량, 변형이 가능한 것은 물론이다.In addition, this invention is not limited to the said Example, Of course, various improvement and modification are possible in the range which does not deviate from the meaning of this invention.
예컨대, 제1 실시예∼제3 실시예에서는, 증폭부에 대해, 귀환 저항의 저항값을 조정하여 행하는 게인 보정과 마찬가지로, 오프셋에 인가하는 전압을 조정하면, 오프셋 보정을 하는 것도 가능하다. 본 발명은 이러한 오프셋 보정을 행하는 경우, 혹은 게인 보정 및 오프셋 보정을 동시에 행하는 경우에 관해서도 적용된다.For example, in the first to third embodiments, the offset correction can be performed by adjusting the voltage applied to the offset in the same manner as the gain correction performed by adjusting the resistance value of the feedback resistor to the amplifier. The present invention is also applicable to the case of performing such offset correction or to simultaneously performing gain correction and offset correction.
또, 제1 실시예∼제3 실시예에 있어서는, 증폭부에 연산 증폭기를 이용하여 구성하는 증폭 회로에 대해서 설명했지만, 본 발명은 이것에 한정되는 것이 아니라, 바이폴라 트랜지스터, FET 소자 등을 이용하여 구성하여 같은 식으로 기능하는 것을 이용한 것에 대해서도 적용할 수 있다.Incidentally, in the first to third embodiments, the amplifying circuit constituted by using the operational amplifier in the amplifying unit has been described, but the present invention is not limited to this, but using a bipolar transistor, a FET element, or the like. The present invention can also be applied to those using a structure that functions in the same manner.
또, 본 발명에 있어서, 센서 및 증폭 회로의 구성 형태에 제한은 없으며, 예컨대 센서 및 증폭 회로가 하나의 기판에 탑재되어 모듈을 구성하는 경우에도 당연히 적용된다.In addition, in this invention, there is no restriction | limiting in the structure form of a sensor and an amplification circuit, For example, it applies naturally also when a sensor and an amplification circuit are mounted in one board | substrate and comprise a module.
여기서, 본 발명의 기술 사상에 의해, 배경기술에 있어서의 과제를 해결하기 위한 수단을 이하에 열기한다.Here, with the technical idea of this invention, the means for solving the subject in background art is listed below.
(부기 1) 센서의 검출 신호를 입력으로 수신하고 증폭 특성을 가변으로 설정하는 증폭 회로로서, 상기 센서에 기준 물리량이 입력된 상태인 기준 입력 상태를 검출할 때, 출력 신호를 소정의 검출 기준 출력 전압이 되게 하는 증폭 특성으로 설정하는 제1 기준값을 유지하는 제1 기준값 유지부와, 소정의 증폭 특성 설정값이 설정될 때의 입출력 특성의 측정값을 증폭 특성 실측값으로 할 때, 상기 증폭 특성 설정값을 상기 증폭 특성 실측값에서 뺀 값을 축소시키는 보정 신호를 생성하는 보정 신호 생성부와, 상기 제1 기준값을 상기 보정 신호에 기초하여 보정하는 제1 증폭 특성 보정부를 구비하는 증폭 회로.(Appendix 1) An amplifying circuit which receives a detection signal of a sensor as an input and sets the amplification characteristic to a variable, wherein when detecting a reference input state in which a reference physical quantity is input to the sensor, an output signal is output to a predetermined detection reference output. A first reference value holding section for holding a first reference value set to an amplifying characteristic that causes a voltage, and when the measured value of the input / output characteristic when a predetermined amplifying characteristic setting value is set is an amplifying characteristic measured value, the amplifying characteristic And an amplifying signal generating section for generating a correction signal for reducing a value obtained by subtracting a set value from the amplifying characteristic measured value, and a first amplifying characteristic correcting section for correcting the first reference value based on the correction signal.
(부기 2) 부기 1에 기재한 증폭 회로에 있어서, 소정의 증폭 특성 설정값이 설정될 때의 입출력 특성에 대하여 소정의 기준 전압값을 입력하여 얻어지는 출력 전압값이 기준 출력 전압 실측값으로 되고, 상기 증폭 특성 설정값과 상기 기준 전압값 간의 관계로부터 고유하게 유도되는 전압값이 기준 출력 전압 목표값으로 될 때, 상기 보정 신호 생성부는 상기 기준 출력 전압 실측값과 상기 기준 출력 전압 목표값을 비교하는 출력 전압 비교부를 포함하고, 상기 보정 신호를, 상기 출력 전압 비교부의 결과에 기초하여, 상기 기준 출력 전압 실측값이 상기 기준 출력 전압 목표값에 일치할 때까지 생성하는 것인 증폭 회로.(Supplementary Note 2) In the amplifying circuit described in
(부기 3) 부기 2에 기재한 증폭 회로로서, 상기 기준 전압값의 기준 전압을 발생하는 기준 전압 발생부와, 상기 센서의 검출 신호와 상기 기준 전압 중 하나를 입력으로 선택하고, 상기 보정 신호가 생성될 때는 상기 기준 전압을 선택하는 입력 선택부를 더 포함하는 증폭 회로.(Supplementary Note 3) An amplifying circuit according to Supplementary Note 2, wherein the reference voltage generator which generates the reference voltage of the reference voltage value, one of the detection signal of the sensor and the reference voltage are selected as inputs, and the correction signal is And an input selector for selecting the reference voltage when generated.
(부기 4) 부기 2에 기재한 증폭 회로로서, 소정의 제2 기준값을 유지하는 제2 기준값 유지부와, 상기 제2 기준값을 상기 보정 신호에 기초하여 보정하는 제2 증폭 특성 보정부와, 상기 제1 증폭 특성 보정부의 출력과 상기 제2 증폭 특성 보정부의 출력 중 하나를 증폭 특성으로서 선택적으로 설정하여, 상기 보정 신호가 생성될 때는 상기 제2 증폭 특성 보정부의 출력을 선택하는 증폭 특성 선택부를 더 포함하고, 상기 증폭 특성 설정값은 상기 제2 기준값이며, 상기 기준 출력 전압 목표값은 상기 제2 기준값과 상기 기준 전압값 간의 관계로부터 미리 유도되어 설정 되는 것인 증폭 회로.(Supplementary Note 4) The amplifying circuit described in Supplementary Note 2, comprising: a second reference value holding unit for holding a predetermined second reference value, a second amplifying characteristic correction unit for correcting the second reference value based on the correction signal, and An amplifying characteristic for selectively setting one of an output of the first amplifying characteristic corrector and an output of the second amplifying characteristic correcting unit as an amplifying characteristic to select an output of the second amplifying characteristic correcting unit when the correction signal is generated; And a selector, wherein the amplification characteristic setting value is the second reference value, and the reference output voltage target value is derived in advance from a relationship between the second reference value and the reference voltage value.
(부기 5) 부기 4에 기재한 증폭 회로로서, 상기 제1 증폭 특성 보정부는, 상기 보정 신호가 생성되기에 앞서서, 상기 제1 기준값을 저장하고, 상기 보정 신호에 기초해서 위쪽 또는 아래쪽으로 카운트하여 보정 결과를 출력하는 제1 업다운 카운터를 포함하며, 상기 제2 증폭 특성 보정부는, 상기 보정 신호가 생성되기에 앞서서 상기 제2 기준값을 저장하고 상기 보정 신호에 기초해서 위쪽 또는 아래쪽으로 카운트하여 보정 결과를 출력하는 제2 업다운 카운터를 포함하는 것인 증폭 회로.(Supplementary Note 5) The amplification circuit described in Supplementary Note 4, wherein the first amplification characteristic correction unit stores the first reference value before counting the correction signal, and counts up or down based on the correction signal. And a first up-down counter for outputting a correction result, wherein the second amplification characteristic correction unit stores the second reference value before counting the correction signal and counts upward or downward based on the correction signal to correct the correction result. And a second up-down counter for outputting the amplification circuit.
(부기 6) 부기 2에 기재한 증폭 회로로서, 상기 증폭 특성 설정값은 상기 제1 기준값이고, 상기 보정 신호 생성부는 상기 제1 기준값 및 상기 기준 전압값에 기초해서 산출하여 얻어지는 상기 기준 출력 전압 목표값을 생성하는 기준 출력 전압 목표값 생성부를 포함하는 것인 증폭 회로. (Supplementary Note 6) The amplification circuit described in Supplementary Note 2, wherein the amplification characteristic setting value is the first reference value, and the correction signal generating unit calculates the reference output voltage target obtained based on the first reference value and the reference voltage value. And a reference output voltage target value generator for generating a value.
(부기 7) 부기 6에 기재한 증폭 회로로서, 상기 보정 신호가 생성되기에 앞서서 상기 제1 기준값을 저장하고 상기 보정 신호에 기초해서 위쪽 또는 아래쪽으로 카운트하여 보정 결과를 출력하는 제1 업다운 카운터를 포함하는 것인 증폭 회로.(Supplementary Note 7) An amplifying circuit according to Supplementary Note 6, wherein a first up-down counter for storing the first reference value and counting up or down based on the correction signal and outputting a correction result before generating the correction signal. An amplifying circuit comprising.
(부기 8) 부기 1에 기재한 증폭 회로로서, 상기 제1 증폭 특성 보정부의 출력이 소정의 상한값이고, 위쪽으로의 상기 보정 신호가 입력되는 경우, 또는 상기 제1 증폭 특성 보정부의 출력이 소정의 하한값이고, 아래쪽으로의 상기 보정 신호가 입력되는 경우에는, 고장을 나타내는 고장 신호를 발생하는 고장 신호 검출부를 더 포함하는 증폭 회로.(Supplementary Note 8) The amplifying circuit described in
(부기 9) 센서의 검출 신호를 입력으로 수신하고 증폭 특성을 가변으로 설정히는 증폭 회로의 제어 방법으로서, 상기 센서에 기준 물리량이 입력된 상태인 기준 입력 상태를 검출할 때, 출력 신호를 소정의 검출 기준 출력 전압이 되게 하는 증폭 특성으로 설정하는 제1 기준값을 유지하는 단계와, 소정의 증폭 특성 설정값이 설정될 때의 입출력 특성의 측정값을 증폭 특성 실측값으로 할 때, 상기 증폭 특성 설정값을 상기 증폭 특성 실측값에서 뺀 값을 축소시키는 보정 신호를 생성하는 단계와, 상기 제1 기준값을 상기 보정 신호에 기초하여 보정하는 단계를 구비하는 증폭 회로의 제어 방법.(Appendix 9) A control method of an amplifier circuit which receives a detection signal of a sensor as an input and sets the amplification characteristic to variable, wherein the output signal is predetermined when a reference input state in which a reference physical quantity is input to the sensor is detected. Maintaining a first reference value set to an amplification characteristic that results in a detection reference output voltage; and setting the amplification characteristic when the measured value of the input / output characteristic when a predetermined amplification characteristic setting value is set as the amplification characteristic actual value. Generating a correction signal for reducing a value obtained by subtracting a value from the amplification characteristic measured value; and correcting the first reference value based on the correction signal.
(부기 10) 부기 9에 기재한 증폭 회로의 제어 방법으로서, 소정의 증폭 특성 설정값이 설정될 때의 입출력 특성에 대하여 소정의 기준 전압값을 입력하여 얻어지는 출력 전압값을 기준 출력 전압 실측값으로 하고, 상기 증폭 특성 설정값과 상기 기준 전압값 간의 관계로부터 고유하게 유도되는 전압값이 기준 출력 전압 목표값으로 될 때, 상기 제1 기준값을 보정하는 단계는 상기 기준 출력 전압 실측값과 상기 기준 출력 전압 목표값을 비교하는 단계를 포함하며, 상기 제1 기준값을 보정하는 단계는 상기 기준 출력 전압 실측값이 상기 기준 출력 전압 목표값에 일치할 때까지 실행하는 것인 증폭 회로의 제어 방법. (Appendix 10) A control method of the amplifying circuit described in Appendix 9, wherein the output voltage value obtained by inputting a predetermined reference voltage value for input / output characteristics when a predetermined amplification characteristic setting value is set as a reference output voltage measured value. And when the voltage value uniquely derived from the relationship between the amplification characteristic set value and the reference voltage value becomes a reference output voltage target value, correcting the first reference value comprises: the reference output voltage measured value and the reference output value. And comparing a voltage target value, wherein correcting the first reference value is performed until the reference output voltage measured value matches the reference output voltage target value.
(부기 11) 부기 10에 기재한 증폭 회로의 제어 방법으로서, 상기 기준 전압값의 기준 전압을 발생하는 단계와, 상기 센서의 검출 신호와 상기 기준 전압 중 하나를 입력으로서 선택하고, 상기 보정 신호가 생성될 때에는 상기 기준 전압을 선택하는 단계를 더 포함하는 증폭 회로의 제어 방법.(Supplementary Note 11) A control method of the amplifying circuit described in
(부기 12) 부기 10에 기재한 증폭 회로의 제어 방법으로서, 소정의 제2 기준값을 유지하는 단계와, 상기 제2 기준값을 상기 보정 신호에 기초하여 보정하는 단계와, 상기 제1 증폭 특성 보정부의 출력과 상기 제2 증폭 특성 보정부의 출력 중 하나를 증폭 특성으로서 선택적으로 설정하고, 상기 보정 신호가 생성될 때에는 상기 제2 증폭 특성 보정부의 출력을 선택하는 단계를 더 포함하고, 상기 증폭 특성 설정값은 상기 제2 기준값이며, 상기 기준 출력 전압 목표값은 상기 제2 기준값과 상기 기준 전압값 간의 관계로부터 미리 유도되어 설정되는 것인 증폭 회로의 제어 방법.(Supplementary Note 12) A control method of the amplifying circuit described in
(부기 13) 부기 10에 기재한 증폭 회로의 제어 방법으로서, 상기 증폭 특성 설정값은 상기 제1 기준값이고, 상기 보정 신호를 발생하는 단계는 상기 제1 기준값 및 상기 기준 전압값에 기초해서 상기 기준 출력 전압 목표값을 연산하는 단계를 포함하는 것인 증폭 회로의 제어 방법. (Supplementary Note 13) The control method of the amplifier circuit according to
(부기 14) 부기 9에 기재한 증폭 회로의 제어 방법으로서, 상기 제1 증폭 특성 보정부의 출력이 소정의 상한값이고, 위쪽으로의 상기 보정 신호가 입력되는 경우, 또는, 상기 제1 증폭 특성 보정부의 출력이 소정의 하한값이고, 아래쪽으로의 상기 보정 신호가 입력되는 경우에는, 고장을 나타내는 고장 신호를 발생하는 단계를 포함하는 더 증폭 회로의 제어 방법.(Supplementary Note 14) The control method of the amplifying circuit described in Supplementary Note 9, wherein the output of the first amplification characteristic correction unit is a predetermined upper limit value, and the correction signal is input upward, or the first amplification characteristic complement. And generating a failure signal indicative of a failure when the output of the government is at a predetermined lower limit and the correction signal downward is input.
본 발명의 증폭 회로 및 그 제어 방법에 따르면, 시간 경과에 따른 변화나 온도 변화에 의한 영향을 억제하는 증폭 회로로 할 수 있다.According to the amplification circuit and control method thereof of the present invention, it is possible to obtain an amplifying circuit which suppresses the influence of changes over time or changes in temperature.
Claims (10)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2005-00075589 | 2005-03-16 | ||
JP2005075589A JP4368321B2 (en) | 2005-03-16 | 2005-03-16 | Amplifier circuit and control method of amplifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060101161A KR20060101161A (en) | 2006-09-22 |
KR100766352B1 true KR100766352B1 (en) | 2007-10-15 |
Family
ID=37009677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050069247A KR100766352B1 (en) | 2005-03-16 | 2005-07-29 | Amplifier circuit and control method thereof |
Country Status (3)
Country | Link |
---|---|
US (1) | US7345536B2 (en) |
JP (1) | JP4368321B2 (en) |
KR (1) | KR100766352B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7428496B1 (en) * | 2001-04-24 | 2008-09-23 | Amazon.Com, Inc. | Creating an incentive to author useful item reviews |
CN101847378B (en) * | 2009-03-27 | 2012-07-04 | 北京京东方光电科技有限公司 | Source driving chip |
CN103246304B (en) * | 2012-02-06 | 2016-08-24 | 炬芯(珠海)科技有限公司 | A kind of sheet internal reference voltage generative circuit, generation chip and the method for generation |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4133008A (en) * | 1977-03-14 | 1979-01-02 | Rapicom Inc. | Automatic illumination compensation circuit |
JPH07192879A (en) * | 1993-12-24 | 1995-07-28 | Dainippon Printing Co Ltd | Illuminance correcting amplifier |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0685940A (en) | 1992-08-31 | 1994-03-25 | Toshiba Corp | Remote monitor system for elevator |
JPH06177780A (en) * | 1992-12-07 | 1994-06-24 | Uniden Corp | Transmission output stabilizing circuit |
JP4027822B2 (en) * | 2003-03-11 | 2007-12-26 | 松下電器産業株式会社 | AGC circuit |
-
2005
- 2005-03-16 JP JP2005075589A patent/JP4368321B2/en not_active Expired - Fee Related
- 2005-07-15 US US11/181,775 patent/US7345536B2/en active Active
- 2005-07-29 KR KR1020050069247A patent/KR100766352B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4133008A (en) * | 1977-03-14 | 1979-01-02 | Rapicom Inc. | Automatic illumination compensation circuit |
JPH07192879A (en) * | 1993-12-24 | 1995-07-28 | Dainippon Printing Co Ltd | Illuminance correcting amplifier |
Also Published As
Publication number | Publication date |
---|---|
KR20060101161A (en) | 2006-09-22 |
US20060208795A1 (en) | 2006-09-21 |
JP2006261973A (en) | 2006-09-28 |
US7345536B2 (en) | 2008-03-18 |
JP4368321B2 (en) | 2009-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7304534B2 (en) | Amplifier arrangement, and method for compensating for an offset | |
JP5715148B2 (en) | Digital charge amplifier and method for converting a charge signal into a digital signal | |
US9899989B2 (en) | Calibration circuit, integrated circuit having calibration circuit, and calibration method | |
US20140145702A1 (en) | Constant current generating circuit using on-chip calibrated resistor and related method thereof | |
US7795944B2 (en) | Low-offset input circuit including amplifier circuit to correct circuit characteristics to cancel offset of the input circuit | |
US7857505B2 (en) | Method and circuit for correcting sensor temperature dependency characteristic | |
KR100766352B1 (en) | Amplifier circuit and control method thereof | |
KR20030086112A (en) | DC offset compensation circuit and method of closed loop operational amplifier | |
US12055418B2 (en) | Method and sensor system with integrated calibration mechanism | |
US20100158082A1 (en) | Transducer | |
US20090033534A1 (en) | Analog-to-digital converter for converting input analog signal into digital signal through multiple conversion processings | |
JP2009033638A (en) | Amplifier circuit | |
US10998913B2 (en) | Switching circuit for checking an analog input circuit of an A/D converter | |
US8289064B2 (en) | Differential offset calibration circuit | |
US6963238B2 (en) | Level shift circuit | |
US11513156B2 (en) | Voltage determinator and voltage determination system | |
JP4163570B2 (en) | A / D converter | |
US9825613B1 (en) | Resistor calibration system | |
JP2010085319A (en) | Sensor signal detection circuit, ratiometric correction circuit, and sensor device | |
CN115079758B (en) | Current output module | |
US20240223173A1 (en) | Multi-gain stage circuit and associated calibration method | |
KR20120066708A (en) | Hall ic with temperature compensation function | |
JP5115211B2 (en) | Impedance adjustment circuit and impedance adjustment method | |
TW202427948A (en) | Multi-gain stage and associated calibration method | |
US20040113605A1 (en) | Test device of A/D converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130926 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140923 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |