KR100765606B1 - Producing method of mask and patterning method thereby - Google Patents

Producing method of mask and patterning method thereby Download PDF

Info

Publication number
KR100765606B1
KR100765606B1 KR1020060102086A KR20060102086A KR100765606B1 KR 100765606 B1 KR100765606 B1 KR 100765606B1 KR 1020060102086 A KR1020060102086 A KR 1020060102086A KR 20060102086 A KR20060102086 A KR 20060102086A KR 100765606 B1 KR100765606 B1 KR 100765606B1
Authority
KR
South Korea
Prior art keywords
pattern
mask
phase inversion
exposure
patterns
Prior art date
Application number
KR1020060102086A
Other languages
Korean (ko)
Inventor
이준석
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060102086A priority Critical patent/KR100765606B1/en
Application granted granted Critical
Publication of KR100765606B1 publication Critical patent/KR100765606B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

A method for forming a semiconductor mask pattern and a method for forming a pattern using the same are provided to improve the pattern resolution by using a double exposure method. A fine auxiliary pattern(13) is formed in a rectangular shape on a mask having a metal layer. The fine subsidiary pattern has a phase inverse pattern, without having a light shield portion. The fine auxiliary pattern is located to improve the resolution of the mask pattern. Three subsidiary patterns(11) are formed in a center of the rectangular pattern of the fine auxiliary pattern. The fine auxiliary patterns of the center portion and boarder portion are spaced apart from each other by a predetermined interval.

Description

반도체 마스크 패턴 제작 방법 및 이를 이용한 패턴 형성 방법{Producing method of mask and patterning method thereby}Semiconductor mask pattern manufacturing method and pattern formation method using the same {Producing method of mask and patterning method hence}

도 1은 원하는 패턴의 모양을 나타낸 도면,1 is a view showing the shape of the desired pattern,

도 2는 종래기술에 의해 도 1을 실제 패터닝한 모양을 나타내는 도면,2 is a view showing the actual patterned pattern of Figure 1 by the prior art,

도 3은 본 발명의 일 실시예로서의 바이너리 마스크 도면,3 is a binary mask diagram as an embodiment of the present invention;

도 4는 본 발명의 일 실시예로서의 위상반전 마스크 도면,4 is a phase inversion mask diagram as an embodiment of the present invention;

도 5는 도 3의 바이너리 마스크와 도 4의 위상반전 마스크를 정렬시킨 것을 보여주는 도면,5 is a view illustrating aligning the binary mask of FIG. 3 and the phase inversion mask of FIG. 4;

도 6은 도 5에서의 A-B 단면의 위상과 진폭을 보여주는 도면,6 is a view showing the phase and amplitude of the A-B cross section in FIG.

도 7은 도 3의 바이너리 마스크와 도 4의 위상반전 마스크로 형성된 패턴을 보여주는 도면이다. 7 is a diagram illustrating a pattern formed of the binary mask of FIG. 3 and the phase inversion mask of FIG. 4.

본 발명은 반도체 마스트 패턴 제작방법 및 이를 이용한 패턴 형성 방법에 관한 것으로서, 상세하게는 바이너리 마스크와 위상반전마스크의 장점을 극대화한 이중노광방식을 통해 패턴 해상력을 향상시킨 반도체 마스크 패턴 제작방법 및 이를 이용한 패턴 형성 방법에 관한 것이다.The present invention relates to a method for fabricating a semiconductor mast pattern and a pattern forming method using the same, in detail, a method for fabricating a semiconductor mask pattern having improved pattern resolution through a double exposure method in which the advantages of a binary mask and a phase inversion mask are maximized. It relates to a pattern formation method.

반도체 노광 기술은 마스크 설계를 정교하게 해줌으로써 마스크로 투광되어 나오는 빛의 양을 적절히 조절할 수 있게 되었다. 특히 이러한 기술로는 제조 장치가 갖고 있는 기술적인 한계를 극복할 수 있도록 새로운 감광제의 개발, 고구경(High Numerical Aperture) 렌즈를 장착한 스캐너(Scanner)의 개발, 변형 마스크 기술의 개발 등이 있다. 특히 광학 근접 보상(Optical Proximity Correction) 기술은 종래의 광학 노광 제조 장치가 안고 있는 기술적인 한계를 극복하는데 많은 도움을 주었다.Semiconductor exposure technology allows precise control of the mask design so that the amount of light projected onto the mask can be controlled appropriately. In particular, such technologies include the development of new photosensitizers, the development of scanners equipped with high numerical aperture lenses, and the development of modified mask technology to overcome the technical limitations of manufacturing devices. In particular, optical proximity correction technology has helped to overcome the technical limitations of the conventional optical exposure manufacturing apparatus.

특히, DRAM개발의 원가절감에 기여함은 물론 파운더리 마켓(Foundry Market)의 경쟁을 가속화시키는데 결정적인 동기를 제공하였다. 논리소자와 같이 반복적이지 않고 불규칙적인 패턴 배열을 갖는 제품들은 광학 해상 한계를 극복하면서, 동시에 빠른 시간 내에 매우 섬세한 패터닝을 가능하게 하였다. 이는 광학 왜곡 현상을 효과적으로 극복하면서 초미세 패턴의 가공능력을 향상시켰고, 광학 노광 장치가 안고 있는 빛의 왜곡 현상을 보상할 수 있게 되었다. In particular, it contributed to the cost reduction of DRAM development and provided a decisive motive for accelerating competition in the foundry market. Products with non-repetitive and irregular pattern arrangements, such as logic devices, have overcome the optical resolution limitations, while at the same time enabling very fine patterning. This effectively overcomes the optical distortion phenomenon while improving the processing ability of the ultra fine pattern, it is possible to compensate for the distortion of light contained in the optical exposure apparatus.

특히 최근 원자외선파장(248nm or 194 nm Wavelength)의 빛에 감광력이 뛰어난 화학증폭형 레지스트의 개발로 더욱 해상도를 증가시킬 수 있는 실질적인 기 술들이 등장하였다. 특히 광학 근접 보상기술은 John L. Nistler et al., "Large area optical design rule checker for Logic PSM application" SPIE Vol.2254 Photomask and X-Ray Mask Technology(1994)에 의해 발표되면서 마스크 자체에 대한 효과가 검증되었다. 특히, 위상 반전 마스크(PSM)와 바이너리 마스크(Binary Mask)의 해상 능력 차이가 커지면서 최근 마스크에 의한 패터닝 개선 방법이 널리 사용되고 있다. In particular, the development of a chemically amplified resist having excellent photosensitivity to light of far ultraviolet wavelength (248 nm or 194 nm Wavelength) has emerged a practical technology that can further increase the resolution. In particular, the optical proximity compensation technique was published by John L. Nistler et al., "Large area optical design rule checker for Logic PSM application" SPIE Vol. 2254 Photomask and X-Ray Mask Technology (1994), Verified. In particular, as the difference in resolution capability between the phase inversion mask (PSM) and the binary mask (Binary Mask) increases, the method of improving the patterning by the mask has been widely used in recent years.

도 1은 원하는 패턴의 모양을 나타낸 도면이고, 도 2는 종래기술에 의해 실제 패터닝한 모습을 보여주는 도면이다. 1 is a view showing the shape of the desired pattern, Figure 2 is a view showing the actual patterned state by the prior art.

도 1과 같이 컨택트 레이어(Contact Layer)(2)와 정렬되는 메탈 레이어(Metal Layer)(1)가 배치될 때, 메탈 레이어에 광학 해상 한계가 발생하게 된다. 이는 도 2와 같이 컨택트 레이어(2)에 대해 메탈 레이어(1)의 패터닝시 메탈 레이어(1)가 컨택트(2)를 모두 덮지 못하는 문제가 발생하게 된다. 또한 광 근접 효과 때문에 메탈과 메탈의 연결부가 가늘어지는 노치(Notch)현상이 발생하게 된다. When the metal layer 1 is aligned with the contact layer 2 as shown in FIG. 1, an optical resolution limit occurs in the metal layer. This causes a problem that the metal layer 1 does not cover all of the contacts 2 when the metal layer 1 is patterned with respect to the contact layer 2 as shown in FIG. 2. In addition, due to the optical proximity effect, a notch phenomenon in which the connection between the metal and the metal is thinned occurs.

본 발명은 상기된 문제점을 해결하기 위하여 안출된 것으로서, 광학 근접 효과를 억제할 수 있도록 하기 위한 마스크 패턴 제작 방법 및 노광 방법에 관한 것으로 위상 반전효과와 바이너리 마스크의 효과를 극대화하기 위한 반도체 마스크 패턴 제작 방법 및 이를 이용한 패턴 형성 방법을 제공함에 그 목적이 있다.The present invention has been made to solve the above problems, and relates to a mask pattern manufacturing method and an exposure method for suppressing the optical proximity effect, the semiconductor mask pattern manufacturing to maximize the effect of the phase reversal effect and binary mask Its purpose is to provide a method and a pattern forming method using the same.

본 발명에 의한 반도체 마스크 패턴 제작 방법은 반도체 마스크 패턴을 제작함에 있어서, 불투명 바이너리 마스크와 위상 반전 마스크를 제작하되, 상기 위상 반전 마스크는 노광 파장에 대해 한계 해상 이하의 미세 패턴을 갖는 위상 반전 패턴을 포함하고 있으며, 상기 불투명 패턴 조합을 갖는 바이너리 마스크와 정렬되며, 상기 위상 반전 패턴은 최외곽과 중심부에 각각 배치되는 것을 특징으로 한다.In the method of fabricating a semiconductor mask pattern according to the present invention, in manufacturing a semiconductor mask pattern, an opaque binary mask and a phase inversion mask are fabricated, wherein the phase inversion mask has a phase inversion pattern having a fine pattern below a limit resolution with respect to an exposure wavelength. And a binary mask having the combination of the opaque patterns, wherein the phase reversal pattern is disposed at the outermost and central portions, respectively.

본 발명의 다른 바람직한 특징에 의하면, 상기 미세패턴은 2 내지 20개의 동일 선폭 조합으로 이루어진 것을 특징으로 한다.According to another preferred feature of the invention, the fine pattern is characterized in that consisting of 2 to 20 of the same line width combination.

본 발명의 다른 바람직한 특징에 의하면, 상기 미세패턴의 조합은 불투명 패턴의 조합을 벗어나지 않는 것을 특징으로 한다.According to another preferred feature of the invention, the combination of the fine pattern is characterized in that it does not leave the combination of the opaque pattern.

본 발명에 의한 마스크 패턴 형성방법은 1차적으로 주노광 에너지의 40~60%의 노광에너지를 사용하여 상기 불투명 바이너리 마스크(또는 위상반전마스크)로 노광을 하고, 2차적으로 주노광 에너지의 40~60%의 노광에너지를 사용하여 위상반전마스크(또는 불투명 바이너리 마스크)로 노광하는 것을 특징으로 한다.The mask pattern forming method according to the present invention primarily exposes 40 to 60% of the main exposure energy using the opaque binary mask (or phase inversion mask), and secondly to 40 to the main exposure energy. Exposure using a phase inversion mask (or opaque binary mask) using 60% of the exposure energy.

이하 예시도면에 의거하여 본 발명의 일실시예에 대한 구성 및 작용을 상세히 설명한다. 다만, 아래의 실시예는 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 충분히 이해할 수 있도록 제공되는 것이지, 본 발명의 범위가 다음에 기술되는 실시예에 의해 한정되는 것은 아니다.Hereinafter, the configuration and operation of an embodiment of the present invention will be described in detail with reference to the accompanying drawings. However, the following examples are provided to enable those skilled in the art to fully understand the present invention, but the scope of the present invention is not limited by the embodiments described below.

도 3은 내지 도 7은 본 발명의 실시예에 관한 도면인데, 도 3은 본 발명의 일 실시예로서의 바이너리 마스크 도면이고, 도 4는 본 발명의 일 실시예로서의 위상반전 마스크 도면이며, 도 5는 도 3의 바이너리 마스크와 도 4의 위상반전 마스크를 정렬시킨 것을 보여주는 도면이다. 또한 도 6은 도 5에서의 A-B 단면의 위상과 진폭을 보여주는 도면이고, 도 7은 도 3의 바이너리 마스크와 도 4의 위상반전 마스크로 형성된 패턴을 보여주는 도면이다. 3 to 7 are views of an embodiment of the present invention, FIG. 3 is a binary mask diagram as an embodiment of the present invention, FIG. 4 is a phase inversion mask diagram as an embodiment of the present invention, and FIG. 3 shows the alignment of the binary mask of FIG. 3 and the phase inversion mask of FIG. 4. 6 is a view showing the phase and amplitude of the A-B cross section in FIG. 5, FIG. 7 is a view showing a pattern formed by the binary mask of FIG. 3 and the phase inversion mask of FIG.

도 3과 같이 차광부로 형성된 메탈 레이어(1)를 형성한 마스크를 제작한다. As shown in FIG. 3, a mask in which the metal layer 1 formed of the light blocking part is formed is manufactured.

도 4와 같이 도 3의 형태를 갖는 미세보조패턴(13)으로 사각형 패턴의 외곽부를 형성한다. 이러한 미세보조 패턴(13)은 위상 반전 패턴(180도, 투과율 100%)으로 구성되어 있으며, 차광부를 갖지는 않는다. As shown in FIG. 4, the outer portion of the rectangular pattern is formed of the micro auxiliary pattern 13 having the shape of FIG. 3. The micro auxiliary pattern 13 is composed of a phase inversion pattern (180 degrees, transmittance 100%) and does not have a light shielding portion.

상기된 미세보조패턴(13)은 마스크 패턴의 해상도를 향상시키기 위하여 배치되는 것으로, 상기된 미세보조패턴(13)은 반도체 마스크 상에는 존재하지만, 노광후에는 반도체 기판상에는 만들어지지 않는 것으로서, 이러한 미세 보조 패턴은 한계 해상력 이하의 선폭을 갖도록 미세하게 형성되어 진다. The micro auxiliary pattern 13 is disposed to improve the resolution of the mask pattern. The micro auxiliary pattern 13 is present on the semiconductor mask but is not made on the semiconductor substrate after exposure. The pattern is finely formed to have a line width below the limit resolution.

이때, 미세 보조 패턴(13)은 사각형 패턴의 외곽부의 최외곽에 2개의 미세보조패턴(13)을 형성하고, 상기 사각형 패턴의 중심부에 3개의 미세 보조 패턴(11)을 형성하며, 중심부와 외곽부의 미세 보조 패턴은 디자인룰 이상의 간격만큼 격리시킨다. 미세보조패턴은 복수개를 형성하되, 본 실시예에서는 2개 내지 3개가 형성된 것을 보여주고 있다. 그 후 도 5와 같이 도 3의 패턴부와 도 4의 패턴부를 정렬시킨다. 이때 미세 보조패턴(11,13,15)은 서로 해상 가능한 거리(120)만큼 떨어뜨려 배치한다. In this case, the fine auxiliary pattern 13 forms two fine auxiliary patterns 13 at the outermost part of the outer edge of the square pattern, and forms three fine auxiliary patterns 11 at the center of the rectangular pattern, and the center and the outer edge. Negative micro-assisted patterns isolate by more than the design rule. The micro-auxiliary pattern is formed in plural, but in this embodiment, it is shown that two to three are formed. Thereafter, as shown in FIG. 5, the pattern portion of FIG. 3 and the pattern portion of FIG. 4 are aligned. At this time, the fine auxiliary patterns 11, 13, and 15 are arranged to be separated from each other by a distance 120 that can be resolved.

단면 A-B는 미세보조 패턴으로 구성된 부분을 나타낸 것이다. 도 6은 단면 A-B의 위상과 진폭을 동시에 나타낸 것이다. 즉 미세 보조 패턴부의 위상은 180도를 갖고 그 이외 부분은 0도를 갖는다. 또한 이와 정렬되는 바이너리 마스크 부분은 모두 차광 되어 위상반전이 되지 않는다. 이 2개의 마스크를 합하면, 도 6의 진폭을 갖는다. Section A-B shows the part comprised by the micro auxiliary pattern. Figure 6 shows the phase and amplitude of the cross section A-B simultaneously. That is, the phase of the fine auxiliary pattern portion has 180 degrees and the other portions have 0 degrees. In addition, all of the binary mask portions aligned therewith are shielded from each other so that phase inversion does not occur. The sum of these two masks has the amplitude of FIG.

위와 같은 과정을 거쳐서 완성된 바이너리 마스크와 위상반전마스크에 각 대략 1/2 도스(Dose)량을 주어 마스크를 노광하면, 도 7과 같이 코너 부분이 개선된 웨이퍼 패턴을 얻게 된다. 즉, 노광 공정을 진행함에 있어서, 1차적으로 주노광 에너지의 40~60%의 노광에너지를 사용하여 상기 불투명 바이어리 마스크로 노광을 하고, 2차적으로 주노광 에너지의 40~60%의 노광에너지를 사용하여 위상반전마스크로 노광을 하면도 7과 같은 패턴을 얻을 수 있다. 물론 1차적으로 위상반전마스크로 노광하고, 2차적으로 불투명 바이너리 마스크로 노광을 하여도 동일한 결과를 얻을 수 있다.By exposing the mask to the binary mask and the phase inversion mask, which are completed through the above process, by about 1/2 dose each, a wafer pattern with improved corners is obtained as shown in FIG. 7. That is, during the exposure process, the exposure is first performed using the opaque biasing mask using the exposure energy of 40 to 60% of the main exposure energy, and the exposure energy of 40 to 60% of the main exposure energy is secondarily. When exposed to a phase inversion mask using the same pattern as in Figure 7 can be obtained. Of course, the same result can be obtained by firstly exposing with a phase inversion mask and secondly by exposing with an opaque binary mask.

이러한 패턴은 크롬리스 위상반전마스크(Chromeless PSM)의 해상력을 패턴 코너 부분에서 극대화시킨 것으로 패턴 코너의 왜곡을 근본적으로 해결할 수 있을 뿐 아니라 금속 패턴간의 연결부도 정확히 경계 지울 수 있어서 노칭 문제를 없앨 수 있다. This pattern maximizes the resolution of the chromeless PSM at the pattern corners, and can not only fundamentally solve the distortion of the pattern corners, but also eliminate the notching problem because the connection between the metal patterns can be accurately bordered.

본 발명에 의하여 선택적으로 제작된 위상 반전 마스크와 바이너리 마스크의 장점을 극대화하여 패턴 모서리의 왜곡을 근원적으로 없앨 수 있으며, 패턴간의 연결부를 미세 패턴으로 균일하게 형성할 수 있게 된다. 또한 이중 노광에 의해 패턴의 초점심도(DOF)개선이 가능하다. By maximizing the advantages of the phase inversion mask and binary mask selectively fabricated by the present invention, the distortion of the pattern edges can be essentially eliminated, and the connection part between the patterns can be uniformly formed as a fine pattern. In addition, the depth of focus (DOF) of the pattern can be improved by double exposure.

Claims (4)

반도체 마스크 패턴을 제작함에 있어서, 불투명 바이너리 마스크와 위상 반전 마스크를 제작하되, 상기 위상 반전 마스크는 노광 파장에 대해 한계 해상 이하의 미세 패턴을 갖는 위상 반전 패턴을 포함하고 있으며, 상기 불투명 패턴 조합을 갖는 바이너리 마스크와 정렬되며, 상기 위상 반전 패턴은 최외곽과 중심부에 각각 배치되는 것을 특징으로 하는 반도체 마스크 패턴 제작 방법. In fabricating a semiconductor mask pattern, an opaque binary mask and a phase inversion mask are fabricated, wherein the phase inversion mask includes a phase inversion pattern having a fine pattern below a limit resolution with respect to an exposure wavelength, and having the combination of the opacity patterns. Aligned with a binary mask, wherein the phase reversal pattern is disposed at the outermost and central portions, respectively. 제1항에 있어서 상기 미세패턴은 2 내지 20개의 동일 선폭 조합으로 이루어진 것을 특징으로 하는 반도체 마스크 패턴 제작 방법.The method of claim 1, wherein the fine pattern comprises 2 to 20 equal line width combinations. 제1항에 있어서, 상기 위상반전패턴의 조합은 불투명 패턴의 조합을 벗어나지 않는 것을 특징으로 하는 반도체 마스크 패턴 제작 방법.The method of claim 1, wherein the combination of the phase inversion patterns does not deviate from the combination of the opaque patterns. 노광 공정을 진행함에 있어서, 1차적으로 주노광 에너지의 40~60%의 노광에너지를 사용하여 상기 불투명 바이너리 마스크 (또는 위상반전마스크)로 노광을 하고, 2차적으로 주노광 에너지의 40~60%의 노광에너지를 사용하여 위상반전마스크 (또는 불투명 바이너리 마스크)로 노광하는 것을 특징으로 하는 마스크 패턴 형성방법.In carrying out the exposure process, the exposure is first performed using the opaque binary mask (or phase inversion mask) using the exposure energy of 40 to 60% of the main exposure energy, and the second to 40 to 60% of the main exposure energy. A mask pattern forming method characterized by exposing with a phase inversion mask (or an opaque binary mask) using the exposure energy.
KR1020060102086A 2006-10-20 2006-10-20 Producing method of mask and patterning method thereby KR100765606B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060102086A KR100765606B1 (en) 2006-10-20 2006-10-20 Producing method of mask and patterning method thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060102086A KR100765606B1 (en) 2006-10-20 2006-10-20 Producing method of mask and patterning method thereby

Publications (1)

Publication Number Publication Date
KR100765606B1 true KR100765606B1 (en) 2007-10-09

Family

ID=39419842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060102086A KR100765606B1 (en) 2006-10-20 2006-10-20 Producing method of mask and patterning method thereby

Country Status (1)

Country Link
KR (1) KR100765606B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148408A (en) * 1994-11-21 1996-06-07 Hitachi Ltd Exposure method and manufacture of semiconductor integrated circuit device using the same
KR20010085443A (en) * 2000-02-24 2001-09-07 이데이 노부유끼 Photo mask pattern designing method, resist pattern fabricating method and semiconductor device manufacturing method
KR20030068468A (en) * 2002-02-14 2003-08-21 가부시키가이샤 히타치세이사쿠쇼 Fabrication method of semiconductor integrated circuit device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148408A (en) * 1994-11-21 1996-06-07 Hitachi Ltd Exposure method and manufacture of semiconductor integrated circuit device using the same
KR20010085443A (en) * 2000-02-24 2001-09-07 이데이 노부유끼 Photo mask pattern designing method, resist pattern fabricating method and semiconductor device manufacturing method
KR20030068468A (en) * 2002-02-14 2003-08-21 가부시키가이샤 히타치세이사쿠쇼 Fabrication method of semiconductor integrated circuit device

Similar Documents

Publication Publication Date Title
JPH11231506A (en) Optical proximity compensation mask for semiconductor
JPH07281413A (en) Attenuation type phase shift mask and its production
JP2007219127A (en) Method for forming pattern and method for manufacturing phase shift mask
KR100219079B1 (en) Phase shift mask
JP2002072442A (en) Method for producing phase shift mask, resist pattern forming method and method for producing semiconductor device
KR100765606B1 (en) Producing method of mask and patterning method thereby
KR100732749B1 (en) Mask for Forming Minute Pattern
KR20080104224A (en) Photomask, method for manufacturing such photomask and pattern forming method using such photomask
KR101216242B1 (en) Method for fabricating photo mask using slit type halftone pattern and photo mask fabricated using thereof
KR100585127B1 (en) Photo mask comprising a scattering bar formed in the transparent substrate
JPH1115130A (en) Halftone mask for semiconductor production and its production
JP3462650B2 (en) Resist exposure method and method of manufacturing semiconductor integrated circuit device
JP2005025230A (en) Halftone phase shift mask and its manufacturing method
KR100429860B1 (en) Alternative type phase shift mask and fabricating method thereof
KR100310419B1 (en) exposing method using phase shift mask
JP3609819B2 (en) Pattern formation method
JP2006047564A (en) Photomask and its manufacturing method
US20030117605A1 (en) Apparatus and method for contact hole exposure
JP2007079101A (en) Phase shift mask, and method for manufacturing semiconductor integrated circuit
KR100370165B1 (en) Method for manufacturing halftone phase shift mask
KR100861197B1 (en) Alternative phase shift mask and it's manufacturing method
US20040043306A1 (en) Phase shift mask
JPH08220732A (en) Exposure mask
KR100649871B1 (en) Method of fabricating patterns by double exposure process
JPH0772614A (en) Phase shift photomask

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100915

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee