KR100765525B1 - 전계발광소자 및 그 제조방법 - Google Patents

전계발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR100765525B1
KR100765525B1 KR1020060001127A KR20060001127A KR100765525B1 KR 100765525 B1 KR100765525 B1 KR 100765525B1 KR 1020060001127 A KR1020060001127 A KR 1020060001127A KR 20060001127 A KR20060001127 A KR 20060001127A KR 100765525 B1 KR100765525 B1 KR 100765525B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
substrate
layer
thin film
Prior art date
Application number
KR1020060001127A
Other languages
English (en)
Other versions
KR20070073346A (ko
Inventor
김홍규
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060001127A priority Critical patent/KR100765525B1/ko
Publication of KR20070073346A publication Critical patent/KR20070073346A/ko
Application granted granted Critical
Publication of KR100765525B1 publication Critical patent/KR100765525B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/128—Active-matrix OLED [AMOLED] displays comprising two independent displays, e.g. for emitting information from two major sides of the display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 제 1 기판, 상기 제 1 기판 상에 위치하며, 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터, 상기 박막 트랜지스터를 포함하는 제 1 기판 상에 위치하는 제 1 발광 다이오드, 상기 제 1 기판과 대향하는 제 2 기판, 상기 제 2 기판 상에 위치하는 제 2 발광 다이오드를 포함하며, 상기 제 1 및 제 2 발광 다이오드는 상기 박막 트랜지스터의 소오스 전극 또는 드레인 전극에 전기적으로 연결된 것을 특징으로 하는 전계발광소자를 제공한다.
전계발광소자, 양면발광, 보조 전극

Description

전계발광소자 및 그 제조방법{Light Emitting Diode and Method for Manufacturing the same}
도 1은 종래 전계발광소자의 구조도.
도 2는 종래 전계발광소자의 부분 확대도.
도 3은 본 발명의 일실시예에 따른 전계발광소자의 구조도.
도 4는 본 발명의 일실시예에 따른 전계발광소자의 부분 확대도.
도 5a 내지 도 5e는 본 발명의 일실시예에 따른 전계발광소자의 단계별 제조 공정도.
<도면의 주요 부분에 관한 부호의 설명>
10 : 전계발광소자 12 : 기판
14 : 박막 트랜지스터 14a : 소오스 영역
14b : 채널 영역 14c : 드레인 영역
14d : 게이트 전극 14e : 소오스 전극
14f : 드레인 전극 16 : 게이트 절연막
18 : 제 1 층간 절연막 20 : 애노드 전극
22 : 제 2 층간 절연막 24 : 발광부
24a : 정공 주입/수송층 24b : 발광층
24c : 전자 주입/수송층 26 : 캐소드 전극
28 : 쉴드캡 40 : 제 1 기판
42 : 박막 트랜지스터 42a : 소오스 영역
42b : 채널 영역 42c : 드레인 영역
42d : 게이트 전극 42e : 소오스 전극
42f : 드레인 전극 44 : 게이트 절연막
46 : 제 1 층간 절연막 48 : 제 1 애노드 전극
50 : 제 2 층간 절연막 52 : 제 1 정공 주입/수송층
54 : 제 1 발광층 56 : 제 1 전자 주입/수송층
58 : 제 1 캐소드 전극 70 : 제 2 기판
72 : 보조 캐소드 전극 74 : 도전층
75 : 제 2 캐소드 전극 76 : 구분 절연막 78 : 제 2 전자 주입/수송층 80 : 제 2 발광층 82 : 제 2 정공 주입/수송층 84 : 제 2 애노드 전극
삭제
삭제
삭제
L1 : 제 1 발광 다이오드 L2 : 제 2 발광 다이오드
P : 격벽 S : 스페이서
본 발명은 전계발광소자 및 그 제조 방법에 관한 것이다.
이하, 종래 기술 및 본 발명을 설명함에 있어 전계발광소자의 발광부에 유기 발광층을 적용한 경우로 예를 들어 설명한다.
전계발광소자는 전자(election)주입 전극(cathode)과 정공(hole)주입 전극(anode)으로부터 각각 전자와 정공을 발광층 내부로 주입시켜, 주입된 전자와 정공이 결합한 엑시톤(exciton)이 여기상태로부터 기저상태로 떨어질 때 발광하는 자발광 소자이다.
이러한, 전계발광소자는 구동방식에 따라 수동매트릭스형 전계발광소자(Passive Matrix Organic Emitting Light Diode: PMOELD)와 능동매트릭스형 전계발광소자(Active Matrix Organic Emitting Light Diode : AMOELD)로 구분된다.
또한, 전계발광소자는 빛이 방출되는 방향에 따라 전면발광(Top-Emission) 방식과 배면발광(Bottom-Emission) 방식으로 구분된다.
한편, 전계발광소자가 응용되는 이동단말기 또는 디스플레이 장치 등과 같은 분야의 기술발전에 따라, 빛이 방출되는 방향을 어느 한 방향으로 한정하지 않고, 양면으로 빛을 방출하는 양면발광 디스플레이 방식도 개발되고 있다.
이하, 종래 전계발광소자의 구조에 대하여 도시 참조하여 설명한다.
도 1은 종래 전계발광소자(10)의 구조도이다.
도 1을 참조하면, 종래 전계발광소자(10)는 구동 소자가 패터닝 된 기판(12) 상에 정공 주입/수송층과 발광층 및 전자 주입/수송층으로 구성된 발광부(24)가 형성되어 있었다. 또한, 일측부에 게터(getter)가 구비된 쉴드캡(28)으로 봉지되어 있었다.
이하, 종래 전계발광소자(10)의 구조를 확대 도시하여 상술한다.
도 2는 종래 전계발광소자의 부분 확대도로서 도 1의 A영역을 확대 도시하였다.
도 2를 참조하면, 기판(12) 상에 선택적으로 반도체 층이 형성되되, 그 일부에 B 또는 P와 같은 불순물이 첨가되어 박막 트랜지스터(14)의 소오스 영역(14a), 채널 영역(14b), 드레인 영역(14c)이 형성되어 있었다.
계속해서, 상기 소오스 영역(14a), 채널 영역(14b) 및 드레인 영역(14c) 상에 게이트 절연막(16)이 형성되며, 그 위에 게이트 전극(14d)이 형성되어 있었고, 전술한 게이트 전극(14d)을 덮는 구조로 제 1 층간 절연막(18)이 형성되어 있었다. 전술한 제 1 층간 절연막(18) 상에는 전술한 박막 트랜지스터(14)를 기준으로 구분되도록 애노드 전극(20)이 형성되어 있었다. 또한, 전술한 소오스 영역(14a)과 드레인 영역(14c)이 각각 노출되도록 소오스 전극 및 드레인 전극(14e, 14f)이 형성되어 있었고, 이때 드레인 전극(14f)은 애노드 전극(20)과 전기적으로 연결되어 있었다.
이어서, 도시한 바 인접하는 애노드 전극(20)의 가장자리 일부분과 애노드 전극(20) 사이를 덮는 구조로 제 2 층간 절연막(22)이 형성되어 있었고, 그 위에 정공 주입/수송층(24a)과 발광층(24b) 및 전자 주입/수송층(24c)이 순서대로 적층 된 구조의 발광부(24)가 형성되어 있었으며, 그 위에 캐소드 전극(26)이 형성되어 있었다.
이상과 같은 종래 전계발광소자는 하나의 기판에 전면 발광형(Top-Emission)이나 배면 발광형(Bottom-Emission) 중 어느 하나의 선택적 구현만이 가능했으며, 양면 발광형의 표시장치에 적용하려면 도 1 에 도시한 바와 같은 전계발광소자가 적용된 두 개의 따로 제작한 패널을 쉴드캡 간에 맞닿는 구조로 구성해야하므로 표시장치의 두께가 매우 두꺼워지는 단점이 있었다.
이와 같이 종래 전계발광소자는 경박단소를 지향하는 제품 트랜드에 반하는 문제점으로 인해 소비자의 욕구에 부합하는 제품 적용면에 있어서 많은 제약을 받게 되었다.
또한, 종래 전계발광소자는 발광하는 방향에 따라 ITO와 같은 투명 전극을 사용해야 하므로 전극의 면저항이 증가하여 발광 효율이 크게 저하되는 문제가 있었다.
이상과 같은 문제점을 해결하기 위해 본 발명은 소자의 전극 구조를 개선함으로써 하나의 구동부로 양면 발광이 가능하며, 경박단소화가 가능한 전계발광소자를 제공하는 데 그 목적이 있다.
또한, 본 발명은 전계발광소자의 전극의 면저항을 낮추어 발광 효율을 향상시킨 전계발광소자를 제공하는 데 그 목적이 있다.
다른 측면에서, 본 발명은 전술한 바와 같이 하나의 구동부로 양면 발광이 가능하며 경박단소화가 가능하고, 발광 효율을 크게 향상시킨 전계발광소자의 제조방법을 제공하는 데 그 목적이 있다.
이러한 목적을 달성하기 위해, 본 발명은 제 1 기판, 상기 제 1 기판 상에 위치하며, 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터, 상기 박막 트랜지스터를 포함하는 제 1 기판 상에 위치하는 제 1 발광 다이오드, 상기 제 1 기판과 대향하는 제 2 기판, 상기 제 2 기판 상에 위치하는 제 2 발광 다이오드를 포함하며, 상기 제 1 및 제 2 발광 다이오드는 상기 박막 트랜지스터의 소오스 전극 또는 드레인 전극에 전기적으로 연결된 것을 특징으로 하는 전계발광소자를 제공한다.
전술한 전계발광소자에 있어서, 전술한 상기 제 2 발광 다이오드는 제 2 기판 상에 형성된 제 1 전극, 상기 제 1 전극 상에 위치하는 발광층 및 상기 발광층 상에 위치하는 제 2 전극을 포함하는 것을 특징으로 한다.
한편, 전술한 상기 제 1 전극은 투과전극인 것을 특징으로 한다.
다른 측면에서, 전술한 상기 제 1 전극은 제 2 기판 전면에 형성된 것을 특징으로 한다.
전술한 상기 제 1 전극은 도전층 및 상기 도전층과 전기적으로 연결되는 보조전극층을 포함하는 것을 특징으로 한다.
한편, 전술한 상기 보조전극층은 상기 도전층보다 두껍게 형성되거나 전기전도도가 큰 재료를 포함하는 것을 특징으로 한다.
또한, 전술한 상기 보조전극층은 재료가 다른 두 개 이상의 층을 포함하는 것을 특징으로 한다.
전술한 상기 제 2 기판은 상기 제 2 전극을 패터닝하기 위한 격벽을 더 포함하며, 상기 보조전극층은 상기 격벽이 형성된 위치에 대응하여 형성된 것을 특징으로 한다.
다른 측면에서, 전술한 상기 격벽 하부에 위치하며, 상기 보조전극층이 형성된 위치에 대응하여 형성된 절연막을 더 포함하는 것을 특징으로 한다.
또한, 전술한 상기 발광층은 유기물을 포함하는 것을 특징으로 한다.
한편, 전술한 상기 제 1 기판 상에 위치하며 상기 소오스 전극 또는 드레인 전극과 전기적으로 연결된 스페이서를 더 포함하는 것을 특징으로 한다.
전술한 상기 제 2 발광 다이오드의 제 2 전극은 상기 스페이서에 의하여 상기 박막 트랜지스터의 소오스 전극 또는 드레인 전극에 전기적으로 연결된 것을 특징으로 한다.
또한, 전술한 상기 제 1 발광 다이오드는 제 1 전극, 발광층 및 제 2 전극을 포함하며, 상기 박막 트랜지스터와 연결되는 제 1 전극은 투과전극인 것을 특징으로 한다.
다른 측면에서, 이상과 같은 문제점을 해결하기 위해 본 발명은 제 1 기판 상에 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터에 연결되는 제 1 발광 다이오드를 형성하는 단계, 상기 제 1 기판과 대향하는 제 2 기판을 준비하는 단계, 상기 제 2 기판 상에 제 2 발광 다이오드를 형성하는 단계, 상기 제 1 및 제 2 발광 다이오드가 상기 박막 트랜지스터의 소오스 전극 또는 드레인 전극에 연결되도록 상기 제 1 및 제 2 기판을 합착하는 단계를 포함하는 것을 특징으로 하는 전계발광소자의 제조방법을 제공한다.
또한, 전술한 상기 제 2 발광 다이오드를 형성하는 단계는 제 2 기판 상에 제 1 전극을 형성하는 단계, 상기 제 1 전극 상에 발광층을 형성하는 단계 및 상기 발광층 상에 제 2 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
전술한 상기 제 1 전극은 도전층 및 상기 도전층과 전기적으로 연결되는 보조전극층을 더 포함하도록 형성하는 것을 특징으로 한다.
한편, 전술한 상기 제 1 전극은 상기 제 2 기판 전면에 형성하는 것을 특징으로 한다.
또한, 전술한 상기 보조전극층은 상기 도전층보다 두껍게 형성되거나 전기전도도가 큰 재료로 형성하는 것을 특징으로 한다.
전술한 상기 보조전극층은 재료가 다른 두 개 이상의 층으로 형성하는 것을 특징으로 한다.
한편, 전술한 상기 제 2 기판 상에 상기 제 2 전극을 패터닝하기 위한 격벽을 더 형성하는 것을 특징으로 한다.
또한, 전술한 상기 격벽이 형성된 위치에 대응하도록 보조전극층을 형성하는 것을 특징으로 한다.
다른 측면에서, 전술한 상기 격벽 하부에 상기 보조전극층과 대응하도록 절연막을 더 형성하는 것을 특징으로 한다.
전술한 상기 발광층은 유기물을 포함하도록 형성하는 것을 특징으로 한다.
한편, 전술한 상기 제 1 기판 상에 상기 소오스 전극 또는 드레인 전극과 전기적으로 연결되도록 스페이서를 더 형성하는 것을 특징으로 한다.
삭제
또한, 전술한 상기 제 2 발광 다이오드의 제 2 전극은 상기 스페이서에 의하여 상기 박막 트랜지스터의 소오스 전극 또는 드레인 전극에 전기적으로 연결되도록 형성하는 것을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
이하, 본 발명의 일실시예를 도시 참조하여 상세히 설명한다. 단, 구동부의 박막 트랜지스터는 PMOS형 박막 트랜지스터를 적용한 경우로 예를 들어 설명한다.
또한, 이하 본 발명을 설명함에 있어 발광부는 정공 주입/수송층과 발광층 및 전자 주입/수송층의 구성으로 이해되어야 한다.
도 3은 본 발명의 일실시예에 따른 전계발광소자의 구조도이다.
도 3을 참조하면, 본 발명의 일실시예에 따른 전계발광소자는 대응 합착되는 두 기판에 구동부와 발광부가 구분 형성된 구조로 상세하게는 제 1 기판(40) 상에 박막 트랜지스터(42)가 형성되어 있으며, 전술한 박막 트랜지스터(42)에 연결되는 제 1 발광 다이오드(L1)가 형성되어 있다. 또한, 박막 트랜지스터(42)의 드레인 영역(42c)과 전기적으로 연결된 드레인 전극(42f)이 형성되어 있다. 이때, 박막 트랜지스터(42)의 소오스 전극(42e) 또는 드레인 전극(42f)과 전기적으로 연결되는 스페이서(S)가 상기 제 1 기판(40) 상에 형성되고, 상기 드레인 전극(42f)이 상기 스페이서(S)를 덮도록 형성된다.
한편, 제 2 기판(70) 상에는 격벽(P)이 형성되어 있으며, 제 2 발광 다이오드(L2)는 전술한 격벽(P)에 의해 구분된다.
이상과 같은 제 1 및 제 2 기판(40, 70)에 형성된 제 1 발광 다이오드(L1)와 제 2 발광 다이오드(L2)가 상기 스페이서(S)에 의하여 박막 트랜지스터의 드레인 전극(42f)에 전기적으로 연결되도록 대응 합착 되어 있다.
이하, 전술한 전계발광소자의 구조를 확대 도시하여 상술한다.
도 4는 본 발명의 일실시예에 따른 전계발광소자의 부분 확대도로서, 도 3의 B영역을 확대 도시하였다.
도 4를 참조하면, 제 1 기판(40) 상에는 박막 트랜지스터(42)의 소오스 영역(42a), 채널 영역(42b) 및 드레인 영역(42c)이 형성되어 있다. 그 위에 게이트 절연막(44)이 형성되어 있으며, 게이트 전극(42d)이 전술한 채널 영역(42b)에 대응되도록 형성되어 있다. 계속해서, 상기 게이트 전극(42d)을 포함하는 제 1 기판(40) 상에 제 1 층간 절연막(46)이 형성되어 있으며, 상기 제 1 층간 절연막(46) 상에 박막 트랜지스터(42)에 연결된 제 1 애노드 전극(48)이 형성되어 있다.
또한, 전술한 제 1 층간 절연막(46) 상에 박막 트랜지스터(42)와 근접하여 스페이서(S)가 형성되어 있다.
또한, 전술한 박막 트랜지스터(42)의 소오스 영역(42a) 및 드레인 영역(42c)에 연결된 소오스 전극 및 드레인 전극(42e, 42f)이 형성되어 있으며, 이때 드레인 전극(42f)은 전술한 스페이서(S)를 덮는 구조로 전술한 제 1 애노드 전극(48)과 접촉되어 있다.
이어서, 제 1 정공 주입/수송층(52)과 제 1 발광층(54) 및 제 1 전자 주입/수송층(56)이 차례로 적층되고, 제 1 캐소드 전극(58)이 적층된 제 1 발광 다이오드(L1)가 형성되어 있다.
삭제
삭제
한편, 제 2 기판(70) 상에는 보조 캐소드 전극(72)이 형성되어 있다. 전술한 보조 캐소드 전극(72) 상에는 도전층(74)이 형성되어 제 2 캐소드 전극(75)을 형성하고 있으며, 상기 제 2 캐소드 전극(75) 상에 상기 보조 캐소드 전극(72)에 대응되는 위치에 절연막(76)이 형성되어 있다.
또한, 전술한 절연막(76) 상에 격벽(P)이 형성되어 있으며, 제 2 전자 주입/수송층(78)과 제 2 발광층(80) 및 제 2 정공 주입/수송층(82)이 순차적으로 적층되고, 제 2 애노드 전극(84)이 적층되어 제 2 발광 다이오드(L2)가 형성되어 있다.
또한, 상기 스페이서(S)를 통해 상기 드레인 전극(42f)과 제 2 애노드 전극(84)이 전기적으로 연결되도록 제 1 및 제 2 기판(40, 70)이 합착되어 있다.
이하, 본 발명의 일실시예에 따른 전계발광소자의 단계별 공정을 도시 참조하여 설명한다.
도 5a 내지 도 5e는 본 발명의 일실시예에 따른 전계발광소자의 단계별 제조 공정도이다.
도 5a를 참조하면, 제 1 기판(40) 상에 선택적으로 반도체층을 형성하며, 그 반도체층의 일부에 B 또는 P와 같은 불순물을 첨가하여 박막 트랜지스터(42)의 소오스 영역(42a), 채널 영역(42b) 및 드레인 영역(42c)을 형성한다.
이어서, 전술한 소오스 영역(42a), 채널 영역(42b) 및 드레인 영역(42c)을 포함하는 제 1 기판(40) 상에 게이트 절연막(44)을 형성하고, 상기 채널 영역(42b)에 대응되도록 게이트 전극(42d)을 형성한다.
전술한 게이트 전극(42d) 상에는 제 1 층간 절연막(46)을 형성하고, 전술한 제 1 층간 절연막(46) 상에 전술한 박막 트랜지스터(42)에 전기적으로 연결되도록 제 1 애노드 전극(48)을 형성한다. 이때, 제 1 애노드 전극(48)은 예를 들어 ITO 나 IZO 또는 ITZO와 같이 투명한 금속 재료를 증착하여 형성한다.
계속해서, 박막 트랜지스터(42)와 근접한 위치에 스페이서(S)를 소정 크기로 형성하고, 전술한 박막 트랜지스터(42)의 소오스 영역(42a)과 드레인 영역(42c)에 전기적으로 연결되는 소오스 전극 또는 드레인 전극(42e, 42f)을 형성하되 상기 드레인 전극(42f)은 전술한 스페이서(S)를 덮는 구조로 형성되며, 상기 드레인 전극(42f)은 제 1 애노드 전극(48)과 접촉되도록 형성한다.
도 5b를 참조하면, 상기 제 1 기판(40) 상에 제 1 정공 주입/수송층(52)과 제 1 발광층(54) 및 제 1 전자 주입/수송층(56)을 순차적으로 적층하고, 최종적으로 제 1 캐소드 전극(58)을 형성하여 제 1 발광 다이오드(L1)를 형성한다.
삭제
이하, 전술한 제 1 기판과 대응되어 합착되는 제 2 기판의 공정에 대하여 도시 상술한다.
도 5c를 참조하면, 제 2 기판(70) 상에 보조 캐소드 전극(72)을 형성한다. 이때, 상기 보조 캐소드 전극(72)은 예를 들어, 알루미늄(Al)과 같은 전도성이 좋은 금속 물질로 50nm이상 두껍게 형성하여 저 저항의 배선이 되도록 한다.
이어서, 상기 보조 캐소드 전극(72)을 포함하는 제 2 기판(70) 상에 도전층(74)을 형성하며, 도전층(74)을 전술한 보조 캐소드 전극(72)과 같은 금속 물질로 형성할 경우에는 그 두께가 30nm 이하가 되도록 형성하여 빛이 투과할 수 있게 한다. 따라서, 상기 보조 캐소드 전극(72) 및 도전층(74)을 포함하는 제 2 캐소드 전극(75)을 형성한다.
이상과 같은 제 2 캐소드 전극(75)의 구조는 종래 기술보다 면저항을 효율적으로 낮추므로 소자의 발광 효율을 크게 향상시키는 장점이 있다.
한편, 상기 보조 캐소드 전극(72)은 알루미늄(Al)으로 형성된 것으로 설명하였으나, 보조 캐소드 전극(72)은 도전층(74)과 동일한 물질로 형성되거나 주기율표 상에서 도전층(74)과 다른 금속 물질 또는 주기율표 상의 어느 하나의 금속 물질의 합금으로 둘 이상의 층으로 형성될 수도 있다.
도 5d를 참조하면, 상기 제 2 기판(70) 상에 전술한 보조 캐소드 전극(72)과 대응되는 위치에 절연막(76)을 형성하고, 상기 절연막(76) 상에 제 2 애노드 전극을 패터닝하기 위한 격벽(P)을 형성한다.
삭제
이어서, 제 2 전자 주입/수송층(78)과 제 2 발광층(80) 및 제 2 정공 주입/수송층(82)을 순차적으로 적층하고, 그 위에 제 2 애노드 전극(84)을 형성하여 제 2 발광 다이오드(L2)를 완성한다. 이때, 제 2 애노드 전극(84)은 예를 들어 ITO 또는 IZO와 같이 일함수가 높은 물질을 증착하여 형성한다.
도 5e를 참조하면, 제 1 및 제 2 기판(40, 70)을 합착하되, 박막 트랜지스터의 드레인 전극(42f)과 제 2 애노드 전극(84)이 접촉하여 전술한 제 1 및 제 2 발광 다이오드(L1, L2)가 전기적으로 연결되도록 한다.
삭제
이상과 같은 소자 구조 및 제조 방법에 따른 본 발명의 전계발광소자는 보조 캐소드 전극을 추가로 형성하며, 전술한 제 2 기판의 애노드 전극과 전술한 제 1 기판의 박막 트랜지스터의 드레인 전극을 전기적으로 연결하는 구조를 적용함에 따라 하나의 구동부로 양방향 발광이 가능하므로 한 방향으로만 선택적으로 발광할 수 있었던 종래 기술보다 디스플레이의 응용 측면에서 그 선택의 폭이 획기적으로 넓어지며, 이에 따라 경제적 가치 또한 매우 높아진다.
또한, 종래 전계발광소자를 양면 발광형 디스플레이에 적용할 경우, 두 개의 따로 제작한 패널을 맞붙이는 구조로 형성하므로 공정상 소요 시간 및 제조 원가나 제품의 두께 측면에서 한계가 있었으나, 본 발명에서는 구동부 형성 및 패시베이션(Passivation) 공정 등이 간략화되므로 전술한 공정상 한계를 극복할 수 있다.
궁극적으로 본 발명은 종래 기술의 문제점을 극복하고 소기 목적을 달성할 수 있다.
이상 본 발명에서는 제 2 애노드 전극의 형성시 Ag 또는 Mg와 같이 일함수가 높은 금속 물질을 사용하는 것으로 설명하였으나, 그 재료는 이에 국한되지 않으며, ITO/Ag, Mg, Mg/Ag, Ni 중 어느 하나로 채택될 수 있다.
또한, 이상 본 발명에서는 돌출된 드레인 전극을 형성하는데 있어서 스페이서를 제 1 기판 상에 형성한 것으로 도시 설명하였으나 이에 국한되지 않으며, 스페이서가 존재하지 않고 드레인 전극이 돌출 형성될 수 있으며, 또한 드레인 전극이 제 2 기판 상에서 돌출 형성되거나, 제 1 및 제 2 기판 양측 모두에서 돌출 형성되어 전기적으로 연결되는 구조일 수 있다.
또한, 이상 본 발명에서는 제 1 기판 상의 애노드 전극과 발광층 및 캐소드 전극이 순차적으로 형성되어 제 1 발광 다이오드가 형성된 것으로 도시 설명하였으나, 제 1 발광 다이오드의 구조는 이에 국한되지 않으며, 애노드 전극과 캐소드 전극의 위치가 바뀔 수 있다.
이상 종래 기술 및 본 발명을 설명함에 있어, 발광층에 유기물을 채택 적용한 유기전계발광소자 및 표시장치의 경우로 예를 들어 설명하였으나, 본 발명은 이에 국한되지 않으며, 발광층에 유기물뿐만 아니라 무기물 또한 이용 가능한 전계발광 표시장치(LED)의 범주로 이해하여야 한다.
이상 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면 에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다.
아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
위에서 설명한 바와 같이, 본 발명은 전계발광소자의 개선된 구조 및 그 제조방법을 제공함으로써 공정상 소요 시간 및 제조 단가와 제품의 두께 측면에서의 한계를 극복할 수 있으며, 하나의 구동부로 양면 발광이 가능하고, 경박단소화가 가능한 전계발광소자의 구현이 가능하다.
또한, 본 발명은 소자의 전극의 면저항을 낮추어 발광 효율을 크게 향상시킨 전계발광소자를 제공할 수 있다.
따라서, 본 발명은 소자의 제품 적용과 발광 효율 측면에서의 한계를 극복할 수 있으며, 그 소기 목적을 달성할 수 있다.

Claims (28)

  1. 제 1 기판;
    상기 제 1 기판 상에 위치하며, 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터;
    상기 박막 트랜지스터를 포함하는 제 1 기판 상에 위치하는 제 1 발광 다이오드;
    상기 제 1 기판과 대향하는 제 2 기판;
    상기 제 2 기판 상에 위치하는 제 2 발광 다이오드를 포함하며,
    상기 제 1 및 제 2 발광 다이오드는 상기 박막 트랜지스터의 소오스 전극 또는 드레인 전극에 전기적으로 연결된 것을 특징으로 하는 전계발광소자.
  2. 제 1항에 있어서,
    상기 제 2 발광 다이오드는 제 2 기판 상에 형성된 제 1 전극, 상기 제 1 전극 상에 위치하는 발광층 및 상기 발광층 상에 위치하는 제 2 전극을 포함하는 것을 특징으로 하는 전계발광소자.
  3. 제 2 항에 있어서,
    상기 제 1 전극은 투과전극인 것을 특징으로 하는 전계발광소자.
  4. 제 2항에 있어서,
    상기 제 1 전극은 제 2 기판 전면에 형성된 것을 특징으로 하는 전계발광소자.
  5. 제 2항에 있어서,
    상기 제 1 전극은 도전층 및 상기 도전층과 전기적으로 연결되는 보조전극층을 포함하는 것을 특징으로 하는 전계발광소자.
  6. 제 5항에 있어서,
    상기 보조전극층은 상기 도전층보다 두껍게 형성되거나 전기전도도가 큰 재료를 포함하는 것을 특징으로 하는 전계발광소자.
  7. 제 5항에 있어서,
    상기 보조전극층은 재료가 다른 두 개 이상의 층을 포함하는 것을 특징으로 하는 전계발광소자.
  8. 제 2항 또는 제 5항에 있어서,
    상기 제 2 기판은 상기 제 2 전극을 패터닝하기 위한 격벽을 더 포함하며, 상기 보조전극층은 상기 격벽이 형성된 위치에 대응하여 형성된 것을 특징으로 하는 전계발광소자.
  9. 제 8항에 있어서,
    상기 격벽 하부에 위치하며, 상기 보조전극층이 형성된 위치에 대응하여 형성된 절연막을 더 포함하는 것을 특징으로 하는 전계발광소자.
  10. 제 1항에 있어서,
    상기 발광층은 유기물을 포함하는 것을 특징으로 하는 전계발광소자.
  11. 제 1항에 있어서,
    상기 제 1 기판 상에 위치하며 상기 소오스 전극 또는 드레인 전극과 전기적으로 연결된 스페이서를 더 포함하는 것을 특징으로 하는 전계발광소자.
  12. 제 11항에 있어서,
    상기 제 2 발광 다이오드의 제 2 전극은 상기 스페이서에 의하여 상기 박막 트랜지스터의 소오스 전극 또는 드레인 전극에 전기적으로 연결된 것을 특징으로 하는 전계발광소자.
  13. 제 1항에 있어서,
    상기 제 1 발광 다이오드는 제 1 전극, 발광층 및 제 2 전극을 포함하며, 상기 박막 트랜지스터와 연결되는 제 1 전극은 투과전극인 것을 특징으로 하는 전계발광소자.
  14. 제 1 기판 상에 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터에 연결되는 제 1 발광 다이오드를 형성하는 단계;
    상기 제 1 기판과 대향하는 제 2 기판을 준비하는 단계;
    상기 제 2 기판 상에 제 2 발광 다이오드를 형성하는 단계;
    상기 제 1 및 제 2 발광 다이오드가 상기 박막 트랜지스터의 소오스 전극 또는 드레인 전극에 연결되도록 상기 제 1 및 제 2 기판을 합착하는 단계를 포함하는 것을 특징으로 하는 전계발광소자의 제조방법.
  15. 제 14항에 있어서,
    상기 제 2 발광 다이오드를 형성하는 단계는 제 2 기판 상에 제 1 전극을 형성하는 단계, 상기 제 1 전극 상에 발광층을 형성하는 단계 및 상기 발광층 상에 제 2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 전계발광소자의 제조방법.
  16. 제 15항에 있어서,
    상기 제 1 전극은 도전층 및 상기 도전층과 전기적으로 연결되는 보조전극층을 포함하도록 형성하는 것을 특징으로 하는 전계발광소자의 제조방법.
  17. 제 15항에 있어서,
    상기 제 1 전극은 상기 제 2 기판 전면에 형성하는 것을 특징으로 하는 전계발광소자의 제조방법.
  18. 제 16항에 있어서,
    상기 보조전극층은 상기 도전층보다 두껍게 형성되거나 전기전도도가 큰 재료로 형성하는 것을 특징으로 하는 전계발광소자의 제조방법.
  19. 제 16항에 있어서,
    상기 보조전극층은 재료가 다른 두 개 이상의 층으로 형성하는 것을 특징으로 하는 전계발광소자의 제조방법.
  20. 제 16항에 있어서,
    상기 제 2 기판 상에 상기 제 2 전극을 패터닝하기 위한 격벽을 더 형성하는 것을 특징으로 하는 전계발광소자의 제조방법.
  21. 제 20항에 있어서,
    상기 격벽이 형성된 위치에 대응하도록 보조전극층을 형성하는 것을 특징으로 하는 전계발광소자의 제조방법.
  22. 제 21항에 있어서,
    상기 격벽 하부에 상기 보조전극층과 대응하도록 절연막을 더 형성하는 것을 특징으로 하는 전계발광소자의 제조방법.
  23. 제 14항에 있어서,
    상기 발광층은 유기물을 포함하도록 형성하는 것을 특징으로 하는 전계발광소자의 제조방법.
  24. 제 14항에 있어서,
    상기 제 1 기판 상에 상기 소오스 전극 또는 드레인 전극과 전기적으로 연결되도록 스페이서를 더 형성하는 것을 특징으로 하는 전계발광소자의 제조방법.
  25. 제 24항에 있어서,
    상기 제 2 발광 다이오드의 제 2 전극은 상기 스페이서에 의하여 상기 박막 트랜지스터의 소오스 전극 또는 드레인 전극에 전기적으로 연결되도록 형성하는 것을 특징으로 하는 전계발광소자의 제조방법.
  26. 삭제
  27. 삭제
  28. 삭제
KR1020060001127A 2006-01-04 2006-01-04 전계발광소자 및 그 제조방법 KR100765525B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060001127A KR100765525B1 (ko) 2006-01-04 2006-01-04 전계발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060001127A KR100765525B1 (ko) 2006-01-04 2006-01-04 전계발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070073346A KR20070073346A (ko) 2007-07-10
KR100765525B1 true KR100765525B1 (ko) 2007-10-10

Family

ID=38507963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060001127A KR100765525B1 (ko) 2006-01-04 2006-01-04 전계발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100765525B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373374B1 (ko) * 2007-12-24 2014-03-13 엘지디스플레이 주식회사 유기발광다이오드 표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040015506A (ko) * 2002-08-13 2004-02-19 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
KR20040015935A (ko) * 2002-08-14 2004-02-21 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
KR20050066571A (ko) * 2003-12-26 2005-06-30 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040015506A (ko) * 2002-08-13 2004-02-19 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
KR20040015935A (ko) * 2002-08-14 2004-02-21 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
KR20050066571A (ko) * 2003-12-26 2005-06-30 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20070073346A (ko) 2007-07-10

Similar Documents

Publication Publication Date Title
KR102481551B1 (ko) 표시 장치, 표시 장치의 제조 방법 및 전자 기기
KR102646658B1 (ko) 유기발광표시장치와 그 제조방법
KR102090703B1 (ko) 유기발광표시장치 및 그 제조방법
JP6160499B2 (ja) 表示装置および表示装置の製造方法、並びに電子機器
US8436376B2 (en) Organic light emitting diode display
KR101781532B1 (ko) 유기 발광 표시 장치와 그 제조방법
US11164918B2 (en) Organic light emitting diode display panel having connection portion connecting organic light emitting diode to peripheral circuit and manufacturing method thereof
KR101990321B1 (ko) 유기 발광 표시 장치 및 그 제조방법
WO2019114204A1 (en) Organic light-emitting diode apparatus, fabircation method thereof, display panel, and display apparatus
KR20150018031A (ko) 유기 발광 표시 장치
KR20150005374A (ko) 유기 발광 표시 장치
KR102062912B1 (ko) 유기발광 다이오드 표시장치 및 그 제조 방법
US20150014639A1 (en) Organic light emitting diode display having reduced power consumption
JP2005056846A (ja) 有機電界発光素子及びその製造方法
CN104779268A (zh) Oled显示器件
US8008851B2 (en) Organic light emitting display
KR102247825B1 (ko) 칼라 필터를 구비한 하부 발광형 유기발광 다이오드 표시장치 및 그 제조 방법
KR100705819B1 (ko) 전계발광소자의 제조방법 및 전계발광소자
US7656086B2 (en) Organic light emitting diode display and method of manufacture thereof
KR100765525B1 (ko) 전계발광소자 및 그 제조방법
KR100658341B1 (ko) 전계발광소자 및 그 제조방법
KR102656389B1 (ko) 발광 소자를 포함하는 장치
KR102410031B1 (ko) 유기 발광 소자, 그의 제조방법, 및 유기 발광 소자를 구비한 유기 발광 표시장치
KR100606781B1 (ko) 양방향 유기 ｅｌ 디스플레이 패널 및 그 제조 방법
KR101294845B1 (ko) 전계발광소자와 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 13