KR100763706B1 - Loop-back test of cells in UTOPIA interface - Google Patents

Loop-back test of cells in UTOPIA interface Download PDF

Info

Publication number
KR100763706B1
KR100763706B1 KR1020020031872A KR20020031872A KR100763706B1 KR 100763706 B1 KR100763706 B1 KR 100763706B1 KR 1020020031872 A KR1020020031872 A KR 1020020031872A KR 20020031872 A KR20020031872 A KR 20020031872A KR 100763706 B1 KR100763706 B1 KR 100763706B1
Authority
KR
South Korea
Prior art keywords
cell
received
address
physical layer
receiver
Prior art date
Application number
KR1020020031872A
Other languages
Korean (ko)
Other versions
KR20030094641A (en
Inventor
박상용
Original Assignee
엘지노텔 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지노텔 주식회사 filed Critical 엘지노텔 주식회사
Priority to KR1020020031872A priority Critical patent/KR100763706B1/en
Publication of KR20030094641A publication Critical patent/KR20030094641A/en
Application granted granted Critical
Publication of KR100763706B1 publication Critical patent/KR100763706B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/50Testing arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation
    • H04L1/242Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/243Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5628Testing

Abstract

본 발명은 유토피아(UTOPIA) 인터페이스에서 시스템 서비스 중에 원하는 테스트 셀은 루프백 시키고 일반 유저 셀은 정상적으로 처리하도록 하여 서비스 중인 가입자 라인에 대한 물리적 경로 시험을 가능케 하기 위한 것으로, 시험 대상 물리계층을 설정하는 단계와; 물리계층의 수신부로 수신되는 셀의 물리적 주소와 시험 대상 물리계층의 주소를 비교하는 단계와; 수신부로 수신된 셀의 물리적 주소와 시험 대상 물리계층의 주소가 일치하면 상기 수신된 셀이 송신부로 루프백 되는 단계와; 수신부로 수신된 셀의 물리적 주소와 시험 대상 물리계층의 주소가 일치하지 않으면 수신된 셀이 유토피아 인터페이스에 따라 수신 처리되는 단계를 포함하여 이루어지며, ATM 시스템의 내부 셀 경로를 서비스 중에도 주기적으로 시험할 수 있어 경로 장애의 발견이 용이하고 서비스의 신뢰성 증대가 가능하게 된다.The present invention is to enable a physical path test for a subscriber line in service by looping back a desired test cell and normal user cell during a system service in a UTOPIA interface. ; Comparing the physical address of the cell received by the receiver of the physical layer with the address of the physical layer under test; If the physical address of the cell received by the receiver and the address of the physical layer under test match, looping the received cell back to the transmitter; If the physical address of the cell received from the receiver and the address of the physical layer to be tested do not match, the received cell is received and processed according to the utopia interface, and the internal cell path of the ATM system is periodically tested even during service. As a result, it is easy to find a path failure and increase the reliability of the service.

Description

유토피아 인터페이스에서의 셀 루프백 시험 방법 {Loop-back test of cells in UTOPIA interface}Loop-back test of cells in UTOPIA interface

도1은 일반적인 유토피아 인터페이스 장치의 블록도이다.1 is a block diagram of a general utopia interface device.

도2는 본 발명의 실시예에 따른 유토피아 인터페이스에서의 셀 루프백 시험 방법의 순서도이다.2 is a flowchart of a cell loopback test method at a utopia interface according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

110 : 마스터 120 : 슬레이브110: master 120: slave

111, 121 : 송신부 112, 122 : 수신부111, 121: transmitter 112, 122: receiver

본 발명은 통신시스템의 가입자 라인 시험에 관한 것으로, 보다 상세하게는 유토피아(Universal Test and Operations Physical Interface for ATM, 또는 UTOPIA) 인터페이스에서 시스템 서비스 중에 원하는 테스트 셀은 루프백 시키고 일반 유저 셀은 정상적으로 처리하도록 하여 서비스 중인 가입자 라인의 시험을 가능하게 하는 비동기전송모드 셀의 선별적 루프백 시험 장치 및 그 방법에 관한 것이다. The present invention relates to a subscriber line test of a communication system. More specifically, a desired test cell is looped back during system service in a Utopia (Universal Test and Operations Physical Interface for ATM, or UTOPIA) interface, and a general user cell is processed normally. An apparatus and method for selective loopback testing of an asynchronous transmission mode cell enabling the testing of a subscriber line in service.                         

통신시스템에 적용되는 유토피아 인터페이스는 CPU(Central Processing Unit)가 지정한 특정의 비동기전송모드(Asynchronous Transfer Mode, 또는 ATM) 셀만을 선별적으로 루프백하는 기능을 갖는 것으로, ATM 포럼에서 ATM 계층과 물리계층 사이의 인터페이스에 관한 국제 표준 규격으로 ATM 및 물리계층에 존재하는 모든 칩에 사용된다.Utopia interface applied to communication system has the function to selectively loop back only a specific Asynchronous Transfer Mode (or ATM) cell designated by CPU (Central Processing Unit), and between ATM layer and physical layer in ATM forum. This is an international standard for the interface of devices. It is used for all chips in ATM and physical layer.

종래 ATM 시스템내의 경로 시험은 테스트 셀의 삽입/추출이 가능한 SAR(Segment And Reassembly) 기능을 가진 프로세서에서 셀을 생성하여 물리계층의 프레이머(Framer) 등에서 루프백 되어 돌아온 셀을 받아 보낸 셀과 비교하여 수행한다. 통상 루프백을 지원하는 프레이머나 유토피아 정합을 수행하는 VLSI(Very Large-Scale Integration) 칩에서 인터페이스에 수신되는 모든 셀을 루프백하도록 구성되어 있다.The path test in the conventional ATM system is performed by generating a cell in a processor having a segment and reassembly (SAR) function capable of inserting / extracting test cells, and comparing the cell returned with a loopback from a framer, etc., of a physical layer. do. Typically, a framer that supports loopback or a Very Large-Scale Integration (VLSI) chip that performs utopian matching is configured to loop back all cells received at the interface.

도1은 일반적인 유토피아 인터페이스 장치의 블록도이다.1 is a block diagram of a general utopia interface device.

도1에 따르면, 유토피아 인터페이스는 ATM 계층의 마스터(110) 칩과 물리계층의 슬레이브(120) 칩간에 구현된다. 보통 마스터(110)는 다수개의 슬레이브(120)와 인터페이스 한다. 데이터는 송신부(111)(121)와 수신부(112)(122)를 매개로 하여 교환되며, 데이터 송신 및 수신과 관련하여 클럭(TxClk, RxClk), 8비트의 데이터(TxData[7:0], RxData[7:0]), 소켓(TxSoc, RxSoc), 송신 및 수신 활성화 신호(TxEnb, RxEnb), 셀 송신 및 수신 가능 신호(TxClav, RxClav)를 교환한다.According to FIG. 1, a utopia interface is implemented between a master 110 chip of an ATM layer and a slave 120 chip of a physical layer. In general, the master 110 interfaces with a plurality of slaves 120. Data is exchanged via the transmitters 111 and 121 and the receivers 112 and 122, and the clocks (TxClk, RxClk), 8-bit data (TxData [7: 0], RxData [7: 0]), sockets (TxSoc, RxSoc), transmit and receive activation signals (TxEnb, RxEnb), and cell transmit and receive enable signals (TxClav, RxClav) are exchanged.

종래의 가입자 보드의 루프백 기능은 유토피아 정합을 수행하는 칩에서 단순하게 마스터(110)측의 송신부(TX)를 슬레이브(120)측의 수신부(RX)로, 마스터(110) 측의 수신부(RX)를 슬레이브(120)측의 송신부(TX)에 각각 연결하여 전체 인터페이스를 루프백하는 방식을 사용한다. 따라서 경로 시험시 인터페이스로 수신되는 서비스 셀을 포함한 모든 셀이 루프백되어 서비스가 단절된다.The loopback function of the conventional subscriber board is simply a transmitter TX on the master 110 side to a receiver RX on the slave 120 side and a receiver RX on the master 110 side in a chip performing utopia matching. Are connected to the transmitting unit TX on the slave 120 side to loop back the entire interface. Therefore, all the cells including the service cell received at the interface are looped back and the service is disconnected during the path test.

이러한 유토피아 인터페이스 장치들은 경로를 루프백하는 기능을 제공하고 있기는 하지만, 모든 셀을 루프백하므로 그 기능을 서비스 중에는 사용하지 못하게 되어 온라인 자동 경로시험을 수행할 수 없다. 이는 시스템의 심각한 제약사항으로, 시스템이 감지하지 못하는 하드웨어/소프트웨어 등의 장애로 인한 경로의 단절이 발생하여도 인지하지 못하는 경우가 발생한다.Although these Utopia interface devices provide the ability to loop back paths, all cells loop back so that they cannot be used during service and cannot perform online automatic path testing. This is a serious limitation of the system, and even if the path is disconnected due to a hardware / software failure that the system cannot detect, it may not be recognized.

한편, ATM에는 OAM(Operations, Administration & Maintenance) 기능이 있어 온라인에서 시험할 수 있는 방법이 있지만, 운용자에 의한 요구가 있어야만 온라인 시험이 수행되며, 또한 OAM 기능으로 장애를 감지하였다 할지라도 시스템내의 장애의 위치를 쉽게 파악할 수 없는 문제가 있다. 이처럼 종래의 루프백 기능으로는 서비스 중에 일정한 주기로 물리적 경로를 시험하는 기능을 제공하지 못하게 된다.On the other hand, ATM has OAM (Operations, Administration & Maintenance) function, but there is a method to test online, but only when requested by the operator, the online test is performed, and even if the failure is detected by the OAM function, There is a problem that can not easily determine the location of. As such, the conventional loopback function does not provide a function of testing a physical path at regular intervals during service.

본 발명은 상기와 같은 종래의 문제점을 해소하기 위해 창출된 것으로, 본 발명의 목적은 유토피아(UTOPIA) 인터페이스에서 시스템 서비스 중에 원하는 테스트 셀은 루프백 시키고 일반 유저 셀은 정상적으로 처리하도록 하여 서비스 중인 가입자 라인에 대한 물리적 경로 시험을 가능케 한 비동기전송모드 셀의 선별적 루프백 시험 장치 및 그 방법을 제공하는 것이다.The present invention was created to solve the above-mentioned conventional problems, and an object of the present invention is to loop back a desired test cell during a system service in a UTOPIA interface and to handle a normal user cell normally to a subscriber line in service. An object of the present invention is to provide an apparatus and method for selective loopback testing of an asynchronous transmission mode cell that enables physical path testing.

상기 목적을 달성하기 위한 본 발명의 유토피아 인터페이스에서의 셀 루프백 시험 방법은, 시험 대상 물리계층을 설정하는 단계와; 물리계층의 수신부로 수신되는 셀의 물리적 주소와 시험 대상 물리계층의 주소를 비교하는 단계와; 상기 수신부로 수신된 셀의 물리적 주소와 시험 대상 물리계층의 주소가 일치하면, 상기 수신된 셀이 송신부로 루프백 되는 단계와; 상기 수신부로 수신된 셀의 물리적 주소와 시험 대상 물리계층의 주소가 일치하지 않으면, 상기 수신된 셀이 유토피아 인터페이스에 따라 수신 처리되는 단계를 포함하는 것을 그 특징으로 한다.Cell loopback test method in the utopia interface of the present invention for achieving the above object comprises the steps of setting a physical layer to be tested; Comparing the physical address of the cell received by the receiver of the physical layer with the address of the physical layer under test; If the physical address of the cell received by the receiver and the address of the physical layer under test match, looping the received cell back to the transmitter; If the physical address of the cell received by the receiving unit and the address of the physical layer to be tested does not match, the received cell is characterized in that it comprises the step of receiving processing according to the utopia interface.

이하, 첨부도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

본 실시예는 도1에 도시된 바와 같은 ATM 계층의 마스터(110)와 물리계층의 슬레이브(120) 사이의 인터페이스에 적용된 것으로, 특정한 VPI/VCI(Virtual Path Identifier/Virtual Channel Identifier, 가상경로식별자/가상채널식별자)의 셀만 선별적으로 루프백하는 기능을 제공하는 유토피아 인터페이스 방법으로, 제어수단인 CPU(Central Processing Unit, 도시되지 않음)에 지정한 특정 VPI/VCI의 셀만을 루프백시키도록 된 것이다.This embodiment is applied to the interface between the master 110 of the ATM layer and the slave 120 of the physical layer, as shown in FIG. 1, and includes a specific virtual path identifier / virtual channel identifier (VPI / VCI). The Utopia interface method provides a function of selectively looping back only cells of a virtual channel identifier), and loops back only cells of a specific VPI / VCI designated to a CPU (Central Processing Unit, not shown).

도2는 본 발명의 실시예에 따른 유토피아 인터페이스에서의 셀 루프백 시험 방법의 순서도이다. 2 is a flowchart of a cell loopback test method at a utopia interface according to an embodiment of the present invention.

유토피아 인터페이스를 담당하는 마스터 또는 슬레이브(120)측의 수신부(112)(122)는 상대측에서 송신한 셀을 수신하게 된다. 수신측의 CPU는 셀이 수신되면 해당 셀이 루프백 대상인지를 판단한다. 셀 경로 시험은 송수신되는 셀을 모두 루프백 시키기 보다는 테스트 셀로 지정된 셀에 대해서만 루프백 시키기 때문 이다(S21~S22).Receiving units 112 and 122 on the master or slave 120 side in charge of the utopia interface receive the cell transmitted from the other side. The receiving CPU determines whether the cell is a loopback target when the cell is received. This is because the cell path test loops back only the cell designated as the test cell, rather than looping back all the cells to be transmitted and received (S21 to S22).

그리고 루프백 시험은 일정의 시간간격, 즉 설정된 주기마다 수행되도록 하는 것이 바람직하다. 더불어 루프백 기능을 일정주기마다 활성화 되도록 설정하는 이외에 시스템 운용자의 선택에 따라 임의의 시점에 활성화되도록 할 수도 있다. 루프백 기능의 활성화 및 비활성화 제어는 마스터(110) 및 슬레이브(120)의 CPU가 담당한다.In addition, the loopback test may be performed at a predetermined time interval, that is, every set cycle. In addition to setting the loopback function to be activated at regular intervals, the loopback function may be activated at an arbitrary time according to a system operator's selection. The CPU of the master 110 and the slave 120 is in charge of activation and deactivation control of the loopback function.

시스템 기동시나 유토피아 인터페이스를 담당하는 칩인 마스터(110)나 슬레이브(120)가 초기화될 경우, 기본적으로 루프백 기능을 비활성 상태로 설정하고, CPU의 제어에 의해 주기적으로 또는 비주기적으로 루프백 기능이 활성화 되도록 한다.When the system is initialized or when the master 110 or the slave 120, which is the chip in charge of the utopia interface, is initialized, the loopback function is basically set to inactive and the loopback function is periodically or aperiodically activated by the CPU. do.

수신측의 CPU는 수신된 셀이 루프백의 대상일 때에만 루프백을 수행한다. 셀을 루프백하는 기능은 고수준의 하드웨어 설계언어로 쉽게 구현될 수 있고, VLSI의 게이트를 많이 필요로 하지 않는다. 이하, 마스터(110)측에서 테스트 셀을 생성하여 송신하고 슬레이브(120)측에서 수신된 테스트 셀을 루프백 하는 동작을 예시하여 설명한다.The receiving CPU performs loopback only when the received cell is the target of the loopback. The ability to loop back the cell can be easily implemented in a high level hardware design language and does not require much of the gate of the VLSI. Hereinafter, an operation of generating and transmitting a test cell on the master 110 side and looping back the test cell received on the slave 120 side will be described.

우선, 루프백 기능이 비활성 상태이면, 유토피아 인터페이스 기법에 따라 수신부가 모든 셀을 정상적으로 처리한다(S27).First, if the loopback function is inactive, the receiver processes all cells normally according to the utopian interface technique (S27).

루프백 기능이 활성화되면, 슬레이브(120)는 수신되는 셀을 감시하여 루프백 대상인지를 검사하고, 대상이 아닌 셀은 모두 정상적으로 처리하며, 루프백 대상인 셀을 수신부(122)에서 송신부(121)로 바로 루프백 시킨다.] When the loopback function is activated, the slave 120 monitors the received cell and checks whether it is a loopback target, processes all non-target cells as normal, and loops back the cell that is the loopback target from the receiver 122 to the transmitter 121. []                     

셀 루프백 과정을 구체적으로 설명하면, 먼저 셀이 감지될 때 수신부(122)가 해당 셀을 일시적으로 버퍼에 저장한다. 버퍼에 저장된 셀은 송신부(121)로 들어오는 셀이 없을 때 송신부(121)에 삽입되는 방식으로 루프백 된다. 이처럼 ATM 계층과 물리계층에서 같은 방법으로 루프백시켜 지역 루프와 원격 루프를 제공한다.The cell loopback process will be described in detail. First, when a cell is detected, the receiver 122 temporarily stores the cell in a buffer. The cells stored in the buffer are looped back in such a manner that they are inserted into the transmitter 121 when there is no cell coming into the transmitter 121. As such, the ATM and physical layers loop back in the same way to provide local and remote loops.

이때 활성화된 루프백 기능은 두 가지 모드를 제공한다. 해당 물리계층의 모든 셀을 루프백하는 'PHY 모드'와 특정 VPI/VCI에 대해서만 루프백하는 '셀 모드'가 그러한데, 모드는 선택될 수 있고 각 모드에 따른 루프백 제어는 CPU가 담당한다(S23).The activated loopback feature provides two modes. Such are the 'PHY mode' looping back all the cells of the physical layer and the 'cell mode' looping only for a specific VPI / VCI, the mode can be selected and the loopback control according to each mode is in charge of the CPU (S23).

만약 PHY 모드로 설정되어 있으면, CPU는 현재 수신된 셀의 물리적 주소를 확인하여 설정된 물리계층의 주소와 일치하는 여부를 판단한다. 상기 판단 결과, 물리적 주소가 일치하는 셀은 모두 루프백 된다. 이 경우에는 마스터(110)측에서 송신하는 테스트 셀에 시험하고자 하는 물리계층의 주소를 삽입하여 슬레이브(120)측으로 전송하면 된다(S24, S26). If the PHY mode is set, the CPU checks the physical address of the currently received cell to determine whether it matches the configured physical layer address. As a result of the determination, all cells whose physical addresses match are looped back. In this case, the address of the physical layer to be tested may be inserted into the test cell transmitted from the master 110 and transmitted to the slave 120 (S24 and S26).

한편, 셀 모드로 설정된 경우, CPU는 현재 수신된 셀의 VPI/VCI를 확인하여 시험하고자 하는 경로인지를 판단한다. 시험하고자 하는 경로의 VPI/VCI가 지정되면, CPU가 수신된 셀의 VPI/VCI와 비교하여 시험 대상 셀인지를 확인하는 것이다. 예를 들어 마스터(110)측에서 테스트 셀에 시험될 경로의 VPI/VCI를 삽입하여 보내면, 슬레이브(120)측에서 VPI/VCI를 비교하여 테스트 셀임을 확인하고 수신부(122)로부터 송신부(121)로 루프백 시키게 된다(S25~S26).On the other hand, when set to the cell mode, the CPU checks the VPI / VCI of the currently received cell to determine whether the path to test. If the VPI / VCI of the path to be tested is specified, the CPU checks the cell under test by comparing with the VPI / VCI of the received cell. For example, when the master 110 inserts and sends the VPI / VCI of the path to be tested in the test cell, the slave 120 compares the VPI / VCI and confirms that it is a test cell. Loop back to (S25 ~ S26).

수신부(122)가 수신된 셀을 루프백 하지 않는 경우를 정리하여 보면, 루프백 기능이 비활성일 때, 루프백 기능은 활성 상태이고 PHY 모드인데 수신된 셀의 물리적 주소가 시험하고자 하는 물리계층의 주소와 다를 때, 그리고 루프백 기능이 활성 상태이고 셀 모드인데 수신된 셀의 VPI/VCI가 시험하고자 하는 경로와 다를 때 등이다(S27).To summarize the case where the receiver 122 does not loop back the received cell, when the loopback function is inactive, the loopback function is active and in PHY mode, and the physical address of the received cell is different from the address of the physical layer to be tested. And when the loopback function is active and in cell mode, when the VPI / VCI of the received cell is different from the path to be tested (S27).

수신부(122)는 한 셀에 대한 루프백 처리 또는 정상적 처리를 완료한 후, 단계 S21로 복귀하여 다음에 수신되는 셀을 감지하고 이후에는 상기 설명한 과정을 반복한다.After completing the loopback process or the normal process for one cell, the receiver 122 returns to step S21 to detect the next received cell and then repeats the above-described process.

이처럼 유토피아 인터페이스를 수행하는 마스터와 슬레이브 사이에서 정상적인 셀 처리가 이루어지고 있는 동안에 송신측에서 테스트 셀을 생성하여 보내고, 수신측에서 테스트 셀만을 선별적으로 루프백 시킬 수 있게 됨으로써 서비스와 동시에 셀 경로를 시험할 수 있다.As such, during normal cell processing between the master and the slave that performs the utopia interface, the test cell can generate and send the test cell, and only the test cell can be selectively looped back from the receiver, thereby testing the cell path simultaneously with the service. can do.

이상 설명한 실시예는 본 발명의 다양한 변화, 변경 및 균등물의 범위에 속한다. 따라서 실시예에 대한 기재내용으로 본 발명이 한정되지 않는다.The embodiments described above are within the scope of various changes, modifications, and equivalents of the present invention. Therefore, the present invention is not limited to the description of the examples.

본 발명의 유토피아 인터페이스에서의 셀 루프백 시험 방법에 따르면, 유토피아 인터페이스를 가진 ATM 시스템의 내부 셀 경로를 서비스 중에 주기적으로 시험할 수 있게 된다. 이로써 하드웨어, 소프트웨어 등 모든 셀의 경로 장애 발생시 즉시 인지가 가능하고, 서비스의 신뢰를 증대시킬 수 있다.According to the cell loopback test method at the utopia interface of the present invention, the internal cell path of the ATM system having the utopia interface can be periodically tested during service. This enables immediate recognition of path failures of all cells, such as hardware and software, and increases service reliability.

또한, 경로 시험을 위한 점검 포인트가 하나 추가됨으로써 시스템 장애 발생시 장애 위치를 파악하기가 보다 용이해진다.In addition, by adding one check point for the path test, it is easier to determine the location of the failure in the event of a system failure.

Claims (3)

시험 대상 물리계층을 설정하는 단계와;Setting a physical layer to be tested; 물리계층의 수신부로 수신되는 셀의 물리적 주소와 시험 대상 물리계층의 주소를 비교하는 단계와;Comparing the physical address of the cell received by the receiver of the physical layer with the address of the physical layer under test; 상기 수신부로 수신된 셀의 물리적 주소와 시험 대상 물리계층의 주소가 일치하면, 상기 수신된 셀이 송신부로 루프백 되는 단계와;If the physical address of the cell received by the receiver and the address of the physical layer under test match, looping the received cell back to the transmitter; 상기 수신부로 수신된 셀의 물리적 주소와 시험 대상 물리계층의 주소가 일치하지 않으면, 상기 수신된 셀이 유토피아 인터페이스에 따라 수신 처리되는 단계를 포함하는 것을 특징으로 하는 유토피아 인터페이스에서의 셀 루프백 시험 방법.And if the physical address of the cell received by the receiver and the address of the physical layer to be tested do not match, receiving the received cell according to a utopia interface. 제1항에 있어서,The method of claim 1, 시험 대상 경로를 설정하는 단계와;Setting a path to be tested; 물리계층의 수신부로 수신되는 셀의 가상경로식별자/가상채널식별자와 시험 대상 경로를 비교하는 단계와;Comparing the virtual path identifier / virtual channel identifier and the test target path of the cell received by the receiver of the physical layer; 상기 수신부로 수신된 셀의 가상경로식별자/가상채널식별자와 시험 대상 경로가 일치하면, 상기 수신된 셀이 송신부로 루프백 되는 단계와;If the virtual path identifier / virtual channel identifier and the test target path of the cell received by the receiver match, looping the received cell back to the transmitter; 상기 수신부로 수신된 셀의 가상경로식별자/가상채널식별자와 시험 대상 경로가 일치하지 않으면, 상기 수신된 셀이 유토피아 인터페이스에 따라 수신 처리되는 단계를 더 포함하는 것을 특징으로 하는 유토피아 인터페이스에서의 셀 루프백 시험 방법.And if the virtual path identifier / virtual channel identifier and the test target path of the cell received by the receiver do not coincide, the received cell is further processed according to a utopia interface. Test Methods. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 루프백 기능이 활성화되어 있지 않은 경우에는 물리계층의 수신부로 수신되는 모든 셀을 즉시 수신 처리하는 것을 특징으로 하는 유토피아 인터페이스에서의 셀 루프백 시험 방법.If the loopback function is not activated, the cell loopback test method for a utopia interface is characterized in that all cells received by the receiver of the physical layer are immediately received.
KR1020020031872A 2002-06-07 2002-06-07 Loop-back test of cells in UTOPIA interface KR100763706B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020031872A KR100763706B1 (en) 2002-06-07 2002-06-07 Loop-back test of cells in UTOPIA interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020031872A KR100763706B1 (en) 2002-06-07 2002-06-07 Loop-back test of cells in UTOPIA interface

Publications (2)

Publication Number Publication Date
KR20030094641A KR20030094641A (en) 2003-12-18
KR100763706B1 true KR100763706B1 (en) 2007-10-04

Family

ID=32386179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020031872A KR100763706B1 (en) 2002-06-07 2002-06-07 Loop-back test of cells in UTOPIA interface

Country Status (1)

Country Link
KR (1) KR100763706B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769957B1 (en) * 2004-05-28 2007-10-24 (주)코아글로벌아이티 Method for checking and recovering data transfer line trouble
KR100694204B1 (en) * 2005-02-07 2007-03-14 삼성전자주식회사 Device and method for testing loopback in WAN system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010017640A (en) * 1999-08-13 2001-03-05 정선종 Utopia interface unit having self loop-back test mode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010017640A (en) * 1999-08-13 2001-03-05 정선종 Utopia interface unit having self loop-back test mode

Also Published As

Publication number Publication date
KR20030094641A (en) 2003-12-18

Similar Documents

Publication Publication Date Title
US8031700B2 (en) PPP terminating equipment, network equipment and method of responding to LCP echo requirement
US5802073A (en) Built-in self test functional system block for UTOPIA interface
US6928086B2 (en) Dynamic detection of LAN network protocol
CN101345581B (en) Fault location method and system for passive optical network
US20080195920A1 (en) Self-test structure and method of testing a digital interface
US6957369B2 (en) Hidden failure detection
KR100763706B1 (en) Loop-back test of cells in UTOPIA interface
CN101136756A (en) Electric self-checking method, system and BMC chip on network long-range control host machine
US7039711B2 (en) Network apparatus capable of automatically configuring connection polarities and the operating method thereof
CN107659413B (en) Small-sized communication equipment
KR0175461B1 (en) Broadcast Loopback Control Method in ATM Layer
KR100289581B1 (en) Alarm display signal cell generator of video subscriber unit in optical termination device of demand dense optical subscriber transmission device
KR0168918B1 (en) Method for testing function of stm cell transmission reception
KR100251702B1 (en) Fault detecting method of specific device in atm network
JP3730824B2 (en) Signal continuity test method
JP2002044087A (en) Atm communication equipment
CN117439628A (en) Communication terminal equipment
KR100237384B1 (en) Method for testing connection path between interface modules of als of switching system
CN100549930C (en) Know method and network element device that disk is pulled out
KR100407694B1 (en) Transmission Performance Tester Of Digital Subscriber Lines Based On ATM
KR20040077358A (en) Apparatus and Method for diagnostic of IMA link
KR20030034873A (en) Test Method Using Virtual Remote System In ATM System
KR20030022930A (en) Apparatus of Interfacing ATM Lines between a Base Station and a Base Station Controller in the Mobile Communication System
KR960006401A (en) Broadband Telecommunication Network Simulation Apparatus and Method
CA2108179A1 (en) Fault detection and isolation of fiber to the curb systems

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110810

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120814

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee