KR100763407B1 - array panel for liquid crystal display devices - Google Patents

array panel for liquid crystal display devices Download PDF

Info

Publication number
KR100763407B1
KR100763407B1 KR1020010049108A KR20010049108A KR100763407B1 KR 100763407 B1 KR100763407 B1 KR 100763407B1 KR 1020010049108 A KR1020010049108 A KR 1020010049108A KR 20010049108 A KR20010049108 A KR 20010049108A KR 100763407 B1 KR100763407 B1 KR 100763407B1
Authority
KR
South Korea
Prior art keywords
wiring
liquid crystal
gate
log
crystal display
Prior art date
Application number
KR1020010049108A
Other languages
Korean (ko)
Other versions
KR20030015062A (en
Inventor
추교섭
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010049108A priority Critical patent/KR100763407B1/en
Publication of KR20030015062A publication Critical patent/KR20030015062A/en
Application granted granted Critical
Publication of KR100763407B1 publication Critical patent/KR100763407B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 구동회로를 내장한 액정 표시 장치용 어레이 기판에 관한 것이다.The present invention relates to an array substrate for a liquid crystal display device incorporating a drive circuit.

COG 방식 액정 표시 장치에서, 어레이 기판 상에 게이트 및 데이터 구동 회로를 연결하는 LOG 배선을 형성함으로써, 제조 공정을 간소화하며 비용을 절감할 수 있다. 그러나, 이러한 LOG 배선은 FPC를 대체하는 것으로 매우 낮은 저항이 요구된다.In the COG type liquid crystal display device, by forming a LOG wiring connecting the gate and the data driving circuit on the array substrate, the manufacturing process can be simplified and the cost can be reduced. However, this LOG wiring replaces the FPC and requires very low resistance.

본 발명에서는 반사형이나 반투과형 액정 표시 장치에 이용되는 어레이 기판에 있어서, LOG 배선을 게이트 배선 및 화소 전극 형성시 각각 형성함으로써, 배선 폭을 넓게 형성하여 배선의 저항을 감소시킬 수 있으며 제조 공정이 증가되지 않는다.In the present invention, in the array substrate used in the reflective or semi-transmissive liquid crystal display device, by forming the LOG wiring at the time of forming the gate wiring and the pixel electrode, the wiring width can be formed wide to reduce the resistance of the wiring and the manufacturing process Not increased.

칩 온 글라스(COG), 라인 온 글라스(LOG), 저저항Chip on Glass (COG), Line on Glass (LOG), Low Resistance

Description

액정 표시 장치용 어레이 기판{array panel for liquid crystal display devices} Array substrate for liquid crystal display device             

도 1은 일반적인 액정 표시 장치에 대한 단면도.1 is a cross-sectional view of a general liquid crystal display device.

도 2는 일반적인 반투과형 액정 표시 장치의 단면도.2 is a cross-sectional view of a general transflective liquid crystal display device.

도 3은 COG 방식 액정 표시 장치용 어레이 기판의 평면도.3 is a plan view of an array substrate for a COG type liquid crystal display device.

도 4는 종래의 LOG 방식 액정 표시 장치용 어레이 기판의 평면도.4 is a plan view of an array substrate for a conventional LOG method liquid crystal display.

도 5 및 도 6은 각각 도 4의 C 부분에 대한 평면도 및 단면도.5 and 6 are plan and cross-sectional views, respectively, of part C of FIG. 4.

도 7은 본 발명에 따른 어레이 기판의 평면도.7 is a plan view of an array substrate according to the present invention.

도 8 및 도 9는 도 7의 D 부분에 대한 평면도 및 단면도.
8 and 9 are a plan view and a sectional view of portion D of FIG.

본 발명은 액정 표시 장치에 관한 것으로서, 더욱 상세하게는 구동회로를 내장한 액정 표시 장치용 어레이 기판에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to an array substrate for a liquid crystal display device incorporating a driving circuit.

최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시 장치(flat panel display)의 필요성이 대두되었는데, 이 중 액정 표시 장치(liquid crystal display)가 해상도, 컬러표시, 화질 등에서 우수하여 노트북이나 데스크탑 모니터에 활발하게 적용되고 있다.Recently, with the rapid development of the information society, there is a need for a flat panel display having excellent characteristics such as thinning, light weight, and low power consumption, among which a liquid crystal display has a resolution, It is excellent in color display and image quality, and is actively applied to notebooks and desktop monitors.

일반적으로 액정 표시 장치는 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.In general, a liquid crystal display device arranges two substrates on which electrodes are formed so that the surfaces on which the two electrodes are formed face each other, injects a liquid crystal material between the two substrates, and applies a voltage to the two electrodes to generate an electric field. By moving the liquid crystal molecules, the image is expressed by the transmittance of light that varies accordingly.

이하, 첨부한 도면을 참조하여 일반적인 액정 표시 장치의 구조에 대하여 설명한다. Hereinafter, a structure of a general liquid crystal display device will be described with reference to the accompanying drawings.

도 1은 일반적인 액정 표시 장치에 대한 단면도이다.1 is a cross-sectional view of a general liquid crystal display.

도 1에 도시한 바와 같이, 액정 표시 장치는 화상이 표현되는 제 1 영역(A) 및 구동회로와 연결되어 제 1 영역(A)에 신호를 인가하기 위한 패드(도시하지 않음)가 위치하는 제 2 영역(B)으로 나누어진다.As shown in FIG. 1, the liquid crystal display includes a first area A in which an image is represented and a pad (not shown) in which a pad for applying a signal to the first area A is located. It is divided into two areas (B).

제 1 영역(A)에서는 먼저, 하부의 투명한 제 1 기판(10) 위에 금속과 같은 도전 물질로 이루어진 게이트 전극(11)이 형성되어 있고, 그 위에 실리콘 질화막(SiNx)이나 실리콘 산화막(SiO2)으로 이루어진 게이트 절연막(12)이 게이트 전극(11)을 덮고 있다. 게이트 전극(11) 상부의 게이트 절연막(12) 위에는 비정질 실리콘으로 이루어진 액티브층(13)이 형성되어 있으며, 그 위에 불순물이 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(14)이 형성되어 있다. In the first region A, first, a gate electrode 11 made of a conductive material such as a metal is formed on the lower transparent first substrate 10, and a silicon nitride film (SiN x ) or a silicon oxide film (SiO 2 ) is formed thereon. The gate insulating film 12 made of) covers the gate electrode 11. An active layer 13 made of amorphous silicon is formed on the gate insulating layer 12 on the gate electrode 11, and an ohmic contact layer 14 made of amorphous silicon doped with impurities is formed thereon.

오믹 콘택층(14) 상부에는 금속과 같은 도전 물질로 이루어진 소스 및 드레인 전극(15a, 15b)이 형성되어 있는데, 소스 및 드레인 전극(15a, 15b)은 게이트 전극(11)과 함께 박막 트랜지스터(T)를 이룬다.Source and drain electrodes 15a and 15b formed of a conductive material such as a metal are formed on the ohmic contact layer 14, and the source and drain electrodes 15a and 15b are formed together with the gate electrode 11. ).

도시하지 않았지만, 게이트 전극(11)은 게이트 배선과 연결되어 있고, 소스 전극(15a)은 데이터 배선과 연결되어 있으며, 게이트 배선과 데이터 배선은 서로 직교하여 화소 영역을 정의한다.Although not shown, the gate electrode 11 is connected to the gate wiring, the source electrode 15a is connected to the data wiring, and the gate wiring and the data wiring are orthogonal to each other to define the pixel region.

이어, 소스 및 드레인 전극(15a, 15b) 위에는 실리콘 질화막이나 실리콘 산화막 또는 유기 절연막으로 이루어진 보호층(16)이 형성되어 있으며, 보호층(16)은 드레인 전극(15b)을 드러내는 콘택홀(16c)을 가진다.Subsequently, a passivation layer 16 made of a silicon nitride film, a silicon oxide film, or an organic insulating film is formed on the source and drain electrodes 15a and 15b, and the passivation layer 16 is a contact hole 16c exposing the drain electrode 15b. Has

보호층(16) 상부의 화소 영역에는 투명 도전 물질로 이루어진 화소 전극(17)이 형성되어 있고, 화소 전극(17)은 콘택홀(16c)을 통해 드레인 전극(15b)과 연결되어 있다.A pixel electrode 17 made of a transparent conductive material is formed in the pixel area above the passivation layer 16, and the pixel electrode 17 is connected to the drain electrode 15b through the contact hole 16c.

한편, 제 1 기판(10) 상부에는 제 1 기판(10)과 일정 간격을 가지고 이격되어 있는 투명한 제 2 기판(20)이 배치되어 있고, 제 2 기판(20)의 안쪽면에는 블랙 매트릭스(21)가 박막 트랜지스터(T)와 대응되는 위치에 형성되어 있는데, 도시하지 않았지만 블랙 매트릭스(21)는 화소 전극(17) 이외의 부분도 덮고 있다. 블랙 매트릭스(21) 하부에는 컬러필터(22)가 형성되어 있는데, 컬러필터(22)는 적, 녹, 청의 색이 순차적으로 반복되어 있으며, 하나의 색이 하나의 화소 영역에 대응된다. 컬러필터(22) 하부에는 투명한 도전 물질로 이루어진 공통 전극(23)이 형성되어 있다. Meanwhile, a transparent second substrate 20 spaced apart from the first substrate 10 at a predetermined interval is disposed on the first substrate 10, and a black matrix 21 is disposed on an inner surface of the second substrate 20. ) Is formed at a position corresponding to the thin film transistor T, although not shown, the black matrix 21 covers portions other than the pixel electrode 17. The color filter 22 is formed under the black matrix 21. The color filter 22 sequentially repeats red, green, and blue colors, and one color corresponds to one pixel area. The common electrode 23 made of a transparent conductive material is formed under the color filter 22.                         

다음, 화소 전극(17)과 공통 전극(23) 사이에는 액정(25)이 주입되어 있는데, 도시하지 않았지만 화소 전극(17)의 상부와 공통 전극(23)의 하부에는 각각 배향막이 형성되어 있어, 액정 분자의 초기 배열을 결정한다.Next, a liquid crystal 25 is injected between the pixel electrode 17 and the common electrode 23. Although not shown, an alignment layer is formed on the upper portion of the pixel electrode 17 and the lower portion of the common electrode 23, respectively. Determine the initial arrangement of the liquid crystal molecules.

이어, 제 2 영역(B)에서는 제 1 기판(10)과 제 2 기판(20) 사이에 액정 주입을 위한 갭을 형성하고 주입된 액정의 누설을 방지하는 씰 패턴(seal pattern)(27)이 형성되어 있다. 여기서, 제 1 기판(10) 상의 게이트 절연막(12)과 보호층(16) 및 제 2 기판(20)의 공통 전극(23)은 제 2 영역(B)까지 연장되어 있다.Subsequently, in the second region B, a seal pattern 27 is formed between the first substrate 10 and the second substrate 20 to form a gap for injecting the liquid crystal and prevent leakage of the injected liquid crystal. Formed. Here, the gate insulating film 12, the protective layer 16, and the common electrode 23 of the second substrate 20 on the first substrate 10 extend to the second region B. As shown in FIG.

이러한 액정 표시 장치는 박막 트랜지스터와 화소 전극이 배열된 하부의 어레이 기판을 제조하는 공정과 컬러필터 및 공통 전극을 포함하는 상부의 컬러필터 기판을 제조하는 공정, 그리고 제조된 두 기판의 배치와 액정 물질의 주입 및 봉지, 그리고 편광판의 부착으로 이루어진 액정 셀(cell) 공정에 의해 형성된다.Such a liquid crystal display includes a process of manufacturing a lower array substrate on which thin film transistors and pixel electrodes are arranged, a process of manufacturing an upper color filter substrate including a color filter and a common electrode, an arrangement of two manufactured substrates, and a liquid crystal material It is formed by a liquid crystal cell process consisting of the injection and encapsulation of a, and the attachment of a polarizing plate.

액정 표시 장치는 광원의 위치에 따라 투과형(transmission type)과 반사형(reflection type)으로 나누어진다. The liquid crystal display is classified into a transmission type and a reflection type according to the position of the light source.

투과형 액정 표시 장치는 액정 패널 뒷면에 백라이트(backlight)를 배치하고 백라이트로부터 나오는 빛을 액정 패널에 입사시켜, 액정의 배열에 따라 빛의 양을 조절함으로써 화상을 표시한다. 이때, 액정 표시 장치의 전계 생성 전극인 화소 전극(17)과 공통 전극(23)은 투명 도전 물질로 형성되고, 두 기판(10, 20) 또한 투명 기판으로 이루어져야 한다.The transmissive liquid crystal display device displays an image by arranging a backlight on the back of the liquid crystal panel and injecting light from the backlight into the liquid crystal panel to adjust the amount of light according to the arrangement of the liquid crystals. In this case, the pixel electrode 17 and the common electrode 23, which are electric field generating electrodes of the liquid crystal display, are made of a transparent conductive material, and the two substrates 10 and 20 should also be made of a transparent substrate.

반면, 반사형 액정 표시 장치는 외부의 자연광이나 인조광을 반사시킴으로써 액정의 배열에 따라 빛의 투과율을 조절하는 형태이다. 이러한 반사형 액정 표시 장치는 하부의 화소 전극(17)을 반사가 잘 되는 도전 물질로 형성하고, 상부의 공통 전극(23)은 외부광을 투과시키기 위해 투명 도전 물질로 형성한다. 이때, 제 1 기판(10)은 불투명하거나 투과도가 낮은 재질로 이루어질 수 있다.On the other hand, the reflective liquid crystal display is a form of adjusting the light transmittance according to the arrangement of the liquid crystal by reflecting the external natural light or artificial light. In the reflective liquid crystal display, the lower pixel electrode 17 is formed of a conductive material having good reflection, and the upper common electrode 23 is formed of a transparent conductive material to transmit external light. In this case, the first substrate 10 may be made of a material that is opaque or low in transparency.

투과형 액정 표시 장치는 인위적인 배면광원을 사용하므로 어두운 외부 환경에서도 밝은 화상을 구현할 수 있으나 전력소비(power consumption)가 큰 단점이 있는 반면, 반사형 액정 표시 장치는 빛의 대부분을 외부의 자연광이나 인조광원에 의존하는 구조를 하고 있으므로 투과형 액정 표시 장치에 비해 전력소비가 적지만 어두운 장소에서는 사용할 수 없다는 단점이 있다.The transmissive liquid crystal display uses an artificial back light source, so that bright images can be realized even in a dark environment. However, the power consumption of the transmissive liquid crystal display is large. Since the structure is dependent on the power consumption is less than the transmissive liquid crystal display device, but can not be used in a dark place has the disadvantage.

따라서, 최근에는 두 가지 모드를 필요한 상황에 따라 적절하게 선택하여 사용할 수 있는 장치로 반사 및 투과 겸용 액정 표시 장치가 제안되어 개발되고 있다. Therefore, recently, a liquid crystal display device having both a reflection and a transmission has been proposed and developed as a device capable of appropriately selecting and using two modes according to a necessary situation.

도 2는 일반적인 반투과형 액정 표시 장치의 단면도로서, 하나의 화소 영역에 해당하는 부분을 도시한 것이다.FIG. 2 is a cross-sectional view of a general transflective liquid crystal display, and illustrates a portion corresponding to one pixel area. FIG.

도 2에 도시한 바와 같이, 스위칭 소자인 박막 트랜지스터(도시하지 않음)를 포함하는 하부 기판(31) 위에 화소 전극(32)이 형성되어 있다. 화소 전극(32)은 투과부(32a)와 반사부(32b)의 두 부분으로 이루어지는데, 반사부(32b)의 내부에는 홀이 형성되어 있으며, 반사부(32b)의 홀은 투과부(32a)와 대응한다. 투과부(32a)의 전극은 인듐-틴-옥사이드(indium-tin-oxide : ITO)나 인듐-징크-옥사이드(indium-zinc-oxide : IZO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전 물질로 이루어지며, 반사부(32b)의 전극은 알루미늄(Al)과 같이 저항이 작고 반사율이 큰 물질로 이루어진다.As shown in FIG. 2, a pixel electrode 32 is formed on the lower substrate 31 including a thin film transistor (not shown) which is a switching element. The pixel electrode 32 is composed of two parts, the transmission part 32a and the reflection part 32b. A hole is formed in the reflection part 32b, and the hole of the reflection part 32b is formed by the transmission part 32a. Corresponds. The electrode of the transmission part 32a is made of a transparent conductive material having a relatively high light transmittance, such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO). The electrode of the reflector 32b is made of a material having a low resistance and a high reflectance, such as aluminum (Al).

하부 기판(31) 상부에는 하부 기판(31)과 일정 간격을 가지고 상부 기판(33)이 배치되어 있으며, 상부 기판(33) 안쪽면에는 화소 전극(32)과 대응하는 위치에 컬러 필터(34)가 형성되어 있다. 컬러 필터(34) 상부에는 투명 도전 물질로 이루어진 공통 전극(35)이 형성되어 있다. The upper substrate 33 is disposed on the lower substrate 31 at a predetermined distance from the lower substrate 31, and the color filter 34 is disposed at a position corresponding to the pixel electrode 32 on the inner surface of the upper substrate 33. Is formed. The common electrode 35 made of a transparent conductive material is formed on the color filter 34.

상부 기판(33)과 하부 기판(31) 사이에는 수평으로 배향된 액정층(37)이 삽입되어 있다.A horizontally oriented liquid crystal layer 37 is inserted between the upper substrate 33 and the lower substrate 31.

두 기판(31, 33)의 바깥쪽에는 제 1 및 제 2 위상차판(retardation film(Quater wave plate ; 이하 "QWP"라 칭함))(41, 42)이 각각 배치되어 있는데, 제 1 및 제 2 QWP(41, 42)는 빛의 편광 상태를 바꾸는 기능을 한다. 즉, 선평광을 좌 또는 우원 편광으로, 좌 또는 우원 편광을 선편광으로 바꾼다.Outside the two substrates 31 and 33, first and second retardation films (QWPs) 41 and 42 are disposed, respectively. The QWPs 41 and 42 function to change the polarization state of light. That is, the linear flat light is changed to left or right polarized light, and the left or right polarized light is changed to linear polarized light.

제 1 및 제 2 QWP(41, 42) 바깥쪽에는 하부 편광판(43)과 상부 편광판(44)이 각각 배치되어 있다. 여기서, 상부 편광판(44)의 편광축은 하부 편광판(43)의 편광축에 대하여 90도의 각을 가진다.The lower polarizing plate 43 and the upper polarizing plate 44 are disposed outside the first and second QWPs 41 and 42, respectively. Here, the polarization axis of the upper polarizing plate 44 has an angle of 90 degrees with respect to the polarization axis of the lower polarizing plate 43.

또한, 하부 편광판(43)의 바깥쪽 즉, 하부 편광판(43)의 아래에는 백라이트(45)가 배치되어 있어 투과 모드의 광원으로 이용된다.In addition, the backlight 45 is disposed outside the lower polarizer 43, that is, below the lower polarizer 43, and is used as a light source in a transmission mode.

이와 같이, 반투과형 액정 표시 장치는 화소 전극이 반사부와 투과부로 이루어져 있어, 필요에 따라 적절히 이용할 수 있다.As described above, in the transflective liquid crystal display device, the pixel electrode is composed of a reflecting portion and a transmitting portion, and can be appropriately used as necessary.

한편, 액정 표시 장치는 박막 트랜지스터를 구동시키기 위한 구동부를 더 포함한다. Meanwhile, the liquid crystal display further includes a driver for driving the thin film transistor.                         

구동부는 액정 표시 장치의 배선에 신호를 인가하기 위한 구동회로(이하 드라이버 IC(driver integrated circuit)라고 함)를 포함하며, 드라이버 IC를 액정 표시 장치에 실장(packaging)시키는 방법에 따라, 칩 온 글래스(COG : chip on glass), 테이프 캐리어 패키지(TCP : tape carrier package), 칩 온 필름(COF : chip on film) 등으로 나누어진다.The driver unit includes a driver circuit (hereinafter referred to as a driver integrated circuit) for applying a signal to the wiring of the liquid crystal display device, and according to a method of packaging the driver IC in the liquid crystal display device, the chip on glass (COG: chip on glass), tape carrier package (TCP), chip on film (COF).

이 중 COG 방식은 액정 표시 장치의 어레이 기판에 드라이버 IC를 접착시켜, 드라이버 IC의 출력 전극을 어레이 기판 상의 배선 패드에 직접 연결하는 방법으로서, 구조가 간단하여 공정이 단순하고, 제조 비용이 적게 드는 장점이 있다.The COG method is a method of bonding a driver IC to an array substrate of a liquid crystal display device and directly connecting the output electrode of the driver IC to a wiring pad on the array substrate. The COG method is simple in structure and simple in manufacturing process. There is an advantage.

이러한 COG 방식으로 이루어진 액정 표시 장치의 어레이 기판 구조를 도 3에 간략하게 도시하였다. The array substrate structure of the liquid crystal display device formed by such a COG method is briefly shown in FIG. 3.

도시한 바와 같이, 액정 표시 장치의 어레이 기판(50)은 화상이 표시되는 점선 안쪽의 표시 영역(52)과 점선 바깥쪽의 비표시 영역(54)으로 나누어진다.As shown, the array substrate 50 of the liquid crystal display device is divided into a display area 52 inside the dotted line on which an image is displayed and a non-display area 54 outside the dotted line.

표시 영역(52) 내에는 다수의 게이트 배선(61)과 데이터 배선(62)이 형성되어 있는데, 게이트 배선(61)과 데이터 배선(62)은 교차하여 화소 영역을 정의한다. 도시하지 않았지만, 게이트 배선(61)과 데이터 배선(62)이 교차하는 부분에는 박막 트랜지스터가 위치하며, 박막 트랜지스터는 화소 영역의 화소 전극에 신호를 스위칭함으로써 화상을 표시한다.A plurality of gate wires 61 and data wires 62 are formed in the display area 52. The gate wires 61 and the data wires 62 intersect to define a pixel area. Although not shown, a thin film transistor is positioned at a portion where the gate wiring 61 and the data wiring 62 cross each other, and the thin film transistor displays an image by switching a signal to the pixel electrode in the pixel region.

다음, 비표시 영역(54)에는 게이트 배선(61) 및 데이터 배선(62)과 각각 연결되는 게이트 및 데이터 링크선(63, 64)이 형성되어 있으며, 게이트 및 데이터 링크선(63, 64)의 한쪽 끝은 어레이 기판(50) 상에 실장된 게이트 드라이버 IC(70) 및 데이터 드라이버 IC(80)와 각각 연결되어 있다. 게이트 드라이버 IC(70) 및 데이터 드라이버 IC(80)는 에프피씨(FPC : flexible printed circuit)(도시하지 않음)를 통해 외부의 인쇄회로기판(PCB : printed circuit board)(도시하지 않음)과 각각 연결되어 있다. 이 인쇄회로기판(PCB)은 기판 상에 집적회로와 같은 다수의 소자가 형성되어 있어, 액정 표시 장치를 구동시키기 위한 여러 가지 제어신호 및 데이터신호 등을 생성한다. 이때, 인쇄회로기판은 게이트부와 데이터부로 각각 형성될 수 있는데, 이들은 FPC에 의해 서로 연결되어 게이트 신호와 데이터 신호가 유기적으로 연결되도록 함으로써, 신호를 공급하도록 한다.Next, gate and data link lines 63 and 64 connected to the gate line 61 and the data line 62 are formed in the non-display area 54, and the gate and data link lines 63 and 64 are formed. One end is connected to the gate driver IC 70 and the data driver IC 80 mounted on the array substrate 50, respectively. The gate driver IC 70 and the data driver IC 80 are connected to an external printed circuit board (PCB) (not shown), respectively, via a flexible printed circuit (FPC) (not shown). It is. In the printed circuit board (PCB), a plurality of elements such as integrated circuits are formed on a substrate to generate various control signals, data signals, and the like for driving the liquid crystal display. At this time, the printed circuit board may be formed of a gate portion and a data portion, respectively, which are connected to each other by an FPC so that the gate signal and the data signal are organically connected, thereby supplying a signal.

한편, 최근 드라이버 IC를 어레이 기판 상에 형성하는 COG 방식에서는 FPC의 구조와 제조 공정을 간소화하기 위해, 어레이 기판 상에 게이트 드라이버 IC와 데이터 드라이버 IC를 연결하는 라인 온 글라스(lines on glass : 이하 LOG라고 함) 방법이 제안되어 이용되고 있다.Meanwhile, in the recent COG method of forming a driver IC on an array substrate, in order to simplify the structure and manufacturing process of the FPC, a line on glass (hereinafter, LOG) connecting the gate driver IC and the data driver IC on the array substrate is provided. Method has been proposed and used.

이러한 LOG 방식을 이용한 액정 표시 장치의 어레이 기판 구조에 대하여 도 4에 도시하였는데, 이는 LOG 배선 부분을 제외하면 앞선 도 3에 도시된 것과 동일하므로, 동일한 부분에 대해 동일한 부호를 부여하고 이에 대한 설명은 생략하기로 한다.The structure of the array substrate of the liquid crystal display using the LOG method is illustrated in FIG. 4, except that the LOG wiring is the same as that shown in FIG. 3, the same reference numerals are assigned to the same parts, and the description thereof will be described. It will be omitted.

도시한 바와 같이, LOG 방식을 이용한 액정 표시 장치의 어레이 기판(50)에서는, 비표시 영역(54)에 게이트 드라이버 IC(70)와 데이터 드라이버 IC(80)를 연결하는 LOG 배선(90)이 다수 개 형성되어 있다. 이러한 LOG 배선(90)들은 게이트 구동부와 데이터 구동부를 FPC로 연결하던 것을 대신함으로써, 제조 공정을 간소화 하며 비용을 절감할 수 있다. As shown in the figure, in the array substrate 50 of the liquid crystal display device using the LOG method, there are many LOG wirings 90 connecting the gate driver IC 70 and the data driver IC 80 to the non-display area 54. Dogs are formed. The LOG wirings 90 may replace the gate driver and the data driver by FPC, thereby simplifying a manufacturing process and reducing costs.

최근 액정 표시 장치가 대형화 및 고정세화됨에 따라, 배선의 길이는 길어지고 그 폭은 작아져 신호 지연이 발생할 확률이 높아지게 되었다. 따라서, 배선의 저항을 감소시키기 위해 저저항 물질을 이용하여 배선을 형성해야 하는데, 알루미늄의 비저항이 비교적 낮기 때문에, 게이트 배선의 재료로 알루미늄이나 알루미늄 합금을 많이 사용한다. In recent years, as the size and size of liquid crystal displays have been increased, the length of the wiring is increased and its width is reduced, thereby increasing the probability of signal delay. Therefore, in order to reduce the resistance of the wiring, the wiring must be formed using a low resistance material. Since the specific resistance of aluminum is relatively low, aluminum or an aluminum alloy is frequently used as the material of the gate wiring.

한편, LOG 배선은 전기전도도가 우수한 기존의 FPC를 대체하므로, LOG 배선 또한 저항이 매우 작아야 하는데, LOG 배선 중 특히 게이트 로우(gate low) 신호를 전달하는 배선은 수 옴(ohm) 이내의 저항이 요구된다. 따라서, 저저항 물질을 이용하여 형성해야 하는데, 앞서 언급한 바와 같이 게이트 배선을 알루미늄이나 알루미늄 합금 물질로 형성하므로 LOG 배선을 게이트 배선 형성시 함께 형성함으로써, 공정을 감소시킬 수 있다.On the other hand, since LOG wiring replaces conventional FPC, which has excellent electrical conductivity, LOG wiring must also have very low resistance. Among the LOG wiring, the wiring that delivers the gate low signal has a resistance of several ohms. Required. Therefore, it should be formed using a low-resistance material. As mentioned above, since the gate wiring is formed of aluminum or an aluminum alloy material, the LOG wiring may be formed together when the gate wiring is formed, thereby reducing the process.

이러한 LOG 배선 부분을 확대한 도면을 도 5 및 도 6에 도시하였는데, 도 5 및 도 6은 각각 도 4의 C 부분에 대한 평면도 및 단면도로서, 도 6은 도 5에서 Ⅵ-Ⅵ선을 따라 자른 단면에 해당한다.An enlarged view of the LOG wiring portion is shown in FIGS. 5 and 6. FIGS. 5 and 6 are plan and cross-sectional views, respectively, of part C of FIG. 4, and FIG. 6 is taken along line VI-VI in FIG. 5. Corresponds to the cross section.

도시한 바와 같이, 절연 기판(60) 위에 LOG 배선(90)이 형성되어 있고, 그 위에 제 1 및 제 2 절연막(65, 66)이 형성되어 LOG 배선(90)을 덮고 있다. 여기서, LOG 배선(90)은 알루미늄이나 알루미늄 합금을 이용하여 게이트 배선(도시하지 않음) 형성시 함께 형성되며, 저항을 작게 하기 위해 배선의 길이는 최소로 하고 폭은 최대로 하는 것이 좋다. 이때, 제 1 절연막(65)은 게이트 배선을 덮고 있는 게 이트 절연막이고, 제 2 절연막(66)은 박막 트랜지스터(도시하지 않음)를 보호하기 위한 보호층이다.As shown in the figure, a LOG wiring 90 is formed on the insulating substrate 60, and first and second insulating films 65 and 66 are formed thereon to cover the LOG wiring 90. Here, the LOG wiring 90 is formed together with the formation of a gate wiring (not shown) using aluminum or an aluminum alloy, and the length of the wiring is minimized and the width is maximized in order to reduce the resistance. At this time, the first insulating film 65 is a gate insulating film covering the gate wiring, and the second insulating film 66 is a protective layer for protecting the thin film transistor (not shown).

한편, 여기서는 LOG 배선(90)을 7개로 형성하였는데, 이는 현재 사용되고 있는 개수로서 회로의 구조와 같은 다른 조건에 따라 변화될 수도 있다.On the other hand, here, seven LOG wirings 90 are formed, which may be changed depending on other conditions such as the structure of the circuit as the number currently being used.

이와 같이, LOG 배선을 게이트 배선과 함께 알루미늄이나 알루미늄 합금 물질로 형성함으로써, LOG 배선의 저항을 작게 하면서 공정수를 감소시킬 수 있다. In this way, the LOG wiring is formed of aluminum or an aluminum alloy together with the gate wiring, thereby reducing the number of steps while reducing the resistance of the LOG wiring.

그러나, FPC는 구리를 이용하여 형성되는데, 알루미늄의 비저항은 구리의 약 1.6 배 정도가 되므로 LOG 배선은 FPC에 비해 여전히 저항이 큰 문제가 된다.
However, FPC is formed by using copper. Since the resistivity of aluminum is about 1.6 times that of copper, LOG wiring is still a big problem compared to FPC.

본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 구동회로를 어레이 기판 상에 형성하는 COG 구조의 액정 표시 장치에 있어서, 종래에 비해 저항이 작은 LOG 배선을 가지는 액정 표시 장치용 어레이 기판을 제공하는 것이다.
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described conventional problems, and an object of the present invention is to provide a liquid crystal display device having a COG structure in which a driving circuit is formed on an array substrate. An array substrate for a display device is provided.

상기한 목적을 달성하기 위한 본 발명에 따른 액정 표시 장치용 어레이 기판에서는, 표시 영역과 비표시 영역으로 정의되는 절연 기판의 표시 영역 상에 교차하여 화소 영역을 정의하는 다수의 게이트 배선과 데이터 배선이 형성되어 있고, 박막 트랜지스터가 게이트 배선 및 데이터 배선과 연결되어 있다. 다음, 화소 영역 에는 박막 트랜지스터와 연결되고 불투명 도전 물질로 이루어진 화소 전극이 위치하며, 비표시 영역 상에는 게이트 배선 및 데이터 배선에 각각 신호를 인가하는 게이트 구동 회로 및 데이터 구동 회로가 위치한다. 이어, 비표시 영역 상에는 게이트 및 데이터 구동 회로를 연결하며, 절연되어 중첩하는 제 1 및 제 2 배선으로 이루어진 LOG 배선이 형성되어 있다.In the array substrate for a liquid crystal display device according to the present invention for achieving the above object, a plurality of gate wirings and data wirings defining a pixel region by crossing on the display region of an insulating substrate defined as a display region and a non-display region. And a thin film transistor is connected with the gate wiring and the data wiring. Next, a pixel electrode connected to the thin film transistor and made of an opaque conductive material is positioned in the pixel region, and a gate driving circuit and a data driving circuit for applying a signal to the gate wiring and the data wiring are disposed on the non-display area, respectively. Subsequently, a LOG wiring formed of first and second wirings that connect the gate and the data driving circuit and insulate and overlap each other is formed on the non-display area.

여기서, LOG 배선의 제 1 배선은 게이트 배선과 동일한 물질로 이루어질 수 있고, LOG 배선의 제 2 배선은 화소 전극과 동일한 물질로 이루어질 수 있다. 이때, LOG 배선은 알루미늄과 알루미늄 합금 중의 어느 하나로 이루어지는 것이 바람직하다.Here, the first wiring of the LOG wiring may be made of the same material as the gate wiring, and the second wiring of the LOG wiring may be made of the same material as the pixel electrode. At this time, the LOG wiring is preferably made of any one of aluminum and aluminum alloy.

또한, 화소 전극은 내부에 개구부를 더 포함할 수도 있다.In addition, the pixel electrode may further include an opening therein.

이와 같이, 본 발명에서는 COG 방식을 이용한 반사형이나 반투과형 액정 표시 장치용 어레이 기판에 있어서, 공정을 간소화하고 비용을 절감할 수 있는 LOG 방식을 적용할 때, LOG 배선을 게이트 배선 및 화소 전극 형성시 각각 형성함으로써, 배선 폭을 넓게 형성하여 배선의 저항을 감소시킬 수 있으며 제조 공정이 증가되지 않는다.As described above, in the present invention, in the reflective or semi-transmissive liquid crystal display array substrate using the COG method, the LOG wiring is formed by forming the gate wiring and the pixel electrode when applying the LOG method which can simplify the process and reduce the cost. By forming each time, the wiring width can be formed wide to reduce the resistance of the wiring and the manufacturing process is not increased.

LOG 배선은 저항이 작아야 하기 때문에 저저항 물질을 이용하여 그 길이는 짧고 폭은 넓게 형성하는데, 게이트 배선을 비저항이 비교적 작은 알루미늄을 이용하여 형성하므로, 공정을 증가시키지 않기 위해 이러한 배선 형성시 LOG 배선을 함께 형성한다. 그러나, LOG 배선은 여전히 FPC에 비해 저항값이 크기 때문에 더 작은 저항이 요구되므로, 이와 같이 한 층에 의해 LOG 배선을 형성할 경우 LOG 배선 을 저저항화하는 데에는 한계가 있다.Since the LOG wiring must be small in resistance, its length is short and its width is made wide by using low resistance material.Because the gate wiring is formed by using relatively small resistivity aluminum, LOG wiring at the time of forming such wiring is not necessary to increase the process. Form together. However, since the LOG wiring still has a larger resistance value than the FPC, a smaller resistance is required. Therefore, when the LOG wiring is formed by one layer, there is a limit in reducing the LOG wiring.

그런데, 반사형이나 반투과형 액정 표시 장치에서는 화소 전극이 불투명한 전극으로 이루어지며, 이때, 화소 전극을 반사율이 높은 알루미늄이나 알루미늄 합금을 이용하여 형성한다. 따라서, 본 발명에서는 반사형이나 반투과형 액정 표시 장치에서 게이트 배선 및 화소 전극 형성시 LOG 배선을 형성하여, 배선 폭을 넓게 형성함으로써 LOG 배선 저항을 감소시킬 수 있다.By the way, in the reflective or semi-transmissive liquid crystal display device, the pixel electrode is made of an opaque electrode. In this case, the pixel electrode is formed using aluminum or aluminum alloy having high reflectance. Therefore, in the present invention, the LOG wiring resistance can be reduced by forming the LOG wiring at the gate wiring and the pixel electrode formation in the reflective or semi-transmissive liquid crystal display to form a wide wiring width.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 어레이 기판에 대하여 상세히 설명한다.Hereinafter, an array substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 도 7은 본 발명에 따른 어레이 기판의 평면도이다.First, FIG. 7 is a plan view of an array substrate according to the present invention.

도시한 바와 같이, 본 발명에 따른 어레이 기판(100)은 표시 영역(112)과 비표시 영역(114)으로 나누어진다. 여기서, 표시 영역(112)은 화상을 표시하는 영역이며, 비표시 영역(114)은 표시 영역(112)에 신호를 인가하기 위한 회로가 배치되는 영역이다.As shown, the array substrate 100 according to the present invention is divided into a display area 112 and a non-display area 114. Here, the display area 112 is an area for displaying an image, and the non-display area 114 is an area in which a circuit for applying a signal to the display area 112 is disposed.

표시 영역(112)에는 가로 방향을 가지는 게이트 배선(121)과 세로 방향의 데이터 배선(122)이 다수 개 형성되어 있다. 게이트 배선(121) 및 데이터 배선(122)은 교차함으로써 화소 영역을 정의하고, 게이트 배선(121)과 데이터 배선(122)이 교차하는 영역에는 스위칭 소자인 박막 트랜지스터(123)가 형성되어 있다. 화소 영역에는 박막 트랜지스터(123)와 연결된 화소 전극(124)이 형성되어 있으며, 박막 트랜지스터(123)는 게이트 배선(121)의 신호에 따라 데이터 배선(122)의 신호를 화소 전극(124)에 스위칭한다. 여기서, 본 발명에 따른 어레이 기판(100)은 반사형이 나 반투과형 액정 표시 장치에 이용되는 것으로서, 화소 전극(124)은 알루미늄이나 알루미늄 합금 물질로 이루어지며, 게이트 배선(121) 또한 알루미늄이나 알루미늄 합금 물질로 이루어진다. 도시하지 않았으나, 반투과형 액정 표시 장치에 이용될 경우에는 알루미늄이나 알루미늄 합금 물질로 이루어진 화소 전극(124) 내부에 개구부가 형성되어 있다.In the display area 112, a plurality of gate lines 121 having a horizontal direction and a plurality of data lines 122 having a vertical direction are formed. The gate wiring 121 and the data wiring 122 cross each other to define a pixel region, and the thin film transistor 123 serving as a switching element is formed in the region where the gate wiring 121 and the data wiring 122 cross each other. The pixel electrode 124 connected to the thin film transistor 123 is formed in the pixel area, and the thin film transistor 123 switches the signal of the data line 122 to the pixel electrode 124 according to the signal of the gate line 121. do. Here, the array substrate 100 according to the present invention is used in a reflective or semi-transmissive liquid crystal display device, and the pixel electrode 124 is made of aluminum or an aluminum alloy material, and the gate wiring 121 is also made of aluminum or aluminum. Made of alloy material. Although not illustrated, an opening is formed in the pixel electrode 124 made of aluminum or an aluminum alloy when used in a transflective liquid crystal display.

다음, 비표시 영역(114)에는 다수의 게이트 및 데이터 링크선(131, 132)과 게이트 드라이버 IC(140) 및 데이터 드라이버 IC(150)가 각각 형성되어 있으며, 게이트 드라이버 IC(140)와 데이터 드라이버 IC(150)는 게이트 및 데이터 링크선(131, 132)을 통해 각각 게이트 배선(121) 및 데이터 배선(122)과 연결되어 있다.Next, a plurality of gate and data link lines 131 and 132, a gate driver IC 140, and a data driver IC 150 are formed in the non-display area 114, respectively, and the gate driver IC 140 and the data driver are formed. The IC 150 is connected to the gate wiring 121 and the data wiring 122 through the gate and the data link lines 131 and 132, respectively.

한편, 게이트 드라이버 IC(140)와 데이터 드라이버 IC(150)는 어레이 기판(100)의 비표시 영역(114) 상에 형성된 LOG 배선(160)에 의해 연결되어 있다. The gate driver IC 140 and the data driver IC 150 are connected by a LOG wiring 160 formed on the non-display area 114 of the array substrate 100.

이러한 LOG 배선을 확대한 도면을 도 8 및 도 9에 도시하였는데, 도 8은 도 7의 D 부분에 대한 확대 평면도이고, 도 9는 도 8에서 Ⅸ-Ⅸ선을 따라 자른 단면도이다.An enlarged view of the LOG wiring is shown in FIGS. 8 and 9, where FIG. 8 is an enlarged plan view of part D of FIG. 7, and FIG. 9 is a cross-sectional view taken along the line VII-VII of FIG. 8.

도시한 바와 같이, 절연 기판(120) 위에 제 1 내지 제 3 LOG 배선(161, 162, 163)이 일정 간격을 가지고 형성되어 있고, 그 위에 게이트 절연막(125)과 보호층(126)이 차례로 형성되어 있다. 다음, 보호층(126) 상부에는 제 4 내지 제 7 LOG 배선(164, 165, 166, 167)이 일정 간격을 가지고 형성되어 있다. 여기서, 제 1 내지 제 3 LOG 배선(161, 162, 163)은 게이트 배선(도 7의 121)과 같은 물질로 이 루어지고, 제 4 내지 제 7 LOG 배선(164, 165, 166, 167)은 화소 전극(도 7의 124)과 같은 물질로 이루어지는데, 모두 알루미늄이나 알루미늄 합금 물질로 이루어진다. 또한, 게이트 절연막(125)은 실리콘 질화막이나 실리콘 산화막과 같은 무기 절연막으로 이루어질 수 있으며, 보호층(126)은 아크릴 계열의 수지와 같은 유기 절연막으로 이루어질 수 있다. As shown, the first to third LOG wirings 161, 162, and 163 are formed on the insulating substrate 120 at regular intervals, and the gate insulating layer 125 and the protective layer 126 are sequentially formed thereon. It is. Next, fourth to seventh LOG wirings 164, 165, 166, and 167 are formed at a predetermined interval on the passivation layer 126. Here, the first to third LOG wirings 161, 162, and 163 are made of the same material as the gate wiring (121 in FIG. 7), and the fourth to seventh LOG wirings 164, 165, 166, and 167 are made of the same material. It is made of the same material as the pixel electrode (124 in FIG. 7), all made of aluminum or an aluminum alloy material. In addition, the gate insulating layer 125 may be formed of an inorganic insulating layer such as a silicon nitride layer or a silicon oxide layer, and the protective layer 126 may be formed of an organic insulating layer such as an acrylic resin.

본 발명에서는 제 1 내지 제 3 LOG 배선(161, 162, 163)과 제 4 내지 제 7 LOG 배선(164, 165, 166, 167) 사이에 두 층의 절연막이 형성되어 있으므로, LOG 배선(161, 162, 163, 164, 165, 166, 167)이 서로 중첩되도록 형성하더라도 신호의 왜곡과 같은 문제를 방지할 수 있다.In the present invention, since two insulating layers are formed between the first to third LOG wirings 161, 162 and 163 and the fourth to seventh LOG wirings 164, 165, 166 and 167, the LOG wiring 161, Even if the 162, 163, 164, 165, 166, and 167 are formed to overlap each other, problems such as distortion of the signal can be prevented.

본 발명에서는 제 1 내지 제 3 LOG 배선(161, 162, 163)이 제 4 내지 제 7 LOG 배선(164, 165, 166, 167)에 비해 더 넓은 폭을 가지므로 저항이 더 작아지는데, 배선의 위치는 바뀔 수도 있다. 즉, 제 1 내지 제 3 LOG 배선(161, 162, 163)을 상부에 형성하고, 제 5 내지 제 7 LOG 배선(164, 165, 166, 167)을 하부에 형성할 수 도 있다. 또한, LOG 배선 중 가장 작은 저항이 요구되는 게이트 로우 신호선은 폭이 더 넓은 제 1 내지 제 3 LOG 배선(161, 162, 163) 중의 하나로 하는 것이 바람직하다.In the present invention, since the first to third LOG wirings 161, 162, and 163 have a wider width than the fourth to seventh LOG wirings 164, 165, 166, and 167, the resistance is smaller. The location may change. That is, the first to third LOG wirings 161, 162, and 163 may be formed on the upper portion, and the fifth to seventh LOG wirings 164, 165, 166, and 167 may be formed on the lower portion. In addition, it is preferable that the gate low signal line requiring the smallest resistance among the LOG wirings is one of the first to third LOG wirings 161, 162, and 163 having a wider width.

이와 같이, 본 발명에서는 LOG 배선(161, 162, 163, 164, 165, 166, 167)을 게이트 배선과 화소 전극 형성시 각각 나누어 형성함으로써, LOG 배선(161, 162, 163, 164, 165, 166, 167) 폭을 종래에 비해 약 2 배 이상 증가시킬 수 있다. 따라서, LOG 배선의 저항을 1/2 이하로 감소시킬 수 있다. As described above, in the present invention, the LOG wirings 161, 162, 163, 164, 165, 166, and 167 are formed by dividing the gate wirings and the pixel electrodes during formation, respectively, so that the LOG wirings 161, 162, 163, 164, 165, and 166 are formed. 167) can increase the width by about two or more times compared to the prior art. Therefore, the resistance of the LOG wiring can be reduced to 1/2 or less.                     

여기서는 LOG 배선(161, 162, 163, 164, 165, 166, 167)의 개수를 7개로 하였으나, 앞서 언급한 바와 같이, LOG 배선(161, 162, 163, 164, 165, 166, 167)의 개수는 변화될 수 있다.Here, the number of LOG wirings (161, 162, 163, 164, 165, 166, 167) is set to seven, but as mentioned above, the number of LOG wirings (161, 162, 163, 164, 165, 166, 167) is mentioned. Can be changed.

그런데, 알루미늄계 물질은 화학 약품 등에 의해 영향을 받아 쉽게 부식될 수 있으므로, 주로 알루미늄이나 알루미늄 합금 상부에 몰리브덴(Mo)과 같은 금속층을 더 형성함으로써, LOG 배선이 손상되는 것을 방지할 수 있다.However, since the aluminum-based material may be easily corroded by chemicals and the like, it is possible to prevent the LOG wiring from being damaged by further forming a metal layer such as molybdenum (Mo) mainly on the aluminum or aluminum alloy.

본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
The present invention is not limited to the above embodiments, and various changes and modifications can be made without departing from the spirit of the present invention.

본 발명에서는 COG 방식을 이용한 반사형이나 반투과형 액정 표시 장치용 어레이 기판에 있어서, 공정을 간소화하고 비용을 절감할 수 있는 LOG 방식을 적용할 때, LOG 배선을 서로 다른 층으로 형성하여 배선 폭을 넓게 함으로써, 배선의 저항을 감소시킬 수 있다. 이때, LOG 배선은 저저항 물질로 형성되는 게이트 배선과 화소 전극을 형성할 때 각각 함께 형성함으로써, 제조 공정이 증가되지 않는다. In the present invention, in the reflective or semi-transmissive liquid crystal display array substrate using the COG method, when applying the LOG method that can simplify the process and reduce the cost, LOG wiring is formed in different layers to reduce the wiring width. By making it wider, the resistance of a wiring can be reduced. In this case, the LOG wirings are formed together when the gate wirings and the pixel electrodes formed of the low resistance material are formed, respectively, so that the manufacturing process is not increased.

Claims (5)

표시 영역과 비표시 영역으로 정의되는 절연 기판;An insulating substrate defined by a display area and a non-display area; 상기 표시 영역 상에 형성되어 있으며, 교차하여 화소 영역을 정의하는 다수의 게이트 배선과 데이터 배선;A plurality of gate lines and data lines formed on the display area and crossing each other to define a pixel area; 상기 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터;A thin film transistor connected to the gate line and the data line; 상기 화소 영역에 위치하며, 상기 박막 트랜지스터와 연결되고 불투명 도전 물질로 이루어진 화소 전극;A pixel electrode positioned in the pixel region and connected to the thin film transistor and made of an opaque conductive material; 상기 비표시 영역 상에 위치하며, 상기 게이트 배선 및 상기 데이터 배선에 각각 신호를 인가하는 게이트 구동 회로 및 데이터 구동 회로;A gate driving circuit and a data driving circuit disposed on the non-display area and respectively applying a signal to the gate wiring and the data wiring; 상기 비표시 영역 상에 위치하고 상기 게이트 및 데이터 구동 회로를 연결하며, 절연되어 중첩하는 제 1 및 제 2 배선으로 이루어진 LOG 배선;A LOG wiring disposed on the non-display area and connecting the gate and the data driving circuit, the first wiring and the second wiring being insulated and overlapping each other; 을 포함하는 액정 표시 장치용 어레이 기판.Array substrate for a liquid crystal display device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 LOG 배선의 제 1 배선은 상기 게이트 배선과 동일한 물질로 이루어진 액정 표시 장치용 어레이 기판.And the first wiring of the LOG wiring is made of the same material as the gate wiring. 제 2 항에 있어서,The method of claim 2, 상기 LOG 배선의 제 2 배선은 상기 화소 전극과 동일한 물질로 이루어진 액정 표시 장치용 어레이 기판.And a second wiring of the LOG wiring is made of the same material as that of the pixel electrode. 제 3 항에 있어서,The method of claim 3, wherein 상기 LOG 배선은 알루미늄과 알루미늄 합금 중의 어느 하나로 이루어진 액정 표시 장치용 어레이 기판.The LOG wiring is an array substrate for a liquid crystal display device made of any one of aluminum and aluminum alloy. 제 4 항에 있어서,The method of claim 4, wherein 상기 화소 전극은 내부에 개구부를 더 포함하는 액정 표시 장치용 어레이 기판.The pixel electrode further includes an opening therein.
KR1020010049108A 2001-08-14 2001-08-14 array panel for liquid crystal display devices KR100763407B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010049108A KR100763407B1 (en) 2001-08-14 2001-08-14 array panel for liquid crystal display devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010049108A KR100763407B1 (en) 2001-08-14 2001-08-14 array panel for liquid crystal display devices

Publications (2)

Publication Number Publication Date
KR20030015062A KR20030015062A (en) 2003-02-20
KR100763407B1 true KR100763407B1 (en) 2007-10-04

Family

ID=27719254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010049108A KR100763407B1 (en) 2001-08-14 2001-08-14 array panel for liquid crystal display devices

Country Status (1)

Country Link
KR (1) KR100763407B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101272332B1 (en) 2006-07-26 2013-06-07 삼성디스플레이 주식회사 Organic light emitting diode display
US11415854B2 (en) * 2020-06-29 2022-08-16 Sharp Kabushiki Kaisha Liquid crystal display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06118433A (en) * 1992-09-30 1994-04-28 Kyocera Corp Liquid crystal display device
JPH075487A (en) * 1993-06-18 1995-01-10 Fujitsu Ltd Hybrid circuit board
KR19990074691A (en) * 1998-03-13 1999-10-05 윤종용 Chip Direct Mount Liquid Crystal Display
JP2000241827A (en) * 1999-02-16 2000-09-08 Internatl Business Mach Corp <Ibm> Liquid crystal display device having cog structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06118433A (en) * 1992-09-30 1994-04-28 Kyocera Corp Liquid crystal display device
JPH075487A (en) * 1993-06-18 1995-01-10 Fujitsu Ltd Hybrid circuit board
KR19990074691A (en) * 1998-03-13 1999-10-05 윤종용 Chip Direct Mount Liquid Crystal Display
JP2000241827A (en) * 1999-02-16 2000-09-08 Internatl Business Mach Corp <Ibm> Liquid crystal display device having cog structure

Also Published As

Publication number Publication date
KR20030015062A (en) 2003-02-20

Similar Documents

Publication Publication Date Title
US10416510B2 (en) Liquid crystal display device
KR100763408B1 (en) liquid crystal display devices
JP4002105B2 (en) Liquid crystal display
US20090128757A1 (en) Liquid crystal device and electronic apparatus
US6636286B1 (en) Transflective liquid crystal display device having reflective and transparent pixel electrodes
US20090243985A1 (en) Contact structure of conductive films and thin film transistor array panel including the same
KR20070009761A (en) Liquid crystal display device and method of making the same
KR20080110541A (en) Liquid crystal device and electronic apparatus
KR100463762B1 (en) Liquid crystal device and electronic apparatus provided with the same
KR20040086926A (en) Liquid crystal display apparatus of horizontal electronic field applying type and fabricating method thereof
US6833900B2 (en) Electro-optical device and electronic apparatus
JP2000267077A (en) Liquid crystal display device and electronic equipment
KR100473588B1 (en) array panel for liquid crystal display devices
JP2007199341A (en) Electrooptical device and electronic apparatus
KR100763407B1 (en) array panel for liquid crystal display devices
JP6903425B2 (en) Liquid crystal display device
KR20000048388A (en) Liquid crystal device and electronic equipment using the same
KR20060029690A (en) Display unit
US20080192189A1 (en) Liquid Crystal Device and Electronic Apparatus
KR100947536B1 (en) Thin film transistor-liquid crystal display device
KR101687227B1 (en) Chip on glass type array substrate
JP2007114337A (en) Electrooptical apparatus and electronic apparatus
JP2004341218A (en) Substrate for electro-optical device, electro-optical device, method for manufacturing electro-optical device, and electronic appliance
KR101012493B1 (en) Liquid crystal display device
KR20040007274A (en) Semitransparent reflective electro-optic apparatus and electronic equipment using the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 12