KR100762686B1 - Organic light emitting display and fabrication method for the same - Google Patents

Organic light emitting display and fabrication method for the same Download PDF

Info

Publication number
KR100762686B1
KR100762686B1 KR1020060072588A KR20060072588A KR100762686B1 KR 100762686 B1 KR100762686 B1 KR 100762686B1 KR 1020060072588 A KR1020060072588 A KR 1020060072588A KR 20060072588 A KR20060072588 A KR 20060072588A KR 100762686 B1 KR100762686 B1 KR 100762686B1
Authority
KR
South Korea
Prior art keywords
layer
thin film
film transistor
light emitting
electrode
Prior art date
Application number
KR1020060072588A
Other languages
Korean (ko)
Inventor
송명원
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060072588A priority Critical patent/KR100762686B1/en
Application granted granted Critical
Publication of KR100762686B1 publication Critical patent/KR100762686B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

An organic light emitting display device and a manufacturing method thereof are provided to improve the durability and transfer efficiency of a light emitting layer by compensating the step of a device formed at a lower substrate. An organic light emitting display device includes a substrate(210), a first thin film transistor(230), a second thin film transistor(240), a planarization layer(260), a first electrode layer(270), a light emitting layer(280) and a second electrode layer(290). The first thin film transistor(230) and the second thin film transistor(240) are formed on the substrate(210). The planarization layer(260) is formed on the first thin film transistor(230) and the second thin film transistor(240). The first electrode layer(270) is formed on the planarization layer(260), and is electrically connected with the first thin film transistor(230). The light emitting layer(280) is formed on the first electrode layer(270). The second electrode layer(290) is formed on the light emitting layer(290). A dummy pattern(235) is formed in a section which faces an area where the light emitting layer(280) is formed between the first thin film transistor(230) and the second thin film transistor(240) formed on the substrate(210).

Description

유기 전계 발광표시장치 및 그의 제조방법{Organic Light Emitting Display and Fabrication Method for the same} Organic electroluminescent display device and manufacturing method thereof {Organic Light Emitting Display and Fabrication Method for the same}

도 1은 종래기술에 따른 유기 전계 발광표시장치의 단면도. 1 is a cross-sectional view of an organic light emitting display device according to the prior art.

도 2는 본 발명의 제1 실시 예에 따른 전면 발광형 유기 전계 발광표시장치의 단면도. 2 is a cross-sectional view of a top-emitting organic light emitting display device according to a first embodiment of the present invention.

도 3a 내지 3e는 본 발명의 제1 실시 예에 따른 전면 발광형 유기 전계 발광표시장치의 제조방법을 설명하기 위한 단면도. 3A to 3E are cross-sectional views illustrating a method of manufacturing a top emission organic light emitting display device according to a first embodiment of the present invention.

도 4는 본 발명의 제2 실시 예에 따른 배면 발광형 유기 전계 발광표시장치의 단면도. 4 is a cross-sectional view of a bottom emission type organic light emitting display device according to a second embodiment of the present invention.

♣ 도면의 주요 부분에 대한 부호의 설명 ♣♣ Explanation of symbols for the main parts of the drawing ♣

210 : 기판 220 : 버퍼층   210: substrate 220: buffer layer

230 : 제1 박막 트랜지스터 235 : 더미패턴   230: first thin film transistor 235: dummy pattern

240 : 제2 박막 트랜지스터 250 : 패시베이션층   240: second thin film transistor 250: passivation layer

260 : 평탄화층 270 : 제1 전극층   260 planarization layer 270 first electrode layer

280 : 발광층 290 : 제2 전극층   280 light emitting layer 290 second electrode layer

본 발명은 유기 전계 발광표시장치 및 그의 제조방법에 관한 기술로서, 보다 상세하게는 기판 상에 형성된 제1 박막 트랜지스터와 제2 박막 트랜지스터 사이에 더미패턴을 형성하여 평탄화층에 형성되는 단차를 보상할 수 있는 유기 전계 발광표시장치 및 그의 제조방법에 관한 것이다. The present invention relates to an organic light emitting display device and a method of manufacturing the same. More particularly, a dummy pattern is formed between a first thin film transistor and a second thin film transistor formed on a substrate to compensate for a step formed in the planarization layer. The present invention relates to an organic electroluminescent display device and a method of manufacturing the same.

일반적으로, 유기 전계 발광소자(organic emitting light device)는 애노드 전극(anode)과 캐소드 전극(cathode)으로 이루어진 한 쌍의 전극과, 발광층을 포함하는 구조이며, 보다 세부적으로는, 정공주입층, 정공수송층, 전자주입층 및 전자수송층을 더 포함할 수 있다. In general, an organic light emitting device has a structure including a pair of electrodes consisting of an anode and a cathode, and a light emitting layer, and more specifically, a hole injection layer and a hole. The transport layer, the electron injection layer and the electron transport layer may be further included.

이러한 유기 전계 발광소자에 있어, 풀칼라화를 구현하기 위해서는 발광층을 패터닝해야하는데, 발광층을 패터닝하는 방법은 새도우 마스크(Shadows mask), 잉크젯 프린팅 및 레이저 열 전사법이 있다. In the organic electroluminescent device, in order to realize full colorization, the light emitting layer must be patterned. The method of patterning the light emitting layer includes a shadow mask, inkjet printing, and laser thermal transfer.

이러한 새도우 마스크를 이용한 진공증착법은 발광층을 미세패턴으로 형성하는데 어려움이 있어 풀칼라 유기 전계 발광표시장치를 구현하는 것이 쉽지 않다. 이에 따라, 레이저 열 전사법(LITI: Laser Induced Thermal Imaging)을 이용하여 발광층을 형성하는 방법이 제안되었다. 이러한 레이저 열 전사법은 건식 공정이므로 발광층을 보다 미세하게 형성할 수 있는 장점을 갖고 있다. Since the vacuum deposition method using the shadow mask has difficulty in forming the light emitting layer into a fine pattern, it is difficult to implement a full color organic light emitting display device. Accordingly, a method of forming a light emitting layer by using laser induced thermal imaging (LITI) has been proposed. Since the laser thermal transfer method is a dry process, it has an advantage of forming a light emitting layer more finely.

이하에서 종래기술에 따른 레이저 열 전사법을 이용한 유기 전계 발광표시장치를 보다 구체적으로 설명한다. Hereinafter, the organic light emitting display device using the laser thermal transfer method according to the prior art will be described in more detail.

도 1은 종래기술에 따른 유기 전계 발광표시장치의 단면도이다.1 is a cross-sectional view of an organic light emitting display device according to the prior art.

도 1을 참조하면, 유기 전계 발광표시장치(100)의 기판(110)은 일례로 유리, 플라스틱, 실리콘 또는 합성수지와 같은 절연성을 띠는 재질로 이루어질 수 있으며, 유리 기판과 같은 투명 기판이 바람직하다. 기판(110) 상에 버퍼층(120)이 형성된다. 버퍼층(120)은 선택적 구성요소로 질화막 또는 산화막 등을 이용하여 형성된다. 이러한 버퍼층(120)은 기판(110)으로부터 발생된 불순물을 반도체층(131,141)으로 확산되는 것을 방지한다.Referring to FIG. 1, the substrate 110 of the organic light emitting display device 100 may be formed of an insulating material such as glass, plastic, silicon, or synthetic resin, for example, and a transparent substrate such as a glass substrate is preferable. . The buffer layer 120 is formed on the substrate 110. The buffer layer 120 is formed using a nitride film or an oxide film as an optional component. The buffer layer 120 prevents the impurities generated from the substrate 110 from being diffused into the semiconductor layers 131 and 141.

제1 박막 트랜지스터(130) 및 제2 박막 트랜지스터(140)는 기판(110) 상에 형성된다. 제1 박막 트랜지스터(130) 및 제2 박막 트랜지스터(140) 각각은 반도체층(131,141), 게이트 전극(132,132) 및 소스/드레인 전극(133,133)을 포함한다. 제1 박막 트랜지스터(130)는 제2 박막 트랜지스터(140)와 동일하게 형성됨으로 설명의 편의상 제1 박막 트랜지스터(130)만 설명하도록 한다. The first thin film transistor 130 and the second thin film transistor 140 are formed on the substrate 110. Each of the first thin film transistor 130 and the second thin film transistor 140 includes semiconductor layers 131 and 141, gate electrodes 132 and 132, and source / drain electrodes 133 and 133. Since the first thin film transistor 130 is formed in the same manner as the second thin film transistor 140, only the first thin film transistor 130 will be described for convenience of description.

반도체층(131)은 기판(110) 상에 소정 패턴으로 형성된다. 반도체층(131)은 버퍼층(120) 상에 증착된 비정질 실리콘층을 레이저 등을 이용하여 결정화한 폴리실리콘층으로 형성된다. 반도체층(131) 상에는 게이트 절연층이 형성된다. 게이트 절연층은 게이트 전극과 반도체층(131)을 절연시키는 역할을 한다. 게이트 전극(132)은 게이트 절연층 상에 형성되며, 반도체층(131)의 채널영역 상부에 소정 패턴으로 형성된다. 게이트 전극(132)은 도전성 금속 예컨대, 알루미늄(Al), MoW, 몰리브덴(Mo), 구리(Cu), 은(Ag), 은합금, 알루미늄 합금 또는 ITO 등과 같은 물질 중 하나로 이루어진다. 게이트 전극(132) 상에는 층간 절연층이 형성된다. 층간 절연층은 게이트 절연층과 동일한 물질로 형성된다. 소스/드레인 전극(133)은 층간 절연층 상에 형성되며, 게이트 절연층과 층간 절연층에 형성된 콘택 홀을 통하여 반도체층(131)의 양측과 각각 전기적으로 연결된다. The semiconductor layer 131 is formed on the substrate 110 in a predetermined pattern. The semiconductor layer 131 is formed of a polysilicon layer in which an amorphous silicon layer deposited on the buffer layer 120 is crystallized using a laser or the like. The gate insulating layer is formed on the semiconductor layer 131. The gate insulating layer serves to insulate the gate electrode and the semiconductor layer 131. The gate electrode 132 is formed on the gate insulating layer, and is formed in a predetermined pattern on the channel region of the semiconductor layer 131. The gate electrode 132 is made of one of a conductive metal such as aluminum (Al), MoW, molybdenum (Mo), copper (Cu), silver (Ag), silver alloy, aluminum alloy or ITO. An interlayer insulating layer is formed on the gate electrode 132. The interlayer insulating layer is formed of the same material as the gate insulating layer. The source / drain electrodes 133 are formed on the interlayer insulating layer, and are electrically connected to both sides of the semiconductor layer 131 through contact holes formed in the gate insulating layer and the interlayer insulating layer.

패시베이션층(150)은 소스/드레인 전극(133,143)이 형성된 층간 절연층 전면에 형성된다. 패시베이션층(150)은 선택적 구성요소로 산화막 또는 질화막 등으로 형성된다. 평탄화층(160)은 패시베이션층(150) 전면에 형성되며, 아크릴, 폴리이미드, BCB(benzocyclobutene) 중 하나로 형성된다. 이러한, 평탄화층(160)은 여러 소자들에 의해 발생되는 모폴로지(morphology)를 제거하며, 하부 소자들과 상부 소자들을 절연시키며, 하부 소자들을 보호한다. The passivation layer 150 is formed on the entire surface of the interlayer insulating layer on which the source / drain electrodes 133 and 143 are formed. The passivation layer 150 is formed of an oxide film or a nitride film as an optional component. The planarization layer 160 is formed on the entire surface of the passivation layer 150 and is formed of one of acryl, polyimide, and benzocyclobutene (BCB). The planarization layer 160 removes morphology caused by various devices, insulates the lower devices from the upper devices, and protects the lower devices.

제1 전극층(170)은 패시베이션층(150) 및 평탄화층(160)에 형성된 비아홀을 통해 제1 박막 트랜지스터(130)의 소스/드레인전극(133) 중 하나와 전기적으로 연결된다. 화소정의막(175)은 제1 전극층(170) 상에 형성되며, 빛을 방출시키기 위한 개구부가 형성된다. 화소정의막(175)은 복수의 화소영역을 정의하며, 발광층(180)을 이루는 유기막층 사이를 절연시키는 절연물질로 형성된다. The first electrode layer 170 is electrically connected to one of the source / drain electrodes 133 of the first thin film transistor 130 through via holes formed in the passivation layer 150 and the planarization layer 160. The pixel definition layer 175 is formed on the first electrode layer 170, and an opening for emitting light is formed. The pixel definition layer 175 defines a plurality of pixel regions and is formed of an insulating material that insulates the organic layer forming the light emitting layer 180.

발광층(180)은 레이저 열 전사법(LITI: Laser Induced Thermal Imaging)에 의해 화소정의막(175)의 개구부 상에 형성되며, 발광층(180)은 정공 주입층, 정공수송층, 전자수송층 및 전자주입층 중 단일층 또는 다중층을 더 포함할 수 있다. 발광층(180)은 저분자 또는 고분자 유기물질로 형성된다. 이러한, 발광층(180)은 제1 전극층(170)과 제2 전극층(190)으로부터 주입된 정공 및 전자가 결합하면서 빛을 방출시킨다. 제2 전극층(190)은 발광층(180)의 전면에 형성된다. The light emitting layer 180 is formed on the opening of the pixel defining layer 175 by laser induced thermal imaging (LITI), and the light emitting layer 180 is a hole injection layer, a hole transport layer, an electron transport layer, and an electron injection layer. It may further include a single layer or multiple layers. The light emitting layer 180 is formed of a low molecular or high molecular organic material. The light emitting layer 180 emits light by combining holes and electrons injected from the first electrode layer 170 and the second electrode layer 190. The second electrode layer 190 is formed on the entire surface of the light emitting layer 180.

그러나, 평탄화층(160)의 평탄도가 완벽하지 않아 기판(110) 상에 형성된 소자의 형상에 따라 즉, 제1 박막 트랜지스터(130)과 제2 박막 트랜지스터(140) 사이에 형성된 평탄화층(160)의 일 영역에서는 대략 10000Å의 홈이 형성된다. 이와 같이, 평탄화층(160)에 홈이 형성되면, 평탄화층(160)에 형성된 홈에 따라 제1 전극층(170)에 단차가 형성된다. 이처럼, 제1 전극층(170)에 단차가 형성되면 레이저 열 전사법에 의해 형성되는 발광층(180)이 제1 전극층(170)의 단차에 의해 열 전사에너지 효율이 떨어지며, 전사불량을 야기시키는 문제점을 가진다. However, since the flatness of the planarization layer 160 is not perfect, the planarization layer 160 is formed between the first thin film transistor 130 and the second thin film transistor 140 according to the shape of the device formed on the substrate 110. In one region of), approximately 10000 mm 3 grooves are formed. As such, when the groove is formed in the planarization layer 160, a step is formed in the first electrode layer 170 according to the groove formed in the planarization layer 160. As such, when a step is formed in the first electrode layer 170, the light emitting layer 180 formed by the laser thermal transfer method has a problem that thermal transfer energy efficiency decreases due to the step of the first electrode layer 170, causing a transfer failure. Have

따라서, 본 발명은 전술한 종래의 문제점들을 해소하기 위해 도출된 발명으로, 기판 상에 형성된 제1 박막 트랜지스터와 제2 박막 트랜지스터 사이에 더미패턴을 형성하여 레이저 열 전사법에 의해 형성되는 발광층의 전사효율 및 수명을 향상시킬 수 있는 유기 전계 발광표시장치 및 그의 제조방법을 제공하는 것을 목적으로 한다. Accordingly, the present invention is derived to solve the above-mentioned conventional problems, and forms a dummy pattern between the first thin film transistor and the second thin film transistor formed on the substrate to transfer the light emitting layer formed by the laser thermal transfer method. An object of the present invention is to provide an organic light emitting display device and a method of manufacturing the same that can improve efficiency and lifespan.

전술한 목적을 달성하기 위한, 본 발명의 일 측면에 따르면, 본 발명에 따른 유기 전계 발광표시장치는 기판, 상기 기판 상에 형성되는 제1 박막 트랜지스터 및 제2 박막 트랜지스터, 상기 제1 박막 트랜지스터 및 제2 박막 트랜지스터 상에 형성되는 평탄화층, 상기 평탄화층 상에 형성되며, 상기 제1 박막 트랜지스터와 전기적으로 연결된 제1 전극층, 상기 제1 전극층 상에 형성되는 발광층 및 상기 발광층 상에 형성되는 제2 전극층을 포함하며, 상기 기판 상에 형성된 제1 박막 트랜지스 터 및 제2 박막 트랜지스터 사이에 더미패턴을 더 형성한다. According to an aspect of the present invention, an organic electroluminescent display device according to the present invention includes a substrate, a first thin film transistor and a second thin film transistor formed on the substrate, the first thin film transistor and A planarization layer formed on the second thin film transistor, a first electrode layer formed on the planarization layer, and electrically connected to the first thin film transistor, a light emitting layer formed on the first electrode layer, and a second formed on the light emitting layer A dummy pattern is further formed between the first thin film transistor and the second thin film transistor formed on the substrate.

바람직하게, 상기 더미패턴은 금속 계열의 비투과 물질로 형성되며, 상기 비투과 물질은 MoW, Ti 및 Al 중 하나이며, 상기 제1 전극층은 반사층을 더 포함한다. Preferably, the dummy pattern is formed of a metal-based non-transparent material, the non-transmissive material is one of MoW, Ti, and Al, and the first electrode layer further includes a reflective layer.

본 발명에 따른 다른 일 측면에 따르면, 본 발명의 전면 발광형 유기 전계 발광표시장치의 제조방법은 기판 상에 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 형성하는 단계와, 상기 제1 박막 트랜지스터 및 제2 박막 트랜지스터 사이의 소정영역에 더미패턴을 형성하는 단계와, 상기 개재물 전면에 평탄화층을 형성하는 단계와, 상기 평탄화층 상에 상기 박막 트랜지스터와 전기적으로 연결된 제1 전극층을 형성하는 단계와, 상기 제1 전극층 상에 레이저 열 전사법에 의해 발광층을 형성하는 단계와, 상기 발광층 상에 제2 전극층을 형성하는 단계를 포함한다. According to another aspect of the present invention, a method of manufacturing a top emission type organic light emitting display device according to the present invention comprises the steps of forming a first thin film transistor and a second thin film transistor on a substrate; Forming a dummy pattern in a predetermined region between the two thin film transistors, forming a planarization layer on the entire surface of the inclusion, forming a first electrode layer electrically connected to the thin film transistor on the planarization layer; Forming a light emitting layer on the first electrode layer by a laser thermal transfer method, and forming a second electrode layer on the light emitting layer.

이하에서는, 본 발명의 실시 예들을 도시한 도면을 참조하여, 본 발명을 보다 구체적으로 설명한다. Hereinafter, with reference to the drawings showing embodiments of the present invention, the present invention will be described in more detail.

도 2는 본 발명의 제1 실시 예에 따른 전면 발광형 유기 전계 발광표시장치의 단면도이다. 2 is a cross-sectional view of a top-emitting organic light emitting display device according to a first embodiment of the present invention.

도 2를 참조하면, 본 발명의 전면 발광형 유기 전계 발광표시장치(200)는 기판(210), 상기 기판(210) 상에 형성되는 제1 박막 트랜지스터(230) 및 제2 박막 트랜지스터(240), 상기 제1 박막 트랜지스터(230) 및 제2 박막 트랜지스터(240) 상에 형성되는 평탄화층(260), 상기 평탄화층(260) 상에 형성되며, 상기 제1 박막 트랜 지스터(230)와 전기적으로 연결된 제1 전극층(270), 상기 제1 전극층(270) 상에 형성되는 발광층(280) 및 상기 발광층(280) 상에 형성되는 제2 전극층(290)을 포함하며, 상기 기판(210) 상에 형성된 제1 박막 트랜지스터(230) 및 제2 박막 트랜지스터(240) 사이의 소정영역에 더미패턴(235)을 더 형성한다. Referring to FIG. 2, the top emission type organic light emitting display device 200 according to the present invention includes a substrate 210, a first thin film transistor 230 and a second thin film transistor 240 formed on the substrate 210. And a planarization layer 260 formed on the first thin film transistor 230 and the second thin film transistor 240, and formed on the planarization layer 260 and electrically connected to the first thin film transistor 230. A first electrode layer 270 connected to the first electrode layer 270, a light emitting layer 280 formed on the first electrode layer 270, and a second electrode layer 290 formed on the light emitting layer 280. A dummy pattern 235 is further formed in a predetermined region between the formed first thin film transistor 230 and the second thin film transistor 240.

기판(210)은 일례로 유리, 플라스틱, 실리콘 또는 합성수지와 같은 절연성을 띠는 재질로 이루어질 수 있으며, 유리 기판과 같은 투명 기판이 바람직하다. 기판(210) 상에는 버퍼층(220)이 형성된다. 버퍼층(220)은 선택적 구성요소로 질화막 또는 산화막 등을 이용하여 형성된다. 이러한 버퍼층(220)은 기판(210)으로부터 발생된 불순물을 반도체층(231,241)으로 확산되는 것을 방지한다.The substrate 210 may be made of, for example, an insulating material such as glass, plastic, silicon, or synthetic resin, and a transparent substrate such as a glass substrate is preferable. The buffer layer 220 is formed on the substrate 210. The buffer layer 220 is formed using a nitride film or an oxide film as an optional component. The buffer layer 220 prevents impurities generated from the substrate 210 from being diffused into the semiconductor layers 231 and 241.

제1 박막 트랜지스터(230) 및 제2 박막 트랜지스터(240)는 버퍼층(220) 상에 형성된다. 제1 박막 트랜지스터(230) 및 제2 박막 트랜지스터(240) 각각은 반도체층(231,241), 게이트 전극(232,242) 및 소스/드레인 전극(233,243)을 포함한다. 제1 박막 트랜지스터(230)는 제2 박막 트랜지스터(240)와 동일하게 형성됨으로 설명의 편의상 제1 박막 트랜지스터(230)만 설명하도록 한다. The first thin film transistor 230 and the second thin film transistor 240 are formed on the buffer layer 220. Each of the first thin film transistor 230 and the second thin film transistor 240 includes semiconductor layers 231 and 241, gate electrodes 232 and 242, and source / drain electrodes 233 and 243. Since the first thin film transistor 230 is formed in the same manner as the second thin film transistor 240, only the first thin film transistor 230 will be described for convenience of description.

반도체층(231)은 버퍼층(220) 상에 소정 패턴으로 형성된다. 반도체층(231)은 버퍼층(220) 상에 증착된 비정질 실리콘층을 레이저 등을 이용하여 결정화한 폴리실리콘층으로 형성된다. 반도체층(231) 상에는 게이트 절연층이 형성된다. 게이트 절연층은 게이트 전극과 반도체층(231)을 절연시키는 역할을 한다. The semiconductor layer 231 is formed on the buffer layer 220 in a predetermined pattern. The semiconductor layer 231 is formed of a polysilicon layer in which an amorphous silicon layer deposited on the buffer layer 220 is crystallized using a laser or the like. The gate insulating layer is formed on the semiconductor layer 231. The gate insulating layer serves to insulate the gate electrode and the semiconductor layer 231.

게이트 전극(232)은 게이트 절연층 상에 형성되며, 반도체층(231)의 채널영역 상부에 소정패턴으로 형성된다. 게이트 전극(232)은 도전성 금속 예컨대, 알루 미늄(Al), MoW, 몰리브덴(Mo), 구리(Cu), 은(Ag), 은합금, 알루미늄 합금 등과 같은 물질 중 하나로 이루어진다. 게이트 전극(232) 상에는 층간 절연층이 형성된다. 층간 절연층은 게이트 절연층과 동일한 물질로 형성된다. The gate electrode 232 is formed on the gate insulating layer, and is formed in a predetermined pattern on the channel region of the semiconductor layer 231. The gate electrode 232 is made of one of a conductive metal such as aluminum (Al), MoW, molybdenum (Mo), copper (Cu), silver (Ag), silver alloy, aluminum alloy, and the like. An interlayer insulating layer is formed on the gate electrode 232. The interlayer insulating layer is formed of the same material as the gate insulating layer.

소스/드레인 전극(233)은 층간 절연층 상에 형성되며, 게이트 절연층과 층간 절연층에 형성된 콘택 홀을 통하여 반도체층(231)의 양측과 각각 전기적으로 연결된다. The source / drain electrodes 233 are formed on the interlayer insulating layer, and are electrically connected to both sides of the semiconductor layer 231 through contact holes formed in the gate insulating layer and the interlayer insulating layer.

한편, 더미패턴(235)은 버퍼층(220) 상에 형성된 제1 박막 트랜지스터(230)와 이웃하는 제2 박막 트랜지스터(240) 사이의 소정영역에 형성된다. 이러한 더미패턴(235)은 전면 발광형 유기 전계 발광소자인 경우 금속계열의 MoW, Ti, Al 중 하나로 형성된다. 더미패턴(235)은 대략 1μm 이하로 형성되어 제1 박막 트랜지스터(230)와 제2 박막 트랜지스터(240) 사이의 영역 즉, "W", 제1 박막 트랜지스터(230)와 제2 박막 트랜지스터(240) 사이에 형성된 단차를 보상한다. 보다 상세하게, 더미패턴(235)은 제1 박막 트랜지스터(230)와 제2 박막 트랜지스터(240) 사이에 형성되어 박막 트랜지스터가 형성되지 않은 영역에 소정높이를 갖는 더미패턴(250)을 형성함으로써, 하부 기판(210)에 형성된 단차를 평탄화시킨다. 이에 따라, 제1 박막 트랜지스터(230)와 제2 박막 트랜지스터(240) 상에 형성되는 평탄화층(260)은 대칭을 이루며 평평하게 형성된다. Meanwhile, the dummy pattern 235 is formed in a predetermined region between the first thin film transistor 230 formed on the buffer layer 220 and the neighboring second thin film transistor 240. The dummy pattern 235 is formed of one of the metal series MoW, Ti, Al in the case of a top emission organic electroluminescent device. The dummy pattern 235 is formed to be approximately 1 μm or less, so that the region between the first thin film transistor 230 and the second thin film transistor 240, that is, “W”, the first thin film transistor 230 and the second thin film transistor 240 is formed. Compensate for the step formed between More specifically, the dummy pattern 235 is formed between the first thin film transistor 230 and the second thin film transistor 240 to form a dummy pattern 250 having a predetermined height in an area where the thin film transistor is not formed. The step formed in the lower substrate 210 is planarized. Accordingly, the planarization layer 260 formed on the first thin film transistor 230 and the second thin film transistor 240 is formed to be symmetrical and flat.

이와 같이, 기판(210) 상에 형성된 소자들의 단차를 제거함으로써 후공정될 레이저 열 전사법에 의해 형성되는 발광층(480)을 보다 유리하게 형성한다. As such, by removing the step difference of the elements formed on the substrate 210, the light emitting layer 480 formed by the laser thermal transfer method to be post-processed is more advantageously formed.

패시베이션층(250)은 소스/드레인 전극(233,243) 상에 전면에 형성된다. 패시베이션층(250)은 선택적 구성요소로 산화막 또는 질화막 등으로 형성된다.  The passivation layer 250 is formed on the front surface of the source / drain electrodes 233 and 243. The passivation layer 250 is formed of an oxide film or a nitride film as an optional component.

평탄화층(260)은 패시베이션층(250) 전면에 형성된다. 평탄화층(260)은 소정의 소자가 형성된 기판(210)을 평탄화시키기 위한 것으로, 아크릴, 폴리이미드, BCB(benzocyclobutene) 중 하나로 형성된다. 평탄화층(260)은 여러 소자들에 의해 발생되는 모폴로지(morpology)를 제거하며, 하부 소자들과 상부 소자들을 절연시키며, 하부 소자들을 보호한다. The planarization layer 260 is formed on the entire surface of the passivation layer 250. The planarization layer 260 is used to planarize the substrate 210 on which a predetermined element is formed, and is formed of one of acryl, polyimide, and benzocyclobutene (BCB). The planarization layer 260 removes morphology caused by various devices, insulates the lower devices from the upper devices, and protects the lower devices.

제1 전극층(270)은 패시베이션층(250) 및 평탄화층(260)에 형성된 비아홀을 통해 제1 박막 트랜지스터(230)의 소스/드레인전극(233) 중 하나와 전기적으로 연결된다. 이 때, 제1 전극층(270)은 전면 발광형 유기 전계 발광소자를 구현하기 위해 반사율이 60% 이상인 반사층을 포함하는 것이 바람직하다. 이러한 반사층은 알루미늄(Al), 알루미늄 합금, 은(Ag), 은 합금 및 이들의 합금으로 이루어진다. 이에 따라, 제1 전극층(270)은 발광층(280)에서 발광된 빛이 전면 발광할 수 있도록 빛을 전면으로 반사시켜준다. 또한, 제1 전극층(270)에서 발광층(280)으로 주입되는 정공을 보다 원활하게 수송시키기 위해 일함수가 높은 ITO, IZO, ZnO 및 In2O3중 하나를 더 형성하여 다층구조로 형성한다. The first electrode layer 270 is electrically connected to one of the source / drain electrodes 233 of the first thin film transistor 230 through via holes formed in the passivation layer 250 and the planarization layer 260. In this case, the first electrode layer 270 preferably includes a reflective layer having a reflectance of 60% or more to implement a top emission organic electroluminescent device. This reflective layer is made of aluminum (Al), aluminum alloy, silver (Ag), silver alloy and alloys thereof. Accordingly, the first electrode layer 270 reflects the light toward the front surface so that the light emitted from the light emitting layer 280 can emit the entire surface. In addition, in order to more smoothly transport holes injected from the first electrode layer 270 to the light emitting layer 280, one of ITO, IZO, ZnO, and In 2 O 3 having a high work function is further formed to form a multilayer structure.

화소정의막(275)은 제1 전극층(270) 상에 형성되며, 빛을 방출시키기 위한 개구부가 형성된다. 화소정의막(275)은 복수의 화소영역을 정의하며, 발광층(280)을 이루는 유기막층 사이를 절연시키는 절연물질로 형성된다. The pixel definition layer 275 is formed on the first electrode layer 270, and an opening for emitting light is formed. The pixel definition layer 275 defines a plurality of pixel regions and is formed of an insulating material that insulates the organic layer forming the light emitting layer 280.

발광층(280)은 레이저 열 전사법(LITI: Laser Induced Thermal Imaging)에 의해 화소정의막(275)의 개구부 상에 형성되며, 발광층(280)은 정공 주입층, 정공수송층, 전자수송층 및 전자주입층 중 단일층 또는 다중층을 더 포함할 수 있다. 발광층(280)은 저분자 또는 고분자 유기물질로 형성된다. 이러한, 발광층(280)은 제1 전극층(270)과 제2 전극층(290)으로부터 주입된 정공 및 전자가 결합하면서 빛을 방출시킨다. The light emitting layer 280 is formed on the opening of the pixel defining layer 275 by laser induced thermal imaging (LITI), and the light emitting layer 280 is a hole injection layer, a hole transport layer, an electron transport layer and an electron injection layer. It may further include a single layer or multiple layers. The light emitting layer 280 is formed of a low molecular or high molecular organic material. The light emitting layer 280 emits light while holes and electrons injected from the first electrode layer 270 and the second electrode layer 290 are combined.

제2 전극층(290)은 발광층(280) 전면에 형성된다. 제2 전극층(290)은 반투명 전극 즉, 일함수가 작은 Li, Mg, Pt, Au 및 이들의 화합물 중 하나로 형성되며, 상기 반투명 전극 상에 투명전극인 ITO, IZO, ZnO 및 In2O3 중 하나를 더 포함한다. 제2 전극층(290)은 빛이 투과할 수 있을 정도로 얇게 형성된다. The second electrode layer 290 is formed on the entire surface of the light emitting layer 280. The second electrode layer 290 is formed of a translucent electrode, that is, one of Li, Mg, Pt, Au, and a compound thereof having a small work function, and includes a transparent electrode of ITO, IZO, ZnO, and In 2 O 3 on the translucent electrode. It includes one more. The second electrode layer 290 is formed thin enough to transmit light.

도 3a 내지 3e는 본 발명의 제1 실시 예에 따른 전면 발광형 유기 전계 발광표시장치의 제조방법을 설명하기 위한 단면이다. 3A to 3E are cross-sectional views illustrating a method of manufacturing a top emission organic light emitting display device according to a first embodiment of the present invention.

도 3a를 참조하면, 본 발명에 따른 전면 발광형 유기 전계 발광표시장치(200)를 제조하기 위해서는 우선 기판(210)을 준비한다. 기판(210) 상에는 버퍼층(220)이 형성된다. 버퍼층(220) 상에는 제1 박막 트랜지스터(230) 및 제2 박막 트랜지스터(240)가 형성된다. 제1 박막 트랜지스터(230) 및 제2 박막 트랜지스터(240)는 반도체층(231,241), 게이트 전극(232,242), 소스/드레인 전극(233,243)을 포함한다. 설명의 편의상, 제1 박막 트랜지스터(230)의 제조공정은 제2 박막 트랜지스터(240)의 공정방법과 동일하므로, 제1 박막 트랜지스터(230)만 설명하도록 한다. 제1 박막 트랜지스터(230)의 반도체층(231)은 버퍼층(220) 상에 소정 패턴으로 형성된다. 반도체층(231)은 실리콘 또는 유기 물질 중에서 선택된 물질을 CVD(Chemical Vapor Deposition)에 의해 대략 300Å~2000Å 정도의 두께로 도포한 뒤, 이를 소정 형상으로 패터닝 한다. Referring to FIG. 3A, in order to manufacture the top emission type organic light emitting display device 200 according to the present invention, a substrate 210 is first prepared. The buffer layer 220 is formed on the substrate 210. The first thin film transistor 230 and the second thin film transistor 240 are formed on the buffer layer 220. The first thin film transistor 230 and the second thin film transistor 240 include semiconductor layers 231 and 241, gate electrodes 232 and 242, and source / drain electrodes 233 and 243. For convenience of description, since the manufacturing process of the first thin film transistor 230 is the same as that of the second thin film transistor 240, only the first thin film transistor 230 will be described. The semiconductor layer 231 of the first thin film transistor 230 is formed on the buffer layer 220 in a predetermined pattern. The semiconductor layer 231 applies a material selected from silicon or an organic material to a thickness of about 300 kPa to 2000 kPa by CVD (Chemical Vapor Deposition), and then pattern it into a predetermined shape.

한편, 더미패턴(235)은 제1 박막 트랜지스터(230)의 반도체층(231)과 제2 박막 트랜지스터(240)의 반도체층(241) 사이에 형성된다. 더미패턴(235)은 전면 발광형 유기 전계 발광소자일 경우, 하부소자의 투명도에 저하를 받지 않게 때문에 금속계열의 비투과 물질인 MoW, Ti, Al 중 하나를 유기 전계 발광표시장치(200)의 최고 높이에서 더미 패턴(235)이 형성된 화소부의 최고높이를 뺀 높이로 형성할 수 있으며, 20000Å이하의 두께로 도포한다. 보다 바람직하게는, 더미 패턴(235)의 두께는 10000Å으로 형성된다. 이 후, 금속 계열의 비투과 물질을 원하는 형상으로 패터닝한다. The dummy pattern 235 is formed between the semiconductor layer 231 of the first thin film transistor 230 and the semiconductor layer 241 of the second thin film transistor 240. When the dummy pattern 235 is a top emission type organic electroluminescent device, since the transparency of the lower device is not degraded, one of the metal-based non-transmissive materials MoW, Ti, Al is selected from the top of the organic light emitting display device 200. The height may be formed by subtracting the highest height of the pixel portion in which the dummy pattern 235 is formed, and is applied at a thickness of 20000 μs or less. More preferably, the dummy pattern 235 has a thickness of 10000 mm 3. Thereafter, the metal-based non-transparent material is patterned into a desired shape.

도 3b를 참조하면, 버퍼층(220) 상에 형성된 제1 박막 트랜지스터(230)의 반도체층(231), 제2 박막 트랜지스터(240)의 반도체층(241) 및 더미패턴(235) 전면에 게이트 절연층이 형성된다. 이 때, 게이트 절연층은 제1 박막 트랜지스터(230)의 반도체층(231)과 제2 박막 트랜지스터(240)의 반도체층(241) 사이에 더미패턴(235)이 형성됨에 따라 하부 기판(210)에 형성된 소자들을 평탄화시킨다. Referring to FIG. 3B, gate insulation is formed on the entire surface of the semiconductor layer 231 of the first thin film transistor 230, the semiconductor layer 241 of the second thin film transistor 240, and the dummy pattern 235 formed on the buffer layer 220. A layer is formed. In this case, the gate insulating layer is formed on the lower substrate 210 as the dummy pattern 235 is formed between the semiconductor layer 231 of the first thin film transistor 230 and the semiconductor layer 241 of the second thin film transistor 240. Planarize the elements formed in the.

게이트 전극(232)은 반도체층(231)의 채널영역과 상부와 대응되는 영역에 소 정의 패턴으로 형성된다. 구체적으로, 게이트 절연층 상에 도전성 금속 예컨대 알루미늄(Al), MoW, 몰리브덴(Mo), 구리(Cu), 은(Ag), 알루미늄 합금, 은 합금 중 하나를 스퍼터링에 의해 대략 2000Å~3000Å 정도의 두께로 증착한 뒤, 이를 소정형상으로 패터닝한다. 게이트 절연층 상에는 층간 절연층이 형성되며, 층간 절연층은 게이트 절연층과 동일한 방법으로 형성된다. The gate electrode 232 is formed in a predetermined pattern in a region corresponding to the channel region and the upper portion of the semiconductor layer 231. Specifically, one of conductive metals such as aluminum (Al), MoW, molybdenum (Mo), copper (Cu), silver (Ag), aluminum alloy, and silver alloy is sputtered on the gate insulating layer. After deposition in thickness, it is patterned into a predetermined shape. An interlayer insulating layer is formed on the gate insulating layer, and the interlayer insulating layer is formed in the same manner as the gate insulating layer.

소스/드레인 전극(233)은 층간 절연층 상에 형성되며, 게이트 절연층과 층간 절연층에 형성된 콘택 홀을 통하여 제1 박막 트랜지스터(230)의 반도체층(231) 양측에 각각 전기적으로 연결되어 형성된다. The source / drain electrodes 233 are formed on the interlayer insulating layer, and are electrically connected to both sides of the semiconductor layer 231 of the first thin film transistor 230 through contact holes formed in the gate insulating layer and the interlayer insulating layer. do.

패시베이션층(250)은 소스/드레인 전극(233)이 형성된 층간 절연층 전면에 형성되며, 실리콘산화막, 실리콘질화막 및 실리콘 산화막/실리콘 질화막 중 하나로 형성된다. 평탄화층(260)은 패시베이션층(250) 전면에, 아크릴, 폴리이미드, BCB(benzocyclobutene) 중 하나로 형성된다. The passivation layer 250 is formed on the entire surface of the interlayer insulating layer on which the source / drain electrodes 233 are formed, and is formed of one of a silicon oxide film, a silicon nitride film, and a silicon oxide film / silicon nitride film. The planarization layer 260 is formed on the entire surface of the passivation layer 250 by one of acryl, polyimide, and benzocyclobutene (BCB).

제1 전극층(270)은 평탄화층(260) 및 패시베이션층(250)의 일 영역을 에칭하기 제1 박막 트랜지스터(230)의 소스/드레인 전극(233) 중 어느 하나가 노출되도록 형성된 비아홀을 통하여, 박막 트랜지스터(230)의 소스/드레인 전극(233) 중 하나와 전기적으로 연결된다. The first electrode layer 270 is formed through a via hole formed to expose one of the source / drain electrodes 233 of the first thin film transistor 230 to etch a region of the planarization layer 260 and the passivation layer 250. It is electrically connected to one of the source / drain electrodes 233 of the thin film transistor 230.

화소정의막(275)은 아크릴(Aryl)계 유기화합물, 폴리아미드, 폴리이미드 등의 유기 절연물질 중 하나를 제1 전극층(270)이 형성된 평탄화층(260) 상에 도포한 후, 노광, 현상 및 식각 공정을 한다. 또한, 화소정의막(275)은 제1 전극층(270)을 부분적으로 노출시키는 개구부를 포함한다. The pixel definition layer 275 is coated with an organic insulating material such as an acrylic organic compound, polyamide, or polyimide on the planarization layer 260 on which the first electrode layer 270 is formed, followed by exposure and development. And an etching process. In addition, the pixel definition layer 275 may include an opening that partially exposes the first electrode layer 270.

도 3c를 참조하면, 화소정의막(275)의 개구부 상에 발광층(270)을 형성하기 위해 화소정의막(275) 상부와 소정거리 이격된 위치에 도너필름(300)을 위치시킨다. 이 때, 도너필름(300)의 전사층(340)은 화소정의막(275) 상부를 향하도록 배치된다. Referring to FIG. 3C, the donor film 300 is positioned at a position spaced apart from the upper portion of the pixel definition layer 275 to form the emission layer 270 on the opening of the pixel definition layer 275. In this case, the transfer layer 340 of the donor film 300 is disposed to face the upper portion of the pixel definition layer 275.

도너필름(300)은 기재기판(310), 기재기판(310) 상에 형성된 광-열 변환층(320), 광-열 변환층(320) 상에 형성된 중간층(330), 중간층(330) 상에 형성된 전사층(340)을 포함한다. The donor film 300 is formed on the substrate substrate 310, the light-to-heat conversion layer 320 formed on the substrate substrate 310, the intermediate layer 330 and the intermediate layer 330 formed on the light-heat conversion layer 320. It includes a transfer layer 340 formed on.

기재기판(310)은 지지기판으로 작용하며, 광-열 변환층(320)에 빛을 전달하기 위해 투명성을 고분자 물질, 예를 들면, 폴리에스테르, 폴리아크릴, 폴리에폭시, 폴리에틸렌 및 폴리스틸렌으로 이루어진 군에서 선택된 하나 이상의 고분자 물질로 이루어진다. 바람직하게는 기재기판(310)은 폴리에틸렌 테레프탈레이트(PET)로 형성된다. The base substrate 310 serves as a supporting substrate, and the transparency is a group made of a polymer material, for example, polyester, polyacryl, polyepoxy, polyethylene, and polystyrene to transmit light to the light-to-heat conversion layer 320. It consists of one or more polymer materials selected from. Preferably, the base substrate 310 is formed of polyethylene terephthalate (PET).

광-열 변환층(320)은 상기 기재기판(310) 전면에 소정의 두께를 가지고 형성된다. 상기 광-열 변환층(320)은 적외선-가시광선 영역의 빛을 흡수하여 상기 빛의 일부분을 열로 변환시키는 층으로서, 적당한 광학밀도(optical density)를 가져야하며, 빛을 흡수하기 위한 광흡수성 물질로 형성된다. 광-열 변환층(320)는 알루미늄(Al), 은(Ag) 및 이들의 산화물 및 황화물에 카본 블랙, 흑연 또는 적외선 염료, 피그먼트 등의 적외선 광흡습제를 포함한다. The light-to-heat conversion layer 320 is formed to have a predetermined thickness on the entire surface of the substrate substrate 310. The light-to-heat conversion layer 320 absorbs light in the infrared-visible light region and converts a portion of the light into heat. The light-to-heat conversion layer 320 has a suitable optical density and is a light absorbing material for absorbing light. Is formed. The light-to-heat conversion layer 320 includes an infrared light absorbent such as carbon black, graphite or infrared dyes, pigments in aluminum (Al), silver (Ag), and oxides and sulfides thereof.

중간층(330)은 상기 광-열 변환층(320) 전면에 소정의 두께를 가지고 형성된다. 중간층(330)은 광-열 흡수성 물질이 후속 공정에서 형성되는 전사층(340)의 오염 또는 손상되는 것을 방지하고 전사층(340)과의 접착력을 제어하여 전사 패턴 특성을 향상시키는 역할을 한다. 중간층(330)은 금속산화물, 비금속 무기 화합물 또는 불활성 고분자로 형성된다. The intermediate layer 330 is formed to have a predetermined thickness on the entire surface of the light-to-heat conversion layer 320. The intermediate layer 330 serves to prevent the light-heat absorbing material from being contaminated or damaged by the transfer layer 340 formed in a subsequent process, and to control the adhesion with the transfer layer 340 to improve transfer pattern characteristics. The intermediate layer 330 is formed of a metal oxide, a nonmetal inorganic compound, or an inert polymer.

전사층(340)은 상기 중간층(330) 전면에 소정의 두께를 가지고 형성된다. 전사층(340)은 고분자 또는 저분자 유기물질로 이루어진다. 이러한 전사층(340)은 압출, 스핀코팅, 나이프코팅, 진공증착 및 CVD(chemical vapor deposition)으로 이루어진 군에서 선택되는 하나의 방법을 사용하여 형성된다. 또한, 전사층(340)은 발광층(EML: Emitting Layer) 및 전자수송층(ETL:Electron Transport Layer) 등의 유기막들로 이루어진 군에서 선택되는 하나의 단층막 또는 하나 이상의 다층막을 더 포함할 수 있다. The transfer layer 340 is formed to have a predetermined thickness on the entire surface of the intermediate layer 330. The transfer layer 340 is made of a high molecular or low molecular organic material. The transfer layer 340 is formed using one method selected from the group consisting of extrusion, spin coating, knife coating, vacuum deposition, and chemical vapor deposition (CVD). In addition, the transfer layer 340 may further include one single layer film or one or more multilayer films selected from a group consisting of organic films such as an emission layer (EML) and an electron transport layer (ETL). .

도 3d를 참조하면, 도너필름(300)을 화소정의막(275) 상에 라미네이션한다. 이 때, 도너필름(300)과 화소정의막(275) 사이의 밀착력이 좋을수록 전사공정에서 전사층(340)의 전사효율이 향상되므로, 도너필름(300)을 화소정의막(275) 상에 밀착이 잘 되도록 라미네이션하는 것이 바람직하다. 이 후, 화소정의막(275)의 개구부 영역과 대응되는 도너필름(300)의 상부에 레이저를 조사한다. Referring to FIG. 3D, the donor film 300 is laminated on the pixel definition layer 275. In this case, the better the adhesion between the donor film 300 and the pixel definition layer 275, the better the transfer efficiency of the transfer layer 340 in the transfer process. Thus, the donor film 300 is deposited on the pixel definition layer 275. Lamination is desirable to ensure good adhesion. Thereafter, a laser is irradiated on the upper portion of the donor film 300 corresponding to the opening region of the pixel definition layer 275.

도 3e를 참조하면, 도너필름(300)에 레이저가 조사되면, 광-열 변환층(320)에서 레이저광을 흡수하여 열 에너지로 변환시켜 열을 방출함에 따라 전사층(340)과 중간층(330) 사이의 접착력이 변화되어 전사층(340)이 도너필름(300)으로부터 분리된다. 이에 따라, 전사층(340)은 화소정의막(275)의 개구부 상에 전사되어 발광층(280)으로 형성된다. 이 때, 기판(210)의 하부 소자의 단차를 보상하는 더미 패턴(235)을 형성하여 평탄화층(260)의 평탄도를 개선함에 따라 제1 전극층(270)과 전사층(340)의 전사효율을 보다 향상시킬 수 있다. 이 후, 도너필름(300)의 전사층(340)은 레이저가 조사된 영역만 전사되고, 레이저가 조사되지 않은 영역의 전사층은 도너필름(300) 상에 그대로 남아있게 될 수 있다. 이에 따라, 도너필름(300)은 기재기판(310), 광-열 변환층(320), 중간층(330) 및 일 영역의 전사층만 남게 되며, 화소정의막(275)의 개구부 상에는 각각의 적색(R), 녹색(G) 및 파란색(B) 중 하나의 화소가 전사된다. 이러한 전술한 원리를 이용하여 발광층(280)을 형성하는 방법을 레이저 열 전사법(LITI: Laser Induced Thermal Imaging)이라 한다. Referring to FIG. 3E, when the laser is irradiated onto the donor film 300, the transfer layer 340 and the intermediate layer 330 are absorbed by the light-to-heat conversion layer 320 to convert the laser light into thermal energy to release heat. Adhesion between the) is changed to separate the transfer layer 340 from the donor film 300. Accordingly, the transfer layer 340 is transferred to the opening of the pixel definition layer 275 and is formed as the light emitting layer 280. At this time, the transfer efficiency of the first electrode layer 270 and the transfer layer 340 is formed by forming a dummy pattern 235 to compensate for the step difference of the lower element of the substrate 210 to improve the flatness of the planarization layer 260. Can be further improved. Thereafter, the transfer layer 340 of the donor film 300 may transfer only the region irradiated with the laser, and the transfer layer of the region not irradiated with the laser may remain on the donor film 300 as it is. Accordingly, the donor film 300 leaves only the substrate substrate 310, the light-to-heat conversion layer 320, the intermediate layer 330, and the transfer layer of one region, and each red color is formed on the openings of the pixel definition layer 275. One pixel of (R), green (G), and blue (B) is transferred. The method of forming the light emitting layer 280 using the above-described principle is called laser induced thermal imaging (LITI).

도 3e를 참조하면, 제2 전극층(290)은 상기 발광층(280) 및 상기 화소정의막(275) 상부에 형성되며, 반투명 또는 투명 전극인 Li, Mg, Pt, Au, In2O3 , ITO, IZO 및 ZnO 중 하나로 얇게 형성된다. Referring to FIG. 3E, a second electrode layer 290 is formed on the emission layer 280 and the pixel definition layer 275, and is a translucent or transparent electrode Li, Mg, Pt, Au, In 2 O 3 , ITO , IZO and ZnO thinly formed.

도 4는 본 발명의 제2 실시 예에 따른 배면 발광형 유기 전계 발광표시장치의 단면도로, 설명의 편의상 제1 실시 예와 동일한 구성요소에 대한 상세한 설명은 생략한다. 4 is a cross-sectional view of a bottom emission type organic light emitting display device according to a second embodiment of the present invention, and detailed description of the same elements as those of the first embodiment will be omitted for convenience of description.

도 4를 참조하면, 본 발명의 배면 발광형 유기 전계 발광표시장치(400)는 기판(410), 상기 기판(410) 상에 형성되는 제1 박막 트랜지스터(430) 및 제2 박막 트랜지스터(440), 상기 제1 박막 트랜지스터(430) 및 제2 박막 트랜지스터(440) 상에 형성되는 평탄화층(460), 및 상기 평탄화층(460) 상에 형성되며, 상기 제1 박막 트 랜지스터(430)와 전기적으로 연결된 제1 전극층(470), 상기 제1 전극층(470) 상에 형성되는 발광층(480), 상기 발광층(480) 상에 형성되는 제2 전극층(490)을 포함하며, 상기 기판(410) 상에 형성된 제1 박막 트랜지스터(430) 및 제2 박막 트랜지스터(440) 사이에 더미패턴(435)을 더 형성한다. Referring to FIG. 4, the bottom emission type organic light emitting display device 400 of the present invention includes a substrate 410, a first thin film transistor 430, and a second thin film transistor 440 formed on the substrate 410. And a planarization layer 460 formed on the first thin film transistor 430 and the second thin film transistor 440, and a planarization layer 460 formed on the planarization layer 460 and the first thin film transistor 430. The substrate 410 includes a first electrode layer 470 electrically connected to the substrate, a light emitting layer 480 formed on the first electrode layer 470, and a second electrode layer 490 formed on the light emitting layer 480. A dummy pattern 435 is further formed between the first thin film transistor 430 and the second thin film transistor 440 formed thereon.

기판(410)은 일례로 유리, 플라스틱, 실리콘 또는 합성수지와 같은 절연성을 띠는 재질로 이루어질 수 있으며, 유리 기판과 같은 투명 기판이 바람직하다. 기판(410) 상에 버퍼층(420)이 형성된다. 버퍼층(420)은 선택적 구성요소로 질화막 또는 산화막 등을 이용하여 형성된다. 이러한 버퍼층(420)은 기판(410)으로부터 발생된 불순물을 반도체층(431)으로 확산되는 것을 방지한다.The substrate 410 may be made of, for example, an insulating material such as glass, plastic, silicon, or synthetic resin, and a transparent substrate such as a glass substrate is preferable. The buffer layer 420 is formed on the substrate 410. The buffer layer 420 is formed using a nitride film or an oxide film as an optional component. The buffer layer 420 prevents the impurities generated from the substrate 410 from diffusing into the semiconductor layer 431.

제1 박막 트랜지스터(430) 및 제2 박막 트랜지스터(440)는 버퍼층(420) 상에 형성된다. 제1 박막 트랜지스터(430) 및 제2 박막 트랜지스터(440) 각각은 반도체층(431,441), 게이트 전극(432,442) 및 소스/드레인 전극(433,443)을 포함한다. The first thin film transistor 430 and the second thin film transistor 440 are formed on the buffer layer 420. Each of the first thin film transistor 430 and the second thin film transistor 440 includes semiconductor layers 431 and 441, gate electrodes 432 and 442, and source / drain electrodes 433 and 443.

반도체층(431)은 버퍼층(420) 상에 소정 패턴으로 형성된다. 반도체층(431)은 버퍼층(420) 상에 증착된 비정질 실리콘층을 레이저 등을 이용하여 결정화한 폴리실리콘층으로 형성된다. 반도체층(431) 상에는 게이트 절연층이 형성된다. 게이트 절연층은 게이트 전극과 반도체층(431)을 절연시키는 역할을 한다. The semiconductor layer 431 is formed on the buffer layer 420 in a predetermined pattern. The semiconductor layer 431 is formed of a polysilicon layer in which an amorphous silicon layer deposited on the buffer layer 420 is crystallized using a laser or the like. A gate insulating layer is formed on the semiconductor layer 431. The gate insulating layer serves to insulate the gate electrode and the semiconductor layer 431.

게이트 전극(432)은 게이트 절연층 상에 형성되며, 반도체층(431)의 채널영역 상부에 소정의 패턴으로 형성된다. 게이트 전극(432)은 도전성 금속 예컨대, 알루미늄(Al), MoW, 몰리브덴(Mo), 구리(Cu), 은(Ag), 은합금, 알루미늄 합금 등과 같은 물질 중 하나로 이루어진다. 게이트 전극(432) 상에는 층간 절연층이 형성된 다. 층간 절연층은 게이트 절연층과 동일한 물질로 형성된다. The gate electrode 432 is formed on the gate insulating layer, and is formed in a predetermined pattern on the channel region of the semiconductor layer 431. The gate electrode 432 is made of one of a conductive metal such as aluminum (Al), MoW, molybdenum (Mo), copper (Cu), silver (Ag), silver alloy, aluminum alloy, and the like. An interlayer insulating layer is formed on the gate electrode 432. The interlayer insulating layer is formed of the same material as the gate insulating layer.

소스/드레인 전극(433)은 층간 절연층 상에 형성되며, 게이트 절연층과 층간 절연층에 형성된 콘택 홀을 통하여 반도체층(431)의 양측과 각각 전기적으로 연결된다. The source / drain electrodes 433 are formed on the interlayer insulating layer, and are electrically connected to both sides of the semiconductor layer 431 through contact holes formed in the gate insulating layer and the interlayer insulating layer.

한편, 더미패턴(435)은 버퍼층(420) 상에 형성된 제1 박막 트랜지스터(430)와 이웃하는 제2 박막 트랜지스터(440) 사이의 소정영역에 형성된다. 이러한 더미패턴(435)은 배면 발광형 유기 전계 발광소자인 경우 투명한 물질인 SiNx, SiO2 중 하나로 형성된다. 더미패턴(435)은 대략 20000Å이하의 두께로 형성되어 제1 박막 트랜지스터(430)와 제2 박막 트랜지스터(440) 사이에 영역 즉, "W", 제1 박막 트랜지스터(430)와 제2 박막 트랜지스터(440) 사이의 형성된 단차를 보상한다. 보다 바람직하게 더미패턴(435)의 두께는 10000Å으로 형성된다. The dummy pattern 435 is formed in a predetermined region between the first thin film transistor 430 formed on the buffer layer 420 and the neighboring second thin film transistor 440. The dummy pattern 435 is formed of one of SiNx and SiO 2 , which are transparent materials in the case of a bottom emission type organic electroluminescent device. The dummy pattern 435 is formed to have a thickness of about 20000 μs or less, so that a region between the first thin film transistor 430 and the second thin film transistor 440, that is, “W”, the first thin film transistor 430 and the second thin film transistor is formed. Compensate for the formed step between 440. More preferably, the thickness of the dummy pattern 435 is 10000 mm 3.

보다 상세하게, 더미패턴(435)은 제1 박막 트랜지스터(430)와 제2 박막 트랜지스터(440) 사이에 형성되어 박막 트랜지스터가 형성되지 않은 영역에 소정높이를 갖는 더미패턴(450)을 형성함으로써, 하부 기판(410)에 형성된 단차를 평탄화시킨다. 이에 따라, 제1 박막 트랜지스터(430)와 제2 박막 트랜지스터(440) 상에 형성되는 평탄화층(460)은 대칭을 이루며 평평하게 형성된다. In more detail, the dummy pattern 435 is formed between the first thin film transistor 430 and the second thin film transistor 440 to form a dummy pattern 450 having a predetermined height in an area where the thin film transistor is not formed. The step formed in the lower substrate 410 is planarized. Accordingly, the planarization layer 460 formed on the first thin film transistor 430 and the second thin film transistor 440 is formed to be symmetrical and flat.

패시베이션층(450)은 소스/드레인 전극(433,443)이 형성된 층간 절연층 전면에 형성된다. 패시베이션층(450)은 선택적 구성요소로 산화막 또는 질화막 등으로 형성된다. The passivation layer 450 is formed on the entire surface of the interlayer insulating layer on which the source / drain electrodes 433 and 443 are formed. The passivation layer 450 is formed of an oxide film or a nitride film as an optional component.

평탄화층(460)은 소정의 소자가 형성된 기판(410)을 평탄화시키기 위한 것으로, 아크릴, 폴리이미드, BCB(benzocyclobutene) 중 하나로 형성된다. 평탄화층(460)은 여러 소자들에 의해 발생되는 모폴로지(morpology)를 제거하며, 하부 소자들과 상부 소자들을 절연시키며, 하부 소자들을 보호한다. The planarization layer 460 is to planarize the substrate 410 on which a predetermined element is formed, and is formed of one of acryl, polyimide, and benzocyclobutene (BCB). The planarization layer 460 removes morphology caused by various devices, insulates the lower devices from the upper devices, and protects the lower devices.

제1 전극층(470)은 패시베이션층(450) 및 평탄화층(460)에 형성된 비아홀을 통해 제1 박막 트랜지스터(430)의 소스/드레인전극(433) 중 하나와 전기적으로 연결된다. 제1 전극층(470)은 배면 발광형 유기 전계 발광소자를 구현하기 위해 투명한 ITO, IZO, ZnO 및 In2O3 중 하나로 형성된다.The first electrode layer 470 is electrically connected to one of the source / drain electrodes 433 of the first thin film transistor 430 through via holes formed in the passivation layer 450 and the planarization layer 460. The first electrode layer 470 is transparent ITO, IZO, ZnO, and In 2 O 3 to implement a bottom emission type organic electroluminescent device. It is formed as one of.

화소정의막(475)은 제1 전극층(470) 상에 형성되며, 빛을 방출시키기 위한 개구부가 형성된다. 화소정의막(475)은 복수의 화소영역을 정의하며, 발광층(480)을 이루는 유기막층 사이를 절연시키는 절연물질로 형성된다. The pixel defining layer 475 is formed on the first electrode layer 470, and an opening for emitting light is formed. The pixel defining layer 475 defines a plurality of pixel regions, and is formed of an insulating material that insulates the organic layer forming the light emitting layer 480.

발광층(480)은 레이저 열 전사법에 의해 화소정의막(475)의 개구부 상에 형성되며, 발광층(480)은 정공 주입층, 정공수송층, 전자수송층 및 전자주입층 중 단일층 또는 다중층을 더 포함할 수 있다. 발광층(480)은 저분자 또는 고분자 유기물질로 형성된다. 이러한, 발광층(480)은 제1 전극층(470)과 제2 전극층(490)으로부터 주입된 정공 및 전자가 결합하면서 빛을 방출시킨다. The light emitting layer 480 is formed on the opening of the pixel defining layer 475 by a laser thermal transfer method, and the light emitting layer 480 further includes a single layer or multiple layers of a hole injection layer, a hole transport layer, an electron transport layer, and an electron injection layer. It may include. The light emitting layer 480 is formed of a low molecular or high molecular organic material. The light emitting layer 480 emits light by combining holes and electrons injected from the first electrode layer 470 and the second electrode layer 490.

제2 전극층(490)은 발광층(480) 전면에 형성된다. 제2 전극층(490)은 반사막이 적층된 투명 전극 또는 반사전극으로 형성된다. 제2 전극층(490)이 반사전극 으로만 형성될 경우 반사전극 상에 Li, Ca, Mg 및 이들의 화합물을 더 형성한다. 이와 같이, 제2 전극층(290)에 반사층이 형성됨으로써 발광층(280)에서 발광된 빛이 배면 발광할 수 있도록 빛을 후면으로 반사시켜준다. The second electrode layer 490 is formed on the entire surface of the light emitting layer 480. The second electrode layer 490 is formed of a transparent electrode or a reflective electrode on which a reflective film is stacked. When the second electrode layer 490 is formed only of the reflective electrode, Li, Ca, Mg, and compounds thereof are further formed on the reflective electrode. As such, the reflective layer is formed on the second electrode layer 290 to reflect the light to the rear surface so that the light emitted from the light emitting layer 280 emits the back surface.

이상 본 발명을 상세히 설명하였으나 본 발명은 이에 한정되지 않으며, 본 발명이 속하는 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다. Although the present invention has been described in detail above, the present invention is not limited thereto, and many modifications are possible by those skilled in the art within the technical idea to which the present invention pertains.

이상과 같이, 본 발명에 의하면, 기판 상에 형성된 제1 박막 트랜지스터와 제2 박막 트랜지스터 사이에 더미패턴을 형성하여 평탄화층의 비대칭 결함 즉, 하부 기판 상에 형성된 소자의 단차를 보상함에 따라, 레이저 열 전사법에 의해 형성되는 발광층의 전사효율 및 수명을 향상시킨다. As described above, according to the present invention, a dummy pattern is formed between the first thin film transistor and the second thin film transistor formed on the substrate to compensate for the asymmetry defect of the planarization layer, that is, the step difference of the element formed on the lower substrate. The transfer efficiency and lifetime of the light emitting layer formed by the thermal transfer method are improved.

Claims (11)

기판,Board, 상기 기판 상에 형성되는 제1 박막 트랜지스터 및 제2 박막 트랜지스터,A first thin film transistor and a second thin film transistor formed on the substrate, 상기 제1 박막 트랜지스터 및 제2 박막 트랜지스터 상에 형성되는 평탄화층, A planarization layer formed on the first thin film transistor and the second thin film transistor, 상기 평탄화층 상에 형성되며, 상기 제1 박막 트랜지스터와 전기적으로 연결된 제1 전극층, A first electrode layer formed on the planarization layer and electrically connected to the first thin film transistor; 상기 제1 전극층 상에 형성되는 발광층 및An emission layer formed on the first electrode layer; 상기 발광층 상에 형성되는 제2 전극층을 포함하며, A second electrode layer formed on the light emitting layer, 상기 기판 상에 형성된 제1 박막 트랜지스터 및 제2 박막 트랜지스터 사이의 상기 발광층이 형성되는 영역과 마주하는 구간에 더미패턴을 형성하는 것을 특징으로 하는 전면 발광형 유기 전계 발광표시장치.And a dummy pattern formed in a section facing the region where the light emitting layer is formed between the first thin film transistor and the second thin film transistor formed on the substrate. 제1 항에 있어서, 상기 더미패턴은 금속 계열의 비투과 물질로 형성되는 것을 특징으로 하는 전면 발광형 유기 전계 발광표시장치.  The top emission organic light emitting display device as claimed in claim 1, wherein the dummy pattern is formed of a metal-based non-transmissive material. 제2 항에 있어서, 상기 비투과 물질은 MoW, Ti 및 Al 중 하나인 것을 특징으로 하는 전면 발광형 유기 전계 발광표시장치.  The top emission organic light emitting display device according to claim 2, wherein the non-transmissive material is one of MoW, Ti, and Al. 제1 항에 있어서, 상기 제1 전극층은 반사층을 더 포함하는 것을 특징으로 하는 전면 발광형 유기 전계 발광표시장치.  2. The top emission type organic light emitting display device according to claim 1, wherein the first electrode layer further comprises a reflective layer. 제1 항에 있어서, 상기 제1 박막 트랜지스터 및 제2 박막 트랜지스터는 각각의 반도체층, 게이트 전극 및 소스/드레인 전극을 포함하는 것을 특징으로 하는 전면 발광형 유기 전계 발광표시장치. The top emission type organic light emitting display device of claim 1, wherein each of the first thin film transistor and the second thin film transistor comprises a semiconductor layer, a gate electrode, and a source / drain electrode. 상기 제1 박막 트랜지스터 및 제2 박막 트랜지스터 사이의 상기 발광층이 형성되는 영역과 마주하는 구간에 더미패턴을 형성하는 단계;Forming a dummy pattern in a section facing the region where the light emitting layer is formed between the first thin film transistor and the second thin film transistor; 상기 더미패턴의 전면에 평탄화층을 형성하는 단계;Forming a planarization layer on the entire surface of the dummy pattern; 상기 평탄화층 상에 상기 제1 박막 트랜지스터와 전기적으로 연결된 제1 전극층을 형성하는 단계;Forming a first electrode layer electrically connected to the first thin film transistor on the planarization layer; 상기 제1 전극층 상에 레이저 열 전사법에 의해 발광층을 형성하는 단계; Forming a light emitting layer on the first electrode layer by laser thermal transfer; 상기 발광층 상에 제2 전극층을 형성하는 단계를 포함하는 것을 특징으로 하는 전면 발광형 유기 전계 발광표시장치의 제조 방법.And forming a second electrode layer on the light emitting layer. 기판,Board, 상기 기판 상에 형성되는 제1 박막 트랜지스터 및 제2 박막 트랜지스터,A first thin film transistor and a second thin film transistor formed on the substrate, 상기 제1 박막 트랜지스터 및 제2 박막 트랜지스터 상에 형성되는 평탄화층, A planarization layer formed on the first thin film transistor and the second thin film transistor, 상기 평탄화층 상에 형성되며, 상기 제1 박막 트랜지스터와 전기적으로 연결된 제1 전극층, A first electrode layer formed on the planarization layer and electrically connected to the first thin film transistor; 상기 제1 전극층 상에 형성되는 발광층 및An emission layer formed on the first electrode layer; 상기 발광층 상에 형성되는 제2 전극층을 포함하며, A second electrode layer formed on the light emitting layer, 상기 제1 박막 트랜지스터 및 제2 박막 트랜지스터 사이의 상기 발광층이 형성되는 영역과 마주하는 구간에 더미패턴을 형성하는 것을 특징으로 하는 배면 발광형 유기 전계 발광표시장치.And a dummy pattern formed in a section facing the region where the light emitting layer is formed between the first thin film transistor and the second thin film transistor. 제7 항에 있어서, 상기 더미패턴은 SiNx, SiO2 중 하나인 것을 특징으로 하는 배면 발광형 유기 전계 발광표시장치. The method of claim 7, wherein the dummy pattern is a back emission type organic light emitting display device, characterized in that, one of SiNx, SiO 2. 제7 항에 있어서, 상기 제2 전극층은 반사층을 더 포함하는 것을 특징으로 하는 배면 발광형 유기 전계 발광표시장치.  8. The back emission type organic light emitting display device according to claim 7, wherein the second electrode layer further comprises a reflective layer. 제7 항에 있어서, 상기 제1 박막 트랜지스터 및 제2 박막 트랜지스터는 각각의 반도체층, 게이트 전극 및 소스/드레인 전극을 포함하는 것을 특징으로 하는 배면 발광형 유기 전계 발광표시장치. 8. The back emission type organic light emitting display device of claim 7, wherein each of the first thin film transistor and the second thin film transistor includes a semiconductor layer, a gate electrode, and a source / drain electrode. 기판 상에 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 형성하는 단계; Forming a first thin film transistor and a second thin film transistor on a substrate; 상기 제1 박막 트랜지스터 및 제2 박막 트랜지스터 사이의 상기 발광층이 형성되는 영역과 마주하는 구간에 더미패턴을 형성하는 단계;Forming a dummy pattern in a section facing an area where the emission layer is formed between the first thin film transistor and the second thin film transistor; 상기 더미패턴 전면에 평탄화층을 형성하는 단계;Forming a planarization layer on an entire surface of the dummy pattern; 상기 평탄화층 상에 상기 제1 박막 트랜지스터와 전기적으로 연결된 제1 전극층을 형성하는 단계;Forming a first electrode layer electrically connected to the first thin film transistor on the planarization layer; 상기 제1 전극층 상에 레이저 열 전사법에 의해 발광층을 형성하는 단계; Forming a light emitting layer on the first electrode layer by laser thermal transfer; 상기 발광층 상에 제2 전극층을 형성하는 단계를 포함하는 것을 특징으로 하는 배면 발광형 유기 전계 발광표시장치의 제조 방법.And forming a second electrode layer on the light emitting layer.
KR1020060072588A 2006-08-01 2006-08-01 Organic light emitting display and fabrication method for the same KR100762686B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060072588A KR100762686B1 (en) 2006-08-01 2006-08-01 Organic light emitting display and fabrication method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060072588A KR100762686B1 (en) 2006-08-01 2006-08-01 Organic light emitting display and fabrication method for the same

Publications (1)

Publication Number Publication Date
KR100762686B1 true KR100762686B1 (en) 2007-10-01

Family

ID=39418901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060072588A KR100762686B1 (en) 2006-08-01 2006-08-01 Organic light emitting display and fabrication method for the same

Country Status (1)

Country Link
KR (1) KR100762686B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160090968A (en) * 2015-01-22 2016-08-02 삼성디스플레이 주식회사 Display device and fabricating method thereof
KR20160130075A (en) * 2015-04-30 2016-11-10 삼성디스플레이 주식회사 Display apparatus
CN106206427A (en) * 2016-08-15 2016-12-07 京东方科技集团股份有限公司 The manufacture method of display base plate, the manufacture method of display device and display base plate
US9837482B2 (en) 2015-10-27 2017-12-05 Samsung Display Co., Ltd. Display device
US9893087B2 (en) 2015-04-14 2018-02-13 Samsung Display Co., Ltd. Thin film transistor substrate, display apparatus including thin film transistor substrate, method of manufacturing thin film transistor substrate, and method of manufacturing display apparatus
US10446075B2 (en) 2017-02-10 2019-10-15 Samsung Display Co., Ltd. Organic light emitting diode display device
US11569333B2 (en) 2020-01-16 2023-01-31 Samsung Display Co., Ltd. Display apparatus with pixel electrode having step top surface within contact hole

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060042911A (en) * 2004-02-06 2006-05-15 세이코 엡슨 가부시키가이샤 Method for manufacturing electro-optic device, electro-optic device, and electronic apparatus
KR20060066512A (en) * 2004-12-13 2006-06-16 삼성에스디아이 주식회사 Organic light emitting display and fabricating method of the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060042911A (en) * 2004-02-06 2006-05-15 세이코 엡슨 가부시키가이샤 Method for manufacturing electro-optic device, electro-optic device, and electronic apparatus
KR20060066512A (en) * 2004-12-13 2006-06-16 삼성에스디아이 주식회사 Organic light emitting display and fabricating method of the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160090968A (en) * 2015-01-22 2016-08-02 삼성디스플레이 주식회사 Display device and fabricating method thereof
KR102333762B1 (en) * 2015-01-22 2021-12-01 삼성디스플레이 주식회사 Display device and fabricating method thereof
US9893087B2 (en) 2015-04-14 2018-02-13 Samsung Display Co., Ltd. Thin film transistor substrate, display apparatus including thin film transistor substrate, method of manufacturing thin film transistor substrate, and method of manufacturing display apparatus
KR20160130075A (en) * 2015-04-30 2016-11-10 삼성디스플레이 주식회사 Display apparatus
KR102381902B1 (en) 2015-04-30 2022-04-01 삼성디스플레이 주식회사 Display apparatus
KR20220046529A (en) * 2015-04-30 2022-04-14 삼성디스플레이 주식회사 Display apparatus
KR102517128B1 (en) 2015-04-30 2023-04-03 삼성디스플레이 주식회사 Display apparatus
US9837482B2 (en) 2015-10-27 2017-12-05 Samsung Display Co., Ltd. Display device
CN106206427A (en) * 2016-08-15 2016-12-07 京东方科技集团股份有限公司 The manufacture method of display base plate, the manufacture method of display device and display base plate
US10580806B2 (en) 2016-08-15 2020-03-03 Boe Technology Group Co., Ltd. Method of manufacturing a display substrate, method of manufacturing a display device and display substrate
US10446075B2 (en) 2017-02-10 2019-10-15 Samsung Display Co., Ltd. Organic light emitting diode display device
US11569333B2 (en) 2020-01-16 2023-01-31 Samsung Display Co., Ltd. Display apparatus with pixel electrode having step top surface within contact hole

Similar Documents

Publication Publication Date Title
KR101391977B1 (en) Method for manufacturing display and display
JP3809758B2 (en) Display device and manufacturing method of display device
KR100563059B1 (en) Electroluminescence display device and laser induced thermal imaging donor film for the electroluminescence display device
US8786185B2 (en) Organic electroluminescence display device
KR102097443B1 (en) Organic luminescence display and method for manufacturing the same
US8664677B2 (en) Light-emitting element and organic electroluminescent display device
US7553602B2 (en) Transfer substrate, transfer method, and organic electroluminescent device manufacturing method
US20060246240A1 (en) Transfer substrate, method for fabricating display device, and display device
KR100762686B1 (en) Organic light emitting display and fabrication method for the same
KR20120042037A (en) Organic light emitting diode device and method of manufacturing the same
KR20060109840A (en) Display device and a method of manufacturing the same
KR20140123787A (en) Organic luminescence display and method for manufacturing the same
US7993806B2 (en) Transfer substrate, and fabrication process of organic electroluminescent devices
US9118014B2 (en) Donor substrate for organic light emitting diode display and organic light emitting diode display
TW201445731A (en) Organic light emitting display device
CN108029177B (en) Display device and light emitting device
KR100579186B1 (en) Organic electroluminescence display device
JP2008270271A (en) Donor substrate and method of fabricating the same
KR100635571B1 (en) fabrication method of organic electroluminescence display device
KR100708841B1 (en) Flat panel display device and method of manufacturing the same
KR100711877B1 (en) Light Emitting Display and Method for Fabricating the Same
KR20080060710A (en) Method for manufacturing organic electroluminescent device
JP2011216601A (en) Organic el element, organic el display device, and methods of manufacturing organic el element and organic el display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120906

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 12