KR100761350B1 - 반도체장치의 워드라인 배열방법 - Google Patents

반도체장치의 워드라인 배열방법 Download PDF

Info

Publication number
KR100761350B1
KR100761350B1 KR1020000082266A KR20000082266A KR100761350B1 KR 100761350 B1 KR100761350 B1 KR 100761350B1 KR 1020000082266 A KR1020000082266 A KR 1020000082266A KR 20000082266 A KR20000082266 A KR 20000082266A KR 100761350 B1 KR100761350 B1 KR 100761350B1
Authority
KR
South Korea
Prior art keywords
word line
iso
dummy
cell block
edge
Prior art date
Application number
KR1020000082266A
Other languages
English (en)
Other versions
KR20020052806A (ko
Inventor
장헌용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000082266A priority Critical patent/KR100761350B1/ko
Publication of KR20020052806A publication Critical patent/KR20020052806A/ko
Application granted granted Critical
Publication of KR100761350B1 publication Critical patent/KR100761350B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/14Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체장치의 워드라인 배열방법에 있어서, 셀블록의 지그재그형태의 ISO 가장자리에서 더미 워드라인이 묶여 있는 부분이 더미 ISO가 들어가 있는 부분에 위치하도록 하고, 첫번째 어드레스 워드라인이 상기 더미 워드라인이 묶여 있는 부분의 반대쪽으로 길게 형성되도록 하는 것을 특징으로 한다.
더미, 워드라인, ISO, 셀블록

Description

반도체장치의 워드라인 배열방법{Method for arranging word lines of semiconductor device}
도1은 종래의 ISO배열방법을 나타낸 평면도.
도2는 본 발명에 의한 ISO 배열방법을 나타낸 평면도.
도3은 본 발명의 제1실시예에 의한 워드라인 배열방법을 나타낸 평면도.
도4는 본 발명의 제2실시예에 의한 워드라인 배열방법을 나타낸 평면도.
도5은 본 발명의 제3실시예에 의한 워드라인 배열방법을 나타낸 평면도.
도6은 본 발명의 제4실시예에 의한 워드라인 배열방법을 나타낸 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 셀블록 2 : 더미 ISO
3 : 실제 ISO 4 : 리던던시 워드라인
5 : 더미 워드라인 또는 첫번째 어드레스 워드라인
6 : 실제 워드라인
본 발명은 반도체장치의 워드라인 배열방법에 관한 것으로, 특히 셀 블록 내에서 가장자리에 형성되는 ISO상에 워드라인을 배열하는 방법에 관한 것이다.
도1에 나타낸 바와 같이 종래에는 셀블록(1)의 가장자리에 형성된 ISO의 크기가 셀블록 내부에 형성된 ISO의 1/2 정도이므로 더미ISO 문제와 더미ISO상에서의 워드라인 배열 등의 많은 문제를 야기한다.
본 발명은 상기 문제점을 해결하기 위한 것으로써, 셀블록의 가장자리에 위치하는 더미 ISO를 셀블록 내부에 위치하는 것과 동일한 모양과 크기로 하고 ISO의 배열을 지그재그형태로 함으로써, 워드라인의 배열을 효율적으로 할 수 있도록 하는 반도체장치의 워드라인 배열방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위한 본 발명은,반도체장치의 워드라인 배열방법에 있어서, 셀블록의 지그재그형태의 ISO 가장자리에서 더미 워드라인이 묶여 있는 부분이 더미 ISO가 들어가 있는 부분에 위치하도록 하고, 첫번째 어드레스 워드라인이 상기 더미 워드라인이 묶여 있는 부분과 반대쪽으로 길게 형성되도록 하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
셀블록의 가장자리에는 셀블록 내부를 보호하고자 더미ISO들이 위치하게 된다. 더미ISO의 크기가 셀블록 내부에 있는 것이 비해 작으므로 공정상의 어려움과 후속의 비트라인 콘택형성시 필드산화막 밑부분까지 노출되면서 전기적으로 셀블록 내부에 있는 것들과 단락을 일으킬 가능성이 높다.
이러한 문제들을 해결하고자 셀블록 가장자리에 위치하는 ISO의 형태를 하나의 ISO가 형성되도록 하기 위해 도2에 나타낸 바와 같이 ISO 장축방향으로 셀어레이가 지그재그 형태가 되도록 배열한다. 이때, 셀블록(1) 가장자리와 내부에 있는 ISO들의 모양이 모두 동일하게 배열한다.
즉, 더미ISO(2)가 셀블록(1)의 가장자리에 하나씩 즉, 2개의 더미셀이 셀블록 가장자리에 각각 위치하도록 배열한다. 이때, 셀블록 가장자리에 있는 하나의 셀만 더미로 이용하거나, 셀블록 가장자리에 있는 ISO에서 하나는 더미셀로, 하나는 리던던시 셀로 이용할 수도 있다.
또한, 도2에서 단축방향으로 셀블록 가장자리에 있는 셀어레이를 내부에 있는 셀 어레이와 모양이 다른 형태로 할 수 있다. 셀블록 가장자리에 있는 셀모양을 실제 셀과 같거나 다른 모양으로 할 수 있다. 도2에 나타낸 배열을 I형태 대신 ISO를 T형태, Z형태로 할 수도 있다.
도3은 셀블록내에 있는 ISO 배열을 지그재그 형태로 한 것으로, ISO 가장자리에서 더미 워드라인(5)이 묶여 있는 부분이 더미 ISO(2)가 들어가 있는 곳에 위치하도록 하고, 첫번째 어드레스 워드라인(4)이 반대쪽으로 길게 형성된다.
당해 기술분야의 기술자에게 잘 알려진 바와 같이, 더미 워드라인(5)을 묶어주는 이유는 인접한 워드라인(4)의 패턴 불균형 또는 더미 워드라인(5) 자신의 끝단의 패턴 불균형을 방지하기 위한 것이다.
셀블록의 가장자리에 있는 ISO위에 더미 워드라인(5)이 묶이도록 하거나 나와 있는 ISO위로 더미 워드라인을 형성할 수 있다. 또한, 나와 있는 ISO위에만 더미 워드라인이 형성되도록 할 수 있다. 또한, 셀블록의 단축방향으로 나와 있는 ISO로 시작하여 들어가 있는 ISO로 끝을 형성한다. 워드라인은 들어가 있는 ISO로부터 나와 있는 ISO까지 형성하거나 나와 있는 ISO로부터 나와 있는 ISO까지 형성할 수 있다.
도3를 참조하면, 더미 워드라인 옆의 첫번째 어드레스 워드라인(4)이 리던던시 워드라인(4)으로 형성될 수 있고, 이때는 리던던시 워드라인(4)과 인접한 워드라인(6)이 첫번째 어드레스 워드라인이 될 것이다. 리던던시 워드라인은 형성하지 않을 수도 있다. 또한, 셀블록 가장자리에 있는 더미 워드라인의 모양은 동일한 형태로 되어 있다. 도3에서도 도2와 마찬가지로 ISO를 I형태 대신에 T형태, Z형태로 할 수도 있다.
도4를 참조하면, 셀블록의 지그재그 형태의 ISO 가장자리에서 더미 워드라인이 묶여 있는 부분이 더미 ISO가 들어가 있는 곳에 위치하도록 하고, 첫번째 어드레스 워드라인을 더미 워드라인이 묶여 있는 곳과 같은 방향으로 길게 형성한다. 셀블록 가장자리에 들어가 있는 ISO위에 더미 워드라인이 묶이도록 하며, 나와 있는 ISO위로 더미 워드라인을 형성한다. 또는 나와 있는 ISO위에만 더미워드라인이 형성되도록 한다. 도3에서는 셀블록의 단축방향으로 나와 있는 ISO로 시작하여 들어가 있는 ISO로 끝을 형성한다. 워드라인은 나와 있는 ISO로부터 들어가 있는 ISO까지 형성한다. 워드라인을 나와 있는 ISO부터 나와 있는 ISO까지 형성할 수도 있다. 도4에서도 더미워드라인 옆에 리던던시 워드라인을 형성할 수 있다. 그리고 셀 블록의 가장자리에 있는 더미 워드라인의 모양을 동일한 형태로 한다. ISO의 모양은 I형 이외에도 T형 또는 Z형으로 할 수도 있다.
도5를 참조하면, 셀블록의 지그재그 형태의 ISO 가장자리에서 더미 워드라인이 묶여 있는 부분이 더미 ISO가 있는 곳에 위치하도록 하고, 첫번째 어드레스 워드라인이 반대쪽으로 길게 형성되도록 하며, 더미 워드라인의 폭을 다르게 한다. 즉, 셀블록 바깥쪽의 더미 워드라인의 폭을 크게 하거나 셀블록 내부쪽의 더미 워드라인의 폭을 크게 한다. 더미 워드라인의 폭을 모두 동일하게 하는 것도 가능하다.
도6을 참조하면, 셀블록의 지그재그 형태의 ISO 가장자리에서 더미 워드라인이 묶여 있는 부분이 더미 ISO가 있는 곳에 위치하도록 하고, 첫번째 어드레스 워드라인을 같은 방향에 길게 형성하며 더미 워드라인의 폭을 다르게 한다. 즉, 셀블록 바깥쪽의 더미 워드라인의 폭을 크게 하거나 셀블록 내부쪽의 더미 워드라인의 폭을 크게 한다. 더미 워드라인의 폭을 모두 동일하게 하는 것도 가능하다.
한편, 본 발명의 실시예들에서 첫번째 어드레스 워드라인이 더미 워드라인이 묶여 있는 부분과 반대쪽으로 길게 형성되거나, 같은 방향으로 길게 형성하고 있는 바, 그 차이점은 당해 기술분야의 기술자에게 잘 알려진 바와 같이 워드라인 드라이버의 위치에 관련되어 달라진다. 즉, 도3, 도4, 도5 및 도6에 도시된 어레이의 각 상,부에는 각각 워드라인 드라이버가 위치하게 되는 바, 워드라인 드라이버의 배치와 관련해서 더미 워드라인의 묶이는 방향이 결정될 것이다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명에 의하면 셀블록의 가장자리에 위치하는 더미 ISO를 셀블록 내부에 위치하는 것과 동일한 모양과 크기로 하고 ISO의 배열을 지그재그형태로 함으로써, 더미 ISO위에서 더미 워드라인을 효율적으로 배열할 수 있게 된다.

Claims (8)

  1. 반도체장치의 워드라인 배열방법에 있어서,
    셀블록의 가장자리에 셀블록 내에 있는 지그재그형태의 ISO의 크기와 모양이 동일한 더미 ISO를 형성하고,
    상기 지그재그형태의 ISO 가장자리에서 더미 워드라인이 묶여 있는 부분이 더미 ISO가 들어가 있는 부분에 위치하도록 하고, 첫번째 어드레스 워드라인이 상기 더미 워드라인이 묶여 있는 부분과 반대쪽으로 길게 형성되도록 하는 반도체장치의 워드라인 배열방법.
  2. 제1항에 있어서,
    셀블록의 가장자리에 있는 더미 워드라인의 모양을 동일한 형태로 하는 것을 특징으로 하는 반도체장치의 워드라인 배열방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 더미 워드라인 옆에 리던던시 워드라인을 형성하는 것을 특징으로 하는 반도체장치의 워드라인 배열방법.
  5. 셀블록의 가장자리에 셀블록 내에 있는 지그재그형태의 ISO의 크기와 모양이 동일한 더미 ISO를 형성하고,
    상기 지그재그형태의 ISO 가장자리에서 더미 워드라인이 묶여 있는 부분이 더미 ISO가 들어가 있는 부분에 위치하도록 하고, 첫번째 어드레스 워드라인이 더미 워드라인이 묶여 있는 곳과 같은 방향으로 길게 형성되도록 하는 반도체장치의 워드라인 배열방법.
  6. 제1항에 있어서,
    상기 더미 워드라인의 폭을 다르게 하는 것을 특징으로 하는 반도체장치의 워드라인 배열방법.
  7. 제6항에 있어서,
    셀블록 바깥쪽의 더미 워드라인의 폭을 크게 하는 것을 특징으로 하는 반도체장치의 워드라인 배열방법.
  8. 제6항에 있어서,
    셀블록 내부쪽의 더미 워드라인의 폭을 크게 하는 것을 특징으로 하는 반도체장치의 워드라인 배열방법.
KR1020000082266A 2000-12-26 2000-12-26 반도체장치의 워드라인 배열방법 KR100761350B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000082266A KR100761350B1 (ko) 2000-12-26 2000-12-26 반도체장치의 워드라인 배열방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000082266A KR100761350B1 (ko) 2000-12-26 2000-12-26 반도체장치의 워드라인 배열방법

Publications (2)

Publication Number Publication Date
KR20020052806A KR20020052806A (ko) 2002-07-04
KR100761350B1 true KR100761350B1 (ko) 2007-09-27

Family

ID=27686203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000082266A KR100761350B1 (ko) 2000-12-26 2000-12-26 반도체장치의 워드라인 배열방법

Country Status (1)

Country Link
KR (1) KR100761350B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004535A (ko) * 1999-06-29 2001-01-15 김영환 서브 워드라인 구동 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004535A (ko) * 1999-06-29 2001-01-15 김영환 서브 워드라인 구동 회로

Also Published As

Publication number Publication date
KR20020052806A (ko) 2002-07-04

Similar Documents

Publication Publication Date Title
KR101990190B1 (ko) 적어도 2개의 마스크를 이용한 스테어 스텝 형성
US5590068A (en) Ultra-high density alternate metal virtual ground ROM
KR100443545B1 (ko) Mram 장치
EP0936622A3 (en) Magnetic memory devices having multiple magnetic tunnel junctions therein
US6653190B1 (en) Flash memory with controlled wordline width
KR100614660B1 (ko) 반도체 기억 장치의 데이터 라인 및 그 형성방법
KR100422469B1 (ko) 액티브회로의 제조 후에도 저장 밀도의 선택을 허용하는메모리 구성
US5852570A (en) Semiconductor memory using select transistors coupled to sub-bitlines from different blocks
KR100842974B1 (ko) 불휘발성 반도체 기억 장치
US5847988A (en) ROM storage cell and method of fabrication
US5240870A (en) Stacked gate process flow for cross-point EPROM with internal access transistor
KR100761350B1 (ko) 반도체장치의 워드라인 배열방법
US6288930B1 (en) Semiconductor memory device
JP3151011B2 (ja) 冗長回路用非消去可能epromセル
KR930008310B1 (ko) 반도체 메모리장치의 워드라인드라이버단 배치방법
KR100258345B1 (ko) 파워라인의 배치구조를 개선한 반도체 메모리 장치
US6816402B2 (en) Row and column line geometries for improving MRAM write operations
JP2000150821A (ja) 半導体記憶装置
JPS6390096A (ja) 半導体記憶装置
US20210090627A1 (en) Twisted wordline structures
US6291844B1 (en) Semiconductor memory device with an improved layout of programmable fuses
CN113611666B (zh) 晶体管阵列及其制造方法、半导体器件及其制造方法
KR100679940B1 (ko) 셀블록상의 더미 비트라인 구조
KR100520190B1 (ko) 메모리 셀 어레이
JP2005209914A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee