KR100754481B1 - 디스플레이 소자 및 그 제조 방법 - Google Patents

디스플레이 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100754481B1
KR100754481B1 KR1020060099393A KR20060099393A KR100754481B1 KR 100754481 B1 KR100754481 B1 KR 100754481B1 KR 1020060099393 A KR1020060099393 A KR 1020060099393A KR 20060099393 A KR20060099393 A KR 20060099393A KR 100754481 B1 KR100754481 B1 KR 100754481B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
electrode
lower metal
metal
Prior art date
Application number
KR1020060099393A
Other languages
English (en)
Inventor
김상대
이정환
최호원
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to US11/701,419 priority Critical patent/US7839086B2/en
Priority to EP07002347A priority patent/EP1921899A1/en
Priority to TW096104243A priority patent/TWI355213B/zh
Priority to CNB2007100080379A priority patent/CN100565898C/zh
Priority to JP2007036264A priority patent/JP4911378B2/ja
Application granted granted Critical
Publication of KR100754481B1 publication Critical patent/KR100754481B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/811—Controlling the atmosphere during processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 금속 전극을 다층 금속층 구조로 형성하여 금속 전극의 저항을 줄일 수 있으며, 또한 도전성 파티클 주변의 금속층 상에 산화막을 형성하여 금속 전극에서의 도전성 파티클에 의한 누설 전류 발생을 억제할 수 있는 디스플레이 소자 및 그 제조 방법을 개시한다. 본 발명에 따른 디스플레이 소자 제조 방법은, 기판 상에 제 1 전극을 형성하는 단계; 제 1 전극 상에 유기물층을 형성하는 단계; 유기물층 상에 하부 금속층을 형성하는 단계; 하부 금속층 일부에 산화막을 형성하는 산화 공정 실시 단계; 및 하부 금속층 상에 상부 금속층을 형성하는 단계를 포함한다. 여기서, 하부 금속층은 적어도 2개의 단위 금속층으로 이루어지며, 산화 공정 단계는 각 단위 금속층 형성 공정 후에 각각 진행된다. 또한, 본 발명에 따른 디스플레이 소자는 본 발명에 따른 유기 전계 발광 소자는 기판에 형성된 제 1 전극 및 제 1 전극 상에 형성된 유기물층; 및 유기물층에 형성된 하부 금속층 및 하부 금속층 상에 형성된 제 2 전극을 포함하며, 하부 금속층 일부에는 산화막이 형성되어 있다.
유기 전계 발광 소자, 금속 전극

Description

디스플레이 소자 및 그 제조 방법{Display device and method for manufacturing the same}
도 1은 유기 전계 발광 소자를 구성하는 픽셀 회로부의 평면도.
도 2는 도 1의 선 A-A를 따라 절취한 상태의 단면도.
도 3은 도 2에 도시된 캐소드 전극의 부분 상세 단면도.
도 4는 본 발명에 따른 유기 전계 발광 소자의 구성을 도시한 단면도.
도 5a 및 도 5b는 본 발명에 따른 캐소드 전극(금속 전극)의 형성 과정을 공정 단계별로 도시한 부분 상세 단면도.
도 6a, 도 6b 및 도 6c는 본 발명에 따른 캐소드 전극(금속 전극)의 형성 과정을 공정 단계별로 도시한 부분 상세 단면도로서, 제 1 금속층이 파티클을 완전히 덮지 못한 상태에서의 금속층 형성 과정을 도시한 도면.
본 발명은 디스플레이 소자 및 그 제조 방법에 관한 것으로서, 특히 금속 전극(캐소드 전극)에서의 전류의 누설을 방지하고 저항을 줄일 수 있는 디스플레이 소자 및 그 제조 방법에 관한 것이다.
도 1은 디스플레이 소자의 한 종류인 유기 전계 발광 소자를 구성하는 픽셀 회로부의 평면도, 도 2는 도 1의 선 A-A를 따라 절취한 상태의 단면도로서, 도 1 및 도 2에서는 유기 전계 발광 소자의 구성을 개략적으로 도시하고 있다.
유기 전계 발광 소자는 기판(1) 상에 배열된 애노드 전극(2; ITO층), 애노드 전극(2) 상에 형성된 유기 전계 발광층(3; 이하 "유기 EL 층"이라 칭함), 유기 EL 층(3) 상에 형성된 캐소드 전극(4; 금속 전극으로서 주로 알루미늄(Al)으로 형성됨)을 포함한다.
유기 EL 층(3)은 정공 수송층, 발광층 및 전자 수송층이 적층되어 구성되며, 각 캐소드 전극(4; 유기 EL 층 포함)은 격벽(5)에 의하여 이웃하는 캐소드 전극과 소정의 간격을 유지한다.
도 2에서, 미설명 도면부호 "2a"는 절연막이며, "4a"는 캐소드 전극(4)의 형성 공정시 격벽(5) 상에 형성되는 금속층을 나타낸다.
도 1 및 도 2에 도시된 바와 같은 구조로 이루어진 다수의 픽셀 회로부를 기판(1)에 상에 형성한 후, 각 픽셀 회로부의 애노드 전극(2)과 캐소드 전극(4)에 대한 배선 공정, 캡 부착 공정 및 스크라이빙 공정을 거쳐 개별 디스플레이 소자로 형성한다.
도 3은 도 2에 도시된 어느 한 캐소드 전극(4) 및 그 하부의 구조(기판(1) 및 애노드 전극(2))를 도시한 상세 단면도로서, 유기 EL 층(3) 상에 위치한 캐소드 전극(4; 이하, "금속 전극"이라 칭함)은 금속, 대표적으로 알루미늄으로 이루어진다.
유기 EL 층 형성 공정에서는 어떤 요인, 예를 들어 챔버 내에 존재하는 불순물 입자로 인하여 도전성 파티클(10)이 발생할 수 있으며, 이 파티클(10)은 유기 EL 층(3) 내에 존재하게 된다. 또한, 후속 공정인 금속층 형성 공정에 의하여 유기 EL 층(3) 상에 형성된 금속 전극(4) 내에도 이 파티클(10)의 일부가 위치하게 된다.
도 3에 도시된 바와 같이, 애노드 전극(2), 유기 EL 층(3) 그리고 금속 전극(4)에 걸쳐 존재하는 도전성 파티클(10)은 누설 전류(leakage current) 발생의 원인이 된다. 즉, 일반적으로 역방향의 전압이 인가되는 경우, 어떠한 전류도 흐르지 않아야 하나, 이 도전성 파티클(10)로 인하여 소정의 전류가 애노드 전극(2), 유기 EL층(3) 및 금속 전극(4)을 통하여 흐르게 된다.
본 발명은 금속 전극(캐소드 전극)에서 발생하는 위와 같은 문제점을 해결하기 위한 것으로서, 금속 전극을 다층 금속층 구조로 형성하여 금속 전극의 저항을 줄일 수 있는 디스플레이 소자 및 그 제조 방법을 제공하는데 그 목적이 있다.
본 발명의 또 다른 목적은 금속층 형성 공정 중에 존재할 수 있는 파티클 주변 영역에 산화막을 형성하여 금속 전극을 구성하는 금속층과 도전성 파티클을 전기적으로 절연하고 도전성 파티클에 의한 누설 전류 발생을 억제할 수 있는 디스플레이 소자 및 그 제조 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 디스플레이 소자 제조 방법은, 기판 상에 제 1 전극을 형성 하는 단계; 제 1 전극 상에 유기물층을 형성하는 단계; 유기물층 상에 하부 금속층을 형성하는 단계; 하부 금속층 일부에 산화막을 형성하는 산화 공정 실시 단계; 및 하부 금속층 상에 상부 금속층을 형성하는 단계를 포함한다.
여기서, 하부 금속층 형성 단계는 적어도 2개의 단위 금속층을 형성하는 단계로 이루어지며, 산화 공정 단계는 하부 금속층을 구성하는 각 단위 금속층 형성 후에 진행될 수 있다.
또한, 본 발명에 따른 디스플레이 소자는 기판에 형성된 제 1 전극 및 제 1 전극 상에 형성된 유기물층; 및 유기물층에 형성된 하부 금속층 및 하부 금속층 상에 형성된 제 2 전극을 포함하며, 하부 금속층 일부에는 산화막이 형성되어 있다.
이러한 구조의 디스플레이 소자에서는 금속 전극을 구성하는 적어도 하나의 금속층 상에 형성된 산화막에 의하여 도전성 파티클에 의한 금속 전극(캐소드 전극)에서의 전류 누설을 방지하고 또한 금속 전극의 저항을 줄일 수 있다.
이하, 본 발명에 따른 디스플레이 소자 및 그 제조 방법을 첨부한 도면을 통하여 상세히 설명한다.
도 4는 본 발명에 따른 유기 전계 발광 소자의 구성을 도시한 단면도, 도 5a 및 도 5b는 본 발명에 따른 도 4에 도시된 캐소드 전극의 형성 과정을 공정 단계별로 도시한 부분 상세 단면도이다. 이하에서는, 캐소드 전극을 "금속 전극"이라 칭한다.
도 5a를 참고하면, 기판(110) 상에 애노드 전극(120) 및 유기 EL 층(130)을 형성한다. 위에서 설명한 바와 같이, 유기 EL층(130) 형성 공정에서는 어떤 요인 (예를 들어, 공정 챔버 내에 존재하는 불순물 입자)으로 인하여 도전성 파티클(150)이 발생할 수 있으며, 이 도전성 파티클(150)은 유기 EL 층(130) 상에 존재하게 된다.
한편, 유기 전계 발광 소자의 제조 과정에 있어, 도 5a에 도시된 도전성 파티클(150)의 존재 여부를 확인하기는 매우 어려우며, 또한 도전성 파티클이 발생하지 하지 않도록 제조 공정을 관리하는 것도 매우 어렵다.
본 발명에 따른 소자의 제조 방법 및 이에 따라 제조된 소자는 파티클(150)의 실제 존재 여부와 관계없이 파티클(150)이 존재하는 경우에 발생하는 문제점을 해결하기 위하여 제안된 것이며, 따라서 실제 모든 제조 공정이 완료된 소자 내의 도전성 파티클 존재 여부는 본 발명의 범위 및 본 발명의 실시를 판단하는 기준으로 고려될 수 없다.
이 상태에서, 진공 챔버 내에서 실시되는 금속층 형성 공정을 통하여 도 5a에 도시된 바와 같이 유기 EL 층(130) 상에 제 1 금속층(141; 하부 금속층)을 형성한다.
이때, 제 1 금속층(141)은 열 화학 기상 증착(thermal chemical vapor deposition) 공정 또는 이-빔 증착(E-beam deposition) 공정 등을 통하여 형성되며, 유기 EL층(130) 및 유기 EL층(130)에 존재하는 도전성 파티클(150)을 덮는 상태로 형성된다.
이후, 제 1 산화 공정을 수행하기 위하여 기판(110)을 챔버 내로 투입한다. 이 때, 제 1 산화 공정이 진행되는 챔버는 85 내지 98 체적%(volume %)의 불활성 가스 및 2 내지 15 체적%의 O2를 포함한다. 예를 들어, 불활성 가스는 아르곤 또는 질소 또는 그 혼합물일 수 있다.
상기 조건 하에서 20분 동안 산화 공정이 실시되면, 도전성 파티클(150) 주변에 형성된 제 1 금속층(141)을 구성하는 금속 재료와 반응하며, 따라서 도전성 파티클(150)과 대응하는 제 1 금속층(141) 표면에 산화막(151)이 형성된다.
이러한 산화 반응을 보다 상세히 설명하면 다음과 같다.
유기 EL층(130) 상에 형성된 제 1 금속층(141) 중에서, 도전성 파티클(150)이 존재하지 않은 영역에 형성된 부분은 그 조직이 치밀하고 또한 표면이 평탄하기 때문에 위에서 설명한 조건 하에서도 금속층(141)을 구성하는 금속 재료는 O2와 반응하기 어렵다.
산화 공정 시간이 길어지고 또한 챔버 내에 함유된 반응 가스 내에서의 O2의 비율이 2 내지 15 체적%보다 클 경우, 제 1 금속층(141)을 구성하는 금속 재료가 O2와 반응함으로써 제 1 금속층(141) 표면에 산화막이 형성될 수 있다. 그러나, 본 발명에서는 위와 같은 조건, 즉 2 내지 15 체적%의 O2 비율 및 약 20분의 산화 공정 시간으로 제어하여 제 1 금속층(141) 표면에 산화막이 형성되지 않도록 하였다.
한편, 도전성 파티클(150)은 그 표면이 불규칙하기 때문에 제 1 금속층(141) 중 도전성 파티클(150)의 표면에 형성된 부분(141a)은 그 형상 및 조직이 불규칙한 상태가 된다. 특히, 평면이 아닌 파티클(150) 표면에 또는 그 인접 부위에 형성된 제 1 금속층(141)의 일부분(141a)에는 파티클(150)의 불규칙한 형상으로 인하여 미세 균열(149; crack)이 발생하게 된다.
이러한 상태에서, O2는 제 1 금속층(141) 중 도전성 파티클(150)에 대응하는 부분(141a)에 형성된 균열 부위(149)를 통하여 도전성 파티클(150)까지 침투하게 되며, 특히 침투한 O2는 파티클(150)의 불규칙한 표면과 이에 대응하는 제 1 금속층의 부분(141a)의 경계면(미세 공간)을 따라 이동하여 도전성 파티클(150)에 대응하는 제 1 금속층(141)을 구성하는 금속 재료와 반응하게 된다.
이와 같은 제 1 금속층(141)을 구성하는 금속 재료와 O2의 반응에 의하여 파티클(150)과 대응하는 제 1 금속층(141) 표면에는 산화막(151)이 형성되며, 결과적으로 파티클(150)과 제 1 금속층(141)의 계면에 산화막(151)이 존재하게 된다.
한편, 도 5a 및 도 5b의 미설명 도면 부호 "141b""은 제 1 금속층(141) 표면 상에 각각 형성될 수 있는 산화막이다. 그러나, 위와 같이 산화 공정 조건을 조절하여 제 1 금속층(141) 상에 산화막(141b)이 형성되지 않도록 하는 것이 바람직하다.
한편, 위에서 설명한 산화 공정 조건을 만족하지 않는다면, 다음과 같은 문제점이 발생할 수 있다.
위에서 언급한 바와 같이, 챔버 내에서의 O2 비율이 15 체적% 이상인 조건에서 20분 이상 산화 공정이 진행될 경우, O2는 제 1 금속층(141)의 금속 재료와 반응 하게 되며, 그 결과 도전성 파티클(150)이 존재하지 않는 영역에 형성된 제 1 금속층(141) 표면에 산화막이 형성될 수 있다.
제 1 금속층(141)은 이후에 적층 상태로 형성되는 다른 금속층과 함께 전극(캐소드 전극)의 기능을 수행하게 되며, 따라서 그 표면에 산화막이 형성될 경우, 전극의 기능에 큰 영향을 미치게 되어 바람직하지 못하다.
또한, 위의 조건에서는, O2가 다양한 경로를 통하여 유기 EL층(130)까지 침투할 수 있으며, 이로 인하여 유기 EL층(130)이 산화되는 경우도 발생한다.
이와 반대로, 챔버 내에서의 O2의 비율이 2 체적% 이하이고 산화 공정 시간이 20분 미만일 경우, 평탄한 형상의 제 1 금속층(141)의 표면에는 산화막이 형성되지 않거나, 도전 기능에 영향을 미치지 않는 정도의 산화막이 형성될 수 있으나, 도전성 파티클(150)과 제 1 금속층(141) 사이의 경계면 상에도 충분한 두께의 산화막(151)이 형성되지 않는다. 따라서, 산화막(151)은 누설 전류를 방지하는 기능을 수행할 수 없다. 또한, 위의 조건 하에서는, 산화 공정을 20분 이상 실시하여야만 충분한 두께의 산화막이 형성된다.
한편, 도전성 파티클(150)과 제 1 금속층(141) 사이의 계면에 산화막을 형성하는 공정에서 최적의 효과를 얻기 위하여 제 1 금속층(141)은 다음과 같은 조건을 만족하는 것이 바람직하다.
먼저, 제 1 금속층(141)의 형성에 사용되는 재료는 산화 공정에서 반응 가스인 O2와 반응하는 알루미늄, 마그네슘, 망간, 칼슘 및 그의 합금으로 이루어진 그룹 으로부터 선택될 수 있다. 따라서, 도전성 파티클(150)과 제 1 금속층(141) 사이의 계면에 형성되는 산화막(151)은 알루미늄 옥사이드(Al2O3), 마그네슘 옥사이드(MgOx), 망간 옥사이드(MnOx) 또는 칼슘 옥사이드(CaOx)일 수 있다. 그러나, O2와의 반응도를 고려하여 볼 때, 위의 조건을 만족시키는 재료로서는 알루미늄이 가장 바람직하다.
이와 함께, 제 1 금속층(141)은 1 ㎚~100 ㎚ 범위 내의 두께를 갖고 형성되는 것이 바람직하며, 60 ㎚~70 ㎚ 범위 내의 두께를 갖는 것이 가장 바람직하다.
만일, 제 1 금속층(141)의 두께가 1 ㎚ 이하일 경우, 산화 공정에서 O2 가 제 1 금속층(141)을 완전히 통과하여 그 하부에 위치하는 유기 EL층(130)으로 침투하게 되며, 따라서 O2에 의해서 유기 EL층(130)이 손상될 수 있다.
또한, 제 1 금속층(141)이 100 ㎚ 이상의 두께로 형성될 경우, 산화 공정에서 O2 가 제 1 금속층(141)을 통과하지 못하여 도전성 파티클(150)에 도달할 수 없다. 결과적으로 제 1 금속층(141)의 두께가 100 ㎚ 이상인 조건에서는 파티클(150)과 접촉하는 제 1 금속층(141) 표면에 산화막을 형성하기 어렵다.
한편, 위에서 예를 들은 산화 공정 조건, 즉 2 내지 15 체적 %의 O2 비율 및 20분의 공정 시간은 본 발명을 실시하기 위한 한 예일뿐이며, 이에 제한되지는 않는다. 즉, 산화 공정이 진행되는 챔버 내의 O2의 비율이 15% 이상일 경우에는 산화 공정 시간이 20 분 이하로 조절되며, 반대로 O2의 비율이 2% 이하이면, 산화 공정 시간은 20 분 이상으로 설정되어야 한다.
이와 같이 본 발명에서 요구하는 최적의 산화 공정 조건은 산화 반응이 일어나는 금속층의 재질, 산화 공정이 실시되는 챔버 내에서의 O2의 체적 비율, 공정 시간 그리고 그에 따른 산화막 형성 속도(두께) 등과 같은 요인들을 고려하여 다양한 범위 내에서 선택될 수 있음은 물론이다.
도 5a에 도시된 바와 같이, 제 1 금속층(141)과 도전성 파티클(150) 사이의 계면에 존재하는 산화막(151)에 의하여 도전성 파티클(150)은 제 1 금속층(141)과 전기적으로 절연 상태가 되며, 이로 인하여 도전성 파티클(150)에 의한 전류 누설 현상이 일어나지 않는다.
계속해서 도 5b를 참고하면, 위에서 설명한 산화 형성 공정을 실시한 후, 금속층 형성 공정을 진행하여 제 1 금속층(141) 상에 상부 금속층인 제 2 금속층(142)을 형성한다.
이때, 도 5a에 도시된 바와 같이 도전성 파티클(150)의 크기가 비교적 작아 제 1 금속층(141)이 파티클(150)의 전체 표면을 완전히 덮은 경우에는 제 1 금속층(141) 상에 제 2 금속층(142)을 형성한 후, 산화 공정을 실시할 필요는 없다. 이를 보다 상세히 설명하면 다음과 같다.
산화 공정에서의 공정 조건(O2의 체적 %, 및 공정 시간, 제 1 금속층(141)을 구성하는 재료의 O2 와의 반응도 등)을 이용하여 도전성 파티클(150) 주변에 형성된 산화막(151)의 두께를 산출할 수 있다.
또 다른 방법으로는 동일한 공정 조건의 산화 공정을 거친 후에 제조된 다른 소자에 대하여 누설 전류를 측정하는 방법이 있다. 산화 공정을 거치지 않은 소자와 비교하여 산화 공정을 거친 소자의 누설 전류 값이 현저하게 낮을 경우, 산화 공정에 의하여 형성된 산화막(151)에 의하여 도전성 파티클(150)에 의한 누설 전류가 현저하게 감소되었음을 판단할 수 있다.
이러한 과정을 통하여 산화 공정에 의하여 도전성 파티클(150)과 제 1 금속층(141)의 계면에 존재하는 산화막(151)에 의해서 도전성 파티클(150)을 통한 누설 전류가 현저하게 감소되었다고 판단되면, 제 2 금속층(142) 형성 후 추가 산화 공정을 실시하지 않고 금속 전극 형성 공정을 종료한다.
이와 같은 과정을 통하여 형성된 금속 전극(140), 즉 도 5b에 도시된 바와 같은 제 1 금속층(141) 및 제 2 금속층(142)의 다층 구조의 금속 전극(140)에서는 산화 공정 과정에서 제 1 금속층(141)을 구성하는 금속 재료와 산소와의 반응에 의하여 도전성 파티클(150)에 대응하는 금속 전극(140)의 제 1 금속층(141) 상에 산화막(151)이 형성된다.
따라서, 금속 전극(140) 내에는 비록 도전성 파티클(150)이 존재하지만, 제 1 금속층(141)과 도전성 파티클(150) 사이의 계면에 존재하는 산화막(151)에 의하여 도전성 파티클(150)은 제 1 금속층(141)과 전기적으로 완전 절연 상태가 되며, 이로 인하여 도전성 파티클(150)에 의한 전류 누설 현상이 일어나지 않는다.
여기서, 본 발명에서는 제 1 금속층(141)을 형성한 후에 실시되는 산화 공정을 통하여 형성된 산화막(151)에 의하여 도전성 파티클(15)에 의한 전류 누설 현상 이 방지될 수 있음에도 불구하고 제 1 금속층(141) 상에 제 2 금속층(142)을 형성한다.
도 5b에서 도시된 바와 같은, 다수의 금속층(141 및 142)으로 이루어진 금속 전극(140)은 비교적 큰 두께를 갖고 있으며, 따라서 금속 전극(140)의 저항 감소라는 본 발명의 또 다른 목적을 얻을 수 있다.
한편, 금속 전극(140)을 구성하는 제 1 및 제 2 금속층(141 및 142)은 동일한 금속 재료(예를 들어, 알루미늄, 마그네슘, 망간, 칼슘 또는 그의 합금)로 형성하는 것이 바람직하나, 서로 다른 금속 재료로도 형성할 수 있다.
제 1 및 제 2 금속층(141 및 142)을 각각 다른 금속 재료로 형성할 경우, 각 금속 재료의 일함수(work function)를 고려하여 제 1 및 제 2 금속층(141 및 142)의 형성(적층) 순서를 고려하여야 한다.
즉, 일함수란 절대영도에서의 전자 방출을 위해 필요한 에너지를 전자볼트(eV) 단위로 표시한 용어로서, 금속(또는 반도체) 내에 있는 전자를 표면에서 외부로 방출시키기 위해서는 전자에 열이나 빛 등 어떤 에너지를 줄 필요가 있다.
이와 같은 의미인 일함수는 금속의 종류에 따르며, 예를 들어 나트륨 2.28eV 바륨 2.51eV, 금 4.90eV, 백금 5.32eV, 텅스텐 4.52eV이다. 따라서, 전자를 방출하는 제 1 및 제 2 금속층(141 및 142)의 배치는 이를 구성하는 금속의 일함수를 고려하여 결정한다.
한편, 위에서 설명한 바와 같이, 유기 EL 층 형성 공정에서 발생하는 도전성 파티클의 크기는 일정하지 않으며, 따라서 별개의 공정에 의하여 제조되는 모든 소 자에서 누설 전류가 감소할 것으로 기대하기는 어렵다.
따라서, 소자의 안정성을 향상시키기 위하여, 즉 도 5a 및 도 5b에 도시된 파티클(150)의 크기보다 큰 파티클로 인하여 나타날 수 있는 누설 전류의 발생을 방지하기 위하여 별도의 산화 공정을 추가로 실시하는 것이 바람직하다.
도 6a, 도 6b 및 도 6c는 본 발명에 따른 금속 전극의 형성 과정을 공정 단계별로 도시한 부분 상세 단면도로서, 위에서 설명한 바와 같은 경우, 즉 제 1 금속층이 큰 크기의 도전성 파티클을 완전히 덮지 못한 상태에서의 금속층 형성 과정을 도시한 도면이다.
도 5a에 도시된 상태와 달리, 유기EL층(230)에 존재하는 파티클(250)의 크기가 비교적 클 경우, 위에서 설명한 범위(즉, 1 nm 내지 100 nm)의 두께를 갖는 제 1 금속층(241)이 형성될지라도 도전성 파티클(250)의 일부는 제 1 금속층(241)에 의하여 완전하게 덮여지지 않고 제 1 금속층(241) 외부로 노출된다.
물론, 제 1 금속층(241)과 도전성 파티클(250) 사이의 계면에는 도 5a를 참고로 하여 설명한 바와 같은 1차 산화 공정에 의하여 산화막(251)이 존재하게 되나, 제 1 금속층(241) 외부로 노출된 도전성 파티클(250) 표면에는 산화막이 존재하지 않는다.
따라서, 도 6b에 도시된 바와 같이, 제 1 금속층(241) 상에 형성된 제 2 금속층(242)은 노출된 도전성 파티클(250)과 접촉하게 된다. 이러한 조건에서, 1차 산화 공정을 거친 후에 제조된 다른 소자와 산화 공정을 거치지 않은 소자에 대한 누설 전류를 측정하면, 양 소자에서의 측정된 누설 전류 값은 큰 차이를 나타내지 않는다.
제 1 금속층(241) 상에 형성된 제 2 금속층(242)이 노출된 도전성 파티클(250)과 접촉함으로써 1차 산화 공정이 진행되었음에도 불구하고 도전성 파티클(250)을 통한 누설 전류가 발생하며, 이러한 측정 결과에 따라 2차 산화 공정을 실시한다.
도 6b를 참고하면, 위에서 설명한 1차 산화 형성 공정 후, 금속층 형성 공정을 진행하여 제 1 금속층(241) 상에 제 2 금속층(242)을 형성한다.
이때, 도전성 파티클(250)의 크기가 크기 때문에 제 2 금속층(242b) 중에서 도전성 파티클(250)과 대응하는 부분(242a)에도 크랙(249)이 발생하게 된다.
제 2 금속층(242) 형성 공정 이후에, O2 분위기의 챔버 내에서 2차 산화 공정을 실시한다. 이때, O2는 제 2 금속층(242)의 일부분(242a; 즉, 도전성 파티클(250)과 대응하는 부분)에 존재하는 균열 부위(249)를 통하여 침투한다.
따라서 O2는 도전성 파티클(250)에 도달하여 도전성 파티클(250)에 인접한 제 2 금속층(242)을 구성하는 금속 재료와 반응하여 제 2 금속층(242) 표면에 산화막(252)을 형성한다. 결과적으로 파티클(250)과 제 2 금속층(242) 사이의 계면에는 산화막(252)이 존재하게 된다.
도 6c를 참고하면, 금속층 형성 공정을 통하여 제 2 금속층(242) 상에 상부 금속층을 구성하는 제 3 금속층(243)을 형성한다. 따라서 유기 EL 층(230) 상에는 하부 금속층인 제 1 금속층(241) 및 제 2 금속층(242) 그리고 상부 금속층인 제 3 금속층(243)으로 이루어진 다층 구조의 금속 전극(240)이 최종적으로 형성된다.
이후, O2 분위기의 챔버 내에서의 1차 및 2차 산화 공정과 동일한 조건하에서 3차 산화 공정을 실시한다. 한편, 위에서 설명한 방법을 통하여 1차 및 2차 산화 공정을 통하여 누설 전류가 현저히 감소되거나 발생하지 않았다고 판단되면, 3차 산화 공정을 실시할 필요는 없다.
이와 같은 과정을 통하여 형성된 금속 전극, 즉 도 6c에 도시된 바와 같은 다층 구조를 갖는 금속 전극(240) 내에 비록 크기가 큰 도전성 파티클(250)이 존재하지만, 1차 및 2차 산화 공정 과정에서 O2가 제 1 및 제 2 금속층(241 및 242)을 침투하여 도전성 파티클(250)과 대응하는 제 1 금속층(241) 및 제 2 금속층(242)을 구성하는 금속 재료와 반응하게 된다.
따라서, 도전성 파티클(250)과 제 1 금속층(241)의 사이의 계면 및 도전성 파티클(250)과 제 2 금속층(242) 사이의 계면에 존재하는 산화막(251 및 252)에 의하여 파티클(250)은 제 1 금속층(241) 및 제 2 금속층(242)과 전기적으로 완전하게 절연 상태가 되며, 이로 인하여 파티클(250)에 의한 전류 누설 현상이 일어나지 않는다.
한편, 본 발명에서는 위에서 설명한 바와 같이 하부 금속층, 즉 제 1 금속층(241) 및 제 2 금속층(242)을 형성한 후에 각각 실시되는 산화 공정에 의하여 형성된 산화막(251 및 252)에 의하여 도전성 파티클(250)에 의한 전류 누설 현상이 일어나지 않음에도 불구하고 제 2 금속층(242) 상에 상부 금속층인 제 3 금속 층(243)을 형성한다.
따라서 도 6c에서 도시된 바와 같이, 다수의 금속층(241, 242 및 243)으로 이루어진 금속 전극(240)은 비교적 큰 두께를 갖고 있으며, 따라서 본 발명은 금속 전극(240)의 저항이 작아지는 효과가 있다.
위에서 설명한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이상과 같은 본 발명에서는, 금속층 형성 공정을 적어도 2회 이상 반복 실시하여 다수의 금속층이 적층된 구조의 금속 전극을 형성함으로써 금속 전극의 두께를 두껍게 할 수 있으며, 그 결과 금속 전극의 저항을 줄일 수 있는 효과가 있다.
또한, 이와 함께 금속층 형성 공정후, 산화 공정을 실시함으로써 존재할 수도 있는 도전성 파티클의 주변, 즉 도전성 파티클과 접촉하는 금속층 표면에 산화막을 형성시키며, 따라서 도전성 파티클과 금속층을 전기적으로 절연하여 전류 누설을 방지할 수 있다.

Claims (19)

  1. 기판 상에 제 1 전극을 형성하는 단계;
    상기 제 1 전극 상에 유기물층을 형성하는 단계;
    상기 유기물층 상에 하부 금속층을 형성하는 단계;
    상기 하부 금속층 일부에 산화막을 형성하는 산화 공정 실시 단계; 및
    상기 하부 금속층 상에 상부 금속층을 형성하는 단계를 포함하는 디스플레이 소자 제조 방법.
  2. 제 1 항에 있어서, 상기 하부 금속층은 열 화학 기상 증착 또는 이-빔 증착 공정에 의하여 형성되는 것을 특징으로 하는 디스플레이 소자 제조 방법.
  3. 제 1 항에 있어서, 상기 하부 금속층은 1 nm 내지 100 nm 범위의 두께를 갖는 것을 특징으로 하는 디스플레이 소자 제조 방법.
  4. 제 1 항에 있어서, 상기 하부 금속층 형성 단계는 적어도 2개의 단위 금속층을 형성하는 단계로 이루어지며, 상기 산화 공정 실시 단계는 상기 각 단위 금속층 형성 단계 후에 각각 실시되는 것을 특징으로 하는 디스플레이 소자 제조 방법.
  5. 제 4 항에 있어서, 상기 하부 금속층의 최하층 단위 금속층은 1 nm 내지 100 nm 범위의 두께를 갖는 것을 특징으로 하는 디스플레이 소자 제조 방법.
  6. 제 4 항에 있어서, 상기 하부 금속층의 상기 최하층 단위 금속층은 60 nm 내지 70 nm 범위의 두께를 갖는 것을 특징으로 하는 디스플레이 소자 제조 방법.
  7. 제 1 항 또는 제 4 항에 있어서, 상기 산화 공정은 불활성 가스 및 산소가 포함된 챔버 내에서 실시되는 것을 특징으로 하는 디스플레이 소자 제조 방법.
  8. 제 7 항에 있어서, 불활성 가스는 아르곤 또는 질소이며, O2 의 비율은 2 내지 15 체적%인 것을 특징으로 하는 디스플레이 소자 제조 방법.
  9. 제 1 항에 있어서, 상기 하부 금속층과 상기 상부 금속층은 동일 재료로 이루어진 것을 특징으로 하는 디스플레이 소자 제조 방법.
  10. 제 9 항에 있어서, 상기 하부 금속층 및 상부 금속층은 알루미늄, 마그네슘, 망간, 칼슘 및 그의 합금으로 이루어진 그룹으로부터 선택된 재료로 이루어진 것을 특징으로 하는 디스플레이 소자 제조 방법.
  11. 기판;
    상기 기판에 형성된 제 1 전극 및 상기 제 1 전극 상에 형성된 유기물층; 및
    상기 유기물층 상에 형성된 하부 금속층 및 상기 하부 금속층 상에 형성된 상부 금속층으로 이루어진 제 2 전극을 포함하며,
    상기 하부 금속층 일부에는 산화막이 형성되어 있는 디스플레이 소자.
  12. 제 11 항에 있어서, 상기 하부 금속층은 1 nm 내지 100 nm 범위의 두께를 갖는 것을 특징으로 하는 디스플레이 소자.
  13. 제 11 항에 있어서, 상기 하부 금속층은 적어도 2개의 단위 금속층으로 이루어진 것을 특징으로 하는 디스플레이 소자.
  14. 제 13 항에 있어서, 상기 하부 금속층의 상기 각 단위 금속층의 일부에는 산화막이 형성되어 있는 디스플레이 소자.
  15. 제 13 항에 있어서, 상기 각 단위 금속층은 1 nm 내지 100 nm 범위의 두께를 갖는 것을 특징으로 하는 디스플레이 소자.
  16. 제 13 항에 있어서, 상기 각 단위 금속층은 60 nm 내지 70 nm 범위의 두께를 갖는 것을 특징으로 하는 디스플레이 소자.
  17. 제 11 항에 있어서, 상기 하부 금속층과 상기 상부 금속층은 동일 재료로 이루어진 것을 특징으로 하는 디스플레이 소자.
  18. 제 11 항에 있어서, 상기 하부 금속층과 상기 상부 금속층은 알루미늄, 마그네슘, 망간, 칼슘 또는 그의 합금으로 이루어진 그룹으로부터 선택된 재료로 이루어진 것을 특징으로 하는 디스플레이 소자.
  19. 제 11 항에 있어서, 상기 산화막은 알루미늄 옥사이드(Al2O3), 마그네슘 옥사이드(MgOx), 망간 옥사이드(MnOx) 또는 칼슘 옥사이드(CaOx)인 것을 특징으로 하는 디스플레이 소자.
KR1020060099393A 2006-06-23 2006-10-12 디스플레이 소자 및 그 제조 방법 KR100754481B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US11/701,419 US7839086B2 (en) 2006-10-12 2007-02-02 Display device and method for manufacturing the same
EP07002347A EP1921899A1 (en) 2006-10-12 2007-02-02 Display device and method for manufacturing the same
TW096104243A TWI355213B (en) 2006-10-12 2007-02-06 Display device and method for manufacturing the sa
CNB2007100080379A CN100565898C (zh) 2006-10-12 2007-02-09 显示设备及其制造方法
JP2007036264A JP4911378B2 (ja) 2006-10-12 2007-02-16 表示素子及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060056973 2006-06-23
KR1020060056973 2006-06-23

Publications (1)

Publication Number Publication Date
KR100754481B1 true KR100754481B1 (ko) 2007-09-03

Family

ID=38736200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060099393A KR100754481B1 (ko) 2006-06-23 2006-10-12 디스플레이 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100754481B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005044799A (ja) 2003-07-10 2005-02-17 Dainippon Printing Co Ltd 有機電界発光素子
KR20050031989A (ko) * 2003-09-30 2005-04-06 산요덴키가부시키가이샤 유기 전계 발광 장치 및 그의 제조 방법
KR20060091648A (ko) * 2005-02-16 2006-08-21 삼성에스디아이 주식회사 다층 캐소드를 포함하는 유기 발광 소자
KR20070025253A (ko) * 2005-09-01 2007-03-08 학교법인 포항공과대학교 유기 발광 다이오드 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005044799A (ja) 2003-07-10 2005-02-17 Dainippon Printing Co Ltd 有機電界発光素子
KR20050031989A (ko) * 2003-09-30 2005-04-06 산요덴키가부시키가이샤 유기 전계 발광 장치 및 그의 제조 방법
KR20060091648A (ko) * 2005-02-16 2006-08-21 삼성에스디아이 주식회사 다층 캐소드를 포함하는 유기 발광 소자
KR20070025253A (ko) * 2005-09-01 2007-03-08 학교법인 포항공과대학교 유기 발광 다이오드 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
JPH05307997A (ja) 有機エレクトロルミネッセンス素子
WO1997034447A1 (fr) Element electroluminescent organique et affichage electroluminescent organique
JP2000082588A (ja) 有機発光素子およびその製造方法
KR101798212B1 (ko) 유기 전계발광 소자
JPH11339958A (ja) 電界発光素子の製造方法
JP2000091083A (ja) 有機ｅｌディスプレイ
JP2007194168A (ja) 有機ｅｌ素子およびその製造方法
JP2009110710A (ja) 有機ｅｌディスプレイおよびその製造方法
JP4776993B2 (ja) 有機電界発光素子
US5936344A (en) Organic electroluminescent element
US8653506B2 (en) Organic Electroluminescence device including organic layer arranged between transparent electrode and metal electrode, and manufacturing method thereof
JPH1187052A (ja) 有機エレクトロルミネッセンス素子
JP4844014B2 (ja) 有機ｅｌ素子、表示装置、及び有機ｅｌ素子の製造方法
KR100552955B1 (ko) 유기 전계 발광 장치 및 그 제조 방법
KR100754481B1 (ko) 디스플레이 소자 및 그 제조 방법
JP4911378B2 (ja) 表示素子及びその製造方法
JP2019169301A (ja) 有機発光装置および電子装置
KR100784487B1 (ko) 유기 전계 발광 소자의 전극 형성 방법 및 그를 이용하여제조된 유기 전계 발광 소자
JP2007141536A (ja) 有機ｅｌパネルの製造方法
JP2007080633A (ja) エレクトロルミネッセンス装置の製造方法と検査方法とエレクトロルミネッセンス装置
KR100764773B1 (ko) 유기 발광 다이오드 디스플레이 장치 및 그 제조 방법
KR100617175B1 (ko) 유기 ｅｌ 소자 및 그의 제조방법
JP2000268978A (ja) 有機薄膜ｅｌ素子とその製造方法
JP2008123882A (ja) 有機ｅｌ素子
JP2000315583A (ja) 有機エレクトロルミネッセンス素子、その製造方法及び有機エレクトロルミネッセンスディスプレイ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140724

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150724

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160722

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180724

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190724

Year of fee payment: 13