KR100753135B1 - Method for manufacturing plate electrode of capacitor - Google Patents

Method for manufacturing plate electrode of capacitor Download PDF

Info

Publication number
KR100753135B1
KR100753135B1 KR1020050058396A KR20050058396A KR100753135B1 KR 100753135 B1 KR100753135 B1 KR 100753135B1 KR 1020050058396 A KR1020050058396 A KR 1020050058396A KR 20050058396 A KR20050058396 A KR 20050058396A KR 100753135 B1 KR100753135 B1 KR 100753135B1
Authority
KR
South Korea
Prior art keywords
tungsten
target
layer
nitride layer
tungsten nitride
Prior art date
Application number
KR1020050058396A
Other languages
Korean (ko)
Other versions
KR20070002736A (en
Inventor
곽노정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050058396A priority Critical patent/KR100753135B1/en
Publication of KR20070002736A publication Critical patent/KR20070002736A/en
Application granted granted Critical
Publication of KR100753135B1 publication Critical patent/KR100753135B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 캐패시터의 플레이트전극으로 텅스텐층을 증착할 때, 텅스텐타겟이 질소가스에 의해 과도하게 질화되는 현상에 의한 시트저항의 재현성 저하를 방지하는데 적합한 캐패시터의 플레이트전극 제조 방법을 제공하기 위한 것으로, 본 발명의 캐패시터의 플레이트전극 제조 방법은 텅스텐타겟이 준비된 챔버 내부에 폴리실리콘층이 형성된 웨이퍼를 로딩시키는 단계, 상기 텅스텐타겟이 준비된 챔버 내부에 질소 가스를 흘려주어 상기 텅스텐타겟의 표면에 텅스텐질화층타겟을 형성함과 동시에 아르곤 스퍼터링을 진행하여 상기 폴리실리콘층 상에 텅스텐질화층을 증착하되, 상기 텅스텐질화층의 증착이 완료되기 직전 소정 시간동안 질소가스의 공급을 중단한 상태에서 아르곤스퍼터링을 진행하여 증착을 완료하는 단계, 및 상기 텅스텐타겟에 아르곤 스퍼터링을 진행하여 상기 텅스텐질화층 상에 순수한 텅스텐층을 증착하는 단계를 포함한다.The present invention is to provide a method of manufacturing a plate electrode of a capacitor suitable for preventing the reduction of reproducibility of sheet resistance due to the phenomenon that the tungsten target is excessively nitrided by nitrogen gas when the tungsten layer is deposited by the plate electrode of the capacitor. In the method of manufacturing a plate electrode of a capacitor of the present invention, the method comprises: loading a wafer in which a polysilicon layer is formed in a chamber in which a tungsten target is prepared, by flowing nitrogen gas into the chamber in which the tungsten target is prepared, and a tungsten nitride layer on the surface of the tungsten target. Argon sputtering is performed simultaneously with the formation of a target to deposit a tungsten nitride layer on the polysilicon layer, and argon sputtering is performed while the supply of nitrogen gas is stopped for a predetermined time immediately before the deposition of the tungsten nitride layer is completed. To complete the deposition, and the tungsten target Proceeds argon sputtering and depositing a pure tungsten layer over said tungsten nitride layer.

캐패시터, 플레이트전극, 텅스텐층, 시트저항, 스퍼터링, 질소가스 Capacitor, Plate Electrode, Tungsten Layer, Sheet Resistance, Sputtering, Nitrogen Gas

Description

캐패시터의 플레이트전극 제조 방법{METHOD FOR MANUFACTURING PLATE ELECTRODE OF CAPACITOR}Method for manufacturing plate electrode of capacitor {METHOD FOR MANUFACTURING PLATE ELECTRODE OF CAPACITOR}

도 1은 종래기술에 따른 캐패시터의 플레이트전극의 구조를 도시한 도면, 1 is a view showing the structure of a plate electrode of a capacitor according to the prior art,

도 2a 내지 도 2c는 플레이트전극의 형성 방법을 간략히 도시한 도면,2a to 2c briefly illustrate a method of forming a plate electrode;

도 3은 본 발명의 실시예에 따른 캐패시터의 플레이트전극의 구조를 도시한 도면, 3 is a view illustrating a structure of a plate electrode of a capacitor according to an embodiment of the present invention;

도 4a 내지 도 4c는 본 발명의 제1실시예에 따른 플레이트전극의 형성 방법을 도시한 도면,4A to 4C illustrate a method of forming a plate electrode according to a first embodiment of the present invention;

도 5a 내지 도 5c는 본 발명의 제2실시예에 따른 플레이트전극의 형성 방법을 도시한 도면.5A to 5C illustrate a method of forming a plate electrode according to a second embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

40 : 웨이퍼 41 : 텅스텐타겟40: wafer 41: tungsten target

42 : 텅스텐질화층타겟 43 : 텅스텐질화층42: tungsten nitride layer target 43: tungsten nitride layer

44 : 텅스텐층44: tungsten layer

본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터의 플레이트전극 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a method of manufacturing a plate electrode of a capacitor.

반도체소자 제조시 캐패시터의 플레이트전극(또는 상부전극)을 메탈물질로 사용하는 추세에 있는데, 주로 텅스텐을 플레이트전극으로 사용하고 있다. 메탈물질로 캐패시터의 플레이트전극을 형성하면 플레이트전극의 시트저항(Rs)을 낮추어 소자의 동작속도를 향상시킬 수 있다.In manufacturing semiconductor devices, a plate electrode (or upper electrode) of a capacitor is used as a metal material, and tungsten is mainly used as a plate electrode. If the plate electrode of the capacitor is formed of a metal material, the sheet resistance (Rs) of the plate electrode can be lowered to improve the operation speed of the device.

도 1은 종래기술에 따른 캐패시터의 플레이트전극의 구조를 도시한 도면이고, 도 2a 내지 도 2c는 플레이트전극의 형성 방법을 간략히 도시한 도면이다.1 is a view showing the structure of a plate electrode of a capacitor according to the prior art, Figures 2a to 2c is a view briefly showing a method of forming a plate electrode.

도 1에 도시된 바와 같이, 종래기술에 따른 캐패시터는 플레이트전극이 폴리실리콘층(11)과 텅스텐층(W, 13)의 이중 구조로 형성되며, 텅스텐층(13)과 폴리실리콘층(11) 사이에 텅스텐질화층(WN, 12)이 형성되어 있다.As shown in FIG. 1, the capacitor according to the prior art has a plate electrode having a double structure of a polysilicon layer 11 and a tungsten layer (W, 13), and a tungsten layer 13 and a polysilicon layer 11. The tungsten nitride layer WN 12 is formed in between.

도 1에서 텅스텐층(13)은 스퍼터링법(Sputtering)을 이용하여 증착하는데, 이때 텅스텐층(13)과 폴리실리콘층(11)의 반응을 억제하기 위하여 중간층으로 텅스텐질화층(12)을 형성해주는 것이다.In FIG. 1, the tungsten layer 13 is deposited by sputtering. At this time, the tungsten nitride layer 12 is formed as an intermediate layer to suppress the reaction between the tungsten layer 13 and the polysilicon layer 11. will be.

텅스텐층(13)과 텅스텐질화층(12)을 동일 챔버에서 증착하여 생산성을 높이려면 반응성 스퍼터링법(Reactive sputtering)을 사용해야 하며, 이는 도 2a 내지 도 2c에 도시된 방식으로 진행한다.In order to increase the productivity by depositing the tungsten layer 13 and the tungsten nitride layer 12 in the same chamber, reactive sputtering should be used, which proceeds in the manner shown in FIGS. 2A to 2C.

도 2a에 도시된 바와 같이, 질소(N2) 가스를 흘려주면 텅스텐타겟(W, 21)의 표면이 질화되어 텅스텐질화층타겟(WN, 22)이 형성된다. 이 상태에서 계속 질소가스를 흘려주면서 스퍼터링을 하면 웨이퍼(20)에는 텅스텐질화층(23)이 증착된다.As shown in FIG. 2A, when the nitrogen (N 2 ) gas is flowed, the surfaces of the tungsten targets W and 21 are nitrided to form the tungsten nitride layer targets WN and 22. If sputtering is continued while flowing nitrogen gas in this state, the tungsten nitride layer 23 is deposited on the wafer 20.

그리고 나서, 도 2b 및 도 2c에 도시된 바와 같이, 질소 가스를 중단시킨 상태에서 스퍼터링을 해주면 텅스텐층(24a, 24b)이 증착된다. 도 2b에서 도면부호 '24a'는 텅스텐층의 초기 증착 상태를 나타낸 것이다. 도 2b와 같이, 초기 텅스텐층(24a) 증착시에는 텅스텐질화층타겟(22)이 존재하고 있고, 도 2c와 같이 텅스텐층(24b) 증착이 완료된 후에는 텅스텐질화층타겟이 존재하지 않는다.2B and 2C, tungsten layers 24a and 24b are deposited by sputtering while the nitrogen gas is stopped. In FIG. 2B, reference numeral 24a denotes an initial deposition state of the tungsten layer. As illustrated in FIG. 2B, the tungsten nitride layer target 22 exists when the initial tungsten layer 24a is deposited, and after the tungsten layer 24b deposition is completed as shown in FIG. 2C, the tungsten nitride layer target does not exist.

그러나, 종래기술은 질소 가스를 흘려주면서 텅스텐질화층(23)을 증착할 때 텅스텐타겟(21)의 깊이방향으로 깊숙이 질소 가스가 침투해 들어가므로(즉, 텅스텐타겟이 질소가스에 의해 과도하게 질화되는 현상), 원하는 두께의 텅스텐층을 증착하고 나서도 텅스텐층이 완전하게 순수한 텅스텐층(Pure W)이 아니라 약간의 질소를 포함하게 되므로 시트저항(Rs)이 흔들리는 현상, 즉 시트저항의 재현성이 저하되는 문제가 있다. 이는 텅스텐질화층증착시 질소가스공급과 동시에 스퍼터링을 진행하므로 증착완료한 후에도 여전히 텅스텐질화층타겟이 100Å 이상의 두꺼운 두께로 잔류하여(도 2b 참조) 텅스텐층 증착시 질소가 포함되게 된다.However, in the prior art, when the tungsten nitride layer 23 is deposited while flowing nitrogen gas, nitrogen gas penetrates deeply in the depth direction of the tungsten target 21 (that is, the tungsten target is excessively nitrided by nitrogen gas). Phenomenon), and even after depositing a tungsten layer having a desired thickness, the tungsten layer contains a slight amount of nitrogen instead of a pure tungsten layer (Pure W), so that the sheet resistance (Rs) is shaken, that is, the reproducibility of the sheet resistance is reduced. There is a problem. Since the sputtering is performed at the same time as the supply of nitrogen gas when the tungsten nitride layer is deposited, the tungsten nitride layer target still remains at a thick thickness of 100 kPa or more even after the deposition is completed (see FIG. 2B), so that nitrogen is included in the tungsten layer deposition.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 캐패 시터의 플레이트전극으로 텅스텐층을 증착할 때, 텅스텐타겟이 질소가스에 의해 과도하게 질화되는 현상에 의한 시트저항의 재현성 저하를 방지하는데 적합한 캐패시터의 플레이트전극 제조 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and when the tungsten layer is deposited by the plate electrode of the capacitor, the reproducibility of sheet resistance decreases due to excessive nitriding by nitrogen gas. It is an object of the present invention to provide a method for manufacturing a plate electrode of a capacitor suitable for preventing the same.

상기 목적을 달성하기 위한 본 발명의 캐패시터의 플레이트전극 제조 방법은 텅스텐타겟이 준비된 챔버 내부에 폴리실리콘층이 형성된 웨이퍼를 로딩시키는 단계; 상기 텅스텐타겟이 준비된 챔버 내부에 질소 가스를 흘려주어 상기 텅스텐타겟의 표면에 텅스텐질화층타겟을 형성함과 동시에 아르곤 스퍼터링을 진행하여 상기 폴리실리콘층 상에 텅스텐질화층을 증착하되, 상기 텅스텐질화층의 증착이 완료되기 직전 소정 시간동안 질소가스의 공급을 중단한 상태에서 아르곤스퍼터링을 진행하여 증착을 완료하는 단계; 및 상기 텅스텐타겟에 아르곤 스퍼터링을 진행하여 상기 텅스텐질화층 상에 순수한 텅스텐층을 증착하는 단계를 포함하는 것을 특징으로 하고, 상기 텅스텐질화층을 증착하는 단계에서 상기 질소가스의 공급 중단 시간은 1초∼10초로 하는 것을 특징으로 한다.The plate electrode manufacturing method of the capacitor of the present invention for achieving the above object comprises the steps of loading a wafer having a polysilicon layer formed in a chamber in which a tungsten target is prepared; Nitrogen gas flows into the chamber in which the tungsten target is prepared to form a tungsten nitride layer target on the surface of the tungsten target and at the same time by argon sputtering to deposit a tungsten nitride layer on the polysilicon layer, the tungsten nitride layer Completing the deposition by argon sputtering in a state in which the supply of nitrogen gas is stopped for a predetermined time immediately before the deposition of the substrate is completed; And argon sputtering the tungsten target to deposit a pure tungsten layer on the tungsten nitride layer, wherein the supply interruption time of the nitrogen gas in the step of depositing the tungsten nitride layer is 1 second. It is characterized by setting it as -10 second.

또한, 본 발명의 캐패시터의 플레이트전극 제조 방법은 텅스텐타겟이 준비된 챔버 내부에 폴리실리콘층이 형성된 웨이퍼를 로딩시키는 단계, 상기 텅스텐타겟이 준비된 챔버 내부에 질소 가스를 흘려주어 상기 텅스텐타겟의 표면에 텅스텐질화층타겟을 형성하는 단계, 상기 챔버 내부로의 질소가스의 공급을 중단한 상태에서 상기 텅스텐질화층타겟에 아르곤 스퍼터링을 진행하여 상기 폴리실리콘층 상에 텅스 텐질화층을 증착하는 단계, 및 상기 텅스텐타겟에 아르곤 스퍼터링을 진행하여 상기 텅스텐질화층 상에 순수한 텅스텐층을 증착하는 단계를 포함하는 것을 특징으로 한다.In addition, the method of manufacturing a plate electrode of the capacitor of the present invention comprises the steps of loading a wafer having a polysilicon layer formed inside the chamber in which the tungsten target is prepared, by flowing nitrogen gas into the chamber in which the tungsten target is prepared tungsten on the surface of the tungsten target Forming a nitride layer target, argon sputtering on the tungsten nitride layer target while stopping supply of nitrogen gas into the chamber, and depositing a tungsten nitride layer on the polysilicon layer; Argon sputtering on the tungsten target to deposit a pure tungsten layer on the tungsten nitride layer.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

도 3은 본 발명의 실시예에 따른 캐패시터의 플레이트전극의 구조를 도시한 도면이다.3 is a diagram illustrating a structure of a plate electrode of a capacitor according to an embodiment of the present invention.

도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 캐패시터는 플레이트전극이 폴리실리콘층(31)과 텅스텐층(W, 33)의 이중 구조로 형성되며, 텅스텐층(33)과 폴리실리콘층(31) 사이에 텅스텐질화층(WN, 32)이 형성되어 있다.As shown in FIG. 3, in the capacitor according to the embodiment of the present invention, the plate electrode is formed of a double structure of the polysilicon layer 31 and the tungsten layer (W, 33), and the tungsten layer 33 and the polysilicon layer. A tungsten nitride layer (WN) 32 is formed between the 31.

도 3에서 텅스텐층(33)은 스퍼터링법(Sputtering)을 이용하여 증착하는데, 이때 텅스텐층(33)과 폴리실리콘층(31)의 반응을 억제하기 위하여 중간층으로 텅스텐질화층(32)을 형성해주는 것이다.In FIG. 3, the tungsten layer 33 is deposited by sputtering. At this time, the tungsten nitride layer 32 is formed as an intermediate layer to suppress the reaction between the tungsten layer 33 and the polysilicon layer 31. will be.

텅스텐층(33)과 텅스텐질화층(32)을 동일 챔버에서 증착하여 생산성을 높이려면 반응성 스퍼터링법(Reactive sputtering)을 사용해야 한다.In order to increase the productivity by depositing the tungsten layer 33 and the tungsten nitride layer 32 in the same chamber, reactive sputtering should be used.

도 4a 내지 도 4c는 본 발명의 제1실시예에 따른 플레이트전극의 형성 방법을 도시한 도면이다.4A to 4C illustrate a method of forming a plate electrode according to the first embodiment of the present invention.

도 4a에 도시된 바와 같이, 텅스텐타겟(41)이 준비된 챔버 내부에 웨이퍼를 로딩시킨 후, 챔버 내부에 질소(N2) 가스를 흘려주면 텅스텐타겟(W, 41)의 표면이 질화되어 텅스텐질화층타겟(WN, 42)이 형성된다. 이 상태에서 계속 질소가스를 흘려주면서 스퍼터링을 하면 웨이퍼(40)에는 텅스텐질화층(43)이 증착된다.As shown in FIG. 4A, after the wafer is loaded into the chamber in which the tungsten target 41 is prepared, when nitrogen (N 2 ) gas is flowed into the chamber, the surface of the tungsten target (W, 41) is nitrided to make tungsten nitride. The layer target WN 42 is formed. If the sputtering is continued while flowing nitrogen gas in this state, the tungsten nitride layer 43 is deposited on the wafer 40.

위와 같이 텅스텐질화층(43)을 증착할 때(즉 텅스텐질화층타겟 형성 및 텅스텐질화층 초기 증착시), 질소 가스를 1초∼60초동안 흘려준 후 스퍼터링을 진행한다. 이때, 스퍼터링은 아르곤(Ar) 가스를 이용하는데, 이로써 텅스텐타겟(41) 표면에 형성된 텅스텐질화층타겟(42)을 아르곤이 스퍼터링을 통해 충돌하여 텅스텐질화층타겟(42)으로부터 텅스텐질화층 원자가 분리되고, 이 분리된 텅스텐질화층 원자는 웨이퍼(40) 표면에서 반응하여 텅스텐질화층(43)을 증착하게 된다.When depositing the tungsten nitride layer 43 as described above (that is, when the tungsten nitride layer target is formed and the initial deposition of the tungsten nitride layer), nitrogen gas is flowed for 1 to 60 seconds and then sputtering is performed. At this time, sputtering uses argon (Ar) gas, thereby argon collides the tungsten nitride layer target 42 formed on the surface of the tungsten target 41 through sputtering to separate the tungsten nitride layer atoms from the tungsten nitride layer target 42. The separated tungsten nitride layer atoms react on the surface of the wafer 40 to deposit the tungsten nitride layer 43.

도 4b에 도시된 바와 같이, 질소가스의 공급을 중단한 상태에서 계속 아르곤 가스를 이용한 스퍼터링을 진행하여 웨이퍼 표면 상에 원하는 두께의 텅스텐질화층(43)을 증착한다. 즉, 원하는 두께의 텅스텐질화층(43)을 얻기 이전에 질소가스의 공급을 중단하고, 질화되어 있는 텅스텐타겟(41)을 일정시간동안 그대로 이용하므로써 계속해서 텅스텐질화층(43)을 증착한다. 이때, 텅스텐질화층 타겟(42)이 모두 소모된다.As shown in FIG. 4B, sputtering using argon gas is continued while the supply of nitrogen gas is stopped to deposit a tungsten nitride layer 43 having a desired thickness on the wafer surface. That is, the supply of nitrogen gas is stopped before obtaining the tungsten nitride layer 43 having a desired thickness, and the tungsten nitride layer 43 is continuously deposited by using the tungsten target 41 which has been nitrided for a predetermined time. At this time, the tungsten nitride layer target 42 is exhausted.

이와 같이, 질소가스의 공급을 중단하게 되면, 텅스텐타겟(41) 표면의 질화가 멈추어 텅스텐질화층타겟(42)이 더이상 형성되지 않으며(즉 텅스텐타겟 깊숙이 질소가 침투하지 않는다), 이 상태에서 스퍼터링을 진행하면 텅스텐타겟(41) 표면에 형성되어 있던 텅스텐질화층타겟(42)이 모두 소모되어 텅스텐질화층(43)을 증착하게 된다. 여기서, 도 4b의 텅스텐질화층타겟(42)은 더이상 질소가스를 공급하지 않으므로 도 4a에 비해 텅스텐질화층타겟(42)이 매우 얇아짐을 알 수 있다.As such, when the supply of nitrogen gas is stopped, nitriding of the surface of the tungsten target 41 stops, and the tungsten nitride layer target 42 is no longer formed (that is, nitrogen does not penetrate deep into the tungsten target), and sputtering in this state In this case, all of the tungsten nitride layer targets 42 formed on the surface of the tungsten target 41 are consumed to deposit the tungsten nitride layer 43. Here, since the tungsten nitride layer target 42 of FIG. 4B no longer supplies nitrogen gas, it can be seen that the tungsten nitride layer target 42 is much thinner than that of FIG. 4A.

상기 질소가스의 공급을 중단한 상태에서 진행하는 텅스텐질화층(43)의 증착 공정은 텅스텐질화층(43) 증착을 끝내기 직전 1초∼10초동안 진행한다. 예를 들어, 원하는 두께의 텅스텐질화층(43)을 증착하기 위해 60초동안 진행한다고 가정할 때, 텅스텐질화층(43)의 증착이 완료되기 직전 1초∼10초동안 질소가스의 공급을 중단하여 스퍼터링을 진행한다.The deposition process of the tungsten nitride layer 43 in the state in which the supply of the nitrogen gas is stopped is performed for 1 second to 10 seconds immediately before the deposition of the tungsten nitride layer 43 is finished. For example, assuming that the process proceeds for 60 seconds to deposit the tungsten nitride layer 43 having a desired thickness, the supply of nitrogen gas is stopped for 1 to 10 seconds immediately before the deposition of the tungsten nitride layer 43 is completed. To proceed with sputtering.

삭제delete

위와 같이 질소가스의 공급을 멈춘 상태에서 텅스텐질화층(43)의 증착을 완료하고 나서 도 4c에 도시된 바와 같이, 텅스텐층(44)을 연속적으로 증착하는데, 이때 텅스텐층(44)의 두께는 100Å∼3000Å 범위로 한다. 즉, 텅스텐질화층(43) 증착을 마치고 난 후 텅스텐타겟(41)은 텅스텐질화층타겟(42)이 잔류하지 않는 상태가 된다. 이 상태에서 질소가스 없이 아르곤 가스로만 스퍼터링을 실시하면 곧 순수한 텅스텐층(44)이 증착되므로 원하는 두께에 가까운 텅스텐층(44)만을 얻을 수 있다. After completing the deposition of the tungsten nitride layer 43 in the state of stopping the supply of nitrogen gas as described above, as shown in Figure 4c, the tungsten layer 44 is continuously deposited, wherein the thickness of the tungsten layer 44 The range is 100 mW to 3000 mW. That is, after the tungsten nitride layer 43 has been deposited, the tungsten target 41 is in a state in which the tungsten nitride layer target 42 does not remain. In this state, if sputtering is performed only with argon gas without nitrogen gas, the pure tungsten layer 44 is deposited immediately, so that only the tungsten layer 44 close to the desired thickness can be obtained.

전술한 제1실시예에 따르면, 텅스텐질화층(43) 증착을 완료하기 직전에 질소가스의 공급을 중단하고, 이 상태에서 스퍼터링을 통해 텅스텐질화층(43) 증착을 완료하고, 계속해서 아르곤가스를 이용한 스퍼터링을 진행하여 텅스텐층(44)만을 증착하므로 텅스텐층(44)이 질소를 함유하고 있지 않는 순수한 텅스텐층이 된다.According to the first embodiment described above, the supply of nitrogen gas is stopped immediately before completing the deposition of the tungsten nitride layer 43, and in this state, the deposition of the tungsten nitride layer 43 is completed by sputtering, and then the argon gas is continued. Since the sputtering is performed to deposit only the tungsten layer 44, the tungsten layer 44 becomes a pure tungsten layer containing no nitrogen.

도 5a 내지 도 5c는 본 발명의 제2실시예에 따른 플레이트전극의 형성 방법을 도시한 도면이다.5A to 5C illustrate a method of forming a plate electrode according to a second embodiment of the present invention.

도 5a에 도시된 바와 같이, 텅스텐타겟(51)이 준비된 챔버 내부에 웨이퍼를 로딩시킨 후, 챔버 내부에 질소(N2) 가스를 흘려주면 텅스텐타겟(W, 51)의 표면이 질화되어 텅스텐질화층타겟(WN, 52)이 형성된다. As shown in FIG. 5A, after the wafer is loaded into the chamber in which the tungsten target 51 is prepared, when nitrogen (N 2 ) gas is flowed into the chamber, the surface of the tungsten target (W, 51) is nitrided to make tungsten nitride. The layer target WN 52 is formed.

위와 같이 텅스텐질화층타겟(52) 형성을 위해 질소 가스를 1초∼60초동안 흘려준다.Nitrogen gas flows for 1 to 60 seconds to form the tungsten nitride layer target 52 as described above.

도 5b에 도시된 바와 같이, 챔버 내부로의 질소가스의 공급을 중단하고, 질소가스의 공급이 중단된 상태에서 스퍼터링을 진행하여 웨이퍼 상부에 텅스텐질화층(53)을 증착한다. 이때, 스퍼터링은 아르곤(Ar) 가스를 이용하는데, 이로써 텅스텐타겟(51) 표면에 형성된 텅스텐질화층타겟(52)을 아르곤이 스퍼터링을 통해 충돌하여 텅스텐질화층타겟(52)으로부터 텅스텐질화층 원자가 분리되고, 이 분리된 텅스텐질화층 원자는 웨이퍼(50) 표면에서 반응하여 텅스텐질화층(53)을 증착하게 된다.As shown in FIG. 5B, the supply of nitrogen gas into the chamber is stopped and sputtering is performed while the supply of nitrogen gas is stopped to deposit a tungsten nitride layer 53 on the wafer. At this time, sputtering uses argon (Ar) gas, whereby argon collides the tungsten nitride layer target 52 formed on the surface of the tungsten target 51 through sputtering to separate the tungsten nitride layer atoms from the tungsten nitride layer target 52. The separated tungsten nitride layer atoms react on the surface of the wafer 50 to deposit the tungsten nitride layer 53.

이와 같이, 질소가스의 공급을 중단한 상태에서는, 텅스텐타겟(51) 표면의 질화가 멈추어 텅스텐질화층타겟(52)이 더이상 형성되지 않으며(즉 텅스텐타겟 깊숙이 질소가 침투하지 않는다), 이 상태에서 스퍼터링을 진행하면 텅스텐타겟(51) 표면에 형성되어 있던 텅스텐질화층타겟(52)이 모두 소모되어 텅스텐질화층(53)을 증착하게 된다. As described above, in the state in which the supply of nitrogen gas is stopped, nitriding on the surface of the tungsten target 51 stops, and the tungsten nitride layer target 52 is no longer formed (that is, nitrogen does not penetrate deep into the tungsten target). When the sputtering is performed, all of the tungsten nitride layer targets 52 formed on the surface of the tungsten target 51 are consumed to deposit the tungsten nitride layer 53.

질소가스의 공급을 멈춘 상태에서 텅스텐질화층(53)의 증착을 완료하고 나서 도 5c에 도시된 바와 같이, 텅스텐층(54)을 연속적으로 증착하는데, 이때 텅스텐층(54)의 두께는 100Å∼3000Å 범위로 한다. After the completion of the deposition of the tungsten nitride layer 53 in the state of stopping the supply of nitrogen gas, as shown in FIG. 5C, the tungsten layer 54 is continuously deposited, wherein the thickness of the tungsten layer 54 is 100 kPa to The range is 3000Å.

위와같은 제2실시예는, 텅스텐질화층타겟을 미리 형성해주고, 질소가스의 공급을 중단한 상태에서 스퍼터링만을 진행하여 텅스텐질화층을 증착하므로, 후속 텅스텐 증착시 순수한 텅스텐층만 증착할 수 있다.In the second embodiment as described above, the tungsten nitride layer target is formed in advance, and sputtering is performed only in the state in which the supply of nitrogen gas is stopped to deposit the tungsten nitride layer, so that only a pure tungsten layer may be deposited during subsequent tungsten deposition.

전술한 실시예들에 따르면, 텅스텐질화층 증착시 질소가스의 공급시간을 조절하거나(제1실시예) 또는 미리 질소가스를 흘려준후 텅스텐질화층 증착시에는 스퍼터링만 진행하므로써, 순수한 텅스텐층만을 증착할 수 있으므로, 웨이퍼투웨이퍼(Wafer to wafer)간의 캐패시터 플레이트전극의 시트저항 변동을 없애주어 시트저항의 재현성을 높일 수 있다.According to the above embodiments, the pure tungsten layer is deposited only by adjusting the supply time of nitrogen gas when depositing the tungsten nitride layer (first embodiment) or by sputtering only when the tungsten nitride layer is deposited after flowing nitrogen gas in advance. Since it is possible to eliminate the sheet resistance variation of the capacitor plate electrode between the wafer to wafer, the reproducibility of the sheet resistance can be improved.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은 폴리실리콘층, 텅스텐질화층 및 텅스텐층의 순서로 적층된 캐패시터의 플레이트전극에서 텅스텐층 증착시 질소의 함유를 원천적으로 방지하므로써, 시트저항 재현성을 높일 수 있으므로 DRAM의 센싱마진(Sensing margin)을 일정하게 얻을 수 있어 수율을 향상시킬 수 있는 효과가 있다.According to the present invention, the sheet resistance reproducibility can be increased by preventing nitrogen from being deposited in the plate electrode of the capacitor stacked in the order of the polysilicon layer, the tungsten nitride layer, and the tungsten layer. Sensing margin can be obtained constantly, which can improve the yield.

Claims (7)

텅스텐타겟이 준비된 챔버 내부에 폴리실리콘층이 형성된 웨이퍼를 로딩시키는 단계;Loading a wafer having a polysilicon layer formed in a chamber in which a tungsten target is prepared; 상기 텅스텐타겟이 준비된 챔버 내부에 질소 가스를 흘려주어 상기 텅스텐타겟의 표면에 텅스텐질화층타겟을 형성함과 동시에 아르곤 스퍼터링을 진행하여 상기 폴리실리콘층 상에 텅스텐질화층을 증착하되, 상기 텅스텐질화층의 증착이 완료되기 직전 소정 시간동안 질소가스의 공급을 중단한 상태에서 아르곤스퍼터링을 진행하여 증착을 완료하는 단계; 및Nitrogen gas flows into the chamber in which the tungsten target is prepared to form a tungsten nitride layer target on the surface of the tungsten target and at the same time by argon sputtering to deposit a tungsten nitride layer on the polysilicon layer, the tungsten nitride layer Completing the deposition by argon sputtering in a state in which the supply of nitrogen gas is stopped for a predetermined time immediately before the deposition of the substrate is completed; And 상기 텅스텐타겟에 아르곤 스퍼터링을 진행하여 상기 텅스텐질화층 상에 순수한 텅스텐층을 증착하는 단계Argon sputtering the tungsten target to deposit a pure tungsten layer on the tungsten nitride layer 를 포함하는 캐패시터의 플레이트전극 제조 방법.Plate electrode manufacturing method of the capacitor comprising a. 제1항에 있어서,The method of claim 1, 상기 텅스텐질화층을 증착하는 단계에서,In the step of depositing the tungsten nitride layer, 상기 질소가스의 공급 중단 시간은 1초∼10초로 하는 것을 특징으로 하는 캐패시터의 플레이트전극 제조 방법.The method of manufacturing a plate electrode of a capacitor, wherein the supply interruption time of the nitrogen gas is 1 second to 10 seconds. 삭제delete 제1항에 있어서,The method of claim 1, 상기 텅스텐층은, 100Å∼3000Å 두께로 증착하는 것을 특징으로 하는 캐패시터의 플레이트전극 제조 방법.The tungsten layer is deposited to a thickness of 100 kPa to 3000 kPa, the method of manufacturing a plate electrode of a capacitor. 텅스텐타겟이 준비된 챔버 내부에 폴리실리콘층이 형성된 웨이퍼를 로딩시키는 단계;Loading a wafer having a polysilicon layer formed in a chamber in which a tungsten target is prepared; 상기 텅스텐타겟이 준비된 챔버 내부에 질소 가스를 흘려주어 상기 텅스텐타겟의 표면에 텅스텐질화층타겟을 형성하는 단계;Forming a tungsten nitride layer target on the surface of the tungsten target by flowing nitrogen gas into the chamber in which the tungsten target is prepared; 상기 챔버 내부로의 질소가스의 공급을 중단한 상태에서 상기 텅스텐질화층타겟에 아르곤 스퍼터링을 진행하여 상기 폴리실리콘층 상에 텅스텐질화층을 증착하는 단계; 및Depositing a tungsten nitride layer on the polysilicon layer by argon sputtering to the tungsten nitride layer target while the supply of nitrogen gas into the chamber is stopped; And 상기 텅스텐타겟에 아르곤 스퍼터링을 진행하여 상기 텅스텐질화층 상에 순 수한 텅스텐층을 증착하는 단계Argon sputtering the tungsten target to deposit a pure tungsten layer on the tungsten nitride layer 를 포함하는 캐패시터의 플레이트전극 제조 방법.Plate electrode manufacturing method of the capacitor comprising a. 제5항에 있어서,The method of claim 5, 상기 텅스텐질화층타겟 형성시, 상기 질소가스를 1초∼60초동안 공급하는 것을 특징으로 하는 캐패시터의 플레이트전극 제조 방법.The method of manufacturing a plate electrode of a capacitor, wherein the nitrogen gas is supplied for 1 second to 60 seconds when the tungsten nitride layer target is formed. 제5항에 있어서,The method of claim 5, 상기 텅스텐층은, 100Å∼3000Å 두께로 증착하는 것을 특징으로 하는 캐패시터의 플레이트전극 제조 방법.The tungsten layer is deposited to a thickness of 100 kPa to 3000 kPa, the method of manufacturing a plate electrode of a capacitor.
KR1020050058396A 2005-06-30 2005-06-30 Method for manufacturing plate electrode of capacitor KR100753135B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050058396A KR100753135B1 (en) 2005-06-30 2005-06-30 Method for manufacturing plate electrode of capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058396A KR100753135B1 (en) 2005-06-30 2005-06-30 Method for manufacturing plate electrode of capacitor

Publications (2)

Publication Number Publication Date
KR20070002736A KR20070002736A (en) 2007-01-05
KR100753135B1 true KR100753135B1 (en) 2007-08-30

Family

ID=37869690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058396A KR100753135B1 (en) 2005-06-30 2005-06-30 Method for manufacturing plate electrode of capacitor

Country Status (1)

Country Link
KR (1) KR100753135B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06340970A (en) * 1993-06-02 1994-12-13 Kawasaki Steel Corp Production of semiconductor device
US20020142583A1 (en) * 1999-08-27 2002-10-03 Dinesh Chopra Barrier and electroplating seed layer
KR20030001744A (en) * 2001-06-27 2003-01-08 주식회사 하이닉스반도체 method for deposition of WNx film and W film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06340970A (en) * 1993-06-02 1994-12-13 Kawasaki Steel Corp Production of semiconductor device
US20020142583A1 (en) * 1999-08-27 2002-10-03 Dinesh Chopra Barrier and electroplating seed layer
KR20030001744A (en) * 2001-06-27 2003-01-08 주식회사 하이닉스반도체 method for deposition of WNx film and W film

Also Published As

Publication number Publication date
KR20070002736A (en) 2007-01-05

Similar Documents

Publication Publication Date Title
JP5550843B2 (en) Manufacturing method of semiconductor device
US10886172B2 (en) Methods for wordline separation in 3D-NAND devices
US9012333B2 (en) Varied silicon richness silicon nitride formation
KR101199055B1 (en) Method of forming a layer of material using an atomic layer deposition process
TW201416480A (en) Tungsten growth modulation by controlling surface composition
US20180166270A1 (en) Method of depositing a thin film
KR100494129B1 (en) The method for forming electrode in semiconductor device
US6514841B2 (en) Method for manufacturing gate structure for use in semiconductor device
JPH11186197A (en) Deposition of cvd-titanium
KR100753135B1 (en) Method for manufacturing plate electrode of capacitor
KR100510473B1 (en) Method for forming upper electrode of a capacitor using ALD
KR20020077170A (en) METHOD OF BARRIER METAL SURFACE TREATMENT PRIOR TO Cu DEPOSTION TO IMPROVE ADHESION AND TRENCH FILLING CHARACTERISTICS
US6203674B1 (en) Continuous forming method for TI/TIN film
US7566644B2 (en) Method for forming gate electrode of semiconductor device
KR100465093B1 (en) Method For Manufacturing Semiconductor Devices
JPH07201771A (en) Method for doping polysilicon layer uniformly in original position
KR100587599B1 (en) Method for forming metal line in semiconductor device
US6566189B2 (en) Method for manufacturing gate in semiconductor device
US11069789B2 (en) Varied silicon richness silicon nitride formation
US20050118777A1 (en) Trench capacitor structure and process for applying a covering layer and a mask for trench etching processes in semiconductor substrates
KR0147402B1 (en) Method for forming metal interconnection
KR100524921B1 (en) Manufacturing method of barrier layer for semiconductor device
KR100950551B1 (en) Semiconductor device prevented gate leaning and method for fabricating the same
KR101096443B1 (en) Method for forming gate of semiconductor device
KR20190075587A (en) Method of depositing thin film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee