KR100752675B1 - Image sensor having CMOS and fabrication method thereof - Google Patents

Image sensor having CMOS and fabrication method thereof Download PDF

Info

Publication number
KR100752675B1
KR100752675B1 KR1020010081961A KR20010081961A KR100752675B1 KR 100752675 B1 KR100752675 B1 KR 100752675B1 KR 1020010081961 A KR1020010081961 A KR 1020010081961A KR 20010081961 A KR20010081961 A KR 20010081961A KR 100752675 B1 KR100752675 B1 KR 100752675B1
Authority
KR
South Korea
Prior art keywords
photodiode
gate electrode
electrical signal
pattern
transfer gate
Prior art date
Application number
KR1020010081961A
Other languages
Korean (ko)
Other versions
KR20030051062A (en
Inventor
김이태
이준택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010081961A priority Critical patent/KR100752675B1/en
Publication of KR20030051062A publication Critical patent/KR20030051062A/en
Application granted granted Critical
Publication of KR100752675B1 publication Critical patent/KR100752675B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

CMOS를 갖는 이미지 센서 및 그의 제조방법에 대해 개시되어 있다. 그 센서 및 제조방법은, 외부의 입사광을 전기적 신호로 변환시키는 포토다이오드를 내재하는 반도체 기판과, 반도체 기판의 활성영역 상에 형성된 산화막 패턴과, 전기적 신호를 전송하기 위하여, 포토다이오드의 주변영역의 산화막 패턴 상에 형성된 전송 게이트 전극 및 포토다이오드 상의 산화막 패턴 및 전송 게이트 전극의 상단의 일부를 덮는 PE(Plasma Enhanced)-SiN 패턴을 형성한다. PE-SiN 패턴을 이용하여 포토다이오드 표면의 댕글링 결함을 제거하고 수소의 이탈을 방지함으로써, 수소 패시베이션를 용이하게 형성하며 또한 패시베이션을 계속 유지할 수 있는 CMOS를 갖는 이미지 센서를 제공할 수 있다. An image sensor having a CMOS and a manufacturing method thereof are disclosed. The sensor and manufacturing method include a semiconductor substrate having a photodiode for converting external incident light into an electrical signal, an oxide film pattern formed on an active region of the semiconductor substrate, and a peripheral region of the photodiode for transmitting an electrical signal. A PLA (Plasma Enhanced) -SiN pattern is formed to cover the transfer gate electrode formed on the oxide film pattern and the oxide film pattern on the photodiode and the upper portion of the transfer gate electrode. By using the PE-SiN pattern to remove dangling defects on the photodiode surface and preventing the escape of hydrogen, it is possible to provide an image sensor having a CMOS that can easily form hydrogen passivation and still maintain passivation.

포토다이오드, 댕글링 결함, 수소, CMOS, PE-SiNPhotodiodes, dangling defects, hydrogen, CMOS, PE-SiN

Description

ＣＭＯＳ를 갖는 이미지 센서 및 그의 제조방법{Image sensor having CMOS and fabrication method thereof}Image sensor having CMOS and fabrication method thereof

도 1은 종래의 CMOS를 갖는 이미지 센서를 설명하기 위하여 도시한 단면도이다.1 is a cross-sectional view for explaining an image sensor having a conventional CMOS.

도 2 내지 도 4는 본 발명의 실시예에 의한 CMOS를 갖는 이미지 센서 및 그의 제조방법을 설명하기 위하여 도시한 공정단면도들이다.2 to 4 are process cross-sectional views illustrating an image sensor having a CMOS and a method of manufacturing the same according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

100 ; 반도체 기판 102 ; 플로팅 확산전극100; Semiconductor substrate 102; Floating Diffusion Electrode

104 ; 산화막 패턴 106 ; PE-SiN막104; Oxide film pattern 106; PE-SiN film

106' ; PE-SiN 패턴 108 ; 리셋 게이트전극 106 '; PE-SiN pattern 108; Reset gate electrode

110 ; 전송 게이트전극 112 ; 소자분리막 110; Transfer gate electrode 112; Device Separator

114 ; 포토다이오드 116 ; 스페이서 114; Photodiode 116; Spacer

118 ; 제1 층간절연막 120 ; 제2 층간절연막118; A first interlayer insulating film 120; Second interlayer insulating film

A ; 전기적 신호생성영역 B ; 전기적 신호처리영역A; Electrical signal generation area B; Electrical signal processing area

본 발명은 반도체 소자 및 그의 제조방법에 관한 것으로, 특히 CMOS를 갖는 이미지 센서 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to an image sensor having a CMOS and a method for manufacturing the same.

CMOS(Complementary Metal Oxide Semiconductor)를 갖는 이미지(Image) 센서(Sensor)(이하, CIS라 함)는 민생용, 산업용, 방송용, 군수용 등 매우 다양한 응용분야를 가지고 있다. 예컨대, CIS는 카메라, 캠코더, 멀티미디어, 감시카메라 등의 다양한 기기에 활용되고 있다.Image sensors having a complementary metal oxide semiconductor (CMOS) (hereinafter referred to as CIS) have a wide variety of applications such as consumer, industrial, broadcast, and military use. For example, CIS is used in various devices such as cameras, camcorders, multimedia, surveillance cameras, and the like.

도 1은 종래의 CIS를 설명하기 위하여 도시한 단면도이다.1 is a cross-sectional view illustrating a conventional CIS.

도 1을 참조하면, 소자분리막(26)에 의해 정의되는 반도체 기판(10)의 활성영역은 크게 두개의 영역으로 분리된다. 즉. 외부의 입사광을 전기적 신호로 변환시키는 전기적 신호생성영역(A)과, 생성된 전기적 신호를 처리하는 전기적 신호처리영역(B)으로 나뉜다.Referring to FIG. 1, the active region of the semiconductor substrate 10 defined by the device isolation layer 26 is largely divided into two regions. In other words. It is divided into an electrical signal generation region A for converting external incident light into an electrical signal, and an electrical signal processing region B for processing the generated electrical signal.

전기적 신호생성영역(A)은 외부의 입사광을 전기적 신호로 변환시키는 포토다이오드(28)와 포토다이오드(28)를 보호하는 산화막 패턴(24)을 구비한다. 이때, 포토다이오드(28)를 보호하는 산화막 패턴(24)은 전송 게이트전극(22) 상단의 일부를 덮는다. 전기적 신호처리영역(B)은 전기적 신호를 플로팅(floating) 확산전극(12)에 전송하는 전송 게이트전극(22)과, 포토다이오드(28)의 전기적 신호의 축적상태를 초기상태로 리셋(reset)하는 리셋 게이트전극(16)을 포함한다. 여기서, 플로팅 확산전극(12)은 포토다이오드(28)에서 생성된 전기적 신호를 저장한다. 구체적으로 살펴보면, 전송 게이트전극(22)에 전압을 가하여 전송채널을 형성하면, 포토다이오드(28)에 축적된 전기적 신호는 플로팅 확산전극(12)으로 전송된다. The electrical signal generation area A includes a photodiode 28 for converting external incident light into an electrical signal and an oxide film pattern 24 for protecting the photodiode 28. In this case, the oxide layer pattern 24 protecting the photodiode 28 covers a portion of the upper end of the transfer gate electrode 22. The electrical signal processing region B resets the transfer gate electrode 22 for transmitting the electrical signal to the floating diffusion electrode 12 and the accumulation state of the electrical signal of the photodiode 28 to an initial state. The reset gate electrode 16 is included. Here, the floating diffusion electrode 12 stores the electrical signal generated by the photodiode 28. Specifically, when a transfer channel is formed by applying a voltage to the transfer gate electrode 22, the electrical signal accumulated in the photodiode 28 is transmitted to the floating diffusion electrode 12.                         

이어서, 게이트 전극(16, 22)의 측벽에 스페이서(14)를 형성한다. 이러한 스페이서(14)는 포토다이오드(28)와 게이트 전극(16, 22)을 덮는 산화막(미도시)을 전면식각하여 형성된다. 다음에, 상기 결과물 상의 전면에 제1 층간절연막(18)과 제2 층간절연막(20)을 순차적으로 형성한다. 이때, 제2 층간절연막(20)은 통상적으로 금속배선을 위한 층간절연막이다. Subsequently, spacers 14 are formed on sidewalls of the gate electrodes 16 and 22. The spacer 14 is formed by etching the entire surface of the oxide film (not shown) covering the photodiode 28 and the gate electrodes 16 and 22. Next, the first interlayer insulating film 18 and the second interlayer insulating film 20 are sequentially formed on the entire surface of the resultant product. In this case, the second interlayer insulating film 20 is typically an interlayer insulating film for metal wiring.

한편, 포토다이오드(28)의 표면에는 결합을 이루지 못한 댕글링(dangling) 결함이 존재한다. 이 결함은 전자 생성중심(electron generation center)으로 작용하여 암전류(dark current)를 유발한다. 즉, CIS의 동작에 무관하게 전자를 발생함으로써 CIS의 정상적인 작동을 방해한다. On the other hand, dangling defects that do not form a bond exist on the surface of the photodiode 28. This defect acts as an electron generation center, causing a dark current. In other words, by generating electrons irrespective of the operation of the CIS, the normal operation of the CIS is disturbed.

이를 방지하기 위해서, 수소 어닐링(annealing)을 수행하면 상기 댕글링 결함을 제거할 수 있다. 구체적으로 살펴보면, 제1 층간절연막(18)과 제2 층간절연막(20)을 형성한 후 수소 어닐링을 수행한다. 이때, 수소는 층간절연막 들을 뚫고 들어가 포토다이오드(28)의 표면에 존재하는 댕글링 결함과 결합한다. 따라서, 댕글링 결함은 제거된다. 이를 수소 패시베이션(passivatiion)이라고 한다. 그런데, 수소가 층간절연막을 뚫고 댕글링 결함에 도달하는 것은 용이하지 않다. In order to prevent this, hydrogen annealing may be performed to eliminate the dangling defect. Specifically, hydrogen annealing is performed after forming the first interlayer insulating film 18 and the second interlayer insulating film 20. At this time, hydrogen penetrates through the interlayer insulating layers and combines with dangling defects present on the surface of the photodiode 28. Thus, the dangling defect is eliminated. This is called hydrogen passivatiion. However, it is not easy for hydrogen to penetrate the interlayer insulating film and reach dangling defects.

한편, 층간절연막을 형성하기 이전에 수소 어닐링을 수행할 수도 있다. 즉, 수소 어닐링을 수행한 후 층간절연막을 형성한다. 그런데, Si-H 간의 결합은 고온에서 매우 취약하다. 따라서, 열에너지가 소비되는 후속공정에서 Si-H의 결합이 열에너지에 의하여 끊어져 수소가 이탈하게 된다. 이렇게 되면, 수소 패시베이션의 효과는 사라진다.Meanwhile, hydrogen annealing may be performed before forming the interlayer insulating film. That is, after performing hydrogen annealing, an interlayer insulating film is formed. However, the bond between Si-H is very fragile at high temperatures. Therefore, in a subsequent process in which thermal energy is consumed, the Si-H bond is broken by the thermal energy, and hydrogen is released. In this case, the effect of hydrogen passivation disappears.

따라서, 본 발명이 이루고자 하는 기술적 과제는 수소 패시베이션를 용이하게 형성하며 또한 패시베이션을 계속 유지할 수 있는 CMOS를 갖는 이미지 센서를 제공하는 데 있다.Accordingly, an object of the present invention is to provide an image sensor having a CMOS that can easily form hydrogen passivation and still maintain passivation.

또한, 본 발명이 이루고자 하는 다른 기술적 과제는 수소 패시베이션를 용이하게 형성하며 또한 패시베이션을 계속 유지할 수 있는 CMOS를 갖는 이미지 센서의 제조방법을 제공하는 데 있다.In addition, another technical problem to be achieved by the present invention is to provide a method of manufacturing an image sensor having a CMOS that can easily form hydrogen passivation and can continue to passivate.

상기 기술적 과제를 달성하기 위하여 본 발명에 의한 CMOS를 갖는 이미지 센서는, 외부의 입사광을 전기적 신호로 변환시키는 포토다이오드를 내재하는 반도체 기판과, 상기 반도체 기판의 활성영역 상에 형성된 산화막 패턴과, 상기 전기적 신호를 전송하기 위하여, 상기 포토다이오드의 주변영역의 산화막 패턴 상에 형성된 전송 게이트 전극 및 상기 포토다이오드 상의 산화막 패턴 및 상기 전송 게이트 전극의 상단의 일부를 덮는 PE(Plasma Enhanced)-SiN 패턴을 구비한다. In order to achieve the above technical problem, an image sensor having a CMOS according to the present invention includes a semiconductor substrate having a photodiode for converting external incident light into an electrical signal, an oxide film pattern formed on an active region of the semiconductor substrate, In order to transmit an electrical signal, a transfer gate electrode formed on an oxide pattern of a peripheral area of the photodiode, an oxide pattern on the photodiode, and a plasma enhanced (Si) pattern covering a portion of an upper end of the transfer gate electrode are provided. do.

본 발명에 의한 CMOS를 갖는 이미지 센서에 있어서, 상기 포토다이오드는 공핍형인 것이 바람직하다. 또한, 상기 전송 게이트 전극에 의하여 전송된 전기적 신호를 저장하는 플로팅 확산전극을 더 구비할 수 있다. 나아가, 상기 포토다이오드의 전기적 신호의 축적상태를 초기상태로 리셋하는 리셋 게이트 전극을 더 구비할 수 있다.In the image sensor having a CMOS according to the present invention, it is preferable that the photodiode is a depletion type. The display device may further include a floating diffusion electrode configured to store an electrical signal transmitted by the transfer gate electrode. Furthermore, a reset gate electrode for resetting the accumulation state of the electrical signal of the photodiode may be further provided.

본 발명에 의한 CMOS를 갖는 이미지 센서에 있어서, 상기 게이트 전극의 스 페이서는 PE-SiN을 이용하는 것이 바람직하다.In the image sensor having a CMOS according to the present invention, it is preferable that the spacer of the gate electrode uses PE-SiN.

상기 다른 기술적 과제를 달성하기 위하여 본 발명에 의한 CMOS를 갖는 이미지 센서의 제조방법은, 먼저 반도체 기판에 외부의 입사광을 전기적 신호로 변환시키는 포토다이오드를 형성한다. 이어서, 상기 반도체 기판의 활성영역 상에 산화막 패턴을 형성한다. 다음에, 상기 전기적 신호를 처리하기 위하여, 상기 포토다이오드의 주변영역의 산화막 패턴 상에 전송 게이트 전극을 형성한다. 마지막으로, 상기 포토다이오드 상의 산화막 패턴 및 전송 게이트 전극 상단의 일부를 덮는 PE-SiN 패턴을 형성한다. In order to achieve the above technical problem, a method of manufacturing an image sensor having a CMOS according to the present invention first forms a photodiode for converting external incident light into an electrical signal on a semiconductor substrate. Subsequently, an oxide film pattern is formed on the active region of the semiconductor substrate. Next, in order to process the electrical signal, a transfer gate electrode is formed on the oxide film pattern of the peripheral region of the photodiode. Finally, an oxide film pattern on the photodiode and a PE-SiN pattern covering a portion of an upper portion of the transfer gate electrode are formed.

본 발명에 의한 CMOS를 갖는 이미지 센서의 제조방법에 있어서, 상기 포토다이오드는 공핍형인 것이 바람직하다. 또한, 상기 전송 게이트 전극에 의하여 전송된 전기적 신호를 저장하는 플로팅 확산전극을 더 형성할 수 있다. 나아가, 상기 포토다이오드의 전기적 신호의 축적상태를 초기상태로 리셋하는 리셋 게이트 전극을 형성하는 단계를 더 형성할 수 있다.In the method of manufacturing an image sensor having a CMOS according to the present invention, it is preferable that the photodiode is a depletion type. In addition, a floating diffusion electrode may be further formed to store the electrical signal transmitted by the transfer gate electrode. Furthermore, the method may further include forming a reset gate electrode which resets the accumulation state of the electrical signal of the photodiode to an initial state.

본 발명에 의한 CMOS를 갖는 이미지 센서의 제조방법에 있어서, 상기 게이트 전극의 스페이서는 PE-SiN막을 전면식각하여 형성할 수 있다. In the manufacturing method of an image sensor having a CMOS according to the present invention, the spacer of the gate electrode may be formed by etching the entire surface of the PE-SiN film.

이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 첨부된 도면에서 여러 막과 영역들의 두께는 명료성을 위해서 강조되었으며, 어떤 층이 다른 층이나 기판 "상"에 존재한다고 기술될 때 이 어떤 층은 다른 층이나 기판과 직접 접하면서 존재할 수도 있고 그 사이에 제3의 층이 존재할 수 있다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings. The present invention is not limited to the embodiments disclosed below, but can be implemented in various different forms, only this embodiment to make the disclosure of the present invention complete, the scope of the invention to those skilled in the art It is provided to inform you. In the accompanying drawings, the thicknesses of the various films and regions have been emphasized for clarity, and when a layer is described as "on" another layer or substrate, the layer may exist in direct contact with another layer or substrate, or between There may be a third layer in the.

도 2 내지 도 4는 본 발명의 실시예에 의한 CMOS를 갖는 이미지 센서 및 그의 제조방법을 설명하기 위하여 도시한 공정단면도들이다.2 to 4 are process cross-sectional views illustrating an image sensor having a CMOS and a method of manufacturing the same according to an embodiment of the present invention.

도 2를 참조하면, 소자분리막(112)에 의해 정의되는 반도체 기판(100)의 활성영역은 크게 두개의 영역으로 분리된다. 즉. 외부의 입사광을 전기적 신호로 변환시키는 전기적 신호생성영역(A)과, 생성된 전기적 신호를 처리하는 전기적 신호처리영역(B)으로 나뉜다.Referring to FIG. 2, the active region of the semiconductor substrate 100 defined by the device isolation layer 112 is divided into two regions. In other words. It is divided into an electrical signal generation region A for converting external incident light into an electrical signal, and an electrical signal processing region B for processing the generated electrical signal.

전기적 신호생성영역(A)은 외부의 입사광을 전기적 신호로 변환시키는 포토다이오드(114)와 포토다이오드(114)를 구비한다. 전기적 신호처리영역(B)은 전기적 신호를 플로팅(floating) 확산전극(102)에 전송하는 전송 게이트전극(110)과, 포토다이오드(114)의 전기적 신호의 축적상태를 초기상태로 리셋(reset)하는 리셋 게이트전극(108)을 포함한다. 여기서, 플로팅 확산전극(102)은 포토다이오드(114)에서 생성된 전기적 신호를 저장한다. 구체적으로 살펴보면, 전송 게이트전극(110)에 전압을 가하여 채널을 형성하면, 포토다이오드(114)에 축적된 전기적 신호는 플로팅 확산전극(102)으로 전송된다. The electrical signal generation area A includes a photodiode 114 and a photodiode 114 for converting external incident light into an electrical signal. The electrical signal processing region B resets the transfer gate electrode 110 for transmitting the electrical signal to the floating diffusion electrode 102 and the accumulation state of the electrical signal of the photodiode 114 to an initial state. The reset gate electrode 108 is included. Here, the floating diffusion electrode 102 stores the electrical signal generated by the photodiode 114. In detail, when a channel is formed by applying a voltage to the transfer gate electrode 110, the electrical signal accumulated in the photodiode 114 is transmitted to the floating diffusion electrode 102.

이어서, 제조방법을 구체적으로 살펴보기로 한다. 먼저 포토다이오드(114)를 포함하는 반도체 기판(100)의 활성영역에 상에 산화막 패턴(104)을 형성한다. 여기서, 산화막 패턴(104)은 후속공정에서 스페이서를 형성할 때 버퍼막(buffer layer)으로서 작용한다. 산화막 패턴(104)의 두께는 식각에 의한 훼손을 방지하고 PE-SiN 막(106)과 기판(100) 사이의 탄성 스트레스를 최소화할 수 있는 범위에서 수소 패시베이션 효과를 극대화하도록 설정할 수 있다. 상기 탄성 스트레스는 증착조건에 따라 달라질 수 있으나, 통상적으로 압축형 스트레스가 발생한다. 상기 요건을 모두 고려하여 가능한한 얇게 형성하는 것이 바람직하다. Next, the manufacturing method will be described in detail. First, an oxide film pattern 104 is formed on an active region of a semiconductor substrate 100 including a photodiode 114. Here, the oxide film pattern 104 serves as a buffer layer when forming a spacer in a subsequent process. The thickness of the oxide layer pattern 104 may be set to maximize the hydrogen passivation effect in a range capable of preventing damage due to etching and minimizing elastic stress between the PE-SiN layer 106 and the substrate 100. The elastic stress may vary depending on deposition conditions, but typically compressive stress occurs. It is desirable to form as thin as possible in consideration of all the above requirements.

다음에, 전송 게이트전극(110), 리셋 게이트 전극(108), 노출된 산화막 패턴(104) 및 소자분리막(112)의 전면에 블랭킷(blanket) 방식으로 SiN막(106)을 형성한다. 여기서, 상기 SiN막(106)은 PE-CVD(plasma enhanced CVD)를 이용하여 형성한다. 상기 방식으로 형성된 SiN막(106)을 PE-SiN막으로 정의한다.Next, a SiN film 106 is formed on the entire surface of the transfer gate electrode 110, the reset gate electrode 108, the exposed oxide film pattern 104, and the device isolation film 112 in a blanket manner. Here, the SiN film 106 is formed using plasma enhanced CVD (PE-CVD). The SiN film 106 formed in this manner is defined as a PE-SiN film.

여기서, PE-SiN막이 형성되는 과정을 살펴보기로 한다. PE-SiN막이 형성하는 일반적인 반응식은 하기식과 같다. Here, the process of forming the PE-SiN film will be described. The general reaction formula formed by the PE-SiN film is as follows.

SiH4(gas) + NH3(or N2)(gas) ----> SixNyHz (solid) + H2(gas)SiH 4 (gas) + NH 3 (or N 2 ) (gas) ----> Si x N y H z (solid) + H 2 (gas)

즉, SiH4(gas)과 NH3(or N2)(gas)가 200℃~400℃ 정도의 플라즈마에서 반응을 하여 PE-SiN막을 형성한다. PE-SiN이 증착되는 속도는 교류전압, 가스유량, 챔버압력 및 교류주파수 등에 따라 달라진다. That is, SiH 4 (gas) and NH 3 (or N 2 ) (gas) react in a plasma of about 200 ° C. to 400 ° C. to form a PE-SiN film. The deposition rate of PE-SiN depends on the AC voltage, gas flow rate, chamber pressure and AC frequency.

한편, PE-SiN막(106)을 형성하는 과정에서는 다량의 수소가 발생한다. PE-SiN막의 형성시에 발생하는 수소가스의 양은 초기에 설정된 SiH4(gas)과 NH3(or N2)(gas)의 함량에 따라 결정된다. 즉, 상기 함량을 조절하여 발생하는 수소의 양을 조절할 수 있다. 상기의 수소는 포토다이오드(114)의 표면의 댕글링 결함과 결합하여 암전류의 발생원인을 제거한다. Meanwhile, a large amount of hydrogen is generated in the process of forming the PE-SiN film 106. The amount of hydrogen gas generated during formation of the PE-SiN film is determined according to the contents of SiH 4 (gas) and NH 3 (or N 2 ) (gas) which are initially set. That is, the amount of hydrogen generated by adjusting the content can be adjusted. The hydrogen is combined with dangling defects on the surface of the photodiode 114 to eliminate the cause of dark current.

나아가, PE-SiN막(106)은 댕글링 결함과 결합한 수소가 후속공정에서 이탈되지 않도록 하는 보호막으로 작용한다. 즉, 열에너지를 이용하는 후속공정에서도 수소가 이탈되지 않도록 한다.Further, the PE-SiN film 106 serves as a protective film to prevent hydrogen combined with dangling defects from being released in a subsequent process. That is, the hydrogen is not released even in a subsequent process using thermal energy.

도 3을 참조하면, PE-SiN막(106)을 보호막으로 사용하기 위한 마스크 패턴(미도시)을 형성한다. 이어서, 상기 마스크 패턴을 식각마스크로 하여 PE-SiN막(106)을 전면식각한다. 전면식각이 완료되면, 전기적 신호발생영역(A)에는 포토다이오드(114)와 상기 전송 게이트 전극의 상단의 일부를 덮는 PE(Plasma Enhanced)-SiN 패턴(106')이 형성된다. 또한, 전기적 신호처리영역(B)의 전송 게이트 전극(110) 및 리셋 게이트 전극(108)의 측벽에는 PE-SiN의 스페이서(116)가 형성된다. 상기 스페이서(116)는 CMOS에 불순물을 이온주입하기 위한 차단막으로서 이용된다. Referring to FIG. 3, a mask pattern (not shown) for using the PE-SiN film 106 as a protective film is formed. Subsequently, the PE-SiN film 106 is etched entirely using the mask pattern as an etching mask. When the front surface etching is completed, a Plasma Enhanced (Si) -SiN pattern 106 'covering the photodiode 114 and a part of the upper end of the transfer gate electrode is formed in the electrical signal generating region A. FIG. In addition, a spacer 116 of PE-SiN is formed on sidewalls of the transfer gate electrode 110 and the reset gate electrode 108 in the electrical signal processing region B. The spacer 116 is used as a blocking film for ion implantation of impurities into CMOS.

도 4를 참조하면, 상기 결과물 상의 전면에 제1 층간절연막(118)과 제2 층간절연막(120)을 순차적으로 형성한다. 이때, 제2 층간절연막(120)은 통상적으로 금속배선을 위한 층간절연막이다. Referring to FIG. 4, a first interlayer insulating film 118 and a second interlayer insulating film 120 are sequentially formed on the entire surface of the resultant product. In this case, the second interlayer insulating film 120 is typically an interlayer insulating film for metal wiring.

이상 본 발명을 상세히 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고 당업자에 의해 많은 변형 및 개량이 가능하다.Although the present invention has been described in detail above, the present invention is not limited to the above embodiments, and many modifications and improvements can be made by those skilled in the art.

상술한 본 발명에 의한 CMOS를 갖는 이미지 센서 및 그의 제조방법에 따르면, PE-SiN 패턴을 이용하여 포토다이오드 표면의 댕글링 결함을 제거하고 수소의 이탈을 방지함으로써, 수소 패시베이션를 용이하게 형성하며 계속 유지할 수 있는 CMOS를 갖는 이미지 센서를 제공할 수 있다. According to the image sensor having a CMOS according to the present invention and a method of manufacturing the same, a hydrogen passivation can be easily formed and maintained by eliminating dangling defects on the photodiode surface and preventing the escape of hydrogen by using a PE-SiN pattern. It is possible to provide an image sensor having a CMOS capable of.

Claims (10)

외부의 입사광을 전기적 신호로 변환시키는 공핍형 포토다이오드 내재하는 반도체 기판;  A semiconductor substrate inherent in a depletion type photodiode for converting external incident light into an electrical signal; 상기 반도체 기판의 활성영역 상에 형성된 산화막 패턴;An oxide pattern formed on an active region of the semiconductor substrate; 상기 전기적 신호를 전송하기 위하여, 상기 포토다이오드의 주변영역의 산화막 패턴 상에 형성된 전송 게이트 전극; 및A transfer gate electrode formed on an oxide layer pattern in a peripheral region of the photodiode to transmit the electrical signal; And 상기 포토다이오드 상의 산화막 패턴 및 상기 전송 게이트 전극의 상단의 일부를 덮는 PE(Plasma Enhanced)-SiN 패턴을 구비하는 것을 특징으로 하는 CMOS를 갖는 이미지 센서.And an oxide film pattern on the photodiode and a plasma enhanced (Si) -pattern covering a portion of the upper end of the transfer gate electrode. 삭제delete 제1항에 있어서, The method of claim 1, 상기 전송 게이트 전극에 의하여 전송된 전기적 신호를 저장하는 플로팅 확산전극을 더 구비하는 것을 특징으로 하는 CMOS를 갖는 이미지 센서.And a floating diffusion electrode for storing the electrical signal transmitted by said transfer gate electrode. 제1항에 있어서, The method of claim 1, 상기 포토다이오드의 전기적 신호의 축적상태를 초기상태로 리셋하는 리셋 게이트 전극을 더 구비하는 것을 특징으로 하는 CMOS를 갖는 이미지 센서.And a reset gate electrode for resetting the accumulation state of the electrical signal of the photodiode to an initial state. 제1항에 있어서, The method of claim 1, 상기 게이트 전극의 스페이서는 PE-SiN을 이용하는 것을 특징으로 하는 CMOS를 갖는 이미지 센서.And the spacer of the gate electrode uses PE-SiN. 반도체 기판에 외부의 입사광을 전기적 신호로 변환시키는 공핍형 포토다이오드를 형성하는 단계; Forming a depletion type photodiode for converting external incident light into an electrical signal on the semiconductor substrate; 상기 반도체 기판의 활성영역 상에 산화막 패턴을 형성하는 단계;Forming an oxide film pattern on an active region of the semiconductor substrate; 상기 전기적 신호를 처리하기 위하여, 상기 포토다이오드의 주변영역의 산화막 패턴 상에 전송 게이트 전극을 형성하는 단계; 및Forming a transfer gate electrode on an oxide pattern of a peripheral region of the photodiode to process the electrical signal; And 상기 포토다이오드 상의 산화막 패턴 및 전송 게이트 전극 상단의 일부를 덮는 PE-SiN 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 CMOS를 갖는 이미지 센서의 제조방법.And forming a PE-SiN pattern covering a portion of an oxide film pattern on the photodiode and an upper portion of a transfer gate electrode. 삭제delete 제6항에 있어서, The method of claim 6, 상기 전송 게이트 전극에 의하여 전송된 전기적 신호를 저장하는 플로팅 확산전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 CMOS를 갖는 이미지 센서의 제조방법.And forming a floating diffusion electrode for storing the electrical signal transmitted by the transfer gate electrode. 제6항에 있어서, The method of claim 6, 상기 포토다이오드의 전기적 신호의 축적상태를 초기상태로 리셋하는 리셋 게이트 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 CMOS를 갖는 이미지 센서의 제조방법.And forming a reset gate electrode for resetting the accumulation state of the electrical signal of the photodiode to an initial state. 제6항에 있어서, The method of claim 6, 상기 게이트 전극의 스페이서는 PE-SiN막을 전면식각하여 형성하는 것을 특징으로 하는 CMOS를 갖는 이미지 센서의 제조방법.The spacer of the gate electrode is a manufacturing method of an image sensor having a CMOS, characterized in that formed by etching the entire PE-SiN film.
KR1020010081961A 2001-12-20 2001-12-20 Image sensor having CMOS and fabrication method thereof KR100752675B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010081961A KR100752675B1 (en) 2001-12-20 2001-12-20 Image sensor having CMOS and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010081961A KR100752675B1 (en) 2001-12-20 2001-12-20 Image sensor having CMOS and fabrication method thereof

Publications (2)

Publication Number Publication Date
KR20030051062A KR20030051062A (en) 2003-06-25
KR100752675B1 true KR100752675B1 (en) 2007-08-29

Family

ID=29576927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010081961A KR100752675B1 (en) 2001-12-20 2001-12-20 Image sensor having CMOS and fabrication method thereof

Country Status (1)

Country Link
KR (1) KR100752675B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741933B1 (en) * 2004-09-21 2007-07-23 동부일렉트로닉스 주식회사 Fabricating Method of CMOS Image Sensor
KR100649000B1 (en) * 2004-12-29 2006-11-27 동부일렉트로닉스 주식회사 Method For Fabricating CMOS Image Sensor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59198755A (en) * 1983-04-27 1984-11-10 Hitachi Ltd Solid-state image pickup element and manufacture thereof
KR20010061355A (en) * 1999-12-28 2001-07-07 박종섭 Image sensor and method for fabrocating the same
KR20010061489A (en) * 1999-12-28 2001-07-07 박종섭 Method for reducing dark current in image sensor
KR20020017747A (en) * 2000-08-31 2002-03-07 박종섭 Method for forming image sensor capable of improving characteristics of photodiode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59198755A (en) * 1983-04-27 1984-11-10 Hitachi Ltd Solid-state image pickup element and manufacture thereof
KR20010061355A (en) * 1999-12-28 2001-07-07 박종섭 Image sensor and method for fabrocating the same
KR20010061489A (en) * 1999-12-28 2001-07-07 박종섭 Method for reducing dark current in image sensor
KR20020017747A (en) * 2000-08-31 2002-03-07 박종섭 Method for forming image sensor capable of improving characteristics of photodiode

Also Published As

Publication number Publication date
KR20030051062A (en) 2003-06-25

Similar Documents

Publication Publication Date Title
JP5318955B2 (en) Shallow trench isolation structure having air gap, CMOS image sensor using the same, and method for manufacturing CMOS image sensor
JP5374980B2 (en) Solid-state imaging device
US7378691B2 (en) Solid-state image sensor
JP5136081B2 (en) Solid-state image sensor
JP2006332124A (en) Solid-state image pickup element and manufacturing method thereof
US20230246043A1 (en) Semiconductor device and imaging apparatus
KR100752675B1 (en) Image sensor having CMOS and fabrication method thereof
US9859329B2 (en) Imaging device manufacturing method
KR20100076257A (en) Semiconductor device and method for manufacturing the same
JP2007141938A (en) Solid-state imaging device and its manufacturing method
JP2011187501A (en) Silicon detector and method of manufacturing silicon detector
JP2006196587A (en) Solid-state image pickup device and manufacturing method thereof
KR100748315B1 (en) Fabricating method of image sensor
JP5365179B2 (en) Solid-state imaging device manufacturing method and solid-state imaging device
KR20040031862A (en) Productivity and Sensitivity Improved Image Sensor
KR100741932B1 (en) Method for manufacturing a cmos image sensor
KR100776126B1 (en) Method for fabricating semiconductor device
JP2013179224A (en) Solid state image pickup element manufacturing method
JP2006210484A (en) Method of manufacturing solid state imaging apparatus
KR100935767B1 (en) Method for Manufacturing Image Sensor
WO2020235281A1 (en) Imaging device and method for manufacturing imaging device
KR100866119B1 (en) Method for forming dual gate electrode
KR20000008283A (en) Solid pickup device and fabricating method of the same
KR20060111792A (en) Forming method of microlens capping layer in image sensor
KR20060111768A (en) Method for deposition of microlens capping layer in image sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100729

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee