KR100752668B1

KR100752668B1 - 광 디스크 드라이버에 관한 최대 예견가능성을 가지는데이터 탐색기, 예견 데이터 탐색 방법 및 프로그램저장장치

Info

Publication number: KR100752668B1
Application number: KR1020060076723A
Authority: KR
Inventors: 선우진호
Original assignee: 삼성전자주식회사
Priority date: 2005-08-15
Filing date: 2006-08-14
Publication date: 2007-08-29
Also published as: KR20070020351A

Abstract

광 디스크 드라이버에 관한 최대 예견가능성을 가지는 데이터 탐색기, 예견 데이터 탐색 방법 및 프로그램 저장장치가 개시된다. 본 발명에 따른 데이터 탐색기는 경계선 함수 발생기, 상기의 경계선 함수 발생기과 신호 교환하는 경계선 결정 유닛, 상기의 경계선 결정 유닛과 신호 교환하는 다음 상태 발생기, 및 상기의 경계선 결정 유닛과 신호 교환하는 샘플 값 발생기를 구비한다. 본 발명에 따른 예견 데이터 탐색 방법은 광 디스크로부터 감지된 픽업 신호를 받는 단계, 상기의 픽업 신호에 상응하는 경계선 함수 값을 제공하는 단계, 상기의 경계선 함수 값을 프로그램 가능한 레지스터의 값과 비교하는 단계, 조합 로직에서 상기의 경계선 함수 값에 상응하는 결정 출력을 생성하는 단계, 상기의 결정 출력에 상응하는 다음 상태와 탐색된 데이터를 생성하는 단계, 상기의 결정 출력에 상응하는 탐색된 샘플 값을 생성하는 단계를 구비한다.

Description

광 디스크 드라이버에 관한 최대 예견가능성을 가지는 데이터 탐색기, 예견 데이터 탐색 방법 및 프로그램 저장장치{A look-ahead maximum-likelihood data detector for optical disk drivers, a method for look-ahead data detection and a program storage device}

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.

도 1은 본 발명에 따른 데이터 탐색기를 가지는 디지털 읽기 채널에 관한 개략적인 블록 다이어그램을 나타낸다.

도 2는 타겟 채널의 그래픽 다이어그램을 나타낸다.

도 3은 타겟 샘플치의 그래픽 다이어그램을 나타낸다.

도 4는 본 발명에 따른 데이터 탐색기의 개략적인 회로 다이어그램을 나타낸다.

도 5는 본 발명에 따른 데이터 탐색기의 개략적인 상태 다이어그램을 나타낸다.

도 6은 5개의 예견-샘플 PR1221 EFM 탐색기에 대한 격자 다이어그램을 나타낸다.

도 7은 상태 변환 경로 표를 나타낸다.

도 8은 P 와 Q 그룹 사이의 모든 쌍에 대한 유클리디안 디스턴스 스쿼어드(Euclidian distance squared) 표를 나타낸다.

도 9는 최소 거리 이벤트에 대한 그래픽 다이어그램을 나타낸다.

도 10은 다른 최소 거리 이벤트에 대한 그래픽 다이어그램을 나타낸다.

도 11은 또 다른 최소 거리 이벤트에 대한 그래픽 다이어그램을 나타낸다.

도 12는 2개의 경계선 함수에 대한 그래픽 다이어그램을 나타낸다.

도 13은 상태 변환 경로 표를 나타낸다.

도 14는 P 와 Q 그룹 사이의 모든 쌍에 대한 유클리안 디스턴스 스퀘어드(Euclian distance squared)의 표를 나타낸다.

도 15는 최소 거리 이벤트에 대한 그래픽 다이어그램을 나타낸다.

도 16은 비(non)-최소 거리 이벤트에 대한 그래픽 다이어그램을 나타낸다.

도 17은 최소 거리 이벤트에 대한 그래픽 다이어그램을 나타낸다.

도 18은 3개의 경계선 함수에 대한 그래픽 다이어그램을 나타낸다.

도 19는 상태 000에서의 결정 로직 변수 (Decision Logic Variable) R0에 대한 공식 표를 나타낸다.

도 20은 상태 111에서의 결정 로직 변수 R7에 대한 공식 표를 나타낸다.

도 21은 상태 000에 대한 탐색기 연산 표를 나타낸다.

도 22는 상태 111에 대한 탐색기 연산 표를 나타낸다.

도 23은 다음(next) 상태 방정식에 관한 개략적인 격자 다이어그램을 나타낸다.

도 24는 탐색기 출력 방정식에 관한 개략적인 격자 다이어그램을 나타낸다.

도 25는 RMS 에러 채널 퀄리티 블록에 대한 탐색된 샘플 값 발생기의 로직 표를 나타낸다.

도 26은 다음 상태와 디코더 출력 발생기에 관한 개략적인 회로 다이어그램을 나타낸다.

도 27은 데이터 슬라이서(Slicer)에 관한 BER 시뮬레이터의 개략적인 회로 다이어그램을 나타낸다.

도 28은 PRML 1221 비터비 탐색기에 관한 BER 시뮬레이터의 개략적인 회로 다이어그램을 나타낸다.

도 29는 본 발명에 따른 데이터 탐색기에 관한 BER 시뮬레이터의 개략적인 회로 다이어그램을 나타낸다.

도 30은 도 27, 28, 29에 관련된, 데이터 슬라이서 PR 12321 대(versus) 비터비 PR 1221 대 상기 실시예 PR 12321에 관한 상기 비교 채널의 BER 대 SNR의 그래픽 다이어그램을 나타내고; 및

도 31은 도 27, 28에 관련된, 데이터 슬라이서 PR 12321 대(versus) 비터비 PR 1221 대 상기 실시예 PR 1221에 관한 상기 비교 채널의 BER 대 SNR의 그래픽 다이어그램을 나타낸다.

본 발명은 디스크 데이터 탐색에 관한 것으로써, 특히, 광 디스크 드라이버에 관한 최대 예견가능성을 가지는 데이터 탐색기에 관한 것이다. 본 발명에 따른 데이터 탐색기는 종래의 비터비 탐색기(Viterbi detector, VD)에 대한 대안으로써 제시된다.

종래의 비터비 탐색기는 광 디스크 드라이브 데이터 탐색에 관한 산업 분야에서 넓게 사용된다. 이는 자기 하드 디스크 드라이브에서 VD가 20년 이상 사용된 검증된 기술이라는 것에 일부 기인한다. 비터비 탐색기의 중요한 결점은 그것의 속도 병목현상이다. 종래의 비터비 탐색기 내에서, 하나의 클럭 사이클 동안에 세 개의 특별한 연산이 수행된다. 그 세 개의 연산은 더하기, 비교, 고르기(add, compare, select; ACS)이다. 상기 속도 병목현상을 개선하기 위해, X-제곱근(예;X=2,4)접근법이 평형 구조에 대하여 클럭의 주파수를 감소시키기 위해서 사용 될 수 있는데, 이는 증가된 하드웨어 다이 사이즈(die size)와 복잡성의 결함을 악화시킨다. 게다가, 비터비 탐색기는 선형 탐색기이기 때문에 비선형 손상을 치유하는 파워(power)가 결여되어 있다. 즉, 종래의 비터비 탐색기의 결정(decision)과 불이익한 점은 그것의 속도, 다이 사이즈, 파워를 포함한다.

본 발명이 이루고자 하는 기술적 과제는 광 디스크 드라이버에 관한 최대 예견가능성을 가지는 데이터 탐색기, 예견 데이터 탐색 방법 및 프로그램 저장장치를 제공하는 데 있다.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 데이터 탐색기는 경계선 함수 발생기, 상기의 경계선 함수 발생기과 신호 교환하는 경계선 결정 유닛, 상기의 경계선 결정 유닛과 신호 교환하는 다음 상태 발생기, 및 상기의 경계선 결정 유닛과 신호 교환하는 샘플 값 발생기를 구비한다.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 예견 데이터 탐색 방법은 광 디스크로부터 감지된 픽업 신호를 받는 단계, 상기의 픽업 신호에 상응하는 경계선 함수 값을 제공하는 단계, 상기의 경계선 함수 값을 프로그램 가능한 레지스터의 값과 비교하는 단계, 조합 로직에서 상기의 경계선 함수 값에 상응하는 결정 출력을 생성하는 단계, 상기의 결정 출력에 상응하는 다음 상태와 탐색된 데이터를 생성하는 단계, 상기의 결정 출력에 상응하는 탐색된 샘플 값을 생성하는 단계를 구비한다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 1에서 나타내었듯이, 디지털 부분-응답-최대-가능성(partial response maximum likelihood ; PRML) 읽기 채널은 참조 번호(100)에 의해 전반적으로 표시된다. 예를 들면, 상기 디지털 PRML 읽기 채널(100)은 광 디스크 드라이브 내에서 사용될 것이고 "탐색기"라 지칭되는 탐색기 블록을 포함한다. 여기서, 탐색기는 종래의 비터비 탐색기(VD)는 아니다.

상기 디지털 읽기 채널(100)은, ADC(analog-to-digital), 상기 ADC와 신호 교환하는 ASYM(asymmetry control), 상기 ASYM과 신호 교환하는 EQ(adaptive equalizer)-이것의 연결신호(taps)는 ErrorGen과 COEFFUP 라는 2개의 추종 블록에 의해 발생 됨( 여기서 ErrorGen은, EQ 내의 연결신호를 업데이트하는 COEFFUP에 제공되는 샘플 에러를 생성한다), 상기 EQ와 신호 교환하는 Detector(data detection)-이것의 타겟 샘플 값은 ErrorGen과 Target Estimator 라는 2개의 추종 블록에 의해 발생 됨, 디지털 데이터 PLL 타이밍 오프셋 생성을 위해 상기 ASYM과 신호 교환하는 DPLL(digital data phase-locked-loop), 디지털 타이밍 오프셋을 아날로그 대응물로 바꾸어 PLL 클럭을 발생시켜 CLKGEN(clock generation ; 이는 전류-제어된 오실레이터가 뒤따르는 상기 PRML 블록에서 사용되는 다양한 클럭을 생성한다)을 구동하기 위해 상기 DPLL과 신호 교환하는 DCO(data signal digitally controlled oscillator), 및 상기 DCO와 신호 교환하는 CLKGEN(clock generation)과 같은 주요 블록을 포함한다(여기서 CLKGEN은 아날로그 전류-제어된 오실레이터를 이용하고 ADC는 CLKGEN과 신호 교환한다).

도 2를 참조하면, 참조 번호(200)에 의해 타겟 채널 크기의 개략도(plot)가 전반적으로 표시되어 있다. 타겟 채널 크기 PR12321, PR3443, PR1221, PR24542 이 설명문에 표시 된 바와 같이 그려져 있다.

도 3을 참조하면, 참조 번호(300)에 의해 PR12321, PR1221에 대한 이퀄라이 제이션(equalization) 후의 타겟 채널 값이 전반적으로 표시되어 있다. 여기서, PR12321를 위해 8 레벨이 주어지고 반면에 PR1221는 5 레벨이 주어진다.

도 4를 참조하면, 참조 번호(400)에 의해 하나의 탐색기 실시예의 탑 레벨 다이어그램이 전반적으로 표시되어 있다. 상기 탐색기(400)는 Gain(증폭기;450), 상기 Gain(450)과 신호 교환하는 BFG(boundary function generator;410), 상기 발생기(410)와 신호 교환하는 Boundary Decisions(결정 로직 변수 발생기;420), 상기 발생기(420)와 신호 교환하는 Next_State와 Detected_Date(다음 상태와 탐색된 데이터; 430), 상기 로직(430)과 신호 교환하는 TSE(target sample estimator;440),상기 로직(430)과 신호 교환하는 NRZ_Gen(NRZI_NRZ 컨버터;460), 상기 증폭기(450) 및 상기 평가기(440)와 신호 교환하는 Chanel_Quality(채널 퀄러티 블록;470)를 포함한다.

도 5를 참조하면, 참조 번호(500)에 의해 PR1221 탐색기 실시예의 상태 다이어그램이 전반적으로 표시되어 있다. 당해 다이어그램에서, 상기 상태는 수학식 1과 같이 정의된다.

Sk = (Pk-3, Pk-2, Pk-1)

여기서 Pk-1은 상기 셋{+1/2, -1/2}의 이전 입력이며, Pk-2는 이전 입력의 이전 입력을 나타낸다.

그리고 상기 출력은 수학식 2와 같이 정의된다.

Ik = (a Pk + b Pk-1 + c Pk-3 + d Pk-4)

여기서 Pk는 입력 {+1/2, -1/2}를 나타내고, a=1 및 b=2이다.

상기 다이어그램(500)내의, (---)로 표시되고 상태를 정의하기 위해서 Pk 기호를 이용하는 상태0 = (-1/2, -1/2, -1/2)에서, 음의 입력 Pk는 -3의 출력 Ik와 상태 변화 없음을 발생시키고, 양의 입력은 -2의 출력과 상태를 상태1로 변화시킨다. 상태1 또는 (--+)에서 양의 입력은 0의 출력과 상태를 상태3으로 변화시킨다. 상태3 또는 (-++)에서 양의 입력은 +2의 출력과 상태를 상태7로 변화시킨다. 상태7 또는 (+++)에서 양의 입력 Pk는 +3의 출력 Ik와 상태 변화 없음을 발생시키고, 음의 입력은 +2의 출력과 상태를 상태6으로 변화시킨다. 상태6 또는 (++-)에서 음의 입력 Pk는 0의 출력 Ik와 상태를 상태4로 변화시킨다. 상태4 또는 (+--)에서 음의 입력 Pk는 -2의 출력과 상태를 상태0으로 변화시킨다.

도 6를 참조하면, 참조 번호(600)에 의해 5개의 예견-샘플을 가지는 PR1221 EFM 탐색기에 대한 격자구조(Trellis)가 전반적으로 표시되어 있다. 상기 격자구조(600)는 상기 출력 Ik와 상기 식 2의 변수인 a 및 b를 가지는 다음 상태(next state)를 보여준다. 따라서 상태0에서, 상태 변화 없음을 위해 -a-b의 출력이 발생되고 상태1에로의 변화를 위해 -b의 출력이 발생된다. 상태4에서, 상태1에로의 변화를 위해 -b의 출력이 발생된다. 상태6에서, 상태4에로의 변화를 위해 0의 출력이 발생된다. 상태1에서, 상태3에로의 변화를 위해 0의 출력이 발생된다. 상태4에서, 상태1에로의 변화를 위해 -b의 출력이 발생된다. 상태3에서, 상태7에로의 변화를 위해 +b의 출력이 발생된다. 상태7에서, 상태 변화 없음을 위해 +a+b의 출력이 발생되고 상태6에로의 변화를 위해 +b의 출력이 발생된다. 당해 그림에서 주의할 것은, 당해 상태를 정의하기 위해 Pk 기호를 이용하여 (-1/2 -1/2 -1/2) 또는 (---)로 표시되었던 상태0과 같은 상태들이, 여기서는 "0"과 "1"의 바이너리 입력 기호를 이용하여 (000)으로 표시 된다는 것이다.

도 7를 참조하면, 참조 번호(700)에 의해 P 및 Q 그룹으로 그룹 지어지는, t=k인 상태0으로부터의 6개의 연속적인 샘플들을 갖는 모든 출력 경로들이 전반적으로 표시되어 있다. 여기서, 상기 P그룹은 t=k+1에 다음 상태0을 경유하는 모든 상기 경로로 구성되며 반면에 상기 Q그룹은 t=k+1에 다음 상태1을 경유하는 모든 상기 경로로 구성된다. 따라서, 다음 상태0을 경유하는 상태0으로부터의 상기 6개의 출력들은 항상 -3으로 시작하며 이는 다음 상태0의 출력이기 때문이고, 또한 9개의 가능한 변이를 포함한다. 다음 상태1을 경유하는 상태0으로부터의 상기 6개의 출력들은 항상 -2로 시작하며 이는 다음 상태1의 출력이기 때문이고, 또한 4개의 가능한 변이를 포함한다.

도 8을 참조하면, 참조 번호(800)에 의해 P 와 Q 그룹 사이의 모든 쌍에 대한 유클리디안 디스턴스 스쿼어드(Euclidian distance squared)가 전반적으로 표시되어 있다. 여기서, 모든 Q 경로에 대한 P5에서 P9까지는 신호 변환 탐색에 관련된 경계선 함수를 생성하는 것으로 간주되며, Yk는 상기 탐색기에 대입되는 실제 샘플 값이며 반면에 Ik는 상기 타겟 샘플 값이다.

Fa=y0+2y1+2y2+y3; A=(Fa<=0)

Fb=y0+2y1+2y2-2y4-2y5; B=(Fb<=-2.5)

예를 들어, 상기 P5와 Q1 사이의 EDS(Euclidian distance squared)는, EDS(P5,Q1)=EDS([-3-3-2-0+2+2],[-2-0+2+2+0-2])=1+9+16+4+4+16 =50. 상기 P7와 Q2 사이의 EDS(Euclidian distance squared)는, EDS(P7, Q7)=EDS([-3-2-0+2+2+0],[-2-0+2+3+2+0])=1+4+4+1+0+0 =10 이며, 이는 어떤 P와 Q의 쌍이 더 낮은 값을 생성하지 못하므로 최소 거리 이벤트가 될 것이다.

도 9를 참조하면, 참조 번호(900)에 의해 상태000에서의 양의 변환 탐색 이벤트에 관련된 최소 거리 이벤트가 전반적으로 표시되어 있다. 이 이벤트는 P7(그림에서 "O")과 Q2(그림에서 "X")를 포함한다. 이 이벤트에서 상기 경계선 선형 함수 Fa는, Fa<=0로 정의 되는 A에 대한 결정 로직 뿐만 아니라 식. 3에 의하여 유도된다. 만약 A가 참이라면, P7은 Q2보다 위로서 선택되며, 이는 다음 상태가 001보다 위인 000이 되고 t=k에서 상응하는 타겟 샘플 값이 -2보다 위인 -3이 될 것이라는 의미이다. 상기 결정 로직 변수는 수학식 5 또는 수학식 6과 같이 정의 되며:

C={Error2(P7) <= Error2(Q2)}

또는

(y0+3)2+(y1+2)2+(y2+0)2+(y3-2)2 <=

(y0+2)2+(y1+0)2+(y2-2)2+(y3-3)2

상기 경계선 함수 Fa는 A=(Fa<=0)와, 식. 3에 의해 정의 된다. 따라서 A가 참이라며, 다음 상태는 0이며 샘플 값은 -3이 되고; 그렇지 않으면 다음 상태는 1이며 샘플 값은 -2이다.

도 10을 참조하면, 참조 번호(1000)에 의해 상태000에서의 양의 변환 탐색 이벤트에 관련된, 또 다른 최소 거리 이벤트가 전반적으로 표시되어 있다. 이 이벤트는 P9(그림에서 "O")과 Q4(그림에서 "X")를 포함한다. 상기에서 논한 바와 같은 P7과 Q2 쌍에서처럼, 이 이벤트는 같은 경계선 함수 Fa와 같은 결정 로직 A가 유도 되며 이는 P8과 Q3 쌍에도 해당된다.

도 11을 참조하면, 참조 번호(1100)에 의해 상태000에서의 양의 변환 탐색 이벤트에 관련된, 또 다른 최소 거리 이벤트가 전반적으로 표시되어 있다. 이 이벤트는 P7(그림에서 "O")과 Q1(그림에서 "X")를 포함한다. 이 이벤트는 새로운 경계선 Fb와 새로운 결정 로직 B를 생성한다. 상기 새로운 결정 로직 변수는 수학식 7과 같이 정의된다.

B={Error2(P7) <= Error2(Q1)}

상기의 새로운 경계선 함수와 로직은 수학식 4로부터 유도되어, 수학식 8과 같이 표현된다.

Fb= y0+2y1+2y2-2y4 -2y5 <=-2.5

여기서 B=(Fb<=-2.5)

따라서 만약 B가 참이나 "1"이면, 다음 상태는 0이고 샘플 값은 -3이다. 만약 B가 거짓이거나 "0"이면, 다음 상태는 1이고 샘플 값은 -2이다.

도 12를 참조하면, 참조 번호(1200)에 의해 상기 2개의 경계선 함수 Fa와 Fb가 전반적으로 표시되어 있으며, 여기서 Y축은 (y0 + 2y1+2y2 + y3) 의 임펄스 응답이고 X축은 (y3 -2y4 -2y5) 의 인핸서(enhancer)이다. 상기 P5, P6, P7, P8과 P9의 점들은 아래 부분에 포함된 반면에, 상기 Q1, Q2, Q3과 Q4는 윗부분에 포함되어 있다. 양의 변환 체크에 대한 상기 경계선 그림은 Fa = (Y=0) 과 Fb = (Y = -X - 2.5)를 이용한다. 여기서, 이러한 2개의 함수들은 P5부터 P9까지의 그룹으로부터 Q 그룹을 분리하는 데 최적의 경계선을 제시함을 알 수 있다.

도 13을 참조하면, 참조 번호(1300)에 의해 t=k에서 상태000으로부터의 모든 경로(P와 Q 로 그룹 지워짐)가 전반적으로 표시된다. 이것은 도 7과 유사 하지만, 여기서는 5개 대신에 6개의 예견 샘플이 사용된다. P그룹은 다음 상태0응 경유하는 경로들로 구성되는, 반면에 Q그룹은 다음 상태1을 경유하는 경로들로 구성되며, 각각은 7개의 전체 샘플들 위에 있다. 1개의 여분의 예견-샘플은 상기 신호의 아래 부분 외곽선과 관련된 디코딩 샘플의 신뢰성을 향상시키기 위함이며, 이는 모든 Q 경로에 관한 P1에서 P6까지의 경로들을 포함한다. 모든 P그룹은 t=k+1에서 상태000을 경유하는 모든 경로로 구성되며, 반면에 Q그룹은 t=k+1에서 상태00을 경유하는 모든 경로로 구성된다.

도 14를 참조하면, 참조 번호(1400)에 의해 P 와 Q 그룹 사이의 모든 쌍에 대한 유클리디안 디스턴스 스쿼어드(Euclidian distance squared)가 전반적으로 표 시되어 있다. 여기서, 모든 Q 경로에 대한 P1에서 P6까지는 신호의 아래 부분 외곽선 샘플과 관련된 경계선 함수를 생성하는 것으로 간주된다. 상기 쌍 P1/Q1, P2/Q2, P5/Q5와 P6/Q6 각각은 72보다 작은 거리 값을 생성하는 다른 P와 Q의 쌍이 없는 것으로 여겨지므로, 최소 거리 경과이다. P1/Q1와 P2/Q2에 대한 상기 로직은 D로 정의 되며, 반면에 P5/Q5와 P6/Q6에 대한 상기 로직은 F로 정의 된다.

도 15를 참조하면, 참조 번호(1500)에 의해 상태000에서의 신호 아래 부분 외곽선 탐색 이벤트에 관련된 최소 거리 이벤트가 전반적으로 표시되어 있다. 이 이벤트는 P1(그림에서 "O")과 Q1(그림에서 "X")를 포함한다. 이 이벤트에서 상기 경계선 선형 함수 Fd는, Fd<=0로 정의 되는 D에 대한 결정 로직도 포함하여 유도된다. 만약 D가 참이라면, P1은 Q1보다 위로서 선택되며, 이는 다음 상태가 001보다 위인 000이 되고 t=k에서 상응하는 타겟 샘플 값은 -2보다 위인 -3이 될 것이라는 의미이다. 여기서, 상기 아래 부분 외곽선 체크는 상기 결정 로직 변수를 수학식 9와 같이 나타낸다.

D={Error2(P1) <= Error2(Q1)}

그리고, 상기 경계선 함수를 수학식 10과 같이 정의한다.

Fd= y0+3y1+5y2+5y3 +3y4+y5 <=-19

여기서 D=(Fd<=-19)

도 16을 참조하면, 참조 번호(1600)에 의해 상태000에서의 아래 부분 외곽선 탐색에 관련된 비(non)최소 거리 이벤트가 전반적으로 표시되어 있다. 이 이벤트는 P4(그림에서 "O")과 Q3(그림에서 "X")를 포함한다. 상기 이벤트는 비(non)최소 거리 이벤트이며 이는 당해 거리 수치가 103으로서 최소 거리 수치인 70보다 크기 때문이다. 이 이벤트에서 상기 경계선 선형 함수 Fe는, Fe<=0로 정의 되는 E에 대한 결정 로직도 포함하여 유도된다. 만약 E가 참이라면, P4은 Q3보다 위로서 선택되며, 이는 다음 상태가 001보다 위인 000이 되고 t=k에서 상응하는 타겟 샘플 값이 -2보다 위인 -3이 될 것이라는 의미이다. 여기서, 상기 아래 부분 외곽선 체크는 상기 결정 로직 변수를 수학식 11과 같이 정의 한다.

E={Error2(P4) <= Error2(Q3)}

그리고 상기 경계선 함수를 수학식 12와 같이 정의한다.

Fe= y0+3y1+5y2+5y3 +3y4+y5-y5-4y6 <=-9.5

여기서 D=(Fe<=-9.5)

도 17을 참조하면, 참조 번호(1700)에 의해 상태000에서의 아래 부분 외곽선 탐색에 관련된 최소 거리 이벤트가 전반적으로 표시되어 있다. 이 이벤트는 P6(그림에서 "O")과 Q6(그림에서 "X")를 포함한다. 이 이벤트에서 상기 경계선 선형 함수 Ff는, Ff<=0로 정의 되는 F에 대한 결정 로직도 포함하여 유도된다. 만약 F가 참이라면, P6은 Q6보다 위로서 선택되며, 이는 다음 상태가 001보다 위인 000이 되고 t=k에서 상응하는 타겟 샘플 값이 -2보다 위인 -3이 될 것이라는 의미이다. 여 기서, 상기 아래 부분 외곽선 체크는 상기 결정 로직 변수를 수학식 13과 같이 나타낸다.

F={Error2(P6) <= Error2(Q6)}

그리고 상기 경계선 함수를 수학식 14와 같이 나타낸다.

Ff= y0+3y1+5y2+5y3 +3y4+y5 <=0

여기서 F=(Ff<=0)

도 18을 참조하면, 참조 번호(1800)에 의해 상기 3개의 경계선 함수 Fd, Fe와 Ff가 전반적으로 표시되어 있으며, 여기서 Y축은 (y0 + 3y1+5y2 + 5y3+3y4+y5) 의 타겟 아래 부분 형상이고 X축은 (-y3 -y4 +y5+4y6) 의 인핸서(enhancer)이다. 여기서, 이러한 3개의 함수들은 P1부터 P6까지의 그룹으로부터 Q 그룹을 분리하는 데 최적의 경계선을 제시함을 알 수 있다. 상기 경계선 로직 변수는 수학식 15로 표현된다.

C=D+E*F

만약 C가 "1"이거나 참이라면, P1, P2, P3, P4, P5와 P6은 Q 그룹 위에 선택된다.

도 19를 참조하면, 참조 번호(1900)에 의해 상태000에서의 결정 로직 변수 R0가 전반적으로 표시된다. 상태0 에서의 상기 결정 로직 변수 R0는 px(=3), pm(=2), z(=0), nm(=-2) 와 nx(=-3)의 상기 타겟 샘플의 평가치를 이용하고, 이는 도 1내의 수학식 16 내지 수학식 22에 따른 타겟 평가기 블록에 의해 발생된다.

R0=A0*B0 + C0

A0= (|y0-nx|+|y1-nm|+|y2-z|+|y3-pm| <=

|y0-nm|+|y1-z|+|y2-pm|+|y3-px|)

B0= (|y0-nx|+|y1-nm|+|y2-z|+|y4-pm|+|y5-z| <=

|y0-nm|+|y1-z|+|y2-pm|+|y4-z|+|y5-nm| )

C0= D0 + E0*F0

D0=(|y0-nx|+|y1-nx|+|y2-nx|+|y3-nx|+|y4-nx|+|y5-nx| <= |y0-nm|+|y1-z|+|y2-pm|+|y3-pm|+|y4-z|+|y5-nm|)

E0=(|y0-nx|+|y1-nx|+|y2-nx|+|y3-nx|+|y4-nm|+|y6-pm| <=

|y0 nm|+|y1-z|+|y2-pm|+|y3-px|+|y4-pm|+|y6-nm|)

F0=( |y0 nx|+|y1-nx|+|y2-nx|+|y3-nm|+|y4-z|+|y5-pm| <=

|y0 nm|+|y1-z|+|y2-pm|+|y3-px|+|y4-px|+ |y5-px|)

도 20을 참조하면, 참조 번호(2000)에 의해 상태111에서의 결정 로직 변수 R7가 전반적으로 표시된다. 상태7 에서의 상기 결정 로직 변수 R7은 px(=3), pm(=2), z(=0), nm(=-2) 와 nx(=-3)의 상기 타겟 샘플의 평가치를 이용하고, 이는 도 1내의 수학식 23 내지 수학식 29로 표현되는 VLA 블록에 의해 발생된다.

R7=A7*B7 + C7

A7= (|y0-px|+ |y1-pm|+|y2-z|+ |y3-nm| <=

|y0-pm|+|y1-z|+ |y2-nm|+|y3-nx|)

B7= (|y0-px|+ |y1-pm|+|y2-z|+ |y4-nm|+|y5-z| <=

|y0-pm|+|y1-z|+ |y2-nm|+|y4-z|+ |y5-pm| )

C7= D7 + E7*F7

D7=( |y0-px|+|y1-px|+|y2-px|+|y3-px|+|y4-px|+|y5-px| <=

|y0-pm|+|y1-z|+|y2-nm| +|y3-nm| +|y4-z|+|y5-pm|)

E7=( |y0-px|+|y1-px|+|y2-px|+|y3-px|+|y4-pm|+|y6-nm| <=

|y0-pm|+|y1-z|+|y2-nm| +|y3-nx| +|y4-nm|+|y6-pm|)

F7=( |y0-px|+|y1-px|+|y2-px|+|y3-pm|+|y4-z|+|y5-nm| <=

|y0-pm|+ |y1-z|+|y2-nm|+|y3-nx|+|y4-nx|+|y5-nx|)

도 21을 참조하면, 참조 번호(2100)에 의해 상태000에서의 탐색기 연산이 전반적으로 표시된다. 여기서, 2개의 양의 전환 체크 A0와 B0에 대한 경계선 함수는 아래 부분 외곽선 체크 C0에 대한 경계선 함수와 함께 정의된다. 상기 결정 로직 변수는 수학식 30과 같이 표현된다.

R0=A0*B0+C0

상기 다음 상태는 만약 R0가 참이라면 상태0 = 000이며, 또는 R0가 참이 아니라면 상태1 = 001이다. 상기 탐색된 샘플 값은 만약 R0가 참이라면 -3이며, 또는 R0가 참이 아니라면 -2이다.

도 22를 참조하면, 참조 번호(2200)에 의해 상태111에서의 탐색기 연산이 전반적으로 표시된다. 여기서, 2개의 음의 전환 체크 A7와 B7에 대한 경계선 함수는 아래 부분 외곽선 체크 C7에 대한 경계선 함수와 함께 정의된다. 상기 결정 로직 변수는 수학식 31과 같이 표현된다.

R7=A7*B7+C7

상기 다음 상태는 만약 R7가 참이라면 상태7 = 111이며, 또는 R7가 참이 아 니라면 상태6 = 100이다. 상기 탐색된 샘플 값은 만약 R7가 참이라면 3이며, 또는 R7가 참이 아니라면 2이다. 상기 탐색기 출력은 만약 R7가 참이라면 0이며, 또는 R7가 참이 아니라면 1이다.

도 23을 참조하면, 참조 번호(2300)에 의해 다음 상태 방정식에 관한 변환 다이어그램이 전반적으로 표시된다. 여기서, 현재 상태는 (a0, b0, c0)로 정의 되는 반면에 다음 상태는 (a1, b1, c1)이다. 도 5에서 우리는 상기 상태를 (pk-3, pk-2, pk-1)로 정의 하였으므로 a1과 b1은 a0와 b0에서 각각 이동 된 것이며, 반면에 c1은 아래에 보이는 바와 같이 결정과 현재 상태에 의존한다. 따라서 상기 다음 상태 방정식은 수학식 32 내지 수학식 34로 표현된다.

a1= (~b0)

b1= (~b0)

c1= (~b0) +(~R0)(~a0)(~c0) +(~a0)( b0)+(~b0)(c0) +R7(a0)(c0)

도 24을 참조하면, 참조 번호(2400)에 의해 탐색기 출력 방정식에 관한 변환 다이어그램이 전반적으로 표시된다. 상기 탐색기 출력 방정식은 수학식 35로 표현된다.

D0 = (a0) (b0) (~c0) + ( ~a0) ( ~b0) ( c0)

도 25를 참조하면, 참조 번호(2500)에 의해 RMS 에러 채널 퀄러티 블록에 관한 탐색된 샘플 값 발생기가 전반적으로 표시된다. 여기서, 상기 좌측 열의 샘플 값 탐색에 대한 로직은 우측 열의 샘플 값에 대응한다.

도 26을 참조하면, 참조 번호(2600)에 의해 다음 상태와 디코더 출력 발생기가 전반적으로 표시된다. 상기 발생기(2600)는 클럭 레지스터(2618)뿐만 아니라 입력 레지스터(2610, 2620, 2614, 2616)들 포함한다. 상기 발생기는 또한 로직 AND 연산자들(2620, 2622, 2624, 2626, 2628, 2630, 2642, 2644)과 로직 OR 연산자들(2632, 2646)을 포함한다. 이는 플립플롭들(2634, 2636, 2638, 2640)을 더 포함한다. 게다가, 상기 발생기는 13개의 출력 레지스터들(2648, 2650, 2652, 2654, 2656, 2658, 2660, 2662, 2664, 2666, 2668, 2670, 2672)을 가진다.

상기 입력 레지스터(2610)는 상기 AND 연산자(2624)와 10번째 출력 레지스터(2666)와 신호 교환하도록 연결된다. 상기 입력 레지스터(2612)는 상기 AND 연산자(2626)와 11번째 출력 레지스터(2668)와 신호 교환하도록 연결된다. 상기 입력 레지스터(2614)는 상기 AND 연산자(2628)와 12번째 출력 레지스터(2670)와 신호 교환하도록 연결된다. 상기 입력 레지스터(2616)는 상기 AND 연산자(2630)와 13번째 출력 레지스터(2672)와 신호 교환하도록 연결된다. 상기 AND 연산자(2620, 2622, 2624, 2626, 2628, 2630) 각각은 상기 OR 연산자(2632)와 신호 교환하도록 연결된다. 순서대로, 상기 OR 연산자(2632)는 플립플롭(2634)의 D 입력에 신호 교환하도록 연결된다.

상기 플립플롭(2634)은 d0를 공급하기 위한 8번째 출력 레지스터(2662)와 신 호 교환하도록 연결된 d0 출력을 가지고, NOT d0를 공급하기 위한 9번째 출력 레지스터(2664)와 신호 교환하도록 연결된 NOT d0 출력을 가진다. 상기 플립플롭(2636)은 c0를 공급하기 위한 6번째 출력 레지스터(2658)와 신호 교환하도록 연결되고, 플립플롭(2638)의 D 입력에 신호 교환하도록 연결되며, AND 연산자(2644)와 신호 교환하도록 연결된 c0 출력을 가진다. 상기 플립플롭(2636)은 상기 AND 연산자들(2642, 2620)과 신호 교환하도록 연결되고, NOT c0를 공급하기 위한 7번째 출력 레지스터와 신호 교환하도록 연결되는 NOT c0 출력을 가진다. 상기 플립플롭(2638)은 b0를 공급하기 위한 3번째 출력 레지스터(2652)와 신호 교환하도록 연결되고, 플립플롭(2640)의 D 입력에 신호 교환하도록 연결되며, AND 연산자들(2644, 2628)과 신호 교환하도록 연결된 b0 출력을 가진다. 상기 플립플롭(2638)은 상기 AND 연산자들(2642, 2630, 2622)과 신호 교환하도록 연결되고, NOT b0를 공급하기 위한 4번째 출력 레지스터(2654)와 신호 교환하도록 연결되는 NOT b0 출력을 가진다. 상기 플립플롭(2640)은 AND 연산자들(2644, 2624, 2630)과 신호 교환하도록 연결되고, a0를 공급하기 위한 1번째 출력 레지스터(2648)와 신호 교환하도록 연결된 a0 출력을 가진다. 상기 플립플롭(2640)은 상기 AND 연산자들(2642, 2628, 2626)과 신호 교환하도록 연결되고, NOT a0를 공급하기 위한 2번째 출력 레지스터(2650)와 신호 교환하도록 연결되는 NOT a0 출력을 가진다.

상기 AND 연산자들(2642, 2644)들은 상기 OR 연산자(2646)와 신호 교환하도록 연결되며, 순서대로 이는 det_data를 공급하는 5번째 출력 레지스터와 신호 교한하도록 연결된다.

도 27을 참조하면, 참조 번호(2700)에 의해 데이터 슬라이서(Slicer)에 대한 BER 시뮬레이터 모델이 전반적으로 표시된다. 상기 모델(2700)은 암호화된 쓰기 데이터를 발생시키는 DFE(digital front end) 블록(2710)을 포함한다. 상기 DFE 블록(2710)은 미디어에서의 신호를 시뮬레이션하기 위한 채널 시뮬레이터 블록(2712)과 신호 교환하도록 연결되어 있다. 상기 채널 블록(2712)은 FIR(finite impulse response) 이퀄라이제이션(equalization)을 구현하기 위한 이퀄라이져 블록(2714)과 신호 교환하도록 연결되어 있다. 순서대로, 상기 이퀄라이져 블록(2714)은 슬라이서 블록(2716)과 신호 교환하도록 연결되어 있다. 상기 슬라이서 블록(2716)은 에러 비트의 수(2720), BER(2722), 읽은 비트의 수(2724), 에러 위치(2726) 등을 표시할 뿐만 아니라 비트 에러 율을 측정하는 BER(bit error rate) 블록(2718)과 신호 교환하도록 연결되어 있다. 상기 모델(2700)은 노이즈 발생 블록(2728)을 더 포함하는데, 이는 이퀄라이제이션하기 전의 SNR(signal-to-noise-ratio)신호의 출력(2732)을 제공하는 SNR 블록(2730)과 신호 교환하도록 연결되어 있다.

도 28을 참조하면, 참조 번호(2800)에 의해 PRML 1221 비터비 탐색기에 대한 BER 시뮬레이터 모델이 전반적으로 표시된다. 상기 모델(2800)은 암호화된 쓰기 데이터를 발생시키는 DFE(digital front end) 블록(2810)을 포함한다. 상기 DFE 블록(2810)은 미디어에서의 신호를 시뮬레이션하기 위한 채널 시뮬레이터 블록(2812)과 신호 교환하도록 연결되어 있다. 상기 채널 블록(2812)은 PR 1221 이퀄라이제이션(equalization)을 구현하기 위한 이퀄라이져 블록(2814)과 신호 교환하도록 연결되어 있다. 순서대로, 상기 이퀄라이져 블록(2814)은 비터비 탐색기 블록(2816)과 신호 교환하도록 연결되어 있다. 상기 비터비 블록은 에러 비트의 수(2820), BER(2822), 읽은 비트의 수(2824), 에러 위치(2826) 등을 표시할 뿐만 아니라 비트 에러 율을 측정하는 BER(bit error rate) 블록(2818)과 신호 교환하도록 연결되어 있다. 상기 모델(2800)은 노이즈 발생 블록(2828)을 더 포함하는데, 이는 이퀄라이제이션하기 전의 SNR (signal-to-noise-ratio)신호의 출력(2832)을 제공하는 SNR 블록(2830)과 신호 교환하도록 연결되어 있다.

도 29을 참조하면, 참조 번호(2900)에 의해 당해 개시의 실시예인 PR12321 예견 최대-가능성 데이터 탐색기에 대한 BER 시뮬레이터 모델이 전반적으로 표시된다. 상기 모델(2900)은 암호화된 쓰기 데이터를 발생시키는 DFE(digital front end) 블록(2910)을 포함한다. 상기 DFE 블록(2910)은 미디어에서의 신호를 시뮬레이션하기 위한 채널 시뮬레이터 블록(2912)과 신호 교환하도록 연결되어 있다. 상기 채널 블록(2912)은 PR 12321 이퀄라이제이션(equalization)을 구현하기 위한 이퀄라이져 블록(2914)과 신호 교환하도록 연결되어 있다. 순서대로, 상기 이퀄라이져 블록(2914)은 예견 탐색기(LAD) 블록(2916)과 신호 교환하도록 연결되어 있다. 상기 LAD 블록은 에러 비트의 수(2920), BER(2922), 읽은 비트의 수(2924), 에러 위치(2926) 등을 표시할 뿐만 아니라 비트 에러 율을 측정하는 BER(bit error rate) 블록(2918)과 신호 교환하도록 연결되어 있다. 상기 모델(2900)은 노이즈 발생 블록(2928)을 더 포함하는데, 이는 이퀄라이제이션하기 전의 SNR (signal-to-noise-ratio)신호의 출력(2932)을 제공하는 SNR 블록(2930)과 신호 교환하도록 연결되어 있다.

도 30을 참조하면, 참조 번호(3000)에 의해 데이터 슬라이서 PR 12321, 비터비 PRML-VD 1221, 당해 개시의 실시예인 LAD 12321에 대한 비교 채널들의 BER 대(vs) SNR 개요도가 전반적으로 표시된다.

도 31을 참조하면, 참조 번호(3100)에 의해 데이터 슬라이서 PR 12321, 비터비 PRML-VD 1221, 당해 개시의 실시예인 PRML-LAD 1221에 대한 비교 채널들의 BER 대(vs) SNR 개요도가 전반적으로 표시된다.

상기 게이트 카운트 감소에 추가하여, 상기의 탐색기 출력은 상기 VD에서의 디레이(delay) 시간 대신에 현재 시간에 발생되므로 상기 타겟 샘플 값도 현재 시간에 발생하게 된다. 이러한 타겟 샘플 값은 RMS(root-mean-square) 샘플 에러 값을 발생시키는데 이용되고, 순서적으로 이것은 당해 채널의 표시기로서 이용되며, 여기서 그러한 표시기는 일반적으로 채널 퀄러티(channel quality)로 호칭된다. 이러한 타겟 샘플 값의 다른 응용물은 NPML(Noise Predictive Maximum Likelihood)을 위한 것이며, 여기에서는 작은 수렴 시간을 갖는 상기 NPML내의 연결신호(taps)를 적응적으로 만들기 위해서 정확한 샘플 에러가 필요하다.

본 발명에 따른 실시예 내의 상기 탐색 결정(detection decision)은 입력 신호의 물리적 형태에 기초하며 반면에 상기 VD는 그러하지 아니한다.

본 발명에 따른 실시예의 결정 기준은 탑(top) 외곽선과 아래 부분 외곽선의 형태뿐만 아니라 신호 변환, 양 또는 음인지의 여부 등과 같은 신호 특성에 관련된다. 이러한 방법으로, 상기 신호 형태와 관련된 탐색기 에러의 원인을 쉽게 추적할 수 있다. 예를 들어 만약 탐색기 에러로 귀결되는, 상기의 양의 변환과 관련된 기 준이 결핍되면, 결정 경계선 한계를 바꿈으로서 상기의 상응하는 탐색 로직을 쉽게 최적화할 수 있다.

이는 본 발명에 따른 실시예가 비선형 손상을 치유하는 것이 가능함을 암시하며, 이러한 것은 선형 탐색기인 VD에 있어서는 불가능하다. 추가적으로, 당해 실시예는, ACS(Add-Compare-Select) 연산이 하나의 사이클 내에서 수행되어야 하는 상기 선행 기술 VD에 고유한 속도 병목 현상을 극복한다.

본 발명에 따른 실시예 내에서, 상기 더하기와 비교(Add, Compare) 연산은 불균형 디자인 방정식의 개념으로 표현되며, 이는 간단한 조합 로직으로서 즉시 구현 될 수 있다. 상기 선택(Select) 연산은 하나의 클럭 사이클 내에 수행되어야 할 단 하나의 연산이며, 이는 2 단계 로직이다. 따라서 속도 병목 현상이 존재하지 아니하고, 이것은 본 발명에 따른 실시예를, 상기 DVD에 비해 신호 대역폭이 훨씬 넓은 블루 레이(Blue ray) 응용물에 적합하게 만들어 준다. 그러므로 당해 실시예는, 블루 레이저를 채택한 드라이브에 관한 BD(blue ray)와 HD DVD(High Definition DVD) 포맷 모두에 응용될 수 있다.

이러한 디자인 방정식을 구동하는 데에 이용되는 순서는 아래와 같다: 자신으로부터 출발하는 두개의 가지를 갖는 t=k에서의 상태(state)를 찾는다. t=k+1에서의 2개의 다음 상태 중 하나에서 출발하는 경로들의 그룹과 t=k+1에서의 2개의 다음 상태 중 나머지 하나에서 출발하는 경로들의 그룹이 비교된다. 최소 유클리디안 거리를 갖는 한 쌍의 경로가 보관되고 어떤 그룹(또는 다음 상태)이 선택되어야 하는지에 대한 조건이 불균형 방정식으로서 획득된다. 이러한 방법으로, 상기 S(select) 연산만이 하나의 클럭 사이클 동안에 수행될 필요가 있고, 반면에 상기 사이클의 외부에서 더하기와 비교(Add, Compare) 연산은 연역적으로 조합 로직 내에서 수행된다. 유사하게, 상기와 같은 순서가 다음 샘플 시간으로 떠나가는 2개의 가지를 가지는 다른 상태에 반복된다.

본 발명에 따른 실시예는 하드 디스크는 아니지만 반면에 광 디스크는 상호 교환 가능한 미디어라는 사실을 나타낸다. 이러한 상호 교환 가능한 특색은 CD, DVD, HD DVD, BD와 같이 주어진 미디어에 대해 인코딩 구조가 한 번 고정되면, 디코딩은 반드시 그러한 고정된 인코딩 구조를 위해 디자인 되어야 함을 의미한다. 반면 고정된 미디어를 포함하는 하부시스템으로서 상기 하드 디스크 드라이브는, 인코딩과 디코딩 구조의 최적 조합을 선택할 자유를 가진다.

예를 들면, CD와 DVD는 EFM(eight-to-fourteen modulation)과 EFM+라 불리는 인코딩 구조를 각각 이용하고, BD는 (1,7)PP라 불리는 인코딩 구조를 이용한다. 그러한 인코더들은 (d, k) RLL (Run Length Limited)라 불리고 여기서 그들은 d??0라는 공통 특색을 갖는다. CD와 DVD는 d=2인 반면 HD-DVD와 BD는 d=1이다.

본 발명에 따른 실시예는 d??0라는 상기 인코딩 제한을 이용하며 이는 상기 사이클의 외부에서 행해지는 AC(Add-Compare) 연산 프로세스를 촉진하는 상태 다이어그램은 단순화한다. d??0 이라는 제한에 기인하여, 상기 ACS 연산에 필요한 상태의 숫자가 실질적으로 감소한다.

종래의 VD에서는 주어진 샘플 시간에, 상기의 ACS는 각각의 상태에서 수행되며 이는 하나의 샘플 시간 전으로부터 그곳에 도착하는 2개의 가지를 가진다. 상 기 ACS 후에 각각의 상태에는 하나의 잔존 경로가 남겨지며, 이는 경로 메모리에 저장되어져야 한다. 상기 경로 메모리의 길이는 채널 메모리에 의존적인데, 이것은 DVD에서 BD로 갈수록 BD에서의 면적밀도(areal density)가 증가 하므로 늘어나게 된다. 즉, BD는 방사적인 TPI(tracks per inch)와 트랙내의 BPI(bits per inch)가 DVD에 비해 더 크며, 여기서 둘의 곱은 상기 면적밀도를 나타낸다. 예를 들면, DVD의 전형적인 경로 메모리는 8*24 배열 D-FFs(D-type flip-flops)이고, 이는 다이 에어리어(die area)를 차지하며 활성 전력은 소모하는 클럭화가 되어야한다.

선행기술인 VD와는 다르게, 본 발명에 따른 실시예는 과거 샘플 대신에 미래 샘플을 사용한다. 따라서 주어진 샘플 시간에, 상기 미래 샘플 시간에서의 모든 경로들이 고려되며, 이것들은 현재 시간의 당해 상태에서 출발하는(VD에서는 도착하는) 2개의 가지들의 각각에 연결된다. 본 발명에 따른 실시예는 미래 샘플을 사용하므로, LAD(look-ahead)라 호칭된다. 그러므로 현재 시간에, 경로 메모리의 필요 없이도 상기 출력은 유용하게 된다.

본 발명에 따른 실시예는 광 디스크 시스템에서 이용 가능한 방법과 장치를 포함하며, 이는 최소 하드웨어 복잡성으로서 이퀄라이제이션을 하기위해 고차원의 다항식을 사용하여 노이즈의 증가를 최소화하는 경계선 결정(boundary decision)에 기반을 둔 예견 탐색 기술을 채용한다.

설명을 위해서, 예시 디지털 재생 시스템이 서술되고 이는 여기에서 개시된 하나 또는 하나 이상의 실시예를 반영한다. 상기 디지털 재생 시스템은 데이터, 오디오, 비디오와 그것들의 조합을 포함하는 CD, DVD, BD와 같은 광 디스크의 재생을 허용한다.

상기 디지털 재생 시스템은 광 디스크, 광 디스크를 회전시키는 광 디스크 모터, 디스크 모터의 속도를 제어하는 서보 드라이버, 광 디스크 위에 저장된 정보를 감지하고 거기에 대응하는 신호를 발생시키는 OPU(optical pickup unit)를 포함한다. CD의 경우에서, 광 디스크 상의 정보는 구멍 형태 내에 있다. 상기의 OPU는 광 디스크 상의 구멍들을 감지하기 위해서, 전형적으로는 레이저( 예; 1개의 빔, 3개의 빔 등), 회로 소자를 포함한다. 상기 CD상의 구멍들의 배열은 DVD와 BD 상의 표시들의 배열과는 다르다. 결과적으로, 상기의 OPU는 상기의 광 디스크 상의 구멍과 표시의 서로 다른 배열을 감지할 수 있다.

상기의 OPU는 읽기 채널과 연결되며 픽업 신호를 그 읽기 채널에 공급한다. 하나의 실시예 내에서, 상기 픽업 신호는 아날로그 신호이다. 상기 읽기 채널은 다른 구성품 중에서, 이퀄라이저와 데이터 슬라이서 탐색기와 클럭 복구 블록을 포함한다. 상기 클럭 복구 블록은 일반적으로 PLL(phase lock loop)이며, 이는 상기 픽업 신호로부터 클럭 신호를 복구한다. 상기의 복구된 클럭 신호는 상기의 데이터 탐색기에 보내진다. 상기의 이퀄라이저는 노이즈를 최소화하는 반면에 픽업 신호를 증가시키고, 상기의 데이터 탐색기는 신호 송달된 데이터를 포함하는 신호변환들을 탐지하고 디지털 데이터 스트림(digital data stream)을 발생시킨다.

상기 데이터 탐색기의 출력은 DSP(digital signal processor)에 연결되며, 이는 다른 것들 사이에서 신호 처리 기능을 제공한다. 상기 DSP는 상기 신호를 CD, DVD, BD와 호환 가능한 포맷과 유사한 다른 포맷으로 처리할 수 있다. 더 상세 히는 DVD와 BD에 대해서 상기 DSP는 동기화, 데이터의 복조(demodulation), ECC 에러 수정, 디스크램블링(descrambling), EDC와 IED 탐색, 인증(예; CSS, CPPM, CPRM), 그리고 버퍼 관리를 제공할 수 있다. CD에 대해서 상기 DSP는, ADC(analog to digital conversion), 복조(예; Eight-to-Fourteen "EFM" 복조), 그리고 에러 수정을 제공 할 수 있다. 상기 DSP는 또한 신호 처리 기능을 쉽게 하는 메모리 자원을 제공한다.

추가적으로, 상기 DSP는 서보 및 디스크 모터의 제어 기능을 포함한다. 특히, 상기 DSP는 상기 픽업 신호의 에러를 인식하여, 거기에 대응하는 에러 신호를 발생시키고, 상기 서보 드라이버에 그 에러 신호를 전송한다. 에러 신호의 예들은 스핀들 모터 에러, 광 픽업, 초점, 그리고 트래킹(OPU의)을 포함한다. 상기 DSP는 서보(servo) 에러 제어 신호들을 계산하며, 이것들은 일반적으로 초점 에러 신호, 트래킹(tracking) 에러 신호, 그리고 트랙-크로싱(track-crossing) 펄스 신호를 포함한다. 상기 DSP는 디스크 모터 서보, 초점 서보, 그리고 트래킹 서보를 포함하는 몇몇의 폐루프 서보를 계산할 수 있다. 상기 서보 에러 제어 신호를 기초로 하여, 상기 DSP 출력들은 상기 서보 드라이버에 대한 전압을 제어하여 회전 속도를 정정하고, 적절한 위치에 상기 OPU를 수용하게 큼 슬레드(sled)를 이동시키며, 디스크로부터 적절한 거리에 OPU를 상, 하로 이동시키며, 오프-트랙(off-track) 에러를 정정한다.

상기 DSP는 또한 MPEG(Motion Picture Experts Group) 디코더에 대한 인터페이스를 제공한다. 상기 DSP에서 MPEG 디코더에 대해 출력되는 디지털 출력 스트림 은 레드 북(Red Book) 표준에 정의된 CD-DA(compact disc digital audio) 데이터, 옐로우 북(Yellow Book) 표준에 정의된 CD-ROM(compact disc read only memory) 데이터, 또는 MPEG 프로그램 스트림을 포함하는, 그러나 이것들만으로 제한되는 것은 아닌, 포맷 중의 하나일 것이다. 상기 DSP는 특수 효과의 지원을 포함하는, CD/DVD/BD 비트 스트림을 다룬다. 상기 MPEG 디코더는 메모리, 비디오 재생 하부시스템, 그리고 오디오 재생 하부시스템에 연결된다.

상기 MPEG 디코더는 상기 DSP로부터 받은 데이터 스트림을 디코드하고, 수개의 선택된 포맷 중의 하나 내에서 비디오와 오디오 하부시스템으로의 출력을 위해, 각각 이를 비디오 데이터 및/또는 오디오 데이터로 전환한다. 하나의 실시예에서, 상기 MPEG 디코더는 MPEG-II 디코더이며, 이것은 상기 DSP로부터 MPEG-II 데이터 스트림을 받아서 그 데이터 스트림을 디지털 오디오 및 비디오 출력으로 전환한다. MPEG 디코더는 상기 MPEG 데이터 스트림으로부터 타이밍 정보를 추출하고, 상기의 압축된 MPEG 데이터 스트림을 압축이 풀린 오디오 및 비디오 데이터 스트림으로 역다중화(de-multiplex)한다. 상기 MPEG 디코더는 일반적으로, 압축이 풀린 오디오 데이터 스트림을 만들기 위해서 상기 압축된 MPEG 오디오 스트림의 압축을 풀고 디코드하는 MPEG 오디오 디코더와, 압축이 풀린 비디오 데이터 스트림을 만들기 위해서 상기 압축된 MPEG 비디오 스트림의 압축을 풀고 디코드하는 MPEG 비디오 디코더를 포함한다. 상기의 압축이 풀린 비디오와 오디오 스트림들은 재생을 위해서 비디오와 오디오 재생 하부시스템으로 보내 질것이다. 상기 MPEG 디코더에 의해서 추출된 타이밍 정보는 상기 비디오와 오디오 출력을 동기화하기 위해서 이용된다. 상 기의 별도의 메모리는 상기의 디코딩 처리를 하기 위한 메모리 자원을 제공한다.

마이크로컨트롤러(microcontroller)가 상기의 디지털 재생 시스템의 작동을 제어하기 위해서 상기의 DSP, MPEG 디코더, 그리고 다른 장치들에 연결되어져 있다. 마이크로프로세서, 게이트 배열, 또는 다른 장치들이 디지털 재생 시스템의 중앙 처리 장치로서 상기의 마이크로컨트롤러 대신에 이용될 수 있다. 상기의 마이크로컨트롤러는 휘발성 메모리( 그리고/또는 보이지 않는 내부 휘발성 메모리)에 연결될 수 있는데, 이는 명령을 수행하고 데이터와 변수들을 저장하기 위함이다. ROM, 플래시등과 유사한 비 휘발성 메모리는 상기의 디지털 재생 시스템의 작동을 제어하는 마이크로컨트롤러가 수행하는 프로그램 코드를 저장한다. 상기의 비 휘발성 메모리에 저장된 프로그램 코드는, 마이크로컨트롤러에 의해 실행되기 위해서 시작 시에 휘발성 메모리에 올려질 것이다. 상기의 마이크로컨트롤러는 전체 시스템의 CPU(보이지 않음)와 연결될 수 있는데, 그 내부에 디지털 재생 시스템은 그것과 통신하기 위해서 구현된다.

예시적인 실시예의 작동이, 상기에서 소개되었듯이 지금부터 상기의 도면을 참조하여 서술될 것이다. 주어진 실시예는 단지 예시일 뿐이며, 상기의 당해 분야에 있는 통상의 기술을 가진 자들은 당해 개시의 범위를 벗어나지 않으면서 형태와 세부에 있어서 여러 가지 추가선택을 할 수 있음은 당연히 주지될 것이다.

도 1을 다시 참조하면, PRML(partial-response-maximum-likelihood)블록은 광 디스크 디라이브를 위한 IC에 이용될 것이다. 당해 개시의 실시예는 도면 내의 상기 탐색기 블록을 정의하는데 이용될 수 있다. 당해 개시의 탐색기는 LAD (look- ahead-detector)를 이용할 것이다. 논의된 바와 같이, 상기의 종래 비터비 탐색기(VD)는, HDD (hard disk drive) 응용에서 검증된 기술이라는 것 때문에, 언급한 바와 같이 파워와 다이 사이즈를 포함하는 단점에도 불구하고 폭넓게 사용되고 있다.

도 2를 다시 참조하면, 4개의 다른 부분 응답 채널 크기들이 표시되며, 이들은 광 채널들로 간주될 수 있다. 그러한 함수들은 계수가 a, b, c, d, e인 변수를 가지는 일반 다항식으로 표현될 수 있다:

여기서 D는 디레이(delay) 연산자이다.

이 방정식은 흔히 MTF(modulated transfer function)라 호칭되는 데, 이는 미디어로부터의 리드백(readback)신호가, 이 방정식에서 서술된 상기 임펄스 응답에서와 같은 샘플을 발생하도록 이퀄라이즈 되기 때문이다. 선택 기준은 주어진 헤드와 미디어 인터페이스의 주파수 응답 크기와 유사한 MTF를 선택하는 것을 포함한다. 여기서 2개의 경우로서, PR12321로서 참조된 a=1, b=2, c=3, d=2, e=1 와 PR1221로서 참조된 a=1, b=2, c=2, d=1, e=0이 있다. 당해 개시의 실시예로서 이러한 2개의 다항식을 위해 2개의 LAD 탐색기가 만들어지는 것이 보여 질 것이다.

도 3을 다시 참조하면, 이러한 각각의 다항식에 대한 타겟 샘플 값들이 제공되는데, 이들은 주어진 탐색기에 대해 이상적(ideal)이다. 상기 PR12321 실시예를 위하여 이퀄라이즈된 상기 채널에 대한 레벨의 수는 8이나, 반면에 PR1221에 대한 레벨의 수는 5이다.

도 4를 다시 참조하면, 본 발명에 따른 실시예에 의한 상기의 예견 탐색기는 경계선 함수 발생기를 이용하고, 이는 경계선 결정 로직 블록에 의해 뒤따라지며, 그 블록은 다음 상태와 탐색기 출력들과 상기 타겟 샘플을 결정하기 위한 로직을 위한 것이며, 이는 순차적으로, CQM(channel quality monitor) 블록에 전달된다. 상기의 탐색기 출력은 NRZI 포맷이므로, 이는 NRZ 포맷으로 전환된다. 예를 들면, 상기의 탐색기 출력 ...00100100...은 이 블록에 의하여 NRZ 포맷인 ..0011100..으로 변환될 것이다.

도 5를 다시 참조하면, 본 발명에 따른 실시예는 도 5의 상기 상태 다이어그램에 기초한 구조를 가지는 FSM(finite state machine)과 같이 작동한다. 이러한 다이어그램에서 상기의 MTF를 위한 상기 다항식은 PR1221로 선택된다. 도 5에서 보는 바와 같이, 상기 (2, 10) EFM+ 제한 때문에 8개의 가능 상태들 중에서 6개의 상태만이 존재한다. PR12321에 관한 유사한 다이어그램을 유도할 수 있으며, 여기서 PR1221에서와 같은 이유 때문에 16개의 가능 상태들 중에서 8개의 상태가 존재하게 된다.

도 5 내에서, 상태와 가지의 관점에서, 상기의 좌측면과 우측면은 서로 동일한 상(image)을 구성한다. 예를 들면, 상기 헥사(hexa) 상태0은 10진수 상태7의 상을 가진다. 상기 상태0에서 0으로의 가지는 7에서 7로의 가지의 상이다. 또한, 상기 좌측면은 양의 변환을 나타내는 반면에 상기 우측면은 음의 변환을 가진다. 여기에서 언급된 상기 특성은 하드웨어 디자인을 할 때뿐만 아니라 상기 경계선 함수를 유도하기 위해서 조사 될 것이다.

본 발명에 따른 실시예의 탐색 방법은 상기 신호의 형태에 기초를 둔다. 상기의 광 레코딩 채널에서, 상기 미디어에 저장된 데이터 정보는 그 신호의 제로 크로싱(zero crossing)으로 저장되고, 그것의 외곽선은 상기 데이터 탐색 결정에 영향을 줄 수 있다. 제로 크로싱(zero crossing)이 잘못된 타이밍에 발생하거나 외곽선이 이상적인 형태에서 벗어나는 것처럼 상기 신호가 손상된 것이 아니라면, 에러는 방지되어진다.

상기의 결정 로직은 그것이 변환 탐색 또는 외곽선 탐색에 관련 되는지의 여부에 기초하여 분류된다. 이러한 방법으로, 존재하는 에러의 근원을 추적할 수 있고 에러 가능성을 최소화하기 위해 상기의 대응하는 경계선 오프셋을 조정할 수 있다.

도 6을 다시 참조하면, 상기 격자 구조가 도 5로부터 6개의 샘플 y0, y1, y2, y3, y4, y5 에 대해서 그려지며, 여기서 y0 는 t=k(현재 시간)에서의 샘플이며 반면에 다른 5개의 샘플들은 각각, 미래 샘플 시간 t=k+1, t=k+2, t=k+3, t=k+4, t=k+5에서의 것이다. 상기 탐색기가 이러한 미래 샘플을 이용하므로, 상기의 탐색기는 LAD (look-ahead-detector)로 호칭되는 것이다.

도 6에서, 자신으로부터 2개의 가지가 각각 다음 상태로 출발하는 2개의 상태가 존재함을 알 수 있다. 예를 들면, 상기 상태0는 다음 샘플 시간에 상태0와 상태1에 도착하는 2개의 가지를 가진다. 앞에서 언급한 바와 같이, 이러한 4개의 상태사이에는 대칭특성이 있다. 예를 들면, 상기 상태 0, 1, 4는 각각 상기 상태 7, 6, 3의 상(image)이다. 그러한 대칭 특성은, 다음 섹션에서 보여 지는 것처럼 상태 0에 이용되는 결정 회로가 당해 처리에 관련된 샘플의 기호만을 바꿈으로서 상태7에서 즉시 재사용되는 바와 같이, 상기 하드웨어 디자인을 촉진하는데 이용될 수 있다.

먼저, 상기 상태0는 상태0 또는 1로 가지 뻗어 나가므로, 주어진 현재 샘플 y0에서 어떤 가지를 취할지의 결정이 내려져야 한다. 도 7은 상태0과 상태1을 경유하여 t=0에 상태0에서 출발하는, 6개의 샘플 y0, y1, y2, y3, y4, y5 에 대한 모든 가능한 경로를 나타낸다. 상태0을 경유하는 모든 경로는 P 그룹으로 그룹 지워지며 반면에 상태1을 경유하는 모든 경로는 Q 그룹으로 그룹 지워진다.

상기의 유클리디안 디스턴스 스퀘어드는 도 8에서 보는 바와 같이 두 그룹사이의 모든 순열에 대해 계산된다. 도 8의 상기 표는 양의 변환에 관련된 경계선 함수를 유도하는 데에 이용되며 이는 상기 표에서 표시된 것처럼 P그룹 중에서 P5에서 P9만이 이용됨에서 알 수 있다. 당해 표에서, 최단 거리 특성을 갖는 3개의 쌍이 존재하고, 이는 P7/Q2, P8/Q3, P9/Q4 임을 알 수 있다. 이 3개는 최적의 경계선 함수(Fa)를 만들며, 이는 Q1-Q4에서 상기 P5-P9를 나누지만, Q1을 위한 것은 아니다. 도 9와 도 10은 이런 쌍 중에서 2개를, 즉 P7/Q2와 P9/Q4 쌍을 보여주며 또한 어떻게 상기 경계선 함수(Fa)와 이에 상응하는 결정 로직 변수(A)가 유도되는 지를 보여 준다.

상기의 Q1에 대한 최단 거리는 P7사이에 있으며 이는 도 8에서 알 수 있다. 도 11에서, 새로운 결정 로직 변수 B 뿐만 아니라, Fb로 표시되는 새로운 경계선 함수도 얻어진다.

도 12를 다시 참조하면, 경계선은 상기 로직 변수 A와 B의 논리곱(AND)으로 정의된다. 여기서, 상기 Q 그룹은 P5에서 P9로 이루어진 P 그룹의 하부 그룹으로부터 동일 거리로서 분리된다. P5에서 P9는 모두 양의 변환 경로이므로, 당해 경계선 상의 상기 결정은 양의 변환 체크라 호칭된다.

아래의 서술은 어떻게 상기의 경계선 함수와 결정 변수가 상기 신호 외곽선, 특히 상태 000에서의 신호 아래 부분 외곽선을 탐색하는지를 유도하는 것에 관한 것이다.

시험적인 연구에서, 하나 이상의 예견 샘플을 추가하는 것은 위험하다는 것을 알 수 있으며, 이는 새로운 P와 Q의 세트(set)가 앞에서 서술된 변환 체크에 이용되는 상기의 6개의 샘플 대신 전체 7개의 샘플에 대해 구성되어 지기 때문이다. 이것은 상기의 외곽선이 베이스 라인 가까이에서 구부러질 때 상기의 탐색 능력이 향상시키는 것이다.

도 13을 다시 참조하면, 상태000에 관한 상기 P와 Q 그룹에 대한 모든 경로가 나타난다. 도 7에서 처럼, P그룹 내의 모든 경로는 다음 상태000을 가지는 반면 Q 그룹의 경우는 다음 상태001을 가진다. P 경로의 수는 9에서 13으로 커지며 반면 Q 경로의 수는 4에서 6으로 커지는데 이는 하나의 추가적인 예견 샘플 때문이다.

도 14를 다시 참조하면, 이는 상태000에 관한 P와 Q의 모든 쌍에 대한 유클리디안 디스턴스 스퀘어드를 나타낸다. 상기 양의 변환 체크에 6개 또는 7개의 샘플이 사용되는지 상관없이 상기 결정 경계선 로직은 동일한 것으로 나타난다. 상기 의 아래 부분 외곽선 체크는 Q 그룹에 대해 P1부터 P6까지만 포함한다.

경계선 함수(Fd)는 도 5에서 보는 바와 같이, 2개의 쌍 P1/Q1과 P2/Q2 중 어느 것에서도 유도되며, 여기서 상기의 결정 로직 변수( D)도 또한 유도된다. 유사하게, 다른 경계선 함수(Fe)와 이에 상응하는 로직 ( E)은 도 16에서처럼 P4와 Q3의 쌍으로부터 유도된다. 상기의 세 번째 경계선 함수와 로직은 P5/P6 또는 P6/Q6 중 하나를 이용하여 유도되며 이는 도 17에서 나타나듯이 각각 Ff와 F이다.

도 18을 다시 참조하면, 그림에서처럼 상기 전체 결정 로직 변수(C)는 D, E, F의 조합된 로직이라는 것을 알 수 있다. 상기 변수(C)는 상태000에 관한 다음 상태를 결정하며, 즉 만약 C가 참이라면 다음 상태는 000이고 그렇지 않으면 다음 상태는 001일 것인 바 이것은 도 12에서 A*B와 같은 변수이다.

도 19를 다시 참조하면, 상태000에서의 결정 로직 변수 R0에 관한 방정식이 나타난다. 상기 변수(R0)는 상기의 도 12와 도 18에서 각각 나타나는 경계선 결정 로직 변수 A0*B0와 C0의 논리합(OR)에 의하는 로직 변수이다. 당해 그림에는 로직 변수 A0, B0, C0 들은 샘플 에러 용어로 표현되는데 여기서 상기 샘플 타겟들은 PR1221에 대한 px, pm, z, nm 및 nx 변수들이다. 그들의 전형적인 값은 : 상기 그림에서처럼 각각 3, 2, 0, -2, 3이다. 상기 방정식 내의 용어의 수를 줄이기 위해서 상기의 고정된 값은 이용할 수 있다.

유사하게, 도 20은 상태 111에 대한 결정 로직 변수(R7)를 나타낸다. 상기의 대칭 특성이 상기의 타겟 샘플 값에 유지되어서 상기의 타겟 샘플 값이 반전되는 것을 제외하고는, 동일한 디자인이 상태000에 대하여 이용될 수 있다.

도 21을 다시 참조하면, 이는 상태000에 대한 R0, 다음 상태, 타겟 샘플 평가(estimate), 그리고 탐색기 출력에 관한 표를 나타내며 반면에 도 22는 상태111에 대해 유사하게 나타낸다.

도 23을 다시 참조하면, 다음 상태의 각 비트에 관한 방정식은 나타내며, 이는 {a1, b1, c1} 으로 정의된다. 인코딩(encoding) 시에 d=2 제한 때문에, 각각의 민텀(minterm)은 상기 c1에 대한 식 34 내의 크기로 감소한다.

식 34 내에는 4개의 민텀이 있으며, 여기서 각각의 민텀의 크기는 상기 d=2 제한에 의하여 감소한다. 예를 들면, 상기의 첫 번째 민텀은 (~R0)(~a0)(~b0)(~c0) 이었을 것이나, 도 23에서 나타나듯이 (~R0)(~a0)(~c0) 으로 감소한다. 이는 d=2 가 하나의 행 내에 적어도 3개의 제로(zero)가 있어야 함을 뜻하기 때문이다. 따라서 a0와 c0가 "0"이므로 b0는 항상 "0"이어서 b0가 상기 방정식에서 떨어져 나간다.

도 24를 다시 참조하면, 탐색기 출력에 대한 방정식을 나타낸다. 상기 출력은 NRZI 포맷임이 주목되며, 즉 "1"은 레벨이 아니라 변환을 의미한다. 이것은 뒤따르는 블록에서 NRZ 포맷으로 전환되어야 한다.

상기 현재 상태부터 다음 상태까지 정의된 주어진 가지에서, 상기 샘플 값은 예상될 수 있다. 이는 채널 퀄러티 모니터링에 이용될 수 있다. 실시간에서, 상기의 모니터는 신호 RMS 에러를 추적하며, 이는 수신 샘플 값으로 주어진 당해 탐색된 샘플 값으로부터 쉽게 계산될 수 있다. 도 25에서는, 각각의 타겟 샘플 값에 대한 로직 방정식을 나타낸다.

도 26을 다시 참조하면, 도 19와 도 20 각각의 R0와 R7에 의한 경계선 결정으로부터 상기의 데이터가 디코드 될 뿐만 아니라 다음 상태도 결정된다. 여기서 주목되는 것은 상기의 2개의 로직 레벨(AND-OR)만이 당해 개시의 실시예에 대한 속도를 제한하며, 반면에 상기의 PRML 비터비 탐색기는 상기의 ACS(Add-Compare-Select)라 호칭되는 연산에 의해 제한되며 이는 자체의 속도 병목 현상 때문에 악명이 높다. 상기 ACS 병목 현상 때문에, 병렬 디자인이 VD를 이용하는 고속 응용에 필요하게 되고 이는 하드웨어 복잡성에 귀결된다. 상기의 당해 개시의 실시예는 이 관점에서 명백한 이점을 가진다. 상기의 PRML 비터비 탐색기에 대한 다항식의 차수는 당해 관련 분야에 알려져 있는 것처럼 선택되며, 상기 차수는 3이다. 당해 개시에 의한 실시예에 4차 다항식이 이용된다. 상기의 고차원 보다 높은 다항식에서도, 당해 개시의 실시예에 대한 하드웨어 복잡성은 상기의 VD보다 훨씬 적다. 상기의 RPML VD의 경우, 4-제곱근 디자인이 고속 응용에 대해서 이용되며 여기서 2단의 격자가 데시메이션 팩터(decimation factor)를 위해서 하나로 조합된다. 이와 같은 구현에서, 상기의 디코딩 처리는 다른 클럭 사이클에 수행되며 이는 하드웨어에서 2배를 요구한다.

표 1은 PRML 비터비 탐색기 대 본 발명의 실시예에 따른 하드웨어 복잡성을 비교한 표이다.

	실시예	PRML(1)
Adder	17	56
D-FF	10	308
Comparator	12	15
Mux	10	100
AND	22	0
OR	10	0

Performance: 1dB better(2)

Notes: (1)PRML Radix 4 Design for 20X DVD, CSA instead of ACS

(2) Improvement due to a higher order target channel than PR 1221, 1+2D+2D

+D

상기의 실시예는 BER(bit error rate)개념에 의해, 상기의 종래의 데이터 슬라이서와 상기의 경합하는 비터비 탐색기와 비교되며 이들의 모델은 각각 도 27과 도 28에 의해 나타난다.

상기의 입력 패턴은 모든 가능한 파장이 무작위로 이용되고 사이클마다 반전된 버전이 뒤따르는 만큼 무작위(random)이다. 상기의 입력으로부터 상기의 아날로그 파형은 잘 알려진 코사인 채널 모델을 이용하여 발생되며 이것의 파라미터는 20%의 해상도를 발생하도록 조정된다. 상기의 해상도는 가장 짧은 파장의 피크(peak)와 가장 긴 파장의 피트의 비율로 정의된다.

도 27을 다시 참조하면, 상기의 데이터 슬라이서 모델은 7개의 연결 신호(tap) 적응 이퀄라이져를 이용하며 반면에 상기의 비터비는 9개의 연결 신호가 필요하다. 그 이유는 비터비에서는 3차수 다항식이 이용되기 때문에 높은 차수의 이퀄라이져가 필요하며, 이는 상기의 데이터 슬라이서와 BER 모델이 도 29에서 나타나는 당해 개시의 실시예에서 이용되는 7개의 연결신호(tap)보다 9개의 연결신호에 귀결된다. 뒤따르는 논의에서 보듯이, 이것은 당해 개시의 실시예에 비해 비터비의 성능(performance)이 뒤떨어지는 이유 중의 일부 인바, 이는 단순히 비터비가 상기의 타겟 MTF 다항식이 3차수이어서 높은 주파수 노이즈 증가에 곤란함은 겪기 때문이며 반면에 당해 개시의 실시예는 대신에 4차수를 이용하기 때문이다.

도 30을 다시 참조하면, 당해 개시의 실시예가 최고의 성능이다. 여기서 주목되는 것은 상기의 샘플 크기는 단지 70,000 비트 읽기 이므로, 높은 SNR 범위의 상기의 BER 데이터는 정확하지는 않지만 여전히 상대적인 비교를 위해서는 충분하다. 예를 들면 당해 개시의 실시예는 이와 같은 크기에 대해 20dB SNR에서 에러 없음(error free)이다.

본 발명에 따른 실시예의 이점은 이퀄라이제이션에 의한 고 주파수 노이즈 증가를 최소화하는 높은 차수의 다항식의 사용이 가능하다는 사실에 기인하며 반면에 상기의 비터비 접근법은 하드웨어 복잡성 때문에 낮은 차수의 다항식에 제한된다. 상기 실시예의 속도는 2개의 로직 레벨에 제한되므로, 상기의 실시예는 비터비 측 보다 쉽게 고속 응용에 적용되다.

도 31을 다시 참조하면, 상기와 동일한 일부 응답 채널이 비터비 탐색기와 당해 개시의 실시예에 이용되며, 이는 여기에서 PR1221로서 참조된다. 당해 실시예는 더 적은 하드웨어를 사용한다.

따라서 예견 데이터 탐색 기술을 채용하는 광 디스크 시스템에 관한 방법과 장치가 최소의 하드웨어 복잡성으로서 최적의 탐색을 이루기 위해서 제시된다. 단순화된 하드웨어 때문에, 당해 개시의 실시예는 신뢰성을 향상시키고 노이즈를 최소화하면서 이퀄라이저 하드웨어를 감소시키는 모듈화(modular)된 채널 전달 함수를 위한 높은 차수의 다항식을 가능하게 한다.

본 발명에 따른 실시예에서, 상기의 경계선 함수와 이에 상응하는 경계선 결정은 단지 상기의 예견 샘플들에 대한 각각의 최소 거리 쌍을 포함하는 선택된 쌍을 이용하여 유도되며, 그러함으로써 최고 유사 발생 경로가 모든 상태에서 탐색되는 상기 비터비 측에 비해 훨씬 탐색기 하드웨어를 감소시킨다. 상기의 샘플 퀄러티에 의존하는, 상기의 경계선 결정의 한계는 상기의 미스이퀄라이제이션(misequalization), 신호 비대칭 등의 채널 손상들을 대비하기 위해서 프로그램 될 수 있다.

상기 예견 샘플들을 이용하는 것은, 현재 탐색기의 하드웨어 복잡성을 상기 비터비 탐색기에서처럼 지난 임시의 결정을 추적해야할 필요가 없으므로 훨씬 감소시킨다.

여기서 고속 응용을 위한 비터비 탐색기의 병목 현상은 ACS(Add-Compare-Select) 연산이 하나의 사이클 내에서 행해져야 한다는 것이며 이은 병렬 구현으로 귀결되고, 본 발명에 따른 실시예는 속도가 2개 레벨 로직에 의해 제한되도록 구현될 수 있으므로 가장 빠른 DVD 속도에서도 병렬 디자인이 필요 없게 된다. 본 발명에 따른 실시예은 훨씬 더 빠른 속도를 이용하는 상기 블루 레이저 시스템에서도 즉시 이용될 수 있다. 상기 당해 개시의 이러한 특색들과 이점들은 여기에서 알려준 것에 기초하여 당해 분야의 통상의 기술을 가진 자에 의해 즉시 알아내질 수 있다. 상기 개시에 의해 알려진 것들은 하드웨어, 소프트웨어, 펌웨어, 특수 목적의 처리기, 또는 이들의 조합으로 구현될 수 있다는 것은 주지되어야 한다.

가장 바람직하게는, 상기 개시에 의해 알려진 것들이 하드웨어와 소프트웨어의 조합으로서 구현되는 것이다. 또한, 상기의 소프트웨어는 바람직하게는 프로그램 저장 유닛(unit)상에 실체적으로 구체화된 응용 프로그램으로서 구현된 것이다.

상기의 응용 프로그램은 적절한 구조를 구비하는 기계에 업로드 되고, 실행될 것이다. 바람직하게는, 상기 기계는 하나 또는 그 이상의 CPU(central processing unit), RAM(random access memory), I/O(input/output) 인터페이스 등과 같은 하드웨어를 갖는 컴퓨터 플랫폼 상에 구현된다. 상기의 컴퓨터 플랫폼은 또한 OS(operating system)와 마이크로인스트럭션(microinstruction) 코드를 포함할 것이다. 상기의 여기에서 기술된 여러 가지 처리(process)와 함수(function)는 상기 마이크로인스트럭션(microinstruction) 코드의 일부분이거나 또는 상기 응용 프로그램의 일부분 이며, 또는 그들의 조합이고, 이는 CPU에 의해서 실행될 것이다. 또한, 추가적인 데이터 저장 유닛과 프린팅 유닛과 같은 여러 가지 주변 유닛들이 상기의 컴퓨터 플랫폼에 연결 될 수 있다.

첨부된 도면에서 묘사된 상기의 몇몇 부품적인 시스템 구성요소 와 방법들은 바람직하게는 소프트웨어에서 구현되기 때문에, 상기의 시스템 구성요소 또는 상기의 처리 함수 블록들 사이의 실제 연결들은 당해 개시가 프로그램된 방식에 따라서 달라질 수 있다는 것도 또한 주시되어야 한다. 여기서 알려진 것들이 주어지면, 당해 분야의 통상의 기술자는 본 발명에 따른 실시예와 동일하고 유사한 구현 또는 구성을 숙고 해 낼 수 있을 것이다.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따른 데이터 탐색기는 광 디스크 드라이버에 관한 최대 예견가능성을 가지는 장점이 있다.

Claims

광 디스크 시스템에 관한 예견 데이터 탐색기에 있어서:

경계선 함수 발생기;

상기 경계선 함수 발생기와 신호를 교환하는 경계선 결정 유닛;

상기 경계선 결정 유닛과 신호를 교환하는 다음 상태 발생기; 및

상기 경계선 결정 유닛과 신호를 교환하는 샘플 값 발생기를 구비하는 것을 특징으로 하는 예견 데이터 탐색기.
제1항에 있어서, 상기 경계선 함수 발생기는,

광 디스크로부터 픽업 신호를 수신하고 적어도 하나의 경계선 함수 값을 출력하는 것을 특징으로 하는 예견 데이터 탐색기.
제1항에 있어서, 상기 경계선 결정 유닛은,

적어도 하나의 프로그램 가능한(programmable) 레지스터 값과 적어도 하나의 경계선 함수 값을 비교하는 적어도 하나의 비교기를 구비하는 것을 특징으로 하는 예견 데이터 탐색기.
제3항에 있어서, 상기 경계선 결정 유닛은,

상기 경계선 함수 발생기의 출력을 수신하여, 경계선 결정 출력을 생성하는 것을 특징으로 하는 예견 데이터 탐색기.
제1항에 있어서, 상기 다음 상태 발생기는,

상기 경계선 결정 유닛의 출력을 수신하는 입력부; 및

상기 입력부와 신호를 교환하는 조합 로직을 구비하는 것을 특징으로 하는 예견 데이터 탐색기.
제5항에 있어서, 상기 다음 상태 발생기는,

다음 상태와 탐색된 데이터를 생성하고, 상기의 다음 상태와 탐색된 데이터를 출력하는 것을 특징으로 하는 예견 데이터 탐색기.
제1항에 있어서, 상기의 샘플 값 발생기는,

상기 경계선 결정 유닛으로부터 결정 출력을 수신하는 입력부;

상기 입력부와 신호를 교환하는 조합 로직; 및

탐색된 샘플 값을 출력하기 위해 상기 조합 로직과 신호를 교환하는 출력부를 구비하는 것을 특징으로 하는 예견 데이터 탐색기.
제7항에 있어서,

상기 탐색된 샘플 값을 받아들여서 이에 상응하는 에러 값을 생성시키기 위해서, 상기 샘플 값 발생기와 신호를 교환하는 에러 발생기를 더 구비하는 것을 특 징으로 하는 예견 데이터 탐색기.
제8항에 있어서, 상기 에러 발생기는,

root-mean-square 에러 발생기인 것을 특징으로 하는 예견 데이터 탐색기.
제8항에 있어서, 상기 경계선 결정 유닛은,

상기 경계선 함수 발생기와 상기 샘플 값 발생기의 출력을 받아들여서 경계선 결정 출력을 생성시키는 것을 특징으로 하는 예견 데이터 탐색기.
제1항에 있어서, 상기 샘플 값 발생기와 신호를 교환하는 채널 퀄러티 모니터를 더 구비하는 것을 특징으로 하는 예견 데이터 탐색기.
제11항에 있어서, 상기 채널 퀄러티 모니터는,

상기 제2 조합 로직으로부터 탐색된 샘플을 수신하는 제1입력부;

상기 경계선 함수 발생기로부터 지연된 샘플 값을 수신하는 제2입력부; 및

root-mean-square 에러를 생성하는 출력부를 구비하는 것을 특징으로 하는 예견 데이터 탐색기.
광 디스크 시스템의 예견 데이터 탐색 방법에 있어서:

광 디스크로부터 감지된 픽업 신호를 받아들이는 단계;

상기 픽업 신호에 상응하는 경계선 함수 값을 제공하는 단계;

프로그램 가능한(programmable) 레지스터 값과 상기 경계선 함수 값을 비교하는 단계;

조합 로직에서 상기 경계선 함수 값에 상응하는 결정 출력을 생성하는 단계;

상기 결정 출력에 상응하는 다음 상태와 탐색된 데이터를 생성하는 단계; 및

상기 결정 출력에 상응하는 탐색된 샘플 값을 생성하는 단계를 구비하는 것을 특징으로 하는 예견 데이터 탐색 방법.
제13항에 있어서, 상기 탐색된 샘플 값에 상응하는 에러 신호를 생성하는 단계를 더 구비하는 것을 특징으로 하는 예견 데이터 탐색 방법.
제14항에 있어서, 상기 에러 신호는 root-mean-square 에러를 표시하는 것을 특징으로 하는 예견 데이터 탐색 방법.
제13항에 있어서, 상기 탐색된 샘플 값과 상기 지연된 샘플 값에 상응하는 채널 퀄러티를 모니터링하는 단계를 더 구비하는 것을 특징으로 하는 예견 데이터 탐색 방법.
기계 장치에 의해서 독출 가능하며, 광 디스크 시스템에서 예견 데이터 탐색에 관한 프로그램 단계를 수행하기 위해 상기 기계 장치에 의해 수행 가능한 프로 그램 인스트럭션(instruction)을 실체적으로 구체화하는 프로그램 저장장치에 있어서,

상기의 프로그램 단계는,

광 디스크로부터 감지된 픽업 신호를 받아들이는 단계;

상기 픽업 신호에 상응하는 경계선 함수 값을 제공하는 단계;

프로그램 가능한(programmable) 레지스터 값과 상기 경계선 함수 값을 비교하는 단계;

조합 로직에서 상기 경계선 함수 값에 상응하는 결정 출력을 생성하는 단계;

상기 결정 출력에 상응하는 다음 상태와 탐색된 데이터를 생성하는 단계; 및

상기 결정 출력에 상응하는 탐색된 샘플 값을 생성하는 단계를 구비하는 것을 특징으로 하는 프로그램 저장장치.
제17항에 있어서, 상기 프로그램 단계는,

상기 탐색된 신호 값에 상응하는 에러 신호를 생성하는 단계를 더 구비하는 것을 특징으로 하는 프로그램 저장장치.
제17항에 있어서, 상기 에러 신호는,

root-mean-square 에러를 표시하는 것을 특징으로 하는 프로그램 저장장치.
제17항에 있어서, 상기 프로그램 단계는,

상기 탐색된 신호 값과 상기 지연된 샘플 값에 상응하는 채널 퀄러티를 모니터링하는 단계를 더 구비하는 것을 특징으로 하는 프로그램 저장장치.