KR100751376B1 - Flat panel display device with long life time - Google Patents

Flat panel display device with long life time Download PDF

Info

Publication number
KR100751376B1
KR100751376B1 KR1020060030952A KR20060030952A KR100751376B1 KR 100751376 B1 KR100751376 B1 KR 100751376B1 KR 1020060030952 A KR1020060030952 A KR 1020060030952A KR 20060030952 A KR20060030952 A KR 20060030952A KR 100751376 B1 KR100751376 B1 KR 100751376B1
Authority
KR
South Korea
Prior art keywords
film
layer
display device
light emitting
display area
Prior art date
Application number
KR1020060030952A
Other languages
Korean (ko)
Inventor
최원규
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060030952A priority Critical patent/KR100751376B1/en
Application granted granted Critical
Publication of KR100751376B1 publication Critical patent/KR100751376B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

A flat panel display device is provided to prolong the lifetime of the display device by preventing moistures from permeating through a passivation film by forming a convexo-concave portion outside a display region. A flat panel display device includes a substrate(30), a display device(300), a convexo-concave unit(200), and a sealing film(40). The substrate includes a display region and a non-display region. The display device is arranged on the display region. The convexo-concave unit is arranged on the non-display region. The sealing film of the multi-stage passivation film is formed on the non-display region and the display region. The display device includes an organic light emitting device having a semiconductor layer, a gate electrode, source/drain electrodes, a pixel electrode, an organic light emitting layer, and an upper electrode. The convexo-concave unit includes at least one film material made of the material forming a gate electrode, source/drain electrodes, and a lower electrode.

Description

장수명의 평판표시장치{Flat panel display device with long life time}Flat panel display device with long life time}

도 1은 종래의 평판표시장치의 단면도이다.1 is a cross-sectional view of a conventional flat panel display.

도 2는 본 발명의 실시예에 따른 평판표시장치의 단면도이다.2 is a cross-sectional view of a flat panel display device according to an exemplary embodiment of the present invention.

도 3은 도 2의 표시소자로 사용되는 유기발광 표시장치의 단면도이다.3 is a cross-sectional view of an organic light emitting display device used as the display device of FIG. 2.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

30 : 기판 310 : 버퍼30 substrate 310 buffer

320 : 반도체층 321, 325 : 소오스 및 드레인영역320: semiconductor layers 321 and 325: source and drain regions

330 : 게이트 절연막 335 : 게이트330: gate insulating film 335: gate

340 : 층간 절연막 351, 355 : 소오스 및 드레인340: interlayer insulating film 351, 355: source and drain

360 : 보호막 370 : 하부전극360: protective film 370: lower electrode

본 발명은 평판표시장치에 관한 것으로서, 보다 구체적으로는 패시베이션막을 통한 수분침투를 방지하여 수명을 개선할 수 있는 유기발광 표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display, and more particularly, to an organic light emitting display that can improve life by preventing moisture penetration through a passivation layer.

평판 표시소자 중, 유기발광 표시소자는 자발광형 표시소자로서, 시야각이 넓고 콘트라스트가 우수할 뿐만 아니라, 응답속도가 빠르다는 장점을 가지고 있어 차세대 표시소자로서 주목을 받고 있다. 이러한 유기발광 표시소자는 수분에 취약하여 외부로부터 산소 또는 수분이 소자의 수명에 치명적인 영향을 미치게 된다. Among the flat panel display devices, the organic light emitting display device is a self-luminous display device, and has attracted attention as a next generation display device because of its advantages of having a wide viewing angle, excellent contrast, and fast response speed. Such an organic light emitting display device is vulnerable to moisture, and oxygen or moisture from the outside will have a fatal effect on the life of the device.

종래의 유기발광 표시장치는 외부로부터 산소 또는 수분의 침투를 방지하기 유기발광소자가 형성된 어레이 기판을 메탈 캡 또는 봉지기판으로 봉지시켜 밀봉재로 밀봉시킨다. 또한, 어레이 기판과 봉지기판의 밀봉 공간내에 흡습제로서 실리콘 오일 또는 실리카겔을 채워서 산소 또는 수분을 차단하였다.Conventional organic light emitting display devices encapsulate an array substrate on which an organic light emitting element is formed with a metal cap or an encapsulation substrate to prevent oxygen or moisture from being penetrated from the outside and sealed with a sealing material. In addition, silicon or silica gel was filled as a moisture absorbent in the sealing space between the array substrate and the sealing substrate to block oxygen or moisture.

그러나, 어레이 기판을 메탈 캡 또는 봉지기판으로 봉지시켜 수분을 차단하는 종래의 밀봉방법은 어레이 기판과 메탈 캡 또는 봉지기판을 밀봉재로 밀봉시켜 주어야 하는데, 밀봉재가 유기발광소자의 전기적 특성에 영향을 미치는 문제점이 있었다. 또한, 어레이 기판과 메탈 캡 또는 봉지기판을 봉지시켜 준다음 흡습제를 밀봉공간에 채워주기 때문에 표시장치의 제조공정이 복잡할 뿐만 아니라 표시장치의 무게와 부피가 증가하는 문제점이 있었다. However, the conventional sealing method of blocking the moisture by encapsulating the array substrate with a metal cap or encapsulation substrate to seal the array substrate and the metal cap or encapsulation substrate with a sealing material, the sealing material affects the electrical characteristics of the organic light emitting device There was a problem. In addition, since the array substrate and the metal cap or the encapsulation substrate are encapsulated, the moisture absorbent is filled in the sealing space, thereby increasing the manufacturing process of the display device and increasing the weight and volume of the display device.

이러한 문제점을 해결하기 위하여, 패시베이션막으로 봉지하는 막봉지방법(film encapsulation)이 제안되었다. 국내공개특허 제2002-0082038호에는 어레이 기판 상에 유기발광소자를 형성한 다음 절연막과 패키지 보호막으로 상기 유기발광소자를 밀봉시켜주는 방법이 개시되었다. In order to solve this problem, a film encapsulation method for sealing with a passivation film has been proposed. Korean Patent Publication No. 2002-0082038 discloses a method of forming an organic light emitting device on an array substrate and then sealing the organic light emitting device with an insulating film and a package protective film.

도 1은 종래의 막봉지방법에 의해 유기발광소자가 밀봉된 유기발광 표시장치의 단면도가 도시되었다. 도 1을 참조하면, 기판(10)의 표시영역(11)상에 표시소자(100)가 형성되고, 상기 표시소자(100)를 덮도록 다층의 패시베이션막(21, 23, 25)으로 된 봉지막(20)이 표시영역(11) 및 비표시영역(13)에 형성된다. 상기 표시소자(100)로 유기발광소자가 형성된다. 1 is a cross-sectional view of an organic light emitting display device in which an organic light emitting diode is sealed by a conventional film encapsulation method. Referring to FIG. 1, a display element 100 is formed on a display area 11 of a substrate 10, and an encapsulation layer of multiple passivation layers 21, 23, and 25 is formed to cover the display element 100. The film 20 is formed in the display area 11 and the non-display area 13. An organic light emitting diode is formed as the display device 100.

종래의 유기발광 표시장치는 봉지막(20)에 의해 유기발광소자를 봉지시켜 외부로부터 수분이나 산소 등의 침투를 방지하였다. 그러나, 종래의 봉지방법은 기판에 수직한 방향으로의 수분 또는 산소의 침투는 효과적으로 방지할 수 있으나, 상기 기판에 평행한 방향에서 막의 말단 부분으로부터 다층의 패시베이션막(21, 23, 25)의 계면을 따라 수분 또는 산소가 침투하는 문제점이 있었다.In the conventional organic light emitting display device, the organic light emitting diode is sealed by the encapsulation layer 20 to prevent penetration of moisture or oxygen from the outside. However, the conventional sealing method can effectively prevent the penetration of moisture or oxygen in the direction perpendicular to the substrate, but the interface of the multi-layered passivation film (21, 23, 25) from the end portion of the film in the direction parallel to the substrate There was a problem that water or oxygen penetrates along.

이와 같이 기판에 평행한 방향에서의 막의 말단 부분으로부터 다층의 패시베이션막(21, 23, 25)의 계면을 따라 수분 또는 산소가 침투하는 것을 방지하기 위해서는 표시영역(11)에 배열되는 상기 표시소자(100)가 상기 막의 말단 부분으로부터 멀리 배열되는 것이 바람직하다. 그러나, 이는 비표시영역(13)의 면적증가를 초래하는 문제점이 있었다.The display elements arranged in the display area 11 are formed in order to prevent moisture or oxygen from penetrating along the interface of the multilayer passivation films 21, 23, and 25 from the end portions of the films in the direction parallel to the substrate. It is preferred that 100) is arranged away from the distal portion of the membrane. However, this has a problem of causing an increase in the area of the non-display area 13.

본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 표시영역의 외측에 요철을 형성하여 수분 또는 산소의 침투경로를 증가시켜 수명을 향상시킬 수 있는 평판표시장치를 제공하는 데 그 목적이 있다.The present invention is to solve the problems of the prior art as described above, to provide a flat panel display device that can improve the life by increasing the penetration path of water or oxygen by forming irregularities on the outside of the display area. There is this.

상기 목적을 달성하기 위하여, 본 발명의 화상표시를 위한 표시영역과 상기 표시영역 외측의 표시영역을 구비하는 기판; 상기 표시영역에 배열되는 표시소자; 상기 비표시영역에 배열되는 요철부; 및 상기 비표시영역과 표시영역에 형성되는 다층의 패시베이션막의 봉지막을 포함한다. In order to achieve the above object, a substrate having a display area for displaying an image of the present invention and a display area outside the display area; Display elements arranged in the display area; Uneven parts arranged in the non-display area; And an encapsulation film of a multilayer passivation film formed in the non-display area and the display area.

상기 요철부는 도전막 및 절연막의 단일막 또는 다층막의 돌출패턴을 포함한다.The uneven portion includes a protruding pattern of a single film or a multilayer film of a conductive film and an insulating film.

상기 표시소자는 유기발광 표시소자를 포함한다. 상기 유기발광 표시소자는 반도체층, 게이트, 소오스/드레인 전극, 하부전극, 유기발광층 및 상부전극을 포함한다. 상기 요철부는 상기 반도체층, 게이트, 소오스/드레인 전극 및 하부전극을 구성하는 물질로 된 적어도 한 층이상의 막질을 포함한다. The display device includes an organic light emitting display device. The organic light emitting display device includes a semiconductor layer, a gate, a source / drain electrode, a lower electrode, an organic light emitting layer, and an upper electrode. The uneven portion includes at least one or more layers of a film made of a material forming the semiconductor layer, the gate, the source / drain electrodes, and the lower electrode.

상기 유기발광 표시소자는 상기 반도체층과 게이트사이에 형성된 제1절연막, 상기 게이트 및 소오스/드레인 전극사이에 형성된 제2절연막, 상기 소오스/드레인 전극과 하부전극사이에 형성된 제3절연막, 상기 하부전극과 유기발광층사이에 형성된 제4절연막을 더 포함한다. 상기 요철부는 상기 제1 내지 제4절연막, 반도체층, 소오스/드레인 전극 및 하부전극을 구성하는 물질로 된 적어도 한 층 이상의 막을 포함한다. The organic light emitting display device may include a first insulating layer formed between the semiconductor layer and a gate, a second insulating layer formed between the gate and a source / drain electrode, a third insulating layer formed between the source / drain electrode and a lower electrode, and the lower electrode. And a fourth insulating film formed between the organic light emitting layer and the organic light emitting layer. The uneven portion includes at least one layer of at least one layer of a material forming the first to fourth insulating layers, the semiconductor layer, the source / drain electrodes, and the lower electrode.

이하 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명의 실시 예에 따른 평판표시장치의 단면도를 도시한 것이다. 도 2를 참조하면, 기판(30)의 표시영역(31)상에 표시소자(200)가 형성되고, 상기 비표시 영역(33)에는 요철부(200)가 형성된다. 상기 표시소자(300) 및 상기 요철부(200)를 덮도록 다층의 패시베이션막(41, 43, 45)으로 된 봉지막(40)이 상기 표시영역(31) 및 비표시영역(33)상에 형성된다. 2 is a cross-sectional view of a flat panel display device according to an exemplary embodiment of the present invention. Referring to FIG. 2, the display device 200 is formed on the display area 31 of the substrate 30, and the uneven portion 200 is formed on the non-display area 33. An encapsulation film 40 made of multiple passivation films 41, 43, and 45 is formed on the display area 31 and the non-display area 33 to cover the display element 300 and the uneven portion 200. Is formed.

상기 패시베이션막(41, 43, 45)으로는 무기절연막, 유기절연막 윰무기하이브 리드막을 포함할 수 있다. 유기절연막으로는PPX(parylene(poly-p-xylylene), PCPX(poly-2-chloro-p-zylylene), poly[2-methoxy-r-(2' ethyhexylloxy)-1,4-phenylene vinylene] 등을 포함할 수 있다. 무기절연막으로는 알루미늄 옥사이드(AlO), 징크옥사이드(ZnO), 티타늄 옥사이드, 탄탈륨 옥사이드, 지르코늄 옥사이드(ZrO2), 하프늄 옥사이드(HfO2), 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 알루미늄 나이트라이드(AlN), 알루미늄 옥시나이트라이드(AlON), 탄탈륨 나이트라이드(TaN), 티타늄 나이트라이드(TiN) 등을 포함할 수 있다. 상기 패시베이션막으로 Al, W 등과 같은 금속막을 사용할 수도 있다. The passivation films 41, 43, and 45 may include an inorganic insulating film and an organic insulating film and an inorganic hybrid film. Organic insulating films include PPX (parylene (poly-p-xylylene), PCPX (poly-2-chloro-p-zylylene), poly [2-methoxy-r- (2 'ethyhexylloxy) -1,4-phenylene vinylene] The inorganic insulating layer may include aluminum oxide (AlO), zinc oxide (ZnO), titanium oxide, tantalum oxide, zirconium oxide (ZrO2), hafnium oxide (HfO2), silicon oxide (SiO2), silicon nitride ( SiN), aluminum nitride (AlN), aluminum oxynitride (AlON), tantalum nitride (TaN), titanium nitride (TiN), etc. As the passivation film, a metal film such as Al, W, etc. may be used. It may be.

상기 요철부(200)는 상기 기판(30)상에 형성된 돌출패턴형태를 갖는다. 상기 표시소자(300)는 유기발광 표시소자를 포함한다. 상기 요철부(200)는 도전막 패턴 또는 절연막 패턴을 포함하며, 상기 유기발광 표시소자(300)를 구성하는 막질 중 하나 이상의 막질로 구성된다. The uneven portion 200 has a protrusion pattern formed on the substrate 30. The display device 300 includes an organic light emitting display device. The uneven portion 200 may include a conductive film pattern or an insulating film pattern, and may be formed of one or more of the film materials constituting the organic light emitting display device 300.

도 3은 도 2에 도시된 표시소자(300)로서 적용된 유기발광 표시소자의 단면도를 도시한 것이다. 도 3을 참조하면, 기판(20)의 표시영역(31)상에 버퍼막(310)이 형성되고, 상기 버퍼막(310)상에 반도체층(320)이 형성된다. 상기 반도체층(320)는 소정 도전형의 불순물, 예를 들어 P형 불순물이 도핑된 소오스 전극(321) 및 드레인영역(325)을 포함한다. 상기 반도체층(320)은, 비정질 실리콘막을 증착하고, 통상적인 결정화공정을 통해 비정질 실리콘막을 폴리실리콘막으로 결정화한 다음 패터닝하여 형성한다. 상기 폴리실리콘막의 패터닝공정을 통해 상기 반도체층(320)을 형성할 때 추가 공정 없이 기판(30)의 비표시영역(33)에 폴리실리 콘막 패턴으로 된 요철부(200)를 형성할 수 있다. 3 illustrates a cross-sectional view of an organic light emitting display device applied as the display device 300 shown in FIG. 2. Referring to FIG. 3, a buffer layer 310 is formed on the display area 31 of the substrate 20, and a semiconductor layer 320 is formed on the buffer layer 310. The semiconductor layer 320 includes a source electrode 321 and a drain region 325 doped with a predetermined conductivity type, for example, a P-type impurity. The semiconductor layer 320 is formed by depositing an amorphous silicon film, crystallizing the amorphous silicon film into a polysilicon film through a conventional crystallization process, and then patterning the amorphous silicon film. When forming the semiconductor layer 320 through the patterning process of the polysilicon film, the uneven portion 200 having the polysilicon film pattern may be formed in the non-display area 33 of the substrate 30 without an additional process.

상기 반도체층(320)과 상기 버퍼막(310)상에 게이트 절연막(330)을 형성하고, 상기 게이트 절연막(330)상에 게이트를 위한 제1전극물질막을 증착한 다음 패터닝하여 상기 반도체층(320)에 대응하여 게이트(335)를 형성한다. 상기 게이트(335)를 형성하기 위한 제1전극물질막의 패터닝공정시 상기 비표시영역(33)에 제1전극물질막으로 된 요철부(200)를 추가 공정 없이 형성할 수 있다. 이때, 상기 요철부(200)는 제1전극물질막의 단일 막으로 구성되거나 또는 상기 폴리실리콘막과 제1전극물질막의 적층막을 포함할 수도 있다.A gate insulating layer 330 is formed on the semiconductor layer 320 and the buffer layer 310, a first electrode material layer for a gate is deposited on the gate insulating layer 330, and then patterned to form the gate insulating layer 330. Corresponding to the gate 335 is formed. During the patterning process of the first electrode material film for forming the gate 335, the uneven portion 200 made of the first electrode material film may be formed in the non-display area 33 without any additional process. In this case, the uneven part 200 may be composed of a single film of the first electrode material film or may include a laminated film of the polysilicon film and the first electrode material film.

상기 게이트(335) 및 게이트 절연막(330)상에 층간 절연막(340)을 증착한다. 상기 게이트 절연막(330)과 층간 절연막(340)을 식각하여 상기 반도체층(320)의 소오스 영역(321) 및 드레인 영역(325)을 노출시키는 콘택홀(341, 345)을 형성한다. 상기 콘택홀(341, 345)을 형성하기 위한 게이트 절연막(330)과 층간 절연막(340)의 패터닝공정시 상기 비표시영역(33)에 게이트 절연막과 층간 절연막(340)으로 된 요철부(200)를 추가 공정 없이 형성할 수도 있다. 이때, 상기 요철부(200)는 게이트 절연막과 층간 절연막(340)의 적층막으로 구성되거나 또는 상기 폴리실리콘막 및/또는 제1전극물질막과 게이트 절연막 및 층간 절연막의 적층막을 포함할 수도 있다.An interlayer insulating layer 340 is deposited on the gate 335 and the gate insulating layer 330. The gate insulating layer 330 and the interlayer insulating layer 340 are etched to form contact holes 341 and 345 exposing the source region 321 and the drain region 325 of the semiconductor layer 320. The uneven portion 200 formed of the gate insulating film and the interlayer insulating film 340 in the non-display area 33 during the patterning process of the gate insulating film 330 and the interlayer insulating film 340 for forming the contact holes 341 and 345. May be formed without further processing. In this case, the uneven portion 200 may include a laminated film of the gate insulating film and the interlayer insulating film 340 or may include a laminated film of the polysilicon film and / or the first electrode material film, the gate insulating film, and the interlayer insulating film.

상기 층간 절연막(340)상에 소오스/드레인 전극을 위한 제2전극물질막을 증착한 다음 패터닝하여 상기 콘택홀(341, 345)을 통해 상기 소오스 영역(321)과 드레인 영역(325)과 전기적으로 콘택되는 소오스 전극(351)과 드레인 전극(355)을 형 성한다. 상기 소오스 및 드레인 전극(351, 355)을 형성하기 위한 제2전극 물질막의 패터닝공정시 상기 비표시 영역(33)에 상기 제2전극 물질막으로 된 요철부(200)를 추가 공정 없이 형성할 수도 있다. 이때, 상기 요철부(200)는 제2전극 물질막의 단일막으로 구성되거나 또는 상기 폴리실리콘막, 제1전극물질막, 게이트 절연막 및 층간 절연막 및/또는 제2전극물질막의 적층막을 포함할 수도 있다.A second electrode material film for source / drain electrodes is deposited on the interlayer insulating layer 340 and then patterned to electrically contact the source region 321 and the drain region 325 through the contact holes 341 and 345. The source electrode 351 and the drain electrode 355 are formed. During the patterning process of the second electrode material film for forming the source and drain electrodes 351 and 355, the uneven portion 200 made of the second electrode material film may be formed in the non-display area 33 without any additional process. have. In this case, the uneven part 200 may be composed of a single layer of the second electrode material film or may include a stack of the polysilicon film, the first electrode material film, the gate insulating film and the interlayer insulating film, and / or the second electrode material film. .

상기 소오스 및 드레인 전극(351, 355)과 층간 절연막(340)상에 보호막(360)을 형성하고, 상기 드레인 전극(355)의 일부분을 노출시키는 비아홀(365)을 형성한다. 상기 비아홀(365)을 형성하기 위한 보호막(360)의 패터닝공정시 상기 비표시 영역(33)에 상기 보호막으로 된 요철부(200)를 추가 공정 없이 형성할 수도 있다. 이때, 상기 요철부(200)는 상기 보호막의 단일막으로 구성되거나 또는 상기 보호막과 상기 폴리실리콘막, 제1전극물질막, 게이트 절연막 및 층간 절연막, 제2전극물질막 및/또는 보호막의 적층막을 포함할 수도 있다.A passivation layer 360 is formed on the source and drain electrodes 351 and 355 and the interlayer insulating layer 340, and a via hole 365 exposing a portion of the drain electrode 355 is formed. During the patterning process of the passivation layer 360 for forming the via hole 365, the uneven portion 200 made of the passivation layer may be formed in the non-display area 33 without any additional process. In this case, the uneven part 200 may be formed of a single layer of the passivation layer, or may be formed by stacking the passivation layer with the polysilicon layer, the first electrode material layer, the gate insulating layer and the interlayer insulating layer, the second electrode material layer and / or the passivation layer. It may also include.

상기 보호막(360)상에 하부전극을 위한 제3전극 물질막을 증착한 다음 상기 패터닝하여 상기 비아홀(365)을 통해 상기 드레인 전극(355)과 전기적으로 연결되는 하부전극(370)을 형성한다. 상기 하부전극(370)을 형성하기 위한 제3전극물질막의 패터닝공정시 상기 비표시 영역(33)에 상기 제2전극물질막으로 된 요철부(200)를 추가 공정 없이 형성할 수도 있다. 이때, 상기 요철부(200)는 제3전극물질막의 단일막으로 구성되거나 또는 상기 폴리실리콘막, 제1전극물질막, 게이트 절연막 및 층간 절연막, 제2전극 물질막, 보호막 및/또는 제3전극 물질막의 적층막을 포함할 수도 있다.A third electrode material film for the lower electrode is deposited on the passivation layer 360 and then patterned to form a lower electrode 370 electrically connected to the drain electrode 355 through the via hole 365. During the patterning process of the third electrode material film for forming the lower electrode 370, the uneven portion 200 made of the second electrode material film may be formed in the non-display area 33 without any additional process. In this case, the uneven part 200 may be composed of a single layer of a third electrode material film or the polysilicon film, the first electrode material film, the gate insulating film and the interlayer insulating film, the second electrode material film, the protective film and / or the third electrode. It may also include a laminated film of a material film.

상기 하부전극(370) 및 보호막(360)상에 화소 분리막(380)을 형성한 다음 식각하여 상기 하부전극(370)을 노출시키는 개구부(385)를 형성한다. 상기 개구부(385)를 형성하기 위한 화소 분리막(380)의 패터닝공정시 상기 비표시 영역(33)에 상기 화소 분리막으로 된 요철부(200)를 추가 공정 없이 형성할 수도 있다. 이때, 상기 요철부(200)는 제2화소 분리막의 단일막으로 구성되거나 또는 상기 폴리실리콘막, 제1전극 물질막, 게이트 절연막 및 층간 절연막, 제2전극 물질막, 보호막, 제3전극 물질막 및/또는 화소 분리막의 적층막을 포함할 수도 있다. The pixel isolation layer 380 is formed on the lower electrode 370 and the passivation layer 360 and then etched to form an opening 385 exposing the lower electrode 370. In the patterning process of the pixel isolation layer 380 for forming the opening 385, the uneven portion 200 made of the pixel isolation layer may be formed in the non-display area 33 without additional processing. In this case, the uneven part 200 may be formed of a single layer of the second pixel separation layer or the polysilicon layer, the first electrode material layer, the gate insulating layer and the interlayer insulating layer, the second electrode material layer, the protective layer, and the third electrode material layer. And / or a laminated film of the pixel separation film.

상기 개구부(385)내의 화소전극(370)상에 유기막층(390)을 형성하고 그위에 상부전극(395)을 형성한다. 상기 유기막층(390)는 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층, 정공 억제층중 적어로 하나를 포함한다. 도면상에는 도시되지 않았으나, 상기 발광층은 상기 개구부(385)내의 하부전극(370)상에만 형성되고, 공통층인 전하 수송층은 화소 분리막상에 형성될 수도 있다.An organic layer 390 is formed on the pixel electrode 370 in the opening 385, and an upper electrode 395 is formed thereon. The organic layer 390 may include at least one of a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, an electron injection layer, and a hole suppression layer. Although not shown in the drawings, the emission layer may be formed only on the lower electrode 370 in the opening 385, and a charge transport layer, which is a common layer, may be formed on the pixel isolation layer.

본 발명의 실시예에서는 상기 표시소자로 유기발광 표시소자를 적용하는 것을 예시하였으나 이에 반드시 한정되는 것이 아니며, 또한 유기발광 표시소자의 단면구조는 도 3에 도시된 단면구조에 한정되는 것은 아니다. In the exemplary embodiment of the present invention, an organic light emitting display device is applied as the display device.

본 발명의 실시예에 따른 평판표시장치는 캡없이 패시베이션막으로 막봉지할 때 표시소자가 배열되는 표시영역의 외측 비표시영역에 요철부를 형성하여 외부로부터 수분 또는 산소의 침투경로를 연장시켜 줌으로써 수분이나 산소에 대한 영향을 감소시켜 줄 수 있다. 그러므로, 표시소자의 전기적 특성의 열화를 방지하여 수 명을 연장시킬 수 있다. 또한, 표시영역에 표시소자를 형성할 때 비표시영역에 요철부를 형성하여 줌으로써 추가 공정 없이 패시베이션막에 의한 막봉지 능력을 향상시킬 수 있다.In the flat panel display device according to an embodiment of the present invention, when the film is encapsulated with a passivation film without a cap, the uneven portion is formed in the non-display area on the outer side of the display area where the display elements are arranged to extend the moisture or oxygen penetration path from the outside. It can also reduce the effects on oxygen. Therefore, deterioration of the electrical characteristics of the display element can be prevented, thereby extending the life. In addition, when forming the display element in the display area, by forming the uneven portion in the non-display area, the film encapsulation capability of the passivation film can be improved without additional processing.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

Claims (7)

화상표시를 위한 표시영역과 상기 표시영역 외측의 비표시영역을 구비하는 기판;A substrate having a display area for image display and a non-display area outside the display area; 상기 표시영역에 배열되는 표시소자;Display elements arranged in the display area; 상기 비표시영역에 배열되는 요철부; 및Uneven parts arranged in the non-display area; And 상기 비표시영역과 표시영역에 형성되는 다층의 패시베이션막의 봉지막을 포함하되,An encapsulation film of a multi-layered passivation film formed in the non-display area and the display area, 상기 표시소자는 반도체층, 게이트, 소오스/드레인 전극, 하부전극, 유기발광층 및 상부전극을 구비하는 유기발광 표시소자를 포함하고,The display device includes an organic light emitting display device including a semiconductor layer, a gate, a source / drain electrode, a lower electrode, an organic light emitting layer, and an upper electrode. 상기 요철부는 상기 반도체층, 게이트, 소오스/드레인 전극 및 하부전극을 구성하는 물질로 된 적어도 한 층이상의 막질을 포함하는 평판표시장치.And the concave-convex portion includes at least one or more layers of a film made of a material constituting the semiconductor layer, the gate, the source / drain electrodes, and the lower electrode. 제1항에 있어서, The method of claim 1, 상기 요철부는 도전막 및 절연막의 단일막 또는 다층막의 돌출패턴을 포함하는 것을 특징으로 하는 평판표시장치.And the concave-convex portion includes a protruding pattern of a single layer or a multilayer of the conductive layer and the insulating layer. 삭제delete 삭제delete 삭제delete 제1항에 있어서, The method of claim 1, 상기 유기발광 표시소자는 상기 반도체층과 게이트사이에 형성된 제1절연막, 상기 게이트 및 소오스/드레인 전극사이에 형성된 제2절연막, 상기 소오스/드레인 전극과 하부전극사이에 형성된 제3절연막, 상기 하부전극과 유기발광층사이에 형성된 제4절연막을 더 포함하는 평판표시장치.The organic light emitting display device may include a first insulating layer formed between the semiconductor layer and a gate, a second insulating layer formed between the gate and a source / drain electrode, a third insulating layer formed between the source / drain electrode and a lower electrode, and the lower electrode. And a fourth insulating layer formed between the organic light emitting layer and the organic light emitting layer. 제6항에 있어서, The method of claim 6, 상기 요철부는 상기 제1 내지 제4절연막, 반도체층, 소오스/드레인 전극 및 하부전극을 구성하는 물질로 된 적어도 한 층이상의 막을 포함하는 것을 특징으로 하는 평판표시장치.And the concave-convex portion includes at least one or more layers of a material constituting the first to fourth insulating layers, the semiconductor layer, the source / drain electrodes, and the lower electrode.
KR1020060030952A 2006-04-05 2006-04-05 Flat panel display device with long life time KR100751376B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060030952A KR100751376B1 (en) 2006-04-05 2006-04-05 Flat panel display device with long life time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060030952A KR100751376B1 (en) 2006-04-05 2006-04-05 Flat panel display device with long life time

Publications (1)

Publication Number Publication Date
KR100751376B1 true KR100751376B1 (en) 2007-08-22

Family

ID=38615110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060030952A KR100751376B1 (en) 2006-04-05 2006-04-05 Flat panel display device with long life time

Country Status (1)

Country Link
KR (1) KR100751376B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190089067A (en) * 2017-08-31 2019-07-29 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디. A thin film packaging structure, a thin film packaging method, and a display panel
CN111768697A (en) * 2020-06-16 2020-10-13 武汉华星光电半导体显示技术有限公司 Flexible display panel and preparation method thereof
US11063238B2 (en) 2016-12-05 2021-07-13 Samsung Display Co., Ltd. Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050002572A (en) * 2003-06-27 2005-01-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and method of manufacturing thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050002572A (en) * 2003-06-27 2005-01-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and method of manufacturing thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020050002572

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11063238B2 (en) 2016-12-05 2021-07-13 Samsung Display Co., Ltd. Display device
US11744102B2 (en) 2016-12-05 2023-08-29 Samsung Display Co., Ltd. Display device
KR20190089067A (en) * 2017-08-31 2019-07-29 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디. A thin film packaging structure, a thin film packaging method, and a display panel
KR102245486B1 (en) * 2017-08-31 2021-04-29 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디. Thin film packaging structure, thin film packaging method, and display panel
US11374201B2 (en) 2017-08-31 2022-06-28 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Thin film package structure, thin film package method, and display panel
CN111768697A (en) * 2020-06-16 2020-10-13 武汉华星光电半导体显示技术有限公司 Flexible display panel and preparation method thereof
CN111768697B (en) * 2020-06-16 2022-04-01 武汉华星光电半导体显示技术有限公司 Flexible display panel and preparation method thereof

Similar Documents

Publication Publication Date Title
KR102544240B1 (en) organic light-emitting display
US9496518B2 (en) Organic light-emitting display apparatus and method of manufacturing same
CN104103665B (en) Oganic light-emitting display device and the method for manufacturing it
CN104332483B (en) Organic light emitting display device and method of manufacturing the same
US11011590B2 (en) Display device having a groove in a blocking region and an auxiliary pattern overlapping the groove
US7928431B2 (en) Organic light emitting display apparatus
KR20150071538A (en) Organic light emitting display apparatus and the manufacturing method thereof
US9431629B2 (en) Organic light-emitting display apparatus
US20130056735A1 (en) Organic light emitting display apparatus and method of manufacturing the same
US8421084B2 (en) Organic light emitting display and manufacturing method thereof
KR20150001442A (en) Organic light emitting diode display
KR20140073200A (en) An organic emitting display apparatus and the manufacturing method thereof
KR20130138615A (en) Flat panel display device and manufacturing method thereof
TW201419614A (en) Organic light emitting diode display
KR20120062280A (en) Thin film transistor and organic light emitting display device
TW201444079A (en) Organic light-emitting display apparatus and method of manufacturing the same
US9882168B2 (en) Organic electroluminescence display device
KR101084192B1 (en) An organic light emitting display device
KR102582466B1 (en) Display device
US8610123B2 (en) Organic light emitting diode display and manufacturing method thereof
CN109728042B (en) Display device and preparation method thereof
KR100777746B1 (en) Organic light emitting diode display device
KR100751376B1 (en) Flat panel display device with long life time
US20150270323A1 (en) Organic light-emitting display apparatus and manufacturing method thereof
US20240113152A1 (en) Display apparatus having a substrate hole

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 13