KR100744501B1 - 디지털 ｔｖ 수신기의 극성 보정 장치 - Google Patents

Abstract

본 발명은 VSB 방식으로 수신된 데이터의 복조시 복조기의 특성상 데이터의 극성이 반전되는 경우 이를 판단하여 보정하는 장치에 관한 것으로서, 수신된 데이터를 기저대역으로 복조하고, 극성 검출부에서 출력되는 극성 제어 신호를 입력받아 주파수 록킹 과정과 위상 록킹 과정을 제어하여 각각의 주파수와 위상을 록킹하는 복조부; 상기 복조된 데이터에 포함된 DC 성분으로부터 상기 데이터의 극성을 검출하고 검출 결과에 따른 극성 제어 신호를 출력하는 극성 검출부; 그리고 상기 복조된 데이터를 극성 제어 신호에 따라 그대로 또는 반전시킨 후 데이터 복구를 위해 출력하는 극성 보정부를 포함한다. 따라서, 수신되는 신호에 포함된 DC 성분의 부호를 이용하여 수신된 데이터를 복조하고 주파수와 위상을 록킹하는 FPLL부가 '0'도 또는 '180'도로 수렴했는지를 판단한 후 판단 결과에 따라 상기 FPLL부에서 출력되는 신호의 위상을 항상 '0'도가 되도록 보정함으로써, 정확한 극성 판단 및 보정이 이루어져 시스템 성능을 향상시킬 수 있다. 또한, 상기 FPLL부에 현재의 극성 판단 완료 여부에 대한 정보와 극성 신호를 출력하여 리미터의 출력을 제어함으로서, FPLL부를 좀더 안정적으로 동작할 수 있게 한다.

극성 보정, DC, FPLL

Description

디지털 ＴＶ 수신기의 극성 보정 장치{APPARATUS FOR CORRECTING POLARITY OF DIGITAL TV RECEIVER}

도 1은 일반적인 디지탈 TV 수신기에서 FPLL부에 관련된 구성 블록도

도 2의 (a),(b)는 FPLL부의 동작 과정에 대한 예로서, A/D 변환 및 채널 등화를 위해 출력되는 신호의 극성이 정극성일 때의 예를 보인 파형도

도 3의 (a),(b)는 FPLL부의 동작 과정에 대한 예로서, A/D 변환 및 채널 등화를 위해 출력되는 신호의 극성이 부극성일 때의 예를 보인 파형도

도 4는 FPLL부의 동작 과정에 대한 예로서, A/D 변환 및 채널 등화를 위해 출력되는 신호의 극성이 정극성일 때의 다른 예를 보인 파형도

도 5는 본 발명에 따른 DTV 수신기의 구성 블록도

도 6은 도 5의 FPLL부의 상세 블록도

도 7은 도 5의 극성 검출부의 상세 블록도

도면의 주요부분에 대한 부호의 설명

51 : 안테나 52 : 튜너

53 : FPLL부 54 : A/D 변환부

55 : DC 제거부 56 : 극성 보정부

57 : 극성 검출부 71 : 부호 추출부

72 : 비교기 73 : 신뢰도 검사부

74 : 기준값 저장부

본 발명은 디지털 TV 수신기에 관한 것으로서, 특히 수신된 방송 데이터의 복조시 복조기의 특성상 데이터의 극성(Polarity)이 반전되는 경우 이를 판단하여 보정하는 디지탈 TV의 극성 보정 장치에 관한 것이다.

지난 54년 미국에서 NTSC방식으로 컬러TV 방송이 시작된 이후 TV는 사람들에게 가장 친근한 정보원이자 오락물 제공자로서 중추적인 역할을 해왔으며, 기술적인 측면에서 TV는 최대의 화면에 최고의 화질을 제공하기 위한 연구의 연속이었다. 그러나, 가정용 컬러 TV가 날로 대형화하면서 가전업계는 몇가지 기술적인 한계에 부딪히고 만다. 즉, 기존 아날로그 방송 및 수신기 규격으로는 40인치 이상의 초대형 TV에서 선명한 화면을 구현하기 어렵다는 것과 브라운관을 사용할 경우 부피가 너무 커 가정용으로는 적절하지 못하다는 점이다. 바로 이러한 한계를 극복하기 위해 시작된 것이 바로 지난 60년대부터 전세계 가전업계와 방송업계 주도 아래 시작된 DTV 개발 프로젝트로서, 한국, 미국, 유럽, 아시아등에서 상용화되고 있거나 상용화될 예정이다.

이러한 DTV는 미국, 유럽, 일본이 각각 나름대로 방송방식 및 규격을 마련하여 표준화를 추진하고 있다. 미국의 경우 전송 포맷은 미국의 제니스(Zenith)에 서 제안한 잔류측파대(VSB) 방식을 채택하고 있고, 압축 포맷은 비디오 압축에는 엠펙(MPEG)을, 오디오 압축에는 돌비 AC-3을 채택하고 있으며, 디스플레이 포맷은 기존의 디스플레이 방법과 호환성을 갖도록 규정하고 있다.

즉, 방송국과 같은 송신측에서는 신호를 송신하기 전에 원하는 전력 레벨로 변화시켜 주는 맵퍼(Mapper)를 통과시키게 되는데 지상방송용 8 VSB의 경우 맵퍼의 출력 레벨은 8 단계의 심볼 값(진폭 레벨) 즉, -168, -120, -72, -24, 24, 72, 120, 168 중 하나가 된다. 또한, 상기 맵퍼에서는 약속에 의해 832 심볼(=1 데이터 세그먼트)마다 4심볼의 데이타 세그먼트 동기 신호를 강제로 만들어 삽입하고, 313 데이터 세그먼트 위치에서는 필드 동기 신호를 강제로 만들어 삽입하는데, 상기 데이터 세그먼트 동기 신호의 약속된 형태는 논리적으로 1, 0, 0, 1이고, 맵퍼 출력 레벨은 동기가 '1'일 때 '120', '0'일 때 '-120'이다. 여기서, 상기 데이터 세그먼트 동기 신호는 NTSC 신호에서 수평 동기 신호에 해당되고, 필드 동기 신호는 수직 동기 신호에 해당된다.

한편, 디지털 TV와 같은 수신측에서는 도 1에 도시된 바와 같이 VSB 변조된 고주파(RF) 신호가 안테나(11)를 통해 수신되면 튜너(12)는 튜닝에 의해 원하는 채널의 주파수를 선택한 후 중간 주파(IF) 신호로 변환하여 FPLL(Frequency Phase Locked Loop)부(13)로 출력한다. 상기 FPLL부(13)는 상기 튜너(12)에서 출력되는 IF 신호를 베이스 밴드의 I, Q 신호로 복조하여 주파수와 위상을 록킹한다. 상기 FPLL부(13)는 주파수 트랙킹 루프(FLL)와 위상 동기 루프(PLL)을 일체화한 회로로서, 먼저 주파수의 동기를 이루고 주파수의 동기가 이루어지면 위상의 동기를 이룬 다.

즉, 상기 튜너(12)에서 출력되는 신호 r(t)가 제 1, 제 2 믹서(13-1,13-8)를 통과하면 I,Q 각각의 기저 대역 신호로 천이된다. 이때, 상기 제 1, 제 2 믹서(13-1,13-8)의 또 다른 입력인 I,Q 기준 주파수 신호는 동작 초기에는 서로 동기가 맞지 않았으므로 수신 신호에 있는 통과 대역 주파수 신호와는 주파수 및 위상 오차를 가지게 된다.

이때, 제 1 믹서(13-1)를 통과한 신호는 주파수 오차를 위상차로 변환하는 AFC(Auto Frequency Control) 필터(13-2)로 출력된다. 상기 AFC 필터(13-2)는 수신 신호와 기준 신호 사이에 주파수 오차가 존재하면 그에 비례하는 만큼의 위상 오차 신호를 생성하여 리미터(13-3)로 출력한다.

상기 리미터(13-3)는 상기 AFC 필터(13-2)의 출력 신호에서 부호 성분만을 추출하여 곱셈기(13-4)로 출력한다.

한편, 상기 제 2 믹서(13-8)를 통과한 신호도 상기 곱셈기(13-4)로 출력되어 상기 리미터(13-3)에서 추출된 부호와 곱해진 후 APC(Auto Phase Control) 필터(13-5)로 출력된다.

상기 APC 필터(13-5)는 순간적인 신호의 변화를 제거한다. 이는 일반적인 PLL 시스템에서의 루프 필터와 같은 역할을 한다. 그리고, 상기 APC 필터(13-5)의 출력은 전압 제어 기준 신호 발생기인 VCO(13-6)로 입력되어 기준 주파수를 수신 신호에 좀 더 가깝게 만든다. 즉, 상기 VCO(13-6)의 출력이 바로 통과 대역에 있는 수신 신호를 기저 대역으로 변환하여 주는 기준 주파수 신호가 된다.

이때, 상기 기준 주파수 신호는 제 1 믹서(13-1)로는 바로 출력되지만, 제 2 믹서(13-8) 쪽으로는 바로 출력되지 않고 위상을 맞추기 위해 위상 변환기(13-7)에서 기준 주파수 신호의 위상을 90도 변환한 후 제 2 믹서(13-8)로 출력된다.

상기 제 1 믹서(13-1)에서 출력되는 I 신호는 채널 등화등의 과정에도 이용된다.

도 2는 입력되는 수신 신호에서 데이터의 영향은 무시하고, 기준 주파수 신호가 수신 신호에 있는 통과 대역 신호의 주파수 성분을 따라갈 때의 FPLL의 동작 과정을 보여준다.

제 1 구역의 과정은 기준 주파수 신호와 수신 신호의 주파수 성분 사이에 주파수 오차가 있는 경우이다. 상기 주파수 오차를 일반적으로 주파수 비트(beat)라고 부르는데, 상기 주파수 비트 성분을 '0' 즉, 더 이상 주파수 성분을 갖지 않도록 하는 과정을 FLL(Frequency Locked Loop) 과정이라고 한다. 상기된 도 1에서 제 1 믹서(13-1), AFC 필터(13-2), 리미터(13-3), 곱셈기(13-4), APC 필터(13-5), VCO(13-6)의 루프를 수행하는 과정을 FLL이라고 하며, 주파수가 록킹될 때까지 상기 FLL을 반복한다.

제 2 구역은 기준 주파수 신호와 수신 신호의 주파수 성분 사이에 존재하는 모든 비트는 제거되고, 두 개의 주파수 신호 사이에 존재하는 위상 오차를 제거하는 과정 즉, PLL 과정이라고 한다. 상기된 도 1에서 제 2 믹서(13-8), 곱셈기(13-4), APC 필터(13-5), VCO(13-6), 위상 변환기(13-7)의 루프를 PLL 루프라 하며, 위상이 록킹될 때까지 상기 PLL를 반복한다.

이때, FLL 과정과 PLL 과정을 하나의 회로에서 모두 수행하므로 상기 두 과정의 이름을 합쳐 FPLL 방식이라고 부르는 것이다. 즉, 비트 주파수가 존재하여 리미터(103-3)의 출력이 제 1 구역과 같이 계속 변할 때는 FLL 과정을 수행하게 되고, 상기 FLL이 끝나고 리미터(103-3)의 출력이 제 2 구역과 같이 더 이상 변하지 않을때는 위상을 바로 잡아주는 PLL 과정을 수행한다.

한편, 도 2에서 제 3 구역은 모든 비트 주파수와 위상 오차를 제거한 후의 과정 즉, 주파수와 위상이 모두 록킹된 후의 과정으로 FPLL부(13) 후단에서의 과정들이 정상적인 동작을 수행할 수 있는 상태이다.

여기서, 도 2의 (a)는 I쪽 신호를 나타내고, 도 2의 (b)는 Q쪽 신호를 나타낸다. 만일, 도 2와 같이 FPLL이 동작하는 경우 제 3 구역에서 리미터(13-3)로 입력되는 AFC 필터(13-2)의 출력 값은 항상 양의 값을 가지므로, 상기 리미터(13-3)는 항상 양의 부호를 출력한다.

한편, 도 3의 경우는 모든 과정은 도 2와 동일하고, I쪽의 제 3 구역 신호가 항상 음의 값을 가지는 경우에 대한 것이다.

도 2와 도 3에서, 모두 제 3 구역의 과정이 진행중이면, FPLL부(13)는 정상적으로 동작하고 있으며, FPLL부(13) 후단의 A/D 변환 및 채널 등화부와 같은 데이터 복구부 또한, 정상 동작을 할 것이다.

이때, 도 2와 도 3에서는 이해의 편의를 돕기 위하여 입력되는 신호에 포함되어 있는 데이터의 영향은 무시하였다. 그러나 실제로는 도 1의 제 1, 제 2 믹서(13-1,13-8)의 출력인 I,Q 신호에는 데이터들이 포함되어 있다.

그리고, FPLL부(13)가 도 2와 같은 과정을 거쳐 제 3 구역에 도달한 경우는 일반적으로 위상이 '0'도인 위치로 수렴했다고 한다. 즉, FPLL부(13)에서 출력되는 신호의 극성이 정극성인 경우이다. 이러한 경우에는 상기 FPLL부(13) 후단의 과정들이 큰 문제없이 진행된다.

반대로, FPLL부(13)가 도 3과 같은 과정을 거치게 되면 도 3의 (a)와 같이 제 3 구역에서는 항상 음의 부호를 갖게 되며, 이러한 경우는 FPLL부(13)의 위상이 '180'도인 위치로 수렴했다고 한다. 이때는 FPLL부(13) 후단으로 전달되는 신호의 부호(즉, 극성)가 모두 바뀌어져 있는 경우이다. 즉, FPLL부(13)에서 출력되는 신호의 극성이 부극성인 경우이다. 이때에도, FPLL부(13) 후단의 데이터 복구부가 정상적인 동작을 하기 위해서는 도 1의 I쪽 신호의 위상을 '0'도로 변환하여 출력하여야 한다. 즉, 상기 FPLL부(13)에서 출력되는 I 신호의 극성을 정극성으로 변환하여 출력하여야 한다.

즉, 상기 FPLL부(13)의 알고리즘 특성상 데이터 복조시 신호의 위상이 '0'도인 위치로 수렴할 수도 있고, '180'도인 위치로 수렴할 수도 있다. 이때, 신호의 위상이 0도인 위치로 수렴한 경우는 문제가 없지만, 180도인 위치로 수렴한 경우에는 신호의 극성이 바뀌었으므로 수신기가 정상적으로 동작을 할 수 없다. 따라서, 이때는 데이터 복구를 위해 출력되는 신호의 극성을 보정한 후 출력하는 극성 보정이 이루어진다.

종래에는 이러한 극성 보정을 FPLL부(13)에서 수행하였다. 그러나, 상기 FPLL부(13)는 아날로그 소자를 사용하는 아날로그 영역이므로 극성 보정이 부정확해져 수신단의 성능을 저하시킨다. 또한, 회로가 복잡해져 이를 집적(Integrated Circuit ; IC)화 하기가 어렵고 IC화한다 하더라도 그 부피가 커지게 된다. 따라서, 코스트도 상승하게 된다.

한편, 도 4는 도 2의 (a)에서와 같은 특성을 나타내지만 제 3 구역에서 항상 양의 값을 가지는 것이 아니라 한번 음의 값을 가지는 경우가 발생한 예를 보인 경우이다.

이는 수신 신호에 실려있는 데이터에 의한 영향으로 발생할 가능성이 있는데, 수신 신호를 복조하는 FPLL부(13)의 입장에서 보면, 마치 아직도 FPLL 과정이 제 1 구역에 있는 것과 같은 판단을 하게 된다.

따라서, 모든 FPLL 과정이 완료되고 정상 동작시 도 4와 같은 현상이 발생하면 리미터(13-3)는 출력되는 부호를 반전하게 되고, 결국 FPLL부(13) 후단의 블록들은 아직 FPLL이 완료되지 않은 것으로 판단하여 정상적인 동작을 하지 못한다. 이는 결국 전체 수신기의 성능 저하를 초래하는 원인이 된다.

또한, 도 4와 같은 상황에서 리미터(13-3)의 출력을 사용하게 되면 주파수 록킹이 풀리면서 FLL 과정을 다시 수행하게 된다. 그런데, 이미 FPLL 과정이 완료된 상태이므로 FPLL부 뒷단의 블록들의 동작이 불안정해진다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 DC 성분으로부터 입력 신호의 극성을 판별하고 판별 결과에 따른 극성 보정을 모두 디지털 영역에서 수행하는 디지털 TV의 극성 보정 장치를 제공함에 있다.

본 발명의 다른 목적은 극성 판단이 완료되면 극성 판단 완료 신호와 극성 신호를 FPLL부로 전달하여 리미터의 출력을 제어함으로써, 시스템을 안정화시키는 디지털 TV의 극성 보정 장치를 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 DTV 수신기의 극성 보정 장치는, 수신된 데이터의 복조시 복조기의 특성상 데이터의 극성이 반전되는 경우 이를 판단하여 보정하는 극성 보정 장치에 있어서, 수신된 데이터를 기저대역으로 복조하고, 극성 검출부에서 출력되는 극성 제어 신호를 입력받아 주파수 록킹 과정과 위상 록킹 과정을 제어하여 각각의 주파수와 위상을 록킹하는 복조부; 상기 복조된 데이터에 포함된 DC 성분으로부터 상기 데이터의 극성을 검출하고 검출 결과에 따른 극성 제어 신호를 출력하는 극성 검출부; 그리고 상기 복조된 데이터를 극성 제어 신호에 따라 그대로 또는 반전시킨 후 데이터 복구를 위해 출력하는 극성 보정부를 포함하여 구성되는 것을 특징으로 한다.

삭제

상기 극성 검출부는 디지털 데이터에 포함된 DC 성분으로부터 부호를 검출하는 부호 추출부와, 극성 검출을 위한 기준값을 저장하고 저장된 기준값을 극성 신호로 하여 상기 극성 보정부와 복조부로 출력하는 기준값 저장부와, 상기 부호 추출부의 출력과 기준값 저장부의 출력이 같은지 여부를 비교하고 비교 결과를 출력하는 비교기와, 상기 비교 결과에 따라 신뢰도를 높이거나 낮춘 후 이때의 신뢰도 값이 특정 임계값 이상이면 극성 판단이 완료되었음을 나타내는 극성 판단 완료 신호를 생성하여 상기 극성 보정부와 복조부로 출력하는 신뢰도 검사부로 구성되는 것을 특징으로 한다.

상기 신뢰도 검사부는 신뢰도가 기 설정된 임계값일 때 상기 비교기에서 현재 입력되는 DC 값의 부호와 기준값이 다르다고 판별하면 상기 신뢰도는 기 설정된 임계값을 그대로 유지한 채 상기 기준값 저장부로 제어 신호를 출력하고, 상기 기준값 저장부는 상기 제어 신호가 입력되면 저장된 기준값을 현재 입력되는 DC 값의 부호로 변환시켜 저장하는 것을 특징으로 한다.

본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.

본 발명은 상기 FPLL부의 알고리즘 특성상 데이터 복조시 신호의 위상이 180도인 위치에서 수렴되더라도 I 성분의 기저대역 신호를 데이터 복구를 위해 출력할 때 출력 신호의 위상이 항상 '0'도가 되도록 하는데 있다. 특히, 도 4와 같은 현상이 발생하여도 수신기 전체에서는 정상적인 동작이 가능하도록 하여 수신기의 성능을 향상시키는데 있다.

도 5는 본 발명에 따른 극성 보정 장치를 포함한 디지털 TV 수신기의 구성 블록도로서, 안테나(51)를 통해 수신되는 신호 중 특정 채널을 선택하여 IF 신호로 변환하는 튜너(52), 상기 IF 신호에 포함된 주파수 및 위상 오차를 제거하는 FPLL부(53), 상기 FPLL부(53)의 출력을 디지털화하는 A/D 변환부(54), 상기 디지털화된 신호로부터 DC를 검출하여 제거하는 DC 제거부(55), 상기 DC 제거된 신호의 극성을 보정하는 극성 보정부(56), 및 DC 제거부(55)에서 검출된 DC 성분을 입력받아 극성 에 관련된 정보를 검출한 후 상기 FPLL부(53)와 극성 보정부(56)로 출력하는 극성 검출부(57)로 구성된다. 상기 극성에 관련된 정보는 검출된 극성 신호와 극성의 판단이 완료되었다는 극성 판단 완료 신호이다.

도 6은 상기 FPLL부(53)의 상세 블록도로서, 제 1, 제 2 믹서(61,68), AFC 필터(62), 리미터(63), 곱셈기(64), APC 필터(65), VCO(66), 및 위상 변환기(67)의 구성은 상기된 도 1과 동일하다. 본 발명은 극성 검출 신호에 따라 '1' 또는 '-1'을 선택 출력하는 제 1 선택부(MUX)(69), 상기 극성 판단 완료 신호에 따라 상기 리미터(63)의 출력 또는 상기 제 1 선택부(69)의 출력을 선택하여 상기 곱셈기(64)로 출력하는 제 2 선택부(70)가 상기된 구성에 더 구비된다. 여기서, 상기 제 1, 제 2 선택부(68,69)는 멀티플렉서로 구성할 수 있다.

도 7은 본 발명에 따른 극성 검출부(57)의 상세 블록도로서, DC 제거부(55)에서 출력되는 DC 성분으로부터 부호를 검출하는 부호 추출부(71), 극성 검출을 위한 기준값을 저장하는 기준값 저장부(74), 상기 부호 추출부(72)의 출력과 기준값 저장부(74)의 출력이 같은지 여부를 비교하고 비교 결과를 출력하는 비교기(72), 및 상기 비교 결과에 따라 신뢰도를 높이거나 낮춤에 의해 극성 판단 완료 신호와 인에에블 신호를 출력하는 신뢰도 검사부(73)로 구성된다. 여기서, 상기 기준값 저장부(74)는 초기에는 상기 부호 추출부(71)에서 추출된 부호값을 기준값으로 저장하고 있다가 상기 신뢰도 검사부(73)에서 출력되는 인에이블 신호에 따라 기준값을 현재 입력되는 부호 값으로 변환하며, 상기 기준값 저장부(73)의 출력을 극성 신호로 이용한다.

이와 같이 구성된 본 발명에서 튜너(52)는 안테나(51)로 입력되는 공중파(RF) 신호 중 특정 채널 주파수만을 선택하여 IF 신호로 변환한 후 FPLL부(53)로 출력한다.

상기 FPLL부(53)에서는 중간 주파수 신호를 기저대역 신호로 변환하는 복조 과정을 수행한다. 이때, 상기 FPLL부(53)의 알고리즘 특성상 데이터 복조시 신호의 위상이 0도인 위치로 수렴하거나, 180도인 위치로 수렴할 수도 있다.

그리고, 상기 FPLL부(53)에서 출력되는 아날로그의 기저대역 신호는 A/D 변환부(54)로 입력되어 디지털 신호로 변환된다. 상기 디지털로 변환되는 신호는 FPLL부(53)에서 출력되는 I 기저대역 신호이다.

이때, 도 2의 (a)와 도 3의 (a)에서 알 수 있듯이 A/D 변환부(54)로 입력되는 I 기저대역 신호에는 일정한 DC 성분이 포함되어 있다.

상기 DC 성분은 도 2의 (a)와 도 3의 (a)의 제 3 구역에서의 신호의 크기와 같다. 상기 DC 성분은 수신단에서 FPLL 과정을 수행할 수 있도록 하기 위하여 송신부에서 송신 신호에 강제로 삽입한 것이다. 이때, 상기 A/D 변환부(54)로 입력되는 신호는 이미 복조 과정(FPLL)을 거친 신호이므로 송신부에서 삽입된 DC 성분은 A/D 변환부(54)에서 필요가 없다.

따라서, 상기 DC 성분을 다른 디지털 신호 처리 과정에 입력하기 전에 제거하여야 하는데, 본 발명에서는 일 실시예로, 상기 A/D 변환부(54)를 거친 후 디지털 영역에서 DC 성분을 검출하여 제거한다. 이 역할을 하는 것이 DC 제거부(55)이다. 즉, 상기 DC 제거부(55)는 A/D 변환부(54)에서 출력되는 디지털 신호로부터 DC 값을 계산한 후 상기 디지털 신호로부터 상기 계산된 DC 값을 뺌에 의해 송신시 삽입하였던 DC를 제거한다.

이때, 상기 DC 제거부(55)에서 계산된 DC 값은 극성 검출을 위해 극성 검출부(57)로 출력된다.

즉, 본 발명은 상기 DC 성분을 이용하여 기저대역 신호의 위상을 판별한다. 일 예로, 도 2의 (a) 경우는 제 3 영역의 값이 양의 값이다. 이때에는 기저대역 신호에 포함되어 있는 DC 성분도 양의 값을 가진다. 또한, 도 3의 (a)의 경우에는 음의 DC 값을 가진다. 이러한 특성을 이용하여 기저대역 신호의 위상(극성)을 판단하는 블록이 극성 검출부(57)이다.

상기 극성 검출부(57)는 상기 DC 제거부(55)에서 검출된 DC 값의 부호를 보고 현재 입력되는 기저대역 신호의 극성을 판단한다.

그리고, 상기 극성 검출부(57)는 극성 판단이 완료되면 극성에 관련된 정보 예를 들면, 극성 신호, 극성 판단 완료 신호를 극성 보정부(56)로 출력한다. 상기 극성 보정부(56)에서는 A/D 변환부(54)로 출력되는 디지털 신호의 극성이 항상 양이 되도록 제어한다. 그렇게 하면, 상기 A/D 변환부(54) 이후의 모든 블록들이 정상적인 동작을 할 수 있게 한다.

일 예로, 상기 극성 보정부(56)는 현재 입력되는 기저대역 신호가 '0'도의 위상을 가지고 있는 것으로 판단되면 입력되는 신호를 그대로 A/D 변환부(54)로 출력하고, '180'도의 위상을 가지고 있다고 판단되면 A/D 변환부(54)로 출력되는 신호의 위상을 '0'도로 해주기 위하여 입력 신호를 반전시켜 출력한다. 즉, 입력 신 호를 표현하는 각각의 이진 신호가 '1'인 경우는 '0'으로, '0'인 경우는 '1'로 변환하여 출력한다.

또한, 상기 극성 검출부(507)에서 극성 판단이 완료되었을 때, 상기 극성 판단 완료 신호와 이때의 극성 신호를 FPLL부(53)로 전달하여 FPLL부(53)가 도 4의 경우와 같이 제 3 구역에서 데이터에 의한 영향으로 순간적인 부호의 변화가 발생하여도 이를 무시하고 동작을 할 수 있게 해준다.

즉, 상기 방법으로 극성 검출부(507)에서 극성 판단이 완료되었다는 신호와 극성 신호가 FPLL부(53)로 전달되면 상기 FPLL부(53)는 리미터(63)의 출력을 곱셈기(64)로 출력하지 않고, 극성 검출부(57)에서 전달되어진 극성에 관한 정보를 곱셈기(64)로 출력한다.

이를 위해, 상기 FPLL부(53)의 제 1 선택부(69)는 상기 극성 검출부(507)에서 출력되는 극성 신호에 따라 '1' 또는 '-1'을 선택하여 제 2 선택부(70)로 출력한다. 일 예로, 상기 극성 신호가 양의 값을 나타내면 '1'을, 음의 값을 나타내면 나타내면 '-1'을 선택한다. 상기 제 2 선택부(70)는 상기 극성 검출부(507)에서 출력되는 극성 판단 완료 신호에 따라 상기 리미터(63)의 출력 또는 제 1 선택부(69)의 출력을 선택하여 곱셈기(64)로 출력한다. 일 예로, 극성 판단 완료 신호가 극성 판단이 완료되었음을 나타내면 제 1 선택부(69)의 출력을, 극성 판단이 완료되지 않았음을 나타내면 리미터(63)의 출력을 선택하여 곱셈기(64)로 출력한다. 이는 상기 극성 검출부(57)에서 극성 판단이 완료되면 더 이상 리미터(64)의 출력을 이용하지 않도록 하기 위해서이다.

이때, 상기 극성 검출부(57)는 현재 FPLL부(53)의 상태가 도 2 또는 도 3의 몇 번째 구역에 있는지를 알 수가 없다. 그러나, 상기 FPLL부(53)에서 제 1 구역의 과정이 진행중이면 DC 제거부(55)의 출력인 DC 값의 부호가 계속해서 변한다. 이때에는 DC 값의 부호가 변하므로 극성 검출부(57)에서 극성에 대한 정보를 판단할 수가 없다. 따라서, 이때에는 극성 검출부(57)의 제어에 의해 리미터(63)의 출력이 곱셈기(64)로 입력된다.

또한, 제 2 구역 및 제 3 구역에 있는 경우는 DC 값의 부호가 변화하지 않는다. 따라서, 상기 극성 검출부(57)는 극성을 판단할 수가 있다. 이때에는 극성 검출부(57)의 제어에 의해 '1' 또는 '-1'의 값이 강제로 곱셈기(64)로 입력된다. 여기서, 현재 제 3 구역의 과정이 진행중이면 FPLL이 완료된 상태이므로 큰 문제가 없다.

그러나, 제 2 구역에 해당하는 과정이 진행중이면 FPLL부(53)의 동작이 완료되지 않은 상태 즉, PLL 동작이 수행되고 있는 상태이다. 그렇지만 이때에도 리미터(63)의 출력 또한 부호의 변화가 없기 때문에 극성 검출부(57)의 제어에 의해 '1' 또는 '-1'의 값을 강제로 곱셈기(64)에 입력시켜도 FPLL부(53)의 동작에는 전혀 문제가 발생하지 않는다.

도 7은 상기 극성 검출부(57)의 상세 블록도로서, 부호 추출부(71)는 DC 제거부(55)에서 출력되는 DC 값으로부터 부호를 추출하여 비교기(72)와 기준값 저장부(74)로 출력한다.

상기 비교기(72)는 상기 부호 추출부(71)에서 추출된 부호값과 기준값 저장 부(74)에 저장된 기준값이 같은지, 다른지를 비교하고 비교 결과를 신뢰도 검사부(73)로 출력한다.

상기 신뢰도 검사부(73)는 통상 카운터로 구성되며, 상기 비교기(72)에서 두 개의 부호가 같은 값을 가졌다고 판단하면 신뢰도를 한 단계 높이고, 서로 다른 값을 가졌다고 판단하면 신뢰도를 한 단계 내린다.

이때, 상기 기준값 저장부(74)에 저장되는 초기 기준값은 현재 입력되는 신호의 극성을 전혀 모르는 상태이므로 임의로 정할 수는 없다.

따라서, 초기에는 현재 입력되는 DC 값의 부호를 기준값으로 저장하거나 또는, 상기 신뢰도 검사부(73)에 저장된 신뢰도가 '0'인 경우에 현재 입력되는 DC 값의 부호를 기준값으로 저장한다.

상기 기준값을 저장하고 나면, 상기 비교기(72)와 신뢰도 검사부(73)는 다음에 입력되는 DC 값의 부호와 상기 기준값을 비교하여 신뢰도를 높일지, 내릴지를 판단한다.

만일, 현재의 신뢰도가 '0'인데 입력되는 DC 값의 부호와 기준값이 같은 경우는 신뢰도가 한단계 높아지므로 큰 문제가 없다. 하지만, 두 값이 서로 다르면 신뢰도를 더 이상 내릴 수 없으므로 신뢰도는 그대로 유지하고 대신 기준값 저장부(74)의 기준값을 현재 입력되는 DC 값의 부호로 바꾸어 저장한다. 여기서, 상기 '0'은 일종의 임계값으로서, 신뢰도를 더 이상 내릴 수 없을 때의 값이다. 그러므로, 상기 임계값은 반드시 '0'일 필요는 없으나, 본 발명에서는 설명의 편의를 위해 '0'으로 가정한다.

이를 위해 신뢰도 검사부(73)에서는 인에이블 신호를 생성하여 상기 기준값 저장부(73)로 출력한다. 즉, 상기 신뢰도 검사부(73)는 신뢰도가 '0'인 상태에서 비교기(72)에서 현재 입력되는 DC 값의 부호와 기준값이 다름을 나타낼 때에만 상기 인에이블 신호를 액티브시킨다. 상기 기준값 저장부(74)는 상기 인에이블 신호가 액티브될 때에만 기준값을 현재 입력되는 DC 값의 부호로 변환하여 저장한다. 이렇게 하면, 도 2와 도 3의 제 1 구역 즉, FLL 동작이 수행되고 있는 경우에는 계속적으로 기준값 저장부(74)의 값이 바뀌게 되어 신뢰성을 쌓지 못한다. 그러면, 극성 검출부(57)는 FPLL부(53)로 극성 판단이 완료되었다는 신호를 보낼 수가 없다. 따라서, FPLL부(53)는 정상 동작을 할 수가 있다.

이때, 입력되는 통과대역 신호와 기준신호 사이에 존재하는 주파수 오차는 상당히 작은 값이다. 따라서, 주파수 비트의 주기는 상당히 긴 시간이 필요하다. 그런데, 상기 신뢰도 검사부(73)에서 약간의 신뢰도만 쌓은 경우에도 입력 신호의 판단이 완료되었다는 신호를 FPLL부(53)로 전송하게 되면 제 1 구역의 과정이 진행 중인데도 극성 판단이 완료되었다고 판단할 수가 있다. 이러한 경우가 발생하면 FPLL부(53) 및 전체 수신기가 오동작을 하게 된다.

또한, 극성 판단의 완료에 대한 신뢰도의 임계치가 작으면 도 4의 제 3 구역과 같은 경우가 발생한 경우에도 오판단을 할 수가 있다. 이를 방지하기 위해서는 신뢰도 검사부(73)에서 충분한 신뢰도를 가지고 극성 판단의 완료에 대한 판단을 하여야 한다.

이상에서와 같이 본 발명에 따른 디지털 TV의 극성 보정 장치에 의하면, DC 값의 부호를 이용하여 FPLL이 '0'도 또는 '180'도로 수렴했는지를 판단하여 FPLL부에서 출력되는 신호의 위상을 항상 '0'도가 되도록 보정하며 특히, 이러한 극성 판단 및 극성 보정을 모두 디지탈 영역에서 처리함으로써, 정확한 극성 판단 및 보정이 이루어져 시스템 성능이 개선되는 효과가 있다. 또한, 회로가 단순해져 이를 IC화할 시 집적도가 용이하고 IC 사이즈가 작아지며 이로 인해 코스트가 다운되는 효과가 있다.

그리고, FPLL부에 현재의 극성 판단 완료 여부에 대한 정보와 극성 신호를 출력하여 리미터의 출력을 제어함으로서, FPLL부를 좀더 안정적으로 동작할 수 있게 한다. 특히, FPLL이 완료된 상태이면 신뢰도에 따라 리미터의 출력을 이용하지 않고 극성 신호에 해당하는 값을 강제로 이용함으로써, FPLL이 완료된 상태에서 극성이 변하는 경우가 발생하여도 수신기 전체에서는 정상적인 동작이 가능하도록 하여 수신기의 성능을 향상시킬 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (6)

1. 수신된 데이터의 복조시 복조기의 특성상 데이터의 극성이 반전되는 경우 이를 판단하여 보정하는 극성 보정 장치에 있어서,

   수신된 데이터를 기저대역으로 복조하고, 극성 검출부에서 출력되는 극성 제어 신호를 입력받아 주파수 록킹 과정과 위상 록킹 과정을 제어하여 각각의 주파수와 위상을 록킹하는 복조부;

   상기 복조된 데이터에 포함된 DC 성분으로부터 상기 데이터의 극성을 검출하고 검출 결과에 따른 극성 제어 신호를 출력하는 극성 검출부; 그리고

   상기 복조된 데이터를 극성 제어 신호에 따라 그대로 또는 반전시킨 후 데이터 복구를 위해 출력하는 극성 보정부를 포함하여 구성되는 것을 특징으로 하는 디지털 TV 수신기의 극성 보정 장치.
2. 제 1 항에 있어서, 상기 극성 검출부는

   상기 DC 성분으로부터 부호를 검출하는 부호 추출부와,

   극성 검출을 위한 기준값을 저장하고 저장된 기준값을 극성 신호로 하여 상기 극성 보정부와 복조부로 출력하는 기준값 저장부와,

   상기 부호 추출부의 출력과 기준값 저장부의 출력이 같은지 여부를 비교하고 비교 결과를 출력하는 비교기와,

   상기 비교 결과에 따라 신뢰도를 높이거나 낮춘 후 이때의 신뢰도 값이 특정 임계값 이상이면 극성 판단이 완료되었음을 나타내는 극성 판단 완료 신호를 생성하여 상기 극성 보정부와 복조부로 출력하는 신뢰도 검사부로 구성되는 것을 특징으로 하는 디지털 TV 수신기의 극성 보정 장치.
3. 제 2 항에 있어서,

   상기 신뢰도 검사부는 신뢰도가 기 설정된 임계값일 때 상기 비교기에서 현재 입력되는 DC 값의 부호와 기준값이 다르다고 판별하면 상기 신뢰도는 기 설정된 임계값을 그대로 유지한 채 상기 기준값 저장부로 제어 신호를 출력하고,

   상기 기준값 저장부는 상기 제어 신호가 입력되면 저장된 기준값을 현재 입력되는 DC 값의 부호로 변환시켜 저장하는 것을 특징으로 하는 디지털 TV 수신기의 극성 보정 장치.
4. 제 2 항에 있어서, 상기 복조부는

   수신되는 데이터와 입력되는 기준 주파수를 곱하여 상기 수신 데이터를 I,Q 각각의 기저대역 데이터로 변환하는 제 1, 제 2 믹서와,

   상기 제 1 믹서에서 출력되는 I 기저대역 데이터를 입력받아 상기 제 1 믹서의 출력에 포함된 주파수 오차를 위상 오차로 변환하는 자동 주파수 제어 필터와,

   상기 자동 주파수 제어 필터의 출력 신호에서 부호 성분만을 추출하는 리미터와,

   상기 극성 검출부에서 출력되는 극성 판단 완료 신호에 따라 상기 리미터의 출력 또는 상기 검출된 극성 신호에 해당하는 값을 선택 출력하는 선택부와,

   상기 선택부의 출력과 제 2 믹서에서 출력되는 Q 기저대역 데이터를 곱하는 곱셈기와,

   상기 곱셈기의 출력에 존재하는 순간적인 신호의 변화를 제거하는 자동 위상 제어 필터와,

   상기 자동 위상 제어 필터의 출력에 비례하는 기준 주파수를 발생하여 상기 제 1, 제 2 믹서로 출력하는 전압 제어 발진기로 구성되는 것을 특징으로 하는 디지털 TV 수신기의 극성 보정 장치.
5. 제 4 항에 있어서, 상기 선택부는

   상기 검출된 극성 신호가 양의 값을 나타내면 미리 셋팅시킨 양의 부호값을 선택하고, 음의 값을 나타내면 미리 셋팅시킨 음의 부호값을 선택하여 출력하는 제 1 선택기와,

   상기 극성 판단 완료 신호가 액티브 상태이면 상기 제 1 선택기의 출력을 선택하고, 상기 극성 판단 신호가 비액티브 상태이면 상기 리미터의 출력을 선택하여 곱셈기로 출력하는 제 2 선택기로 구성되는 것을 특징으로 하는 디지털 TV 수신기의 극성 보정 장치.
6. 삭제

Images