KR100742987B1 - 고효율의 발광다이오드 및 패키지와 그 제조방법 - Google Patents

고효율의 발광다이오드 및 패키지와 그 제조방법 Download PDF

Info

Publication number
KR100742987B1
KR100742987B1 KR1020050094938A KR20050094938A KR100742987B1 KR 100742987 B1 KR100742987 B1 KR 100742987B1 KR 1020050094938 A KR1020050094938 A KR 1020050094938A KR 20050094938 A KR20050094938 A KR 20050094938A KR 100742987 B1 KR100742987 B1 KR 100742987B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
layer
curable epoxy
forming
Prior art date
Application number
KR1020050094938A
Other languages
English (en)
Other versions
KR20070039728A (ko
Inventor
진용성
Original Assignee
(주)더리즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)더리즈 filed Critical (주)더리즈
Priority to KR1020050094938A priority Critical patent/KR100742987B1/ko
Publication of KR20070039728A publication Critical patent/KR20070039728A/ko
Application granted granted Critical
Publication of KR100742987B1 publication Critical patent/KR100742987B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

본 발명은 고효율의 발광다이오드와 패키지 및 그 제조방법에 관한 발명으로, 반도체로 형성된 광발생부, 반사부 및 UV 경화형 에폭시를 이용하여 구조물을 형성하는 광적출부를 포함하는 것을 특징으로 하는 고효율의 발광다이오드에 관한 발명 및 반도체층으로 형성된 광발생부를 형성하는 단계, 반사판을 형성하는 단계, UV 경화형 에폭시를 도포하는 단계 및, 광적출을 위한 구조물을 형성하는 단계를 포함하는 것을 특징으로 하는 고효율 발광다이오드의 제조방법에 관한 발명이다.
그리고 패키지틀과 반도체 광발생부 및 UV 경화형 에폭시를 이용하여 구조물을 형성하는 광적출부를 포함하는 것을 특징으로 하는 고효율의 발광다이오드 패키지에 관한 발명 및 발광다이오드와 패키지틀을 연결하는 단계, 패키지틀 내부에 UV 경화형 에폭시를 채우고 경화하는 단계, UV 경화형 에폭시를 도포하는 단계, 및 광적출을 위한 구조물을 형성하는 단계를 포함하는 것을 특징으로 하는 고효율 발광다이오드 패키지의 제조방법에 관한 발명이다.
이와 같은 고효율의 발광다이오드, 패키지 및 그 제조방법은 UV 경화형 에폭시를 이용함으로써, 저가의 장비와 단순한 공정으로 대량생산이 용이하고, 특성이 뛰어난 새로운 형태의 광적출층을 쉽게 구현할 수 있어서 고효율의 발광다이오드 및 패키지를 보다 용이하게 제조할 수 있다.
발광다이오드, 발광다이오드 패키지, 광적출, UV 경화형 에폭시, pn접합 다이오드

Description

고효율의 발광다이오드 및 패키지와 그 제조방법{High efficiency LED and LED package of using UV epoxy, and manufacturing method thereof}
도 1은 GaN LED성장 중에 표면에 요철을 형성하여 광 추출효율을 개선시킨 종래 기술을 설명하기 위한 도면,
도 2는 종래의 역피라미드형의 적출구조를 갖는 발광다이오드를 나타낸 도면,
도 3은 종래의 사진식각 방법을 이용하여 표면에 구조물을 형성한 발광다이오드를 나타낸 도면,
도 4는 종래의 다이오드 내부에 적출구조를 형성하는 발광다이오드를 나타낸 도면,
도 5는 종래의 dicing saw등으로 적출구조를 형성하는 발광다이오드를 나타낸 도면,
도 6은 일반적인 수지 수납형 발광다이오드 패키지의 구조와, 그로부터 빛이 방출되는 패턴을 나타낸 도면,
도 7은 본 발명의 제1실시예로서, UV 경화형 에폭시를 이용하여 구조물이 형성된 고효율 발광다이오드의 구조를 나타낸 도면,
도 8은 본 발명의 제2실시예로, 광적출부가 형광물질이 혼합된 UV 경화형 에 폭시로 형성된 고효율 발광다이오드의 구조를 나타낸 도면,
도 9a 내지 도 9d는 본 발명의 고효율 발광다이오드 제조방법의 제1실시예로서, UV 경화형 에폭시를 이용하여 구조물을 형성하는 공정의 흐름을 예시한 도면,
도 10a 내지 도 10e는 본 발명의 고효율 발광다이오드 제조방법의 제2실시예로서, 광적출부를 형광물질이 혼합된 UV 경화형 에폭시로 형성하는 공정의 흐름을 예시한 도면,
도 11a는 본 발명의 고효율 발광다이오드 패키지의 제1실시예로서, UV 경화형 에폭시를 이용하여 구조물을 형성한 패키지의 구조를 나타낸 도면,
도 11b는 본 발명의 고효율 발광다이오드 패키지의 제2실시예로서, 형광물질이 혼합된 UV 경화형 에폭시로 광적출부를 형성한 구조를 나타낸 도면,
도 12는 본 발명의 고효율 발광다이오드 패키지의 제3실시예로서 패키지 내부의 발광다이오드와 패키지 외부의 수지 표면에 모두 UV 경화형 에폭시를 이용하여 구조물을 형성한 구조를 나타낸 도면,
도 13a 내지 도 13d는 본 발명의 고효율 발광다이오드 패키지 제조방법의 제1실시예로서, UV 경화형 에폭시를 이용하여 구조물을 형성하는 공정의 흐름을 예시하는 도면이다.
본 발명은 고효율의 발광다이오드와 패키지 및 그 제조방법에 관한 발명으 로, 보다 상세하게는 내부에서 전반사되어 밖으로 빠져 나오지 못하는 광의 적출 효율을 높이기 위하여 다이오드의 일면 또는 패키지의 발광부에 구조물을 저가의 장비와 단순한 공정으로 용이하게 형성할 수 있게 하는 고효율의 발광다이오드와 패키지 및 그 제조방법에 관한 것이다.
발광다이오드(LED: Light Emitting Diode)는 전류를 흘리면 전자가 에너지 레벨이 높은 곳에서 낮은 곳으로 이동하며 특정한 파장의 빛을 내는 반도체 소자를 말한다. LED는 컴퓨터 본체에서 하드디스크가 돌아갈 때 깜빡이는 작은 녹색 불빛이나 도심의 빌딩 위에 설치된 대형 전광판, 핸드폰의 반짝이는 불빛을 내는 등 다양한 응용분야에서 광원으로써 사용된다.
반도체에 전압을 가할 때 발생되는 이러한 발광현상은 전기 루미네선스(전기장발광)라고 하며, 1923년 탄화규소 결정의 발광 관측으로부터 알려져, 1923년에 비소화갈륨 pn 접합에서의 고효율 발광이 발견되면서부터 그 연구가 활발하게 진행되어, 1960년대 말에 실용화되기에 이르렀다.
발광다이오드에 적합한 재료로는 ① 발광파장이 가시(可視) 또는 근적외영역(近赤外領域)에 존재할 것, ② 발광효율이 높을 것, ③ p-n접합의 제작이 가능할 것 등의 조건을 만족시키는 것으로서 주로 비소화갈륨 GaAs, 인화갈륨 GaP, 갈륨-비소-인 GaAs1-x Px, 갈륨-알루미늄-비소 Ga1 - xAlxAs, 인화인듐 InP, 인듐-갈륨-인 ln1-xGaxP 등 3B 및 5B족인 2원소 또는 3원소 화합물 반도체가 사용되고 있는데, 2B, 6B족이나 4A, 4B족인 것에 대하여도 연구가 진행되고 있다.
질화갈륨 반도체는(GaN)는 3.4eV의 밴드갭을 갖고 있고 화학적으로 매우 안정하여 단단한 반도체 물질 중에 하나이며, 비소(As), 수은(Hg) 같은 환경 유해물질을 포함하지 않기 때문에 환경 친화적인 물질이다.
또한, 질화갈륨 반도체는 전자 친화력이 강하여 광학적 특성은 물론, 전자 이동도, 전자포화 속도 및 전계파괴 전압 특성이 우수하여 광. 전자 소자응용에 많은 관심을 불러 일으키고 있는 반도체 물질이다.
특히, 최근 질화갈륨 반도체(GaN)가 청색및 근자외선 영역의 광을 방출할 수 있다는 사실이 알려져, 이를 이용한 청색 LED 및 색변환형 백색 LED가 실용화 되어 산업 전반에 큰 파장을 일으키고 있다.
이처럼 질화갈륨 반도체 소자의 발전으로 전체 가시광 영역에서의 고휘도 발광 다이오드(LED)의 구현이 가능해지면서 광원으로 사용하기 위한 고휘도의 백색 발광 다이오드(LED)가 개발되기 시작하였다.
백색 발광 다이오드(LED) 램프를 구현하기 위하여 고휘도 RGB(Red Green Blue) 발광 다이오드(LED)들의 조합, 다층구조나 웨이퍼 접합(Wafer Fusion) 등을 통한 단일칩 발광 다이오드(LED) 구현, 고휘도 청색 발광 다이오드(LED)와 황색 형광체(Phosphor)의 조합, (형광등과 유사한 방식으로) 자외선 발광 다이오드(LED)를 사용하여 형광체(Phosphor)를 여기시키는 방식 등이 개발되어 다양한 응용분야가 기대되고 있다.
LED의 발광기구는 크게 나누어 ① 자유 캐리어의 재결합에 의한 것과, ② 불순물 발광중심에서의 재결합에 의한 것이 있다. ①에서 발광파장은 대략 ch/Eg(c는 광속, h는 플랑크 상수, Eg는 금지띠의 밴드폭)와 같으며, 비소화갈륨의 경우에는 약 900nm인 근적외광이 된다. 갈륨 비소 인에서는 인의 함유량 증가에 따라 Eg가 증가하므로 가시발광 다이오드가 된다.
한편, ②에서는 발광파장은 반도체에 첨가되는 불순물의 종류에 따라 다르다. 인화갈륨인 경우, 아연 및 산소 원자가 관여하는 발광은 적색(파장 700nm)이고, 질소 원자가 관여하는 발광은 녹색(파장 550nm)이다. 발광 다이오드는 종래의 광원(光源)에 비해 소형이고, 수명은 길며, 전기에너지가 빛에너지로 직접 변환되기 때문에 전력이 적게 들고 효율이 좋다.
이러한 LED의 성능을 나타내는 지표는 여러 가지가 있지만, 발광효율(%), 외부 양자 효율(%)등은 LED의 성능을 나타내는 중요한 파라미터이다.
이하 본 발명과 관련된 문제점인 광적출효율(Extraction efficiency)에 대해서 살펴보면, 적출효율(%)은 LED에 주입된 전자와 LED밖으로 방출되는 광자의 비에 의하여 결정되며 추출효율이 높을수록 밝은 LED를 의미한다. LED의 적출효율은 칩의 모양이나 표면형태, 칩의 구조, 패키징 형태에 의하여 많은 영향을 받기 때문에 LED를 설계할 때 세심한 주의를 필요로 한다.
발광다이오드를 구성하는 물질간 굴절률 차이 때문에 물질의 경계면에서 전반사가 일어날 수 있다. 한편 발광다이오드 내부에서 발생한 빛은 모든 방향으로 방사되는데 경계면에서 임계각 이상으로 입사되는 빛들은 발광 다이오드 밖으로 빠져나가지 못한다. 따라서 발광 다이오드 내부에서 발생한 빛의 상당량이 발광다이오드 밖으로 빠져 나오지 못한다.
그러므로 발광다이오드 내부에서 발생한 빛을 효율적으로 밖으로 빠져 나오게 하기 위해 발광다이오드 내에 광적출층을 형성한다. 광적출층은 경계면에서 입사각을 작게 만들어 가급적 많은 양의 빛이 빠져 나갈 수 있게 해준다.
첨부한 도 1에서는 GaN LED성장 중에 표면에 요철을 형성하여 광 추출효율을 개선시킨 경우이다. 도 1 (a)의 AFM 사진에서 보는 바와 같이, 에피표면 위에 수백 nm 크기로 요철표면(roughness surface)을 형성한 것을 알 수 있으며, 도 2 (b)의 TEM사진에서 표면요철 구조는 V shape의 형태를 갖고 있음을 알 수 있다.
도 1 (c)는 요철표면이 광적출에 미치는 효과를 설명하고 있으며 표면의 요철이 광의 임계각을 변화시켜 보다 용이하게 광을 적출할 수 있도록 도와줌을 알 수 있다. 이와 같이 표면에 요철을 형성한 GaN LED는 평탄한 표면을 갖는 GaN LED보다 2배 정도의 개선된 발광효율 특성을 나타낸다.
그러나 이러한 광적출을 위한 구조물을 형성하는 방법에 있어서, 복잡한 공정과 LED소자에 특성 변화 때문에 광적출효율을 개선하기 위한 노력에 많은 어려움이 나타났다.
이하 더욱 자세히 살펴보면, 첨부한 도 2에서 도시한 바와 같이 칩의 모양을 역피라미드 형태로 만드는 경우(미국 특허 6,229,160)인데, 종래의 발광 다이오드처럼 그 구조는 활성층(13)과 반도체층(12), 반사판(11), 기판으로 이루어져 있다.
활성층(13)에서 방사된 빛은(16) 역피라미드형으로 이루어져 있기 때문에 측벽(15)에서 반사되어 입사각이 작아져 내부 반사율이 작아짐으로, 더 많은 빛이 발광다이오드 외부로 빠져나갈 수 있다. 그러나, 이러한 구조는 반사각과 적층 구조 의 기울기(β)에 대한 정확한 계산을 통한 구조형성의 어려움으로 인하여 공정이 복잡하여 제작이 어렵다.
그리고 발광다이오드 층을 형성한 뒤 상기 발광다이오드 상부 층에 홈을 내거나(미국특허 6,258,618), 첨부한 도 3에서 나타낸 바와 같이 구조물을 형성하여(미국특허 6,657,236) 난반사를 유도하는 방법도 있다.
그러나 이러한 구조물들은 전극 형성에 영향을 주어 발광다이오드의 전기 광학적 효율을 떨어뜨리는 단점이 있다.
또한 이 방법은 도 3에서 나타낸 바와같이 광적출 구조물(39)을 형성하는 공정에 있어서, 반도체층(14)위에 spreading layer를 형성하여, 화학기상증착법(CVD)이나 스퍼터링(sputtering)에 의해 반도체층을 증착하고 난후, 포토레지스트를 다시 도포하여, 사진식각(photolithography) 방법으로 구조물(39)을 형성하기 때문에, 공정이 어렵고 고가의 장비가 필요하다는 문제점이 있다.
첨부한 도 4에서는 발광다이오드 내부에 난반사 층(45)을 형성하는 것인데(대한민국 특허출원 10-2004-700976), 내부 난반사층에 의해 결정 성장에 영향을 주어 역시 발광다이오드의 전기 광학적 효율을 떨어뜨린다.
그리고 첨부한 도 5에서 나타낸 바와 같이 기판을 식각하거나 dicing saw등으로 구조물 형성(texturing)하여 광적출효율을 높이는 방법이 있으나, 이 또한 dicing saw machine등의 고가의 장비가 필요하다.
이처럼 광 적출효율을 개선하기 위해 다양한 방법으로 구조물을 형성하거나 난반사 층을 만드는 시도를 해오고 있으나, 고가의 장비와 복잡한 공정, 특성의 변 화 때문에 대량생산이 어렵다는 문제점이 있다.
그리고 첨부한 도 6에 나타난 바와 같이 일반적인 발광다이오드 패키지도 역시 다이오드(LED)에서 방사된 빛이 전반사로 인하여 빛이 패키지 내부에 갇힘으로써, 광 적출효율이 저하 되어 이를 해결하려는 노력이 다각도로 진행되고 있지만 상술한 바와 같이 복잡한 공정과 비용면에서 많은 문제점이 있다.
상술한 문제점을 해결하기 위해 본 발명은, 광 적출효율을 개선하기 위한 광적출층을 UV 경화형 에폭시를 이용하여 형성함으로써, 고가의 장비 복잡한 공정등의 문제점을 해결하여 저가의 장비와 단순한 공정으로 제조되는 특성이 뛰어난 고효율의 발광다이오드와 패키지 및 그 제조방법을 제공 하는데 있다.
이와 같은 목적을 달성하기 위해 본 발명의 제 1특징에 따른 고효율 발광다이오드는 반도체로 형성된 광발생부와, 발생된 광을 수집하기 위한 반사부 및, 상기 수집되어 방사된 광을 적출하기 위해 UV 경화형 에폭시를 이용하여 구조물을 형성하는 광적출부를 포함한다.
또한 상기 광발생부는 P형 또는 N형의 제1 반도체층과, 제 1반도체층위에 형성된 활성층 및 상기 활성층 위에 형성된 제1 반도체층과 반대 극성의 제2 반도체층을 포함하는 것이 바람직하고, 나아가 상기 반사부는 금속박막으로 형성된 것을 특징으로 하는 것일 수 있다.
나아가 상기 광적출부는 UV 경화형 에폭시로 도포되어 경화된(curing) 제1층 과 상기 경화된 제 1층위에 형광물질이 혼합된 UV 경화형 에폭시로 도포되어 구조물을 형성하는 것일 수 있다.
더하여 상기 광적출부는 UV 경화형 에폭시가 도포된 층에 패턴화된 마스크를 통하여 UV를 조사하는 단계와, 상기 UV가 조사된 에폭시층에 용제(solvant)를 이용하여 식각하는 단계를 포함하는 방법으로 형성된 것일 수 있다.
한편 본 발명의 제 2특징에 따른 고효율 발광다이오드 제조방법은 투명기판 위에 반도체층으로 구성된 광발생부를 형성하는 단계, 상기 투명기판 위에 UV 경화형 에폭시를 도포하는 단계 및 도포된 에폭시 층에 광적출을 위한 구조물을 형성하는 단계를 포함한다.
또한 상기 반도체층을 형성하는 단계는 p형 또는 n형의 제1반도체층을 형성하는 단계, 상기 제1반도체층 위에 활성층을 형성하는 단계, 활성층 위에 상기 제1반도체층과 반대 극성의 제 2반도체층을 형성하는 단계를 포함하는 것이 바람직하다.
그리고 상기 UV 경화형 에폭시를 도포하는 단계는 스핀코팅(spin coating) 또는 로울러 방법(roller method)으로 하는 것일 수 있으며, 상기 UV 경화형 에폭시를 도포하는 단계는 도포된 에폭시를 UV로 경화(curing)하여 제1층을 형성하는 단계와, 그 제1층위에 형광물질이 혼합된 UV 경화형 에폭시를 도포하여 제 2층을 형성하는 단계를 포함하는 것이 바람직하다.
더하여 상기 구조물을 형성하는 단계는 UV 경화형 에폭시가 도포된 층에 패턴화된 마스크를 통하여 UV를 조사하는 단계와, UV가 조사된 에폭시층에 용제 (solvant)를 이용하여 식각하는 단계를 포함하는 것이 바람직하다.
그리고 본 발명의 제 3특징에 따른 고효율 발광다이오드 패키지는 리드프레임이 부착되어 있는 패키지틀과, 발광다이오드로 형성된 광발생부 및, 상기 광발생부에서 방사된 광을 적출하기 위해 UV 경화형 에폭시를 이용하여 구조물을 형성하는 광적출부를 포함한다.
더 나아가, 상기 패키지틀 내부에는 UV 경화형 에폭시로 채워진 것일 수 있고, 바람직하게는 상기 광적출부는 UV 경화형 에폭시로 도포되어 경화된(curing) 제1층과 상기 경화된 제 1층위에 형광물질이 혼합된 UV 경화형 에폭시로 도포되어 형성하는 제2층 및, 상기 도포된 제 2층위에 광적출을 위한 구조물을 포함하는 것도 가능하다.
그리고 상기 광적출부는 UV 경화형 에폭시가 도포된 층에 패턴화된 마스크를 통하여 UV를 조사하는 단계와, 상기 UV가 조사된 에폭시층에 용제(solvant)를 이용하여 식각하는 단계를 포함하는 방법으로 형성된 것일 수 있다.
또한 상기 다이오드는 UV 경화형 에폭시를 이용하여 다이오드 일면에 구조물을 형성하는 광적출부가 형성된 다이오드인 것일 수 있다.
본 발명의 제 4특징에 따른 발광다이오드 패키지의 제조방법은 패키지틀 내부에 있는 리드프레임 위에 발광다이오드를 부착하고 금속와이어로 연결하는 단계, 패키지틀 내부에 UV 경화형 에폭시를 채우고 경화하는 단계, 상기 UV 경화형 에폭시가 채워진 틀 상층에 UV 경화형 에폭시를 도포하는 단계 및, 상기 도포된 에폭시층에 광적출을 위한 구조물을 형성하는 단계를 포함한다.
또한 바람직하게는 상기 발광다이오드는 UV 경화형 에폭시를 이용하여 다이오드 일면에 구조물을 형성하는 광적출부가 형성된 다이오드인 것일 수 있다.
더불어 상기 UV 경화형 에폭시를 도포하는 단계는 스핀코팅(spin coating) 또는 로울러 방법(roller method)으로 하는 것일 수 있고, 바람직하게는 상기 UV 경화형 에폭시를 도포하는 단계는 도포된 에폭시를 UV로 경화(curing)하여 제1층을 형성하는 단계와, 상기 제1층위에 형광물질이 혼합된 UV 경화형 에폭시를 도포하여 제 2층을 형성하는 단계를 포함하는 것일 수 있다.
그리고 상기 구조물을 형성하는 단계는 상기 UV 경화형 에폭시가 도포된 층에 패턴화된 마스크를 통하여 UV를 조사하는 단계와, 상기 UV가 조사된 에폭시층에 용제(solvant)를 이용하여 식각하는 단계를 포함하는 것이 바람직하다.
이하에서는, 첨부한 도면을 참조하여 본 발명에 따른 고효율 발광다이오드, 패키지 및 그 제조방법의 바람직한 실시예에 관하여 더욱 상세하게 설명한다.
본 발명의 제 1실시예로서, 첨부한 도 7은 UV 경화형 에폭시를 이용하여 광적출을 위한 구조물이 형성된 고효율 발광다이오드의 구조를 나타낸 도면이다.
반도체로 형성된 광발생부(20,30,40)와 발생된 광을 수집하기 위한 반사부(50) 및, 이러한 수집되어 방사된 광을 적출하기 위해 UV 경화형 에폭시를 이용하여 구조물(70)을 형성하는 광적출부로 구성된다.
UV 경화형 에폭시란 에폭시 수지를 주원료로 하는 것으로, 자외선 조사장치등으로부터 나오는 자외선의 화학작용에 의하여 비교적 단시간에 경화되는 수지를 말한다.
이러한 UV 경화형 에폭시 수지의 장점을 살펴보면, 단시간에 경화가 됨으로 생산성을 향상시키고, 경화시 BAKING이 필요없으므로 에너지 낭비가 적다. 또한 무용제형이므로 환경오염방지 및 1회 도장으로 후막도장이 가능하며, 열처리가 곤란한 물질에 응용이 가능할 뿐만 아니라 액형이므로 취급하기가 용이하다.
그러므로 UV 경화형 에폭시를 본 발명과 관련하여 사진식각(photolithography) 방법등에 사용함으로써, 광적출을 위한 구조물을 형성하는데 있어서, 다이오드 자체의 전기광학적 특성의 변화 없이 공정을 단순화 시키고 저가의 장비로 제조할 수 있게 된다.
상기 UV 경화형 에폭시는 Norland 사의 NOA60 계열, Summers
Optical 사의 J-91 등을 사용할 수 있고, 이 외에도 빛을 투과시킬 수 있는 통상의 UV curable epoxy는 모두 사용 가능하다.
또한 위의 광발생부(20,30,40)는 P형 또는 N형의 제1반도체층(20)과, 제1반도체층(20)위에 형성된 활성층(30) 및 그 활성층(30)위에 제1반도체층(20)과 반대극성의 제 2반도체층(40)으로 구성된다.
이러한 P-N 접합다이오드를 형성하고 활성층(30)에서 D-N(donor-acceptor) 리컴비네이션(recombination)에 의해 빛의 발광을 유도하는 것이어서 활성층의 도핑물질 또는 도핑방법에 따라 광발생 효율을 더욱더 높일 수 있다.
그리고 위 반사부(50) 반사율이 매우 높은 금속박막으로 형성되는 것이 바람직 한다. 이는 방사된 광을 한쪽 일면으로 수집하게 함으로써 적출효율을 높이고, 또한 금속막을 사용함으로써 반도체층(40) 전면에 전류를 균일하게 전달하는 전극의 역할도 함께 할 수 있게 하기 위함이다.
또다른 발명의 실시예로 첨부한 도 8에서는 구조물 자체에 형광물질이 혼합되어 새로운 파장의 LED로서 작용하는 것을 나타내고 있다.
투명기판위에 UV 경화형 에폭시(70)가 도포되어 경화(curing)된 제1층과 경화된 제1층(70)위에 형광물질이 혼합된 UV 경화형 에폭시(80)로 도포되어 구조물을 형성하도록 한다.
이는 광발생부에서 나온 빛이 위의 형광체에 흡수되고, 상기 형광체는 광발생부에서 나온 빛과 다른 파장의 빛을 방출하게 하여, 다양한 파장의 빛을 방출 가능하게 한다. 특히, 백색 LED로도 작용하는 것이 가능하다.
그리고 위의 구조물을 형성하는 방법으로는 도 9c내지 도 9d에서 나타낸 바와 같이 UV에 의한 사진식각(photolithography) 방법으로 형성하는데, 구체적으로는 UV 경화형 에폭시가 도포된층(111)에 패턴화된 포토마스크(112)를 통하여 UV(113)를 조사하고, UV(113)가 조사된 에폭시층(111)에 용제(solvant)에 의하여 식각함으로써 구조물이 형성된다.
여기서 에폭시를 제거하는 용제(solvant)는 일반적으로 아세톤, 에탄올, 메탄올등일 수 있고, 그 이외에도 본 발명에 적용되는 UV 경화형 에폭시의 전용용제를 사용할 수 있다.
UV 경화형 에폭시를 도포하는 방법에 따라 도포된층(111)의 두께를 조절할 수 있고, UV 경화형 에폭시의 두께와 패턴의 간격, UV 조사량을 적절하게 조절하면 여러 가지 다양한 형태의 패턴을 형성할 수 있다.
이러한 패턴의 형성에 있어서, 포토마스크(112)를 통하여 빛이 통과할 때 마스크 edge부분에서의 회절현상으로 인하여 정확하게 수직으로 조사되지 않지만 오히려 방사된 빛의 입사각을 줄일 수 있는 곡률을 가진 구조물을 더욱 용이하게 형성 할 수 있다.
그러므로 UV 경화형 에폭시의 두께와 UV 조사량, 시간등을 적절히 조절하게 되면 다이오드의 전기광학적 특성의 변화없이 최적의 광적출 구조를 가지는 다양한 모양의 구조를 형성할 수 있다는 장점이 있다.
본 발명의 제 2실시예로서, 첨부한 도 9a 내지 도 9d는 UV 경화형 에폭시를 이용하여 광적출 구조를 형성한 고효율 발광다이오드의 제조방법에 관한 공정을 나타낸 것이다.
도 9a에서 투명기판(110)위에 반도체층으로 구성된 광발생부(120,130,140)를 형성하는 단계후, 위의 반도체층 상부에 반사판(150)을 형성하고, 도 9b에서 나타낸 바와 같이 다시 투명기판(110) 위에 UV 경화형 에폭시층(111)을 형성한 뒤, 도 9c의 UV 경화형 에폭시를 이용한 구조물을 형성하는 방법으로 도 9d에서와 같은 광적출 구조가 형성된 고효율이 발광 다이오드가 제조된다.
UV 경화형 에폭시는 Norland 사의 NOA60 계열, Summers Optical사의 J-91 등을 사용할 수 있고, 이 외에도 빛을 투과시킬 수 있는 통상의 UV curable epoxy는 모두 사용 가능하다
여기서 에폭시를 제거하는 용제(solvant)는 일반적으로 아세톤, 에탄올, 메 탄올등일 수 있고, 그 이외에도 본 발명에 적용되는 UV 경화형 에폭시의 전용용제를 사용할 수 있다.
UV 경화형 에폭시를 도포하는 방법에 따라 도포된층(111)의 두께를 조절할 수 있고, UV 경화형 에폭시의 두께와 패턴의 간격, UV 조사량을 적절하게 조절하면 여러 가지 다양한 형태의 패턴을 형성할 수 있다
상기 UV 경화형 에폭시를 사용함으로써, 광적출을 위한 구조물을 형성하는데 있어서, 다이오드의 전기광학적 특성의 변화 없이 공정을 단순화 시키고 저가의 장비로 제조할 수 있게 된다.
위의 반도체층을 형성하는 단계는 도 9a의 투명기판(110) 위에 p형 또는 n형의 제1반도체층(120)을 형성하고, 그 반도체층(120) 위에 활성층(130)을 형성한후 상기 활성층(130) 위에 제1반도체층(120)과 반대 극성의 제2반도체층(140)을 형성하는 단계를 포함할 수 있다.
이는 p-n 접합 다이오드를 형성하고 활성층(130)에서 D-N(donor-acceptor) 리컴비네이션(recombination)에 의해 빛의 발광을 유도하는 것이어서 활성층의 도핑물질 또는 도핑방법에 따라 광발생 효율을 더욱더 높일 수 있게 하기 위함이다.
또한 반도체층과 활성층을 통해 전류를 인가할 수 있도록 제2반도체층(140)과 활성층(130) 일부를 식각하여 상기 제1반도체층(120)이 드러나도록 함으로써, 노출된 제1반도체층(120) 상부와 상기 반사판(150) 상부의 일부에 전극(160)을 형성 하도록 할 수 있다.
그리고 도 9b에서 UV 경화형 에폭시를 도포하는 단계는 스핀코팅(spin coating) 또는 로울러 방법(roller method)으로 형성할 수 있는데, 스핀 속도에 따라 UV 경화형 에폭시의 두께를 용이하게 조절할 수 있다.
더하여 또 다른 실시예로서 첨부한 도 10a 내지 도 10e는 형광물질을 혼합한 UV 경화형 에폭시를 이용하여 광적출 구조물을 형성한 고효율 발광다이오드 제조방법의 공정을 도시한 것이다.
더욱더 자세히는 도 10a에서 투명기판(210) 위에 UV 경화형 에폭시(211)를 도포하고, 도 10b에서 도포된 UV 경화형 에폭시층(211)에 UV(213)를 조하하여 경화(curing) 시킨후 도 10c에서 형광물질이 혼합된 UV 경화형 에폭시(214)를 도포한다.
도 10d에서는 이러한 UV 경화형 에폭시층(214)에 패턴화된 포토마스크(212)를 통하여 UV(213)를 조사한 후, 용제(solvant)로 식각하게 되면, 도 10e에서와 같이 광적출을 위한 구조물(215)이 형성된다.
그렇게 하여 광발생부에서 나온 빛이 위의 형광체에 흡수되고, 상기 형광체는 광발생부에서 나온 빛과 다른 파장의 빛을 방출하게 하여, 다양한 파장의 빛을 방출 가능하게 한다. 특히, 백색 LED로도 작용하는 것이 가능하여 선택적이고 효율적인 고효율 발광다이오를 제조할 수 있다.
또한 자외선 발광장치로 저가의 UV 형광등을 이용하는 것도 가능하고, Mask 패턴 역시 정교할 필요가 없으므로 저가의 포토마스크(212)로 용이하게 패턴을 형성할 수 있다.
본 발명의 제 3실시예로서, 첨부한 도 11a는 광적출을 위해 UV 경화형 에폭 시를 이용하여 구조물을 형성한 고효율의 발광다이오드 패키지의 구조를 나타낸 도면이다.
구체적으로, 리드프레임(320)이 부착되어 있는 패키지틀(310)과 발광다이오드(330)로 형성된 광발생부 및, 이 광발생부에서 방사된 광을 적출하기 위해 UV 경화형 에폭시를 이용하여 구조물을 형성하는 광적출부(360)로 구성된다.
이렇게 UV 경화형 에폭시를 이용하면, 저가의 장비와 공정으로 구조물을 용이하게 형성할 수 있고, 이 구조물은 방사된 빛의 입사각을 작게 함으로써, 전반사 되어 패기지틀(310) 내부에서 빠져 나오지 못하는 것을 방지하여 광적출효율을 효과적으로 높일 수 있게 된다.
그리고 도 11a에서 패키지틀(310) 내부에는 UV 경화형 에폭시로 채워질 수 있는데, 이것은 발광다이오드(330)과 리드프레임(320)이 본딩와이어(350)로 연결되어 있기 때문에 UV 경화형 에폭시로 감싸서 안정적으로 보호 하게 된다.
더 나아가 도 11b에서 상기 광적출부(360)는 UV 경화형 에폭시로 도포되어 경화된(curing) 제1층(360)과 경화된 제1층(360)위에 형광물질이 혼합된 UV 경화형 에폭시로 도포되어 구조물(361)을 형성할 수 있다.
이렇게 하여 광발생부에서 나온 빛이 위의 형광체에 흡수되고, 상기 형광체는 광발생부에서 나온 빛과 다른 파장의 빛을 방출하게 하여, 다양한 파장의 빛을 방출 가능하게 한다. 특히, 백색 LED로도 작용하는 것이 가능하게 된다.
이러한 광적출부의 구조물(360)은 UV 경화형 에폭시가 도포된 층에 패턴화된 마스크를 통하여 UV를 조사하고, UV가 조사된 에폭시층에 용제(solvant)를 이용하 여 식각하여 형성하는 방법으로 이루어 질 수 있다.
여기서, 자외선 발광장치로는 저가의 UV 형광등을 이용하는 것도 가능하고, Mask 패턴 역시 정교할 필요가 없으므로 저가의 포토마스크(212)로 용이하게 패턴을 형성할 수 있으며, 광적출효율(Extraction efficiency)을 높일 수 있는 다양한 구조물을 형성할 수 있다.
또한 첨부한 도 12에서 나타낸 바와 같이 광발생부가 UV 경화형 에폭시를 이용하여 구조물을 형성한 고효율 발광다이오드(313)로 구성됨으로써, 2중으로 광 적출효율을 높일 수 있는 발광다이오드 패키지가 된다.
본 발명의 제 4실시예로서, 첨부한 도 13a 내지 도 13d는 UV 경화형 에폭시를 이용하여 광적출을 위한 구조물을 형성한 고효율 발광다이오드 패키지의 제조방법에 관한 공정을 나타낸 것이다.
더욱 자세히는, 도 13a에서 나타낸 바와 같이 패키지틀(401) 내부에 있는 리드프래임(402) 위에 발광다이오드(403)를 부착하고 금속와이어(405)로 연결하고, 상기 패키지틀(401) 내부에 UV 경화형 에폭시(404)를 채워서 경화된 에폭시층(400)을 형성하여 구조물이 형성 가능하도록 한다.
도 13b에서 상기 경화된 에폭시층(400)에 UV 경화형 에폭시를 도포하고, 이러한 도포는 스핀코팅(spin coating) 또는 로울러 방법(roller method)으로 할 수 있다. 이것은 스핀 속도에 따라 UV 경화형 에폭시의 두께를 용이하게 조절할 수 있다.
또한 도 11b에 나타난 바와 같이 위의 UV 경화형 에폭시를 도포하는 단계는 도포된 에폭시를 UV로 경화(curing)하여 제1층(360)을 형성하고 그 위에 형괄물질이 혼합된 UV 경화형 에폭시를 도포하여 구조물(360)이 형성 가능하도록 할 수 있다. 이로 인하여 백색 LED 패키지 및 다양한 파장의 빛을 발생할 수 있는 고효율 발광다이오드 패키지를 제조 할 수 있다.
그리고 나서 도 13c에 나타난 바와 같이 UV 경화형 에폭시 층(410)에 패턴화된 포토 마스크(460)을 통하여(blocking) UV(430)를 조사한 후, 이 조사된 UV 경화형 에폭시층(410)에 용제(solvant)를 이용하여 식각함으로써, 도 13d의 광적출을 위한 구조물(460)을 저가의 장비와 단순한 공정으로 형성 할 수 있다.
이와 함께 도 12에서와 같이 패키지틀 내부에 있는 발광다이오드를 UV 경화형 에폭시를 이용하여 광적출을 위한 구조물이 형성된 발광다이오드(313)로 사용 함으로써, 이중으로 광적출 구조가 되어 더욱더 높은 광 적출효율을 가진 고효율 발광다이오드 패키지를 제조 할 수 있다.
이상의 설명에서 본 발명은 특정의 실시 예와 관련하여 도시 및 설명하였지만, 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도내에서 다양한 개조 및 변화가 가능하다는 것을 당 업계에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있을 것이다.
이상에서 설명한 바와 같이, UV 경화형 에폭시를 이용하여 광적출을 위한 구조물을 형성한 고효율의 발광다이오드, 패키지 및 그 제조방법을 제공하면, 저가의 장비와 단순한 공정으로 대량생산이 용이하고, 새로운 형태의 광적출층을 쉽게 구 현할 수 있어서 특성이 뛰어난 고효율의 발광다이오드 및 패키지를 보다 용이하게 제조할 수 있다.

Claims (20)

  1. 발광다이오드에 있어서,
    반도체로 형성된 광발생부;
    발생된 광을 수집하기 위한 반사부; 및,
    상기 수집되어 방사된 광을 적출하기 위해 UV 경화형 에폭시를 이용하여 구조물을 형성하는 광적출부를 포함하는 것을 특징으로 하는 고효율의 발광다이오드.
  2. 제 1항에 있어서,
    상기 광발생부는 P형 또는 N형의 제1 반도체층;
    제 1반도체층위에 형성된 활성층; 및,
    상기 활성층 위에 형성된 제1 반도체층과 반대 극성의 제2 반도체층을 포함하는 것을 특징으로 하는 고효율 발광 다이오드.
  3. 제 1항에 있어서,
    상기 반사부는 금속박막으로 형성된 것을 특징으로 하는 고효율 발광다이오드.
  4. 제 1항에 있어서,
    상기 광적출부는 UV 경화형 에폭시로 도포되어 경화된(curing) 제1층과,
    상기 경화된 제 1층위에 형광물질이 혼합된 UV 경화형 에폭시로 도포되어 구조물이 형성된 것을 포함하는 것을 특징으로 하는 고효율의 발광다이오드.
  5. 제 1항에 있어서,
    상기 광적출부는 UV 경화형 에폭시가 도포된 층에 패턴화된 마스크를 통하여 UV를 조사하는 단계와,
    상기 UV가 조사된 에폭시층에 용제(solvant)를 이용하여 식각함으로써 구조물을 형성하는 단계를 포함하는 방법으로 형성된 것을 특징으로 하는 고효율 발광 다이오드.
  6. 발광다이오드의 제조방법에 있어서,
    투명기판위에 반도체층으로 구성된 광발생부를 형성하는 단계;
    상기 반도체층 상부에 반사판을 형성하는 단계;
    상기 투명기판 위에 UV 경화형 에폭시를 도포하는 단계; 및,
    상기 도포된 에폭시 층에 광적출을 위한 구조물을 형성하는 단계를 포함하는 것을 특징으로 하는 고효율 발광다이오드의 제조방법.
  7. 제 6항에 있어서,
    상기 반도체층을 형성하는 단계는 투명기판 위에 p형 또는 n형의 제1반도체층을 형성하는 단계;
    상기 제1반도체층 위에 활성층을 형성하는 단계; 및,
    상기 활성층 위에 상기 제1반도체층과 반대 극성의 제 2반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 고효율 발광다이오드 제조방법.
  8. 제 6항에 있어서,
    상기 UV 경화형 에폭시를 도포하는 단계는 스핀코팅(spin coating) 또는 로울러 방법(roller method)으로 하는 것을 특징으로 하는 고효율 발광다이오드의 제조방법.
  9. 제 6항에 있어서,
    상기 UV 경화형 에폭시를 도포하는 단계는 도포된 에폭시를 UV로 경화(curing)하여 제1층을 형성하는 단계와,
    상기 제1층위에 형광물질이 혼합된 UV 경화형 에폭시를 도포하여 제 2층을 형성하는 단계를 포함하는 것을 특징으로 하는 고효율 발광다이오드 제조방법.
  10. 제 6항에 있어서,
    상기 구조물을 형성하는 단계는 상기 UV 경화형 에폭시가 도포된 층에 패턴화된 마스크를 통하여 UV를 조사하는 단계와,
    상기 UV가 조사된 에폭시층에 용제(solvant)를 이용하여 식각하는 단계를 포함하는 것을 특징으로 하는 고효율 발광다이오드의 제조방법.
  11. 발광다이오드 패키지에 있어서,
    리드프레임이 부착되어 있는 패키지틀;
    발광다이오드로 형성된 광발생부; 및,
    상기 광발생부에서 방사된 광을 적출하기 위해 UV 경화형 에폭시를 이용하여 구조물을 형성하는 광적출부를 포함하는 것을 특징으로 하는 고효율의 발광다이오드 패키지.
  12. 제 11항에 있어서,
    상기 패키지틀 내부에는 UV 경화형 에폭시로 채워진 것을 특징으로 하는 고효율 발광다이오드 패키지.
  13. 제 11항에 있어서,
    상기 광적출부는 UV 경화형 에폭시로 도포되어 경화된(curing) 제1층과,
    상기 경화된 제 1층위에 형광물질이 혼합된 UV 경화형 에폭시로 도포되어 구조물을 형성하는 것을 포함하는 것을 특징으로 하는 고효율의 발광다이오드 패키지.
  14. 제 11항에 있어서,
    상기 광적출부는 UV 경화형 에폭시가 도포된 층에 패턴화된 마스크를 통하여 UV를 조사하는 단계와,
    상기 UV가 조사된 에폭시층에 용제(solvant)를 이용하여 식각하는 단계를 포함하는 방법으로 형성된 고효율 발광다이오드 패키지.
  15. 제 11항에 있어서,
    상기 발광다이오드는 UV 경화형 에폭시를 이용하여 다이오드 일면에 구조물을 형성하는 광적출부가 형성된 다이오드인 것을 특징으로 하는 고효율의 발광다이오드 패키지.
  16. 발광다이오드 패키지의 제조방법에 있어서,
    패키지틀 내부에 있는 리드프레임 위에 발광다이오드를 부착하고 금속와이어로 연결하는 단계;
    패키지틀 내부에 UV 경화형 에폭시를 채우고 경화하는 단계;
    상기 경화된 UV 경화형 에폭시층에 UV 경화형 에폭시를 도포하는 단계, 및,
    상기 도포된 에폭시층에 광적출을 위한 구조물을 형성하는 단계를 포함하는 것을 특징으로 하는 고효율 발광다이오드 패키지의 제조방법.
  17. 제 16항에 있어서,
    상기 UV 경화형 에폭시를 도포하는 단계는 스핀코팅(spin coating) 또는 로울러 방법(roller method)으로 하는 것을 특징으로 하는 고효율 발광다이오드 패키 지의 제조방법.
  18. 제 16항에 있어서,
    상기 UV 경화형 에폭시를 도포하는 단계는 도포된 에폭시를 UV로 경화(curing)하여 제1층을 형성하는 단계와,
    상기 제1층위에 형광물질이 혼합된 UV 경화형 에폭시를 도포하여 제 2층을 형성하는 단계를 포함하는 것을 특징으로 하는 고효율 발광다이오드 패키지의 제조방법.
  19. 제 16항에 있어서,
    상기 구조물을 형성하는 단계는 상기 UV 경화형 에폭시가 도포된 층에 패턴화된 마스크를 통하여 UV를 조사하는 단계와,
    상기 UV가 조사된 에폭시층에 용제(solvant)를 이용하여 식각하는 단계를 포함하는 것을 특징으로 하는 고효율 발광다이오드 패키지의 제조방법.
  20. 제 16항에 있어서,
    상기 발광다이오드는 UV 경화형 에폭시를 이용하여 다이오드 일면에 구조물을 형성하는 광적출부가 형성된 다이오드인 것을 특징으로 하는 고효율의 발광다이오드 패키지의 제조방법.
KR1020050094938A 2005-10-10 2005-10-10 고효율의 발광다이오드 및 패키지와 그 제조방법 KR100742987B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050094938A KR100742987B1 (ko) 2005-10-10 2005-10-10 고효율의 발광다이오드 및 패키지와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050094938A KR100742987B1 (ko) 2005-10-10 2005-10-10 고효율의 발광다이오드 및 패키지와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070039728A KR20070039728A (ko) 2007-04-13
KR100742987B1 true KR100742987B1 (ko) 2007-07-26

Family

ID=38160411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050094938A KR100742987B1 (ko) 2005-10-10 2005-10-10 고효율의 발광다이오드 및 패키지와 그 제조방법

Country Status (1)

Country Link
KR (1) KR100742987B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105691B1 (ko) * 2009-12-16 2012-01-17 한국광기술원 발광다이오드 패키지 및 이를 이용한 웨이퍼 레벨의 몰딩방법
KR101644501B1 (ko) * 2010-01-18 2016-08-01 엘지이노텍 주식회사 발광소자, 발광 소자 패키지 및 조명장치
KR102008315B1 (ko) 2013-01-23 2019-10-21 삼성전자주식회사 발광 소자 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6623999B1 (en) 1998-05-11 2003-09-23 Seiko Epson Corporation Microlens array substrate, method of manufacturing the same, and display device
US6774404B2 (en) 2002-04-05 2004-08-10 Citizen Electronics Co., Ltd. Light emitting diode
KR20040087122A (ko) * 2003-04-04 2004-10-13 삼성전기주식회사 질화 갈륨계 반도체 led 소자
JP2005064111A (ja) 2003-08-08 2005-03-10 Stanley Electric Co Ltd 高輝度発光ダイオード

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6623999B1 (en) 1998-05-11 2003-09-23 Seiko Epson Corporation Microlens array substrate, method of manufacturing the same, and display device
US6774404B2 (en) 2002-04-05 2004-08-10 Citizen Electronics Co., Ltd. Light emitting diode
KR20040087122A (ko) * 2003-04-04 2004-10-13 삼성전기주식회사 질화 갈륨계 반도체 led 소자
JP2005064111A (ja) 2003-08-08 2005-03-10 Stanley Electric Co Ltd 高輝度発光ダイオード

Also Published As

Publication number Publication date
KR20070039728A (ko) 2007-04-13

Similar Documents

Publication Publication Date Title
US7902542B2 (en) Adapted LED device with re-emitting semiconductor construction
US10461230B2 (en) Light emitting diode component
TWI390765B (zh) 具有波長轉換材料之光電半導體晶片、具有該晶片之光電半導體元件、以及該光電半導體晶片之製造方法
US8647900B2 (en) Micro-structure phosphor coating
KR20100135310A (ko) 분리된 파장 변환 재료들을 갖는 반도체 발광 디바이스들 및 그 형성 방법
US20110101403A1 (en) Semiconductor light converting construction
EP2308102A2 (en) Method of fabricating light extractor
KR20080000884A (ko) 질화갈륨계 발광 다이오드 소자 및 그 제조방법
KR100742987B1 (ko) 고효율의 발광다이오드 및 패키지와 그 제조방법
WO2009158159A2 (en) Light converting construction
JP2004289096A (ja) フォトニック結晶構造を使用するｌｅｄ効率の改良
TWI543386B (zh) 圓形光子晶體結構、發光二極體元件以及光電轉換元件
JP2009059851A (ja) 半導体発光ダイオード
JP2004165604A (ja) 発光ダイオードおよびその製造法
TWM619504U (zh) 高出光率的覆晶式發光二極體裝置
KR101102998B1 (ko) 발광다이오드 칩
WO2013158038A1 (en) Hemispherical microstructure arrays for gan-based light emitting diodes and method for forming the arrays
KR20130120110A (ko) 발광다이오드 및 그 제조방법
Lei et al. Enhanced extraction efficiency of InGaN/GaN light-emitting diodes by liquid phase-deposited zinc-oxide-textured window layer
TWI253768B (en) White LED device and manufacturing method thereof
Wang et al. Nanofabrication of III-Nitride Emitters for Solid-State Lighting
KR20090076327A (ko) 나노 임프린트 공정을 위한 스탬프 및 이를 이용한 발광소자 제조방법
Yan et al. Improved Light Extraction of Nitride-Based Light-Emitting Diodes by Al 2 O 3-Doped UV-Curing Encapsulant
KR101203324B1 (ko) 산화아연 나노 구조체가 형성된 발광 다이오드
Lei et al. Optical performance enhancement of light-emitting diodes with quantum dots through new remote type structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120706

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee