KR100735935B1

KR100735935B1 - Substrate processing method, system and program

Info

Publication number: KR100735935B1
Application number: KR1020050102738A
Authority: KR
Inventors: 세이이치 가이세; 노리유키 이와부치; 시게아키 가토; 히로시 나카무라; 다케시 요코우치; 마리코 시바타; 아키라 오비
Original assignee: 동경 엘렉트론 주식회사
Priority date: 2004-11-01
Filing date: 2005-10-31
Publication date: 2007-07-06
Also published as: KR20060052347A; JP2006128578A; CN1779906A; JP5031186B2; TWI365161B; TW200624360A

Abstract

스루풋을 비약적으로 향상시킬 수 있는 기판 처리 방법을 제공한다. 웨이퍼 처리로서의 기판 처리 방법은 기판 처리 장치(2), 대기반송장치(3) 및 로드록실(4)를 구비하는 기판 처리 시스템(1)에 있어서 실행되고, 반도체 웨이퍼 W를 반송하는 기판반송 스텝(스텝 S43 및 S49)과, 반도체 웨이퍼 W에 에칭 처리를 실시하는 기판처리 스텝(스텝 S44 내지 S48)을 갖고, 기판반송 스텝 및 기판처리 스텝은 복수의 동작으로 이루어지며, 해당 기판 처리 방법은 각 스텝을 구성하는 복수의 동작 중 적어도 2개의 동작을 병행해서 실행한다.Provided is a substrate processing method capable of significantly improving throughput. The substrate processing method as wafer processing is carried out in the substrate processing system 1 including the substrate processing apparatus 2, the large substrate transport apparatus 3, and the load lock chamber 4, and the substrate transport step of transporting the semiconductor wafer W ( Steps S43 and S49 and a substrate processing step (steps S44 to S48) for etching the semiconductor wafer W, the substrate transfer step and the substrate processing step are performed in a plurality of operations, and the substrate processing method is performed in each step. At least two of the plurality of operations constituting the above operation are executed in parallel.

기판처리방법, 기판처리시스템, 기판처리프로그램 Substrate Processing Method, Substrate Processing System, Substrate Processing Program

Description

Substrate Processing Method, Substrate Processing System and Substrate Processing Program {SUBSTRATE PROCESSING METHOD, SYSTEM AND PROGRAM}

도 1은 본 발명의 실시예에 관한 기판 처리 시스템의 개략구성을 나타내는 단면도이다.1 is a cross sectional view showing a schematic configuration of a substrate processing system according to an embodiment of the present invention.

도 2는 도 1에 있어서의 기판 처리 장치의 개략구성을 나타내는 단면도이다. It is sectional drawing which shows schematic structure of the substrate processing apparatus in FIG.

도 3은 도 1의 기판 처리 시스템에 있어서 로드록실에 접속 가능한 다른 기판처리장치의 개략구성을 나타내는 단면도이다. 3 is a cross-sectional view illustrating a schematic configuration of another substrate processing apparatus that can be connected to a load lock chamber in the substrate processing system of FIG. 1.

도 4는 본 실시예에 관한 기판 처리 방법이 적용되는 웨이퍼 처리를 나타내는 흐름도이다. 4 is a flowchart showing wafer processing to which the substrate processing method according to the present embodiment is applied.

도 5는 도 4의 웨이퍼반입 스텝에 적용되는 본 실시예에 관한 기판처리방법의 제 1 구체예를 나타내는 시퀀스도이다. FIG. 5 is a sequence diagram showing a first specific example of the substrate processing method according to the present embodiment applied to the wafer loading step of FIG. 4.

도 6a 내지 6d은 도 4의 웨이퍼반입 스텝에 적용되는 본 실시예에 관한 기판 처리 방법의 제 2 구체예를 나타내는 시퀀스도이다. 6A to 6D are sequence diagrams illustrating a second specific example of the substrate processing method according to the present embodiment applied to the wafer loading step of FIG. 4.

도 7a 및 7b은 도 4의 웨이퍼반입 스텝 및 웨이퍼반출 스텝에 있어서의 본 실시예에 관한 기판 처리 방법의 구체예로서, 도 7a는 웨이퍼반입 스텝의 제 2 구체예이고, 도 7b는 도 4의 웨이퍼반출 스텝의 제 1 구체예를 나타내는 시퀀스도이 다. 7A and 7B are specific examples of the substrate processing method according to the present embodiment in the wafer loading step and the wafer loading step of FIG. 4, and FIG. 7A is a second specific example of the wafer loading step, and FIG. 7B is a view of FIG. 4. It is a sequence diagram which shows the 1st specific example of a wafer carrying step.

도 8은 도 4의 웨이퍼반입 스텝에 적용되는 본 실시예에 관한 기판 처리 방법의 제 3 구체예를 나타내는 시퀀스도이다. FIG. 8 is a sequence diagram showing a third specific example of the substrate processing method according to the present embodiment applied to the wafer loading step of FIG. 4.

도 9는 도 4의 웨이퍼반입 스텝에 적용되는 본 실시예에 관한 기판 처리 방법의 제 4 구체예를 나타내는 시퀀스도이다. FIG. 9 is a sequence diagram showing a fourth specific example of the substrate processing method according to the present embodiment applied to the wafer loading step of FIG. 4.

도 10은 도 4의 이면진공배기 스텝에 적용되는 본 실시예에 관한 기판 처리 방법의 제 1 구체예를 나타내는 시퀀스도이다. FIG. 10 is a sequence diagram showing a first specific example of the substrate processing method according to the present embodiment applied to the backside vacuum exhaust step of FIG. 4.

도 11은 도 4의 웨이퍼반입 스텝에 적용되는 본 실시예에 관한 기판 처리 방법의 제 5 구체예를 나타내는 시퀀스도이다. 11 is a sequence diagram showing a fifth specific example of the substrate processing method according to the present embodiment applied to the wafer loading step of FIG. 4.

도 12는 도 4의 스텝0에 적용되는 본 실시예에 관한 기판 처리 방법의 제 1 구체예를 나타내는 시퀀스도이다. 12 is a sequence diagram illustrating a first specific example of the substrate processing method according to the present embodiment applied to step 0 of FIG. 4.

도 13은 도 4의 웨이퍼반입 스텝에 적용되는 본 실시예에 관한 기판 처리 방법의 제 6 구체예를 나타내는 시퀀스도이다. FIG. 13 is a sequence diagram showing a sixth specific example of the substrate processing method according to the present embodiment applied to the wafer loading step of FIG. 4.

도 14는 로드록실 및 대기반송장치의 사이에 있어 반도체 웨이퍼 W를 반출입하는 경우의 구체예를 나타내는 시퀀스도이다. FIG. 14 is a sequence diagram showing a specific example in the case of carrying in and carrying out the semiconductor wafer W between the load lock chamber and the large substrate transport apparatus. FIG.

도 15는 도 4의 웨이퍼반출 스텝에 적용되는 본 실시예에 관한 기판 처리 방법의 제 2 구체예를 나타내는 시퀀스도이다. FIG. 15 is a sequence diagram showing a second specific example of the substrate processing method according to the present embodiment applied to the wafer carrying out step of FIG. 4.

도 16은 도 4의 스텝2에 적용되는 본 실시예에 관한 기판 처리 방법의 제 1 구체예를 나타내는 시퀀스도이다. FIG. 16 is a sequence diagram showing a first specific example of the substrate processing method according to the present embodiment applied to Step 2 of FIG. 4.

도 17은 도 2의 기판처리장치에 있어서의 전열 가스 공급부의 개략구성을 도 시하는 도면이다. FIG. 17 is a view showing a schematic configuration of an electrothermal gas supply unit in the substrate processing apparatus of FIG. 2.

도 18은 도 17의 전열 가스 공급부의 밸브 제어를 나타내는 시퀀스도이다. 18 is a sequence diagram illustrating valve control of the electrothermal gas supply unit of FIG. 17.

도 19는 도 4의 스텝2에 적용되는 본 실시예에 관한 기판 처리 방법의 제 2 구체예를 나타내는 시퀀스도이다. FIG. 19 is a sequence diagram showing a second specific example of the substrate processing method according to the present embodiment applied to Step 2 of FIG. 4.

도 20은 도 4의 스텝1에 적용되는 본 실시예에 관한 기판 처리 방법의 제 1 구체예를 나타내는 시퀀스도이다. 20 is a sequence diagram showing a first specific example of the substrate processing method according to the present embodiment applied to Step 1 of FIG. 4.

도 21은 도 4의 스텝1에 적용되는 본 실시예에 관한 기판 처리 방법의 제 2 구체예를 나타내는 시퀀스도이다. FIG. 21 is a sequence diagram showing a second specific example of the substrate processing method according to the present embodiment applied to Step 1 of FIG. 4.

도 22는 도 4의 이면진공배기 스텝에 적용되는 본 실시예에 관한 기판 처리 방법의 제 2 구체예를 나타내는 시퀀스도이다. FIG. 22 is a sequence diagram showing a second specific example of the substrate processing method according to the present embodiment applied to the backside vacuum exhaust step of FIG. 4.

도 23은 도 4의 웨이퍼반입 스텝에 적용되는 본 실시예에 관한 기판 처리 방법의 제 7 구체예 및 웨이퍼반출 스텝에 있어서의 제 3 구체예를 나타내는 시퀀스도이다. FIG. 23 is a sequence diagram showing a seventh specific example of the substrate processing method according to the present embodiment applied to the wafer loading step of FIG. 4 and a third specific example in the wafer carrying step.

도 24는 본 실시예에 관한 웨이퍼 교체 처리를 나타내는 흐름도이다. 24 is a flowchart showing a wafer replacement process according to the present embodiment.

도 25는 도 24의 웨이퍼 교체 처리를 나타내는 시퀀스도이다. 25 is a sequence diagram illustrating a wafer replacement process of FIG. 24.

도 26a 내지 26c는 도 4의 웨이퍼 반입 스텝에 적용되는 본 실시예에 관한 기판 처리 방법의 제 8 구체예 및 웨이퍼반출 스텝에 있어서의 제 4 구체예를 나타내는 시퀀스도이다. 26A to 26C are sequence diagrams showing an eighth specific example of the substrate processing method and the fourth specific example in the wafer unloading step, which are applied to the wafer loading step in FIG. 4.

도 27은 도 4의 스텝1에 적용되는 본 실시예에 관한 기판 처리 방법의 제 3 구체예를 나타내는 시퀀스도이다. FIG. 27 is a sequence diagram showing a third specific example of the substrate processing method according to the present embodiment applied to Step 1 of FIG. 4.

도 28은 도 4의 웨이퍼반출 스텝에 적용되는 본 실시예에 관한 기판 처리 방법의 제 5 구체예를 나타내는 시퀀스도이다. FIG. 28 is a sequence diagram showing a fifth specific example of the substrate processing method according to the present embodiment applied to the wafer carrying out step of FIG. 4.

도 29는 도 4의 웨이퍼반출 스텝에 적용되는 본 실시예에 관한 기판 처리 방법의 제 6 구체예를 나타내는 시퀀스도이다. 29 is a sequence diagram showing a sixth specific example of the substrate processing method according to the present embodiment applied to the wafer carrying out step of FIG. 4.

본 발명은 기판 처리 방법, 기판 처리 시스템 및 기판 처리 프로그램에 관한 것으로서, 특히 기판을 반송하고, 기판에 소망의 처리를 실시하는 기판 처리 방법, 기판 처리 시스템 및 기판 처리 프로그램에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate processing method, a substrate processing system, and a substrate processing program. More particularly, the present invention relates to a substrate processing method, a substrate processing system, and a substrate processing program for transferring a substrate and performing a desired process on the substrate.

통상, 기판으로서의 반도체 웨이퍼(이하「웨이퍼」라 함)에 성막 처리, 에칭 처리 등의 처리를 실시하는 기판 처리 시스템은 웨이퍼를 수용하여 처리를 실시하는 프로세스모듈(이하「PM」이라 함)과, 소정 매수의 웨이퍼를 저장하는 밀폐용기로서의 웨이퍼카세트로부터 웨이퍼를 꺼내는 대기계 반송 장치와, 해당 대기계 반송 장치 및 PM의 사이에 배치되고, 대기계 반송 장치로부터 PM, 혹은 PM으로부터 대기계 반송 장치로 웨이퍼를 반출입하는 로드록실(이하「LL」이라 함)을 구비한다. In general, a substrate processing system that performs a film forming process, an etching process, or the like on a semiconductor wafer (hereinafter referred to as a "wafer") as a substrate includes a process module (hereinafter referred to as "PM") for receiving and processing a wafer; It is arranged between the atmospheric conveyance apparatus which takes out a wafer from the wafer cassette as an airtight container which stores a predetermined number of wafers, the said atmospheric conveyance apparatus, and PM, and from an atmospheric conveyance apparatus to PM or PM to an atmospheric conveyance apparatus. A load lock chamber (hereinafter referred to as "LL") for carrying in and out of a wafer is provided.

이러한 기판 처리 시스템에서는 웨이퍼의 처리 시간인 스루풋(양품률)을 향상하기 위해, 종래, 각 장치 단독으로 공정의 개선을 실행해 왔지만, 근래, 가일층 의 스루풋의 향상이 요구됨에 이르고, OEE(Overall Equipment Efficiency)의 관점에서, 각 장치 단독의 공정의 개선이 아닌, 기판 처리 시스템을 구성하는 각 장치의 연동에 있어서의 효율의 향상이 검토되고 있다. 또한, 각 장치의 연동에 있어서의 효율의 향상을 도모하기 위해, 기판 처리 시스템에 있어서 각 장치의 공정을 통합적으로 관리 제어하는 외부기기의 개발도 진행하고 있다. In such a substrate processing system, in order to improve the throughput (quantity of yield), which is the processing time of a wafer, conventionally, the process has been improved by each device alone. In terms of efficiency, improvement of the efficiency in the interlocking of each device constituting the substrate processing system is considered, rather than the improvement of the process of each device alone. Moreover, in order to improve the efficiency in the interlocking of each apparatus, development of the external apparatus which manages and controls the process of each apparatus integrally in a substrate processing system is also progressing.

각 장치의 연동에 있어서의 효율의 향상을 도모하는 장치로서, 복수의 작동기구, 예를 들면, 복수의 처리모듈과, 해당 처리모듈의 동작을 구동 제어하는 CCU(중앙제어유닛)를 구비하는 낱장식의 반도체 제조 장치로서, 각 처리모듈이 에어 실린더에 의해서 개폐 구동되는 게이트밸브를 갖는 반도체 제조 장치의 스루풋 조정 장치가 알려져 있다(예를 들면, 일본국 특허공개 평성10-135093호 공보 참조). An apparatus for improving the efficiency in the interlocking of respective apparatuses, the apparatus comprising a plurality of operating mechanisms, for example, a plurality of processing modules, and a central control unit (CCU) for controlling the operation of the processing module. As a semiconductor manufacturing apparatus of the type, a throughput adjusting apparatus of a semiconductor manufacturing apparatus having a gate valve in which each processing module is opened and closed by an air cylinder is known (see, for example, Japanese Patent Application Laid-Open No. Hei 10-135093).

이 스루풋 조정 장치는 CCU가 갖는 CPU에 의해 에어 실린더의 전자밸브를 폐쇄측으로 구동시키고, 마찬가지로 CCU가 갖는 RAM내의 타이머 카운터 T를 기동시켜 게이트밸브를 폐쇄시키기 시작하고, 동시에 실제의 동작 시간 T1의 계측을 개시시킨다. 그 후, 게이트밸브가 완전히 폐쇄하면, CPU는 타이머 카운터 T의 값으로서 동작시간 T1로 하고, RAM으로부터 판독한 동작감시시간 T0에서 동작시간 T1을 감산하여 여유시간 T2를 산출하여, 스루풋 조정 장치의 디스플레이상에 현재의 상황을 표시한다. 이에 따라, 작업자는 간편하고 또한 신속하게 작동기구의 동작 시간을 계측할 수 있으며, 그 계측 결과 등에 의거하여 반도체 제조 장치의 스루풋을 용이하게 향상시킬 수 있다. The throughput adjusting device drives the solenoid valve of the air cylinder to the closing side by the CPU of the CCU, and similarly starts the timer counter T in the RAM of the CCU to close the gate valve, and simultaneously measures the actual operating time T1. Initiate. After that, when the gate valve is completely closed, the CPU sets the operation time T1 as the value of the timer counter T, subtracts the operation time T1 from the operation monitoring time T0 read out from the RAM, and calculates the allowable time T2. Show the current situation on the display. As a result, the operator can easily and quickly measure the operating time of the operating mechanism, and can easily improve the throughput of the semiconductor manufacturing apparatus based on the measurement result.

또한, 각 장치의 연동에 있어서의 효율의 향상을 도모하는 방법으로서, 반도 체의 생산에 있어서의 잉여카세트의 수량을 결정하는 생산 조건 결정 방법으로서, 버퍼-사이즈 결정장치가 생산 장치의 스루풋값, 웨이퍼의 전체수량, 웨이퍼의 탑재 이송 시간, 카세트에 유지되는 웨이퍼의 수량이나 카세트의 수량에 의거해서 소정의 식으로부터 산출된 OEE값을 이용하여 잉여 웨이퍼수량 S를 산출하고, 해당 W값에 의거하여 잉여카세트의 수량을 간이하게 정밀도좋게 결정하는 방법이 알려져 있다(예를 들면, 일본 특허공개 2002-141255호 공보 참조). In addition, as a method for improving the efficiency in linkage of each device, as a production condition determination method for determining the quantity of surplus cassette in the production of semiconductors, a buffer-size determination device is a throughput value of a production device, Based on the total quantity of wafers, the loading transfer time of the wafers, the quantity of wafers held in the cassette and the quantity of cassettes, the excess wafer quantity S is calculated using the OEE value calculated from a predetermined equation, and based on the corresponding W value A method for easily and accurately determining the quantity of surplus cassette is known (see, for example, Japanese Patent Laid-Open No. 2002-141255).

그러나, 상술한 장치나 방법은 모두 스루풋의 향상여유값을 산출/예측하는 것으로서, 구체적인 스루풋 향상 대책에 있어서는 하등 제안하는 것은 아니다. 따라서, 스루풋 향상 대책으로서는 산출/예측된 향상여유값에 따라 처리에 있어서의 각 스텝간의 대기 시간을 채우는 등의 종래와 동일한 대책이 실행될 뿐이며, 임의의 동작이 임의의 장치에 의해서 실행될 때, 해당 동작의 실행에 관계가 없는 다른 장치는 다음 이후의 동작까지 대기할 뿐이므로, 스루풋을 비약적으로 향상시킬 수 없다고 하는 문제가 있다. However, all of the above-described apparatuses and methods calculate / predict the throughput improvement value of throughput, and do not propose any specific measures to improve throughput. Therefore, as the countermeasure for improving the throughput, only the same countermeasure as in the prior art, such as filling the waiting time between the steps in the process according to the calculated / predicted improvement margin value, is executed. There is a problem that other devices irrelevant to the execution of s only wait until the next operation, and thus the throughput cannot be dramatically improved.

본 발명의 목적은 스루풋을 비약적으로 향상시킬 수 있는 기판 처리 방법, 기판 처리 시스템 및 기판 처리 프로그램을 제공하는 것에 있다.An object of the present invention is to provide a substrate processing method, a substrate processing system, and a substrate processing program capable of significantly improving throughput.

상기 목적을 달성하기 위해, 제 1 항에 기재된 기판 처리 방법은 적어도 기판처리장치 및 기판 반송장치를 구비하는 기판 처리 시스템에 있어서 실행되고, 기판을 반송하는 기판반송 스텝과, 상기 기판에 소정의 처리를 실시하는 기판처리 스 텝을 갖는 기판 처리 방법으로서, 상기 기판반송 스텝 및 상기 기판처리 스텝은 복수의 동작으로 이루어지고, 상기 복수의 동작중 적어도 2개의 동작을 병행해서 실행하는 것을 특징으로 한다. In order to achieve the above object, the substrate processing method according to claim 1 is performed in a substrate processing system including at least a substrate processing apparatus and a substrate transfer apparatus, the substrate transfer step of transferring a substrate, and a predetermined treatment on the substrate. A substrate processing method having a substrate processing step of performing the above, wherein the substrate transfer step and the substrate processing step are composed of a plurality of operations, and characterized in that at least two of the plurality of operations are performed in parallel.

제 2 항에 기재된 기판 처리 방법은 제 1 항에 기재된 기판 처리 방법에 있어서, 상기 기판 처리 장치는 수용실과, 해당 수용실내에 배치되고 또한 상기 기판을 탑재하는 탑재대와, 해당 탑재대에 탑재된 상기 기판 및 상기 탑재대의 사이에 전열가스를 공급하는 전열가스 공급 라인을 구비하고, 상기 전열 가스 공급라인의 진공배기를 실행하는 진공배기 동작 및 상기 기판의 상기 수용실로의 반입을 실행하는 반입 동작을 병행해서 실행하는 것을 특징으로 한다.The substrate processing method according to claim 2 is the substrate processing method according to claim 1, wherein the substrate processing apparatus is provided in a storage chamber, a mounting table disposed in the storage chamber, and on which the substrate is mounted; A heat transfer gas supply line for supplying heat transfer gas between the substrate and the mounting table, and a vacuum exhaust operation for performing vacuum exhaust of the heat transfer gas supply line, and a carry-in operation for carrying in the substrate into the accommodation chamber. It is characterized by executing in parallel.

제 3 항에 기재된 기판 처리 방법은 제 1 항에 기재된 기판 처리 방법에 있어서, 상기 기판 처리 장치는 수용실과, 해당 수용실내에 배치되고 또한 상기 기판을 탑재하는 탑재대와, 해당 탑재대로부터 돌출해서 상기 기판을 승강시키는 승강핀을 구비하고, 상기 승강핀의 돌출을 실행하는 핀돌출동작 및 상기 기판의 상기 수용실로의 반입을 실행하는 반입동작을 병행해서 실행하는 것을 특징으로 한다.The substrate processing method according to claim 3 is the substrate processing method according to claim 1, wherein the substrate processing apparatus protrudes from a storage chamber, a mounting table disposed in the storage chamber, and on which the substrate is mounted, And a lift pin for lifting and lowering the substrate, and performing a pin protrusion operation for projecting the lift pin and a carrying operation for carrying the substrate into the accommodation chamber.

제 4 항에 기재된 기판 처리 방법은 제 3 항에 기재된 기판 처리 방법에 있어서, 상기 승강핀의 하강을 실행하는 핀하강동작 및 상기 기판의 상기 수용실로부터의 반출을 실행하는 반출동작을 병행해서 실행하는 것을 특징으로 한다.The substrate processing method of claim 4, wherein the substrate processing method of claim 3 performs the pin lowering operation for lowering the lifting pins and the carrying out operation for carrying out the substrate from the storage chamber. Characterized in that.

제 5 항에 기재된 기판 처리 방법은 제 1 항에 기재된 기판 처리 방법에 있어서, 상기 기판 처리 장치는 수용실과 해당 수용실내의 압력을 제어하는 압력 제어 장치를 구비하고, 상기 기판의 상기 수용실로의 반입을 실행하는 반입동작 및 상기 압력제어장치의 상기 수용실의 승압을 실행하는 승압동작을 병행해서 실행하는 것을 특징으로 한다.The substrate processing method of Claim 5 is a substrate processing method of Claim 1 WHEREIN: The said substrate processing apparatus is equipped with the pressure control apparatus which controls the pressure in a storage chamber and the said storage chamber, and carries in to the said storage chamber. And a step-up operation for carrying out a step-up operation for carrying out a step-up operation for performing a step-up of the pressure chamber of the pressure control device.

제 6 항에 기재된 기판 처리 방법은 제 1 항에 기재된 기판 처리 방법에 있어서, 상기 기판 처리 장치는 수용실과, 해당 수용실내에 배치되고 또한 상기 기판을 탑재하는 탑재대와, 해당 탑재대에 탑재된 상기 기판 및 상기 탑재대의 사이에 전열가스를 공급하는 전열가스 공급 라인과, 상기 탑재대에 고주파 전력을 인가하는 고주파전원과, 상기 수용실에 소망의 가스를 유량을 제어해서 공급하는 가스유량 제어 공급 장치를 구비하고, 상기 고주파 전원의 고주파 전력 인가를 정지하는 인가정지동작, 상기 가스유량 제어 공급 장치의 가스 공급을 정지하는 공급정지동작, 및 상기 전열가스 공급라인의 진공배기를 실행하는 진공배기 동작을 병행해서 실행하는 것을 특징으로 한다.The substrate processing method according to claim 6 is the substrate processing method according to claim 1, wherein the substrate processing apparatus is disposed in a storage chamber, a mounting table disposed in the storage chamber and on which the substrate is mounted, and mounted on the mounting table. An electric heat gas supply line for supplying electric heat gas between the substrate and the mounting table, a high frequency power supply for applying high frequency power to the mounting table, and a gas flow rate control supply for controlling a flow rate of a desired gas to the storage chamber. Apparatus comprising an application stop operation to stop application of the high frequency power to the high frequency power supply, a supply stop operation to stop the gas supply from the gas flow rate control supply device, and a vacuum exhaust operation to perform vacuum exhaust of the heat transfer gas supply line. It characterized in that the parallel execution.

제 7 항에 기재된 기판 처리 방법은 제 1 항에 기재된 기판 처리 방법에 있어서, 상기 기판 처리 장치는 수용실과, 해당 수용실내에 배치되고 또한 상기 기판을 탑재하는 탑재대와, 상기 탑재대로부터 돌출하여 상기 기판을 승강시키는 승강핀과, 상기 수용실내의 압력을 제어하는 압력 제어 장치와, 상기 수용실에 소망의 가스를 유량을 제어해서 공급하는 가스유량 제어 공급 장치를 구비하고, 상기 승강핀의 돌출을 실행하는 핀돌출동작, 상기 압력제어장치의 상기 수용실의 강압을 실행하는 강압동작, 및 상기 가스유량 제어 공급 장치의 가스 공급을 정지하는 공급정지동작을 병행해서 실행하는 것을 특징으로 한다.The substrate processing method according to claim 7, wherein the substrate processing apparatus according to claim 1, wherein the substrate processing apparatus protrudes from a storage chamber, a mounting table disposed in the storage chamber, and on which the substrate is mounted; A lift pin for lifting and lowering the substrate, a pressure control device for controlling the pressure in the storage chamber, and a gas flow rate control supply device for supplying a desired gas to the storage chamber by controlling the flow rate, and protruding the lift pin. And a pin-out operation for executing the step, a step-down operation for executing the step-down of the accommodation chamber of the pressure control device, and a supply stop operation for stopping the gas supply of the gas flow rate control supply device.

제 8 항에 기재된 기판 처리 방법은 제 1 항에 기재된 기판 처리 방법에 있 어서, 상기 기판 반송장치는 승강이 자유롭고 또한 굴신자유롭게 구성되고, 복수의 상기 기판을 수용하는 기판수용기에 있어서의 상기 기판의 매수를 계수하는 암형상의 기판매수 계수 장치를 구비하고, 상기 기판의 매수의 계수 후, 상기 기판매수 계수 장치의 승강을 실행하는 승강동작 및 상기 기판매수 계수 장치의 단축을 실행하는 단축동작을 병행해서 실행하는 것을 특징으로 한다.The substrate processing method according to claim 8 is the substrate processing method according to claim 1, wherein the substrate transfer device is freely lifted and configured freely, and the number of the substrates in the substrate container that accommodates a plurality of the substrates. And a female substrate counting apparatus for counting the number of the substrates, and after the counting of the number of the substrates, a lifting operation for raising and lowering the substrate counting apparatus and a shortening operation for shortening the substrate counting apparatus. It is characterized by executing.

제 9 항에 기재된 기판 처리 방법은 제 1 항에 기재된 기판 처리 방법에 있어서, 상기 기판 처리 장치는 수용실과, 해당 수용실내에 배치되고 또한 기판을 탑재하는 승강이 자유로운 탑재대와, 상기 수용실내의 압력을 제어하는 압력제어장치를 구비하고, 상기 압력제어장치의 상기 수용실의 승압을 실행하는 승압동작 및 상기 탑재대의 상승을 실행하는 탑재대 상승 동작을 병행해서 실행하는 것을 특징으로 한다.The substrate processing method according to claim 9 is the substrate processing method according to claim 1, wherein the substrate processing apparatus includes a storage chamber, a mounting table freely provided in the storage chamber, and a lifting table on which a substrate is mounted, and a pressure in the storage chamber. And a pressure raising device for controlling the pressure of the storage chamber of the pressure control device and a lifting operation for lifting the mounting table in parallel.

제 10 항에 기재된 기판 처리 방법은 제 9 항에 기재된 기판 처리 방법에 있어서, 상기 압력제어장치의 상기 수용실의 강압을 실행하는 강압동작 및 상기 탑재대의 하강을 실행하는 탑재대 하강동작을 병행해서 실행하는 것을 특징으로 한다.The substrate processing method according to claim 10 is the substrate processing method according to claim 9, wherein in the substrate processing method according to claim 9, the step of lowering the mount and the step of lowering the mount is performed in parallel. It is characterized by executing.

제 11 항에 기재된 기판 처리 방법은 제 1 항에 기재된 기판 처리 방법에 있어서, 상기 기판 처리 장치는 수용실과, 해당 수용실내에 배치되고 또한 상기 기판을 탑재하는 탑재대와, 상기 탑재대로부터 돌출하여 상기 기판을 승강시키는 승강핀과, 상기 기판 반송 장치 및 상기 기판 처리 장치를 접속하는 개폐자유로운 도어장치를 구비하고, 상기 승강핀의 돌출을 실행하는 핀돌출동작 및 상기 도어장치의 폐쇄를 실행하는 폐쇄동작을 병행해서 실행하는 것을 특징으로 한다.The substrate processing method according to claim 11 is the substrate processing method according to claim 1, wherein the substrate processing apparatus protrudes from a storage chamber, a mounting table disposed in the storage chamber, and on which the substrate is mounted, A lift pin for lifting and lowering the substrate, and a free opening and closing door device for connecting the substrate transfer device and the substrate processing device, the pin protrusion operation for projecting the lift pin and closing for closing the door device. Characterized in that the operation is performed in parallel.

상기 목적을 달성하기 위해, 제 12 항에 기재된 기판 처리 시스템은 적어도 기판 처리 장치 및 기판 반송 장치를 구비하는 기판 처리 시스템에 있어서, 상기 기판 처리 장치 및 상기 기판 반송 장치는 복수의 구성요소로 이루어지고, 적어도 기판이 처리되는 경우 또는 상기 기판이 반송되는 경우에, 상기 복수의 구성요소 중 적어도 2개의 구성요소가 동시에 작동하는 것을 특징으로 한다.In order to achieve the above object, the substrate processing system according to claim 12 includes at least a substrate processing apparatus and a substrate transfer apparatus, wherein the substrate processing apparatus and the substrate transfer apparatus are constituted by a plurality of components. At least two of the plurality of components operate simultaneously, at least when the substrate is processed or when the substrate is conveyed.

상기 목적을 달성하기 위해 제 13 항에 기재된 기판 처리 프로그램은 적어도 기판 처리 장치 및 기판 반송 장치를 구비하는 기판 처리 시스템에 있어서 실행되는 기판 처리 방법을 컴퓨터에 실행시키는 기판 처리 프로그램으로서, 기판을 반송하는 기판 반송 모듈과, 상기 기판을 처리하는 기판 처리 모듈을 갖고, 상기 기판 반송 모듈 및 상기 기판 처리 모듈은 복수의 동작으로 이루어지고, 상기 복수의 동작 중 적어도 2개의 동작을 병행해서 실행하는 것을 특징으로 한다.In order to achieve the above object, the substrate processing program according to claim 13 is a substrate processing program for causing a computer to execute a substrate processing method executed in a substrate processing system including at least a substrate processing apparatus and a substrate conveying apparatus, the substrate processing program comprising: It has a board | substrate conveyance module and the board | substrate processing module which processes the said board | substrate, The said board | substrate conveyance module and the said board | substrate processing module consist of several operation | movement, It is characterized by performing at least two of the said several operation | movement in parallel. do.

이하, 본 발명의 실시예에 대해 도면을 참조하면서 설명한다. EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described, referring drawings.

우선, 본 발명의 실시예에 관한 기판 처리 시스템 및 기판 반송 방법에 대해 설명한다.First, the substrate processing system and substrate conveyance method which concern on the Example of this invention are demonstrated.

도 1은 본 실시예에 관한 기판 처리 시스템의 개략 구성을 나타내는 단면도이다. 1 is a cross-sectional view showing a schematic configuration of a substrate processing system according to the present embodiment.

도 1에 있어서, 기판 처리 시스템(1)은 기판으로서의 반도체 웨이퍼 W에 대해 낱장마다 성막 처리, 확산 처리, 에칭 처리 등의 각종 처리를 실시하는 기판 처 리 장치(Process Module)(이하「PM」이라 함)(2)와, 소정 매수의 반도체 웨이퍼 W를 저장하는 웨이퍼 카세트(40)로부터 반도체 웨이퍼 W를 취출하는 대기계 반송 장치(3)와, 해당 대기계 반송 장치(3) 및 PM(2)의 사이에 배치되고, 대기계 반송 장치(3)로부터 PM(2), 혹은 PM(2)으로부터 대기계 반송 장치(3)로 반도체 웨이퍼 W를 반출입하는 로드록실(이하「LL」이라 함)(4)을 구비한다. 1, the substrate processing system 1 is a substrate processing apparatus (Process Module) which performs various processes, such as a film-forming process, a diffusion process, and an etching process, with respect to the semiconductor wafer W as a board | substrate for every sheet. 2), the atmospheric conveyance apparatus 3 which takes out a semiconductor wafer W from the wafer cassette 40 which stores a predetermined number of semiconductor wafers W, the said atmospheric conveyance apparatus 3, and PM2 A load lock chamber (hereinafter referred to as "LL"), which is disposed between and transports the semiconductor wafer W into and out of the atmospheric transfer device 3 from the PM 2 or from the PM 2 to the atmospheric transfer device 3 ( 4) is provided.

PM(2) 및 LL(4)의 내부는 진공배기 가능하게 구성되고, 대기계 반송 장치(3)의 내부는 상시 대기압으로 유지된다. 또한, PM(2) 및 LL(4), 및 LL(4) 및 대기계 반송 장치(3)는 각각 게이트밸브(5), (6)에 의해서 접속된다. 해당 게이트밸브(5), (6)는 개폐자유로우며, PM(2) 및 LL(4), 및 LL(4) 및 대기계 반송 장치(3)의 사이를 연통하거나, 혹은 차단한다. 또한, LL(4)의 내부 및 대기계 반송 장치(3)의 내부는 도중에 개폐자유로운 밸브(7)가 배치된 연통관(8)에 의해서도 접속된다. The insides of the PM 2 and the LL 4 are configured to be evacuable, and the inside of the atmospheric transfer device 3 is always maintained at atmospheric pressure. In addition, the PM 2 and the LL 4, the LL 4 and the atmospheric transfer device 3 are connected by the gate valves 5 and 6, respectively. The gate valves 5 and 6 are free to open and close, and communicate with or shut off between the PM 2 and the LL 4, and between the LL 4 and the atmospheric transfer device 3. In addition, the inside of the LL 4 and the inside of the atmospheric system conveying apparatus 3 are also connected by the communication pipe 8 in which the open / close valve 7 was arrange | positioned on the way.

도 2는 도 1에 있어서의 PM의 개략구성을 나타내는 단면도이다. FIG. 2 is a cross-sectional view illustrating a schematic configuration of PM in FIG. 1.

도 2에 있어서, 반도체 웨이퍼 W에 에칭 처리를 실시하는 에칭 처리 장치로서 구성되는 PM(2)은 금속제 예를 들면, 알루미늄 또는 스테인레스 강제의 원통형 챔버(10)를 갖고, 해당 챔버(10)내에 예를 들면 직경이 300㎜의 반도체 웨이퍼 W를 탑재하는 스테이지로서의 원주형상의 서셉터(11)가 배치되어 있다. In FIG. 2, PM2 comprised as an etching process apparatus which performs an etching process to a semiconductor wafer W has the cylindrical chamber 10 of metal, for example, aluminum or stainless steel, and has the example in the said chamber 10. For example, a cylindrical susceptor 11 as a stage for mounting a semiconductor wafer W having a diameter of 300 mm is disposed.

챔버(10)의 측벽과 서셉터(11)와의 사이에는 서셉터(11) 윗쪽의 기체를 챔버(10)의 외측으로 배출하는 유로로서 기능하는 배기로(12)가 형성된다. 이 배기로(12)의 도중에는 환형상의 배플판(13)이 배치되고, 배기로(12)의 배플판(13)보다 하류의 공간은 가변식 버터플라이 밸브인 자동압력 제어밸브(Adaptive Pressure Control Valve)(이하「APC」라 함)(14)와 연통한다. APC(14)는 진공배기용의 배기 펌프인 터보분자펌프(이하「TMP」라 함)(15)에 접속되고, 또한, TMP(15)를 거쳐서 배기 펌프인 드라이펌프(이하「DP」라 함)(16)에 접속되어 있다. APC(14), TMP(15) 및 DP(16)에 의해서 구성되는 배기유로를 이하「본배기라인」으로 칭하지만,이 본배기라인은 APC(14)에 의해서 챔버(10)내의 압력 제어를 실행할 뿐만 아니라 TMP(15) 및 DP(16)에 의해서 챔버(10)내를 거의 진공상태로 될 때까지 감압한다.An exhaust path 12 is formed between the side wall of the chamber 10 and the susceptor 11 to function as a flow path for discharging gas above the susceptor 11 to the outside of the chamber 10. An annular baffle plate 13 is disposed in the middle of the exhaust passage 12, and a space downstream of the baffle plate 13 of the exhaust passage 12 is an adaptive pressure control valve which is a variable butterfly valve. (Hereinafter referred to as "APC") (14). The APC 14 is connected to a turbomolecular pump (hereinafter referred to as "TMP") 15 which is an exhaust pump for vacuum exhaust, and a dry pump (hereinafter referred to as "DP") which is an exhaust pump via the TMP 15. 16). The exhaust flow path constituted by the APC 14, the TMP 15, and the DP 16 is hereinafter referred to as the "main exhaust line", but this main exhaust line controls the pressure in the chamber 10 by the APC 14. In addition to the execution, the pressure is reduced until the TMP 15 and the DP 16 bring the vacuum into the chamber 10.

또한, 상술한 배기로(12)의 배플판(13)보다 하류의 공간은 본배기라인과는 다른 배기유로(이하「대강배기라인이라 함)에 접속되어 있다. 이 대강배기라인은 상기 공간과 DP(16)를 연통시키는 직경이 예를 들면, 25㎜인 배기관(17)과, 배기관(17)의 도중에 배치된 밸브 V2를 구비한다. 이 밸브 V2는 상기 공간과 DP(16)를 차단할 수 있다. 대강배기라인은 DP(16)에 의해서 챔버(10)내의 기체를 배출한다. In addition, the space downstream from the baffle plate 13 of the exhaust passage 12 described above is connected to an exhaust passage different from the main exhaust line (hereinafter referred to as "large exhaust line"). This rough exhaust line is provided with the exhaust pipe 17 which is 25 mm in diameter which communicates the said space and DP 16, and the valve V2 arrange | positioned in the middle of the exhaust pipe 17, for example. This valve V2 can shut off the space and the DP 16. The rough exhaust line discharges the gas in the chamber 10 by the DP 16.

서셉터(11)에는 고주파 전원(18)이 정합기(19)를 거쳐서 접속되어 있고, 고주파 전원(18)은 소정의 고주파 전력을 서셉터(11)에 인가한다. 이에 따라, 서셉터(11)는 하부 전극으로서 기능한다. 또한, 정합기(19)는 서셉터(11)로부터의 고주파 전력의 반사를 저감해서 해당 고주파 전력의 서셉터(11)로의 입사효율을 최대로 한다. A high frequency power source 18 is connected to the susceptor 11 via a matcher 19, and the high frequency power source 18 applies a predetermined high frequency power to the susceptor 11. Accordingly, the susceptor 11 functions as a lower electrode. The matching unit 19 also reduces reflection of the high frequency power from the susceptor 11 and maximizes the incident efficiency of the high frequency power to the susceptor 11.

서셉터(11)의 내부 윗쪽에는 반도체 웨이퍼 W를 정전흡착력으로 흡착하기 위한 도전막으로 이루어지는 원판형상의 전극판(20)이 배치되어 있다. 전극판(20)에는 직류 전원(22)이 전기적으로 접속되어 있다. 반도체 웨이퍼 W는 직류 전원(22) 으로부터 전극판(20)에 인가된 직류 전압에 의해 발생기는 쿨롱력 또는 존슨 라베크(Johnsen-Rahbek)력에 의해서 서셉터(11)의 상면에 흡착유지된다. 또한, 서셉터(11)의 윗쪽에는 실리콘(Si) 등으로 이루어지는 원고리형상의 포커스링(24)이 배치되고, 해당 포커스링(24)은 서셉터(11)의 윗쪽에 발생한 플라즈마를 반도체 웨이퍼 W를 향해 집속시킨다. In the upper part of the susceptor 11, the disk-shaped electrode plate 20 which consists of a conductive film for attracting the semiconductor wafer W by electrostatic adsorption force is arrange | positioned. The DC power supply 22 is electrically connected to the electrode plate 20. The semiconductor wafer W is sucked and held on the upper surface of the susceptor 11 by the Coulomb force or the Johnsonsen-Rahbek force by the DC voltage applied from the DC power supply 22 to the electrode plate 20. In addition, an annular focus ring 24 made of silicon (Si) or the like is disposed above the susceptor 11, and the focus ring 24 receives a plasma generated above the susceptor 11. Focus on W

서셉터(11)의 내부에는 예를 들면, 원주 방향으로 연장하는 환형상의 냉매실(25)이 마련되어 있다. 이 냉매실(25)에는 칠러유닛(도시하지 않음)으로부터 배관(26)을 거쳐서 소정 온도의 냉매, 예를 들면 냉각수가 순환 공급되어, 해당 냉매의 온도에 의해서 서셉터(11)상의 반도체 웨이퍼 W의 처리온도가 제어된다. Inside the susceptor 11, for example, an annular refrigerant chamber 25 extending in the circumferential direction is provided. A coolant of a predetermined temperature, for example, coolant, is circulated and supplied from the chiller unit (not shown) to the coolant chamber 25 through a pipe 26, and the semiconductor wafer W on the susceptor 11 is cooled by the temperature of the coolant. The processing temperature of is controlled.

서셉터(11)의 상면에 있어서 반도체 웨이퍼 W가 흡착되는 부분(이하, 「흡착면」이라 함)에는 복수의 전열 가스 공급 구멍(27) 및 전열 가스 공급홈(도시하지 않음)이 배치되어 있다. 이들 전열 가스 공급 구멍(27) 등은 서셉터(11) 내부에 배치된 전열 가스 공급라인(28)을 거쳐서 전열 가스 공급부(29)에 접속되고, 해당 전열 가스 공급부(29)는 전열 가스, 예를 들면, He 가스를 흡착면과 반도체 웨이퍼 W의 이면과의 간극에 공급한다. 이 전열 가스 공급부(29)는 흡착면과 반도체 웨이퍼 W의 이면과의 간극을 진공배기 가능하게도 구성되어 있다. A plurality of heat transfer gas supply holes 27 and a heat transfer gas supply groove (not shown) are disposed in a portion where the semiconductor wafer W is adsorbed on the susceptor 11 (hereinafter, referred to as an "adsorption surface"). . These heat transfer gas supply holes 27 and the like are connected to the heat transfer gas supply unit 29 via a heat transfer gas supply line 28 disposed inside the susceptor 11, and the heat transfer gas supply unit 29 is a heat transfer gas, for example. For example, He gas is supplied to the gap between the adsorption surface and the back surface of the semiconductor wafer W. This electrothermal gas supply part 29 is comprised so that vacuum clearance of the clearance gap between a suction surface and the back surface of the semiconductor wafer W is possible.

또한, 흡착면에는 서셉터(11)의 상면으로부터 돌출자유로운 리프트핀으로서의 복수의 푸셔핀(pusher pin)(30)이 배치되어 있다. 이들 푸셔핀(30)은 모터(도시하지 않음)의 회전운동이 볼나사 등에 의해서 직선운동으로 변환됨으로써, 도면중 상하 방향으로 이동한다. 반도체 웨이퍼 W가 흡착면에 흡착유지될 때에는 푸셔 핀(30)은 서셉터(11)에 수용되고, 에칭 처리가 실시되는 등해서 플라즈마 처리가 종료한 반도체 웨이퍼 W를 챔버(10)로부터 반출할때에는 푸셔핀(30)은 서셉터(11)의 상면으로부터 돌출하여 반도체 웨이퍼 W를 서셉터(11)로부터 이간시켜 윗쪽으로 들어 올린다. Further, on the suction surface, a plurality of pusher pins 30 are provided as lift pins that protrude freely from the upper surface of the susceptor 11. These pusher pins 30 are moved in the vertical direction in the figure by converting the rotational motion of the motor (not shown) into linear motion by a ball screw or the like. When the semiconductor wafer W is adsorbed and held on the adsorption surface, the pusher pin 30 is accommodated in the susceptor 11, and when the semiconductor wafer W is carried out from the chamber 10 after the plasma processing is completed, such as etching is performed. The pusher pin 30 protrudes from the upper surface of the susceptor 11 to lift the semiconductor wafer W upward from the susceptor 11.

챔버(10)의 천장부에는 샤워헤드(33)가 배치되어 있다. 샤워헤드(33)는 접지(어스)되어 있기 때문에, 샤워헤드(33)는 접지 전극으로서 기능한다. The shower head 33 is disposed at the ceiling of the chamber 10. Since the showerhead 33 is grounded, the showerhead 33 functions as a ground electrode.

샤워헤드(33)는 다수의 가스공기구멍(34)을 갖는 하면의 전극판(35)과, 해당 전극판(35)을 착탈 가능하게 지지하는 전극지지체(36)를 갖는다. 또한, 해당 전극지지체(36)의 내부에 버퍼실(37)이 마련되고, 이 버퍼실(37)에는 처리가스 공급부(도시하지 않음)로부터의 처리가스 도입관(38)이 접속되어 있다. 이 처리가스 도입관(38)의 도중에는 MFC(Mass Flow Controller)(39)가 배치되어 있다. 이 MFC(39)는 버퍼실(37)을 거쳐서 소정의 가스, 예를 들면, 처리가스나 N₂ 가스를 챔버(10)로 공급함과 동시에, 해당 가스의 유량을 제어하여 챔버(10)의 압력을 상술한 APC(14)와 협동해서 소망의 값으로 제어한다. 여기서, 서셉터(11) 및 샤워헤드(33)간의 전극간거리 D는 예를 들면, 35±1㎜ 이상으로 설정된다. The shower head 33 has an electrode plate 35 on the bottom surface having a plurality of gas air holes 34 and an electrode support 36 for detachably supporting the electrode plate 35. In addition, a buffer chamber 37 is provided inside the electrode support 36, and a processing gas introduction pipe 38 from a processing gas supply unit (not shown) is connected to the buffer chamber 37. A MFC (Mass Flow Controller) 39 is disposed in the middle of the process gas introduction pipe 38. The MFC 39 supplies a predetermined gas, for example, a processing gas or N ₂ gas, to the chamber 10 via the buffer chamber 37, and controls the flow rate of the gas to control the pressure of the chamber 10. Is controlled in cooperation with the above-described APC 14 to a desired value. Here, the inter-electrode distance D between the susceptor 11 and the shower head 33 is set to 35 ± 1 mm or more, for example.

챔버(10)의 측벽에는 반도체 웨이퍼 W의 반입출구(31)를 개폐하는 게이트밸브(5)가 부착되어 있다. 이 PM(2)의 챔버(10)내에서는 상술한 바와 같이, 서셉터(11)에 고주파 전력이 인가되고, 해당 인가된 고주파 전력에 의해서 서셉터(11) 및 샤워헤드(33)간의 공간 S에 있어서 처리가스로부터 고밀도의 플라즈마가 발생하여, 이온이나 래디컬이 생성된다. The sidewall of the chamber 10 is attached with the gate valve 5 which opens and closes the inlet / outlet 31 of the semiconductor wafer W. As shown in FIG. In the chamber 10 of the PM 2, as described above, high frequency power is applied to the susceptor 11, and the space S between the susceptor 11 and the showerhead 33 is applied by the applied high frequency power. In this process, a high density plasma is generated from the processing gas to generate ions or radicals.

이 PM(2)에서는 에칭 처리시, 우선 게이트밸브(5)를 열고, 가공 대상의 반도체 웨이퍼 W를 챔버(10)내로 반입하여 서셉터(11)의 위에 탑재한다. 그리고, 샤워 헤드(33)로부터 처리가스(예를 들면, 소정의 유량비율의 C₄F₈가스, O₂가스 및 Ar가스로 이루어지는 혼합 가스)를 소정의 유량 및 유량비로 챔버(10)내에 도입하고, APC(14) 등에 의해 챔버(10)내의 압력을 소정값으로 한다. 또한, 고주파 전원(18)으로부터 고주파 전력을 서셉터(11)에 인가하고, 직류 전원(22)으로부터 직류 전압을 전극판(20)에 인가하며, 반도체 웨이퍼 W를 서셉터(11)상에 흡착한다. 그리고, 샤워헤드(33)로부터 토출된 처리가스는 상술한 바와 같이 플라즈마화한다. 이 플라즈마에 의해 생성되는 래디컬이나 이온은 포커스링(24)에 의해서 반도체 웨이퍼 W의 표면에 집속되고, 반도체 웨이퍼 W의 표면을 물리적 또는 화학적으로 에칭한다. In this PM2, at the time of an etching process, the gate valve 5 is first opened, the semiconductor wafer W to be processed is brought into the chamber 10 and mounted on the susceptor 11. Then, the processing gas (for example, a mixed gas composed of C ₄ F ₈ gas, O ₂ gas and Ar gas at a predetermined flow rate ratio) is introduced into the chamber 10 from the shower head 33 at a predetermined flow rate and flow rate ratio. The pressure in the chamber 10 is set to a predetermined value by the APC 14 or the like. In addition, high frequency power is applied from the high frequency power source 18 to the susceptor 11, DC voltage is applied from the DC power supply 22 to the electrode plate 20, and the semiconductor wafer W is adsorbed onto the susceptor 11. do. The process gas discharged from the shower head 33 is converted into plasma as described above. Radicals and ions generated by this plasma are focused on the surface of the semiconductor wafer W by the focus ring 24, and the surface of the semiconductor wafer W is physically or chemically etched.

도 1로 되돌아가, 대기계 반송 장치(3)는 웨이퍼카세트(40)를 탑재하는 웨이퍼카세트 탑재대(41)와 로더모듈(이하 「LM」이라 함)(42)을 갖는다. Returning to FIG. 1, the atmospheric system conveying apparatus 3 has the wafer cassette mounting base 41 which mounts the wafer cassette 40, and the loader module (henceforth "LM" 42).

웨이퍼카세트 탑재대(41)는 상면이 평면을 띠는 대(臺) 형상이며, 웨이퍼카세트(40)는 예를 들면, 25개의 반도체 웨이퍼 W를 등피치로 다단으로 탑재해서 수용한다. 또한, LM(42)은 직방체형상의 상자형상이며, 내부에 있어서 반도체 웨이퍼 W를 반송하는 스카라(Scara) 타입의 반송아암(43)을 갖는다. The wafer cassette mounting table 41 has a large shape having a flat top surface, and the wafer cassette 40 holds, for example, 25 semiconductor wafers W in multiple stages at equal pitches. In addition, the LM 42 has a rectangular rectangular box shape, and has a carrier arm 43 of a Scara type for carrying the semiconductor wafer W therein.

또한, LM(42)의 웨이퍼카세트　탑재대(41)측의 측면에는 해당 웨이퍼카세트 탑재대(41)에 탑재된 웨이퍼카세트(40)에 대향해서 셔터(도시하지 않음)가 마련된다. 해당 셔터는 웨이퍼카세트(40)와 LM(42)의 내부를 연통시킨다. Moreover, the shutter (not shown) is provided in the side surface of the wafer cassette mounting base 41 side of the LM 42 facing the wafer cassette 40 mounted in the said wafer cassette mounting base 41. The shutter communicates the wafer cassette 40 with the interior of the LM 42.

반송아암(43)은 굴신가능하게 구성된 다관절형상의 반송아암 암부(44)와, 해당 반송아암 암부(44)의 선단에 부착된 픽(pick)(45)을 갖고, 해당 픽(45)은 반도체 웨이퍼 W를 직접적으로 탑재하도록 구성되어 있다. 또한, 반송아암(43)은 굴신 가능하게 구성된 다관절 암형상의 맵핑 아암(46)을 갖고 있으며, 해당 맵핑 아암(46)의 선단에는 예를 들면 레이저광을 발해서 반도체 웨이퍼 W의 유무를 확인하는 맵핑센서(도시하지 않음)가 배치되어 있다. 이들 반송아암 암부(44)와 맵핑 아암(46)과의 각 기단은 반송아암(43)의 베이스부(47)로부터 세워 마련된 아암 기단부 지주(48)를 따라 승강하는 승강대(49)에 연결되어 있다. 또한, 해당 아암 기단부 지주(48)는 선회 가능하게 구성되어 있다. 웨이퍼카세트(40)에 수용되어 있는 반도체 웨이퍼 W의 위치 및 수를 인식하기 위해 실행하는 맵핑조작에서는 맵핑 아암(46)이 연신(延伸)된 상태에서, 해당 맵핑 아암(46)이 상승 혹은 하강함으로써, 웨이퍼카세트(40)내에 있어서의 반도체 웨이퍼 W의 위치 및 매수를 확인한다. The conveying arm 43 has a multi-joint conveying arm arm 44 configured to be extensible, and a pick 45 attached to the distal end of the conveying arm arm 44. It is comprised so that the semiconductor wafer W may be mounted directly. In addition, the carrier arm 43 has a mapping arm 46 having a multi-joint arm shape configured to be extensible, and for example, laser beams are emitted to the tip of the mapping arm 46 to confirm the presence or absence of the semiconductor wafer W. FIG. A mapping sensor (not shown) is disposed. Each base of the transfer arm arm 44 and the mapping arm 46 is connected to a lifting platform 49 that moves up and down along the arm base end support 48 provided from the base portion 47 of the transfer arm 43. . Moreover, the arm base end support 48 is comprised so that rotation is possible. In the mapping operation performed to recognize the position and the number of semiconductor wafers W accommodated in the wafer cassette 40, the mapping arm 46 is raised or lowered while the mapping arm 46 is extended. The position and number of semiconductor wafers W in the wafer cassette 40 are checked.

반송아암(43)은 반송아암 암부(44)에 의해서 굴곡자유로우며, 아암 기단부 지주(48)에 의해서 선회자유롭기 때문에, 픽(45)에 탑재한 반도체 웨이퍼 W를, 웨이퍼카세트(40) 및 LL(4)의 사이에 있어서 자유롭게 반송할 수 있다. Since the carrier arm 43 is free to be bent by the carrier arm arm 44 and is free to swing by the arm proximal end strut 48, the wafer cassette 40 and the LL ( It can convey freely between 4).

LL(4)은 굴신 및 선회자유롭게 이루어진 탑재이송아암(50)이 배치된 챔버(51)와, 해당 챔버(51)내에 N₂ 가스를 공급하는 N₂ 가스 공급계(52)와, 챔버(51)내 를 배기하는 LL배기계(53)를 갖는다. The LL 4 includes a chamber 51 in which the mounting transfer arm 50 is flexed and turned freely, an N ₂ gas supply system 52 for supplying N ₂ gas into the chamber 51, and a chamber 51. It has an LL exhaust machine 53 which exhausts the inside.

탑재 이송아암(50)은 복수의 암부로 이루어지는 스카라 타입의 반송아암이며, 그의 선단에 부착된 픽(54)을 갖는다. 해당 픽(54)은 반도체 웨이퍼 W를 직접적으로 탑재하도록 구성되어 있다. The mounting transfer arm 50 is a scara type carrier arm composed of a plurality of arm portions, and has a pick 54 attached to its tip. The pick 54 is configured to mount the semiconductor wafer W directly.

반도체 웨이퍼 W가 대기계 반송 장치(3)에서 PM(2)으로 반입되는 경우, 게이트밸브(6)가 개방되었을 때, 탑재 이송아암(50)은 LM(42)내의 반송아암(43)으로부터 반도체 웨이퍼 W를 수취하고, 게이트밸브(5)가 개방되었을 때, 탑재 이송아암(50)은 PM(2)의 챔버(10)내로 진입하고, 서셉터(11)의 상면으로부터 돌출한 푸셔핀(30)의 상단에 반도체 웨이퍼 W를 탑재한다. 또한, 반도체 웨이퍼 W가 PM(2)으로부터 대기계 반송 장치(3)로 반입되는 경우, 게이트밸브(5)가 개방되었을 때, 탑재 이송아암(50)은 PM(2)의 챔버(10)내로 진입하고, 서셉터(11)의 상면으로부터 돌출한 푸셔핀(30)의 상단에 탑재된 반도체 웨이퍼 W를 수취한다. 게이트밸브(6)가 개방되었을 때, 탑재 이송아암(50)은 LM(42)내의 반송아암(43)에 반도체 웨이퍼 W를 수수한다. When the semiconductor wafer W is carried into the PM 2 from the atmospheric transfer device 3, when the gate valve 6 is opened, the mounting transfer arm 50 is released from the transfer arm 43 in the LM 42. When the wafer W is received and the gate valve 5 is opened, the mounting transfer arm 50 enters the chamber 10 of the PM 2 and pushes pins 30 protruding from the upper surface of the susceptor 11. The semiconductor wafer W is mounted on the top. In addition, in the case where the semiconductor wafer W is carried from the PM 2 to the atmospheric transfer device 3, when the gate valve 5 is opened, the mounting transfer arm 50 enters into the chamber 10 of the PM 2. The semiconductor wafer W mounted on the upper end of the pusher pin 30 protruding from the upper surface of the susceptor 11 is received. When the gate valve 6 is opened, the mounting transfer arm 50 receives the semiconductor wafer W on the transfer arm 43 in the LM 42.

또, 탑재 이송아암(50)은 스카라 타입에 한정되지 않고, 프로그레그(frog-leg) 타입이나 더블암 타입이라도 좋다. In addition, the mounting transfer arm 50 is not limited to a scalar type but may be a frog-leg type or a double arm type.

N₂ 가스 공급계(52)는 챔버(51)의 외부로부터 챔버(51)의 내부로 관통하는 N₂ 가스 도입관(55)과, 해당 N2 가스 도입관(55)의 도중에 배치된 제어밸브(56)와, N₂ 가스 도입관(55)의 챔버(51) 내부측 선단에 배치된 N₂ 가스를 분출하는 1쌍의 브 레이크필터(Break Filter)(100)와, N₂ 가스 도입관(55)의 챔버(51) 외부측 선단에 접속된 N₂ 가스 공급 장치(도시하지 않음)를 갖는다. N₂ 가스 공급계(52)는 소정의 타이밍에서 N₂ 가스를 챔버(51)에 공급하고, 해당 챔버(51)의 내부의 압력을 제어한다. The N ₂ gas supply system 52 includes an N ₂ gas introduction tube 55 penetrating from the outside of the chamber 51 to the inside of the chamber 51, and a control valve disposed in the middle of the N ₂ gas introduction tube 55 ( 56, a pair of break filters 100 for blowing N ₂ gas disposed at the inner end of the chamber 51 of the N ₂ gas introduction pipe 55, and an N ₂ gas introduction pipe ( 55 has an N ₂ gas supply device (not shown) connected to the outer end of the chamber 51. The N ₂ gas supply system 52 supplies the N ₂ gas to the chamber 51 at a predetermined timing, and controls the pressure inside the chamber 51.

브레이크필터(100)는 그의 길이가, 예를 들면 200㎜로 설정된 망형상의 금속제 필터이며, N₂ 가스의 분출면적을 크게 할 수 있으므로, 분출하는 N₂ 가스의 흐름을 감속할 수 있어, 광범위에 걸쳐서 균일히 N₂ 가스를 분출하여 챔버(51)의 내부의 압력을 균일하게 상승시킨다. The brake filter 100 has its length, for example, a metal mesh filter on the set to 200㎜, because the ejection area of the N ₂ gas can be increased, it is possible to slow down the flow of the N ₂ gas ejected, a wide range The N ₂ gas is uniformly blown out over and the pressure inside the chamber 51 is raised uniformly.

종래의 기판 처리 시스템에 있어서의 LL에서는 브레이크 필터의 길이가 예를 들면 100㎜이며, N₂ 가스의 분출면적이 작기 때문에, N₂ 가스를 공급할 때, 브레이크필터로부터 분출하는 N₂ 가스의 흐름의 속도가 빨라져, 챔버(51)내에 있어서 파티클을 감아 올리는 요인으로 되고 있었다. 이것에 대응해서, 종래의 LL에서는 N₂ 가스 도입관의 도중에 SSV(Slow Start Valve)가 배치되고, 해당 SSV는 N₂ 가스의 흐름을 감속하고 있었다. In LL in the conventional substrate processing system, since the length of the brake filter is 100 mm, for example, and the ejection area of the N ₂ gas is small, when the N ₂ gas is supplied, the flow of the N ₂ gas ejected from the brake filter is supplied. The speed was increased and it was a factor which winds up the particle in the chamber 51. In response to this, in the conventional LL, a slow start valve (SSV) is disposed in the middle of the N ₂ gas introduction pipe, and the SSV is decelerating the flow of the N ₂ gas.

이에 대해, 본 실시예에 관한 기판 처리 시스템에 있어서의 LL(4)에서는 상술한 바와 같이, 브레이크 필터(100)에 있어서 N₂ 가스의 흐름이 감속되기 때문에, SSV를 필요로 하는 일 없이, 파티클의 감아 올림을 방지할 수 있다. 또한, 브레이 크필터(100)의 N₂ 가스의 분출면적이 크게 설정되기 때문에, 소망 체적의 N₂ 가스를 챔버(51)내로 신속하게 공급할 수 있어, 스루풋을 비약적으로 향상시킬 수 있다. In contrast, in the LL 4 in the substrate processing system according to the present embodiment, as described above, since the flow of N ₂ gas is decelerated in the brake filter 100, particles are not required without SSV. Can be prevented from rolling up. In addition, since the blowing area of the N ₂ gas of the brake filter 100 is set large, the N ₂ gas having a desired volume can be quickly supplied into the chamber 51, and the throughput can be significantly improved.

LL 배기계(53)는 챔버(51)의 내부로 관통하는 배기관(57)과, 해당 배기관(57)의 도중에 배치된 제어밸브(58)를 갖고, 상술한 N₂ 가스 공급계(52)와 협동하여 챔버(51)의 내부의 압력을 제어한다. The LL exhaust system 53 has an exhaust pipe 57 penetrating into the chamber 51 and a control valve 58 arranged in the middle of the exhaust pipe 57 and cooperates with the above-described N ₂ gas supply system 52. The pressure inside the chamber 51 is controlled.

이들 기판 처리 시스템(1)을 구성하는 PM(2),대기반송 장치(3) 및 LL(4)의 각 구성요소의 동작은 본 실시예에 관한 기판 처리 방법을 실행하는 후술의 프로그램에 따라서 기판 처리 시스템(1)이 구비하는 제어 장치로서의 컴퓨터(도시하지 않음)나, 기판 처리 시스템(1)에 접속된 제어 장치로서의 외부서버(도시하지 않음) 등에 의해서 제어된다. The operations of the respective components of the PM 2, the substrate transport apparatus 3, and the LL 4 constituting these substrate processing systems 1 are controlled in accordance with a program described later that executes the substrate processing method according to the present embodiment. It is controlled by a computer (not shown) as a control apparatus with which the processing system 1 is equipped, an external server (not shown) etc. as a control apparatus connected to the substrate processing system 1, and the like.

상술한 기판 처리 시스템(1)에 있어서 LL(4)에 접속되는 PM(2)에서는 하부전극으로서의 서셉터(11)가 챔버(10)에 대해 이동하는 일이 없지만, LL(4)에 접속되는 PM은 이것에 한정되지 않고, 예를 들면, 하부 전극이 챔버에 대해 이동하는 것이어도 좋다.In the above-described substrate processing system 1, in the PM 2 connected to the LL 4, the susceptor 11 as the lower electrode does not move relative to the chamber 10, but is connected to the LL 4. PM is not limited to this, for example, the lower electrode may move with respect to a chamber.

도 3은 도 1의 기판 처리 시스템에 있어서 LL에 접속 가능한 다른 PM의 개략구성을 도시하는 단면도이다. 3 is a cross-sectional view showing a schematic configuration of another PM that can be connected to an LL in the substrate processing system of FIG. 1.

도 3에 있어서, 에칭 처리 장치로서 구성되는 PM(60)은 예를 들면 알루미늄제의 원통형챔버(61)와, 해당 챔버(61)내에 배치된 예를 들면, 직경이 200㎜의 반도체 웨이퍼 W를 탑재하는 하부 전극(62)을 절연재(63)를 거쳐서 지지하는 승강자 유로운 지지체(64)와, 하부 전극(62)에 대향해서 챔버(61)내의 윗쪽에 배치된 상부 전극으로서의 샤워헤드(65)를 구비한다. In FIG. 3, the PM 60 configured as an etching apparatus includes, for example, a cylindrical chamber 61 made of aluminum, and a semiconductor wafer W having a diameter of 200 mm, for example, disposed in the chamber 61. Elevator free support 64 for supporting the lower electrode 62 to be mounted via the insulating material 63, and the showerhead 65 as the upper electrode disposed above the chamber 61 opposite the lower electrode 62. As shown in FIG. ).

챔버(61)는 상부가 소직경의 상부실(66)로서 형성되고, 하부가 대직경인 하부실(67)로서 형성되어 있다. 상부실(66)의 주위에는 다이폴 링 자석(68)이 배치되고, 해당 다이폴 링 자석(68)은 상부실(66)내에 1방향을 지향하는 균일한 수평자계를 형성한다. 하부실(67)의 측면 상부에는 반도체 웨이퍼 W의 반입출구를 개폐하는 게이트밸브(5)가 부착되어 있다. PM(60)은 해당 게이트밸브(5)를 거쳐서 LL(4)와 접속되어 있다. The chamber 61 is formed as an upper chamber 66 having a small diameter at the upper end thereof and a lower chamber 67 having a large diameter at the lower part thereof. A dipole ring magnet 68 is disposed around the upper chamber 66, and the dipole ring magnet 68 forms a uniform horizontal magnetic field directed in one direction in the upper chamber 66. As shown in FIG. A gate valve 5 is attached to the upper side of the lower chamber 67 to open and close the in and out ports of the semiconductor wafer W. As shown in FIG. The PM 60 is connected to the LL 4 via the gate valve 5.

하부 전극(62)에는 고주파 전원(69)이 정합기(70)를 거쳐서 접속되어 있고, 고주파 전원(69)은 소정의 고주파 전력을 하부 전극(62)에 인가한다. 이에 따라, 하부 전극(62)은 하부 전극으로서 기능한다. A high frequency power source 69 is connected to the lower electrode 62 via a matcher 70, and the high frequency power source 69 applies a predetermined high frequency power to the lower electrode 62. Accordingly, the lower electrode 62 functions as a lower electrode.

하부 전극(62)의 상면에는 반도체 웨이퍼 W를 정전흡착력으로 흡착하기 위한 정전척(ESC)(71)이 배치되어 있다. 해당 정전척(71)의 내부에는 도전막으로 이루어지는 원판형상의 전극판(72)이 배치되고, 해당 전극판(72)에는 직류 전원(73)이 전기적으로 접속되어 있다. 반도체 웨이퍼 W는 직류 전원(73)으로부터 전극판(72)에 인가된 직류 전압에 의해 발생하는 쿨롱력 등에 의해서 정전척(71)의 상면에 흡착유지된다. 정전척(71)의 주위에는 원고리형상의 포커스링(74)이 배치되고, 해당 포커스링(74)은 하부 전극(62)의 윗쪽에 발생한 플라즈마를 반도체 웨이퍼 W를 향해서 집속시킨다. On the upper surface of the lower electrode 62, an electrostatic chuck (ESC) 71 for adsorbing the semiconductor wafer W with electrostatic adsorption force is disposed. A disk-shaped electrode plate 72 made of a conductive film is disposed inside the electrostatic chuck 71, and a DC power source 73 is electrically connected to the electrode plate 72. The semiconductor wafer W is sucked and held on the upper surface of the electrostatic chuck 71 by the Coulomb force generated by the DC voltage applied from the DC power supply 73 to the electrode plate 72. A ring-shaped focus ring 74 is arranged around the electrostatic chuck 71, and the focus ring 74 focuses the plasma generated on the upper side of the lower electrode 62 toward the semiconductor wafer W.

상부실(66)의 측벽과 하부 전극(62)과의 사이에는 하부 전극(62) 윗쪽의 기 체를 챔버(61)의 외부로 배출하는 배기로가 형성되고, 해당 배기로의 도중에는 환형상의 배플판(75)이 배치되어 있다. 배기로의 배플판(75)보다 하류의 공간(하부실(67)의 내부공간)은 APC, TMP 및 DP를 갖는 본배기라인과, 하부실(67)의 내부공간 및 DP간의 바이패스통로인 대강배기라인으로 이루어지는 배기계(76)와 연통한다. 해당 배기계(76)는 챔버(61)내의 압력 제어를 하는 실행할 뿐만 아니라 챔버(61)내를 거의 진공 상태로 될 때까지 감압한다. An exhaust path for discharging the gas above the lower electrode 62 to the outside of the chamber 61 is formed between the side wall of the upper chamber 66 and the lower electrode 62. An annular baffle is formed in the middle of the exhaust path. The plate 75 is arrange | positioned. The space downstream of the baffle plate 75 of the exhaust passage (inner space of the lower chamber 67) is a bypass passage between the main exhaust line having APC, TMP and DP, the inner space of the lower chamber 67 and the DP. It communicates with the exhaust system 76 which consists of a rough exhaust line. The exhaust system 76 executes pressure control in the chamber 61 as well as depressurizes the chamber 61 until it becomes almost vacuum.

하부 전극(62)의 아래쪽에는 해당 지지체(64)의 하부로부터 아래쪽을 향해서 연장해서 설치된 볼나사(77)로 이루어지는 하부 전극 승강기구가 배치되어 있다. 해당 하부 전극 승강기구는 지지체(64)를 거쳐서 하부 전극(62)을 지지하고, 도시하지 않은 모터 등에 의해서 볼나사(77)를 회전시키는 것에 의해서 GAP로서의 하부 전극(62)을 승강시킨다. 이 하부 전극 승강기구는 그의 주위에 배치된 벨로우즈(78), 및 해당 벨로우즈(78)의 주위에 배치된 벨로우즈 커버(79)에 의해서 챔버(61)내의 분위기로부터 차단된다. Below the lower electrode 62, there is disposed a lower electrode elevating mechanism comprising a ball screw 77 extending from the lower portion of the support 64 downward. The lower electrode elevating mechanism supports the lower electrode 62 via the support 64 and elevates the lower electrode 62 as a GAP by rotating the ball screw 77 by a motor or the like (not shown). The lower electrode elevating mechanism is isolated from the atmosphere in the chamber 61 by the bellows 78 disposed around the bellows 78 and the bellows cover 79 disposed around the bellows 78.

또한, 하부 전극(62)에는 해당 정전척(71)의 상면으로부터 돌출자유로운 복수의 푸셔핀(80)이 배치되어 있다. 이들 푸셔핀(80)은 도 1에 있어서의 푸셔핀(30)과 마찬가지로, 도면 중 상하방향으로 이동한다. In addition, a plurality of pusher pins 80 protruding from the upper surface of the electrostatic chuck 71 are disposed on the lower electrode 62. These pusher pins 80 move in the vertical direction in the same manner as the pusher pins 30 in FIG. 1.

이 PM(60)에서는 LL(4)의 탑재 이송아암(50)에 의해서 반도체 웨이퍼 W가 반출입되는 경우, 하부 전극(62)이 반도체 웨이퍼 W의 반출입 위치까지 하강함과 동시에, 푸셔핀(80)이 정전척(71)의 상면으로부터 돌출하여 반도체 웨이퍼 W를 하부 전극(62)에서 이간시켜 윗쪽으로 들어 올린다. 또한, 반도체 웨이퍼 W에 에칭 처 리가 실시되는 경우, 하부 전극(62)이 반도체 웨이퍼 W의 처리위치까지 상승함과 동시에, 푸셔핀(80)이 하부 전극(62)내에 저장되어, 정전척(71)이 반도체 웨이퍼 W를 흡착유지한다. In the PM 60, when the semiconductor wafer W is carried in and out by the mounting transfer arm 50 of the LL 4, the lower electrode 62 is lowered to the carrying in and out positions of the semiconductor wafer W, and the pusher pin 80 It protrudes from the upper surface of this electrostatic chuck 71, and separates the semiconductor wafer W from the lower electrode 62, and lifts it upwards. In addition, when the etching process is performed on the semiconductor wafer W, the lower electrode 62 is raised to the processing position of the semiconductor wafer W, and the pusher pin 80 is stored in the lower electrode 62, whereby the electrostatic chuck 71 ) Adsorbs and holds the semiconductor wafer W.

또한, 하부 전극(62)의 내부에는 예를 들면, 원주 방향으로 연장하는 환형상의 냉매실(81)이 마련되어 있다. 이 냉매실(81)에는 칠러유닛(도시하지 않음)으로부터 배관(82)을 거쳐서 소정온도의 냉매, 예를 들면, 냉각수가 순환 공급되고, 해당 냉매의 온도에 의해서 하부 전극(62)상의 반도체 웨이퍼 W의 처리온도가 제어된다. In the inside of the lower electrode 62, an annular coolant chamber 81 extending in the circumferential direction is provided, for example. A coolant of a predetermined temperature, for example, coolant, is circulated to the coolant chamber 81 via a pipe 82 from a chiller unit (not shown), and the semiconductor wafer on the lower electrode 62 is cooled by the temperature of the coolant. The processing temperature of W is controlled.

정전척(71)의 상면에는 복수의 전열 가스 공급 구멍 및 전열 가스 공급홈(도시하지 않음)이 배치되어 있다. 이들의 전열 가스 공급 구멍 등은 하부 전극(62) 내부에 배치된 전열 가스 공급라인(83)을 거쳐서 전열 가스 공급부(84)에 접속되고, 해당 전열 가스 공급부(84)는 전열 가스, 예를 들면 He 가스를, 정전척(71)과 반도체 웨이퍼 W와의 간극에 공급한다. 이 전열 가스 공급부(84)는 정전척(71)과 반도체 웨이퍼 W와의 간극을 진공배기 가능하게도 구성되어 있다. A plurality of heat transfer gas supply holes and a heat transfer gas supply groove (not shown) are disposed on the upper surface of the electrostatic chuck 71. These heat transfer gas supply holes and the like are connected to the heat transfer gas supply unit 84 via the heat transfer gas supply line 83 disposed inside the lower electrode 62, and the heat transfer gas supply unit 84 is a heat transfer gas, for example, He gas is supplied to the gap between the electrostatic chuck 71 and the semiconductor wafer W. This electrothermal gas supply part 84 is comprised so that vacuum gap may be exhausted between the electrostatic chuck 71 and the semiconductor wafer W. As shown in FIG.

챔버(61)의 천장부에 배치되어 있는 샤워헤드(65)는 접지(어스)되어 있고, 샤워헤드(65)는 접지 전극으로서 기능한다. 또한, 샤워헤드(65)의 상면에는 버퍼실(85)이 마련되고, 이 버퍼실(85)에는 처리가스 공급부(도시하지 않음)로부터의 처리가스 도입관(86)이 접속되어 있다. 이 처리가스 도입관(86)의 도중에는 MFC(87)가 배치되어 있다. 이 MFC(87)는 버퍼실(85) 및 샤워헤드(65)를 거쳐서 소 정의 가스, 예를 들면 처리가스나 N₂ 가스를 챔버(61)내로 공급함과 동시에, 해당 가스의 유량을 제어해서 챔버(61)의 압력을 상술한 APC와 협동해서 소망의 값으로 제어한다. The showerhead 65 disposed on the ceiling of the chamber 61 is grounded, and the showerhead 65 functions as a ground electrode. A buffer chamber 85 is provided on an upper surface of the shower head 65, and a process gas introduction pipe 86 from a process gas supply unit (not shown) is connected to the buffer chamber 85. The MFC 87 is arranged in the middle of the process gas introduction pipe 86. The MFC 87 supplies a predetermined gas, for example, a processing gas or N ₂ gas, into the chamber 61 through the buffer chamber 85 and the shower head 65, and controls the flow rate of the gas. The pressure of 61 is controlled to a desired value in cooperation with the above-described APC.

이 PM(60)의 챔버(61)내에서는 상술한 바와 같이, 하부 전극(62)에 고주파 전력이 인가되고, 해당 인가된 고주파 전력에 의해, 하부 전극(62) 및 샤워헤드(65)의 사이에 있어서 처리가스로부터 고밀도의 플라즈마가 발생하여, 이온이나 래디컬이 생성된다. In the chamber 61 of the PM 60, as described above, high frequency power is applied to the lower electrode 62, and between the lower electrode 62 and the showerhead 65 by the applied high frequency power. In this process, a high density plasma is generated from the processing gas to generate ions or radicals.

PM(60)에서는 에칭 처리시, 우선 게이트밸브(5)를 개방상태로 하고, 가공 대상의 반도체 웨이퍼 W를 챔버(61)내에 반입한다. 그리고, 샤워헤드(65)로부터 처리가스(예를 들면, 소정의 유량비율의 C₄F₈가스, O₂가스 및 Ar가스로 이루어지는 혼합 가스)를 소정의 유량 및 유량비로 챔버(61)내에 도입하고, APC 등에 의해 챔버(61)내의 압력을 소정값으로 한다. 또한, 고주파 전원(69)으로부터 고주파 전력을 하부 전극(62)에 인가하고, 직류 전원(73)으로부터 직류 전압을 전극판(72)에 인가하여, 반도체 웨이퍼 W를 하부 전극(62)상에 흡착한다. 그리고, 샤워헤드(65)로부터 토출된 처리가스를 상술한 바와 같이 플라즈마화시킨다. 이 플라즈마에 의해 생성되는 래디컬이나 이온은 포커스링(74)에 의해서 반도체 웨이퍼 W의 표면에 집속되며, 반도체 웨이퍼 W의 표면을 물리적 또는 화학적으로 에칭한다. In the PM 60, at the time of an etching process, the gate valve 5 is first opened, and the semiconductor wafer W to be processed is loaded into the chamber 61. Then, the processing gas (for example, a mixed gas composed of C ₄ F ₈ gas, O ₂ gas, and Ar gas at a predetermined flow rate ratio) is introduced into the chamber 61 from the shower head 65 at a predetermined flow rate and flow rate ratio. The pressure in the chamber 61 is set to a predetermined value by APC or the like. In addition, high frequency power is applied from the high frequency power source 69 to the lower electrode 62, and a direct current voltage is applied from the direct current power source 73 to the electrode plate 72, thereby adsorbing the semiconductor wafer W onto the lower electrode 62. do. Then, the process gas discharged from the shower head 65 is converted into plasma as described above. Radicals and ions generated by this plasma are focused on the surface of the semiconductor wafer W by the focus ring 74, and physically or chemically etch the surface of the semiconductor wafer W.

다음에, 본 실시예에 관한 기판 처리 방법에 대해서 설명한다. 이 기판 처리 방법은 상술한 기판 처리 시스템(1)에 있어서 실행된다. Next, the substrate processing method according to the present embodiment will be described. This substrate processing method is performed in the substrate processing system 1 mentioned above.

도 4는 본 실시예에 관한 기판 처리 방법이 적용되는 웨이퍼 처리를 나타내는 흐름도이다. 이하, 기판 처리 시스템(1)에 있어서 LL(4)에 PM(2)이 접속된 경우에 대해서 설명한다. 4 is a flowchart showing wafer processing to which the substrate processing method according to the present embodiment is applied. Hereinafter, the case where PM2 is connected to LL4 in the substrate processing system 1 is demonstrated.

도 4에 있어서, 우선, 대기계 반송 장치(3)의 반송아암(43) 및 LL(4)의 탑재 이송아암(50)이 웨이퍼카세트(40)로부터 더미 웨이퍼를 PM(2)의 챔버(10)내로 반송하고, PM(2)이 반송된 더미 웨이퍼에 의해서 챔버(10)내의 처리환경을 정리하는 더미 처리를 실행한다(스텝 S41). In FIG. 4, first, the transfer arm 43 of the atmospheric transfer device 3 and the mounting transfer arm 50 of the LL 4 move the dummy wafer from the wafer cassette 40 to the chamber 10 of the PM 2. ), And a dummy process in which the processing environment in the chamber 10 is arranged by the dummy wafer conveyed by the PM 2 (step S41).

다음에, 기판 처리 시스템(1)에 접속된 제어 장치가 카운터 n을 1로 설정하고(스텝 S42), 대기계 반송 장치(3)의 반송아암(43) 및 LL(4)의 탑재 이송아암(50)이 웨이퍼카세트(40)로부터 미처리의 반도체 웨이퍼 W를 PM(2)의 챔버(10)내로 반입하고(스텝 S43), PM(2)은 APC(14) 및 MFC(39)에 의해서 챔버(10)내의 압력을 에칭처리전에 있어서이 반도체 웨이퍼 W의 흡착압력(이하「프로세스압력」이라 함)에 도달시키기 위한 처리인 스텝0을 실행한다 (스텝 S44). Next, the control device connected to the substrate processing system 1 sets the counter n to 1 (step S42), and the transfer arm 43 of the atmospheric transfer device 3 and the mounting transfer arm of the LL 4 ( 50 carries the unprocessed semiconductor wafer W from the wafer cassette 40 into the chamber 10 of the PM 2 (step S43), and the PM 2 is filled with the chamber (APC 14 and MFC 39). 10) Step 0, which is a process for reaching the adsorption pressure (hereinafter referred to as "process pressure") of the semiconductor wafer W before the etching process, is executed (step S44).

챔버(10)내의 압력이 프로세스압력에 도달하면, PM(2)은 전극판(20)에 의해서 반도체 웨이퍼 W를 서셉터(11)의 상면에 흡착유지하고, 전열 가스 공급부(29)에 의해서 He 가스를, 서셉터(11)의 흡착면과 반도체 웨이퍼 W의 이면과의 간극에 공급하는 안정화 처리로서의 스텝1을 실행한다(스텝 S45). When the pressure in the chamber 10 reaches the process pressure, the PM 2 adsorbs and holds the semiconductor wafer W on the upper surface of the susceptor 11 by the electrode plate 20, and the He by the heat transfer gas supply unit 29. Step 1 as a stabilization process for supplying the gas to the gap between the adsorption surface of the susceptor 11 and the back surface of the semiconductor wafer W is executed (step S45).

그 후, PM(2)이, 서셉터(11)에 인가된 고주파 전력에 의해서 공간 S에 있어서 처리가스로부터 고밀도의 플라즈마를 발생시켜 이온이나 래디컬이 생성하고, 해당 이온 등에 의해서 반도체 웨이퍼 W에 에칭 처리를 실시하는 스텝2를 실행한다( 스텝 S46). After that, the PM 2 generates a high-density plasma from the processing gas in the space S by the high frequency power applied to the susceptor 11, thereby generating ions or radicals, and etching the semiconductor wafer W by the ions or the like. Step 2 of performing the processing is executed (step S46).

다음에, PM(2)이, 후의 웨이퍼 제전(除電)에 있어서 반도체 웨이퍼 W의 서셉터(11)로부터의 튀어오름을 방지하기 위해, 전열 가스 공급 구멍(27)이나 전열 가스 공급라인(28)을 진공배기하여 He 가스를 제거하는 이면 진공배기를 실행하고(스텝 S47), 그 후, 전극판(20)에 역전위를 인가하거나, 혹은 후술하는 바와 같이 플라즈마를 반도체 웨이퍼 W에 접촉시켜서 반도체 웨이퍼 W가 대전한 정전기를 제거하는 웨이퍼 제전을 실행한다(스텝 S48). Next, in order to prevent the PM 2 from protruding from the susceptor 11 of the semiconductor wafer W in the subsequent wafer static elimination, the electrothermal gas supply holes 27 and the electrothermal gas supply lines 28. Vacuum exhaust to remove the He gas by vacuum evacuation (step S47), and then reverse potential is applied to the electrode plate 20, or the plasma is brought into contact with the semiconductor wafer W as described later, thereby providing a semiconductor wafer. The wafer static elimination to remove the static electricity charged by W is performed (step S48).

다음에, 대기계 반송 장치(3)의 반송아암(43) 및 LL(4)의 탑재 이송아암(50)이 에칭 처리가 실시된 반도체 웨이퍼 W를 챔버(10)로부터 반출하여 웨이퍼카세트(40)내로 반입한다(스텝 S49). Next, the transfer arm 43 of the atmospheric transfer device 3 and the mounting transfer arm 50 of the LL 4 carry out the semiconductor wafer W subjected to the etching process from the chamber 10 to the wafer cassette 40. We carry in into (step S49).

그 후, 제어 장치가, 카운터 n의 값이 소정의 처리매수를 나타내는 설정값 N보다 큰지의 여부를 판별하고(스텝 S50), 카운터 n의 값이 설정값 N이하인 경우에는 스텝 S43으로 되돌아가고, 카운터 n의 값이 설정값 N보다 큰 경우에는 본처리를 종료한다. Thereafter, the control apparatus determines whether the value of the counter n is larger than the set value N indicating the predetermined number of processing sheets (step S50), and if the value of the counter n is equal to or less than the set value N, the process returns to step S43. If the value of the counter n is larger than the set value N, this process ends.

이 웨이퍼 처리에 있어서의 스텝 S43 및 S49(기판반송 스텝), 및 스텝 S44 내지 S48(기판처리 스텝)에 있어서의 각 스텝은 복수의 동작으로 이루어진다. 예를 들면, 스텝 S43에서는 게이트밸브(5)가 열리는 게이트밸브 개방 동작, 푸셔핀(30)이 서셉터(11)의 상면으로부터 돌출하는 푸셔핀 돌출 동작, 탑재 이송아암(50)이 챔버(10)내로 진입하는 탑재 이송아암 신장 동작, APC(14)를 전개(全開)하는 퍼 지 동작, 및 MFC(39)가 N₂ 가스의 챔버(10)로의 공급을 정지하는 N₂ 가스 공급정지 동작 등으로 이루어진다. Each step in steps S43 and S49 (substrate conveyance step) and steps S44 to S48 (substrate processing step) in the wafer process comprises a plurality of operations. For example, in step S43, the gate valve opening operation in which the gate valve 5 is opened, the pusher pin protruding operation in which the pusher pin 30 protrudes from the upper surface of the susceptor 11, and the mounting transfer arm 50 are performed. ) with transferring arm height behavior that enters, APC (14), the deployment (全開) fuzzy operation, and MFC (39) a N ₂ gas supply stop operation of stopping the supply to the chamber 10 of the N ₂ gas, etc. Is done.

종래의 기판 처리 방법에서는 각 스텝을 구성하는 복수의 동작을 순차 실행하는데 반해, 본 실시예에 관한 기판 처리 방법에서는 도 4의 처리에 있어서의 각 스텝을 구성하는 복수의 동작 중, 적어도 2개의 동작을 병행해서 실행한다. 예를 들면, 상술한 스텝 S43에서는 퍼지 동작, N₂ 가스 공급정지동작 및 푸셔핀 돌출 동작을 병렬해서 실행한다. While the conventional substrate processing method sequentially executes a plurality of operations constituting each step, in the substrate processing method according to the present embodiment, at least two operations among the plurality of operations constituting each step in the processing of FIG. 4. Run in parallel. For example, in step S43 described above, the purge operation, the N ₂ gas supply stop operation, and the pusher pin protrusion operation are executed in parallel.

또, 기판 처리 시스템(1)에 있어서 LL(4)에 PM(60)이 접속된 경우에 있어서도 상술한 도 4의 처리와 마찬가지의 처리가 실행된다. Moreover, also when the PM60 is connected to the LL4 in the substrate processing system 1, the process similar to the process of FIG. 4 mentioned above is performed.

본 실시예에 관한 기판 처리 방법에 따르면, 도 4의 처리에 있어서의 각 스텝을 구성하는 복수의 동작 중, 적어도 2개의 동작이 병행해서 실행되므로, PM(2), 대기반송장치(3) 및 LL(4)의 구성요소 중 임의의 하나의 구성요소가 임의의 동작을 실행할 때, 해당 동작의 실행에 관계가 없는 다른 구성요소가 다른 동작을 실행함으로써, 반도체 웨이퍼 W의 에칭 처리에 요하는 시간을 단축하고 스루풋을 비약적으로 향상시킬 수 있다.According to the substrate processing method according to the present embodiment, at least two operations are executed in parallel among a plurality of operations constituting each step in the processing of FIG. When any one of the components of the LL 4 executes any operation, the time required for the etching process of the semiconductor wafer W by performing another operation by another component irrelevant to the execution of the operation. It can reduce the speed and improve the throughput.

또한, 본 실시예에 관한 기판 처리 장치에 따르면, 도 4의 처리에 있어서의 각 스텝 중 적어도 1개의 스텝에 있어서, PM(2), 대기반송장치(3) 및 LL(4)의 구성요소 중 적어도 2개의 구성요소가 동시에 작동하므로, 반도체 웨이퍼 W의 에칭처리에 요하는 시간을 단축하여 스루풋을 비약적으로 향상시킬 수 있다. In addition, according to the substrate processing apparatus according to the present embodiment, in at least one of the steps in the processing of FIG. 4, among the components of the PM 2, the large feeder 3, and the LL 4, the components of the PM 2, the large feeder 3, and the LL 4 may be used. Since at least two components operate simultaneously, the time required for the etching process of the semiconductor wafer W can be shortened and throughput can be improved remarkably.

이하, 기판 처리 시스템(1)에 있어서 LL(4)에 PM(2)이 접속된 경우에 있어서의 본 실시예에 관한 기판 처리 방법의 구체예에 대해서 설명한다. 또, 이하의 도면에서는 본 실시예에 관한 기판 처리 방법에 있어서의 동작을 실선으로 나타내고, 종래의 기판 처리 방법에 있어서의 동작을 점선으로 나타낸다. Hereinafter, the specific example of the substrate processing method which concerns on this Example in the case where PM2 is connected to LL4 in the substrate processing system 1 is demonstrated. In addition, in the following drawings, the operation | movement in the substrate processing method which concerns on a present Example is shown by the solid line, and the operation | movement in the conventional substrate processing method is shown by the dotted line.

도 5는 도 4의 웨이퍼반입 스텝에 적용되는 본 실시예에 관한 기판 처리 방법의 제 1 구체예를 나타내는 시퀀스도이다. FIG. 5 is a sequence diagram showing a first specific example of the substrate processing method according to the present embodiment applied to the wafer loading step of FIG. 4.

종래, 챔버(10)로 반도체 웨이퍼 W를 반입하는 경우, 우선, 전열 가스 공급부가 전열 가스 공급라인의 진공배기를 실행하고("진공"), 해당 진공배기의 종료 후(OFF), 탑재 이송아암이 챔버내로 진입해서("진입") 반도체 웨이퍼 W를 푸셔핀의 상단에 탑재하고, 또한, 해당 탑재 이송아암이 챔버내로부터 퇴출하지만("퇴출"), 본 실시예에 관한 기판 처리 방법에서는 전열 가스 공급부(29)가 전열 가스 공급라인(28)의 진공배기를 개시함과 동시에, 탑재 이송아암(50)이 챔버(10)내로 진입하며, 진공배기의 종료와 동시에 탑재 이송아암(50)이 챔버(10)내로부터 퇴출한다. Conventionally, when the semiconductor wafer W is brought into the chamber 10, first, the heat transfer gas supply unit performs vacuum exhaust of the heat transfer gas supply line (" vacuum "), and after completion of the vacuum exhaust (OFF), the mounted transfer arm. While entering the chamber ("entry"), the semiconductor wafer W is mounted on the upper end of the pusher pin, and the mounting transfer arm is ejected from the chamber ("exit"), but in the substrate processing method of the present embodiment, heat transfer is performed. As the gas supply unit 29 starts the vacuum exhaust of the heat transfer gas supply line 28, the mounting transfer arm 50 enters the chamber 10, and at the same time as the completion of the vacuum exhaust, the mounting transfer arm 50 Exit from the chamber 10.

이에 따라, 전열 가스 공급라인(28)의 진공배기와, 반도체 웨이퍼 W의 반입이 병행해서 실행되므로, 스루풋을 비약적으로 향상시킬 수 있다. As a result, the vacuum exhaust of the heat transfer gas supply line 28 and the carry-in of the semiconductor wafer W are performed in parallel, thereby greatly improving the throughput.

또한, 종래의 PM에서는 탑재 이송아암이 정지할 때에 관성력에 기인하는 진동이 발생하기 때문에, 탑재 이송아암이 정지한 후, 다음의 동작, 예를 들면, 반도체 웨이퍼 W의 수취를 실행할 때까지 소정의 지연시간을 설정하고 있었다. 이에 대헤, PM(2)에서는 탑재 이송아암(50)의 이동 제어에 있어서의 이득을 최적화함으로써, 소정의 지연시간을 설정할 필요를 없앨 수 있다. 이에 따라, 더욱 스루풋을 비약적으로 향상시킬 수 있다.In addition, in the conventional PM, since the vibration due to the inertial force occurs when the mounting transfer arm stops, the predetermined operation is performed until the following operation, for example, receipt of the semiconductor wafer W is performed after the mounting transfer arm stops. I was setting the delay time. In contrast, the PM 2 can eliminate the need to set a predetermined delay time by optimizing the gain in the movement control of the mounted transfer arm 50. As a result, the throughput can be significantly improved.

도 6a 내지 6d 및 도 7a는 도 4의 웨이퍼반입 스텝에 적용되는 본 실시예에 관한 기판 처리 방법의 제 2 구체예를 나타내는 시퀀스도이다. 6A to 6D and FIG. 7A are sequence diagrams showing a second specific example of the substrate processing method according to the present embodiment applied to the wafer loading step of FIG. 4.

종래, 푸셔핀의 설정위치는 서셉터에 수용되는 수용위치("DOWN")와 탑재 이송아암으로부터 반도체 웨이퍼 W를 수취하기 위한 수취위치("UP")의 2개이었지만, 본 실시예에 관한 기판 처리 방법에서는 또한, 탑재 이송아암(50)의 진입을 기다리는 대기위치("대기")가 추가된다. Conventionally, although the setting positions of the pusher pins were two, a receiving position ("DOWN") accommodated in the susceptor and a receiving position ("UP") for receiving the semiconductor wafer W from the mounting transfer arm, the substrate according to the present embodiment In the processing method, a waiting position (“waiting”) for waiting for the loading transfer arm 50 to enter is also added.

또한, 종래, 챔버로 반도체 웨이퍼 W를 반입하는 경우, 탑재 이송아암의 신장이 종료한 후, 푸셔핀이 수용위치에서 수취위치까지 돌출했지만, 본 실시예에 관한 기판 처리 방법에서는 수용위치에 존재하는(도 6a) 푸셔핀(30)이, 탑재 이송아암(50)이 신장해서 챔버(10)내로 진입하기 시작하면, 대기 위치까지 돌출하고(도 6b), 또한, 픽(54)에 탑재된 반도체 웨이퍼 W가 서셉터(11)의 윗쪽으로 반송될 때까지, 그대로 대기한다(도 6c). 그리고, 푸셔핀(30)은 탑재 이송아암(50)의 신장이 종료하면 수취위치까지 돌출하여, 반도체 웨이퍼 W를 수취한다(도 6d).In the past, when the semiconductor wafer W was loaded into the chamber, after the extension of the mounting transfer arm was finished, the pusher pin protruded from the receiving position to the receiving position, but in the substrate processing method according to the present embodiment, it is present at the receiving position. (FIG. 6A) When the pusher pin 30 extends, and the mounting transfer arm 50 starts to enter the chamber 10, it projects to the standby position (FIG. 6B) and the semiconductor mounted on the pick 54. It waits as it is until the wafer W is conveyed to the upper side of the susceptor 11 (FIG. 6C). Then, when the extension of the mounting transfer arm 50 is completed, the pusher pin 30 protrudes to the receiving position to receive the semiconductor wafer W (Fig. 6D).

이에 따라, 푸셔핀(30)의 돌출과, 반도체 웨이퍼 W의 반입이 병행해서 실행되므로, 스루풋을 비약적으로 향상시킬 수 있다. Thereby, since the protrusion of the pusher pin 30 and the loading of the semiconductor wafer W are performed in parallel, the throughput can be remarkably improved.

또한, 탑재 이송아암(50)의 신장이 종료한 후, 푸셔핀(30)은 대기위치에서 수취위치까지의 짧은 거리만큼 상승하면 좋으므로, 반도체 웨이퍼 W의 수취를 단시간에 실행할 수 있어, 스루풋을 더욱 비약적으로 향상시킬 수 있다. In addition, since the pusher pin 30 needs to rise by a short distance from the standby position to the receiving position after the extension of the mounting transfer arm 50 is completed, the receipt of the semiconductor wafer W can be performed in a short time. It can be improved more dramatically.

또한, 종래의 PM에서는 푸셔핀의 승강속도가 15㎜/sec이었지만, PM(2)에서는 푸셔핀(30)의 승강속도가 25㎜/sec로 설정된다. 이에 따라, 더욱 스루풋을 비약적으로 향상시킬 수 있다. Moreover, although the lifting speed of the pusher pin was 15 mm / sec in the conventional PM, the lifting speed of the pusher pin 30 is set to 25 mm / sec in PM2. As a result, the throughput can be significantly improved.

도 7b는 도 4의 웨이퍼반출 스텝에 적용되는 본 실시예에 관한 기판 처리 방법의 제 1 구체예를 나타내는 시퀀스도이다. FIG. 7B is a sequence diagram showing a first specific example of the substrate processing method according to the present embodiment applied to the wafer carrying out step of FIG. 4.

종래, 챔버로부터 반도체 웨이퍼 W를 반출하는 경우, 탑재 이송아암의 퇴출이 종료한 후, 푸셔핀이 수취 위치에서 수용위치까지 하강했지만, 본 실시예에 관한 기판 처리 방법에서는 우선, 수용위치에 존재하는 푸셔핀(30)이 수취 위치까지 돌출해서 반도체 웨이퍼 W를 들어 올리고, 그대로 대기한다. 그리고, 푸셔핀(30)은 탑재 이송아암(50)의 신장이 종료하면, 푸셔핀(30)이 대기 위치까지 하강하고, 그 후, 반도체 웨이퍼 W를 수취한 탑재 이송아암(50)이 퇴출하기 시작하면, 푸셔핀(30)은 또한 수용위치까지 하강한다. Conventionally, when carrying out the semiconductor wafer W from the chamber, after the exit of the mounting transfer arm is completed, the pusher pin is lowered from the receiving position to the receiving position, but in the substrate processing method according to the present embodiment, first, the pusher pin is present at the receiving position. The pusher pin 30 protrudes to a receiving position, lifts up the semiconductor wafer W, and waits as it is. Then, when the extension of the mounting transfer arm 50 ends, the pusher pin 30 descends to the standby position, after which the mounting transfer arm 50 receiving the semiconductor wafer W is ejected. At the beginning, the pusher pin 30 also lowers to the receiving position.

이에 따라, 푸셔핀(30)의 하강과, 반도체 웨이퍼 W의 반출이 병행해서 실행되므로, 스루풋을 비약적으로 향상시킬 수 있다. Thereby, since the lowering of the pusher pin 30 and the carrying out of the semiconductor wafer W are performed in parallel, throughput can be improved remarkably.

종래, 챔버로 반도체 웨이퍼 W를 반입하는 경우, 반입출구를 폐쇄하고 있던("폐쇄") 게이트밸브가 개방하고("개방"), 챔버로 반도체 웨이퍼 W를 반입한 탑재 이송아암이 챔버로부터 퇴출한 후에, APC가 전개하여 챔버내를 퍼지하는 개방 모드로부터, 챔버내의 압력을 서셉터를 제전하기 위한 압력("ESC 제전압")으로 유지하는 ESC 제전압 모드로 전환된다. 이에 대해, 본 실시예에 관한 기판 처리 방법에 서는 반입출구(31)를 폐쇄하고 있던 게이트밸브(5)가 열려, 반도체 웨이퍼 W를 탑재한 탑재 이송아암(50)이 챔버(10)로 진입하기 시작하면, APC(14)가 개방 모드에서 ESC 제전압모드로 전환된다. Conventionally, when the semiconductor wafer W is brought into the chamber, the gate valve that is closed ("closed") of the inlet and outlet is opened ("opened"), and the mounting transfer arm that brought the semiconductor wafer W into the chamber is removed from the chamber. Thereafter, the APC is switched from the open mode in which the APC develops and purges in the chamber, to the ESC de-energization mode in which the pressure in the chamber is maintained at a pressure for discharging the susceptor (“ESC de-energization”). On the other hand, in the substrate processing method according to the present embodiment, the gate valve 5 closing the carry-in and exit 31 is opened so that the mounting transfer arm 50 carrying the semiconductor wafer W enters the chamber 10. Upon starting, the APC 14 switches from open mode to ESC overvoltage mode.

이에 따라, 반도체 웨이퍼 W의 반입과, APC(14)의 개방 모드에서 ESC 제전압모드로의 전환이 병행해서 실행되므로, 스루풋을 비약적으로 향상시킬 수 있다.As a result, the loading of the semiconductor wafer W and the switching from the open mode of the APC 14 to the ESC voltage suppression mode are executed in parallel, so that the throughput can be significantly improved.

종래, 챔버로 반도체 웨이퍼 W를 반입하는 경우, 직류전원(HV)이, 전극판에 역전위를 인가해서 서셉터를 제전하는 HV역인가모드("-")에서 전극판에 전위를 인가하지 않는 무인가모드("0")로 전환되고, 또한, APC가 ESC 제전압모드에서 개방 모드로 전환되고, PM의 본배기계 등의 진공배기를 개시하면, 직류전원의 무인가모드로의 전환으로부터 소정의 시간, 예를 들면, 10초 경과한 후, MFC가, 챔버내에 최대유량으로 N₂ 가스를 공급하는 최대공급모드("최대유량")에서 챔버내에 가스를 공급하지 않는 무공급모드("0")로 전환된다. 그 후, APC가 개방 모드로부터 챔버내의 압력을 프로세스압력까지 급격히 상승시키기 위한 STEP0압 모드로 전환되고, PM의 본배기계 등의 진공배기를 종료한다. 또, 게이트밸브는 MFC가 무공급모드로 전환되기 전에, 반입출구를 폐쇄한다. Conventionally, when the semiconductor wafer W is brought into the chamber, the DC power supply HV does not apply a potential to the electrode plate in the HV reverse application mode ("-") in which the reverse potential is applied to the electrode plate to discharge the susceptor. When the APC is switched to the unlicensed mode ("0"), the APC is switched to the open mode from the ESC de-energization mode, and the vacuum exhaust of the PM main exhaust machine or the like is started, a predetermined time from the switching of the DC power supply to the unlicensed mode For example, after 10 seconds have elapsed, the MFC does not supply gas into the chamber in the maximum supply mode (“maximum flow rate”) in which the N ₂ gas is supplied at the maximum flow rate into the chamber (“0”). Is switched to. Thereafter, the APC switches from the open mode to the STEP0 pressure mode for rapidly raising the pressure in the chamber to the process pressure, and ends the vacuum exhaust of the PM main exhaust machine or the like. The gate valve also closes the inlet and outlet before the MFC is switched to the no-feed mode.

이에 대해, 본 실시예에 관한 기판 처리 방법에서는 게이트밸브(5)에 의한 반입출구의 폐쇄 후, 챔버(10)내의 압력이 모니터되고, 해당 모니터된 압력이 소정 의 압력을 하회하면, MFC(39)가, 최대공급모드에서 무공급모드로 전환되고, 그 후, APC(14)가 개방 모드에서 STEP0압 모드로 전환되고, PM(2)의 본배기계 등의 진공배기를 종료한다. In contrast, in the substrate processing method according to the present embodiment, after closing of the inlet / outlet by the gate valve 5, the pressure in the chamber 10 is monitored, and when the monitored pressure is lower than the predetermined pressure, the MFC 39 ) Is switched from the maximum supply mode to the no supply mode, after which the APC 14 is switched from the open mode to the STEP 0 pressure mode, and the vacuum exhaust of the main exhaust machine of the PM 2 and the like is finished.

이에 따라, 챔버(10)내의 압력에 따라 PM(2)의 본배기계 등의 진공배기를 종료하므로, 여분의 진공배기를 실행하는 일이 없어, 스루풋을 비약적으로 향상시킬 수 있다.As a result, the vacuum exhaust of the main exhaust machine of the PM 2 or the like is terminated in accordance with the pressure in the chamber 10, so that no extra vacuum exhaust is performed and the throughput can be dramatically improved.

종래, 반도체 웨이퍼 W의 이면을 진공배기하는 경우, 고주파 전원(RF)이, 서셉터에 고주파전력을 인가하고 있는 고주파 전력 인가 모드("ON")에서 서셉터에 고주파 전력을 인가하지 않는 무인가모드("OFF")로 전환됨과 동시에, MFC가, 챔버내에 프로세스압력을 유지하기 위해 소정의 유량으로 처리가스를 공급하는 처리가스 설정 유량 모드("처리가스"의 "설정유량")에서 무공급모드로 전환된 후, 해당 MFC가, 무공급모드에서 챔버내의 N₂ 퍼지를 위한 N₂ 가스를 소정의 유량으로 챔버내로 공급하는 N₂ 가스 설정 유량 모드("N₂ 가스"의 "설정유량")로 전환되고, 또한, 전열 가스 공급부가 전열 가스 공급라인의 진공배기를 실행한다. Conventionally, in the case of evacuating the back surface of the semiconductor wafer W, the high frequency power source RF does not apply the high frequency power to the susceptor in the high frequency power application mode (“ON”) in which the high frequency power is applied to the susceptor. At the same time as the "OFF" switch, the MFC is supplied in the process gas set flow rate mode ("set flow rate" of "process gas") to supply the process gas at a predetermined flow rate in order to maintain the process pressure in the chamber. after the switch to, the MFC is, (the "set flow rate", "N ₂ gas") N ₂ gas set flow rate mode for supplying N ₂ gas to an N ₂ purge in the chamber in the non-supply mode into the chamber at a predetermined flow rate Is switched to, and the electrothermal gas supply unit performs vacuum evacuation of the electrothermal gas supply line.

이에 대해, 본 실시예에 관한 기판 처리 방법에서는 고주파 전원(18)이 고주파 전력 인가 모드에서 무인가모드로 전환되고, MFC(39)가 처리가스 설정 유량 모드에서 무공급모드로 전환됨과 동시에, 전열 가스 공급부(29)가 전열 가스 공급라 인(28)의 진공배기를 실행한다. 그 후, MFC(39)가 N₂ 가스 설정유량 모드로 전환된다. On the other hand, in the substrate processing method according to the present embodiment, the high frequency power source 18 is switched from the high frequency power application mode to the unapplied mode, the MFC 39 is switched from the process gas set flow rate mode to the no supply mode, and the electrothermal gas The supply unit 29 performs vacuum evacuation of the heat transfer gas supply line 28. Thereafter, the MFC 39 is switched to the N ₂ gas set flow rate mode.

이에 따라, 고주파 전원(18)의 고주파 전력인가 모드에서 무인가모드로의 전환, MFC(39)의 처리가스 설정 유량 모드에서 무공급모드로의 전환, 및 전열 가스 공급부(29)의 전열 가스 공급라인(28)의 진공배기가 병행해서 실행되므로, 스루풋을 비약적으로 향상시킬 수 있다.Accordingly, switching from the high frequency power application mode of the high frequency power supply 18 to the unlicensed mode, the transition from the processing gas set flow rate mode of the MFC 39 to the no supply mode, and the heat transfer gas supply line of the heat transfer gas supply unit 29. Since the vacuum exhaust of (28) is performed in parallel, the throughput can be significantly improved.

종래, 챔버로 반도체 웨이퍼 W를 반입하는 경우, 우선, 직류 전원이 HV 역인가 모드에서 무인가모드로 전환되고, 또한 푸셔핀이 수용위치에서 수취위치까지 돌출한 후, APC가 ESC 제전압모드에서 개방 모드로 전환됨과 동시에, MFC가 N₂ 가스 설정 유량 모드에서 무공급모드로 전환되고, 또한 소정의 시간경과 후, 재차 N₂ 가스 설정 유량 모드로 전환된다. Conventionally, when the semiconductor wafer W is brought into the chamber, firstly, the DC power source is switched from the HV reverse application mode to the unlicensed mode, and the pusher pin protrudes from the receiving position to the receiving position, and then the APC is opened in the ESC low voltage mode. a mode is switched and at the same time, the MFC is switched to the non-supply mode in the N ₂ gas flow rate setting mode is also switched to the predetermined time has elapsed after, again N ₂ gas flow rate setting mode.

이에 대해, 본 실시예에 관한 기판 처리 방법에서는 직류 전원(22)이 HV 역인가모드에서 무인가모드로 전환되면, 푸셔핀(30)이 수용위치에서 서셉터(11) 표면으로부터 0.5㎜만큼 하강한 제 1 대기위치("ESC 위치 - 0.5㎜")까지 상승하고, 또한 소정의 시간의 경과 후, 푸셔핀(30)이 제 1 대기 위치에서 서셉터(11) 표면으로부터 0.5㎜만큼 돌출한 제 2 대기 위치("ESC위치 + 0.5㎜")까지 상승하기 시작하면, APC(14)가 ESC 제전압모드에서 개방 모드로 전환됨과 동시에, MFC(39)가 N₂ 가 스 설정 유량 모드에서 무공급모드로 전환된다. On the other hand, in the substrate processing method according to the present embodiment, when the DC power supply 22 is switched from the HV non-applying mode to the unapplying mode, the pusher pin 30 is lowered by 0.5 mm from the susceptor 11 surface at the receiving position. A second which rises to the first standby position ("ESC position-0.5 mm") and after a predetermined time elapses, the pusher pin 30 protrudes by 0.5 mm from the susceptor 11 surface in the first standby position; When it starts to ascend to the standby position (“ESC position + 0.5 mm”), the APC 14 switches from the ESC de-energization mode to the open mode, while the MFC 39 enters the N ₂ gas set flow mode in the no-feed mode. Is switched to.

이에 따라, 푸셔핀(30)의 상승, APC(14)의 ESC 제전압모드에서 개방 모드로의 전환, 및 MFC(39)의 N₂ 가스 설정 유량 모드에서 무공급모드로의 전환이 병행해서 실행되므로, 스루풋을 비약적으로 향상시킬 수 있다. As a result, the pusher pin 30 is raised, the switch from the ESC voltage suppression mode of the APC 14 to the open mode, and the switch from the N ₂ gas set flow rate mode of the MFC 39 to the no supply mode are executed in parallel. As a result, throughput can be greatly improved.

종래, 챔버내의 압력을 프로세스압력에 도달시키는 경우, 우선, 게이트밸브가 반입출구를 폐쇄하고, MFC가 최대 공급 모드에서 무공급모드로 전환된다. 다음에, MFC가 무공급모드에서 처리가스 설정 유량 모드로 전환됨과 동시에, APC가 개방 모드에서 STEP0압 모드로 전환되고, 소정의 시간경과 후, 직류전원이 무인가모드에서 전극판에 직류 전압을 인가하는 HV 인가 모드로 전환된다. Conventionally, when the pressure in the chamber reaches the process pressure, first, the gate valve closes the inlet and outlet, and the MFC is switched from the maximum supply mode to the no supply mode. Next, the MFC is switched from the non-supply mode to the process gas set flow rate mode, and at the same time, the APC is switched from the open mode to the STEP0 pressure mode. Is switched to the HV application mode.

이에 대해, 본 실시예에 관한 기판 처리 방법에서는 MFC(39)가 최대 공급 모드에서 무공급모드로 전환된 후, 이어서, MFC(39)가 무공급모드에서 처리가스 설정 유량 모드로 전환됨과 동시에, STEP0압 모드의 목표압력이 스텝1에 있어서의 설정압, 즉 프로세스압력 이하일 때에는, APC(14)가 개방 모드에서 챔버내의 압력을 프로세스압력으로 유지하기 위한 프로세스압 모드로 전환되고, STEP0압 모드의 목표압력이 프로세스압보다 클 때에는 APC(14)가 개방 모드에서 STEP0압 모드로 전환되고, 소정의 시간경과후, APC(14)가 STEP0압 모드에서 프로세스압 모드로 전환된다. In contrast, in the substrate processing method according to the present embodiment, after the MFC 39 is switched from the maximum supply mode to the no supply mode, the MFC 39 is subsequently switched from the no supply mode to the process gas set flow rate mode, When the target pressure in the STEP0 pressure mode is less than or equal to the set pressure in step 1, that is, the process pressure, the APC 14 is switched to the process pressure mode for maintaining the pressure in the chamber at the process pressure in the open mode, and the When the target pressure is greater than the process pressure, the APC 14 is switched from the open mode to the STEP 0 pressure mode, and after a predetermined time elapses, the APC 14 is switched from the STEP 0 pressure mode to the process pressure mode.

이에 따라, STEP0압 모드의 목표압력에 따라 APC(14)가 바람직한 모드를 선 택하므로, 여분의 압력상승을 실행하는 일이 없어, 스루풋을 비약적으로 향상시킬 수 있다.As a result, since the APC 14 selects a preferred mode according to the target pressure of the STEP0 pressure mode, the extra pressure rise is not performed, and the throughput can be significantly improved.

도 13은 도 4의 웨이퍼반입 스텝에 적용되는 본 실시예에 관한 기판 처리 방법의 제6의 구체예를 나타내는 시퀀스도이다. FIG. 13 is a sequence diagram showing a sixth specific example of the substrate processing method according to the present embodiment applied to the wafer loading step of FIG. 4.

종래, 챔버로 반도체 웨이퍼 W를 반입하는 경우, 우선, 반도체 웨이퍼 W가 챔버에 반입되기 전에, APC가 개방 모드에서 ESC 제전압 모드로 전환되고, 다음에, 직류 전원이 무인가 모드에서 HV 역인가 모드로, 또한 해당 HV 반대인가 모드에서 무인가 모드로 전환되어 서셉터를 제전하고, 처리 기판으로서의 반도체 웨이퍼 W의 반입 후, 게이트밸브가 반입출구를 폐쇄하고, 그 후, APC가 ESC 제전압 모드에서 개방 모드로 전환된다. 이 때, APC의 ESC 제전압 모드에서 개방 모드로의 전환에 요하는 시간은 게이트밸브의 폐쇄에 요하는 시간보다 길기 때문에, 게이트밸브의 폐쇄 후, APC는 개방 모드로의 이행을 계속한다. Conventionally, in the case where the semiconductor wafer W is brought into the chamber, first, before the semiconductor wafer W is brought into the chamber, the APC is switched from the open mode to the ESC overvoltage mode, and then the DC power supply is applied in the HV reverse application mode in the unapplied mode. In addition, the HV is switched from the non-applied mode to the unapplied mode to de-charge the susceptor, and after the semiconductor wafer W is loaded as the processing substrate, the gate valve closes the inlet and outlet, and then the APC is opened in the ESC electrostatic mode. The mode is switched. At this time, since the time required for switching from the ESC voltage breakdown mode of the APC to the open mode is longer than the time required for closing the gate valve, the APC continues the transition to the open mode after the gate valve is closed.

이에 대해, 본 실시예에 관한 기판 처리 방법에서는 직류 전원(22)이 HV 역인가 모드에서 무인가 모드로 전한된 직후에, APC(14)가 ESC 제전압 모드에서 개방 모드로 전환되고, APC의 개방 모드로의 이행이 종료한 후에, 게이트밸브(5)가 반입출구(31)를 폐쇄한다. In contrast, in the substrate processing method according to the present embodiment, immediately after the DC power supply 22 is transferred from the HV unapplying mode to the unlicensed mode, the APC 14 is switched from the ESC voltage removing mode to the open mode and the APC is opened. After the transition to the mode is completed, the gate valve 5 closes the inlet / outlet 31.

이에 따라, 게이트밸브(5)가 폐쇄한 후, APC(14)가 개방 모드로의 이행을 계속하는 일이 없으므로, 스루풋을 비약적으로 향상시킬 수 있다. As a result, since the APC 14 does not continue the transition to the open mode after the gate valve 5 is closed, the throughput can be improved remarkably.

도 14는 LL 및 대기반송 장치의 사이에 있어서 반도체 웨이퍼 W를 반출입하는 경우의 구체예를 나타내는 시퀀스도이다. 14 is a sequence diagram illustrating a specific example in the case of carrying in and out of the semiconductor wafer W between the LL and the large substrate transport apparatus.

종래의 기판 처리 시스템에 있어서의 LL 및 대기반송 장치의 사이에 있어서, 반도체 웨이퍼 W를 반출입하는 경우, 우선, N₂ 가스 공급계가 LL의 챔버내로 N₂ 가스를 설정유량으로 공급하고, LL의 PSW(Pressure Switch)가 OFF에서 ON으로 전환되어 대기압 모드로 이행한 후, 연통관의 밸브가 열려 챔버와 LM이 연통하고, 또한, PSW의 ON으로의 전환으로부터 소정의 시간이 경과한 후, 게이트밸브가 열린다. When carrying out the semiconductor wafer W between the LL and the large substrate transport apparatus in the conventional substrate processing system, first, the N ₂ gas supply system supplies the N ₂ gas into the chamber of the LL at a set flow rate, and the PSW of the LL. After the (Pressure Switch) is switched from OFF to ON to switch to atmospheric pressure mode, the valve of the communication tube is opened to allow the chamber and the LM to communicate with each other, and after a predetermined time has elapsed from the switching of the PSW to ON, the gate valve Open.

이에 대해, 본 실시예에 관한 기판 처리 방법에서는 LL(4)의 PSW(도시하지않음)가 OFF에서 ON으로 전환되어 대기압 모드로 이행한 후, 연통관의 밸브가 열려 챔버와 LM이 연통한다. 또한, PSW의 ON으로의 전환 후, 반송아암(43)이 LM(42)을 이동해서 게이트밸브(6)의 앞으로 이동했을 때에, 게이트밸브(6)가 열린다. On the other hand, in the substrate processing method according to the present embodiment, after the PSW (not shown) of the LL 4 is switched from OFF to ON to switch to the atmospheric pressure mode, the valve of the communication tube is opened to communicate with the chamber and the LM. In addition, the gate valve 6 opens when the carrier arm 43 moves the LM 42 and moves forward of the gate valve 6 after switching the PSW ON.

이에 따라, 반송아암(43)이 게이트밸브(6)의 앞으로 이동한 후, 해당 반송아암(43)이 게이트밸브(6)의 앞으로 대기하는 시간이 발생하지 않으므로, 스루풋을 비약적으로 향상시킬 수 있다. Thereby, since the transfer arm 43 does not have time to wait in front of the gate valve 6 after the transfer arm 43 moves forward of the gate valve 6, throughput can be remarkably improved. .

종래, 챔버로부터 반도체 웨이퍼 W를 반출하는 경우, APC가 ESC 제전압 모드에서 개방 모드로 전환되기 전에, 대강배기라인이 챔버내의 배기를 개시하여, 챔버내의 압력이 예를 들면, 133Pa(100Torr)까지 저하하면, APC가 개방 모드로 전환되고, 본배기라인이 챔버내의 배기를 개시한다. Conventionally, when the semiconductor wafer W is taken out from the chamber, before the APC is switched from the ESC electrostatic discharge mode to the open mode, the rough exhaust line starts evacuating the chamber, so that the pressure in the chamber is, for example, up to 100 Torr (133 Pa). When lowered, the APC is switched to the open mode, and the main exhaust line starts exhausting the chamber.

이에 대해, 본 실시예에 관한 기판 처리 방법에서는 대강배기라인이 챔버내 의 배기를 개시하여, 챔버내의 압력이 예를 들면, 666Pa(500Torr)까지 저하하면, APC(14)가 개방 모드로 전환되어, 본배기라인이 챔버내의 배기를 개시한다. In contrast, in the substrate processing method according to the present embodiment, when the rough exhaust line starts exhausting the chamber and the pressure in the chamber drops to, for example, 666 Pa (500 Torr), the APC 14 is switched to the open mode. This exhaust line initiates evacuation of the chamber.

이에 따라, 조기에 본배기라인에 의해서 챔버내를 배기하므로, 스루풋을 비약적으로 향상시킬 수 있다. As a result, since the inside of the chamber is exhausted by the main exhaust line at an early stage, throughput can be greatly improved.

또한, 종래의 대기반송장치에서는 반송아암(43)이 하강하면서, 연신된 맵핑 아암(46)에 의해서 웨이퍼카세트(40)내에 있어서의 반도체 웨이퍼 W의 위치 및 매수를 확인한 후, 우선, 승강대(49)가 아암 기단부 지주(48)를 따라 상승하여, 해당 아암 기단부 지주(48)의 상단에 도달하면, 맵핑 아암(46)이 단축한다. In addition, in the conventional large base conveying apparatus, while the conveyance arm 43 descends, after confirming the position and the number of sheets of the semiconductor wafer W in the wafer cassette 40 by the stretched mapping arm 46, the lift table 49 is first used. ) Rises along the arm proximal end strut 48 and reaches the upper end of the arm proximal end strut 48, the mapping arm 46 shortens.

이에 대해, 본 실시예에 관한 기판 처리 방법에서는 승강대(49)가 아암 기단부 지주(48)를 따라 상승하기 시작함과 동시에, 맵핑 아암(46)이 단축한다. In contrast, in the substrate processing method according to the present embodiment, the lifting platform 49 starts to rise along the arm proximal end support 48, and the mapping arm 46 is shortened.

이에 따라, 승강대(49)의 상승 및 맵핑 아암(46)의 단축이 병행해서 실행되므로, 스루풋을 비약적으로 향상시킬 수 있다. Thereby, since the raising of the platform 49 and the shortening of the mapping arm 46 are performed in parallel, throughput can be improved remarkably.

종래, 반도체 웨이퍼 W에 에칭 처리를 실시하기 전에는 직류 전원이 무인가 모드에서 HV 역인가 모드로 전환되고, 그 후, 고주파 전원이 무인가 모드에서 고주파 전력인가 모드로 전환된다. 또한, 반도체 웨이퍼 W에 에칭처리를 실시한 후에는 고주파 전원이 고주파 전력인가 모드에서 무인가 모드로 전환되고, 그 후, 직류 전원이 HV 인가 모드에서 무인가 모드로 전환된다. Conventionally, before the etching process is performed on the semiconductor wafer W, the DC power supply is switched from the unapplied mode to the HV reverse application mode, and then the high frequency power supply is switched from the unapplied mode to the high frequency power application mode. After the etching process is performed on the semiconductor wafer W, the high frequency power supply is switched from the high frequency power application mode to the unapplied mode, after which the DC power supply is switched from the HV application mode to the unapplied mode.

이에 대해, 본 실시예에 관한 기판 처리 방법에서는 반도체 웨이퍼 W의 서셉 터(11)로의 정전흡착에 필요한 챔버(10)내 압력의 감압값을 저감함과 동시에 HV 역인가의 시간을 단축하기 위해, 플라즈마에 의해서 반도체 웨이퍼 W에 전하를 부가하여, 반도체 웨이퍼 W와 서셉터(11) 사이의 정전흡착력을 증대시킨다. 또한, 반도체 웨이퍼 W의 제전을 촉진시키기 위해, 플라즈마에 의해서 반도체 웨이퍼 W의 전하를 제거한다. 즉, 본 실시예에 관한 기판 처리 방법에서는 종래의 기판 처리 방법에 비해 고주파 전원(18)의 고주파 전력인가 모드를 장시간 실행한다. On the other hand, in the substrate processing method according to the present embodiment, in order to reduce the pressure reduction value of the pressure in the chamber 10 required for electrostatic adsorption of the semiconductor wafer W to the susceptor 11, and to shorten the time for HV back application, Electric charge is added to the semiconductor wafer W by the plasma to increase the electrostatic adsorption force between the semiconductor wafer W and the susceptor 11. In addition, in order to promote the static elimination of the semiconductor wafer W, the charge of the semiconductor wafer W is removed by plasma. That is, in the substrate processing method according to the present embodiment, the high frequency power application mode of the high frequency power supply 18 is executed for a long time as compared with the conventional substrate processing method.

구체적으로는 반도체 웨이퍼 W에 에칭 처리를 실시하기 전에 있어서, 고주파 전원(18)이 무인가 모드에서 고주파 전력인가 모드로 전환되고, 그 후, 직류 전원(22)이 무인가 모드에서 HV 인가 모드로 전환된다. 또한, 반도체 웨이퍼 W에 에칭 처리를 실시한 후에 있어서, 직류 전원(22)이 HV 인가 모드에서 무인가 모드로 전환되고, 그 후, 고주파 전원(18)이 고주파 전력인가 모드에서 무인가 모드로 전환된다. Specifically, before the etching process is performed on the semiconductor wafer W, the high frequency power supply 18 is switched from the unapplied mode to the high frequency power application mode, and then the DC power supply 22 is switched from the unapplied mode to the HV application mode. . After the etching process is performed on the semiconductor wafer W, the DC power supply 22 is switched from the HV application mode to the unapplied mode, and then the high frequency power supply 18 is switched from the high frequency power application mode to the unapplied mode.

이에 따라, 반도체 웨이퍼 W의 서셉터(11)로의 정전흡착에 필요한 챔버(10)내압력의 감압값을 저감하고, 또한 반도체 웨이퍼 W의 제전을 촉진할 수 있어, 스루풋을 비약적으로 향상시킬 수 있다. Thereby, the pressure reduction value of the internal pressure of the chamber 10 required for electrostatic adsorption of the semiconductor wafer W to the susceptor 11 can be reduced, and the static elimination of the semiconductor wafer W can be promoted, and throughput can be dramatically improved. .

또한, 종래의 PM에 있어서의 전열 가스 공급부에서는 서셉터 상면에 탑재된 반도체 웨이퍼 W의 이면에 있어서의 중심부 및 주변부에 대향하는 전열 가스 공급 구멍의 각각이, 하나의 밸브를 갖는 배관, 및 다른 하나의 밸브 및 오리피스를 갖는 다른 배관을 거쳐서 DP에 접속된다. 이 전열 가스 공급부는 배관 및 다른 배관에 있어서의 밸브가 열려 전열 가스 공급 구멍과 DP를 연통하는 것에 의해서, 반도 체 웨이퍼 W의 이면을 진공배기한다.Moreover, in the heat transfer gas supply part in the conventional PM, each of the heat transfer gas supply holes which opposes the center part and the peripheral part in the back surface of the semiconductor wafer W mounted in the upper surface of the susceptor has one valve, and the other one Is connected to the DP via another pipe having a valve and an orifice. This electrothermal gas supply part vacuum-extracts the back surface of the semiconductor wafer W by opening the valve in piping and other piping, and communicating with a electrothermal gas supply hole and DP.

이에 대해, 본 실시예에 관한 기판 처리 시스템에서는 도 17에 도시하는 바와 같이, PM(2)에 있어서의 전열 가스 공급부(29)에 있어서, 서셉터(11) 상면에 탑재된 반도체 웨이퍼 W의 이면에서의 중심부("중심부") 및 주변부("주변부")에 대향하는 전열 가스 공급 구멍(27)의 각각이, 밸브 V65, V66의 각각을 거쳐서 PCV(Pressure Control Valve)(도시하지 않음)에 접속된다. In contrast, in the substrate processing system according to the present embodiment, as shown in FIG. 17, the back surface of the semiconductor wafer W mounted on the upper surface of the susceptor 11 in the electrothermal gas supply unit 29 in the PM 2. Each of the heat transfer gas supply holes 27 opposed to the center ("center") and the periphery ("peripheral") in Esau is connected to a PCV (Pressure Control Valve) (not shown) via each of valves V65 and V66. do.

또한, 상기 중심부나 주변부에 대향하는 전열 가스 공급 구멍(27)의 각각은 밸브 V67, V68을 각각 갖는 제 1 배관(101a), (101b), 및 밸브 V45, V46 및 오리피스("오리피스")를 각각 갖는 제 2 배관(102a), (102b)을 거쳐서 DP(16)에 접속될 뿐만 아니라, 밸브 V61, V62를 각각 갖는 제 3 배관(103a), (103b)을 거쳐서 챔버(10) 및 APC(14)의 사이의 배관(105)에 접속된다. 따라서, 반도체 웨이퍼 W의 이면에 있어서의 중심부나 주변부에 대향하는 전열 가스 공급 구멍(27)의 각각은 제 3 배관(103a), (103b) 및 APC(14)를 거쳐서 TMP(15)에 접속된다. In addition, each of the heat transfer gas supply holes 27 facing the central portion or the peripheral portion has a first pipe 101a, 101b having valves V67, V68, and valves V45, V46, and orifices (“orifices”). The chamber 10 and the APC (not only connected to the DP 16 via the second pipes 102a and 102b respectively having them, but also through the third pipes 103a and 103b having the valves V61 and V62 respectively. 14 is connected to the pipe 105. Therefore, each of the heat transfer gas supply holes 27 facing the center portion or the peripheral portion of the back surface of the semiconductor wafer W is connected to the TMP 15 via the third pipe 103a, 103b and the APC 14. .

이에 따라, 반도체 웨이퍼 W의 이면을 TMP(15)에 의해서 진공배기할 수 있고, 반도체 웨이퍼 W의 이면의 진공배기, 더 나아가서는 전열 가스 공급라인(28)의 진공배기를 신속하게 실행할 수 있어, 스루풋을 비약적으로 향상시킬 수 있다.Thereby, the back surface of the semiconductor wafer W can be evacuated by the TMP 15, and the vacuum exhaust of the back surface of the semiconductor wafer W, furthermore, the vacuum exhaust of the electrothermal gas supply line 28 can be performed quickly, Throughput can be dramatically improved.

도 4의 스텝2에 있어서 반도체 웨이퍼 W에 에칭 처리가 실시된 후, 스텝2에 있어서 열린 밸브 V45, V46, V65, V66가 개방상태를 계속하여, PCV를 거쳐서 반도체 웨이퍼 W의 이면으로 He 가스를 공급함과 동시에, 잉여의 He 가스를 DP(16)에 의해서 전열 가스 공급라인(28)으로부터 배제한다. After the etching process is performed on the semiconductor wafer W in Step 2 of FIG. 4, the valves V45, V46, V65, and V66 opened in Step 2 continue to be opened, and He gas is transferred to the back surface of the semiconductor wafer W via the PCV. At the same time as supplying, excess He gas is removed from the electrothermal gas supply line 28 by the DP 16.

다음에, 도 4의 이면진공배기 스텝에 있어서, 우선, 밸브 V67, V68가 열려 전열 가스 공급라인(28)내의 He 가스를 DP(16)에 의해서 배제하고, 소정 시간경과 후, 또한 밸브 V61, V62가 열리고, 다음에, 밸브 V67, V68가 닫혀 전열 가스 공급라인(28)내의 He 가스를 TMP(15)에 의해서 배제한다. 그 후, 밸브 V61, V62가 닫히고, 또한, 밸브 V45, V46, V65, V66도 닫힌다. Next, in the back vacuum exhaust step of Fig. 4, first, valves V67 and V68 are opened to remove He gas in the electrothermal gas supply line 28 by the DP 16, and after the predetermined time elapses, the valve V61, V62 is opened, and then valves V67 and V68 are closed to remove the He gas in the heat transfer gas supply line 28 by the TMP 15. Thereafter, the valves V61 and V62 are closed, and the valves V45, V46, V65 and V66 are also closed.

밸브 V61, V62가 열렸을 때, 제 3 배관(103a), (103b)의 양단은 챔버(10)내와 연통하기 때문에, 전열 가스 공급라인(28)에 잔류하는 He 가스의 압력이 높으면, 해당 He 가스가 챔버(10)내에 유입하여, 챔버(10)내의 압력이 저하하지 않는 경우가 있다. 도 18의 시퀀스에서는 이것에 대응하여, TMP(15)에 의한 He 가스의 배제에 앞서, DP(16)에 의한 전열 가스 공급라인(28)내의 He 가스의 배제를 실행하고, 전열 가스 공급라인(28)에 있어서의 He 가스의 압력을 저하시켜, 밸브 V61, V62가 개방되었을 때에, He 가스가 챔버(10)내로 유입하는 것을 방지할 수 있다. When the valves V61 and V62 are opened, both ends of the third pipes 103a and 103b communicate with the inside of the chamber 10, so if the pressure of the He gas remaining in the heat transfer gas supply line 28 is high, the corresponding He Gas may flow into the chamber 10 and the pressure in the chamber 10 may not fall. In the sequence of FIG. 18, corresponding to this, prior to the exclusion of the He gas by the TMP 15, the exclusion of the He gas in the electrothermal gas supply line 28 by the DP 16 is performed and the electrothermal gas supply line ( The pressure of the He gas in 28) is reduced to prevent the He gas from flowing into the chamber 10 when the valves V61 and V62 are opened.

종래, 반도체 웨이퍼 W에 에칭 처리를 실시하는 경우, 고주파 전원이 고주파 전력인가 모드와 무인가 모드와의 전환을 반복하지만, 본 실시예에 관한 기판 처리 방법에서는 이에 대해 고주파 전원(18)이, 고주파 전력인가 모드와, 서셉터에 인가하고 있는 고주파 전력을 점감(漸減:점점감소)시키는 고주파전력 점감 모드와의 전환을 반복한다. Conventionally, when the semiconductor wafer W is subjected to an etching process, the high frequency power supply repeats the switching between the high frequency power application mode and the unapplied mode. However, in the substrate processing method according to the present embodiment, the high frequency power supply 18 uses the high frequency power. The switching between the application mode and the high frequency power decay mode for decrementing the high frequency power applied to the susceptor is repeated.

이에 따라, 임의의 스텝2와 다음의 스텝2와의 사이에 있어서, 서셉터(11)상에 약간량의 플라즈마를 잔류시키고, 다음의 스텝2에 있어서 소망하는 양의 플라즈마를 신속하게 발생시킬 수 있어, 스루풋을 비약적으로 향상시킬 수 있다. Thereby, some amount of plasma is left on the susceptor 11 between arbitrary step 2 and the following step 2, and a desired amount of plasma can be promptly generated in the next step 2. As a result, throughput can be greatly improved.

종래, 반도체 웨이퍼 W를 정전흡착하는 경우, MFC가 무공급 모드에서 처리가스 설정 유량 모드로 전환된 후, 직류 전원이 무인가 모드에서 HV 인가 모드로 전환된다. 여기서, 처리가스 설정 유량 모드에 있어서의 처리가스의 공급유량으로서는 챔버내의 압력을 높여, 서셉터의 흡착면에 대전한 잉여의 전하를 방전하기 쉽게 함과 동시에 반도체 웨이퍼 W가 서셉터에 흡착하기 위해 충분한 유량이 설정되어 있다. 또한, 직류 전원은 반도체 웨이퍼 W의 흡착에 필요한 분만큼 반도체 웨이퍼 W의 표면과 이면의 차압이 확대했을 때, HV 인가 모드로 전환되어, 반도체 웨이퍼 W를 정전흡착한다. Conventionally, in the case of electrostatic adsorption of the semiconductor wafer W, after the MFC is switched from the non-supply mode to the process gas set flow rate mode, the DC power is switched from the unapplied mode to the HV application mode. Here, as the supply flow rate of the processing gas in the processing gas set flow rate mode, the pressure in the chamber is increased to facilitate the discharge of excess charge charged on the adsorption surface of the susceptor, and the semiconductor wafer W is adsorbed on the susceptor. Sufficient flow rate is set. In addition, when the differential pressure between the front and rear surfaces of the semiconductor wafer W is increased by the amount necessary for the adsorption of the semiconductor wafer W, the DC power supply is switched to the HV application mode to electrostatically adsorb the semiconductor wafer W.

본 실시예에 관한 기판 처리 방법에서는 MFC(39)가 무공급 모드에서 처리가스 설정 유량 모드로 전환된 후, 직류 전원(22)이 무인가 모드에서 HV 인가 모드로 전환되는 것은 종래의 기판 처리 방법과 동일하지만, MFC(39)의 처리가스 설정 유량 모드에 있어서의 처리가스의 공급유량을 종래의 공급유량보다 많게, 예를 들면, 최대 공급 모드에 있어서의 N₂ 가스의 공급유량과 동일한 유량으로 설정하는 점에서 다르다. In the substrate processing method according to the present embodiment, after the MFC 39 is switched from the non-supply mode to the process gas set flow rate mode, the DC power supply 22 is switched from the non-applied mode to the HV application mode. Although the same, the supply flow rate of the processing gas in the processing gas set flow rate mode of the MFC 39 is set to be higher than the conventional supply flow rate, for example, at the same flow rate as the supply flow rate of the N ₂ gas in the maximum supply mode. It is different in that.

이에 따라, 챔버내의 압력이 서셉터의 흡착면에 있어서의 잉여전하를 방전 가능한 압력에 신속하게 도달하고, 직류 전원(22)이 조기에 HV 인가 모드로 전환될 수 있어, 스루풋을 비약적으로 향상시킬 수 있다. As a result, the pressure in the chamber can quickly reach a pressure capable of discharging excess charge on the adsorption surface of the susceptor, and the DC power supply 22 can be switched to the HV application mode early, thereby greatly improving throughput. Can be.

종래, 반도체 웨이퍼 W의 이면에 He 가스를 공급하는 경우, 직류 전원이 무인가 모드에서 HV 인가 모드로 전환된 후, 소정의 안정 시간, 예를 들면 2초에 있어서, 전열 가스 공급부가 전열 가스 공급라인을 거쳐서 반도체 웨이퍼 W의 이면에 He 가스를 공급하지만, 본 실시예에 관한 기판 처리 방법에서는 상기 소정의 안정 시간을 예를 들면, 0.5초로 단축한다. Conventionally, in the case where He gas is supplied to the back surface of the semiconductor wafer W, after the direct current power source is switched from the unapplied mode to the HV application mode, the electrothermal gas supply unit is supplied with the electrothermal gas supply line at a predetermined settling time, for example, 2 seconds. Although He gas is supplied to the back surface of the semiconductor wafer W via the above, in the substrate processing method according to the present embodiment, the predetermined settling time is shortened to, for example, 0.5 second.

이에 따라, 조기에 반도체 웨이퍼 W의 이면으로의 He 가스의 공급을 실행할 수 있어, 스루풋을 비약적으로 향상시킬 수 있다. As a result, the He gas can be supplied to the back surface of the semiconductor wafer W at an early stage, and the throughput can be greatly improved.

종래, 챔버내를 ESC 제전압으로 승압하는 경우, APC의 가변식 밸브의 열림정도(각도)를 피드백 제어 등에 의해서 변화시켜 챔버내의 압력을 제어한다. 이 때, APC는 자동제어("자동제어")되어, 챔버내의 압력이 안정할 때까지, 가변식 밸브의 각도가 변동하지만, 해당 가변식 밸브는 미묘한 각도변경이 곤란하며, 챔버내의 압력은 오버슈트 및 언더슈트를 반복한다. Conventionally, when the pressure in the chamber is increased to the ESC voltage breakdown, the opening degree (angle) of the variable valve of the APC is changed by feedback control or the like to control the pressure in the chamber. At this time, the APC is automatically controlled ("automatic control"), and the angle of the variable valve is changed until the pressure in the chamber is stable, but the variable valve is difficult to change the delicate angle, and the pressure in the chamber is over. Repeat the chute and undershoot.

이에 대해, 본 실시예에 관한 기판 처리 방법에서는 챔버(10)내의 압력을 제 어할 때, 챔버(10)내의 압력이 소정값보다 작을 때에는 APC는 자동 제어되어 가변식 밸브의 각도는 변동한다. 다음에, 챔버(10)내의 압력이 상승하여 소정값을 상회하면, APC는 자동제어를 해제받아 가변식 밸브의 각도가 고정된다("고정각"). 그 후, 챔버(10)내의 압력은 MFC(39)의 처리가스 공급량에 의해서 제어된다. In contrast, in the substrate processing method according to the present embodiment, when the pressure in the chamber 10 is controlled, when the pressure in the chamber 10 is smaller than a predetermined value, the APC is automatically controlled to change the angle of the variable valve. Next, when the pressure in the chamber 10 rises and exceeds a predetermined value, the APC is released from the automatic control to fix the angle of the variable valve ("fixed angle"). Thereafter, the pressure in the chamber 10 is controlled by the processing gas supply amount of the MFC 39.

이에 따라, 챔버(10)내의 압력이 소정값을 상회하면, APC의 가변식 밸브의 각도가 고정되기 때문에, 챔버(10)내의 압력의 오버슈트 및 언더슈트의 반복을 방지할 수 있어, 챔버(10)내의 압력을 조기에 소망하는 값으로 안정시킬 수 있다. 따라서, 스루풋을 비약적으로 향상시킬 수 있다.Accordingly, when the pressure in the chamber 10 exceeds a predetermined value, the angle of the variable valve of the APC is fixed, so that the overshoot and undershoot of the pressure in the chamber 10 can be prevented and the chamber ( 10) The pressure inside can be stabilized to the desired value early. Therefore, throughput can be improved remarkably.

또한, 종래의 PM에서는 APC나 MFC에 의해서 챔버내의 압력 제어시, 스텝에 관계없이, 장치정지모드인 인터록이 발동하는 압력변동 임계값을 균일하게 설정하였지만, 본 실시예에 관한 기판 처리 방법에서는 압력변동 임계값을 도 4에 있어서의 각 스텝에 따라 변경하여 설정한다. 구체적으로는, 스텝1이나 스텝2에 있어서의 압력변동 임계값을 작게 설정하지만, 챔버내에 있어서의 약간의 압력변동이 허용되는 웨이퍼반입 스텝, 이면진공배기 스텝, 및 웨이퍼제전 스텝 등에 있어서의 압력변동 임계값을 크게 설정한다. In the conventional PM, the pressure fluctuation threshold at which the interlock in the device stop mode is triggered is uniformly set at the time of controlling the pressure in the chamber by APC or MFC. The variation threshold value is changed and set according to each step in FIG. Specifically, the pressure fluctuation thresholds in steps 1 and 2 are set small, but the pressure fluctuations in the wafer loading step, the back vacuum evacuation step, the wafer decontamination step, etc., where a slight pressure fluctuation in the chamber is allowed. Set the threshold higher.

이에 따라, 웨이퍼반입 스텝, 이면진공배기 스텝, 및 웨이퍼제전 스텝 등에 있어서의 불필요한 인터록의 발생회수를 삭감할 수 있어, 스루풋을 비약적으로 향상시킬 수 있다. As a result, the number of occurrences of unnecessary interlocks in the wafer loading step, the back vacuum exhaust step, the wafer manufacturing step, and the like can be reduced, and the throughput can be significantly improved.

도 23은 도 4의 웨이퍼반입 스텝에 적용되는 본 실시예에 관한 기판 처리 방법의 제7의 구체예 및 웨이퍼반출 스텝에 있어서의 제 3 구체예를 나타내는 시퀀스 도이다. FIG. 23 is a sequence diagram showing a seventh specific example of the substrate processing method according to the present embodiment applied to the wafer loading step of FIG. 4 and a third specific example in the wafer carrying step.

종래, 푸셔핀이 돌출하는 경우, 수용위치에 존재하는 푸셔핀은 우선, 서셉터 표면으로부터 0.5㎜만큼 하강한 제 1 대기 위치까지 상승하고, 소정의 시간만큼 대기한 후, 서셉터 표면으로부터 0.5㎜만큼 돌출한 제 2 대기 위치까지 상승하고, 또한 소정의 시간만큼 대기한 후, 수취 위치까지 상승한다. 또한, 푸셔핀이 하강하는 경우, 상술한 푸셔핀의 돌출수순과 반대의 수순으로 하강한다. Conventionally, when the pusher pin protrudes, the pusher pin existing in the receiving position first rises to the first standby position lowered by 0.5 mm from the susceptor surface, waits for a predetermined time, and then 0.5 mm from the susceptor surface. It rises to the 2nd waiting position which protruded as much, and after waiting for a predetermined time, it raises to a receiving position. In addition, when the pusher pin descends, the pusher pin descends in a procedure opposite to the above-described protruding procedure of the pusher pin.

이에 대해, 본 실시예에 관한 기판 처리 방법에서는 푸셔핀(30)의 대기 위치의 설정이 폐지된다. 구체적으로는, 수용위치에 존재하는 푸셔핀(30)은 돌출하기 시작하면, 그대로 수취 위치까지 상승한다. 또한, 수취 위치에 존재하는 푸셔핀(30)은 하강하기 시작하면, 그대로 수용위치까지 하강한다. In contrast, in the substrate processing method according to the present embodiment, the setting of the standby position of the pusher pin 30 is abolished. Specifically, when the pusher pin 30 present in the receiving position starts to protrude, the pusher pin 30 rises to the receiving position as it is. In addition, when the pusher pin 30 existing in the receiving position starts to descend, it is lowered to the receiving position as it is.

이에 따라, 푸셔핀(30)의 승강에 있어서 대기 시간을 없앨 수 있어, 스루풋을 비약적으로 향상시킬 수 있다. Thereby, waiting time can be eliminated in the raising and lowering of the pusher pin 30, and throughput can be improved remarkably.

종래, 웨이퍼 교체 처리에서는 게이트밸브가 개방되어 있는 동안, LL의 챔버와 PM의 챔버의 압력차에 기인해서 LL의 챔버내의 N₂ 가스가 PM의 챔버내로 유입하기 때문에, 서셉터의 제전을 실행할 때 이외는, APC는 개방 모드를 유지하여, 챔버내를 퍼지하고 있었다. 따라서, 게이트밸브가 개방되어 있는 동안, MFC에 의해서 처리가스를 챔버내로 공급할 수 없고, 이에 따라, 처리가스의 공급에 의한 챔버내의 프로세스압력으로의 이행을 조기에 실행하는 것이 곤란하였다. Conventionally, in the wafer replacement process, since the N ₂ gas in the chamber of the LL flows into the PM chamber due to the pressure difference between the chamber of the LL and the chamber of the PM while the gate valve is open, when the susceptor is discharged, Other than that, APC maintained the open mode and purged the inside of the chamber. Therefore, while the gate valve is open, the processing gas cannot be supplied into the chamber by the MFC, and therefore, it is difficult to perform the transition to the process pressure in the chamber early by the supply of the processing gas.

이에 대해, 본 실시예에 관한 기판 처리 방법에 있어서의 웨이퍼 교체 처리 에서는 LL(4)의 N₂ 가스 공급계(52) 및 LL 배기계(53)의 동작을 LL(4)의 챔버(51)와 PM(2)의 챔버(10)의 압력차에 따라 제어하고, 게이트밸브(5)의 열림전에 해당 압력차를 해소한다. 이에 따라, LL(4)의 챔버(51)내의 N₂ 가스나 PM(2)의 챔버(10)내로 유입하는 것을 방지하여, 처리가스의 공급에 의한 챔버내의 프로세스압력으로의 이행을 조기에 실현한다. On the other hand, in the wafer replacement processing in the substrate processing method according to the present embodiment, the operations of the N ₂ gas supply system 52 and the LL exhaust system 53 of the LL 4 are performed with the chamber 51 of the LL 4. The pressure difference of the chamber 10 of the PM 2 is controlled, and the pressure difference is eliminated before the gate valve 5 is opened. This prevents the N ₂ gas in the chamber 51 of the LL 4 or the chamber 10 of the PM 2 from flowing in, thereby enabling the transition to the process pressure in the chamber by the supply of the processing gas at an early stage. do.

도 24에 있어서, 우선, N₂ 가스 공급계(52) 및 LL 배기계(53)의 동작을 제어해서 LL(4)의 챔버(51)와 PM(2)의 챔버(10)의 압력차를 해소하고(스텝 S241), 게이트밸브(5)가 열려(스텝 S242), 탑재 이송아암(50)이 반도체 웨이퍼 W를 챔버(10)내로부터 반출한다(스텝 S243). In FIG. 24, first, the operation of the N ₂ gas supply system 52 and the LL exhaust system 53 is controlled to eliminate the pressure difference between the chamber 51 of the LL 4 and the chamber 10 of the PM 2. (Step S241), the gate valve 5 opens (Step S242), and the mounting transfer arm 50 takes out the semiconductor wafer W from the chamber 10 (Step S243).

다음에, APC(14)가 개방 모드에서 ESC 제전압 모드로 전환되고, MFC(39)가 무공급 모드에서 최대 공급 모드로 전환되며, 또한, 직류 전원(22)이 무인가 모드에서 HV 역인가 모드에 전환되어 서셉터(11)의 제전(ESC 제전)을 실행한다(스텝 S244). Next, the APC 14 is switched from the open mode to the ESC overvoltage mode, the MFC 39 is switched from the no supply mode to the maximum supply mode, and the DC power supply 22 is in the HV reverse application mode in the unapproval mode. Is switched to to perform static elimination (ESC static elimination) of the susceptor 11 (step S244).

그 후, MFC(39)가 최대 공급 모드에서 처리가스 설정 유량 모드로 전환됨과 동시에, APC(14)가 ESC 제전압 모드에서 개방 모드로 전환되고(스텝 S245), 소정의 시간경과 후, APC(14)가 개방 모드에서 프로세스압 모드로 전환되며, 챔버(10)내는 프로세스압력으로 이행한다(스텝 S246). Thereafter, while the MFC 39 is switched from the maximum supply mode to the process gas set flow rate mode, the APC 14 is switched from the ESC de-energization mode to the open mode (step S245), and after the predetermined time elapses, the APC ( 14 is switched from the open mode to the process pressure mode, and the chamber 10 shifts to the process pressure (step S246).

다음에, 탑재 이송아암(50)이 다음의 반도체 웨이퍼 W를 챔버(10)내로 반입 하고(스텝 S247), 게이트밸브(5)가 닫혀(스텝 S248), 본 처리를 종료한다. Next, the mounting transfer arm 50 carries the next semiconductor wafer W into the chamber 10 (step S247), the gate valve 5 is closed (step S248), and the present process ends.

도 24의 처리에 따르면, 게이트밸브(5)가 개방되기 전에, LL(4)의 챔버(51)와 PM(2)의 챔버(10)의 압력차가 해소되므로, LL(4)의 챔버(51)내의 N₂ 가스가 PM(2)의 챔버(10)내로 유입하는 일이 없다. According to the process of FIG. 24, since the pressure difference between the chamber 51 of the LL 4 and the chamber 10 of the PM 2 is eliminated before the gate valve 5 is opened, the chamber 51 of the LL 4. N ₂ gas in the cavities does not flow into the chamber 10 of the PM 2.

종래는, 도 25의 점선으로 나타내는 바와 같이, ESC 제전후에도, 장기간에 걸쳐 LL의 챔버로부터 유입하는 N₂ 가스를 퍼지하기 위해 APC를 개방 모드로 유지하고, 또한 퍼지의 효율을 향상하기 위해 MFC를 최대 공급 모드로 유지할 필요가 있었지만, 상술한 바와 같이, 도 24의 처리에 따르면, LL(4)의 챔버(51)내의 N₂ 가스가 PM(2)의 챔버(10)내로 유입하는 일이 없기 때문에, ESC 제전후에 있어서 장기간에 걸쳐 APC(14)를 개방 모드로 유지할 필요도 없고, 또한, MFC(39)를 최대 공급 모드로 유지할 필요도 없다. 따라서, 도 24의 처리에서는 도 25에 도시하는 바와 같이, ESC 제전 후, 즉시 MFC(39)를 최대 공급 모드에서 처리가스 설정 유량 모드로 전환함과 동시에, APC(14)를 ESC 제전압 모드에서 개방 모드로 전환하고, 또한, APC(14)를 프로세스압 모드로 전환함으로써, 챔버(10)내의 압력을 조기에 프로세스압력으로 이행시킬 수 있어, 스루풋을 비약적으로 향상시킬 수 있다.Conventionally, as shown by the dotted line in FIG. 25, even after the ESC static elimination, the MFC is maintained in the open mode to purge the N ₂ gas flowing from the chamber of the LL for a long time, and the MFC is further improved to improve the efficiency of purging. Although it was necessary to maintain in the maximum supply mode, as described above, according to the process of FIG. 24, N ₂ gas in the chamber 51 of the LL 4 does not flow into the chamber 10 of the PM 2. Therefore, it is not necessary to maintain the APC 14 in the open mode for a long time after the ESC static elimination, and there is no need to maintain the MFC 39 in the maximum supply mode. Therefore, in the processing of FIG. 24, as shown in FIG. 25, the MFC 39 is immediately switched from the maximum supply mode to the processing gas set flow rate mode after the ESC static elimination, and the APC 14 is operated in the ESC electrostatic discharge mode. By switching to the open mode and switching the APC 14 to the process pressure mode, the pressure in the chamber 10 can be shifted to the process pressure at an early stage, and the throughput can be greatly improved.

다음에, 기판 처리 시스템(1)에 있어서 LL(4)에 PM(60)이 접속된 경우에 있어서의 본 실시예에 관한 기판 처리 방법의 구체예에 대해서 설명한다. 또한, 이하의 도면에서도 본 실시예에 관한 기판 처리 방법에 있어서의 동작을 실선으로 나타내고, 종래의 기판 처리 방법에 있어서의 동작을 점선으로 나타낸다. Next, a specific example of the substrate processing method according to the present embodiment in the case where the PM 60 is connected to the LL 4 in the substrate processing system 1 will be described. In addition, in the following drawings, the operation | movement in the substrate processing method which concerns on a present Example is shown by the solid line, and the operation | movement in the conventional substrate processing method is shown by the dotted line.

도 26a 내지 26c은 도 4의 웨이퍼반입 스텝에 적용되는 본 실시예에 관한 기판 처리 방법의 제 8 구체예 및 웨이퍼반출 스텝에 있어서의 제 4 구체예를 나타내는 시퀀스도이다. 26A to 26C are sequence diagrams showing an eighth specific example of the substrate processing method and the fourth specific example in the wafer unloading step, which are applied to the wafer loading step in FIG. 4.

종래, 반도체 웨이퍼 W가 챔버내로 반입되는 경우, 반출입위치에 존재하는 하부 전극(GAP)위의 정전척의 상면으로부터 푸셔핀이 돌출하여, 반도체 웨이퍼 W의 수취 위치까지 상승한다. 반도체 웨이퍼 W를 수취한 푸셔핀은 수용위치치까지 하강하는 것에 의해서 반도체 웨이퍼 W를 정전척에 탑재한다. 해당 반도체 웨이퍼 W를 탑재한 정전척은 하부 전극과 함께 처리위치까지 상승한다. Conventionally, when the semiconductor wafer W is loaded into the chamber, the pusher pin protrudes from the upper surface of the electrostatic chuck on the lower electrode GAP present at the loading and unloading position, and rises to the receiving position of the semiconductor wafer W. The pusher pin which receives the semiconductor wafer W mounts the semiconductor wafer W in an electrostatic chuck by lowering to a receiving position value. The electrostatic chuck on which the semiconductor wafer W is mounted rises to the processing position together with the lower electrode.

또한, 반도체 웨이퍼 W가 챔버내로부터 반출되는 경우, 반도체 웨이퍼 W를 탑재한 정전척은 하부 전극과 함께 반출입위치까지 하강하고, 그 후, 푸셔핀이 정전척의 상면으로부터 돌출하여, 정전척 상의 반도체 웨이퍼 W를 수취 위치까지 들어 올린다.In addition, when the semiconductor wafer W is carried out from the chamber, the electrostatic chuck on which the semiconductor wafer W is mounted is lowered to the carrying out position together with the lower electrode, after which the pusher pin protrudes from the upper surface of the electrostatic chuck, thereby the semiconductor wafer on the electrostatic chuck. Lift W to the receiving position.

이에 대해, 본 실시예에 관한 기판 처리 방법에서는 반도체 웨이퍼 W가 챔버(61)내로 반입되는 경우, 반출입위치에 존재하는 하부 전극(GAP)(62)상의 정전척(71)의 상면으로부터 푸셔핀(80)이 돌출하여 반도체 웨이퍼 W의 수취 위치까지 상승한다(도 26a). 반도체 웨이퍼 W를 수취한 푸셔핀(80)은 그대로 수취 위치에 대기한다. 그 후, 정전척(71)이 하부 전극(62)과 함께 상승하기 시작한다. 정전척(71)은 상승의 도중에 있어서 푸셔핀(80)으로부터 반도체 웨이퍼 W를 수취하고, 또한, 처리위치까지 상승한다(도 26b). On the other hand, in the substrate processing method according to the present embodiment, when the semiconductor wafer W is loaded into the chamber 61, the pusher pin (from the upper surface of the electrostatic chuck 71 on the lower electrode (GAP) 62 present at the loading / unloading position) 80 protrudes and rises to the receiving position of the semiconductor wafer W (FIG. 26A). The pusher pin 80 which received the semiconductor wafer W is waiting in a receiving position as it is. Thereafter, the electrostatic chuck 71 starts to rise with the lower electrode 62. The electrostatic chuck 71 receives the semiconductor wafer W from the pusher pin 80 in the middle of the rise and rises to the processing position (FIG. 26B).

또한, 반도체 웨이퍼 W가 챔버(61)내로부터 반출되는 경우, 반도체 웨이퍼 W 에 에칭 처리가 실시된 후, 반도체 웨이퍼 W를 탑재한 정전척(71)은 하부 전극(62)과 함께 하강하기 시작한다. 정전척(71)은 하강의 도중에 있어서 수취 위치에 대기하는 푸셔핀(80)에 반도체 웨이퍼 W를 수수하고, 반출입위치까지 하강한다(도 26c). 그 후, 탑재 이송아암(50)에 반도체 웨이퍼 W를 수수한 푸셔핀(80)은 수용위치까지 하강한다. In addition, when the semiconductor wafer W is carried out from the chamber 61, after the etching process is performed on the semiconductor wafer W, the electrostatic chuck 71 on which the semiconductor wafer W is mounted starts to descend together with the lower electrode 62. . The electrostatic chuck 71 receives the semiconductor wafer W on the pusher pin 80 waiting at the receiving position in the middle of the lowering, and descends to the carrying out position (FIG. 26C). Then, the pusher pin 80 which received the semiconductor wafer W on the mounting transfer arm 50 descends to a receiving position.

이에 따라, 반도체 웨이퍼 W가 챔버(61)내로 반입되는 경우에 있어서, 푸셔핀(80)이 수취위치에서 수용위치까지 하강하는 일이 없고, 또한, 반도체 웨이퍼 W가 챔버(61)내로부터 반출되는 경우, 푸셔핀(80)이 수용위치에서 수취위치까지 상승하는 일이 없으므로, 반도체 웨이퍼 W의 수수를 신속하게 실행할 수 있어, 스루풋을 비약적으로 향상시킬 수 있다. As a result, when the semiconductor wafer W is carried into the chamber 61, the pusher pin 80 does not fall from the receiving position to the receiving position, and the semiconductor wafer W is carried out from the chamber 61. In this case, since the pusher pin 80 does not rise from the receiving position to the receiving position, the transfer of the semiconductor wafer W can be performed quickly, and the throughput can be dramatically improved.

종래, 정전척을 하부 전극과 함께 처리위치까지 상승시키는 경우, 우선, 게이트밸브가 닫힘과 동시에, 푸셔핀이 수취위치에서 수용위치까지 하강한다. 그 후, APC가 개방 모드에서 프로세스압 모드로 전환되고, 직류 전원이 무인가 모드에서 HV 인가 모드로 전환되며, 또한 정전척이 하부 전극과 함께 반출입위치에서 처리위치까지 상승한다. Conventionally, when raising the electrostatic chuck together with the lower electrode to the processing position, first, the gate valve is closed and the pusher pin is lowered from the receiving position to the receiving position. Thereafter, the APC is switched from the open mode to the process pressure mode, the DC power source is switched from the unapplied mode to the HV application mode, and the electrostatic chuck is raised together with the lower electrode from the loading / unloading position to the processing position.

이에 대해, 본 실시예에 관한 기판 처리 방법에서는 우선, 게이트밸브(5)가 닫히고, 그 후, 푸셔핀(80)이 수취위치에서 수용위치까지 하강하며, APC가 개방 모드에서 프로세스압 모드로 전환되고, 또한 정전척(71)이 하부 전극(62)과 함께 반 출입위치에서 처리위치까지 상승한다. 다음에, 직류 전원(73)이 무인가 모드에서 HV 인가 모드로 전환된다. On the other hand, in the substrate processing method according to the present embodiment, first, the gate valve 5 is closed, and then the pusher pin 80 is lowered from the receiving position to the receiving position, and the APC switches from the open mode to the process pressure mode. In addition, the electrostatic chuck 71 is raised together with the lower electrode 62 from the half entrance and exit position to the processing position. Next, the DC power supply 73 is switched from the unapplied mode to the HV applied mode.

이에 따라, APC의 개방 모드에서 프로세스압 모드로의 전환과, 정전척(71)의 반출입위치에서 처리위치까지의 상승이 병행해서 실행되므로, 스루풋을 비약적으로 향상시킬 수 있다.As a result, the switching from the open mode of the APC to the process pressure mode and the ascending from the carrying in and out of the electrostatic chuck 71 to the processing position are performed in parallel, thereby greatly improving the throughput.

종래, 반도체 웨이퍼 W를 챔버내로부터 반출하는 경우, 우선, 전열 가스 공급부가 전열 가스 공급라인의 진공배기를 종료한 후, 정전척이 하부 전극과 함께 처리위치에서 반출입위치까지 하강하고, 그 후, APC가 프로세스압 모드에서 개방 모드로 전환된다. Conventionally, when the semiconductor wafer W is taken out from the chamber, first, the electrothermal gas supply unit ends the vacuum exhaust of the electrothermal gas supply line, and then the electrostatic chuck is lowered from the processing position to the carrying out position together with the lower electrode. APC switches from process pressure mode to open mode.

이에 대해, 본 실시예에 관한 기판 처리 방법에서는 하부 전극(62)의 승강에 있어서 처리위치와 반출입위치와의 사이에 중간위치("중간")를 설정한다. 그리고, 반도체 웨이퍼 W를 챔버(61)내로부터 반출하는 경우, 우선, 전열 가스 공급부(84)가 전열 가스 공급라인(83)의 진공배기를 종료한 후, 정전척(71)이 하부 전극(62)과 함께 처리위치에서 중간위치까지 하강하고, 소정의 시간경과 후, 또한 정전척(71)이 하부 전극(62)과 함께 중간위치에서 반출입위치까지 하강함과 동시에, APC가 프로세스압 모드에서 개방 모드로 전환된다. In contrast, in the substrate processing method according to the present embodiment, an intermediate position (“intermediate”) is set between the processing position and the carry-in / out position in the lifting and lowering of the lower electrode 62. And when carrying out the semiconductor wafer W from the chamber 61, first, after the heat transfer gas supply part 84 completes the vacuum exhaust of the heat transfer gas supply line 83, the electrostatic chuck 71 will lower the electrode 62 ), And after the predetermined time elapses, the electrostatic chuck 71, with the lower electrode 62, descends from the intermediate position to the carrying out position, and at the same time, the APC opens in the process pressure mode. The mode is switched.

이에 따라, 정전척(71)의 중간위치에서 반출입위치까지의 하강과, APC의 프로세스압 모드에서 개방 모드로의 전환이 병행해서 실행되므로, 스루풋을 비약적으 로 향상시킬 수 있다. Thereby, since the fall from the intermediate position of the electrostatic chuck 71 to the carrying out position and the switching from the process pressure mode of the APC to the open mode are performed in parallel, the throughput can be remarkably improved.

도 29는 도 4의 웨이퍼반출 스텝에 적용되는 본 실시예에 관한 기판 처리 방법의 제6의 구체예를 나타내는 시퀀스도이다. FIG. 29 is a sequence diagram showing a sixth specific example of the substrate processing method according to the present embodiment applied to the wafer carrying out step of FIG. 4.

종래, 반도체 웨이퍼 W를 챔버내로부터 반출하는 경우, 우선, 푸셔핀이 수용위치에서 수취위치까지 상승하여 반도체 웨이퍼 W를 들어 올린다. 그 후, 게이트밸브가 열린 후, 탑재 이송아암이 챔버내로 진입하여 반도체 웨이퍼 W를 수취하고, 또한, 챔버내로부터 퇴출한다. Conventionally, when the semiconductor wafer W is taken out from the chamber, first, the pusher pin is raised from the receiving position to the receiving position to lift the semiconductor wafer W. Thereafter, after the gate valve is opened, the mounting transfer arm enters the chamber, receives the semiconductor wafer W, and exits from the chamber.

이에 대해, 본 실시예에 관한 기판 처리 방법에서는 반도체 웨이퍼 W를 챔버(61)내로부터 반출하는 경우, 우선, 푸셔핀(80)이 수용위치에서 수취위치까지 상승하여 반도체 웨이퍼 W를 들어 올림과 동시에, 게이트밸브(5)가 열린다. 그 후, 탑재 이송아암(50)이 챔버(61)내로 진입하여 반도체 웨이퍼 W를 수취하고, 또한, 챔버(61)내로부터 노출한다. On the other hand, in the substrate processing method according to the present embodiment, when the semiconductor wafer W is taken out from the chamber 61, first, the pusher pin 80 rises from the receiving position to the receiving position and simultaneously lifts the semiconductor wafer W. , The gate valve 5 is opened. Thereafter, the mounting transfer arm 50 enters into the chamber 61 to receive the semiconductor wafer W and is further exposed from within the chamber 61.

이에 따라, 푸셔핀(80)의 수용위치에서 수취위치까지의 상승과, 게이트밸브(5)의 열림이 병행해서 실행되므로, 스루풋을 비약적으로 향상시킬 수 있다. As a result, since the ascending from the receiving position of the pusher pin 80 to the receiving position and the opening of the gate valve 5 are performed in parallel, the throughput can be significantly improved.

또한, 상술한 각 구체예는 기판 처리 시스템(1)에 단독으로 적용되어도 좋고, 복수의 구체예를 적절히 조합해서 적용해도 좋다. In addition, each specific example mentioned above may be applied independently to the substrate processing system 1, and you may apply combining several specific examples suitably.

또한, 기판 처리 시스템(1)에 접속된 호스트 컴퓨터나 외부서버가, 기판 처리 시스템(1)의 구성 장치, 예를 들면, PM(2),대기반송장치(3)나 LL(4)의 메인터넌스(유지관리) 주기를 감시하고, 해당 메인터넌스 주기에 해당하는 경우, 호스트 컴퓨터 등은 기판 처리 시스템(1)의 컴퓨터상의 소프트웨어로 메인터넌스 커맨드를 송신한다. 해당 메인터넌스 커맨드를 수신한 소프트웨어는, PM(2), 대기반송장치(3)나 LL(4)이 메인터넌스 상태로 이행 가능한지의 여부를 판단한다. PM(2) 등이 아이들상태로서 메인터넌스 상태로 이행 가능한 경우, 소프트웨어는 PM(2)의 챔버(10)내의 압력이나 LL(4)의 챔버(51)내의 압력을 대기압까지 승압시키는 대기개방 시퀀스를 실행한다. In addition, a host computer or an external server connected to the substrate processing system 1 maintains the components of the substrate processing system 1, for example, the PM 2, the base transport apparatus 3, and the LL 4; (Maintenance) The cycle is monitored, and if it corresponds to the maintenance cycle, the host computer or the like sends a maintenance command to software on the computer of the substrate processing system 1. The software, having received the maintenance command, determines whether the PM 2, the large transport apparatus 3, or the LL 4 can move to the maintenance state. When the PM 2 or the like is capable of transitioning to the maintenance state as an idle state, the software generates an atmospheric opening sequence for boosting the pressure in the chamber 10 of the PM 2 or the pressure in the chamber 51 of the LL 4 to atmospheric pressure. Run

이에 따라, 관리자 등이 즉시 메인터넌스 작업을 실행할 수 있으므로, 기판 처리 시스템(1)의 가동율을 향상시킬 수 있다. As a result, since the manager or the like can execute the maintenance work immediately, the operation rate of the substrate processing system 1 can be improved.

또한, 본 발명의 목적은 상기 실시예의 기능을 실현하는 소프트웨어의 프로그램 코드를 기록한 기억매체(또는 기록매체)를, 기판 처리 시스템(1) 혹은 PM(2) 등에 공급하고, 그 기판 처리 시스템(1) 혹은 PM(2) 등이 갖는 제어 장치, 예를 들면 컴퓨터(또는 CPU나 MPU), 또는 기판 처리 시스템(1)에 접속된 제어 장치, 예를 들면 외부서버가 기억매체에 저장된 프로그램 코드를 판독 실행하는 것에 의해서도, 달성되는 것은 물론이다.Further, an object of the present invention is to supply a storage medium (or a recording medium) on which program code of software for realizing the functions of the above embodiments is supplied to the substrate processing system 1 or the PM 2, and the substrate processing system 1 ) Or a control device of the PM 2 or the like, for example, a computer (or CPU or MPU) or a control device connected to the substrate processing system 1, for example, an external server reads out program codes stored in a storage medium. Of course, it is achieved by performing.

또한, 컴퓨터 등이 판독한 프로그램 코드를 실행함으로써, 상술한 실시예의 기능이 실현될 뿐만 아니라, 그 프로그램 코드의 지시에 의거하여, 컴퓨터 등에서 가동하고 있는 오퍼레이팅 시스템(OS) 등이 실제의 처리의 일부 또는 전부를 실행하고, 그 처리에 의해서 상술한 실시예의 기능이 실현되는 경우에도 포함되는 것은 물론이다.In addition, by executing the program code read by the computer or the like, not only the functions of the above-described embodiments are realized, but also the operating system (OS) or the like running on the computer or the like is part of the actual processing based on the instruction of the program code. Or it is a matter of course also included in the case where all of them are executed and the processing of the above-described embodiment is realized by the processing.

또한, 기억매체로부터 판독된 프로그램 코드가, 컴퓨터 또는 외부서버에 삽입된 기능확장 카드나 컴퓨터 또는 외부서버에 접속된 기능확장유닛에 구비되는 메 모리에 기입된 후, 그 프로그램 코드의 지시에 의거하여, 그 기능확장 카드나 기능확장 유닛에 구비되는 CPU 등이 실제의 처리의 일부 또는 전부를 실행하고, 그 처리에 의해서 상술한 실시예의 기능이 실현되는 경우도 포함되는 것은 물론이다.Also, after the program code read from the storage medium is written into a memory card provided in a function expansion card inserted into a computer or an external server or a function expansion unit connected to a computer or an external server, the program code is It goes without saying that the function expansion card, the CPU provided in the function expansion unit, etc. perform part or all of the actual processing, and the processing of the above-described embodiment is realized by the processing.

또한, 상기 프로그램코드는 상술한 실시예의 기능을 컴퓨터 또는 외부서버에서 실현할 수 있으면 좋으며, 그 형태는, 오브젝트 코드, 인터프리터에 의해 실행되는 프로그램 코드, OS에 공급되는 스크립트 데이터 등의 형태를 갖는 것이어도 좋다. The program code may be implemented by a computer or an external server, and the form may be in the form of object code, program code executed by an interpreter, script data supplied to an OS, or the like. good.

프로그램 코드를 공급하는 기록매체로서는, 예를 들면, RAM, NV-RAM, 플로피(등록상표)디스크, 하드디스크, 광디스크, 광자기디스크, CD-ROM, MO, CD-R, CD-RW, DVD(DVD-ROM, DVD-RAM, DVD-RW, DVD+RW), 자기테이프, 불휘발성의 메모리 카드, 다른 ROM 등의 상기 프로그램 코드를 기억할 수 있는 것이면 좋다. 혹은, 상기 프로그램 코드는 인터넷, 상용네트워크, 혹은 로컬 에리어 네트워크 등에 접속되는 도시하지 않은 다른 컴퓨터나 데이터베이스 등으로부터 다운로드함으로써 공급되어도 좋다. As a recording medium for supplying program codes, for example, RAM, NV-RAM, floppy (registered trademark) disk, hard disk, optical disk, magneto-optical disk, CD-ROM, MO, CD-R, CD-RW, DVD The above program codes such as (DVD-ROM, DVD-RAM, DVD-RW, DVD + RW), magnetic tape, nonvolatile memory card, and other ROM may be stored. Alternatively, the program code may be supplied by downloading it from another computer or database (not shown) connected to the Internet, a commercial network, a local area network, or the like.

또한, 기판 처리 시스템(1)에 접속된 호스트 컴퓨터나 외부서버가, 기판 처리 시스템(1)의 각 구성 장치, 예를 들면, PM(2), 대기반송 장치(3)나 LL(4)의 구성요소의 작동상황이나 반도체 웨이퍼 W의 처리상황을 감시하고, 해당 감시결과에 의거해서 병행하여 실행 가능한 동작을 추출하고, 해당 추출된 동작을 조합하는 것에 의해서 최적의 기판 처리 시퀀스를 구축해도 좋다. 이 경우, 기판 처리 시스템(1)을 구성하는 PM(2), 대기반송장치(3) 및 LL(4)의 각 구성요소의 동작은 최적의 기판 처리 시퀀스에 따라 제어된다. 이에 따라, 스루풋의 향상을 효율적으로 실행할 수 있다. In addition, a host computer or an external server connected to the substrate processing system 1 is connected to each component of the substrate processing system 1, for example, the PM 2, the large feeder 3, and the LL 4. The optimum substrate processing sequence may be constructed by monitoring the operation status of the component or the processing status of the semiconductor wafer W, extracting the executable operations in parallel based on the monitoring result, and combining the extracted operations. In this case, the operations of the respective components of the PM 2, the large feeder 3, and the LL 4 constituting the substrate processing system 1 are controlled according to the optimum substrate processing sequence. As a result, the throughput can be efficiently improved.

또한, 기판 처리 시스템(1)이 복수의 PM(2)을 구비하고, 복수의 반도체 웨이퍼 W가 복수의 PM(2)에 의해서 차례로 처리되는 경우, 호스트 컴퓨터나 외부서버가, 복수의 반도체 웨이퍼 W의 처리수순을 정의하는 웨이퍼 처리순 리스트를 작성하고, 기판 처리 시스템(1)은 해당 웨이퍼 처리순 리스트에 의거해서 각 반도체 웨이퍼 W를 처리한다. 또한, 호스트 컴퓨터나 외부서버는 웨이퍼 처리순 리스트에 있어서의 하나의 반도체 웨이퍼 W의 처리가 실행될 때, PM(2), 대기반송장치(3)나 LL(4)의 구성요소의 작동상황이나 반도체 웨이퍼 W의 처리상황을 감시하고, 해당 감시결과에 의거해서 처리가 실시되어 있는 도중의 반도체 웨이퍼 W의 최적의 기판 반송 시퀀스나, 웨이퍼 처리순 리스트에 있어서의 다음의 반도체 웨이퍼 W의 최적의 기판 처리시퀀스를 구축해도 좋다. 이에 따라, 웨이퍼 처리순 리스트에 있어서의 다음의 반도체 웨이퍼 W의 스루풋의 향상 뿐만 아니라, 처리가 실시되고 있는 도중의 스루풋의 향상을 실행할 수 있다. When the substrate processing system 1 includes a plurality of PMs 2 and the plurality of semiconductor wafers W are sequentially processed by the plurality of PMs 2, the host computer or an external server may include the plurality of semiconductor wafers W. The wafer processing order list which defines the processing order of the process is created, and the substrate processing system 1 processes each semiconductor wafer W based on the said wafer processing order list. In addition, when the host computer or the external server executes the processing of one semiconductor wafer W in the wafer processing order list, the operation status of the components of the PM (2), the large base transport apparatus (3), and the LL (4) and the semiconductors are executed. The processing status of the wafer W is monitored, and the optimum substrate transfer sequence of the semiconductor wafer W during the processing is performed based on the monitoring result, and the optimum substrate processing of the next semiconductor wafer W in the wafer processing order list. You can also build a sequence. As a result, not only the throughput of the next semiconductor wafer W in the wafer processing order list but also the throughput in the middle of the process can be executed.

상술한 실시예에서는 기판 처리 시스템에 있어서의 기판 처리 장치가 에칭 처리 장치인 경우에 대해 설명했지만, 본 발명이 적용 가능한 기판 처리 시스템에 있어서의 기판 처리 장치는 이것에 한정되지 않고, 예를 들면, 도포현상장치, 기판세정장치, 열처리장치, 식각장치 등이어도 좋다.Although the above-mentioned embodiment demonstrated the case where the substrate processing apparatus in a substrate processing system is an etching processing apparatus, the substrate processing apparatus in the substrate processing system to which this invention is applicable is not limited to this, For example, The coating and developing apparatus, the substrate cleaning apparatus, the heat treatment apparatus, and the etching apparatus may be used.

또한, 상술한 실시예에서는 반송되는 기판이 반도체 웨이퍼이었지만, 반송되는 기판은 이것에 한정되지 않고, 예를 들면, LCD(Liquid Crystal Display)나 FPD(Flat Panel Display) 등의 유리 기판이어도 좋다.In addition, although the board | substrate to be conveyed was a semiconductor wafer in the Example mentioned above, the board | substrate to be conveyed is not limited to this, For example, glass substrates, such as LCD (Liquid Crystal Display) and FPD (Flat Panel Display), may be sufficient.

제 1 항에 기재된 기판 처리 방법에 따르면, 기판 반송 스텝 및 기판 처리 스텝은 복수의 동작으로 이루어지고, 기판 반송 스텝의 복수의 동작 및 기판 처리 스텝의 복수의 동작중 적어도 2개의 동작이 병행해서 실행되므로, 기판 처리 장치 및 기판 반송 장치의 구성요소 중 임의의 1개의 구성요소가 임의의 동작을 실행할 때, 해당 동작의 실행에 관계가 없는 다른 구성요소가 다른 동작을 실행함으로써, 기판 처리에 요하는 시간을 단축하여 스루풋을 비약적으로 향상시킬 수 있다. According to the substrate processing method of claim 1, the substrate transfer step and the substrate processing step are composed of a plurality of operations, and at least two of the plurality of operations of the substrate transfer step and the plurality of operations of the substrate processing step are executed in parallel. Therefore, when any one of the components of the substrate processing apparatus and the substrate conveying apparatus performs any operation, another component irrelevant to the execution of the operation executes another operation, thereby requiring the substrate processing. By reducing time, throughput can be greatly improved.

제 2 항에 기재된 기판 처리 방법에 따르면, 전열 가스 공급라인의 진공배기를 실행하는 진공배기 동작 및 기판의 수용실로의 반입을 실행하는 반입 동작이 병행해서 실행되므로, 스루풋을 더욱 비약적으로 향상시킬 수 있다. According to the substrate processing method of claim 2, since the vacuum exhaust operation for carrying out the vacuum exhaust of the heat transfer gas supply line and the carry-in operation for carrying the substrate into the storage chamber are performed in parallel, throughput can be improved more dramatically. have.

제 3 항에 기재된 기판 처리 방법에 따르면, 승강핀의 돌출을 실행하는 핀돌출 동작 및 기판의 수용실로의 반입을 실행하는 반입 동작이 병행해서 실행되므로, 스루풋을 더욱 비약적으로 향상시킬 수 있다. According to the substrate processing method according to claim 3, since the pin protrusion operation for projecting the lift pins and the carry-in operation for carrying the substrate into the storage chamber are performed in parallel, throughput can be improved significantly.

제 4 항에 기재된 기판 처리 방법에 따르면, 승강핀의 하강을 실행하는 핀하강 동작 및 기판의 수용실로부터의 반출을 실행하는 반출 동작이 병행해서 실행되므로, 스루풋을 더욱 비약적으로 향상시킬 수 있다.According to the substrate processing method according to claim 4, since the pin lowering operation for lowering the lifting pins and the ejecting operation for carrying out the substrate from the storage chamber are performed in parallel, throughput can be improved significantly.

제 5 항에 기재된 기판 처리 방법에 따르면, 기판의 수용실로의 반입을 실행하는 반입 동작 및 압력 제어 장치의 상기 수용실의 승압을 실행하는 승압 동작이 병행해서 실행되므로, 스루풋을 더욱 비약적으로 향상시킬 수 있다.According to the substrate processing method according to claim 5, the carry-in operation for carrying out the carrying-in of the substrate to the storage chamber and the step-up operation for carrying out the pressure-up of the storage chamber of the pressure control device are performed in parallel, thereby further improving throughput. Can be.

제 6 항에 기재된 기판 처리 방법에 따르면, 고주파 전원의 고주파 전력 인가를 정지하는 인가정지 동작, 가스유량 제어 공급 장치의 가스 공급을 정지하는 공급정지 동작, 및 전열 가스 공급 라인의 진공배기를 실행하는 진공배기 동작이 병행해서 실행되므로, 스루풋을 더욱 비약적으로 향상시킬 수 있다. According to the substrate processing method of claim 6, the application stop operation for stopping the application of the high frequency power to the high frequency power supply, the supply stop operation for stopping the gas supply from the gas flow rate control supply device, and the vacuum exhaust of the heat transfer gas supply line are performed. Since the vacuum exhaust operation is performed in parallel, the throughput can be improved more drastically.

제 7 항에 기재된 기판 처리 방법에 따르면, 승강핀의 돌출을 실행하는 핀돌출동작, 상기 압력 제어 장치의 상기 수용실의 강압을 실행하는 강압 동작, 및 가스유량 제어 공급 장치의 가스 공급을 정지하는 공급정지 동작이 병행해서 실행되므로, 스루풋를 더욱 비약적으로 향상시킬 수 있다. According to the substrate processing method according to claim 7, the pin projecting operation for projecting the lifting pin, the step-down operation for performing the step-down of the storage chamber of the pressure control device, and the gas supply of the gas flow control supply device is stopped. Since the supply stop operation is performed in parallel, the throughput can be improved more drastically.

제 8 항에 기재된 기판 처리 방법에 따르면, 기판매수 계수장치의 승강을 실행하는 승강 동작 및 기판매수 계수장치의 단축을 실행하는 단축 동작이 병행해서 실행되므로, 스루풋을 더욱 비약적으로 향상시킬 수 있다. According to the substrate processing method of claim 8, since the lifting and lowering operation for lifting and lowering the number of substrate counting devices is performed in parallel, the throughput can be improved more drastically.

제 9 항에 기재된 기판 처리 방법에 따르면, 압력 제어 장치의 상기 수용실의 승압을 실행하는 승압 동작 및 탑재대의 상승을 실행하는 탑재대 상승 동작이 병행해서 실행되므로, 스루풋을 더욱 비약적으로 향상시킬 수 있다.According to the substrate processing method of claim 9, since the boosting operation for boosting the pressure of the accommodating chamber of the pressure control device and the mount raising operation for lifting the mounting table are performed in parallel, throughput can be improved more drastically. have.

제 10 항에 기재된 기판 처리 방법에 따르면, 상기 압력 제어 장치의 상기 수용실의 강압을 실행하는 강압 동작 및 탑재대의 하강을 실행하는 탑재대 하강 동작이 병행해서 실행되므로, 스루풋을 더욱 비약적으로 향상시킬 수 있다. According to the substrate processing method of Claim 10, since the step-down operation | movement which performs the step-down of the said storage chamber of the said pressure control apparatus, and the table | board lowering operation | movement which carry out the lowering of a mounting table are performed in parallel, throughput can be improved more drastically. Can be.

제 11 항에 기재된 기판 처리 방법에 따르면 승강핀의 돌출을 실행하는 핀돌출 동작 및 도어 장치의 폐쇄를 실행하는 폐쇄 동작이 병행해서 실행되므로, 스루 풋을 더욱 비약적으로 향상시킬 수 있다. According to the substrate processing method according to claim 11, since the pin protrusion operation for projecting the lift pins and the closing operation for closing the door device are executed in parallel, the throughput can be improved more drastically.

제 12 항에 기재된 기판 처리 시스템에 따르면, 적어도 기판이 처리되는 경우 또는 기판이 반송되는 경우에, 기판 처리 장치 및 기판 반송 장치의 복수의 구성요소 중 적어도 2개의 구성요소가 동시에 작동하므로, 기판 처리에 요하는 시간을 단축하여 스루풋을 비약적으로 향상시킬 수 있다. According to the substrate processing system according to claim 12, at least two components of the plurality of components of the substrate processing apparatus and the substrate conveying apparatus operate simultaneously, at least when the substrate is processed or the substrate is conveyed, thereby processing the substrate. By reducing the time required, the throughput can be greatly improved.

제 13 항에 기재된 기판 처리 프로그램에 따르면, 기판 반송 모듈 및 기판 처리 모듈은 복수의 동작으로 이루어지고, 이들 복수의 동작 중 적어도 2개의 동작이 병행해서 실행되므로, 기판 처리 장치 및 기판 반송 장치의 구성요소 중 임의의 1개의 구성요소가 임의의 동작을 실행할 때, 해당 동작의 실행에 관계가 없는 다른 구성요소가 다른 동작을 실행함으로써, 기판 처리에 요하는 시간을 단축하여 스루풋을 비약적으로 향상시킬 수 있다.According to the substrate processing program according to claim 13, the substrate transfer module and the substrate processing module are composed of a plurality of operations, and at least two of the plurality of operations are executed in parallel. When any one of the elements executes any operation, another component that is not related to the execution of the operation executes another operation, thereby reducing the time required for processing the substrate and dramatically improving throughput. have.

Claims

A substrate processing method, which is executed in a substrate processing system having a substrate processing apparatus and a substrate transfer apparatus, includes a substrate transfer step for transferring a substrate, and a substrate processing step for performing a predetermined process on the substrate.

The substrate conveyance step and the substrate processing step are composed of a plurality of operations, which perform two or more operations in parallel among the plurality of operations.

Substrate processing method.

The method of claim 1,

The substrate processing apparatus includes a storage chamber, a mounting table disposed in the storage chamber, and a mounting table on which the substrate is mounted, and a heat transfer gas supply line for supplying heat transfer gas between the substrate and the mounting table mounted on the mounting table. ,

Performing a vacuum exhaust operation for performing vacuum exhaust of the electrothermal gas supply line and a carry-in operation for carrying in the substrate into the storage chamber

Substrate processing method.

The method of claim 1,

The substrate processing apparatus includes a storage chamber, a mounting table disposed in the storage chamber, and a mounting table on which the substrate is mounted, and a lift pin for protruding from the mounting table to lift the substrate.

Performing a pin projecting operation for projecting the lifting pins and a carrying operation for carrying out the substrate into the storage chamber;

Substrate processing method.

The method of claim 3, wherein

A pin lowering operation for lowering the lifting pins and a carrying out operation for carrying out the substrate from the storage chamber

Substrate processing method.

The method of claim 1,

The substrate processing apparatus includes a pressure control device for controlling the pressure in the storage chamber and the storage chamber,

Carrying out a carry-in operation for carrying out the carrying-in of the substrate to the accommodation chamber and a step-up operation for carrying out a pressure-up of the accommodation chamber of the pressure control device in parallel;

Substrate processing method.

The method of claim 1,

The substrate processing apparatus includes a storage chamber, a mounting table disposed in the storage chamber, and a mount table on which the substrate is mounted, a heat transfer gas supply line for supplying heat transfer gas between the substrate and the mounting table mounted on the mounting table; A high-frequency power source for applying high-frequency power to the mounting table, and a gas flow rate control supply device for controlling a flow rate of a desired gas to the storage chamber,

An application stop operation for stopping the application of the high frequency power to the high frequency power supply, a supply stop operation for stopping the gas supply from the gas flow rate control supply device, and a vacuum exhaust operation for performing vacuum exhaust of the heat transfer gas supply line

Substrate processing method.

The method of claim 1,

The substrate processing apparatus includes a storage chamber, a mounting table disposed in the storage chamber, and a mounting table on which the substrate is mounted, a lifting pin for protruding from the mounting table to lift the substrate, and a pressure control device for controlling pressure in the storage chamber. And a gas flow rate control supply device for supplying a desired gas to the storage chamber by controlling a flow rate.

Performing a pin projection operation for projecting the lifting pins, a step-down operation for performing the step-down of the storage chamber of the pressure control device, and a supply stop operation for stopping the gas supply of the gas flow rate control supply device.

Substrate processing method.

The method of claim 1,

The substrate conveying apparatus is configured to freely move up and down, and is provided with a female substrate counting device that counts the number of the substrates in a substrate container that accommodates a plurality of the substrates.

After the counting of the number of the substrates, the lifting and lowering operation for lifting and lowering the substrate counting device and the shortening operation for shortening the substrate counting device are performed in parallel.

Substrate processing method.

The method of claim 1,

The substrate processing apparatus includes a storage chamber, a mounting table freely mounted in the storage chamber, on which a substrate is mounted, and a pressure control device for controlling pressure in the storage chamber,

Performing a boosting operation for boosting the pressure of the storage chamber of the pressure control device and a lift table raising operation for lifting the mount;

Substrate processing method.

The method of claim 9,

Performing the step-down operation for performing the step-down of the storage chamber of the pressure control device and the step for lowering the mount for performing the lowering of the mount;

Substrate processing method.

The method of claim 1,

The substrate processing apparatus connects a storage chamber, a mounting table disposed in the storage chamber, and a mounting table on which the substrate is mounted, a lifting pin for protruding from the mounting table to lift the substrate, the substrate conveying device and the substrate processing apparatus. Equipped with a free opening and closing door device,

Performing a pin projection operation for executing the projection of the lifting pins and a closing operation for closing the door device

Substrate processing method.

In the substrate processing system provided with a substrate processing apparatus and a substrate conveyance apparatus,

The substrate processing apparatus and the substrate transfer apparatus are composed of a plurality of components, and when the substrate is processed or when the substrate is conveyed, two or more components among the plurality of components operate simultaneously.

Substrate processing system.

A computer-readable medium having recorded thereon a substrate processing program for causing a computer to execute a substrate processing method executed in a substrate processing system having a substrate processing apparatus and a substrate transfer device,

It has a board | substrate conveyance module which conveys a board | substrate, and the board | substrate processing module which processes the said board | substrate,

The substrate transfer module and the substrate processing module are composed of a plurality of operations, and perform two or more operations in parallel among the plurality of operations.

A computer-readable medium that records a substrate processing program.