KR100731982B1 - Ａｍｂａ 인터페이스를 사용한 시스템의 장애 복구 장치 및복구 방법 - Google Patents

Ａｍｂａ 인터페이스를 사용한 시스템의 장애 복구 장치 및복구 방법 Download PDF

Info

Publication number
KR100731982B1
KR100731982B1 KR1020050129783A KR20050129783A KR100731982B1 KR 100731982 B1 KR100731982 B1 KR 100731982B1 KR 1020050129783 A KR1020050129783 A KR 1020050129783A KR 20050129783 A KR20050129783 A KR 20050129783A KR 100731982 B1 KR100731982 B1 KR 100731982B1
Authority
KR
South Korea
Prior art keywords
slave
malfunctioning
ready signal
signal
amba
Prior art date
Application number
KR1020050129783A
Other languages
English (en)
Inventor
신대교
박부식
곽재민
임기택
최종찬
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020050129783A priority Critical patent/KR100731982B1/ko
Application granted granted Critical
Publication of KR100731982B1 publication Critical patent/KR100731982B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2005—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2025—Failover techniques using centralised failover control functionality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2033—Failover techniques switching over of hardware resources

Abstract

본 발명은 다수의 마스터와 슬레이브를 구비하는 AMBA 인터페이스를 사용한 시스템의 장애 복구 장치로서, 주소 신호를 기초로 슬레이브의 선택을 위한 주소를 디코딩하는 주소 디코더와, 각 슬레이브로부터 전달되는 판독 데이터(HRDATA)를 다중화하여 마스터에게 전달하는 판독 데이터 다중화기와, 각 슬레이브로부터 전달되는 응답 신호(HRESP)를 다중화하여 마스터에게 전달하는 응답 신호(HRESP) 다중화기와, 상기 슬레이브 중에서 오동작하는 슬레이브로부터 전달되는 준비 신호(HREADY)의 대기 상태를 카운트하여 상기 오동작하는 슬레이브의 준비 신호(HREADY) 대기 상태가 미리 설정한 기준 시간보다 더 지속되는 경우 상기 오동작하는 슬레이브에 대한 응답 신호(HRESP)를 에러 상태로 설정하고 상기 다수의 슬레이브에 대한 준비 신호(HREADY)를 준비 상태로 설정하여 출력하는 준비 신호 카운터(counter)를 포함하는 AMBA 인터페이스를 사용한 시스템의 장애 복구 장치.에 관한 것이다.
본 발명에 따르면, ARM 프로세서를 사용하는 시스템에 적용되는 AMBA 인터페이스에서 하나 이상의 주변 장치가 고장 또는 오동작으로 인하여 중단될 경우 모든 시스템이 동작하지 않는 상태에서 대기하는 단점을 개선하여 고장나거나 또는 정상 동작이 불가능한 주변 장치를 AMBA 인터페이스에서 제외하고 나머지 주변장치들로만 AMBA 인터페이스를 구성하여 동작가능한 시스템으로 전환하여 AMBA 인터페이스를 사용한 시스템의 오동작 가능성을 배제하고 시스템의 대한 신뢰성 및 안정성을 높일 수 있다.
AMBA 인터페이스, 마스터, 슬레이브, AHB, ASB, APB, HREADY, HRESP, 고정(stuck), 시스템 오류, HREADY 카운터, 디코더 마스크 레지스터

Description

ＡＭＢＡ 인터페이스를 사용한 시스템의 장애 복구 장치 및 복구 방법{DEVICE AND METHOD FOR FAILURE RECOVERY FOR SYSTEM USING AMBA INTERFACE}
도 1은 종래의 AMBA 버스 인터페이스를 기반으로 한 시스템의 구조를 나타내는 도면.
도 2는 종래의 AMBA 버스 인터페이스 시스템의 구성도.
도 3은 종래 기술에 따른 AMBA 인터페이스를 사용한 데이터 통신의 타이밍도.
도 4는 본 발명에 따른 AMBA 인터페이스를 사용한 시스템의 장애 복구 장치의 제1 실시예의 구성도.
도 5는 본 발명에 따른 AMBA 인터페이스를 사용한 시스템의 장애 복구 장치의 제2 실시예의 구성도.
도 6은 본 발명에 따른 AMBA 인터페이스를 사용한 시스템의 장애 복구 방법의 흐름도.
<도면의 주요부분에 대한 부호의 설명>
110: 고성능 ARM 프로세서 120: 대역폭 내장 메모리
130: 고대역폭 외부 메모리 인터페이스 140: 버스 마스터
150: 브릿지 160: UART
165: 키패드 170: 타이머
180: PIO 210: 마스터
220: 중재자 230: 슬레이브
240: 다중화기 250: 디코더
310: 주소 디코더 320: 판독 데이터 다중화기
330: 응답 신호 다중화기 340: 준비 신호 카운터
345: 준비 신호 다중화기 350: 디코더 마스크 레지스터
355, 360: 논리 연산
본 발명은 AMBA 인터페이스를 사용한 시스템의 장애 복구 장치 및 복구 방법에 관한 것으로, 더욱 구체적으로는 ARM 프로세서를 사용하는 시스템에 적용되는 AMBA 인터페이스에서 하나 이상의 주변 장치가 고장 또는 오동작으로 인하여 중단될 경우 모든 시스템이 동작하지 않는 상태에서 대기하는 단점을 개선하여 고장나거나 또는 정상 동작이 불가능한 주변 장치를 AMBA 인터페이스에서 제외하고 나머지 주변장치들로만 AMBA 인터페이스를 구성하여 동작가능한 시스템으로 전환하여 AMBA 인터페이스를 사용한 시스템의 오동작 가능성을 배제하고 시스템의 대한 신뢰성 및 안정성을 높이는 AMBA 인터페이스를 사용한 시스템의 장애 복구 장치 및 복구 방법에 관한 것이다.
AMBA(Advanced Microcontroller Bus Architecture)는 ARM 사에서 제안된 오픈 표준 버스 규격이다.
도 1은 종래의 AMBA 버스 인터페이스를 기반으로 한 시스템의 구조이다.
도시되듯이 AMBA 버스 인터페이스를 기반으로 한 시스템은, 내부에 고성능 ARM 프로세서(110) 및 고대역폭 내장 메모리(high-bandwidth on-chip RAM, 120)와, 고대역폭 외부 메모리 인터페이스(130)와, 버스 마스터(Bus Master, 140)와, 브릿지(150)와, UART(160), 키패드(165), 타이머(170), PIO(180) 등을 포함한다.
도시되듯이 고속의 데이터 전송이 필요한 장치는 AHB(Advanced High-performance Bus) 또는 ASB(Advanced System Bus) 인터페이스를 사용하며, 저속이거나 데이터의 양이 적은 장치는 브릿지(150)를 통하여 APB(Advanced Peripheral Bus) 인터페이스로 연결된다.
각 구성요소에 대한 상세한 설명은 종래의 AMBA 구조를 참조할 수 있으므로 생략한다.
도 2는 종래의 AMBA 버스 인터페이스 시스템의 구성도이다.
도시되듯이 AMBA 버스 인터페이스 시스템은 다수의 마스터(master, 210a 내지 210c)와, 중재자(arbiter, 220)와, 다수의 슬레이브(slave, 230a 내지 230c)와, 어드레스의 다중화를 위한 다중화기(multiplexer, 240a)와, 데이터 기록을 위한 다중화기(240b)와, 데이터 판독을 위한 다중화기(240c)와, 디코더(250)를 포함한다.
마스터(210a 내지 210c)는 200MHz 정도의 고속으로 동작하며, 슬레이브(230a 내지 230c)는 100MHz 정도의 저속으로 동작한다.
따라서 슬레이브의 사용을 위해서, 마스터(210a 내지 210c)는 중재자(220)에게 AMBA 버스의 점유권을 신청할 수 있으며, 점유권을 가진 마스터는 정해진 주소를 가지는 슬레이브에 데이터의 기록/판독을 수행할 수 있다. 이 경우 한번에 하나의 마스터만이 AMBA 버스의 점유권을 가질 수 있다.
슬레이브(230a 내지 230c)는 주어진 주소 범위 내에서 기록/판독을 수행할 수 있으며, 요청한 데이터 전송에 대한 성공, 실패, 대기 상태에 대한 정보를 응답 신호(HRESP)를 통하여 마스터(210a 내지 210c)에게 보고한다.
중재자(220)는 한번에 하나의 마스터만이 AMBA 버스를 사용할 수 있도록 제어하며, 내부의 우선 순위 결정 로직에 따라서 두 개 이상의 마스터가 동시에 AMBA 버스를 요청할 경우 우선 순위가 높은 마스터에게 버스 사용권을 준다.
디코더(250)는 전송하고자 하는 슬레이브 주소를 디코딩하여 주소에 맞는 슬레이브와 마스터에게 선택 신호를 전송한다.
이 경우 디코더(250)는 슬레이브(230a 내지 230c)로부터 준비(HREADY) 신호를 전송받아 각 마스터(210a 내지 210c)에 전달한다.
어드레스의 다중화를 위한 다중화기(240a)와, 데이터 기록을 위한 다중화기(240b)와, 데이터 판독을 위한 다중화기(240c)는 마스터(210a 내지 210c)로부터 어드레스(HADDR) 또는 데이터 기록(HWDATA) 또는 데이터 판독(HRDATA)을 다중화하여 슬레이브(230a 내지 230c)에 전송한다.
도 3은 종래 기술에 따른 AMBA 인터페이스를 사용한 데이터 통신의 타이밍도(timing diagram)이다.
일반적으로 AHB를 통한 데이터 통신은 클럭(HCLK) 2 사이클로 종료된다. 첫 번째 사이클은 주소 페이즈(Address Phase)로 주소와 제어 신호를 받아들이며 슬레이브는 해당 주소의 데이터를 기록/판독할 준비를 하여 이후 기록/판독을 수행한다.
도 3의 구간 t1는 마스터가 슬레이브 A에 대해서 기록할 것을 알려주는 주소[HADDR(A)] 페이즈이며, 구간 t1에 대한 기록 동작은 제어 신호(Control)에 의해서 구간 t2에서 수행된다. 동시에 구간 t2는 슬레이브 B에 대해서 기록할 것을 알려는 주소[HADDR(B)] 페이즈이다. 구간 t3는 슬레이브 B 주소에 대한 기록 동작이 수행될 수 없는 상황에 대한 대기 신호를 슬레이브 B가 준비(HREADY) 신호를 '0'으로 설정함으로써 마스터에게 알려주며, 이 결과 구간 t3 내지 t5까지 모든 AMBA 신호들이 대기 상태에서 고정된다. 이러한 대기 상태는 슬레이브의 동작 속도에 기인한 것이다.
이러한 종래 기술에 따른 AMBA 인터페이스 시스템은 예컨대 구간 t3에서 슬레이브 B의 대기 상태(HREADY = '0')의 지속이 오동작이나 고장에 의하여 고정(stuck)된다면, 구간 t3 이후의 AMBA 인터페이스 시스템은 동작이 불가능하다.
이러한 문제가 해결되지 않으면 이 시스템은 더 이상 사용 불가능하다. 즉 종래 기술에 따른 AMBA 인터페이스 시스템은 내부의 슬레이브 등의 주변 장치 중 하나 이상이 대기 상태를 지속하는 경우 전체 AMBA 인터페이스 시스템의 동작이 대기 상태에서 지속되는 단점을 가지고 있다.
본 발명의 목적은 ARM 프로세서를 사용하는 시스템에 적용되는 AMBA 인터페이스에서 하나 이상의 주변 장치가 고장 또는 오동작으로 인하여 중단될 경우 모든 시스템이 동작하지 않는 상태에서 대기하는 단점을 개선하여 고장나거나 또는 정상 동작이 불가능한 주변 장치를 AMBA 인터페이스에서 제외하고 나머지 주변장치들로만 AMBA 인터페이스를 구성하여 동작가능한 시스템으로 전환하여 AMBA 인터페이스를 사용한 시스템의 오동작 가능성을 배제하고 시스템의 대한 신뢰성 및 안정성을 높이는 AMBA 인터페이스를 사용한 시스템의 장애 복구 장치를 제공하는 데 있다.
본 발명의 다른 목적은 ARM 프로세서를 사용하는 시스템에 적용되는 AMBA 인터페이스에서 하나 이상의 주변 장치가 고장 또는 오동작으로 인하여 중단될 경우 모든 시스템이 동작하지 않는 상태에서 대기하는 단점을 개선하여 고장나거나 또는 정상 동작이 불가능한 주변 장치를 AMBA 인터페이스에서 제외하고 나머지 주변장치들로만 AMBA 인터페이스를 구성하여 동작가능한 시스템으로 전환하여 AMBA 인터페이스를 사용한 시스템의 오동작 가능성을 배제하고 시스템의 대한 신뢰성 및 안정성을 높이는 AMBA 인터페이스를 사용한 시스템의 장애 복구 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 다수의 마스터와 슬레이브를 구비하는 AMBA 인터페이스를 사용한 시스템의 장애 복구 장치로서, 주소 신호를 기초로 슬레이브의 선택을 위한 주소를 디코딩하는 주소 디코더와, 각 슬레이브로부터 전달되는 판독 데이터(HRDATA)를 다중화하여 마스터에게 전달하는 판독 데이 터 다중화기와, 각 슬레이브로부터 전달되는 응답 신호(HRESP)를 다중화하여 마스터에게 전달하는 응답 신호(HRESP) 다중화기와, 상기 슬레이브 중에서 오동작하는 슬레이브로부터 전달되는 준비 신호(HREADY)의 대기 상태를 카운트하여 상기 오동작하는 슬레이브의 준비 신호(HREADY) 대기 상태가 미리 설정한 기준 시간보다 더 지속되는 경우 상기 오동작하는 슬레이브에 대한 응답 신호(HRESP)를 에러 상태로 설정하고 상기 다수의 슬레이브에 대한 준비 신호(HREADY)를 준비 상태로 설정하여 출력하는 준비 신호 카운터(counter)를 포함하는 AMBA 인터페이스를 사용한 시스템의 장애 복구 장치를 제공한다.
본 발명에 따른 AMBA 인터페이스를 사용한 시스템의 장애 복구 장치에 있어서, 상기 준비 신호 다중화기는 상기 오동작하는 슬레이브에 대한 접속(Access)을 시도한 마스터에게 상기 오동작하는 슬레이브의 접속 상태를 에러로 리턴하는 것이 바람직하다.
또한 본 발명에 따른 AMBA 인터페이스를 사용한 시스템의 장애 복구 장치에 있어서, 상기 준비 신호 다중화기는 상기 주소 디코더와 상기 판독 데이터 다중화기와 상기 응답 신호 다중화기에 상기 오동작하는 슬레이브에 대한 정보를 전송하여 상기 오동작하는 슬레이브에 대한 이후 접속을 차단하는 것이 바람직하다.
또한 본 발명에 따른 AMBA 인터페이스를 사용한 시스템의 장애 복구 장치에 있어서, 상기 준비 신호 다중화기는 상기 오동작하는 슬레이브에 대한 인터럽트를 생성하여 상기 마스터에게 전송하여 상기 오동작하는 슬레이브에 대한 접속을 제한하는 것이 바람직하다.
또한 본 발명에 따른 AMBA 인터페이스를 사용한 시스템의 장애 복구 장치에 있어서, 레지스터 설정을 통하여 상기 오동작하는 슬레이브에 대한 주소 디코딩을 제한하는 디코더 마스크 레지스터를 더 포함하는 것이 바람직하다.
또한 본 발명은 다수의 마스터와 슬레이브를 구비하는 AMBA 인터페이스를 사용한 시스템의 장애 복구 방법으로서, 상기 슬레이브 중 어느 하나 이상에서 준비 신호(HREADY)의 대기 상태 지속 여부를 검사하는 단계와, 상기 준비 신호(HREADY)의 대기 상태가 미리 지정된 기준 시간보다 더 오래 지속 되는 경우 상기 대기 상태가 지속되는 슬레이브를 오동작으로 설정하는 단계와, 상기 오동작하는 슬레이브에 대한 응답 신호를 에러 상태로 설정하는 단계와, 상기 오동작하는 슬레이브를 제외한 상기 다수의 슬레이브에 대해서 준비 신호(HREADY)를 준비 상태로 설정하여 출력하는 단계를 포함하는 AMBA 인터페이스를 사용한 시스템의 장애 복구 방법을 제공한다.
본 발명에 따른 AMBA 인터페이스를 사용한 시스템의 장애 복구 방법에 있어서, 상기 오동작하는 슬레이브에 대한 접속(Access)을 시도한 마스터에게 상기 오동작하는 슬레이브의 접속 상태를 에러로 리턴하는 단계를 더 포함할 수 있다.
또한 본 발명에 따른 AMBA 인터페이스를 사용한 시스템의 장애 복구 방법에 있어서, 상기 오동작하는 슬레이브에 대한 이후 접속을 차단하는 단계를 더 포함할 수 있다.
또한 본 발명에 따른 AMBA 인터페이스를 사용한 시스템의 장애 복구 방법에 있어서, 상기 오동작하는 슬레이브에 대한 인터럽트를 생성하여 상기 마스터에게 전송하여 상기 오동작하는 슬레이브에 대한 접속을 제한하는 단계를 더 포함할 수 있다.
또한 본 발명에 따른 AMBA 인터페이스를 사용한 시스템의 장애 복구 방법에 있어서, 레지스터 설정을 통하여 상기 오동작하는 슬레이브에 대한 주소 디코딩을 제한하는 단계를 더 포함할 수 있다.
이하, 본 발명의 AMBA 인터페이스를 사용한 시스템의 장애 복구 장치 및 복구 방법을 첨부된 도면을 참조로 하여 보다 구체적으로 설명한다.
도 4는 본 발명에 따른 AMBA 인터페이스를 사용한 시스템의 장애 복구 장치의 제1 실시예의 구성도이다.
도시되듯이 본 발명의 제1 실시예에 따른 AMBA 인터페이스를 사용한 시스템의 장애 복구 장치는, 주소 디코더(310)와, 판독 데이터(HRDATA) 다중화기(320)와, 응답 신호(HRESP) 다중화기(330)와, 준비 신호(HREADY) 카운터(340)를 포함한다.
주소 디코더(310)는 주소 신호, 즉 HADDR[31:0] 신호를 기초로 슬레이브의 선택을 위한 주소를 디코딩한다.
판독 데이터(HRDATA) 다중화기(320)는 각 슬레이브로부터 전달되는 판독 데이터(HRDATA)를 다중화하여 마스터에게 전달한다.
응답 신호(HRESP) 다중화기(330)는 각 슬레이브로부터 전달되는 요청한 작업에 대한 성공, 실패, 대기 상태에 대한 정보, 즉 응답 신호(HRESP)를 다중화하여 마스터에게 전달한다.
준비 신호(HREADY) 카운터(340)는 오동작하는 슬레이브로부터 전달되는 준비 신호(HREADY)를 카운트하여 해당 슬레이브의 준비 신호(HREADY)가 비정상적으로 지속되는 경우 즉 미리 설정한 기준 시간보다 더 지속되는 경우 해당 슬레이브에 대한 응답 신호(HRESP)를 에러 상태로 설정하며, 이후 해당 슬레이브에 대한 접속(Access)을 시도한 마스터에게 슬레이브 접속 상태를 에러로 리턴한다. 준비 신호(HREADY) 카운터(340)는 준비 신호 다중화기(도시되지 않음)와 함께 또는 별도로 배치될 수 있다.
이러한 준비 신호(HREADY) 카운터(340)의 신호는 주소 디코더(310)와, 판독 데이터(HRDATA) 다중화기(320)와, 응답 신호(HRESP) 다중화기(330) 각각에 전달되어 오동작하는 슬레이브에 대한 접속을 차단한다.
또한 오동작하는 슬레이브를 제외한 다른 슬레이브에 대해서는 준비 신호(HREADY)를 정상, 즉 준비 상태인 "1"로 설정하며, 이를 통하여 마스터가 정상적으로 동작하는 슬레이브를 접속할 수 있도록 구성한다.
즉 준비 신호(HREADY) 카운터(340)는 오동작하는 슬레이브를 AMBA 인터페이스 시스템에서 제외하여 AMBA 인터페이스 시스템이 정상적인 동작을 수행할 수 있도록 제어한다.
또한 준비 신호(HREADY) 카운터(340)는 인터럽트를 생성하여 마스터에게 오동작하는 슬레이브를 사용하지 않도록 통보할 수 있다.
도 5는 본 발명에 따른 AMBA 인터페이스를 사용한 시스템의 장애 복구 장치의 제2 실시예이다.
도시되듯이 본 발명의 제2 실시예에 따른 AMBA 인터페이스를 사용한 시스템 의 장애 복구 장치는, 디코더 마스크 레지스터(350)를 더 포함한다.
디코더 마스크 레지스터(350)는 AMBA 인터페이스나 GPIO를 통하여 설정될 수 있으며, 도 4를 참조로 설명된 준비 신호(HREADY) 카운터(340)를 통하여 접속이 제한되는 슬레이브에 대해서 접속을 금지하기 위하여 주소 다중화기(240a) 이후에 배치된다. 디코더 마스크 레지스터(350)는 도시되듯이 AMBA 인터페이스 또는 GPIO로부터 전달되는 신호를 기초로 마스킹을 수행하며, 응답 신호(HRESP) 다중화기(330) 또는 준비 신호 다중화기(345)의 출력 데이터와 논리 연산(355, 360)을 수행하여 응답 신호(HRESP) 또는 준비 신호((HREADY)를 생성한다.
도 6은 본 발명에 따른 AMBA 인터페이스를 사용한 시스템의 장애 복구 방법의 흐름도이다.
우선 다수의 마스터와 슬레이브를 구비하는 AMBA 인터페이스에서 다수의 슬레이브 중 어느 하나 이상에서 준비 신호(HREADY)의 대기 상태 지속 여부를 검사한다(S110). 즉 다수의 슬레이브 중 어느 하나 이상에서 오동작이나 오류 등으로 인하여 슬레이브가 대기 상태로 지속되는지 여부를 검사하는 것이다.
이후 준비 신호(HREADY)의 대기 상태가 미리 지정된 기준 시간보다 더 오래 지속되면, 이러한 대기 상태가 지속되는 슬레이브를 오동작하는 슬레이브로 설정한다(S120). 즉 준비 신호(HREADY)가 대기 상태, 즉 '0'으로 고정되면 해당 슬레이브를 마스터에서 접속하는 순간부터 AMBA 인터페이스 시스템의 동작은 정지되므로, 해당 슬레이브를 오동작으로 설정하여 이후의 접속을 제한하는 것이다.
이와 더불어, 오동작하는 슬레이브에 대한 응답 신호(HRESP)를 에러 상태로 설정한다(S130).
또한 오동작하는 슬레이브를 제외한 다수의 슬레이브에 대해서는 준비 신호(HREADY)를 준비 상태로 설정하여 다수의 마스터에서 동작을 수행하기 위해서 접속(access)이 가능하도록 한다(S140).
이 경우, 오동작하는 슬레이브에 대한 접속(Access)을 시도한 마스터에게 오동작하는 슬레이브의 접속 상태를 에러로 리턴하여 해당 슬레이브가 오동작하는 것을 알릴 수 있다.
또한 오동작하는 슬레이브에 대한 이후 접속을 차단하기 위해서 해당 슬레이브에 대한 정보를 AMBA 인터페이스를 사용한 시스템에게 전송한다.
예컨대 오동작하는 슬레이브에 대한 인터럽트를 생성하여 다수의 마스터에게 전송하여 오동작하는 슬레이브에 대한 접속을 제한할 수 있다.
또한 레지스터 설정을 통하여 오동작하는 슬레이브에 대한 주소 디코딩을 제한하도록 구성할 수도 있다.
본 발명은 비정상적인 오동작을 하여 시스템을 동작 정지시킨 슬레이브가 발생할 경우, 시스템을 정지시킨 요인이 준비 신호(HREADY)가 '0'으로 고정된 경우에 대한 시스템 복구에 관한 것으로서, 특히 AMBA 인터페이스 표준을 수정하지 않고서도 오동작이 지속되는 슬레이브를 제외한 새로운 AMBA 인터페이스 시스템을 구성할 수 있다.
비록 본 발명이 구성이 구체적으로 설명되었지만 이는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 보호 범위가 이들에 의해 제한되는 것은 아니며, 본 발명의 보호 범위는 청구범위의 기재를 통하여 정하여진다.
이상 설명한 바와 같이, 본 발명에 따르면 ARM 프로세서를 사용하는 시스템에 적용되는 AMBA 인터페이스에서 하나 이상의 주변 장치가 고장 또는 오동작으로 인하여 중단될 경우 모든 시스템이 동작하지 않는 상태에서 대기하는 단점을 개선하여 고장나거나 또는 정상 동작이 불가능한 주변 장치를 AMBA 인터페이스에서 제외하고 나머지 주변장치들로만 AMBA 인터페이스를 구성하여 동작가능한 시스템으로 전환하여 AMBA 인터페이스를 사용한 시스템의 오동작 가능성을 배제하고 시스템의 대한 신뢰성 및 안정성을 높일 수 있다.

Claims (10)

  1. 다수의 마스터와 슬레이브를 구비하는 AMBA 인터페이스를 사용한 시스템의 장애 복구 장치로서,
    주소 신호를 기초로 슬레이브의 선택을 위한 주소를 디코딩하는 주소 디코더와,
    각 슬레이브로부터 전달되는 판독 데이터(HRDATA)를 다중화하여 마스터에게 전달하는 판독 데이터 다중화기와,
    각 슬레이브로부터 전달되는 응답 신호(HRESP)를 다중화하여 마스터에게 전달하는 응답 신호(HRESP) 다중화기와,
    상기 슬레이브 중에서 오동작하는 슬레이브로부터 전달되는 준비 신호(HREADY)의 대기 상태를 카운트하여 상기 오동작하는 슬레이브의 준비 신호(HREADY) 대기 상태가 미리 설정한 기준 시간보다 더 지속되는 경우 상기 오동작하는 슬레이브에 대한 응답 신호(HRESP)를 에러 상태로 설정하고 상기 다수의 슬레이브에 대한 준비 신호(HREADY)를 준비 상태로 설정하여 출력하는 준비 신호 카운터(counter)
    를 포함하는 AMBA 인터페이스를 사용한 시스템의 장애 복구 장치.
  2. 제1항에 있어서,
    상기 준비 신호 다중화기는 상기 오동작하는 슬레이브에 대한 접속(Access) 을 시도한 마스터에게 상기 오동작하는 슬레이브의 접속 상태를 에러로 리턴하는 것인 AMBA 인터페이스를 사용한 시스템의 장애 복구 장치.
  3. 제1항에 있어서,
    상기 준비 신호 다중화기는 상기 주소 디코더와 상기 판독 데이터 다중화기와 상기 응답 신호 다중화기에 상기 오동작하는 슬레이브에 대한 정보를 전송하여 상기 오동작하는 슬레이브에 대한 이후 접속을 차단하는 것인 AMBA 인터페이스를 사용한 시스템의 장애 복구 장치.
  4. 제1항에 있어서,
    상기 준비 신호 다중화기는 상기 오동작하는 슬레이브에 대한 인터럽트를 생성하여 상기 마스터에게 전송하여 상기 오동작하는 슬레이브에 대한 접속을 제한하는 것인 AMBA 인터페이스를 사용한 시스템의 장애 복구 장치.
  5. 제1항에 있어서,
    레지스터 설정을 통하여 상기 오동작하는 슬레이브에 대한 주소 디코딩을 제한하는 디코더 마스크 레지스터를 더 포함하는 AMBA 인터페이스를 사용한 시스템의 장애 복구 장치.
  6. 다수의 마스터와 슬레이브를 구비하는 AMBA 인터페이스를 사용한 시스템의 장애 복구 방법으로서,
    상기 슬레이브 중 어느 하나 이상에서 준비 신호(HREADY)의 대기 상태 지속 여부를 검사하는 단계와,
    상기 준비 신호(HREADY)의 대기 상태가 미리 지정된 기준 시간보다 더 오래 지속 되는 경우 상기 대기 상태가 지속되는 슬레이브를 오동작으로 설정하는 단계와,
    상기 오동작하는 슬레이브에 대한 응답 신호를 에러 상태로 설정하는 단계와,
    상기 오동작하는 슬레이브를 제외한 상기 다수의 슬레이브에 대해서 준비 신호(HREADY)를 준비 상태로 설정하여 출력하는 단계
    를 포함하는 AMBA 인터페이스를 사용한 시스템의 장애 복구 방법.
  7. 제6항에 있어서,
    상기 오동작하는 슬레이브에 대한 접속(Access)을 시도한 마스터에게 상기 오동작하는 슬레이브의 접속 상태를 에러로 리턴하는 단계를 더 포함하는 것인 AMBA 인터페이스를 사용한 시스템의 장애 복구 방법.
  8. 제6항에 있어서,
    상기 오동작하는 슬레이브에 대한 이후 접속을 차단하는 단계를 더 포함하는 것인 AMBA 인터페이스를 사용한 시스템의 장애 복구 방법.
  9. 제8항에 있어서,
    상기 오동작하는 슬레이브에 대한 인터럽트를 생성하여 상기 마스터에게 전송하여 상기 오동작하는 슬레이브에 대한 접속을 제한하는 단계를 더 포함하는 것인 AMBA 인터페이스를 사용한 시스템의 장애 복구 방법.
  10. 제6항에 있어서,
    레지스터 설정을 통하여 상기 오동작하는 슬레이브에 대한 주소 디코딩을 제한하는 단계를 더 포함하는 것인 AMBA 인터페이스를 사용한 시스템의 장애 복구 방법.
KR1020050129783A 2005-12-26 2005-12-26 Ａｍｂａ 인터페이스를 사용한 시스템의 장애 복구 장치 및복구 방법 KR100731982B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050129783A KR100731982B1 (ko) 2005-12-26 2005-12-26 Ａｍｂａ 인터페이스를 사용한 시스템의 장애 복구 장치 및복구 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050129783A KR100731982B1 (ko) 2005-12-26 2005-12-26 Ａｍｂａ 인터페이스를 사용한 시스템의 장애 복구 장치 및복구 방법

Publications (1)

Publication Number Publication Date
KR100731982B1 true KR100731982B1 (ko) 2007-06-25

Family

ID=38373323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050129783A KR100731982B1 (ko) 2005-12-26 2005-12-26 Ａｍｂａ 인터페이스를 사용한 시스템의 장애 복구 장치 및복구 방법

Country Status (1)

Country Link
KR (1) KR100731982B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060004946A (ko) * 2003-04-17 2006-01-16 에이알엠 리미티드 집적 회로 내에서의 진단 데이터 수집 장치 및 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060004946A (ko) * 2003-04-17 2006-01-16 에이알엠 리미티드 집적 회로 내에서의 진단 데이터 수집 장치 및 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
10-2006-0004946

Similar Documents

Publication Publication Date Title
US7536584B2 (en) Fault-isolating SAS expander
EP2052326B1 (en) Fault-isolating sas expander
JP3669558B2 (ja) データ処理装置とデータユニットを持つコンピュータシステム
US8238255B2 (en) Recovering from failures without impact on data traffic in a shared bus architecture
US20060161714A1 (en) Method and apparatus for monitoring number of lanes between controller and PCI Express device
US7747809B2 (en) Managing PCI express devices during recovery operations
US5819027A (en) Bus patcher
US20110320706A1 (en) Storage apparatus and method for controlling the same
EP3168752B1 (en) Chipset and server system using the same
US8700835B2 (en) Computer system and abnormality detection circuit
CN108132910B (zh) 系统互连以及具有系统互连的片上系统
EP1076853B1 (en) Controlling a bus with multiple system hosts
JP6098778B2 (ja) 冗長化システム、冗長化方法、冗長化システムの可用性向上方法、及びプログラム
US6098143A (en) Remote server management device
US20080307148A1 (en) System and Method for Improved Bus Communication
CN112000501A (zh) 一种多节点分区服务器访问i2c设备的管理系统
EP0836141B1 (en) A fault-tolerant bus system
JP3329986B2 (ja) マルチプロセッサシステム
KR100731982B1 (ko) Ａｍｂａ 인터페이스를 사용한 시스템의 장애 복구 장치 및복구 방법
JP2008176477A (ja) 計算機システム
CN112799991B (zh) Pcie交换芯片
US20060117226A1 (en) Data communication system and data communication method
US6938113B2 (en) Apparatus for flushing slave transactions from resetting masters of a data bus
CN113900864B (zh) 一种数据读写装置及方法
CN113961502B (zh) 一种交换机接口管理系统和方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 10