KR100731260B1 - Tracker for Mobile Broadcasting Receiver - Google Patents
Tracker for Mobile Broadcasting Receiver Download PDFInfo
- Publication number
- KR100731260B1 KR100731260B1 KR1020050018645A KR20050018645A KR100731260B1 KR 100731260 B1 KR100731260 B1 KR 100731260B1 KR 1020050018645 A KR1020050018645 A KR 1020050018645A KR 20050018645 A KR20050018645 A KR 20050018645A KR 100731260 B1 KR100731260 B1 KR 100731260B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- digital
- data
- resampler
- digital resampler
- Prior art date
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
- B65D5/00—Rigid or semi-rigid containers of polygonal cross-section, e.g. boxes, cartons or trays, formed by folding or erecting one or more blanks made of paper
- B65D5/36—Rigid or semi-rigid containers of polygonal cross-section, e.g. boxes, cartons or trays, formed by folding or erecting one or more blanks made of paper specially constructed to allow collapsing and re-erecting without disengagement of side or bottom connections
- B65D5/3607—Rigid or semi-rigid containers of polygonal cross-section, e.g. boxes, cartons or trays, formed by folding or erecting one or more blanks made of paper specially constructed to allow collapsing and re-erecting without disengagement of side or bottom connections formed by folding or erecting a single blank
- B65D5/3635—Rigid or semi-rigid containers of polygonal cross-section, e.g. boxes, cartons or trays, formed by folding or erecting one or more blanks made of paper specially constructed to allow collapsing and re-erecting without disengagement of side or bottom connections formed by folding or erecting a single blank by folding-up portions connected to a central panel from all sides to form a container body
- B65D5/3642—Rigid or semi-rigid containers of polygonal cross-section, e.g. boxes, cartons or trays, formed by folding or erecting one or more blanks made of paper specially constructed to allow collapsing and re-erecting without disengagement of side or bottom connections formed by folding or erecting a single blank by folding-up portions connected to a central panel from all sides to form a container body the secured corners presenting diagonal, bissecting or similar folding lines, the central panel presenting no folding line
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
본 발명은 완전한 디지털 형태를 위한 이동형 방송 수신기에서의 트래커에 관한 것으로, 본 발명에 따른 이동형 방송 수신기에서의 트래커는, 디지털화된 수신 신호를 동기화하는 이동형 방송 수신기에서의 트래커의 일 예는, 상기 디지털 신호를 선 신호 처리하는 제 1 디지털 리샘플러; 상기 제 1 디지털 리샘플러의 출력 신호와 NCO의 출력 신호를 후 신호 처리하는 제 2 디지털 리샘플러를 포함하여 상기 디지털 신호를 보상하는 디지털 리샘플러; 상기 보상된 디지털 신호로부터 PN 코드의 상관 특성을 이용하여 타이밍 에러를 추정하는 DLL; 상기 추정한 타이밍 에러 신호를 수신하여 누적 보정하는 루프 필터; 및 상기 누적 보정된 타이밍 에러 신호에 해당하는 보간위치 정보값을 생성하는 NCO를 포함하는 것을 특징으로 한다.The present invention relates to a tracker in a mobile broadcast receiver for a fully digital form, wherein the tracker in a mobile broadcast receiver according to the present invention is an example of a tracker in a mobile broadcast receiver for synchronizing a digitized received signal. A first digital resampler for pre-processing the signal; A digital resampler for compensating the digital signal, including a second digital resampler for post-signaling the output signal of the first digital resampler and the output signal of the NCO; A DLL for estimating timing error using the correlation characteristic of the PN code from the compensated digital signal; A loop filter for receiving and accumulating the estimated timing error signal; And an NCO generating an interpolation position information value corresponding to the cumulatively corrected timing error signal.
따라서, 본 발명에 의하면, 종래의 트래커 시스템에서 사용하던 Selector를 제거하고 디지털 리샘플러를 채택함으로써 훨씬 더 정교한 페이저 오프셋 보정뿐만 아니라 주파수 오프셋의 보정이 가능하다.Therefore, according to the present invention, by eliminating the selector used in the conventional tracker system and adopting the digital resampler, not only much more accurate pager offset correction but also correction of the frequency offset is possible.
트래커, 디지털 리샘플러, 오프셋, 매스킹, 칩 오프Tracker, Digital Resampler, Offset, Masking, Chip Off
Description
도 1은 종래 DLL을 채용한 이동형 방송 수신기의 트래커(Tracker)를 설명하기 위한 도면1 is a view for explaining a tracker (tracker) of a mobile broadcast receiver employing a conventional DLL.
도 2는 본 발명에 따른 이동형 방송 수신기에서의 트래커의 제 1 실시예를 설명하기 위한 도면2 is a view for explaining a first embodiment of a tracker in the mobile broadcast receiver according to the present invention.
도 3은 일반적인 디지털 리샘플러의 동작을 설명하기 위한 도면3 is a diagram for explaining an operation of a general digital resampler.
도 4는 패로우 필터 구조(Farrow filter structure)를 적용한 디지털 리샘플러를 설명하기 위한 도면FIG. 4 is a diagram for explaining a digital resampler to which a narrow filter structure is applied.
도 5는 음의 프랙셔널 딜레이(Negative Fractional Delay)를 적용한 경우의 디지털 리샘플러 동작 원리를 설명하기 위한 도면FIG. 5 is a diagram for explaining the principle of operation of a digital resampler when a negative fractional delay is applied. FIG.
도 6은 본 발명에 따른 디지털 리샘플러를 설명하기 위한 도면6 is a view for explaining a digital resampler according to the present invention.
도 7은 도 2의 DLL을 설명하기 위한 도면7 is a view for explaining the DLL of FIG.
도 8은 도 7의 데이터 정렬기를 설명하기 위한 도면FIG. 8 is a diagram for describing the data sorter of FIG. 7. FIG.
도 9는 양(Positive)의 타이밍 주파수 오프셋이 있는 경우를 설명하기 위한 도면9 is a diagram for explaining a case where a positive timing frequency offset exists.
도 10은 매스킹 출력(Masking output)이 있을 경우의 PN 시퀀스 동기와 Integrate & Dump를 설명하기 위한 도면FIG. 10 is a diagram for explaining PN sequence synchronization and Integrate & Dump when there is a masking output. FIG.
도 11은 음의 타이밍 주파수 오프셋이 있는 경우의 동작을 설명하기 위한 도면11 is a diagram for explaining an operation when there is a negative timing frequency offset.
도 12는 칩 오프 출력(Chip Off output)이 있을 경우의 PN 시퀀스 동기와 Integrate & Dump를 설명하기 위한 도면12 is a diagram for explaining PN sequence synchronization and integral & dump when there is a chip off output.
*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
100 : 디지털 리샘플러 110 : 디지털 리샘플러 파트 A100: digital resampler 110: digital resampler part A
120 : 디지털 리샘플러 파트 B 130 : DLL120: digital resampler part B 130: DLL
140 : 루프 필터 150 : NCO140: loop filter 150: NCO
200 : 데이터 정렬기 210 : PN 역확산기200: data sorter 210: PN despreader
220 : Integration & Dump부 230 : 곱셈기220: Integration & Dump Unit 230: Multiplier
240 : 뺄셈기 240: subtractor
420 : Polynomial Filter Output Selector420: Polynomial Filter Output Selector
430 : Negative Fractional Delay Conversion430: Negative Fractional Delay Conversion
본 발명은 디지털 멀티미디어 방송 수신기(digital multimedia broadcasting receiver)에서의 트래커(tracker)에 관한 것으로, 디지털 리샘플러(resampler)를 가지는 새로운 구조의 이동형 방송 수신기에서의 트래커에 관한 것이다.The present invention relates to a tracker in a digital multimedia broadcasting receiver and to a tracker in a mobile broadcast receiver having a new structure having a digital resampler.
디지털 멀티미디어 방송(digital multimedia broadcasting)는 크게 지상파 디지털 멀티미디어 방송과 위성 디지털 멀티미디어 방송으로 나눌 수 있다. 지상파 디지털 멀티미디어 방송은 OFDM(orthogonal frequency division modulation)을 기반으로 하여 이동 중에 오디오 및 비디오 서비스를 제공하며, 위성 디지털 멀티미디어 방송은 CDM(code division modulation)을 기반으로 하여 위성체와 이를 보완하는 지상의 갭필러를 이용하여 이동 중에 오디오 및 비디오 서비스를 가능하게 하는 것이다Digital multimedia broadcasting can be classified into terrestrial digital multimedia broadcasting and satellite digital multimedia broadcasting. Terrestrial digital multimedia broadcasting provides audio and video services on the move based on orthogonal frequency division modulation (OFDM), and satellite digital multimedia broadcasting is based on code division modulation (CDM) to provide satellite and complementary ground gap fillers. To enable audio and video services on the go.
위성 디지털 멀티미디어 방송 수신기에서는 안테나로 입력된 수신 신호는 튜너를 거쳐 기저 대역(baseband)으로 변환되며, 자동 이득 제어기(automatic gain controller)는 A/D(analog/digital)로 입력되는 신호의 크기를 일정하게 유지시키기 위하여, 수신된 신호의 전력(power)을 측정하여 계산된 이득 값을 곱해주고, 상기 ADC는 상기 AGC에 의해 크기가 비교적 일정해진 신호를 표본화(sampling)하여 아날로그 신호를 디지털 신호로 변환시켜준다. CDM 전송방식에서 신호를 복조하기 위해서는 신호의 확산에 사용된 의사 잡음 시퀀스(Pseudo-Noise Sequence)의 포착이 우선되어야 하는데, 이 과정은 신호의 포착(Acquisition)과 추적(Tracking)의 두 단계로 이루어진다.In a satellite digital multimedia broadcasting receiver, a received signal input to an antenna is converted into a baseband through a tuner, and an automatic gain controller has a constant magnitude of the signal input to A / D (analog / digital). In order to maintain the power, the power of the received signal is measured and multiplied by the calculated gain value, and the ADC samples the signal having a relatively constant magnitude by the AGC and converts the analog signal into a digital signal. Let it be. In order to demodulate a signal in the CDM transmission scheme, the acquisition of a pseudo-noise sequence used for signal spreading should be prioritized. This process consists of two stages: signal acquisition and tracking. .
상기 의사 잡음 시퀀스의 구분 단위를 칩(chip)이라 하는데, 포착이란 수신기에서 신호동기를 ±1/2칩 이내로 확보하는 과정이며, 서처(Searcher)에서 수행된다. 신호 추적은 이렇게 찾은 신호의 동기를 미세하게 맞추는 것을 말하며 트래커(Tracker)에서 수행된다. 이렇게 해서 동기를 맞춘 신호는 수신기에서 생성한 의사잡음 시퀀스를 곱함으로써 역확산시키고, CDM 채널을 구분하는데 사용된 WALSH 코드를 곱함으로써 원하는 CDM 채널의 심볼을 추출한다. The division unit of the pseudo noise sequence is called a chip, and the acquisition is a process of securing signal synchronization within ± 1/2 chips at a receiver, and is performed by a searcher. Signal tracking is a fine tuning of the signal found and is performed in the tracker. In this way, the synchronized signal is despread by multiplying the pseudonoise sequence generated by the receiver, and the symbol of the desired CDM channel is extracted by multiplying the WALSH code used to distinguish the CDM channels.
상기 과정은 서처(searcher)가 찾아준 모든 다중 경로에서 수행되며, 각각을 핑거(finger)라 부른다. The process is performed in all the multiple paths found by the searcher, each of which is called a finger.
도 1은 종래 DLL을 채용한 이동형 방송 수신기의 트래커(Tracker)를 설명하기 위한 도면이다.1 is a view for explaining a tracker (tracker) of a mobile broadcast receiver employing a conventional DLL.
도 1에서 종래의 트래커는 아날로그 부분(10)인 ADC(11)와 VCXO(13)으로 구성되며, 디지털 부분(20)은 Selector(21), DLL(23), SRG(25), 역확산기(27), Loop Filter(29), DAC(31)을 포함하여 구성된다.In FIG. 1, the conventional tracker is composed of an
먼저 VCXO(Voltage Controlled Crystal Oscillator)(13)에서 발생한 칩 레이트(Chip Rate)보다 정수배 높은 주파수의 클럭(Clock)을 입력받아 상기 ADC(11)에서 입력 아날로그 신호를 오버 샘플링(Oversampling)한다.First, a clock of a frequency higher than an integer multiple of a chip rate generated by a voltage controlled crystal oscillator (VCXO) 13 is input, and the
상기 VCXO(13)에서 발생되고 상기 ADC(11)에서 오버 샘플된 데이터(Oversampled data)는 상기 Selector(21)에 입력되어 뽑기(Decimation)가 된다. 예를 들어 입력 신호가 8배 Oversampling됐으면 상기 Selector는 8개의 입력 신호 마다 하나를 골라낸다. 이때 상기 Selector(21)는 상기 DLL(Delayed Locked Loop, 이하 'DLL' 이라 한다.)(23)에서 만들어져 상기 Loop Filter(29)를 통과한 타이밍 에러(Timing Error) 신호를 기준으로 동작을 한다. Oversampled data generated by the
상기 Selector(21)는 Decimation을 수행하면서 정위치의 칩 레이트 데이터(Chip rate data)뿐만 아니라 그보다 1/2칩 빠른 데이터와 1/2칩 느린 데이터를 같이 출력한다. 이때 정위치에서 출력된 칩 데이터를 메인 패스 데이터(main path data)라고 하고, 1/2칩 빠른 위치에서 출력된 데이터를 이른 패스 데이터(early path data), 1/2칩 느린 위치에서 출력된 데이터를 늦은 패스 데이터(late path data)라고 본 발명에서는 정의한다. The
또한 SRG(25)는 코드 발생기로 상기 SRG(25)에서 발생한 신호를 상기 DLL(23)과 역확산기(Despreader)(27)로 출력한다.In addition, the SRG 25 outputs a signal generated from the
상기 Selector(21)에서 출력된 이른 패스 데이터(early path data)와 늦은 패스 데이터(late path data)는 상기 DLL(23)로 입력되어 타이밍 에러 신호(Timing Error Signal)를 만들어 내고, 또한 상기 Selector(21)에서 출력된 메인 패스 데이터(main path data)는 상기 역확산기(Despreader)(27)에 입력되어 역확산(despreading)된 신호를 출력한다. Early path data and late path data output from the
또한 상기 Selector(21)에서 출력되어 상기 DLL(23)로 입력된 이른 패스 데이터(early path data)와 늦은 패스 데이터(late path data)는 타이밍 에러 신호를 만들어 내고, 상기 타이밍 에러 신호가 Loop Filter(29)에서 필터링되고, DAC(Digital-Analog Converter)(31)에서 아날로그 신호로 바뀐 신호가 출력하여 타이밍 주파수 오프셋(Timing Frequency Offset) 성분은 상기 VCXO(12)로 입력되어 ADC(Analog-Digital Converter)(11)의 클럭 속도를 조절하고 상기 ADC(11)에서 주파수 보정을 한다.In addition, early path data and late path data output from the
상기 Loop Filter(29)에서 출력된 타이밍 페이저 오프셋(Timing Phase Offset) 성분은 상기 Selector(21)로 입력되어 가장 적절한 페이저(Phase)에 해당하는 데이터를 골라내는 페이저 보상을 하게 된다. 즉 종래의 트래커는 주파수 보상과 페이저 보상하는 부분이 다르다.The timing phase offset component output from the
상기와 같은 방식으로 폐루프가 형성됨으로 인해 트래커에서 트래킹(Tracking)이 이뤄지게 되는 것이다.As the closed loop is formed in the above manner, tracking is performed in the tracker.
그러나, 상술한 종래의 디지털 멀티미디어 방송 수신기에서의 트래커는 다음과 같은 문제점이 있었다.However, the tracker in the conventional digital multimedia broadcasting receiver described above has the following problems.
첫째, 종래의 트래커(Tracker)는 아날로그 VCXO의 존재로 인해 완전한 디지털 시스템이 아니어서 Loop filter를 통과한 타이밍 주파수 오프셋 신호를 디지털-아날로그 변환 해야할 필요가 생겼다.First, the conventional tracker is not a complete digital system due to the presence of the analog VCXO, so it is necessary to digitally-analog convert the timing frequency offset signal passed through the loop filter.
둘째, 트래커에서 Selector를 동작시키기 위해 높은 정수배로 오버 샘플링(Oversampling)을 수행해야 하므로 전력 소모가 커졌다.Second, power consumption is increased because oversampling must be performed by a high integer multiple to operate the selector in the tracker.
셋째, 모든 부품마다 동일한 성능을 보장할 수 없는 아날로그 VCXO의 존재 때문에 수신기의 대량 양산 시 일정한 수신 성능을 유지 하기가 어려웠다.Third, because of the existence of analog VCXO that cannot guarantee the same performance in every component, it was difficult to maintain a constant reception performance in mass production of the receiver.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 완전한 디지털 트래커를 제공하고자 한다. 또한, 본 발명은 디지털 리샘플러(digital resampler)를 적용함으로써 ADC의 동작 속도를 칩 레이트(chip rate)의 2배로 유지시켜 수신 칩의 전력 소모를 줄이는 트래커를 제공하고자 한다.The present invention is to solve the above problems, to provide a complete digital tracker. In addition, the present invention is to provide a tracker to reduce the power consumption of the receiving chip by applying a digital resampler to maintain the operating speed of the ADC at twice the chip rate (chip rate).
삭제delete
상기 목적을 달성하기 위하여, 본 발명에 따라 구성한 디지털화된 수신 신호를 동기화하는 이동형 방송 수신기에서의 트래커(tracker)의 일 예는, 상기 디지털 신호를 선 신호 처리하는 제 1 디지털 리샘플러(digital resampler); 상기 제 1 디지털 리샘플러의 출력 신호와 NCO(numerical contorlled oscillator)의 출력 신호를 후 신호 처리하는 제 2 디지털 리샘플러를 포함하여 상기 디지털 신호를 보상하는 디지털 리샘플러; 상기 보상된 디지털 신호로부터 PN(pseudo noise) 코드의 상관 특성을 이용하여 타이밍 에러(timing error)를 추정하는 DLL(delayed locked loop); 상기 추정한 타이밍 에러 신호를 수신하여 누적 보정하는 루프 필터(loop filter); 및 상기 누적 보정된 타이밍 에러 신호에 해당하는 보간위치 정보값을 생성하는 NCO를 포함하는 것을 특징으로 한다.
이때, 상기 제 1 디지털 리샘플러는 입력된 데이터를 폴리노미얼 필터링(polynomial filtering)하는 폴리노미얼 필터부; 및 상기 필터링된 데이터를 지연하는 지연부를 포함할 수 있다.
그리고 상기 제 2 디지털 리샘플러는 상기 제 1 디지털 리샘플러에서 출력된 신호를 선택하는 선택부; 및 상기 NCO로부터 입력된 신호를 음의 부분 지연 변환하는 음의 부분 지연 변환부를 포함할 수 있다.
또한, 상기 DLL은 입력된 칩 데이터 신호의 정렬을 보정하여 재정렬하는 데이터 정렬기; 상기 재정렬된 신호를 수신하여 PN 역확산하는 PN 역확산기; 상기 역확산된 신호를 적분하고 덤프하여 심볼 데이터를 생성하는 Integration & Dump부; 상기 생성된 심볼 데이터의 이른 경로(early path)의 심볼 파워(symbol power)와 늦은 경로(late path)의 심볼 파워를 구하는 곱셈기; 및 상기 구해진 심볼 파워의 차를 이용하여 타이밍 에러를 구하는 뺄셈기를 포함할 수 있다.
그리고 상기 데이터 정렬기는 입력된 칩 데이터 신호를 메인 패스, 이른 패스와 늦은 패스로 정렬할 수 있다.
본 발명에 따라 구성한 해당 경로를 통해 수신되는 신호를 트래커에서 동기화 시킨 후 PN 역확산 및 WALSH 역확산을 통해 특정 채널의 CDM 심볼을 추출하는 핑거(finger)가 복수개 구성되어 있는 이동형 방송 수신기의 일 예는, 디지털 신호를 타이밍 에러에 해당하는 샘플링 주파수로 리샘플링하여 상기 디지털 신호를 보상하는 디지털 리샘플러를 포함하는 트래커를 구비하되, 상기 디지털 리샘플러는 각 핑거에서 공유하는 공유 디지털 리샘플러부와 각 핑거마다 각각 구성되는 개별 디지털 리샘플러부로 분리하는 것을 특징으로 한다.
이때, 상기 디지털 리샘플러는 패로우 필터 구조(farrow filter structure)를 가질 수 있다.
그리고 상기 공유 디지털 리샘플러부는 입력된 디지털 신호를 샘플링하여 상기 각 핑거의 개별 디지털 리샘플러부로 동일한 샘플링 데이터를 출력할 수 있다.
또한, 상기 개별 디지털 리샘플러부는 상기 핑거마다 다른 부분 지연 데이터를 수신할 수 있다.In order to achieve the above object, an example of a tracker in a mobile broadcast receiver for synchronizing a digitized received signal configured according to the present invention is a first digital resampler for pre-signaling the digital signal. ; A digital resampler for compensating the digital signal, including a second digital resampler that post-processes an output signal of the first digital resampler and an output signal of a numerical contorlled oscillator (NCO); A delayed locked loop (DLL) for estimating a timing error using a correlation characteristic of a pseudo noise (PN) code from the compensated digital signal; A loop filter configured to receive and estimate the estimated timing error signal; And an NCO generating an interpolation position information value corresponding to the cumulatively corrected timing error signal.
In this case, the first digital resampler may include a polynomial filter configured to perform polynomial filtering on the input data; And a delay unit for delaying the filtered data.
The second digital resampler may include a selector configured to select a signal output from the first digital resampler; And a negative partial delay converter configured to perform partial negative conversion of a signal input from the NCO.
The DLL may further include a data sorter for correcting and realigning an input chip data signal; A PN despreader that receives the rearranged signal and despreads the PN; An integration & dump unit for integrating and dumping the despread signal to generate symbol data; A multiplier for obtaining symbol power of an early path and a symbol power of a late path of the generated symbol data; And a subtractor that calculates a timing error using the obtained difference of symbol powers.
The data sorter may align the input chip data signal into a main pass, an early pass, and a late pass.
An example of a mobile broadcast receiver having a plurality of fingers configured to extract a CDM symbol of a specific channel through PN despreading and WALSH despreading after synchronizing a signal received through a corresponding path configured according to the present invention And a tracker including a digital resampler for resampling a digital signal at a sampling frequency corresponding to a timing error to compensate for the digital signal, wherein the digital resampler is a shared digital resampler unit and each finger shared by each finger. It is characterized by separating into separate digital resampler unit each configured.
In this case, the digital resampler may have a narrow filter structure.
The shared digital resampler unit may sample the input digital signal and output the same sampling data to the individual digital resampler unit of each finger.
In addition, the individual digital resampler unit may receive different partial delay data for each finger.
삭제delete
삭제delete
따라서, 본 발명에 의하면, 종래의 트래커 시스템에서 사용하던 Selector를 제거하고 디지털 리샘플러를 채택함으로써 훨씬 더 정교한 페이저 오프셋 보정뿐만 아니라 주파수 오프셋의 보정이 가능하고, 디지털 리샘플러를 사용함에도 불구하고 상기 디지털 리샘플러의 특정 부분을 모든 핑거가 공유함으로써 트래커의 크기에서도 획기적인 절감 효과가 있으며, 캐리어 주파수 오프셋(carrier frequency offset)과 타이밍 주파수 오프셋(timing frequency offset)을 분리해 수렴함으로 주파수 변환 형태 갭필러를 사용한 시스템에서도 수신 가능하고, 완전 디지털로 구성되어 있기 때문에 아날로그 부품의 성능에 따른 수신률의 저하가 발생하지 않아 대량 생산 시 일정한 수신 성능을 보장할 수 있으며, 칩 래이트보다 2배 높은 샘플링 주파수를 사용함으로 인해 전력 소모의 대부분을 차지하는 ADC 샘플링 레이트(sampling rate)를 낮춤으로서 이동 수신기의 전력모를 획기적으로 절감할 수 있게 되고, 마지막으로 디지털로 구현되어 단일 칩화가 용이하다.Therefore, according to the present invention, by eliminating the selector used in the conventional tracker system and adopting the digital resampler, not only a much finer pager offset correction but also a frequency offset correction is possible, and even though the digital resampler is used, All fingers share a specific part of the resampler, which greatly reduces the size of the tracker.The system uses a frequency-converted gap filler by separating and converging the carrier frequency offset and the timing frequency offset. Because it is possible to receive at all and is completely digital, the reception rate does not occur due to the performance of analog parts, which ensures a constant reception performance in mass production, and uses the sampling frequency twice as high as the chip plate. Power cow Most of being able to be occupied by an ADC reducing the sampling rate (sampling rate) to reduce significantly the power unknown mobile receiver, is finally implemented in a digital single-chip is easily upset.
이하 상기의 목적으로 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention that can be specifically realized for the above purpose.
도 2를 참조하여, 본 발명에 따른 이동형 방송 수신기에서의 트래커의 제 1 실시예를 설명하면 다음과 같다.Referring to FIG. 2, a first embodiment of a tracker in a mobile broadcast receiver according to the present invention will be described.
본 발명에서 제안한 구조는 도 2와 같이 디지털 리샘플러 파트 A(digital resampler part A)(110)와 디지털 리샘플러 파트 B(digital resampler part B)(120)로 구성된 디지털 리샘플러(100), DLL(130), 루프 필터(140), NCO(150)를 포함하여 구성된다.The structure proposed in the present invention is a
먼저 디지털 리샘플러(100)에 대해 설명하면, 본 발명에서 채택한 디지털 리샘플러는 디지털 QPSK(quadrature phase shift keying)나 VSB(vestigial side band) 수신시 사용되는 일반적은 디지털 리샘플러를 변형한 구조이다. First, the
도 3은 일반적인 디지털 리샘플러의 동작을 설명하기 위한 도면이다.3 is a diagram for describing an operation of a general digital resampler.
상기 디지털 리샘플러는 도 3에 나타난 것과 같이 일정한 주파수로 샘플링(sampling)된 입력 신호에서 송신 신호의 위치에 해당하는 데이터를 추출해 내는 일종의 필터(filter)이다.As shown in FIG. 3, the digital resampler is a kind of filter that extracts data corresponding to a position of a transmission signal from an input signal sampled at a constant frequency.
도 3의 상단 그림을 보면 x(1), x(2),..., x(n)이 수신 샘플링 주파수에 의해 샘플링된 디지털 데이터이다. 그러나 송신 샘플링 주파수와 수신 샘플링 주파수 사이의 오프셋(offset)과 위상 차이 때문에 정확한 송신 데이터를 추출해 내기 위해선 x(1),x(2),...,x(n)사이의 데이터들로부터 원하는 데이터인 y(1), y(2),..., y(n)을 얻어내야 한다. 3, x (1), x (2), ..., x (n) are digital data sampled by the reception sampling frequency. However, in order to extract the correct transmission data due to the offset and phase difference between the transmission sampling frequency and the reception sampling frequency, the desired data from the data between x (1), x (2), ..., x (n) We need to get y (1), y (2), ..., y (n).
상기 원하는 데이터를 구하는 일실시 예를 들어보면 수신된 데이터로 x(3)이 입력으로 들어왔지만 이 타이밍(timing)에서 송신된 데이터는 y(3)일 경우, 상기 x(3)으로부터 바람직하게 3/4 딜레이된 데이터를 얻어야 한다. 이때 3/4을 프랙셔널 딜레이(fractional delay)라고 하면서 u(3)라 표기한다. As an example of obtaining the desired data, if x (3) is input as the received data, but the data transmitted at this timing is y (3), preferably 3 We need to get the / 4 delayed data. In this case, 3/4 is called a fractional delay and is denoted as u (3).
그러므로 디지털 리샘플러(100)는 이전에 입력된 x(m),x(m-1),x(m-2)...과 u(m)과의 디지털 신호처리에 의해 실제 송신값과 가장 근사한 값인 y(m)을 출력하는 필터이다. 이때 y(1),y(2),...,y(n)을 구하는 데는 다양한 방법이 있지만 본 발명에서는 바람직하게 패로우 필터 구조를 적용한 폴리노미얼 FIR 인터폴레이터(polynomial FIR interpolator)를 사용하였다.Therefore, the
도 4는 패로우 필터 구조를 적용한 디지털 리샘플러를 설명하기 위한 도면이다.4 is a diagram illustrating a digital resampler to which a fellow filter structure is applied.
패로우 필터 구조는 설계자가 구성한 디지털 리샘플러의 폴리노미얼의 차수와 필터의 탭(tap) 수에 따라 구성이 조금씩 다르며, 공통적인 구성은 폴리노미얼 필터(polynomial filter)부(300)와 프랙셔널 딜레이 오퍼레이션(fractional delay operation)부(310)로 나뉘게 된다.Farrow filter structure varies slightly depending on the order of the polynomial of the digital resampler and the number of taps of the filter, and the common configuration is the
그러나 레이크(rake) 수신기에 이와 같은 디지털 리샘플러를 적용하려면 핑거마다 상기 디지털 리샘플러가 구비되어야 하므로 크기의 문제가 생긴다. 따라서, 본 발명에서는 상기 디지털 리샘플러를 상기 폴리노미얼 필터부(300)는 모든 핑거가 공유하고, 상기 프랙셔널 딜레이 오퍼레이션부(310)는 핑거마다 각각 가지고 있는 구조를 제안한다. However, in order to apply such a digital resampler to a rake receiver, the digital resampler must be provided for each finger, thereby causing a size problem. Accordingly, the present invention proposes a structure in which all the fingers of the
따라서 상기와 같이 구성될 경우 실제 각 핑거의 경우, 입력 샘플 데이터 (x(1), x(2), x(3),...,x(n))는 공통이지만 프랙셔널 딜레이(u(1), u(2), u(3),...,u(n))만 달라지는 것이므로 폴리노미얼 필터부부(300) 출력은 공통으로 사용하고 프랙셔널 딜레이 오퍼레이션부(310)만 핑거마다 각각 다르게 사용하기 때문에 디지털 시스템의 크기를 줄이고 전력 소모를 줄이는데 큰 기여를 하게 된다.Therefore, when configured as described above, for each finger, the input sample data (x (1), x (2), x (3), ..., x (n)) is common but the fractional delay u ( 1), only u (2), u (3), ..., u (n)) are different, so the output of the
도 5는 음의 프랙셔널 딜레이(negative fractional delay)를 적용한 경우의 디지털 리샘플러 동작 원리를 설명하기 위한 도면이다.FIG. 5 is a diagram for explaining the principle of operation of a digital resampler when a negative fractional delay is applied.
CDM 수신기 같은 경우에는 일반적으로 서쳐 부분(searcher part)이 모든 수신 시스템에 선행해서 동작해야 하므로 입력 신호의 디지털 샘플링 비(digital sampling rate)를 전송 신호의 정수배로 구성하여야 한다. In the case of a CDM receiver, since a searcher part generally needs to operate in advance of all receiving systems, the digital sampling rate of the input signal must be configured as an integer multiple of the transmission signal.
따라서 종래의 디지털 리샘플러와 다른 점이 양의 프랙셔널(positive fractional delay)만 존재하는 것이 아니라 샘플링 주파수 오프셋(sampling frequency offset)의 부호에 따라 음의 프랙셔널 딜레이도 존재하게 되는 경우가 생기게 된다. 그러나 종래의 디지털 리샘플러는 양의 프랙셔널 딜레이만을 보상할 수 있으므로 종래의 디지털 리샘플러를 변형시켜 음의 프랙셔널 딜레이에도 동작하게 한다.Therefore, a difference from the conventional digital resampler is that not only a positive fractional delay exists, but also a negative fractional delay may exist depending on the sign of a sampling frequency offset. However, the conventional digital resampler can only compensate for the positive fractional delay, thus modifying the conventional digital resampler to operate on the negative fractional delay.
도 5를 참조하여, 양의 프랙셔널 딜레이 뿐만 아니라 음의 프랙셔널 딜레이의 경우 디지털 리샘플러의 동작을 설명하면, x(1)에 적용될 프랙셔널 딜레이가 음수일 경우, 출력값 y(1)은 상기 x(1)의 1 샘플 이전 값인 x(0)에 양의 프랙셔널 딜레이 u'(1)을 적용하는 것과 같다. 이때 u(1)과 u'(1)사이의 관계는 다음과 같다. Referring to FIG. 5, the operation of the digital resampler in the case of a negative fractional delay as well as a positive fractional delay will be described. When the fractional delay to be applied to x (1) is negative, the output value y (1) is equal to the above. Equivalent to applying a positive fractional delay u '(1) to x (0), one sample prior to x (1). The relationship between u (1) and u '(1) is as follows.
즉 x(1)위치에서 복원해야 할 값인 y(1)과의 상대적인 거리가 음수(양의 방향과 반대임을 의미)임을 알 수 있다. 따라서 x(1)의 하나 이전 입력 데이터인 x(0)의 입장에서 y(1)을 보면 상대적인 거리가 양수임을 알 수 있다.That is, it can be seen that the relative distance from y (1), which is a value to be restored at the x (1) position, is negative (meaning opposite to the positive direction). Therefore, looking at y (1) from the position of x (0) which is one input data of x (1), it can be seen that the relative distance is positive.
상기 원리를 이용해서 현재 위치 x(1)에서 y(1)과의 상대적인 거리(fractional delay)인 u(1)이 양수이면 x(1)과 u(1)을 그대로 적용하고, u(1)이 음 수이면 x(1)이 아닌 x(0)와 상기 수학식 1의 u'(1)=1+u(n)를 이용하여 보간 값인 y(1)을 얻게 되는 것이다.Using this principle, if u (1), which is the fractional delay from the current position x (1) to y (1), is positive, then apply x (1) and u (1) as it is, and u (1) If the negative number is x (0) instead of x (1), u (1) = 1 + u (n) of
도 6은 본 발명에 따른 디지털 리샘플러를 설명하기 위한 도면이다.6 is a view for explaining a digital resampler according to the present invention.
상기 본 발명에 따른 디지털 리샘플러는 디지털 리샘플러 파트 A(400)와 디지털 리샘플러 파트 B(410)를 구비할 수 있다.The digital resampler according to the present invention may include a digital
그리고 상기 디지털 리샘플러 파트 B(410)의 폴리노미얼 필터 출력 선택부(polynomial filter output selector)(420)는 입력된 프랙셔널 딜레이의 양수, 음수 여부에 따라 x(1)을 사용할 것인지 x(0)를 사용할 것인지 판단하는 부이고, 음의 프랙셔널 딜레이 변환부(negative fractional delay conversion)(430)는 프랙셔널 딜레이 u(1)이 양수인지 음수인지를 판단하여 양수이면 u(1)을 내보내고 음수이면 u'(1)인 1+u(1)을 출력하는 부이다.In addition, the polynomial
상기 디지털 리샘플러 파트 A(400)는 레이크 수신기에서 하나만 있으면 되는 폴리노미얼 필터부이고 디지털 리샘플러 파트 B(410)는 핑거마다 각각 들어가야 하는 부이다. 여기서 디지털 리샘플러 크기의 대부분을 차지하는 폴리노미얼 필터부를 모든 핑거가 공유하므로 전체적인 시스템의 부피가 상당히 줄어들게 된다. The digital
관련하여, 입력된 프랙셔널 딜레이가 음수일 경우, 음의 프랙셔널 딜레이 변환부(430)에서 상기 수학식 1을 적용하여 양의 프랙셔널 딜레이로 바꾼 후, 폴리노미얼 필터 출력 선택부(420)에서 현재 폴리노미얼 필터의 출력이 아닌 한 샘플 과거의 출력에 u'(n)을 적용하여 최종적으로 음의 프랙셔널 딜레이를 구현하는 것이다.In relation to this, when the input fractional delay is negative, the negative
상기 도 2에서 디지털 리샘플러(100)에서 리샘플링된 신호는 DLL(130)로 입력되어 타이밍 에러 신호를 출력하고, 상기 DLL(130)에서 출력된 타이밍 에러 신호는 루프 필터(140)에 입력되어 필터링되고, 필터링된 타이밍 에러 신호를 입력받은 NCO(150)는 이에 상응하는 보간위치 정보값을 생성하여 상기 디지털 리샘플러 파트 B(120)로 출력한다.In FIG. 2, the signal resampled by the
도 7은 도 2의 DLL을 설명하기 위한 도면이다.FIG. 7 is a diagram for describing the DLL of FIG. 2.
상기 DLL(130)은 데이터 정렬기(data aligner)(200), PN 역확산기(PN despreader)(210,210-1,210-2), Integration&Dump부(220), 곱셈기(square)(230), 뺄셈기(adder)(240)를 포함하여 구성된다.The
상기 DLL(130) 입력 신호는 디지털 리샘플러(100)를 통과하여 칩 오프(chip off)나 매스킹(masking) 상황이 발생한 2x 칩 레이트(chip rate) (32.768Mhz)의 칩 데이터(chip data)이다.The
상기 데이터 정렬기(200)는 상기 2x 칩 레이트(32.768Mhz)의 칩 데이터를 1x 칩 레이트(16.384Mhz)로 다운 샘플링(down sampling)하는 과정에서 주 경로(main path)와 이른 경로, 늦은 경로 간의 정렬이 깨지게 되는데 이를 보정하여 재정렬하는 역할을 하게 된다. The data aligner 200 performs a process of down sampling the 2x chip rate (32.768Mhz) chip data to 1x chip rate (16.384Mhz) between a main path, an early path, and a late path. The alignment will be broken, which will correct and rearrange it.
이렇게 1x 칩 레이트로 주 경로, 이른 경로, 늦은 경로가 재정렬된 데이터는 1x 칩 레이트에 맞게 바뀌어진 칩 오프나 매스킹 신호에 따라 위상이 조정된 PN 코드(code)에 의해 역확산된다.This rearranged main path, early path, and late path at 1x chip rate is despread by a PN code whose phase is adjusted according to a chip off or masking signal adapted to the 1x chip rate.
이때 SRG(260)는 데이터 정렬기(200)로부터 1x 칩 레이트의 칩 오프 신호와 매스킹 신호를 받아들여 발생시키는 PN 코드의 위상을 바꾸는 역할을 한다.In this case, the
또한 PN 역확산기(210,210-1,210-2)는 상기 SRG(260)로부터 발생된 PN 코드와 상기 데이터 정렬기(200)의 출력 칩 데이터를 XOR 연산을 통해 역확산하게 된다.The PN despreaders 210, 210-1, and 210-2 despread the PN code generated from the
그리고 상기 Integration&Dump부(220)는 PN 코드가 벗겨진 칩 데이터를 코딩 게인(Coding Gain)(위성 디지털 멀티미디어 방송의 경우 64)에 해당하는 칩을 적분한 뒤 덤프(dump)시켜 심볼 데이터(symbol data)로 바꾸어 준다. 따라서 상기의 경우에는 타이밍 에러를 발생시키기 위한 이른 심볼(early symbol)과 늦은 심볼(late symbol)이 출력되게 된다.The Integration &
상기 곱셈기(230)는 상기 Integration&Dump부(220)에서 출력되어 입력된 인페이즈 이른 심볼 데이터(Inphase Early Symbol Data)와 (쿼더러쳐 이른 심볼 데이터(Quadrature Early Symbol Data를 I^2+Q^2 =Power 공식을 이용해 이른 심볼(Early Symbol)의 파워를 구하게 된다. 늦은 심볼(Late Symbol)의 파워도 똑같은 방법으로 구하게 된다.The
이렇게 구해진 이른 경로 파워(Early Path Power)와 늦은 경로 파워(Late Path Power)의 차를 이용하여 타이밍 에러가 구해지게 된다.The timing error is obtained by using the difference between the early path power and the late path power thus obtained.
도 8은 도 7의 데이터 정렬기를 설명하기 위한 도면이다.FIG. 8 is a diagram for describing the data sorter of FIG. 7.
제일 상단의 Chip 2x는 입력 아날로그 신호(Analog Signal)가 위성 디지털 멀티미디어 방송 수신 시스템 코드 레이트(16.384Mhz)의 두배인 32.768Mhz로 샘플링(Sampling)된 후 도 2의 디지털 리샘플러(100)를 통과한 신호를 나타낸다.
여기서 정수로 이루어진 숫자가 있는 데이터(1,2,3,4..)는 주 경로 위치에 해당하는 데이터이고 소수점이 있는 데이터(1.5, 2.5, 3.5,..)는 주 경로가 아닌 이른 경로와 늦은 경로에 해당하는 데이터임을 나타낸다. Here, the numeric data (1,2,3,4 ..) consisting of integers is the data corresponding to the main path location, and the data with decimal points (1.5, 2.5, 3.5, ..) are used for the early path and not the main path. Indicates that the data corresponds to the late path.
상기 디지털 리샘플러(100)를 통과한 신호는 송수신 신호간의 타이밍 주파수 오프셋의 크기에 따라 칩(Chip)이 빠지거나(Chip Off상황) 혹은 칩이 한 번 더 반복되는 상황(Masking 상황)이 생기게 된다.The signal passing through the
도 8에서 chip2x에 2.5가 두 번 반복되는 것을 알 수 있는데 이런 경우 이 위치에서 매스킹이 발생한 것이다. 그리고 디지털 리샘플러는 출력 데이터 신호인 Chip 2x와 동기되어 매스킹된 신호나 칩 오프가 발생한 신호 위치에 매스킹 또는 칩 오프 상태 표시 신호(이하 masking flag, chip off flag)를 같이 보내게 된다.In FIG. 8, it can be seen that 2.5 is repeated twice in chip2x. In this case, masking occurs at this position. The digital resampler transmits a masking or chip off status indication signal (masking flag, chip off flag) to the masked signal or the signal location where the chip off occurs in synchronization with
또한 상기 매스킹 플래그(masking flag), 칩 오프 플래그(chip off flag)은 1x 칩 레이트로 다운 샘플링(down sampling)될 때 같이 다운 샘플링되게 된다. 이때의 상태표시 신호를 매스킹 플래그 1x, 칩 오프 플래그 1x라 한다. 이 신호는 PN 역확산을 위한 PN 코드 발생기로 입력되어 PN 코드의 위상을 조절하는 기능을 하며 또한 심볼을 만들기 위한 Integrate&Dump부(220)에서 적분 구간을 조절하는 역할도 하게 된다.In addition, the masking flag and the chip off flag are downsampled together when down sampling at a 1x chip rate. The status display signal at this time is referred to as masking
상기 경우 종래의 다운 샘플링 방법을 적용하게 되면, 주 경로와 이른 경로, 늦은 경로의 정렬이 어긋나게 된다. 도 8을 보면 주 경로인 메인(Main) 1x에 정수가 아닌 2.5나 3.5가 있음을 알 수 있고 이른 경로인 얼리(Early) 1x에 주 경로 데이터(main path data)인 2, 3, 4가 있음을 알 수 있다. In this case, if the conventional down sampling method is applied, the alignment of the main path, the early path, and the late path is misaligned. Referring to FIG. 8, it can be seen that main 1x, which is a main path, has 2.5 or 3.5 instead of an integer, and
따라서 칩 오프 신호와 매스킹 신호와의 관계를 이용하여 주 경로의 위치를 바꾸어 가는 방법이 필요로 하게 된다. 이를 구현하는 것이 데이터 정렬기(200)이다. 이하 상기 데이터 정렬기(200)의 동작을 설명하면 다음과 같다.Therefore, there is a need for a method of changing the position of the main path by using the relationship between the chip off signal and the masking signal. Implementing this is the
초기에는 메인 1x를 따라 주 경로 데이터를 뽑아내다가 매스킹 플래그(masking flag) 1x 상황을 나타내는 신호를 만나게 되면 주 경로 데이터를 뽑아내는 위치를 얼리 1x로 바꾸게 된다. 이렇게 되면 주 경로가 변함없이 정수 데이트를 나타내고 있음을 알 수 있게 된다. Initially, the main path data is extracted along the main 1x, and when a signal indicating a masking
따라서 데이터 정렬기(200)는 위와 같은 원리로 주 경로와 이른 및 늦은 간의 정렬(aligning)을 맞춰주게 된다.Therefore, the
본 발명인 트래커에서 DLL(130)이 가장 제어가 중요한 부분이다. 이는 타이밍 페이저 오프셋(timing phase offset)만 고려하면 됐던 종래의 DLL에 비해 본 발명은 타이밍 주파수 오프셋까지 풀 디지털 도메인(full digital domain)에서 고려되어야 하기 때문이다. In the tracker of the present invention, the
타이밍 주파수 오프셋이 양(Positive)인 경우(송신 타이밍 주파수< 수신 타이밍 주파수)에 실제 디지털 리샘플러(100)로 입력되는 데이터 개수보다 디지털 리샘플러(100)를 통과하는 개수가 더 적다. 반대로 타이밍 주파수 오프셋이 음(Negative)인 경우(송신 타이밍 주파수> 수신 타이밍 주파수) 디지털 리샘플러(100) 입력보다 디지털 리샘플러(100) 출력 개수가 더 많다. When the timing frequency offset is positive (transmission timing frequency <receive timing frequency), the number of passing through the
도 9는 양의 타이밍 주파수 오프셋(positive timing frequency offset)이 있는 경우를 설명하기 위한 도면이다. FIG. 9 is a diagram for describing a case in which a positive timing frequency offset exists.
이때 송신 신호를 복원한 신호인 y(n)사이의 간격인 전송된 타이밍 기간(Transmitted Timing Period)이 수신 신호 x(n)사이의 간격인 수신된 샘플링 기간(Received Sampling Period)보다 넓음을 알 수 있다. 따라서 송신 타이밍 주파수 < 수신 타이밍 주파수임을 알 수 있다.In this case, it can be seen that the transmitted timing period, which is the interval between y (n), which is the signal that restored the transmission signal, is wider than the received sampling period, which is the interval between the received signals x (n). have. Therefore, it can be seen that the transmission timing frequency <receiving timing frequency.
이 경우 시간이 지날수록 점차 프랙셔널 딜레이 u(n)이 증가하다가 1을 넘어서는 지점이 발생할 것임을 알 수 있다.(도 9의 u(4)) 이 경우 현재 수신 신호인 x(4)위치에선 복원할 송신 신호가 존재하지 않는 것이므로 이전 출력 신호인 y(3)을 y(4)에 반복해서 출력한다. 이런 출력을 본 발명에서는 매스킹 출력(masking output)이라 정의한다.In this case, it can be seen that the fractional delay u (n) gradually increases over time and a point exceeding 1 will occur (u (4) in FIG. 9). Since there is no transmission signal to be transmitted, the previous output signal y (3) is repeatedly output to y (4). Such an output is defined as a masking output in the present invention.
관련하여, 다른 디지털 수신 시스템에서는 매스킹 클록(Masking Clock)을 사용해 이런 경우를 해결하지만, CDM 시스템에서는 핑거마다 상기 매스킹(Masking) 위치가 다르기 때문에 매스킹 클록을 사용했다간 합성기(Combiner) 입력 신호의 클록 타이밍(Clock Timing)이 다 어긋난다는 문제점이 있다. In this context, other digital receiving systems use a masking clock to solve this case, but in a CDM system a masking clock is used because the masking position is different for each finger. There is a problem that the clock timing of the clock is shifted.
따라서 본 발명에서는 매스킹 상황 시 이전 출력 데이터를 한 번 더 출력해주고 실제 송신 타이밍이 복원되는 것은 Integrate & Dump부(220)에서 Integrate & Dump가 이뤄지고 난 뒤인 심볼 상태(Symbol Domain)에서 맞춰지게 설계하고 있다.Therefore, in the present invention, the previous output data is output once more during the masking situation, and the actual transmission timing is restored to be designed in the symbol state (Symbol Domain) after Integrate & Dump is performed in the Integrate &
도 10은 매스킹 출력이 있을 경우의 PN 시퀀스 동기와 Integrate & Dump를 설명하기 위한 도면이다.10 is a diagram for explaining PN sequence synchronization and integral & dump when there is a masking output.
본 발명에서는 일실시예로 칩(Chip) 5개가 하나의 심볼을 이룬다고 가정할 경우, 상기 칩 5개 사이에 매스킹 출력이 존재할 경우 그 칩 데이터는 실제 송신 칩 데이터가 아닌 타이밍(Timing)을 맞추기 위한 더미 데이터(dummy data)이므로 그 데이터를 무시하고 6개의 칩 데이터를 Integrate & Dump를 취해서 1개의 심볼을 만들게 된다. 이 경우 발생된 심볼 데이터(Symbol data)의 지속 시간은 수신 칩 6개의 시간과 동일하다. 따라서 심볼 기간(Symbol Duration)이 넓어지는 효과를 가져오게 되어 결과적으로 송신 심볼과의 타이밍이 복원되는 것이다. In the present invention, when five chips form one symbol, in the present embodiment, when a masking output exists between the five chips, the chip data is not a transmission chip data but a timing. Since it is dummy data to fit, it ignores the data and takes 6 chip data into Integrate & Dump to make one symbol. In this case, the duration of the generated symbol data is equal to the time of six receiving chips. Therefore, the symbol duration becomes wider, and as a result, timing with the transmission symbol is restored.
그런데 상기 경우 유의할 것은 CDM 수신기의 경우 송신시의 PN 시퀀스(sequence)와 수신시의 PN 시퀀스가 정확하게 동기가 맞아야 한다는 것이다. 따라서 디지털 리샘플러 출력 중에 매스킹 출력이 발생할 경우 그에 동기를 맞춰서 PN 시퀀스도 반복시켜줘야 한다는 것이다. In this case, however, it should be noted that in the case of the CDM receiver, the PN sequence at the transmission and the PN sequence at the reception must be exactly synchronized. Therefore, if a masking output occurs during the digital resampler output, the PN sequence must be repeated in synchronization with it.
도 10을 참조하여 설명하면, 입력 신호가 y(1), y(2), y(3), y(4), y(5), y(6), y(7), y(8), y(9).. 이런 식으로 들어올 때 이에 동기가 맞는 PN 시퀀스가 p(1), p(2), p(3), p(4), p(5), p(6), p(7), p(8), p(9).. 라고 할 경우 입력 신호 사이에 매스킹 출력이 발생하여 y(3)이 반복되었을 경우 이에 맞춰 PN 시퀀스 p(3)도 반복시켜주어야 한다는 점을 보여주고 있다.Referring to FIG. 10, the input signals are y (1), y (2), y (3), y (4), y (5), y (6), y (7), y (8) , y (9) .. The PN sequence that is synchronized with this when it comes in is p (1), p (2), p (3), p (4), p (5), p (6), p (7), p (8), p (9) .. When masking output occurs between input signals and y (3) is repeated, the PN sequence p (3) must be repeated accordingly. Is showing.
도 11은 음의 타이밍 주파수 오프셋이 있는 경우의 동작을 설명하기 위한 도면이다.11 is a diagram for explaining an operation when there is a negative timing frequency offset.
음의 타이밍 주파수 오프셋 경우는 상기에서 언급한 양의 타이밍 주파수 오프셋과는 반대의 경우다. 오히려 수신된 샘플링 주파수(Received Sampling Frequency)가 송신 타이밍 주파수보다 느리기 때문에 시간이 흐를수록 프랙셔널 딜레이가 -1을 초과하는 것이 발생하여 자꾸 과거의 폴리노미얼 필터 출력(Polynomial Filter output)을 참조해야 하는 문제점이 발생한다.The negative timing frequency offset case is the opposite of the positive timing frequency offset mentioned above. On the contrary, since the received sampling frequency is slower than the transmission timing frequency, the fractional delay exceeds -1 as time passes, so it is necessary to keep referring to the past polylynomial filter output. A problem occurs.
도 11을 참조하면, 시간이 흐를수록 음의 프랙셔널 딜레이(negative fractional delay)의 크기가 점차 커지다가 결국 u(4)의 경우에 -1을 초과하는 것을 알 수 있다. 이 경우 u(4)이 같이 참조하는 x(4)에서는 y(4)이 발생할 수 없기 때문에 과거의 출력인 x(3)을 참조해야 함을 알 수 있다. 이런 일이 계속 반복하다가는 결국엔 무한한 개수의 버퍼(Buffer)가 필요로 하는 문제점이 생긴다. Referring to FIG. 11, it can be seen that as time passes, the magnitude of the negative fractional delay gradually increases, but eventually exceeds -1 in the case of u (4). In this case, since y (4) cannot occur in x (4) which u (4) refers together, it can be seen that x (3), which is a past output, must be referred to. This happens over and over and over, and you end up with an infinite number of buffers.
상기와 같은 문제를 해결하기 위해 본 발명에서는 칩 오프(Chip Off)라는 개념을 이용하였다. 즉 -1을 넘어서는 프랙셔널 딜레이에 대해서는 칩 데이터를 빼버리고 Integration & Dump부(220)를 통과시켜 심볼 데이터를 얻어내는 것이다.In order to solve the above problems, the present invention uses the concept of chip off. That is, for fractional delays exceeding -1, chip data is discarded and the symbol data is obtained by passing through the integration &
도 11의 경우에 대입해 보면 -1을 초과하는 u(4)을 참조하여 출력되는 y(4)을 얻지 않고 다음 칩 데이터인 y(5)을 u'(4)과 x(4)을 이용해서 얻는 것이다. 이 경우 u(4)과 u'(4)사이의 관계는 다음과 같다.In the case of FIG. 11, y (4) output by referring to u (4) exceeding -1 is obtained, and u '(4) and x (4) are used for the next chip data, y (5). It is obtained by. In this case, the relationship between u (4) and u '(4) is as follows.
상기 수학식 2에서 Tt는 송신단의 타이밍 기간(Timing Duration)과 수신단의 샘플링 기간(Sampling Duration)의 비이다. In
도 12는 칩 오프 출력(Chip Off output)이 있을 경우의 PN 시퀀스 동기와 Integrate & Dump를 설명하기 위한 도면이다.FIG. 12 is a diagram for explaining PN sequence synchronization and integral & dump when there is a chip off output.
여기서 Integration & Dump의 경우도 양의 타이밍 주파수 오프셋과 같이 PN 시퀀스와 동기(Sync)가 맞아서 움직여야 하므로 상기 도 12와 같이 y(2)와 y(4)사이에 칩 오프가 발생하여 y(3)이 없을 경우, 이에 해당하는 PN 시퀀스인 p(3)도 역시 빠지고 Integrate & Dump를 수행하게 되는 칩의 개수는 5개가 아닌 4개가 되는 것이다. 따라서 심볼 기간을 보면 송신단의 심볼 기간과 일치하게 됨을 알 수 있다.Here, in the case of Integration & Dump, since the PN sequence and Sync must move in the same way as the positive timing frequency offset, chip off occurs between y (2) and y (4) as shown in FIG. If not, the corresponding PN sequence, p (3), is also lost and the number of chips performing Integrate & Dump is four instead of five. Accordingly, it can be seen that the symbol period matches the symbol period of the transmitter.
또한 위성 디지털 멀티미디어 방송 시스템에서는 파일럿 채널(Pilot Channel)에 파일럿(Pilot) 정보만 포함되어 있는 것이 아니라 FEC(forward error correction)와 관련된 정보도 포함되어 있으므로 실제 파일럿 채널에 파일럿 신호(Pilot Signal) 정보 듀티 레이트(Duty rate)은 50%밖에 되지 않는다. 또한 초기 획득(Acquisition)시, 캐리어 주파수 오프셋이 보정되지 않을 경우 코헤런트(Coherent)한 DLL의 S-curve가 무너진다는 문제점이 생긴다. In addition, in a satellite digital multimedia broadcasting system, pilot channel information not only includes pilot information but also information related to forward error correction (FEC), so that pilot signal information duty is actually present in the pilot channel. Duty rate is only 50%. In addition, during initial acquisition, if the carrier frequency offset is not corrected, a problem occurs that the S-curve of the coherent DLL collapses.
따라서 본 발명에서는 위성 디지털 멀티미디어 방송의 파일럿 채널 특성과 캐리어 오프셋(Carrier Offset)에 강함(Robustness)을 확보하기 위해 논코헤런트(NonCoherent)한 방식으로 타이밍 에러를 추출하였다.Therefore, in the present invention, timing errors are extracted in a non-coherent manner in order to secure robustness in pilot channel characteristics and carrier offset of satellite digital multimedia broadcasting.
또한 본 발명에서 Integrate & Dump와 Integration & Dump는 같은 의미로 사용되었음을 밝혀둔다.In addition, in the present invention, Integrate & Dump and Integration & Dump are used to have the same meaning.
본 발명을 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가지 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다. The present invention is not limited to the above-described embodiments, and can be modified by those skilled in the art as can be seen from the appended claims, and such modifications are within the scope of the present invention.
상기에서 설명한 본 발명에 따른 디지털 멀티미디어 방송 수신기에서의 트래커의 효과를 설명하면 다음과 같다. The effects of the tracker in the digital multimedia broadcasting receiver according to the present invention described above are as follows.
첫째, 종래의 트래커 시스템에서 사용하던 Selector를 제거하고 디지털 리샘플러를 채택함으로써 훨씬 더 정교한 페이저 오프셋 보정뿐만 아니라 주파수 오프셋의 보정이 가능하다.First, by eliminating the selector used in the conventional tracker system and adopting a digital resampler, not only more precise phaser offset correction but also frequency offset correction are possible.
둘째, 디지털 리샘플러를 사용함에도 불구하고 상기 디지털 리샘플러의 특정 부분을 모든 핑거가 공유함으로써 트래커의 크기에서도 획기적인 절감 효과를 가져온다.Second, despite the use of the digital resampler, all the fingers share a specific part of the digital resampler, which leads to a significant reduction in the size of the tracker.
셋째, 캐리어 주파수 오프셋과 타이밍 주파수 오프셋을 분리해 수렴함으로 주파수 변환 형태 갭필러를 사용한 시스템에서도 수신 가능하다.Third, the carrier frequency offset and the timing frequency offset can be separately converged to be received even in a system using a frequency transform type gap filler.
넷째, 완전 디지털로 구성되어 있기 때문에 아날로그 부품의 성능에 따른 수신률의 저하가 발생하지 않아 대량 생산 시 일정한 수신 성능을 보장할 수 있다.Fourth, because it is composed of all-digital, the reception rate does not decrease due to the performance of analog parts, so it is possible to guarantee a constant reception performance in mass production.
다섯째, 칩 래이트보다 2배 높은 샘플링 주파수를 사용함으로 인해 전력 소모의 대부분을 차지하는 ADC 샘플링 레이트를 낮춤으로서 이동 수신기의 전력 소모를 획기적으로 절감할 수 있게 된다.Fifth, the sampling frequency, which is twice as high as the chip rate, reduces the ADC sampling rate, which accounts for most of the power consumption, thereby dramatically reducing the power consumption of the mobile receiver.
여섯째, 디지털로 구현되어 단일 칩화가 용이하다.Sixth, it is digitally implemented to facilitate single chipping.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050018645A KR100731260B1 (en) | 2005-03-07 | 2005-03-07 | Tracker for Mobile Broadcasting Receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050018645A KR100731260B1 (en) | 2005-03-07 | 2005-03-07 | Tracker for Mobile Broadcasting Receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060098737A KR20060098737A (en) | 2006-09-19 |
KR100731260B1 true KR100731260B1 (en) | 2007-06-25 |
Family
ID=37630112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050018645A KR100731260B1 (en) | 2005-03-07 | 2005-03-07 | Tracker for Mobile Broadcasting Receiver |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100731260B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101181979B1 (en) | 2010-10-14 | 2012-09-11 | 주식회사 이노와이어리스 | apparatus of digital re-sampler using fractional delay generator |
US20230078796A1 (en) * | 2021-09-16 | 2023-03-16 | L3Harris Technologies, Inc. | Rake receiver and related methods |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020095217A (en) * | 2000-04-17 | 2002-12-20 | 아트멜 코포레이숀 | Timing recovery circuit in a qam demodulator |
KR20040070567A (en) * | 2003-02-04 | 2004-08-11 | 엘지전자 주식회사 | Digital tv receiver |
KR20060073839A (en) * | 2004-12-24 | 2006-06-29 | 엘지전자 주식회사 | Tracker of mobile broadcasting receiver |
-
2005
- 2005-03-07 KR KR1020050018645A patent/KR100731260B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020095217A (en) * | 2000-04-17 | 2002-12-20 | 아트멜 코포레이숀 | Timing recovery circuit in a qam demodulator |
KR20040070567A (en) * | 2003-02-04 | 2004-08-11 | 엘지전자 주식회사 | Digital tv receiver |
KR20060073839A (en) * | 2004-12-24 | 2006-06-29 | 엘지전자 주식회사 | Tracker of mobile broadcasting receiver |
Also Published As
Publication number | Publication date |
---|---|
KR20060098737A (en) | 2006-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6141372A (en) | Digital downconverter/despreader for direct sequence spread spectrum CDMA communications system | |
US5898665A (en) | Coherent tracking apparatus and method for CDMA receiver | |
US7873097B1 (en) | Systems and methods for concatenation in spread spectrum systems | |
US6879623B2 (en) | Method and apparatus for timing recovery in a communication device | |
US20030194031A1 (en) | Diversity receiver with joint baud clock recovery | |
KR20020067700A (en) | A rake receiver | |
US6760321B2 (en) | Method and apparatus for block-based chip timing estimation in a code division multiple access communication system | |
US7515670B2 (en) | Early-late synchronizer having reduced timing jitter | |
KR100731260B1 (en) | Tracker for Mobile Broadcasting Receiver | |
US20010033602A1 (en) | Delay lock loop, receiver, and spectrum spreading communication system | |
US20020085652A1 (en) | Automatic frequency control unit and spectrum spread receiving apparatus | |
KR100788012B1 (en) | Offset correction in a spread spectrum communication system | |
US7471754B2 (en) | Method and device for fine synchronization of a digital telecommunication receiver | |
US7584410B2 (en) | Frequency error detector and combiner in receiving end of mobile communication system | |
US6959035B2 (en) | Post-correlation interpolation for delay locked loops | |
US6775341B2 (en) | Time recovery circuit and method for synchronizing timing of a signal in a receiver to timing of the signal in a transmitter | |
KR100662403B1 (en) | Having Parallel Structure CDM receiver | |
KR100686130B1 (en) | Tracker of mobile broadcasting receiver | |
KR100710321B1 (en) | Timing Recovery Device for Mobile Broadcasting Receiver | |
JPH11122216A (en) | Spread spectrum communication receiver and its synchronization establishment method | |
WO2003084080A2 (en) | System and method for signal time alignment using programmable matched filter coefficients | |
KR100672504B1 (en) | Frequency offset estimator and it's method of mobile-type broadcasting receiver | |
KR100651904B1 (en) | Timing error estimation apparatus and method for mobile broadcasting receiver | |
KR100686140B1 (en) | Tracker Lock Generation Method | |
JP2003110639A (en) | Multi-rate receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
LAPS | Lapse due to unpaid annual fee |