KR100730116B1 - Plasma Display Panel - Google Patents

Plasma Display Panel Download PDF

Info

Publication number
KR100730116B1
KR100730116B1 KR1020040085868A KR20040085868A KR100730116B1 KR 100730116 B1 KR100730116 B1 KR 100730116B1 KR 1020040085868 A KR1020040085868 A KR 1020040085868A KR 20040085868 A KR20040085868 A KR 20040085868A KR 100730116 B1 KR100730116 B1 KR 100730116B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
front substrate
discharge
partition wall
display panel
Prior art date
Application number
KR1020040085868A
Other languages
Korean (ko)
Other versions
KR20060036763A (en
Inventor
이성용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040085868A priority Critical patent/KR100730116B1/en
Publication of KR20060036763A publication Critical patent/KR20060036763A/en
Application granted granted Critical
Publication of KR100730116B1 publication Critical patent/KR100730116B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38Dielectric or insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36Spacers, barriers, ribs, partitions or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/42Fluorescent layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/24Sustain electrodes or scan electrodes
    • H01J2211/245Shape, e.g. cross section or pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 형광체층의 도포되는 면적을 증가시켜 휘도와 효율을 향상할 수 있는 플라즈마 디스플레이 패널을 제공하는데 목적이 있다. SUMMARY OF THE INVENTION An object of the present invention is to provide a plasma display panel which can increase luminance and efficiency by increasing an area to be coated on a phosphor layer.

본 발명은 상기 목적을 달성하기 위하여, 배면기판, 상기 배면기판의 상측에 배치되고 일 방향으로 연장된 어드레스전극들, 상기 어드레스전극들을 덮는 하측유전체층, 상기 하측유전체층의 상측에 형성된 격벽, 상기 배면기판과 평행하게 배치된 전면기판, 상기 전면기판의 하측에 배치되고 상기 어드레스전극들과 교차하도록 연장된 유지전극쌍들, 상기 유지전극쌍들을 덮고 있는 상측유전체층, 상기 상측유전체층을 덮고 있는 보호층; 및 상기 방전셀 내에 있는 방전가스를 구비하며, 상기 격벽에 의해 구획된 하측유전체층의 상면 및 격벽으로 둘러싸인 방전공간에 형광체층이 도포되며, 상기 방전셀 구간의 유지전극쌍들 사이에는 상측유전층이 식각된 갭이 형성되어 전면기판의 하면의 상기 갭에도 형광체층이 도포되는 것을 특징으로 한다. In order to achieve the above object, the present invention provides a rear substrate, address electrodes disposed on an upper side of the rear substrate and extending in one direction, a lower dielectric layer covering the address electrodes, a partition wall formed on an upper side of the lower dielectric layer, and the rear substrate. A front substrate disposed in parallel with the front substrate, sustain electrode pairs disposed below the front substrate and extending to cross the address electrodes, an upper dielectric layer covering the sustain electrode pairs, and a protective layer covering the upper dielectric layer; And a discharge gas in the discharge cell, wherein a phosphor layer is coated on the upper surface of the lower dielectric layer partitioned by the partition wall and the discharge space surrounded by the partition wall, and the upper dielectric layer is etched between the sustain electrode pairs of the discharge cell section. The gap is formed, and the phosphor layer is also applied to the gap on the lower surface of the front substrate.

Description

플라즈마 디스플레이 패널 {Plasma Display Panel}Plasma Display Panel {Plasma Display Panel}

도 1은 종래의 릿지 구조의 상판을 구비한 플라즈마 디스플레이 패널의 분리 사시도이다.1 is an exploded perspective view of a plasma display panel having a top plate of a conventional ridge structure.

도 2는 도 1의 플라즈마 디스플레이 패널의 분해 단면도이다. FIG. 2 is an exploded cross-sectional view of the plasma display panel of FIG. 1.

도 3은 본 발명의 바람직한 실시예에 따른 릿지 구조의 상판을 구비한 플라즈마 디스플레이 패널의 분리 사시도이다. 3 is an exploded perspective view of a plasma display panel having a top plate of a ridge structure according to a preferred embodiment of the present invention.

도 4는 도 3의 플라즈마 디스플레이 패널의 분해 단면도이다. 4 is an exploded cross-sectional view of the plasma display panel of FIG. 3.

도 5는 도 4의 I-I' 선을 따라 절취한 단면에서 바라본 상판의 투과도이다.FIG. 5 is a transmission view of the upper plate viewed from a cross section taken along the line II ′ of FIG. 4.

도 6은 본 발명의 다른 실시예에 따른 릿지 구조의 상판을 구비한 플라즈마 디스플레이 패널의 분리 사시도이다. 6 is an exploded perspective view of a plasma display panel having a top plate of a ridge structure according to another embodiment of the present invention.

도 7은 도 6의 II-II' 선을 따라 절취한 단면에서 바라본 상판의 투과도이다.FIG. 7 is a transmission of the upper plate viewed from a cross section taken along the line II-II ′ of FIG. 6.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

110 : 배면기판 111 : 어드레스 전극110: back substrate 111: address electrode

112 : 하측유전체층 113 : 격벽112: lower dielectric layer 113: partition wall

115, 116 : 형광체층 120 : 전면기판115, 116: phosphor layer 120: front substrate

121a, 121b : 유지전극 122a, 122b : 버스전극121a and 121b sustain electrodes 122a and 122b bus electrodes

123 : 상측유전체층 124 : 보호층123: upper dielectric layer 124: protective layer

130 : 갭 130: gap

본 발명은 릿지(ridge) 구조의 플라즈마 디스플레이 패널에 관한 것으로서, 더 상세하게는 릿지 구조의 상판에 형광체를 형성하여 영구잔상을 개선한 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel having a ridge structure, and more particularly, to a plasma display panel in which a phosphor is formed on a top plate of the ridge structure to improve a permanent afterimage.

전기적 방전을 이용하여 화상을 형성하는 플라즈마 디스플레이 패널(Plasma display panel; PDP)은 휘도나 시야각 등의 표시 성능이 우수하여 그 사용이 날로 증대되고 있다. 이러한 플라즈마 디스플레이 패널은 전극에 인가되는 직류 또는 교류 전압에 의하여 전극 사이에 있는 가스에서 방전이 일어나고, 가스방전 과정에서 수반되는 자외선의 방사에 의하여 형광체가 여기되어 가시광을 발산하게 된다.Plasma display panels (PDPs), which form images using electrical discharges, have excellent display performance, such as brightness and viewing angle, and their use is increasing day by day. In the plasma display panel, a discharge occurs in a gas between the electrodes by a direct current or an alternating voltage applied to the electrode, and phosphors are excited by the radiation of ultraviolet rays accompanying the gas discharge process to emit visible light.

도 1과 도 2에는 종래의 릿지 구조의 플라즈마 디스플레이 패널의 일 예가 도시되어 있다. 도 2에서는 플라즈마 디스플레이 패널의 내부 구조를 보다 알기 쉽게 보여주기 위해 전면기판만 90°회전된 상태로 도시되어 있다. 1 and 2 illustrate an example of a conventional plasma display panel having a ridge structure. In FIG. 2, only the front substrate is rotated by 90 ° to more clearly show the internal structure of the plasma display panel.

도 1과 도 2를 함께 참조하면, 종래의 릿지 구조 플라즈마 디스플레이 패널은 상호 대면하는 배면기판(10)과 전면기판(20)을 구비하고 있다. 1 and 2 together, the conventional ridge structure plasma display panel includes a rear substrate 10 and a front substrate 20 facing each other.

상기 배면기판(10)의 상면에는 다수의 어드레스 전극(11)이 스트라이프(stripe) 형태로 배열되어 있으며, 상기 어드레스 전극들(11)은 백색의 하측유전체 층(12)에 의해 매립되어 있다. 그리고, 하측유전체층(12)의 상면에는 방전셀들간의 전기적, 광학적 간섭을 방지하기 위한 다수의 격벽(13)이 서로 소정 간격을 두고 형성되어 있다. 이 격벽들(13)에 의해 구획된 방전셀들의 내면에는 각각 적색(R), 녹색(G), 청색(B)의 형광체층(15)이 소정 두께 도포되어 있으며, 이 방전셀들 내에 Ne, Xe 또는 이들이 혼합된 방전가스가 주입된다. A plurality of address electrodes 11 are arranged in a stripe shape on the top surface of the back substrate 10, and the address electrodes 11 are filled by a white lower dielectric layer 12. In addition, a plurality of partitions 13 are formed on the upper surface of the lower dielectric layer 12 at predetermined intervals to prevent electrical and optical interference between the discharge cells. On the inner surface of the discharge cells partitioned by the partitions 13, phosphor layers 15 of red (R), green (G), and blue (B) are respectively coated with a predetermined thickness, and Ne, Xe or a discharge gas mixed with these is injected.

상기 전면기판(20)은 가시광이 투과될 수 있는 투명기판으로서 주로 유리로 만들어지며, 격벽(13)이 마련된 배면기판(10)에 결합된다. 전면기판(20)의 저면에는 상기 어드레스 전극들(11)과 직교하는 스트라이프 형태의 유지전극들(sustaining electrode, 21a, 21b)이 쌍을 이루며 형성되어 있다. 상기 유지전극들(21a, 21b)은 가시광이 투과될 수 있도록 주로 ITO(Indium Tin Oxide)와 같은 투명한 도전성 재료로 이루어진다. 그리고, 상기 유지전극들(21a, 21b)의 라인 저항을 줄이기 위하여, 유지전극들(21a, 21b) 각각의 저면에는 금속재로 이루어진 버스전극들(22a, 22b)이 유지전극들(21a, 21b)보다 폭을 좁게 하여 형성되어 있다. 이러한 유지전극들(21a, 21b)과 버스전극들(22a, 22b)은 투명한 상측유전체층(23)에 의해 매립되어 있으며, 상측유전체층(23)의 저면에는 보호층(24)이 형성되어 있다. The front substrate 20 is a transparent substrate through which visible light can be transmitted and is mainly made of glass, and is coupled to the rear substrate 10 provided with the partition wall 13. On the bottom surface of the front substrate 20, stripe-shaped sustaining electrodes 21a and 21b orthogonal to the address electrodes 11 are formed in pairs. The sustain electrodes 21a and 21b are mainly made of a transparent conductive material such as indium tin oxide (ITO) to transmit visible light. In order to reduce the line resistance of the sustain electrodes 21a and 21b, bus electrodes 22a and 22b made of metal are formed on the bottom of each of the sustain electrodes 21a and 21b. The width is made narrower. The sustain electrodes 21a and 21b and the bus electrodes 22a and 22b are embedded by a transparent upper dielectric layer 23, and a protective layer 24 is formed on the bottom of the upper dielectric layer 23.

이러한 구조에서, 저전압과 효율의 향상을 위하여, 전면 기판을 중심으로하여 유지전극들, 상측유전체층, 보호층으로 구성된 상판 구조체에는 릿지 형식으로 유전체가 형성된다. 즉 방전셀 내부에서 쌍을 이루는 유지전극들(21a, 21b) 사이의 공간에 있는 상측유전체층의 일부가 식각되어 제거됨으로써 하나의 방전셀 내부의 유지전극간에 갭(30)이 형성되어 상기 갭에서는 전면기판의 하면이 노출되어 있 는 구조이다. In this structure, in order to improve the low voltage and the efficiency, a dielectric is formed in the ridge type structure in the upper plate structure composed of the sustain electrodes, the upper dielectric layer, and the protective layer around the front substrate. That is, a part of the upper dielectric layer in the space between the pair of sustain electrodes 21a and 21b is etched away in the discharge cell, thereby forming a gap 30 between the sustain electrodes in one discharge cell. The lower surface of the substrate is exposed.

그러나, 이와같은 종래의 릿지 구조의 플라즈마 디스플레이 패널에서는 형광체층이 격벽으로 둘러싸인 방전셀 내부, 즉 배면 기판을 중심으로 한 하판에만 형성됨으로 인하여 형광체층이 도포되는 면적이 작아서 휘도가 낮고 효율이 낮은 문제점이 있었다. However, in the conventional plasma display panel having a ridge structure, since the phosphor layer is formed only inside the discharge cell surrounded by the partition wall, that is, the lower plate centered on the back substrate, the area to which the phosphor layer is applied is low, so that the luminance is low and the efficiency is low. There was this.

본 발명은 상기와 같은 문제점을 해결하여, 릿지 구조의 플라즈마 디스플레이 패널에서 격벽으로 구획된 하판의 방전공간 뿐만 아니라 전면기판의 상측유전체층이 식각된 갭에도 형광체층을 형성함으로써 형광체층이 도포되는 면적을 증가시켜 휘도 및 효율 향상을 이룰 수 있는 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 한다.The present invention solves the above problems, and in the ridge type plasma display panel, the phosphor layer is formed not only in the discharge space of the lower plate partitioned by the partition wall but also in the gap where the upper dielectric layer of the front substrate is etched, thereby reducing the area where the phosphor layer is applied. It is an object of the present invention to provide a plasma display panel which can be increased to achieve brightness and efficiency improvement.

상기와 같은 목적을 달성하기 위하여, 본 발명의 바람직한 실시예에 따른 플라즈마 디스플레이 패널은,In order to achieve the above object, the plasma display panel according to an embodiment of the present invention,

배면기판; Back substrate;

상기 배면기판의 상측에 배치되고 일 방향으로 연장된 어드레스전극들;Address electrodes disposed on the rear substrate and extending in one direction;

상기 어드레스전극들을 덮는 하측유전체층;A lower dielectric layer covering the address electrodes;

상기 하측유전체층의 상측에 형성된 격벽;Barrier ribs formed on the lower dielectric layer;

상기 배면기판과 평행하게 배치된 전면기판;A front substrate disposed in parallel with the rear substrate;

상기 전면기판의 하측에 배치되고 상기 어드레스전극들과 교차하도록 연장된 유지전극쌍들;Sustain electrode pairs disposed below the front substrate and extending to cross the address electrodes;

상기 유지전극쌍들을 덮고 있는 상측유전체층;An upper dielectric layer covering the sustain electrode pairs;

상기 상측유전체층을 덮고 있는 보호층; 및A protective layer covering the upper dielectric layer; And

상기 방전셀 내에 있는 방전가스;를 구비하며, A discharge gas in the discharge cell;

상기 격벽에 의해 구획된 하층유전체층의 상면 및 격벽으로 둘러싸인 방전공간에 형광체층이 도포되며, 상기 방전셀 구간의 유지전극쌍들 사이에는 상측유전체층이 식각된 갭이 형성되어 전면기판의 하면의 상기 갭에도 형광체층이 도포되는 것을 특징으로 한다. A phosphor layer is coated on the upper surface of the lower dielectric layer partitioned by the partition wall and the discharge space surrounded by the partition wall, and a gap in which the upper dielectric layer is etched is formed between the sustain electrode pairs of the discharge cell section to form the gap on the lower surface of the front substrate. Also characterized in that the phosphor layer is applied.

여기서, 상기 형광체층은 상측유전체층이 식각되어 상기 전면기판의 하면이 노출된 표면에 도포된다. Here, the phosphor layer is coated on the surface of the upper dielectric layer is etched to expose the lower surface of the front substrate.

나아가, 상기 전면기판의 하면이 노출된 표면은 형광체를 도포하기 위한 홈으로 형성되어 있는 것이 바람직하다. Furthermore, the surface of which the lower surface of the front substrate is exposed is preferably formed as a groove for applying the phosphor.

상기 홈은 상기 방전셀의 구간 내부에 위치된다. The groove is located inside a section of the discharge cell.

또한, 상기 형광체층은 상기 홈 내부에 도포된다. In addition, the phosphor layer is applied inside the groove.

이어서, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Next, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 바람직한 제 1 실시예에 따른 플라즈마 디스플레이 패널의 분리 사시도이며, 도 4는 도 3의 플라즈마 디스플레이 패널의 분해 단면도이다. 도 4에서는 플라즈마 디스플레이 패널의 내부 구조를 보다 알기 쉽게 보여주기 위해 전면기판만 90°회전된 상태로 도시되어 있다. 3 is an exploded perspective view of a plasma display panel according to a first exemplary embodiment of the present invention, and FIG. 4 is an exploded cross-sectional view of the plasma display panel of FIG. 3. In FIG. 4, only the front substrate is rotated by 90 ° to more clearly show the internal structure of the plasma display panel.

도 3 및 도 4를 함께 참고하면, 본 발명에 제 1 실시예에 따른 플라즈마 디스플레이 패널은, 배면기판(110)과, 상기 배면기판(110)의 상면에 형성되는 복수의 어드레스 전극(111)과, 상기 배면기판(110)의 상면에서 상기 어드레스 전극(111)을 매립하도록 형성되는 하측유전체층(112)을 포함한다. 또한 상기 하측유전체층(112)의 상부에는 방전 공간인 방전셀을 구획하여 방전셀간의 전기적, 광학적 간섭을 방지하는 격벽(113)이 설치된다. 또한, 상기 격벽(113)에 의해 구획된 하층유전체층(112)의 상면 및 격벽(113)으로 둘러싸인 방전공간에는 형광체층(116)이 도포된다. Referring to FIGS. 3 and 4, the plasma display panel according to the first embodiment of the present invention includes a rear substrate 110, a plurality of address electrodes 111 formed on an upper surface of the rear substrate 110, and a plurality of address electrodes 111. And a lower dielectric layer 112 formed to bury the address electrode 111 on an upper surface of the rear substrate 110. In addition, a partition wall 113 is formed on the lower dielectric layer 112 to prevent electrical and optical interference between the discharge cells by dividing the discharge cells. In addition, the phosphor layer 116 is coated on the upper surface of the lower dielectric layer 112 partitioned by the partition wall 113 and the discharge space surrounded by the partition wall 113.

상기 격벽(113)의 상방에는 상기 배면기판(110)과 결합되어 방전 공간을 형성하는 전면기판(120)과, 상기 전면기판(120)의 하면에 형성되며 상기 어드레스 전극(111)과 교차하도록 소정각도를 이루면서 스트라이프 형태로 이루어진 유지전극들(121a, 121b)이 쌍을 이루며 형성되어 있다. 따라서, 하나의 방전셀에는 두 개의 유지전극이 쌍을 이루며 통과하여 연장되도록 배치되게 된다. The front substrate 120 coupled to the rear substrate 110 to form a discharge space above the partition 113 and formed on the lower surface of the front substrate 120 and predetermined to intersect the address electrode 111. At an angle, the sustain electrodes 121a and 121b having a stripe shape are formed in pairs. Therefore, two sustain electrodes are disposed in pair to extend through the discharge cells.

상기 유지전극들(121a, 121b)은 가시광이 투과될 수 있도록 주로 ITO(Indium Tin Oxide)와 같은 투명한 도전성 재료로 이루어진다. 그러나, 이러한 ITO 와 같은 재료는 전기적 저항이 크므로, 상기 유지전극들(121a, 121b)의 라인 저항을 줄이기 위하여, 유지전극들(121a, 121b) 각각의 저면에는 금속재로 이루어진 버스전극들(122a, 122b)이 유지전극들(121a, 121b)보다 폭을 좁게 하여 형성되어 있다. 이러한 유지전극들(121a, 121b)과 버스전극들(122a, 122b)은 투명한 상측유전체층(123)에 의해 매립되어 있다. 따라서, 유지전극들(121a, 121b)과 버스전극들 (122a, 122b)은 방전공간에 직접 노출되지 않는다. The sustain electrodes 121a and 121b are mainly made of a transparent conductive material such as indium tin oxide (ITO) to transmit visible light. However, such a material such as ITO has a large electrical resistance, so in order to reduce the line resistance of the sustain electrodes 121a and 121b, the bus electrodes 122a made of a metal material on the bottom of each of the sustain electrodes 121a and 121b. , 122b is formed to have a smaller width than the sustain electrodes 121a and 121b. The sustain electrodes 121a and 121b and the bus electrodes 122a and 122b are buried by the transparent upper dielectric layer 123. Thus, the sustain electrodes 121a and 121b and the bus electrodes 122a and 122b are not directly exposed to the discharge space.

한편, 상측유전체층(123)의 일부는 식각되어 제거됨으로써 전면기판(120)을 중심으로 한 상판은 릿지(ridge) 구조를 지니게 된다. 식각되는 형태는 반드시 상측유전체층을 수직하게 식각할 필요는 없으나 상측유전체층중 식각되지 않은 면이 식각된 부분에 비하여 상대적으로 돌출하게 되면서 릿지 형상을 이루는 것으로 충분하다. 구체적으로 설명하면, 쌍을 이루는 유지전극들(121a, 121b) 사이에서 충진되어 있는 상측유전체층의 일부가 식각되어 제거됨으로써 유전체층이 제거된 부분에는 전면기판(120)의 하측 표면이 노출되도록 갭(130)이 형성된다.On the other hand, a portion of the upper dielectric layer 123 is etched away so that the upper plate centering on the front substrate 120 has a ridge structure. The etched form does not necessarily have to vertically etch the upper dielectric layer, but it is sufficient to form a ridge shape as the unetched surface of the upper dielectric layer protrudes relatively to the etched portion. Specifically, a portion of the upper dielectric layer filled between the pair of sustain electrodes 121a and 121b is etched and removed, so that the gap 130 is exposed to the lower surface of the front substrate 120 at the portion where the dielectric layer is removed. ) Is formed.

이러한 갭(130)이 형성됨으로써 전면기판(120)의 하측 표면 중 상측유전체층(123)이 제거된 부분에는 각각 적, 청, 녹색의 형광체층(115)이 도포되어지게 된다. 특히, 형광체층(115)이 도포되는 별도의 구간으로서 갭(130)에 노출된 전면기판(120)의 하측 표면은 오목한 홈(132)으로 형성되는데 정방형의 홈 형상인 것이 바람직하다. Since the gap 130 is formed, red, blue, and green phosphor layers 115 are applied to portions of the lower surface of the front substrate 120 from which the upper dielectric layer 123 is removed. In particular, the lower surface of the front substrate 120 exposed to the gap 130 as a separate section in which the phosphor layer 115 is applied is formed as a concave groove 132, but preferably has a square groove shape.

상기 홈(132)은 방전셀의 가로 및 세로 길이보다 작은 길이를 구비하여 홈이 방전셀의 구간을 넘어서지 않고 방전셀의 구간 내부에 위치되도록 하는 것이 바람직하다. 또한, 상기 홈(132)의 내부에는 형광체층(115)이 도포되므로 소정의 두께로 형광체층이 도포될 수 있을 정도의 깊이로 홈이 형성되어야 한다. 뿐만 아니라 형광체층이 홈 내부의 바닥면과 측면에 모두 도포되었을때에 홈 내부의 측면에 도포되는 형광체층도 소정의 높이를 형성할 수 있을 정도로 홈의 크기가 설정되는 것이 바람직하다. 나아가, 홈(132)의 내부 바닥면 뿐만 아니라 홈의 내부 측면에도 형광체층(115)이 일체로 형성되는 것이 바람직하다.The groove 132 preferably has a length smaller than the horizontal and vertical lengths of the discharge cells so that the grooves are positioned within the sections of the discharge cells without crossing the sections of the discharge cells. In addition, since the phosphor layer 115 is coated inside the groove 132, the groove should be formed to a depth enough to apply the phosphor layer to a predetermined thickness. In addition, when the phosphor layer is applied to both the bottom surface and the side of the inside of the groove, it is preferable that the size of the groove is set so that the phosphor layer applied to the side of the inside of the groove can also form a predetermined height. Further, it is preferable that the phosphor layer 115 is integrally formed not only on the inner bottom surface of the groove 132 but also on the inner side surface of the groove.

한편, 상측 유전체층(123)은 보호층(124)에 의해 덮이게 되는데, 상측유전체층(123)이 식각되어 제거된 갭(130)에서는 상측유전체층(123)의 일부 표면이 노출될 수 있으므로 상측유전체층(123) 중 갭에서 노출된 표면, 즉 식각되어 제거되어 나간 상측유전체층의 표면에도 보호층(124)이 형성된다. 상기 보호층(124)은 플라즈마 입자의 스퍼터링에 의한 상측유전체층(123)의 손상을 방지하고, 2차 전자를 방출하여 방전전압과 유지전압을 낮추어 주는 역할을 하는 것으로, 일반적으로 산화마그네슘(MgO)으로 이루어진다.Meanwhile, the upper dielectric layer 123 is covered by the protective layer 124. In the gap 130 in which the upper dielectric layer 123 is etched and removed, some surfaces of the upper dielectric layer 123 may be exposed to expose the upper dielectric layer ( The protective layer 124 is also formed on the surface exposed in the gap, that is, the surface of the upper dielectric layer etched away. The protective layer 124 prevents damage to the upper dielectric layer 123 due to the sputtering of plasma particles and lowers the discharge voltage and the sustain voltage by emitting secondary electrons. In general, magnesium oxide (MgO) Is done.

격벽(113)으로 둘러싸여서 갭(130)에 이르는 구간이 모두 방전 공간이 되며, 이러한 방전 공간에는 Xe, Ne 또는 그 혼합물로 이루어진 방전가스가 주입된다. Surrounded by the partition wall 113 to reach the gap 130 is all the discharge space, the discharge gas made of Xe, Ne or a mixture thereof is injected into the discharge space.

도 5는 도 4의 I-I'선을 따라서 본 투사도이다. 따라서, 도 5에서는 하나의 방전셀에 대해서만 그 상부에서 바라본 투사도이다. FIG. 5 is a projection view taken along line II ′ of FIG. 4. Therefore, in FIG. 5, only one discharge cell is the projection view seen from the top.

도 5를 참조하면, 격벽(113)으로 둘러싸인 방전공간에서 나란하게 연장된 버스전극들(122a, 122b)이 배치되며, 버스전극들(122a, 122b)의 상부에는 스트라이프 형태의 유지전극들(121a, 121b)이 서로 나란하게 형성되어 있다. 유지전극들(121a, 121b)의 사이에는 갭(130 : 도 4)이 형성되고 갭에 노출된 전면기판의 하면에 형성된 홈(132) 내부에 형광체층(115)이 도포되어 있는 구조이다.Referring to FIG. 5, bus electrodes 122a and 122b extending in parallel in a discharge space surrounded by the partition wall 113 are disposed and stripe sustain electrodes 121a are disposed on the bus electrodes 122a and 122b. , 121b) are formed parallel to each other. A gap 130 (FIG. 4) is formed between the sustain electrodes 121a and 121b and the phosphor layer 115 is coated inside the groove 132 formed on the bottom surface of the front substrate exposed to the gap.

형광체층(115)은 자외선을 받아 가시광선을 발생하는 성분을 가지는데, 적색발광 서브픽셀에 형성된 형광체층은 Y(V,P)O4:Eu 등과 같은 형광체를 포함하고, 녹색발광 서브픽셀에 형성된 형광체층은 Zn2SiO4:Mn, YBO3:Tb 등과 같은 형광체를 포 함하며, 청색발광 서브픽셀에 형성된 형광체층은 BAM:Eu 등과 같은 형광체를 포함하는 것이 바람직하다. The phosphor layer 115 has a component for generating visible light by receiving ultraviolet rays. The phosphor layer formed on the red light emitting subpixel includes phosphors such as Y (V, P) O4: Eu, and is formed on the green light emitting subpixel. The phosphor layer includes phosphors such as Zn 2 SiO 4: Mn, YBO 3: Tb, and the phosphor layer formed on the blue light emitting subpixel preferably includes phosphors such as BAM: Eu.

상기와 같은 구성을 갖는 본 발명의 바람직한 일실시예에 따른 플라즈마 디스플레이 패널에 있어서는, 어드레스전극(111)과 유지전극(121a, 121b) 중 어느 하나의 전극인 X전극 간에 어드레스전압이 인가됨으로써 어드레스방전이 일어나고, 이 어드레스방전의 결과로 다수의 방전셀중에서 유지방전이 일어날 방전셀이 선택된다. In the plasma display panel according to the preferred embodiment of the present invention having the above configuration, the address discharge is applied by applying an address voltage between the address electrode 111 and the X electrode which is one of the sustain electrodes 121a and 121b. This occurs, and as a result of this address discharge, a discharge cell in which sustain discharge is to be generated is selected from a plurality of discharge cells.

그 후 상기 선택된 방전셀의 X전극과 유지전극쌍중 나머지 하나인 Y전극 사이에 교류인 유지방전전압이 인가되면, X전극과 Y전극 간에 유지방전이 일어난다. 이 유지방전에 의하여 여기된 방전가스의 에너지 준위가 낮아지면서 자외선이 방출된다. 그리고 이 자외선이 방전셀의 갭(130) 내부에 형성된 홈(132)의 내부에 도포된 형광체층(115) 및 하층유전체층(112)의 상면에 도포된 형광체층(116)을 여기시키는데, 이러한 여기된 형광체층(115, 116)의 에너지준위가 낮아지면서 가시광이 방출되게 되고, 이와 같은 과정으로 방출된 가시광이 화상을 구성하게 된다.Thereafter, when a sustain discharge voltage, which is an alternating current, is applied between the X electrode and the other electrode of the sustain electrode pair of the selected discharge cell, sustain discharge occurs between the X electrode and the Y electrode. Ultraviolet rays are emitted while the energy level of the discharged gas excited by this sustain discharge is lowered. The ultraviolet rays excite the phosphor layer 116 applied to the upper surface of the phosphor layer 115 and the lower dielectric layer 112 applied inside the groove 132 formed in the gap 130 of the discharge cell. As the energy levels of the phosphor layers 115 and 116 are lowered, visible light is emitted, and the visible light emitted in this process constitutes an image.

도 6 및 도 7은 유지전극들의 형상이 스트라이프 형태가 아닌 "T"자형인 경우의 본 발명의 바람직한 제 2 실시예에 따른 플라즈마 디스플레이 패널을 나타낸다. 제 2 실시예에 따른 플라즈마 디스플레이 패널은 도 3 내지 도 5에 도시된 플라즈마 디스플레이 패널과 대략적인 구조는 거의 유사하다. 도 6에서는 플라즈마 디스플레이 패널의 내부 구조를 보다 알기 쉽게 보여주기 위해 전면기판만 90°회전된 상태로 도시되어 있다.6 and 7 illustrate a plasma display panel according to a second exemplary embodiment of the present invention when the shape of the sustain electrodes is a “T” shape instead of a stripe shape. The plasma display panel according to the second embodiment is substantially similar in structure to the plasma display panel shown in FIGS. 3 to 5. In FIG. 6, only the front substrate is rotated by 90 ° to more clearly show the internal structure of the plasma display panel.

제 2 실시예에 따른 플라즈마 디스플레이 패널은, 배면기판(210)과, 상기 배면기판(210)의 상면에 형성되는 복수의 어드레스 전극(211)과, 상기 배면기판(210)의 상면에서 상기 어드레스 전극(211)을 매립하도록 형성되는 하측유전체층(212)을 포함한다. 상기 하측유전체층(212)의 상부에는 방전 공간인 방전셀을 구획하는 격벽(213)이 설치된다. 또한, 상기 격벽(213)에 의해 구획된 하층유전체층(212)의 상면 및 격벽(213)으로 둘러싸인 방전공간에는 형광체층(216)이 도포된다.The plasma display panel according to the second embodiment includes a back substrate 210, a plurality of address electrodes 211 formed on the top surface of the back substrate 210, and the address electrodes on the top surface of the back substrate 210. A lower dielectric layer 212 is formed to fill the (211). A partition wall 213 is formed on the lower dielectric layer 212 to partition a discharge cell as a discharge space. In addition, the phosphor layer 216 is coated on the upper surface of the lower dielectric layer 212 partitioned by the partition wall 213 and the discharge space surrounded by the partition wall 213.

상기 격벽(213)의 상방에는 상기 배면기판(210)과 결합되어 방전공간을 형성하는 전면기판(220)과, 상기 전면기판(220)의 하면에 형성되며 상기 어드레스 전극(211)과 교차하도록 소정각도를 이루는 "T"자 형태의 유지전극들(221a, 221b)이 쌍을 이루며 형성되어 있다. The front substrate 220 is coupled to the rear substrate 210 to form a discharge space above the barrier rib 213, and is formed on the bottom surface of the front substrate 220 to intersect the address electrode 211. The sustain electrodes 221a and 221b having an “T” shape having an angle are formed in pairs.

상기 유지전극들(221a, 221b)은 가시광이 투과될 수 있도록 주로 ITO와 같은 투명한 도전성 재료로 이루어진다. 그리고, 상기 유지전극들(221a, 221b)의 라인 저항을 줄이기 위하여, 유지전극들(221a, 221b) 각각의 외측에는 금속재로 이루어진 버스전극들(222a, 222b)이 유지전극들(221a, 221b)의 돌출길이보다 폭을 좁게 하여 형성되어 있다. 이러한 유지전극들(221a, 221b)과 버스전극들(222a, 222b)은 투명한 상측유전체층(223)에 의해 매립되어 있다.The sustain electrodes 221a and 221b are mainly made of a transparent conductive material such as ITO to transmit visible light. In order to reduce the line resistance of the sustain electrodes 221a and 221b, the bus electrodes 222a and 222b made of metal are formed on the outer side of each of the sustain electrodes 221a and 221b. It is formed by making the width narrower than the protruding length of. The sustain electrodes 221a and 221b and the bus electrodes 222a and 222b are buried by the transparent upper dielectric layer 223.

한편, 상측유전체층(223)의 일부는 식각되어 제거됨으로써 전면기판(220)을 포함하는 상판은 릿지 구조를 지니게 된다. 구체적으로 설명하면, 쌍을 이루는 유지전극들(221a, 221b) 사이에서 충진되어 있는 상측유전체층(223)의 일부가 식각되어 제거됨으로써 유전체층이 제거된 부분에는 전면기판(220)의 하면이 노출되도록 갭(230)이 형성된다.On the other hand, a portion of the upper dielectric layer 223 is etched away so that the upper plate including the front substrate 220 has a ridge structure. Specifically, a portion of the upper dielectric layer 223 that is filled between the pair of sustain electrodes 221a and 221b is etched and removed, so that the gap of the lower surface of the front substrate 220 is exposed to the portion where the dielectric layer is removed. 230 is formed.

한편, 갭(230)이 형성됨으로써 상측유전체층(223)이 제거되어 전면기판(220)의 하면에 형성된 공간에는 각각 적, 청, 녹색의 형광체층(215)이 형성된다. 특히, 형광체층(215)이 형성되는 별도의 공간으로서 갭(230)에 노출된 전면기판(220)의 하측표면은 오목한 홈(232)으로 형성된다. On the other hand, by forming the gap 230, the upper dielectric layer 223 is removed to form red, blue, and green phosphor layers 215 in the space formed on the lower surface of the front substrate 220, respectively. In particular, the lower surface of the front substrate 220 exposed to the gap 230 is formed as a concave groove 232 as a separate space in which the phosphor layer 215 is formed.

상기 홈(232)은 방전셀의 가로 및 세로 길이보다 작은 길이를 구비하여 홈이 방전셀의 구간 내부에 위치되도록 하는 것이 바람직하다. 또한, 상기 홈(232)의 내부에는 형광체층(215)이 도포되므로 소정의 두께로 형광체층이 도포될 수 있을 정도의 깊이로 홈이 형성되어야 한다. 홈(232)의 내부 바닥면 뿐만 아니라 홈의 내부 측면에도 형광체층(215)이 일체로 형성되는 것이 바람직하다.The groove 232 preferably has a length smaller than the horizontal and vertical lengths of the discharge cells so that the grooves are positioned inside the sections of the discharge cells. In addition, since the phosphor layer 215 is applied to the inside of the groove 232, the groove should be formed to a depth enough to apply the phosphor layer to a predetermined thickness. It is preferable that the phosphor layer 215 is integrally formed not only on the inner bottom surface of the groove 232 but also on the inner side surface of the groove.

한편, 상측유전체층(223)은 보호층(224)에 의해 덮이게 되는데, 상측유전체층(223)이 식각되어 제거된 갭(230)에서는 상측유전체층(223)의 일부 측면이 노출되지 않으므로 상측유전체층(223) 중 갭에서 노출된 표면에도 보호층(224)이 형성된다. 상기 보호층(224)은 플라즈마 입자의 스퍼터링에 의한 상측유전체층(223)의 손상을 방지하고, 2차 전자를 방출하여 방전전압과 유지전압을 낮추어 주는 역할을 하는 것으로, 일반적으로 산화마그네슘(MgO)으로 이루어진다.Meanwhile, the upper dielectric layer 223 is covered by the protective layer 224. In the gap 230 in which the upper dielectric layer 223 is etched and removed, some side surfaces of the upper dielectric layer 223 are not exposed, so the upper dielectric layer 223 is exposed. The protective layer 224 is also formed on the surface exposed in the gap. The protective layer 224 prevents damage to the upper dielectric layer 223 due to the sputtering of plasma particles and lowers the discharge voltage and the sustain voltage by emitting secondary electrons. In general, magnesium oxide (MgO) Is done.

도 7은 도 6의 II-II'선을 따라서 본 투사도이다. 따라서, 도 7은 하나의 방전셀에 대해서만 그 상부에서 바라본 투사도이다. FIG. 7 is a projection view taken along the line II-II ′ of FIG. 6. Therefore, FIG. 7 is a projection view seen from the top of only one discharge cell.

도 7을 참조하면, 격벽(213)으로 둘러싸인 방전공간에서 나란하게 연장된 버스전극들(222a, 222b)이 배치되며, 버스전극들(222a, 222b)의 측면으로 버스전극 사이의 구간에는 "T"자 형태의 유지전극들(221a, 221b)이 서로 마주보고 형성되어 있다. 유지전극들(221a, 221b)의 사이에는 갭(230 : 도 6)이 형성되고 갭에 노출된 전면기판의 하면에 형성된 홈(232) 내부에 형광체층(215)이 도포되어 있는 구조이다. Referring to FIG. 7, bus electrodes 222a and 222b extending side by side in the discharge space surrounded by the partition wall 213 are disposed, and a side surface of the bus electrodes 222a and 222b is disposed in the section between the bus electrodes. "S-shaped sustain electrodes 221a and 221b are formed facing each other. A gap 230 (FIG. 6) is formed between the sustain electrodes 221a and 221b, and the phosphor layer 215 is coated inside the groove 232 formed on the lower surface of the front substrate exposed to the gap.

이와 같은 구조를 통하여, 갭(230)을 기준으로 마주보고 있는 유지전극들(221a, 221b) 간에 유지방전이 원활하게 일어나게 되면서 홈(232)의 내부에 도포된 형광체층(215) 및 하층유전체층(212)의 상면에 도포된 형광체층(216)이 여기되어 에너지 준위가 낮아지면서 가시광이 방출되어 화상이 구현되게 된다. Through such a structure, while the sustain discharge occurs smoothly between the sustain electrodes 221a and 221b facing the gap 230, the phosphor layer 215 and the lower dielectric layer (coated inside the groove 232) The phosphor layer 216 applied to the upper surface of the 212 is excited to lower the energy level and emit visible light, thereby realizing an image.

본 발명에 따른 바람직한 실시예와 같은 상기 구조의 플라즈마 디스플레이 패널은 다음과 같은 효과를 나타낸다. The plasma display panel having the above structure as a preferred embodiment according to the present invention has the following effects.

첫째, 형광체층이 도포되는 표면적이 증가되므로 추가적으로 형광체층을 형성하는 것이 가능하다. First, since the surface area on which the phosphor layer is applied is increased, it is possible to form additional phosphor layers.

둘째, 상판과 하판 중 어느 한 곳에만 형광체가 도포된 플라즈마 디스플레이 패널에 비하여 같은 전류 및 전력 조건하에서 휘도가 증가되고 이와 함께 효율도 증가된다. Second, as compared with the plasma display panel in which only one of the upper and lower plates is coated with phosphor, the luminance is increased under the same current and power conditions, and the efficiency is also increased.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이 다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (5)

배면기판; Back substrate; 상기 배면기판의 상측에 배치되고 일 방향으로 연장된 어드레스전극들;Address electrodes disposed on the rear substrate and extending in one direction; 상기 어드레스전극들을 덮는 하측유전체층;A lower dielectric layer covering the address electrodes; 상기 하측유전체층의 상측에 형성된 격벽;Barrier ribs formed on the lower dielectric layer; 상기 배면기판과 평행하게 배치된 전면기판;A front substrate disposed in parallel with the rear substrate; 상기 전면기판의 하측에 배치되고 상기 어드레스전극들과 교차하도록 연장된 유지전극쌍들;Sustain electrode pairs disposed below the front substrate and extending to cross the address electrodes; 상기 유지전극쌍들을 덮고 있는 상측유전체층;An upper dielectric layer covering the sustain electrode pairs; 상기 상측유전체층을 덮고 있는 보호층; 및A protective layer covering the upper dielectric layer; And 상기 격벽에 의해 구획된 방전셀 내에 있는 방전가스;를 구비하며,And a discharge gas in a discharge cell partitioned by the partition wall, 상기 격벽에 의해 구획된 하층유전체층의 상면 및 격벽으로 둘러싸인 방전공간에 형광체층이 도포되며, 상기 방전셀 구간의 유지전극쌍들 사이에는 상측유전층이 식각된 갭이 형성되며, 상기 전면기판의 하면이 갭에 의해 노출된 표면에는 홈이 추가로 형성되며, 상기 홈의 바닥면과 측면에도 형광체층이 도포되는 것을 특징으로 하는 플라즈마 디스플레이 패널.The phosphor layer is applied to the upper surface of the lower dielectric layer partitioned by the partition wall and the discharge space surrounded by the partition wall, and a gap in which the upper dielectric layer is etched is formed between the sustain electrode pairs of the discharge cell section, and the lower surface of the front substrate is formed. Grooves are additionally formed on the surface exposed by the gap, and a phosphor layer is also applied to the bottom and side surfaces of the grooves. 삭제delete 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 홈은 상기 방전셀의 구간 내부에 위치되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the groove is located inside a section of the discharge cell. 삭제delete
KR1020040085868A 2004-10-26 2004-10-26 Plasma Display Panel KR100730116B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040085868A KR100730116B1 (en) 2004-10-26 2004-10-26 Plasma Display Panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040085868A KR100730116B1 (en) 2004-10-26 2004-10-26 Plasma Display Panel

Publications (2)

Publication Number Publication Date
KR20060036763A KR20060036763A (en) 2006-05-02
KR100730116B1 true KR100730116B1 (en) 2007-06-19

Family

ID=37144856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040085868A KR100730116B1 (en) 2004-10-26 2004-10-26 Plasma Display Panel

Country Status (1)

Country Link
KR (1) KR100730116B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317172A (en) 1998-05-01 1999-11-16 Mitsubishi Electric Corp Plasma display panel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317172A (en) 1998-05-01 1999-11-16 Mitsubishi Electric Corp Plasma display panel

Also Published As

Publication number Publication date
KR20060036763A (en) 2006-05-02

Similar Documents

Publication Publication Date Title
US7439674B2 (en) Plasma display panel provided with discharge electrodes arranged within upper and lower barrier ribs assemblies
KR20050105411A (en) Plasma display panel
KR20050099244A (en) Plasma display panel
KR100918411B1 (en) Plasma display panel
KR100768187B1 (en) Plasma Display Panel
KR100730116B1 (en) Plasma Display Panel
KR100615289B1 (en) Plasma display panel
KR100615288B1 (en) Plasma Display Panel
KR100759549B1 (en) Plasma Display Panel
JP2005123187A (en) Plasma display panel
KR100670299B1 (en) Plasma Display Panel
KR100670262B1 (en) Plasma display panel
KR100670298B1 (en) Plasma display panel
KR100592314B1 (en) Plasma display panel
KR100592309B1 (en) Plasma display panel
KR20060036767A (en) Plasma display panel
KR100647601B1 (en) Plasma display panel
KR20060036765A (en) Plasma display panel
KR100683782B1 (en) Plasma display panel
KR100846602B1 (en) Plasma display panel
KR20070072217A (en) Plasma display panel
KR20050104184A (en) Plasma display panel
KR20050101430A (en) Plasma display panel
KR20050101431A (en) Plasma display panel
KR20050098597A (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee