KR100728922B1

KR100728922B1 - ｎ×ｎＭＩＭＯ 송수신기

Info

Publication number: KR100728922B1
Application number: KR1020050104377A
Authority: KR
Inventors: 전상윤; 방희문; 정성재; 이흥배
Original assignee: 삼성전자주식회사
Priority date: 2005-11-02
Filing date: 2005-11-02
Publication date: 2007-06-15
Also published as: KR20070047532A; US20070098105A1; US7848435B2

Abstract

본 발명은, n×n MIMO 송수신기에 관한 것으로서, 본 n×n MIMO 송수신기는 적어도 하나의 송수신회로, 송수신회로로 공급되는 차동신호를 발진시키는 발진기, 송수신회로와 발진기 사이에 바이패스된 라인상에 장착되어 차동신호를 증폭시켜 외부로 바이패스시키거나 외부로부터의 차동신호를 입력받아 증폭하는 버퍼, 발진기의 동작여부에 따라, 차동신호를 외부로 바이패스시키거나 외부로부터 입력받도록 버퍼의 동작을 제어하는 버퍼제어부;를 포함하는 복수개의 송수신기를 연결하여 구성한다. 이에 의해, 간단하게 n×n 송수신기를 구성할 수 있을 뿐만 아니라, VCO의 동작으로 인해 소모되는 전력을 감소시킬 수 있다.

MIMO, 송수신기, 주파수 합성기, VCO, PLL, 입력버퍼, 출력버퍼, 버퍼스위치

Description

ｎ×ｎＭＩＭＯ 송수신기{ｎ×ｎ TYPE ＭＩＭＯ TRANSCEIVER}

도 1은 본 발명에 따른 2×2 MIMO 송수신기의 회로도,

도 2는 본 발명의 제1실시예에 따른 4×4 MIMO 송수신기의 회로도,

도 3은 본 발명의 제2실시예에 따른 4×4 MIMO 송수신기의 회로도,

도 4는 본 발명의 제3실시예에 따른 2×2 MIMO 송수신기의 회로도,

도 5(a)는 도 1에 도시된 2×2 MIMO 송수신기의 동작시 송수신회로로 입력되는 차동신호의 그래프,

도 5(b)는 도 1에 도시된 2×2 MIMO 송수신기의 동작시 출력 그래프,

도 6(a)은 도 2에 도시된 4×4 MIMO 송수신기의 동작시 제1 및 제2송수신회로로 입력되는 차동신호와, 제3 및 제4송수신회로로 입력되는 차동신호를 비교한 그래프,

도 6(b)는 도 2에 도시된 4×4 MIMO 송수신기의 동작시 출력 그래프이다.

* 도면의 주요 부분에 대한 부호의 설명 *

10, 30 : 수신회로 20, 40 : 송신회로

50 : 주파수 합성기 51 : PLL

53 : VCO 55 : 버퍼제어부

57 : 출력버퍼 59 : 입력버퍼

60 : 버퍼스위치

본 발명은 n×n MIMO 송수신기에 관한 것으로서, 보다 상세하게는, 하나의 주파수 합성기를 이용하여 복수의 송수신기에 차동신호를 공급할 수 있는 n×n MIMO 송수신기에 관한 것이다.

초고속 인터넷이 보급되면서, 초고속 인터넷망(DSL)과 WLAN을 결합한 디지털 홈 네트워크가 구축되고, HD급 방송 등 대용량의 AV 멀티미디어 서비스가 증대됨에 따라, 고속의 안정된 처리량(High throughput), 예컨대, 100Mbps 이상의 처리량을 갖는 무선통신 기술이 요구되었다.

이에 따라, 차세대 RF 표준인 IEEE 802.11n, 16a/e, 20 등에서의 요구 사항이 증대되고 있으며, 특히, IEEE 802.11n에 대응하기 위해 저 비용, 저 전력의 CMOS RF 솔루션을 개발할 필요가 있다.

이러한 요구에 부응하기 위해, MIMO(Multiple-Input Multiple-Output) 기술이 제안되어 있다. MIMO 기술은, 송신파트와 수신파트를 원칩(One chip)으로 형성한 송수신기를 복수개 연결하여 사용하는 것으로서, MIMO 송수신기는 복수의 안테나를 통해 복수의 신호가 동시에 송신되도록 처리하거나, 각 안테나를 통해 입력되는 복수의 신호를 동시에 처리한다. MIMO 송수신기에 포함된 각 수신회로는, 각 수신회로에 대응되는 안테나로 입력된 RF 신호를 기저대역으로 다운컨버트하며, 각 송신회로는 각 송신회로에 대응되는 안테나로 송신될 기저대역신호를 업컨버트한다.

초기의 MIMO 송수신기는 한 쌍의 송수신기를 연결하여 사용하였으나, 이러한 경우 송수신기의 가격을 절감할 수 있는 방법이 없다. 이에 따라, 제시된 방법으로는, 송수신기에 파워 증폭기를 함께 집적시키거나, 하나의 주파수 합성기(Synthesizer)를 사용하는 방법이 있다.

미국 등록특허 2004/0121753호인 'Multiple-Input Multiple-Output Radio Transceiver'에는 하나의 주파수 합성기를 사용하는 MIMO 송수신기가 제안되어 있다.

여기서, 주파수 합성기는, VCO(Voltage Controlled Osillater)와 PLL을 포함한다. VCO는 일정한 주파수를 갖는 차동신호를 발생시켜 믹서에 공급함으로써, 수신된 데이터를 기저대역의 주파수로 다운컨버트되도록 한다. 그리고, PLL (Phase-Locked Loop)은 위상 잠금 장치로서, VCO로부터 발생된 차동신호가 일정한 위상각에서 동작하도록 차동신호의 위상을 동기(synchronization)시키는 위상동기회로이다.

그런데, 이러한 선행기술은, 한 쌍의 수신회로와 한 쌍의 송신회로를 갖는 2×2 타입의 MIMO 송수신기에 적용하여 하나의 주파수 합성기를 사용하도록 설계할 수 있으나, 두 쌍 이상의 수신회로와 두 쌍 이상의 송신회로를 갖는 4×4 내지 n×n의 MIMO 송수신기에는 하나의 주파수 합성기를 사용하는 구조의 적용이 불가능하다.

이에 따라, n×n의 MIMO 송수신기에도 하나의 주파수 합성기를 사용하는 구조를 적용할 수 있도록 함으로써, 통신 발달에 따른 처리량 요구에 부합하는 방법을 모색하여야 할 것이다.

따라서, 본 발명의 목적은, 하나의 주파수 합성기를 이용하여 복수의 송수신기에 차동신호를 공급할 수 있는 n×n MIMO 송수신기를 제공하는 것이다.

이러한 목적을 달성하기 위한 본 발명의 구성은, 적어도 하나의 송수신회로; 상기 송수신회로로 공급되는 차동신호를 발진시키는 발진기; 상기 송수신회로와 발진기 사이에 바이패스된 라인상에 장착되어 상기 차동신호를 증폭시켜 외부로 바이패스시키거나, 외부로부터의 차동신호를 입력받아 증폭하는 버퍼; 및, 상기 발진기의 동작여부에 따라, 상기 차동신호를 외부로 바이패스시키거나 외부로부터 입력받도록 상기 버퍼의 동작을 제어하는 버퍼제어부;를 포함하는 복수개의 송수신기를 연결하여 구성한 것을 특징으로 한다.

상기 복수개의 송수신기는, 하나의 송수신회로를 갖는 1×1 송수신기로 구성될 수 있다.

상기 복수개의 송수신기는, 한 쌍의 송수신회로를 갖는 2×2 MIMO 송수신기로 구성될 수 있다.

상기 버퍼는, 상기 송수신회로와 발진기 사이에 바이패스된 라인상에 장착되어 상기 차동신호를 바이패스시키는 출력버퍼와, 상기 출력버퍼와 병렬연결되어 외 부로부터의 차동신호를 입력받는 입력버퍼를 포함하는 것이 바람직하다.

상기 발진기는 VCO(Voltage Controlled Oscillator)이며; 상기 복수의 송수신기 중, 하나의 송수신기의 VCO가 동작하는 것이 바람직하다.

상기 VCO가 동작하는 송수신기의 버퍼제어부는, 상기 입력버퍼의 동작을 정지시키고, 상기 VCO가 동작하지 아니하는 송수신기의 버퍼제어부는, 상기 출력버퍼의 동작을 정지시킬 수 있다.

상기 VCO로부터의 차동신호는, 상기 VCO가 동작하는 송수신기의 출력버퍼와, 상기 VCO가 동작하지 아니하는 송수신기의 입력버퍼를 통해 상기 VCO가 동작하지 아니하는 송수신기의 송수신회로로 제공되는 것이 바람직하다.

상기 VCO와 송수신회로를 연결하는 경로상에는, 상기 출력버퍼와 입력버퍼 사이에 상기 VCO와 송수신회로의 차동신호 입력을 온오프하는 버퍼스위치가 장착될 수 있다.

상기 VCO가 동작하는 송수신기의 버퍼제어부는, 상기 입력버퍼와 출력버퍼를 동작시키고, 상기 버퍼스위치를 오프시키며; 상기 VCO가 동작하지 아니하는 송수신기의 버퍼제어부는, 상기 출력버퍼의 동작을 정지시키고, 상기 버퍼스위치를 오프시키는 것이 바람직하다.

상기 VCO로부터의 차동신호는, 상기 VCO가 동작하는 송수신기의 출력버퍼와 입력버퍼를 통해 증폭되어 상기 VCO가 동작하는 송수신기의 송수신회로로 제공되는 것이 바람직하다.

한편, 상기 목적은, 본 발명의 다른 실시예에 따르면, 적어도 하나의 송수신 회로, 상기 송수신회로로 공급되는 차동신호를 발진시키는 발진기, 상기 송수신회로와 발진기 사이에 바이패스된 라인상에 장착되어 상기 차동신호를 증폭시켜 외부로 바이패스시키는 버퍼를 포함하는 MIMO 송수신기; 상기 MIMO 송수신기의 버퍼에 의해 바이패스된 차동신호를 입력받는 버퍼, 상기 버퍼로부터 증폭된 차동신호를 입력받는 적어도 하나의 송수신회로를 포함하는 타 MIMO 송수신기를 포함하는 것을 특징으로 하는 n×n MIMO 송수신기에 의해서도 달성될 수 있다.

이하에서는 첨부도면을 참조하여 본 발명을 상세히 설명한다.

도 1은 본 발명에 따른 2×2 MIMO 송수신기의 회로도이다. 도시된 바와 같이, 2×2 MIMO 송수신기는, 한 쌍의 안테나(3,3'), 한 쌍의 송수신 스위치(5,5'), 한 쌍의 밴드패스 필터(7,7'), 한 쌍의 로우패스 필터(9,9'), 한 쌍의 수신회로(10,30), 한 쌍의 송신회로(20,40), 하나의 주파수 합성기(50)를 포함한다.

각 안테나(3,3')는 쌍을 이루는 송신회로(20,40)와 수신회로(10,30)가 공용하며, 외부로부터의 RF신호를 입력받아 수신회로(10,30)로 제공하거나 송신회로(20,40)로부터 출력되는 RF신호를 전송한다.

각 송수신 스위치(5,5')는 각 안테나(3,3')와 송신회로(20,40) 및 수신회로(10,30) 사이에 장착되며, 외부로부터 수신된 RF신호와, 송신회로(20,40)로부터 출력된 RF신호 중 하나를 선택하기 위해 사용된다.

송수신 스위치(5,5')와 수신회로(10,30) 사이에는 밴드패스 필터(7)가 설치되어 안테나(3,3')로부터 입력된 RF신호를 필터링하여 수신회로(10,30)로 제공하며, 송수신 스위치(5,5')와 송신회로(20,40) 사이에는 로우패스 필터(9,9')가 설치 되어 송신회로(20,40)로부터의 RF신호를 필터링하여 안테나(3,3')로 제공한다.

수신회로(10,30)는, LNA(11), 한 쌍의 다운믹서(13), 한 쌍의 필터(15), 한 쌍의 가변이득증폭기(17)를 포함한다.

한 쌍의 다운믹서(13)는, LNA(11)를 통해 증폭된 데이터 신호를 각각 제공받고, 주파수 합성기(50)로부터 제공된 차동신호를 이용하여 데이터 신호에서 반송파를 제거하여 기저대역으로 다운컨버트된 I신호와 Q신호를 발생시킨다.

송신회로(20,40)는, 한 쌍의 가변이득증폭기(29), 한 쌍의 필터(27), 한 쌍의 업믹서(25), 한 쌍의 밴드패스 필터(23), 파워 증폭기(21)를 포함한다.

한 쌍의 업믹서(25)는, 주파수 합성기(50)로부터 제공된 차동신호를 이용하여 기저대역의 데이터 신호를 RF신호 또는 IF신호로 업컨버트한다.

주파수 합성기(50)는, VCO(53), PLL(51), 출력버퍼(57), 입력버퍼(59), 버퍼제어부(55)를 포함한다.

VCO(53)는 일정한 주파수를 갖는 차동신호를 발생시키며, VCO(53)에서 발생되는 차동신호의 주파수는 데이터 신호의 중앙주파수와 동일하다. VCO(53)로부터의 차동신호는, 수신회로(10,30)의 다운믹서(13)와, 송신회로(20,40)의 업믹서(25)로 제공되며, 다운믹서(13)에서는 데이터 신호를 기저대역으로 다운컨버트하는데 사용되고, 업믹서(25)에서는 데이터 신호를 RF 또는 IF 대역으로 업컨버트하는데 사용된다.

PLL(51)은 VCO(53)로부터 발생된 차동신호가 일정한 위상각에서 동작하도록 차동신호의 위상을 동기(synchronization)시키는 위상동기회로이다.

출력버퍼(57)는 복수의 2×2 MIMO 송수신기를 연결하여 n×n MIMO 송수신기로 사용하는 경우, VCO(53)로부터의 차동신호를 증폭하여 타 2×2 MIMO 송수신기에 제공하기 위해 사용된다. 입력버퍼(59)는 출력버퍼(57)를 통해 증폭된 차동신호를 다시 증폭시켜 타 2×2 MIMO 송수신기로 제공하기 위해 사용된다. 출력버퍼(57)와 입력버퍼(59)는, VCO(53)와 각 수신회로(10,30) 또는 각 송신회로(20,40) 사이에 바이패스되도록 설치되며, 상호 병렬로 설치된다.

버퍼제어부(55)는, MIMO 송수신기가 장착된 VCO(53)로부터 차동신호를 직접 제공받는가, 아니면 타 MIMO 송수신기로부터 차동신호를 제공받는가에 따라, 출력버퍼(57)와 입력버퍼(59)의 작동을 제어한다.

예를 들어, VCO(53)로부터 차동신호를 직접 제공받는 제1송수신기와, 제1송수신기로부터 차동신호를 제공받는 제2송수신기가 연결되어 있는 경우, 제1송수신기의 버퍼제어부(55)는 출력버퍼(57)의 작동은 온시키고, 입력버퍼(59)의 작동을 오프시킨다. 반면, 제2송수신기의 버퍼제어부(55)는 출력버퍼(57)의 작동은 오프시키고, 입력버퍼(59)의 작동은 온시킨다.

한편, 본 실시예의 주파수 합성기(50)는, 원칩으로 형성되는 2×2 MIMO 송수신기를 하나의 설계로 제작하기 위해, VCO(53), PLL(51), 입력버퍼(59), 출력버퍼(57), 버퍼제어부(55)를 모두 포함하도록 구성하였다. 그러나, 각 칩마다 각각 설계가 가능하도록 할 경우, 상술한 실시예에서 VCO(53)로부터 직접 차동신호를 제공받는 제1송수신기의 경우에는 입력버퍼(59)를 제거하고, 제2송수신기의 경우에는 VCO(53), PLL(51), 입력버퍼(59)를 제거하여 설계할 수 있다.

도 2는 본 발명의 제1실시예에 따른 4×4 MIMO 송수신기의 회로도이다. 도시된 바와 같이, 본 실시예의 4×4 MIMO 송수신기는, 제1 및 제2 2×2 MIMO 송수신기(1,101)를 상호 연결하여 구성한다. 본 실시예에서는 4×4 MIMO 송수신기의 구조를 명확히 파악할 수 있도록 주파수 합성기(50)와 각 송수신회로(10,20)(30,40)(110,120)(130,140)만으로 회로를 나타낸다.

제1 2×2 MIMO 송수신기(1)는, VCO(53), PLL(51), 입력버퍼(59), 출력버퍼(57), 버퍼제어부(55)를 포함하는 주파수 합성기와, 각각 송신회로와 수신회로를 갖는 제1송수신회로(10,20)와 제2송수신회로(30,40)를 갖는다.

제2 2×2 MIMO 송수신기(101)는, 제1 2×2 MIMO 송수신기(1)와 마찬가지로, VCO(153), PLL(151), 입력버퍼(159), 출력버퍼(157), 버퍼제어부(155), 제3송수신회로(110,120), 및 제4송수신회로(130,140)를 갖는다.

제1 2×2 MIMO 송수신기(1)와 제2 2×2 MIMO 송수신기(101)는, PCB 기판을 통해 연결된 제1 2×2 MIMO 송수신기(1)의 출력버퍼(57)와, 제2 2×2 MIMO 송수신기(101)의 입력버퍼(159)에 의해 공통의 차동신호를 사용할 수 있도록 연결된다. 여기서, 제1 2×2 MIMO 송수신기(1)의 출력버퍼(57)와, 제2 2×2 MIMO 송수신기(101)의 입력버퍼(159)는 PCB 기판에 와이어 본딩되어 상호 연결된다.

이러한 4×4 MIMO 송수신기는, 제1 및 제2 2×2 MIMO 송수신기(1,101)가 모두 작동하는 경우, 다음과 같은 경로를 통해 차동신호가 제1 및 제2 2×2 MIMO 송수신기(1,101)로 제공된다.

예를 들어, 제1 내지 제4송수신회로(10,20)(30,40)(110,120)(130,140)의 수 신회로로 RF신호가 입력되어 처리되는 경우, 제1 내지 제4송수신회로(10,20)(30,40)(110,120)(130,140)의 다운믹서(13)로 VCO(53)로부터의 차동신호가 제공되어야 한다.

이러한 경우, 제1 2×2 MIMO 송수신기(1)의 버퍼제어부(55)는 입력버퍼(59)의 동작을 오프시키고, 제2 2×2 MIMO 송수신기(101)의 버퍼제어부(155)는 출력버퍼(157)의 동작을 오프시킨다. 그리고, 제1 2×2 MIMO 송수신기(1)의 VCO(53)에서 차동신호가 발생하면, 차동신호는 제1송수신회로(10,20)와 제2송수신회로(30,40)의 다운믹서(13)로 각각 제공된다.

이와 동시에, VCO(53)로부터의 차동신호는 제1 2×2 MIMO 송수신기(1)의 출력버퍼(57)에서 증폭된 다음, 제2 2×2 MIMO 송수신기(101)의 입력버퍼(159)에서 다시 한번 증폭되어 제3 및 제4송수신회로(110,120)(130,140)의 다운믹서(13)로 제공된다. 따라서, 제1 2×2 MIMO 송수신기(1)와 제2 2×2 MIMO 송수신기(101)는 하나의 주파수 합성기(50)를 사용하여 차동신호를 공급받을 수 있다.

도 3은 본 발명의 제2실시예에 따른 4×4 MIMO 송수신기의 회로도이다. 도시된 바와 같이, 본 실시예의 4×4 MIMO 송수신기는 도 2의 4×4 MIMO 송수신기와 거의 동일한 구조로 구성된다. 다만, 본 실시예의 4×4 MIMO 송수신기는, 제1 및 제2 2×2 MIMO 송수신기(1,101)의 입력버퍼(59,159)와 출력버퍼(57,157) 사이에 각각 버퍼스위치(60,160)가 장착되어 있다.

각 버퍼스위치(60,160)는 입력버퍼(59,159)와 출력버퍼(57,157)간의 연결을 온오프하며, 제1 2×2 MIMO 송수신기(1)에서는 입력버퍼(59)와 출력버퍼(57)간의 연결을 오프하여 VCO(53)로부터의 차동신호가 제1 2×2 MIMO 송수신기(1)의 입력버퍼(59)와 제1 2×2 MIMO 송수신기(1)의 출력버퍼(57)를 통해 제1 및 제2송수신회로(30,40)로 입력되도록 한다. 이에 반해, 제2 2×2 MIMO 송수신기(101)에서는, 상술한 실시예에서와 마찬가지로, VCO(153), PLL(151), 입력버퍼(159)가 동작하지 아니하기 때문에 버퍼스위치(60)를 온시키던 오프시키던 차동신호의 공급에는 영향을 미치지 아니하나, 잡음의 차단을 위해 오프시키는 것이 바람직할 것이다.

이에 따라, 제1 2×2 MIMO 송수신기(1)의 버퍼제어부(55)는, 제1 또는 제2송수신회로(30,40)가 동작하면, 버퍼스위치(60)를 오프시킨다. 이에 반해, 제2 2×2 MIMO 송수신기(101)의 버퍼제어부(155)는 버퍼스위치(160)를 오프시키고, 제1실시예에서와 마찬가지로, 출력버퍼(157)의 동작을 오프시킨다.

이러한 제2실시예에 따른 4×4 MIMO 송수신기의 동작과정을 살펴보면 다음과 같다.

예를 들어, 제1 및/또는 제2송수신회로(10,20)(30,40)의 송신회로와, 제3 및/또는 제4송수신회로(110,120)(130,140)의 송신회로가 동작하는 경우, 제1 2×2 MIMO 송수신기(1)의 버퍼제어부(55)는 버퍼스위치(60)를 오프시킨다. 그리고, 제2 2×2 MIMO 송수신기(101)의 버퍼제어부(155)는 출력버퍼(157)의 동작을 중지시키고, 버퍼스위치(160)를 오프시킨다.

이러한 상태에서 제1 2×2 MIMO 송수신기(1)의 VCO(53) 및 PLL(51)이 동작하면, VCO(53)로부터의 차동신호는 제1 2×2 MIMO 송수신기(1)의 출력버퍼(57)를 통과하며 증폭되고, 다시 제1 2×2 MIMO 송수신기(1)의 입력버퍼(59)를 통과하며 증 폭되어 제1 및/또는 제2송수신회로(10,20)(30,40)의 업믹서(25)로 제공된다.

이와 동시에, 제1 2×2 MIMO 송수신기(1)의 출력버퍼(57)를 통과하며 증폭된 차동신호는, 제2 2×2 MIMO 송수신기(101)의 입력버퍼(59)를 통과하며 증폭되어 제3 및/또는 제4송수신회로(110,120)(130,140)의 업믹서로 제공된다.

이렇게 버퍼스위치(60)를 사용하는 것은, 차동신호의 전달시 제1 2×2 MIMO 송수신기(1)와 제2 2×2 MIMO 송수신기(101) 간의 거리차로 인해 차동신호의 위상차가 발생하는 것을 보상하기 위한 것이다. 따라서, 버퍼스위치(60,160)의 사용으로 인해 Phase offset을 감소시킬 수 있다.

도 4는 본 발명의 제3실시예에 따른 2×2 MIMO 송수신기의 회로도이다. 도시된 바와 같이, 본 실시예의 2×2 MIMO 송수신기는, 일반 1×1 송수신기 한 쌍을 연결하여 2×2 MIMO 송수신기를 구현한다.

제1 1×1 송수신기(201)는 VCO(253), PLL(251), 입력버퍼(259), 출력버퍼(257), 버퍼제어부(255)를 포함하는 주파수 합성기와, 송수신회로(210,220)를 갖는다. 제2 1×1 송수신기(301)도 제1 1×1 송수신기(201)와 동일한 구조로 구성된다.

이러한 제3실시예에 따른 2×2 MIMO 송수신기의 동작과정을 살펴보면 다음과 같다.

예를 들어, 각 송수신회로의 수신회로가 동작하는 경우, 제1 1×1 송수신기(201)의 버퍼제어부(255)는 입력버퍼(259)의 동작을 중지시키고, 제2 1×1 송수신기(301)의 버퍼제어부(355)는 출력버퍼(357)의 동작을 중지시킨다.

그러면, 제1 1×1 송수신기(201)의 VCO(253)로부터의 차동신호는 제1 1×1 송수신기(201)의 송수신회로의 다운믹서로 직접 제공되고, 이와 동시에 차동신호는 제1 1×1 송수신기(201)의 출력버퍼(257)와 제2 1×1 송수신기(301)의 입력버퍼(359)를 통해 제2 1×1 송수신기(301)의 송수신회로의 다운믹서로 제공된다.

이와 같이, 한 쌍의 1×1 송수신기를 이용하여 2×2 MIMO 송수신기를 구성하는 경우, 각 송수신기에 송수신회로가 하나로 마련됨으로써, 회로의 성능이나 잡음특성을 향상시킬 수 있다.

이러한 제3실시예의 2×2 MIMO 송수신기에, 제2실시예서와 마찬가지로, 입력버퍼(259)와 출력버퍼(257) 사이에 버퍼스위치를 장착할 수 있음은 물론이다.

도 5(a)는 도 1에 도시된 2×2 MIMO 송수신기의 동작시 송수신회로로 입력되는 차동신호의 그래프이고, 도 5(b)는 도 1에 도시된 2×2 MIMO 송수신기의 동작시 출력 그래프다. 도 5(a)에 도시된 바와 같이, 차동신호는 0도, 90도, 180도, 270도 위상을 가지며, 본 2×2 MIMO 송수신기는 종래의 2×2 MIMO 송수신기와 마찬가지로 정확히 90도씩의 위상차를 갖는 4개의 차동신호를 발생시킨다.

이러한 2×2 MIMO 송수신기는, 도 5(b)에 도시된 바와 같이, 무선통신에 주로 사용되는 5GHz에서 출력이 높게 나타나고 있으므로, 동작특성이 우수함을 알 수 있다.

도 6(a)은 도 2에 도시된 4×4 MIMO 송수신기의 동작시 제1 및 제2송수신회로(30,40)로 입력되는 차동신호와, 제3 및 제4송수신회로(110,120)(130,140)로 입력되는 차동신호를 비교한 그래프이고, 도 6(b)는 도 2에 도시된 4×4 MIMO 송수신 기의 동작시 출력 그래프이다. 도시된 바와 같이, 제1 및 제2송수신회로(30,40)로 입력되는 차동신호와, 제3 및 제4송수신회로(110,120)(130,140)로 입력되는 차동신호는 약간의 위상차를 갖는다. 이러한 위상차는 매우 미미한 것이며, 도 3에 도시된 2×2 MIMO 송수신기에 설치된 버퍼스위치(60) 등을 이용하여 보정가능한 정도이다.

이러한 4×4 MIMO 송수신기는, 2×2 MIMO 송수신기에서와 마찬가지로, 도 6(b)에 도시된 바와 같이, 무선통신에 주로 사용되는 5GHz에서 출력이 높게 나타나고 있으므로, 동작특성이 우수함을 알 수 있다.

이와 같이, 본 MIMO 송수신기는, 2×2 MIMO 송수신기와 4×4 MIMO 송수신기의 구성시 하나의 주파수 합성기(50)를 사용하도록 함으로써, 하나 이상의 주파수 합성기(50)의 사용시, VCO(53)의 동작으로 인해 소모되는 전력을 감소시킬 수 있다. 또한, 2×2 MIMO 송수신기를 구성하는 각 1×1 MIMO 송수신기를 동일한 구조로 설계하고, 4×4 MIMO 송수신기를 구성하는 각 2×2 MIMO 송수신기를 동일한 구조로 설계함으로써, 1×1 송수신기 또는 2×2 MIMO 송수신기를 복수개 연결하여 간단하게 n×n 송수신기를 구성할 수 있다. 즉, 본 MIMO 송수신기는, MIMO 송수신기의 확장성 및 호환성이 보장된다는 장점이 있다.

한편, 상술한 실시예에서는 제2 2×2 MIMO 송수신기(101)나, 제2 1×1 송수신기(301)에 장착된 VCO와 PLL의 동작을 정지시키는 제어에 대해서는 언급하고 있지 아니하나, 이는 버퍼제어부 또는 송수신기를 제어하는 제어기에서 충분히 동작의 제어가 가능한 것은 자명하다. 또한, 기구적으로 제2 2×2 MIMO 송수신기(101) 나, 제2 1×1 송수신기(301)에 장착된 VCO와, 각 송수신회로 간의 회로선을 절단함으로써, 제2 2×2 MIMO 송수신기(101)나, 제2 1×1 송수신기(301)에 장착된 VCO의 동작을 차단할 수도 있음은 물론이다.

이상에서 설명한 바와 같이, 본 발명에 따르면, 간단하게 n×n 송수신기를 구성할 수 있을 뿐만 아니라, VCO의 동작으로 인해 소모되는 전력을 감소시킬 수 있다.

또한, 본 발명의 상세한 설명에서는 구체적인 실시형태에 관해 설명하였으나, 이는 예시적인 것으로 받아들여져야 하며, 본 발명의 기술적 사상에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 형태에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims

적어도 하나의 송수신회로;

상기 송수신회로로 공급되는 차동신호를 발진시키는 발진기;

상기 송수신회로와 발진기 사이에 바이패스된 라인상에 장착되어 상기 차동신호를 증폭시켜 외부로 바이패스시키거나, 외부로부터의 차동신호를 입력받아 증폭하는 버퍼; 및,

상기 발진기의 동작여부에 따라, 상기 차동신호를 외부로 바이패스시키거나 외부로부터 입력받도록 상기 버퍼의 동작을 제어하는 버퍼제어부;를 포함하는 복수개의 송수신기를 연결하여 구성한 것을 특징으로 하는 n×n MIMO 송수신기.
제 1 항에 있어서,

상기 복수개의 송수신기는, 하나의 송수신회로를 갖는 1×1 송수신기인 것을 특징으로 하는 n×n MIMO 송수신기.
제 1 항에 있어서,

상기 복수개의 송수신기는, 한 쌍의 송수신회로를 갖는 2×2 MIMO 송수신기인 것을 특징으로 하는 n×n MIMO 송수신기.
제 1 항에 있어서,

상기 버퍼는, 상기 송수신회로와 발진기 사이에 바이패스된 라인상에 장착되어 상기 차동신호를 바이패스시키는 출력버퍼와, 상기 출력버퍼와 병렬연결되어 외부로부터의 차동신호를 입력받는 입력버퍼를 포함하는 것을 특징으로 하는 n×n MIMO 송수신기.
제 1 항에 있어서,

상기 발진기는 VCO(Voltage Controlled Oscillator)이며;

상기 복수의 송수신기 중, 하나의 송수신기의 VCO가 동작하는 것을 특징으로 하는 n×n MIMO 송수신기.
제 5 항에 있어서,

상기 VCO가 동작하는 송수신기의 버퍼제어부는, 입력버퍼의 동작을 정지시키고, 상기 VCO가 동작하지 아니하는 송수신기의 버퍼제어부는, 출력버퍼의 동작을 정지시키는 것을 특징으로 하는 n×n MIMO 송수신기.
제 6 항에 있어서,

상기 VCO로부터의 차동신호는, 상기 VCO가 동작하는 송수신기의 출력버퍼와, 상기 VCO가 동작하지 아니하는 송수신기의 입력버퍼를 통해 상기 VCO가 동작하지 아니하는 송수신기의 송수신회로로 제공되는 것을 특징으로 하는 n×n MIMO 송수신기.
제 4 항에 있어서,

상기 발진기는 VCO(Voltage Controlled Oscillator)이며,

상기 VCO와 송수신회로를 연결하는 경로상에는, 상기 출력버퍼와 입력버퍼 사이에 상기 VCO와 송수신회로의 차동신호 입력을 온오프하는 버퍼스위치가 장착된 것을 특징으로 하는 n×n MIMO 송수신기.
제 8 항에 있어서,

상기 VCO가 동작하는 송수신기의 버퍼제어부는, 상기 입력버퍼와 출력버퍼를 동작시키고, 상기 버퍼스위치를 오프시키며;

상기 VCO가 동작하지 아니하는 송수신기의 버퍼제어부는, 상기 출력버퍼의 동작을 정지시키고, 상기 버퍼스위치를 오프시키는 것을 특징으로 하는 n×n MIMO 송수신기.
제 9 항에 있어서,

상기 VCO로부터의 차동신호는, 상기 VCO가 동작하는 송수신기의 출력버퍼와 입력버퍼를 통해 증폭되어 상기 VCO가 동작하는 송수신기의 송수신회로로 제공되는 것을 특징으로 하는 n×n MIMO 송수신기.
적어도 하나의 송수신회로, 상기 송수신회로로 공급되는 차동신호를 발진시키는 발진기, 상기 송수신회로와 발진기 사이에 바이패스된 라인상에 장착되어 상기 차동신호를 증폭시켜 외부로 바이패스시키는 버퍼를 포함하는 MIMO 송수신기;

상기 MIMO 송수신기의 버퍼에 의해 바이패스된 차동신호를 입력받는 버퍼, 상기 버퍼로부터 증폭된 차동신호를 입력받는 적어도 하나의 송수신회로를 포함하는 타 MIMO 송수신기를 포함하는 것을 특징으로 하는 n×n MIMO 송수신기.