KR100725125B1 - Wire bonding device - Google Patents

Wire bonding device Download PDF

Info

Publication number
KR100725125B1
KR100725125B1 KR1020050105128A KR20050105128A KR100725125B1 KR 100725125 B1 KR100725125 B1 KR 100725125B1 KR 1020050105128 A KR1020050105128 A KR 1020050105128A KR 20050105128 A KR20050105128 A KR 20050105128A KR 100725125 B1 KR100725125 B1 KR 100725125B1
Authority
KR
South Korea
Prior art keywords
wire
bump
waveform
response waveform
detection
Prior art date
Application number
KR1020050105128A
Other languages
Korean (ko)
Other versions
KR20060052453A (en
Inventor
시노부 이시이
요시카쯔 하야시자키
요시노부 수주키
마사모토 사이토
Original Assignee
가부시끼가이샤가이죠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤가이죠 filed Critical 가부시끼가이샤가이죠
Publication of KR20060052453A publication Critical patent/KR20060052453A/en
Application granted granted Critical
Publication of KR100725125B1 publication Critical patent/KR100725125B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

정전용량이 낮은 장치에 대해서도 불부착(不付着) 검출이 가능한 와이어본딩 장치를 제공한다.Provided is a wire bonding apparatus capable of detecting a non-adherence even for a device having a low capacitance.

본 발명에 따른 와이어본딩 장치는, 반도체칩(43)의 전극과 리드 프레임의 리드를 와이어에 의해 접속하는 와이어본딩 장치 또는 반도체칩의 패드에 범프를 본딩하는 와이어본딩 장치에 있어서, DC 펄스를 와이어 또는 범프에 인가하는 인가수단과, 상기 DC 펄스를 인가하여 얻어지는 상기 와이어 또는 범프로부터의 응답 파형을 검출하는 검출수단과, 상기 응답 파형을, 본딩이 부착되지 않은 와이어 또는 범프에 DC 펄스를 인가하여 얻어지는 상기 와이어 또는 범프로부터의 불부착 응답 파형과 비교함으로써, 와이어 또는 범프가 정상적으로 본딩 접속되었는지의 여부를 판정하는 판정수단을 구비하는 것을 특징으로 한다.The wire bonding apparatus according to the present invention is a wire bonding apparatus for connecting the electrodes of the semiconductor chip 43 and the lead of the lead frame by a wire, or a wire bonding apparatus for bonding bumps to pads of the semiconductor chip. Or applying means for applying to the bump, detecting means for detecting a response waveform from the wire or bump obtained by applying the DC pulse, and applying the DC pulse to the wire or bump to which the response waveform is not bonded. And determining means for determining whether or not the wire or bump is normally bonded and connected by comparing with the non-response response waveform obtained from the wire or bump obtained.

Description

와이어본딩 장치{WIRE BONDING DEVICE}Wire Bonding Device {WIRE BONDING DEVICE}

도 1은 본 발명의 실시형태에 의한 불부착 검출장치를 모식적으로 나타내는 블록도이다.1 is a block diagram schematically showing a failure detection apparatus according to an embodiment of the present invention.

도 2는 도 1에 나타내는 검출회로의 상세를 나타내는 도면이다.FIG. 2 is a diagram showing details of the detection circuit shown in FIG. 1.

도 3은 도 1에 나타내는 저용량 검출회로부와 와이어본딩 장치의 배선에 의한 접속관계 및 정상 부착 파형과 불부착(오픈) 파형을 개략적으로 나타내는 도면이다.FIG. 3 is a view schematically showing a connection relationship by the wiring of the low capacitance detecting circuit portion and the wire bonding apparatus shown in FIG. 1 and a normal attached waveform and an unopened waveform.

도 4(A)는, 최초의 1칩에 대해서 불부착 검출을 행하는 흐름을 나타내는 플로우차트이며, 도 4(B)는, 2칩째 이후의 칩에 대해서 불부착 검출을 행하는 흐름을 나타내는 플로우차트이다.Fig. 4A is a flowchart showing a flow of performing non-attachment detection for the first chip, and Fig. 4B is a flowchart showing a flow of performing non-attachment detection for the chips after the second chip. .

도 5는 도 1에 나타내는 불부착 검출장치에 의해 불부착 검출을 행할 때, 출력전압(E)을 와이어에 인가하고나서 시간(T)의 경과에 의한 검출전압(Vc)의 변화를 나타내는 도면이다.FIG. 5 is a diagram showing a change in the detection voltage Vc due to the passage of time T after the output voltage E is applied to the wire when the failure detection is performed by the failure detection apparatus shown in FIG. 1. .

도 6(a)~도 6(d)는, 와이어본딩 장치에 의한 와이어본딩을 행하는 공정을 설명하는 도면이다.FIG.6 (a)-FIG.6 (d) are figures explaining the process of wire bonding by a wire bonding apparatus.

도 7은 종래의 불부착 검출방법을 나타내는 플로우차트이다.7 is a flowchart showing a conventional non-attachment detection method.

도 8은 종래의 와이어본딩 장치의 DC전용 불부착 검출장치를 나타내는 블록 도이다.8 is a block diagram showing a DC dedicated non-attachment detection apparatus of the conventional wire bonding apparatus.

도 9는 종래의 와이어본딩 장치의 AC전용 불부착 검출장치의 구체적인 구성을 나타내는 회로도이다.Fig. 9 is a circuit diagram showing a specific configuration of a AC dedicated non-attachment detecting device of the conventional wire bonding apparatus.

(도면의 주요부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

1 … 와이어, 2 … 캐피러리,One … Wire, 2... Capitol,

3 … 와이어 커트 클램프, 4 … 방전 전극,3…. Wire cut clamp, 4... Discharge electrode,

5 … 교류 브릿지회로, 5a … 교류 발생기,5…. AC bridge circuit, 5a... Alternator,

5b … 동축케이블, 5c1 … 제 1 직렬회로,5b... Coaxial cable, 5c1... First series circuit,

5c2 … 제 2 직렬회로, X … 제 1 접속점,5c2... Second series circuit, X... First connection point,

Y … 제 2 접속점, 6 … 차동증폭기,Y… Second connection point 6. Differential amplifier,

7 … 트랜스포머, 8 … 절대값 변환기,7. Transformer, 8... Absolute value converter,

9 … 제 1 레벨 변별기, 10 … 불부착 검출기판,9... First level discriminator, 10... Failed detector plate,

11 … 리드 프레임, 12 … 반도체칩의 전극,11. 12 lead frames; Electrodes of semiconductor chips,

13 … 반도체칩, 14 … 리드,13. Semiconductor chip, 14... lead,

15 … 제 1 본딩점, 16 … 제 2 본딩점,15... First bonding point 16... Second bonding point,

17 … 본딩 스테이지, 18 … 본딩 CPU 기판,17. Bonding stage 18... Bonding cpu board,

19 … 본딩 헤드 제어기판, 20 … 볼,19. Bonding head control board, 20. ball,

21 … 와이어 스풀, 22 … 스풀 와이어단,21. Wire spool, 22... Spool wire ends,

23 … 저역통과필터, 24 … 제 2 레벨 변별기,23. Low pass filter, 24... Second level discriminator,

25 … 논리곱 기기, 26 … 본딩 판정기,25…. Logical AND device, 26. Bonding determiner,

27 … 본딩 검출 스위칭기, 28 … 펄스 출력부,27. Bonding detection switch, 28... Pulse output,

29 … CPU 제어부, 30 … CPU,29. CPU control unit; CPU,

31 … 전류제한회로, 32,33 … 데이터 통신부,31. Current limiting circuit; Data Communication Unit,

34 … 메모리, 35 … A/D변환,34. Memory, 35... A / D conversion,

36 … D/A변환, 37 … 증폭기(AMP),36. D / A conversion, 37... Amplifier (AMP),

38 … 출력부, 39 … 접지전위(GND),38. 39 an output unit; Ground potential (GND),

40 … 저용량 검출회로부, 41 … 검출회로,40…. Low capacitance detecting circuit section; Detection circuit,

42 … 파형 성형·가공회로, 43 … 반도체칩,42. Waveform shaping / processing circuit, 43. Semiconductor Chip,

44 … DC용 불부착 검출기판, 45 … 직류발생기,44. Undetectable detector plate for DC, 45... DC generator,

46 … 저항, 47 … DC 펄스,46. Resistance, 47. DC pulse,

48 … 정상 부착 파형, 49 … 불부착(오픈) 파형48. Normal attachment waveform, 49... Open waveform

본 발명은, 와이어본딩 장치에 관한 것으로, 특히, 정전용량이 낮은 장치에 대해서도 불부착 검출이 가능한 와이어본딩 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wire bonding apparatus, and more particularly to a wire bonding apparatus capable of non-adherence detection even for a device having a low capacitance.

와이어본딩 장치는, 금선, 알루미늄 등으로 이루어지는 와이어를 이용하여 제 1 본딩점이 되는 반도체칩 상의 전극과, 제 2 본딩점이 되는 리드를 접속하는 것이다.A wire bonding apparatus connects the electrode on the semiconductor chip used as a 1st bonding point, and the lead used as a 2nd bonding point using the wire which consists of a gold wire, aluminum, etc.

이차원방향으로 이동가능한 XY 테이블 상에 탑재된 본딩 헤드의 리니어모터 또는 모터 축에 연결한 캠 등에 의해 본딩 암이 상하로 요동되고, 이 본딩 암의 초음파 혼의 선단에 부착된 캐피러리로부터 와이어가 송출되고, 이 와이어의 선단과 방전 전극 사이에 고전압을 인가함으로써 방전을 일으키게 한다. 그 방전 에너지에 의해서 와이어의 선단을 용융시켜 와이어의 선단에 볼을 형성한다. 그리고 캐피러리의 선단에 유지된 볼을 제 1 본딩점인 반도체칩의 전극에 본딩 암의 요동에 의한 기계적인 가압력에 의해 누르면서, 초음파 및 가열수단을 병용하여 열압착을 행하여, 제 1 본딩점에 대해서 와이어를 접속한다.The bonding arm swings up and down by a linear motor of a bonding head mounted on a XY table that is movable in a two-dimensional direction, a cam connected to a motor shaft, and the like, and a wire is sent out from the capillary attached to the tip of the ultrasonic horn of the bonding arm. The discharge is caused by applying a high voltage between the tip of the wire and the discharge electrode. The tip of the wire is melted by the discharge energy to form a ball at the tip of the wire. Then, while pressing the ball held at the tip of the capillary by the mechanical pressing force caused by the rocking of the bonding arm to the electrode of the semiconductor chip which is the first bonding point, thermocompression bonding is performed by using the ultrasonic wave and the heating means in combination with the first bonding point. Connect the wire.

도 6(a)~도 6(d)는, 상기 와이어본딩 장치에 의한 와이어본딩을 행하는 공정을 설명하는 도면이다. 6 (a) to 6 (d) are diagrams illustrating a step of performing wire bonding by the wire bonding apparatus.

도 6(a) 및 도 6(b)에 나타내는 바와 같이, 캐피러리(2)의 선단에 송출된 와이어(1)의 선단과 방전 전극(4) 사이에서 방전을 일정한 시간 일으켜, 와이어(1)의 선단을 용융해서 볼(20)을 형성하고, 캐피러리(2)의 선단에서 유지해서 캐피러리(2)를 제 1 본딩점(15)이 되는 반도체칩(13)의 전극(12)의 바로 위에 위치시킨다.As shown in Fig. 6 (a) and 6 (b), a discharge is generated for a predetermined time between the distal end of the wire 1 and the discharging electrode 4 sent out to the distal end of the capillary 2, and the wire 1 The tip of the electrode 12 is melted to form the ball 20, held at the tip of the capillary 2, and the capillary 2 is the first electrode 12 of the semiconductor chip 13 serving as the first bonding point 15. Position it above.

다음에, 도 6(c)에 나타내는 바와 같이, 캐피러리(2)를 하강시켜 볼(20)을 전극(12)에 눌러서 가압함과 동시에 캐피러리(2)의 선단에 대해서 상기 본딩 암의 초음파 혼을 통해서 초음파 진동을 인가한다. 이것에 의해, 전극에 와이어(1)를 접속한다.Next, as shown in Fig. 6 (c), the capillary 2 is lowered to press the ball 20 against the electrode 12 and pressurizes the ultrasonic wave of the bonding arm with respect to the tip of the capillary 2. Ultrasonic vibration is applied through the horn. This connects the wire 1 to an electrode.

다음으로, 도 6(d)에 나타내는 바와 같이 캐피러리(2)를 소정의 루프 컨트롤에 따라 상승시켜, 제 2 본딩점(16)이 되는 리드(14)방향으로 이동시킨다.Next, as shown in FIG.6 (d), the capital 2 is raised according to predetermined | prescribed loop control, and it moves to the lead 14 which becomes the 2nd bonding point 16. Then, as shown in FIG.

다음에, 캐피러리(2)를 하강시켜 와이어(1)를 리드(14)에 눌러서 가압함과 동시에 캐피러리(2)의 선단에 대해서 초음파 혼을 통해 초음파 진동을 인가하여 리드(14)에 대해서 와이어(1)를 접속한다. 이후, 캐피러리(2)를 상승시켜 미리 설정된 캐피러리(2)의 상승위치에서 와이어 커트 클램프(3)를 닫고, 리드(14) 상의 와이어를 커트하여 1회의 본딩 작업을 완료한다.Next, the capillary 2 is lowered to press and press the wire 1 to the lid 14, and at the same time, ultrasonic vibration is applied to the tip of the capillary 2 through an ultrasonic horn to the lid 14. The wire 1 is connected. Subsequently, the capacitor 2 is raised to close the wire cut clamp 3 at the raised position of the preset capacitor 2, and the wire on the lead 14 is cut to complete one bonding operation.

종래의 와이어본딩 장치는, 반도체칩(13)의 전극(12)에 볼(20)을 눌러 으깨서 본딩이 행해진 상태에서, 본딩이 확실하게 이루어졌는가의 여부, 즉 와이어가 불부착상태인지의 여부를 불부착 검출장치에 의해 판단하고 있다. 이 불부착 검출장치는, 다음과 같은 순서로 불부착 검출이 행해진다.In the conventional wire bonding apparatus, in the state where the ball 20 is pressed against the electrode 12 of the semiconductor chip 13 by crushing and bonding, the bonding is securely performed, that is, whether the wire is in an unfixed state. Judging by the non-detection detection device. In this non-attachment detection apparatus, non-attachment detection is performed in the following procedure.

도 7은, 종래의 불부착 검출방법을 나타내는 플로우차트이다.7 is a flowchart showing a conventional non-attachment detection method.

본딩 전에 검출구간·개시위치, 검출 임계값을 일괄해서 설정한다(ST1, ST2). 또한, 검출구간, 개시위치, 검출 임계값을 와이어마다 설정할 수는 없다.The detection section, start position, and detection threshold value are collectively set before bonding (ST1, ST2). Also, the detection section, start position, and detection threshold cannot be set for each wire.

다음으로, 반도체칩의 전극과 리드를 와이어에 의해 접속하는 와이어본딩을 행한다(ST3). 그리고, 와이어가 반도체칩의 전극에 확실하게 본딩되었는지의 여부의 불부착 검출을 행한다(ST4). 이 때, 와이어가 불부착인 것으로 판단된 경우, 와이어본딩 장치를 정지시키는 등의 에러 처리가 행해진다. 또한, 와이어가 확실하게 본딩 된 것으로 판단된 경우, 다음의 와이어본딩을 행하고, 마찬가지로 불부착 검출을 행한다(ST3,ST4). 모든 와이어본딩이 행해지면 와이어본딩 작업을 종료한다(ST5).Next, the wire bonding which connects the electrode of a semiconductor chip and a lead with a wire is performed (ST3). Then, non-adherence detection of whether or not the wire is securely bonded to the electrode of the semiconductor chip is performed (ST4). At this time, when it is determined that the wire is not attached, error processing such as stopping the wire bonding apparatus is performed. In addition, when it is judged that the wire is surely bonded, the following wire bonding is performed, and the non-adherence detection is similarly performed (ST3, ST4). When all wire bonding is performed, the wire bonding operation is finished (ST5).

다음에, 상기 불부착 검출방법을 실시하는 불부착 검출장치에 대해서 설명한다.Next, a non-failure detection device which performs the above-mentioned non-failure detection method is described.

도 8은, 종래의 와이어본딩 장치의 DC전용 불부착 검출장치를 나타내는 블록도이다. DC전용 불부착 검출장치는, DC특성을 갖는 반도체칩 전용의 불부착 검출을 행하는 것이다.Fig. 8 is a block diagram showing a DC dedicated failure detection device of the conventional wire bonding device. The DC non-attachment detection apparatus performs non-attachment detection only for semiconductor chips having DC characteristics.

DC전용 불부착 검출장치는, DC용 불부착 검출기판(44) 및 본딩 CPU기판(18)을 갖고 있다. 본딩 CPU기판(18)은 I/O 포트(32)를 구비하고 있다. DC용 불부착 검출기판(44)은, I/O 포트(33), CPU(30), A/D 컨버터(35), 증폭기(AMP)(37), 직류발생기(45) 및 저항(46)을 구비하고 있다.The DC non-attachment detecting apparatus has a DC non-attachment detector plate 44 and a bonding CPU substrate 18. The bonding CPU substrate 18 has an I / O port 32. The non-detection detector plate 44 for DC includes an I / O port 33, a CPU 30, an A / D converter 35, an amplifier AMP 37, a DC generator 45, and a resistor 46. Equipped with.

출력부(38)는, 도 6에 나타내는 와이어본딩 장치의 와이어(1)에 접속되어 있다. 또한, 접지전위(GND)(39)는, 반도체칩(13)이 적재된 본딩 스테이지에 출력부(38)를 통해서 접속되어 있다.The output part 38 is connected to the wire 1 of the wire bonding apparatus shown in FIG. The ground potential (GND) 39 is connected to the bonding stage on which the semiconductor chip 13 is mounted via the output unit 38.

DC전용 불부착 검출장치를 이용하여 불부착 검출을 행하는 경우, 와이어본딩시에 직류발생기(45)로부터 저항(46), 출력부(38), 와이어(1)를 통해서 반도체칩(13)의 전극(12)에 전압이 인가된다. 그리고, 반도체칩(13)의 전극(12)으로부터 와이어(1)를 통해서 검출신호가 증폭기(37)에 입력되고, 증폭기(37)로부터 출력된 출력신호가 A/D 컨버터(35)에 의해 AD변환되어 CPU(30)에 입력된다. 이 CPU(30)에 있어서, 검출된 신호가 임계값 내이면 정상적으로 본딩된 것으로 판단되고, 검출신호가 임계값으로부터 벗어나 있으면 이상(異常) 본딩(즉 불부착)인 것으로 판단된다. 그리고, 정상 본딩인지 불부착인지의 신호가 I/O 포트(33,32)를 통해서 본딩 CPU기판(18)에 입력되어, 불부착 검출이 행해진다.In the case of performing non-adherence detection using a DC-specific non-defective detection device, the electrodes of the semiconductor chip 13 from the DC generator 45 through the resistor 46, the output unit 38, and the wire 1 at the time of wire bonding. Voltage is applied to (12). Then, the detection signal is input to the amplifier 37 from the electrode 12 of the semiconductor chip 13 via the wire 1, and the output signal output from the amplifier 37 is transferred by the A / D converter 35 to the AD. It is converted and input to the CPU 30. In the CPU 30, it is determined that the detected signal is normally bonded if it is within the threshold value, and if it is out of the threshold value, it is judged to be abnormal bonding (i.e., no attachment). Then, a signal of normal bonding or non-adherence is input to the bonding CPU substrate 18 through the I / O ports 33 and 32, and non-adherence detection is performed.

도 9는, 종래의 와이어본딩 장치의 AC전용 불부착 검출장치의 구체적인 구성 을 나타내는 회로도이다(특허문헌1 참조). AC전용 불부착 검출장치는, AC특성을 갖는 반도체칩 전용의 불부착 검출을 행하는 것이다.9 is a circuit diagram showing a specific configuration of an AC dedicated non-attachment detection device of a conventional wire bonding device (see Patent Document 1). The AC non-attachment detection device performs non-attachment detection for semiconductor chips having AC characteristics.

와이어 스풀(21)로부터 뽑아내진 와이어(1)는, 와이어(1)의 유지, 해방이 가능한 와이어 커트 클램프(3)의 유지면의 사이를 지나, 와이어 커트 클램프(3)의 바로 밑에 위치하는 캐피러리(2)를 삽입통과하고 있다. 와이어 스풀(21)의 와이어의 끝인 스풀 와이어단(22)과, 프레임으로서의 리드 프레임(11)을 적재하는 기준전위점인 본딩 스테이지(17) 사이에는 교류 브릿지회로(5)가 접속되어 있다.The wire 1 pulled out from the wire spool 21 passes between the holding surfaces of the wire cut clamp 3 that can hold and release the wire 1, and is located directly below the wire cut clamp 3. The diary 2 is inserted. An AC bridge circuit 5 is connected between the spool wire end 22, which is the end of the wire of the wire spool 21, and the bonding stage 17, which is a reference potential point for loading the lead frame 11 as a frame.

이 교류 브릿지회로(5)는 교류 발생기(5a)를 구비하고, 상기 교류 발생기(5a)는 소정의 주파수로 발진하는 정현파 발진회로를 내장하고 있다. 교류 브릿지회로(5)는, 교류 발생기(5a)와, 교류 발생기(5a)로부터의 출력신호를 받는 가변저항기(R1)와 콘덴서(C1)로 이루어지는 제 1 직렬회로(5c1), 교류 발생기(5)로부터의 교류신호를 받는 고정 저항(R2)과, 스풀 와이어단(22)으로부터 기준전위점인 본딩 스테이지(17)에 이르는 전기경로를 포함하는 제 2 직렬회로(5c2)로 폐 루프를 형성하고 있다.The AC bridge circuit 5 includes an AC generator 5a, and the AC generator 5a incorporates a sinusoidal wave oscillating circuit that oscillates at a predetermined frequency. The AC bridge circuit 5 includes an alternator 5a, a first series circuit 5c1 and an alternator 5 including a variable resistor R1 and a capacitor C1 that receive an output signal from the alternator 5a. A closed loop is formed by a second series circuit 5c2 including a fixed resistor R2 receiving an AC signal from the circuit) and an electric path from the spool wire end 22 to the bonding stage 17 which is a reference potential point. have.

또한, 상기 가변저항(R1)과 콘덴서(C1) 사이의 제 1 접속점(X)은, 차동증폭기(6)의 한쪽의 입력단에 접속되고, 상기 고정 저항(R2)과 상기 스풀 와이어단(22) 사이의 제 2 접속점(Y)이, 상기 차동증폭기(6)의 다른쪽의 입력단에 접속되어 있다.Further, the first connection point X between the variable resistor R1 and the capacitor C1 is connected to one input terminal of the differential amplifier 6, and the fixed resistor R2 and the spool wire terminal 22 are connected. The second connection point Y in between is connected to the other input terminal of the differential amplifier 6.

상기 고정 저항(R2)과 스풀 와이어단(22) 사이에는, 동축케이블(5b)이 외래 노이즈의 영향을 피하기 위해서 접속되어 있다. 따라서, 동축케이블(5b)의 심선과 외피 사이에서 발생하는 동축케이블(5b)의 정전용량(C2)이 생기고, 정전용량(C2)이 등가적으로 고정 저항(R2)과 본딩 스테이지(17) 사이에 접속되게 된다.A coaxial cable 5b is connected between the fixed resistor R2 and the spool wire end 22 to avoid the influence of extraneous noise. Therefore, the capacitance C2 of the coaxial cable 5b generated between the core wire and the outer shell of the coaxial cable 5b is generated, and the capacitance C2 is equivalently between the fixed resistor R2 and the bonding stage 17. Will be connected to

차동증폭기(6)는, 연산증폭기(A1), 연산증폭기(A2), 저항(R3), 저항(R4), 저항(R5)으로 구성된다. 이 차동증폭기(6)는, 상기 제 1 접속점(X), 제 2 접속점(Y)으로부터 양 입력단에 공급되는 신호입력의 차성분을 검출해서 출력하는 것이고, 상기 차동증폭기(6)의 출력단에는, 콘덴서(C) 및 트랜스포머(7)의 1차측 입력단자가 직렬로 접속되어 있다.The differential amplifier 6 is composed of an operational amplifier A1, an operational amplifier A2, a resistor R3, a resistor R4, and a resistor R5. The differential amplifier 6 detects and outputs a difference component of a signal input supplied to both input terminals from the first connection point X and the second connection point Y, and at the output terminal of the differential amplifier 6, The primary input terminals of the capacitor C and the transformer 7 are connected in series.

트랜스포머(7)의 2차측 출력단자는, 절대값 변환기(8)에 접속되고 있고, 절대값 변환기(8)는, 트랜스포머(7)로부터 출력되는 정극성 및 부극성의 교류전압을 정극성의 절대값 전압으로 변환하는 것이다. 그리고 절대값 변환기(8)의 출력단에는 제 1 레벨 변별기(9)가 접속되고, 제 1 레벨 변별기(9)의 출력은 본딩 판정기(26)에 입력되어 불부착상태를 검출하도록 하고 있다.The secondary output terminal of the transformer 7 is connected to the absolute value converter 8, and the absolute value converter 8 converts the positive and negative AC voltages output from the transformer 7 into a positive absolute value voltage. To convert. A first level discriminator 9 is connected to an output terminal of the absolute value converter 8, and an output of the first level discriminator 9 is input to the bonding determiner 26 to detect a non-attachment state. .

또한, 교류 브릿지회로(5)의 제 2 접속점(Y)에 접속된 차동증폭기(6)의 연산증폭기(A1)의 출력단자에는, 저역통과필터(23)가 접속되어 있다. 저역통과필터(23)의 출력은, 제 2 레벨 변별기(24)에 입력된다. 제 2 레벨 변별기(24)는, 저역통과필터(23)의 출력신호를 미리 설정된 기준의 신호레벨과 비교하여, 저역통과필터(23)의 출력신호가 기준의 신호레벨 이상이면 논리값 "0"의 신호를 논리곱 기기(25)에 출력하고, 저역통과필터(23)의 출력신호가 기준의 신호레벨 이하이면 논리값 "1"의 신호를 논리곱 기기(25)에 출력한다.The low pass filter 23 is connected to the output terminal of the operational amplifier A1 of the differential amplifier 6 connected to the second connection point Y of the AC bridge circuit 5. The output of the low pass filter 23 is input to the second level discriminator 24. The second level discriminator 24 compares the output signal of the low pass filter 23 with the preset signal level, and if the output signal of the low pass filter 23 is equal to or greater than the reference signal level, the logic value " 0 " Is output to the logical multiplication device 25, and if the output signal of the low pass filter 23 is equal to or less than the reference signal level, a signal having a logic value of "1" is output to the logical multiplication device 25.

본딩 검출 스위칭기(27)는 제 1 본딩(칩 본딩)시에 논리값 "1'의 신호를 출 력하고, 제 2 본딩(리드 본딩)시에 논리값 "0"의 신호를 논리곱 기기(25)에 출력한다. 논리곱 기기(25)는, 본딩 검출 스위칭기(27)의 출력신호와 제 2 레벨 변별기(24)의 출력의 논리곱(AND 연산)을 행하고, 제 1 본딩(칩 본딩)시에는, 논리값 "1" 또는 "0"을 본딩 판정기(26)에 출력하고, 제 2 본딩(리드 본딩)시에는, 항상 논리값 "0"을 본딩 판정기(26)에 출력한다.The bonding detection switch 27 outputs a signal of the logic value "1" at the time of the first bonding (chip bonding), and multiplies the signal of the logic value "0" at the time of the second bonding (lead bonding). 25. The AND product 25 performs an AND operation on the output signal of the bonding detection switch 27 and the output of the second level discriminator 24, and performs the first bonding (chip). In the case of bonding), the logic value "1" or "0" is output to the bonding determiner 26, and in the second bonding (lead bonding), the logic value "0" is always output to the bonding determiner 26. do.

본딩 판정기(26)는, 제 1 본딩점으로서의 반도체칩(13) 상의 전극(12) 또는 제 2 본딩점으로서의 리드 프레임(11)의 리드(14)에 본딩 접속했을 때, 불부착 검출 타이밍, 즉 본딩 장치로부터의 지령에 의해 불부착 검출 모드에서의 검출을 행하는 상태에서 논리곱 기기(25)로부터의 출력신호를 판독하여, 불부착 검출을 행하는 설정으로 되어 있다.When the bonding determiner 26 bonds to the electrode 12 on the semiconductor chip 13 as the first bonding point or the lead 14 of the lead frame 11 as the second bonding point, the non-detection detection timing, In other words, it is set to read the output signal from the logical multiplication device 25 in a state where detection in the non-attachment detection mode is performed by a command from the bonding apparatus, and perform non-attachment detection.

[특허문헌1] 일본 특허공개 2000-260808호 공보(4~5쪽, 도 1)[Patent Document 1] Japanese Unexamined Patent Publication No. 2000-260808 (pages 4-5, Fig. 1)

그런데, 상기 종래의 와이어본딩 장치에 있어서의 불부착 검출장치에서는, DC전용 불부착 검출장치 및 AC전용 불부착 검출장치 중 어느 것에 있어서도 AC 또는 DC의 출력전압에 대한 검출전압의 차를 판정함으로써 정상 부착인지 불부착인지를 판별하고 있다. 이 방식에서는, DC전용 불부착 검출과 AC전용 불부착 검출과 함께, 검출전압의 파형이 정상상태로 되고부터의 전압값을 검출 전압으로 하고 있다. 이 때문에, 검출 대상물인 반도체칩 및 리드 프레임이 일정 이상의 크기의 정전용량(예컨대 100PF정도)을 갖고 있지 않으면, 출력전압과 검출전압 사이에 정상 부착인지 불부착인지를 판정하는데에 필요한 차가 생기기 어렵다. 바꿔 말하면, 수PF~수십PF 라는 매우 낮은 정전용량밖에 갖지 않는 검출 대상물에 대해서는, 종래의 불부착 검출장치로 불부착 검출을 행할 수 없다. 또한, 검출 대상물의 저정전용량화는 점점더 진행되는 방향으로 가고 있다.By the way, in the conventional non-failure detection apparatus in the wire bonding apparatus, it is normal by determining the difference of the detection voltage with respect to the output voltage of AC or DC also in any of the non-dedicated DC detection failure apparatuses and the AC exclusive failure detection apparatus. Whether it is attached or not is determined. In this system, the voltage value from which the waveform of the detected voltage is brought to a steady state is set as the detection voltage together with the DC dedicated failure detection and the AC dedicated failure detection. For this reason, if the semiconductor chip and lead frame as the detection target do not have a capacitance of a certain size or more (for example, about 100PF), it is difficult to produce a difference necessary for determining whether the output voltage and the detection voltage are normally attached or not. In other words, for the detection object having only a very low capacitance of several PF to several tens of PF, the failure detection can not be performed by the conventional failure detection apparatus. In addition, the low capacitance of the detection target is increasingly directed.

본 발명은 상기와 같은 사정을 고려하여 이루어진 것이며, 그 목적은, 정전용량이 낮은 장치에 대해서도 불부착 검출이 가능한 와이어본딩 장치를 제공하는 것에 있다.The present invention has been made in consideration of the above circumstances, and an object thereof is to provide a wire bonding apparatus capable of non-adherence detection even for a device having a low capacitance.

상기 과제를 해결하기 위해서, 본 발명에 따른 와이어본딩 장치는, 반도체칩의 전극과 리드 프레임의 리드를 와이어에 의해 접속하는 와이어본딩 장치 또는 반도체칩의 패드에 범프를 본딩하는 와이어본딩 장치에 있어서,MEANS TO SOLVE THE PROBLEM In order to solve the said subject, the wire bonding apparatus which concerns on this invention is a wire bonding apparatus which connects the electrode of a semiconductor chip and the lead of a lead frame by a wire, or the wire bonding apparatus which bonds bump to the pad of a semiconductor chip,

DC 펄스를 와이어 또는 범프에 인가하는 인가수단;Applying means for applying a DC pulse to the wire or bump;

상기 DC 펄스를 인가하여 얻어지는 상기 와이어 또는 범프로부터의 응답 파형을 검출하는 검출수단; 및Detection means for detecting a response waveform from the wire or bump obtained by applying the DC pulse; And

상기 응답 파형을, 본딩이 부착되지 않은 와이어 또는 범프에 DC 펄스를 인가하여 얻어지는 상기 와이어 또는 범프로부터의 불부착 응답 파형과 비교함으로써, 와이어 또는 범프가 정상적으로 본딩 접속되었는지의 여부를 판정하는 판정수단을 구비하는 것을 특징으로 한다.Judging means for judging whether or not the wires or bumps are normally bonded or connected by comparing the response waveforms with the non-response response waveforms from the wires or bumps obtained by applying a DC pulse to the wires or bumps without bonding. It is characterized by including.

상기 와이어본딩 장치에 의하면, DC 펄스를 인가하는 인가수단을 갖고, DC 펄스를 인가하여 얻어지는 응답 파형을 불부착 응답 파형과 비교하기 때문에, AC 사인 파형에 비교하여, 스텝응답특성을 검출할 수 있다. 그 결과, 정전용량이 낮은 장치에 대해서도 불부착과 정상 부착의 차를 검출할 수 있어, 불부착 검출이 가능하게 된다.According to the said wire bonding apparatus, since it has an application means which applies a DC pulse, and compares the response waveform obtained by applying a DC pulse with a non-response response waveform, a step response characteristic can be detected compared with an AC sine waveform. . As a result, the difference between non-adherence and normal adhesion can be detected also in the apparatus with low capacitance, and non-adherence detection becomes possible.

또한, 본 발명에 따른 와이어본딩 장치에 있어서, 상기 인가수단은, DC 펄스를, 저항을 통해서 와이어 또는 범프에 인가함과 아울러 가변저항을 통해서 콘덴서에 인가하도록 구성되고,In the wire bonding apparatus according to the present invention, the applying means is configured to apply a DC pulse to a wire or a bump through a resistor and to a capacitor through a variable resistor,

상기 검출수단은, 상기 와이어 또는 범프로부터의 응답 파형을 검출함과 아울러 상기 콘덴서로부터의 응답 파형을 검출하도록 구성되고,The detecting means is configured to detect a response waveform from the wire or bump and to detect a response waveform from the capacitor.

상기 가변저항은, 상기 와이어측 또는 상기 범프측의 용량으로부터 검출 대상물의 용량을 제외한 용량과 상기 저항의 곱이, 상기 콘덴서의 용량과 상기 가변저항의 곱과 거의 같게 되도록 조정하는 것이다.The variable resistor is adjusted such that the product of the capacitance except the capacitance of the object to be detected from the capacitance on the wire side or the bump side and the resistance is approximately equal to the product of the capacitance of the capacitor and the variable resistor.

또한, 본 발명에 따른 와이어본딩 장치에 있어서, 상기 검출수단은 상기 응답 파형을 성형 또는 가공하는 회로를 갖는 것이 바람직하다.Moreover, in the wire bonding apparatus which concerns on this invention, it is preferable that the said detection means has a circuit which shape | molds or processes the said response waveform.

또한, 본 발명에 따른 와이어본딩 장치에 있어서, 상기 성형 또는 가공하는 회로는, 미분처리를 통해 차동 앰프로 증폭하고, 이 차동 증폭된 파형을 더 필터처리하여, 구형파 또는 삼각파로 변환하는 회로를 갖는 것도 가능하다.Further, in the wire bonding apparatus according to the present invention, the circuit for shaping or processing has a circuit for amplifying a differential amplifier through differential processing, further filtering the differentially amplified waveform and converting it into a square wave or a triangle wave. It is also possible.

또한, 본 발명에 따른 와이어본딩 장치에 있어서, 상기 판정수단은, 상기 불부착 응답 파형과 임계값 계수의 곱에 의해 얻어지는 임계값과 상기 응답 파형을 비교함으로써 판정하는 것도 가능하다.Moreover, in the wire bonding apparatus which concerns on this invention, the said determination means can also determine by comparing the response waveform and the threshold value obtained by the product of the said unresponsive response waveform and a threshold value coefficient.

본 발명에 따른 와이어본딩 장치는, 반도체칩의 전극과 리드 프레임의 리드를 와이어에 의해 접속하는 와이어본딩 장치 또는 반도체칩의 패드에 범프를 본딩 하는 와이어본딩 장치에 있어서, In the wire bonding apparatus according to the present invention, in the wire bonding device for connecting the electrode of the semiconductor chip and the lead of the lead frame by a wire or the wire bonding device for bonding the bumps to the pad of the semiconductor chip,

DC 펄스를 와이어 또는 범프에 인가하는 인가수단;Applying means for applying a DC pulse to the wire or bump;

상기 DC 펄스를 인가하여 얻어지는 상기 와이어 또는 범프로부터의 응답 파형을 검출하는 검출수단; 및Detection means for detecting a response waveform from the wire or bump obtained by applying the DC pulse; And

와이어 또는 범프가 정상적으로 본딩 접속되었는지의 여부를 판정하는 판정수단을 구비하고,Determination means for determining whether the wire or the bump is normally bonded and connected,

상기 판정수단은, 상기 와이어 또는 범프가 반도체칩의 전극에 접촉하기 전에, 상기 인가수단에 의해 DC 펄스를 상기 와이어 또는 범프에 인가하고, 상기 검출수단에 의해 상기 와이어 또는 범프로부터의 불부착 응답 파형을 검출하고, 상기 와이어 또는 범프가 반도체칩의 전극에 접촉했을 때에, 상기 인가수단에 의해 DC 펄스를 상기 와이어 또는 범프에 인가하고, 상기 검출수단에 의해 상기 와이어 또는 범프로부터의 정상 부착 응답 파형을 검출하고, 상기 불부착 응답 파형과 상기 정상 부착 응답 파형으로부터 임계값 계수를 산출하고, 상기 와이어 또는 범프가 반도체칩의 전극에 본딩한 후에, 상기 인가수단에 의해 DC 펄스를 상기 와이어 또는 범프에 인가하고, 상기 검출수단에 의해 상기 와이어 또는 범프로부터의 응답 파형을 검출하고, 그 응답 파형을, 상기 불부착 응답 파형과 상기 임계값 계수의 곱에 의해 얻어지는 임계값과 비교함으로써 판정하는 것을 특징으로 한다.The determining means applies a DC pulse to the wire or the bump by the applying means before the wire or the bump contacts the electrode of the semiconductor chip, and a non-response response waveform from the wire or the bump by the detecting means. When the wire or bump contacts the electrode of the semiconductor chip, DC pulse is applied to the wire or bump by the applying means, and the normal response waveform from the wire or bump is detected by the detecting means. Detects, calculates a threshold coefficient from the unresponsive response waveform and the normal attached response waveform, and after the wire or bump is bonded to an electrode of the semiconductor chip, a DC pulse is applied to the wire or bump by the applying means. And detecting a response waveform from the wire or bump by the detecting means, The type, characterized in that it is determined by comparing the threshold obtained by the product of the non-adhesion response waveform and the threshold coefficient.

상기 와이어본딩 장치에 의하면, 정전용량이 낮은 장치에 대해서도 불부착과 정상 부착의 차를 검출하는 불부착 검출이 가능하게 됨과 아울러, 임계값 계수와 임계값을 소프트웨어 제어에 의해 자동으로 설정할 수 있다.According to the said wire bonding apparatus, the non-attachment detection which detects the difference between a non-attachment and a normal attachment is possible also in the apparatus with low capacitance, and a threshold coefficient and a threshold value can be set automatically by software control.

이하, 도면을 참조하여 본 발명의 실시형태에 대해서 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described with reference to drawings.

도 1은, 본 발명의 실시형태에 의한 불부착 검출장치를 모식적으로 나타내는 블록도이다. 도 2는, 도 1에 나타내는 검출회로의 상세를 나타내는 도면이다. 도 3은, 도 1에 나타내는 저용량 검출회로부와 와이어본딩 장치의 배선에 의한 접속관계 및 정상 부착 파형과 불부착(오픈) 파형을 개략적으로 나타내는 도면이다.1 is a block diagram schematically showing a failure detection apparatus according to an embodiment of the present invention. FIG. 2 is a diagram showing details of the detection circuit shown in FIG. 1. FIG. 3 is a diagram schematically showing the connection relationship between the low capacitance detecting circuit portion and the wire bonding apparatus shown in FIG. 1 and the normal and non-open waveforms.

또한, 도 3에서는, 와이어가 반도체칩에 정상적으로 본딩 접속(접착)된 경우와 와이어가 반도체칩에 불부착(오픈)인 경우 양쪽을 모식적으로 나타내고 있고, DC 펄스 전압을 스텝상으로 반도체칩에 인가한 경우에 검출되는 파형이 정상 부착 파형(48)으로 되는 경우와 불부착(오픈) 파형(49)으로 되는 경우 양쪽을 나타내고 있다. 또한, 종래의 와이어본딩 장치와 동일한 구조 및 기능을 갖는 부분에 대해서는 요부만을 설명하고, 상세한 설명은 생략한다.In Fig. 3, both the case where the wire is normally bonded (bonded) to the semiconductor chip and the case where the wire is not attached (opened) to the semiconductor chip are shown schematically, and the DC pulse voltage is applied to the semiconductor chip in steps. Both the case where the waveform detected in the case of application becomes a normal attachment waveform 48 and the case where it becomes an unattached (open) waveform 49 is shown. In addition, only the main part is demonstrated about the part which has the structure and function similar to the conventional wire bonding apparatus, and detailed description is abbreviate | omitted.

본 실시형태에 의한 불부착 검출장치는, DC 펄스 방식에 의한 스텝 응답을 이용한 것이고, 검출구간·개시위치 등의 파라미터 설정항목에 대해서, 와이어마다 설정할 수 있는 것이다. 또한, AC/DC 특성이 혼재되어 있는 장치에 대해서도 불부착 검출은 가능하다.The non-detection detection device according to the present embodiment uses a step response by a DC pulse method, and can be set for each wire for parameter setting items such as a detection section and a start position. In addition, non-adherence detection is possible also with the apparatus which mixed AC / DC characteristic.

도 1에 나타내는 바와 같이, 불부착 검출장치는, 불부착 검출기판(10), 저용량 검출회로부(40) 및 본딩 헤드 제어기판(19)을 갖고 있다. 본딩 헤드 제어기판(19)은 CPU 제어부(29) 및 데이터 통신부(32)를 구비하고 있고, 이 CPU 제어부(29)는 터치패널(도시 생략)에 접속되어 있다. 검출구간·개시위치, 검출 레벨(임계값) 등의 와이어마다의 파라미터를 터치패널로부터 입력할 수 있게 되어 있다. 또한, CPU 제어부(29)는 데이터 통신부(32)에 접속되어 있다.As shown in FIG. 1, the failure detection apparatus includes a failure detection plate 10, a low capacitance detection circuit portion 40, and a bonding head controller plate 19. The bonding head controller board 19 is provided with the CPU control part 29 and the data communication part 32, This CPU control part 29 is connected to the touch panel (not shown). Parameters for each wire, such as a detection section, a start position, and a detection level (threshold value), can be input from the touch panel. The CPU control unit 29 is also connected to the data communication unit 32.

불부착 검출기판(10)은, 데이터 통신부(33), CPU 제어부(30), 메모리(34), 비교회로(도시 생략), A/D변환(35), D/A변환(36) 및 펄스 출력부(28)를 구비하고 있다. 또한, 저용량 검출회로부(40)는, 전류제한회로(31), 검출회로(41) 및 파형 성형·가공회로(42)를 구비하고 있다.The non-detection detector plate 10 includes a data communication unit 33, a CPU control unit 30, a memory 34, a comparison circuit (not shown), an A / D conversion 35, a D / A conversion 36, and a pulse. The output part 28 is provided. In addition, the low capacitance detection circuit section 40 includes a current limiting circuit 31, a detection circuit 41, and a waveform shaping / processing circuit 42.

데이터 통신부(33)의 입력측은 CPU 제어부(30)에 접속되어 있고, 데이터 통신부(33)의 출력측은 데이터 통신부(32)에 접속되어 있다. 또한, CPU 제어부(30)는 비교회로에 접속되어 있다. CPU 제어부(30)는 메모리(34), A/D변환(35) 및 D/A변환(36) 각각 접속되어 있고, D/A 변환(36)은 펄스 출력부(28)에 접속되어 있다. 펄스 출력부(28)는 전류제한회로(31)에 접속되어 있고, 전류제한회로(31)는 와이어(도 3의 참조부호1)를 통해서 반도체칩(CHIP)(43)에 접속되어 있다. 또한, A/D변환(35)은 파형 성형·가공회로(42)에 접속되어 있고, 파형 성형·가공회로(42)는 검출회로(41)에 접속되어 있다. 검출회로(41)는 와이어(도 3의 참조부호1)를 통해서 반도체칩(CHIP)(43)에 접속되어 있다.The input side of the data communication unit 33 is connected to the CPU control unit 30, and the output side of the data communication unit 33 is connected to the data communication unit 32. In addition, the CPU control unit 30 is connected to a comparison circuit. The CPU control unit 30 is connected to the memory 34, the A / D conversion 35, and the D / A conversion 36, respectively, and the D / A conversion 36 is connected to the pulse output unit 28. The pulse output section 28 is connected to the current limiting circuit 31, and the current limiting circuit 31 is connected to the semiconductor chip CHIP 43 via a wire (reference numeral 1 in Fig. 3). In addition, the A / D conversion 35 is connected to the waveform shaping and processing circuit 42, and the waveform shaping and processing circuit 42 is connected to the detection circuit 41. The detection circuit 41 is connected to the semiconductor chip CHIP 43 via a wire (reference 1 in FIG. 3).

도 2에 나타내는 바와 같이, 검출회로는, 저항(R1), 가변저항(VR1), 밸런스용 콘덴서(C1) 및 저항(R2)을 갖고 있다. 또한, 검출회로는 와이어(1)를 통해서 캐피러리 용량부(W/F), 와이어 커트 클램프 용량부(W/C) 및 방전 유닛 용량부(EFO)에 접속되어 있다. 또한, 와이어(1)가 반도체칩(43)의 패드에 본딩 접속되었을 때, 검출회로는 와이어(1)를 통해서 반도체칩(43)에도 접속된다.As shown in FIG. 2, the detection circuit includes a resistor R1, a variable resistor VR1, a balance capacitor C1, and a resistor R2. Further, the detection circuit is connected to the capacitive capacitor W / F, the wire cut clamp capacitor W / C, and the discharge unit capacitor EFO via the wire 1. In addition, when the wire 1 is bonded to the pad of the semiconductor chip 43, the detection circuit is also connected to the semiconductor chip 43 via the wire 1.

즉, 와이어가 반도체칩(43)과 오픈 상태인 경우에 있어서, 전류제한회로(31) 는, 가변저항(VR1), 밸런스용 콘덴서(C1) 및 저항(R2)을 통해서 단자(TP1)에 접속되고, 저항(R1), 캐피러리 용량부(W/F), 와이어 커트 클램프 용량부(W/C), 방전 유닛 용량부(EFO) 및 저항(R2)을 통해서 단자(TP2)에 접속되어 있다. 또한, 와이어가 반도체칩(43)의 패드 상에 본딩 접속된 상태인 경우에 있어서, 전류제한회로(31)는, 가변저항(VR1), 밸런스용 콘덴서(C1) 및 저항(R2)을 통해서 단자(TP1)에 접속되고, 저항(R1), 반도체칩(43), 캐피러리 용량부(W/F), 와이어 커트 클램프 용량부(W/C), 방전 유닛 용량부(EFO) 및 저항(R2)을 통해서 단자(TP2)에 접속되어 있다. 즉, 오픈 상태와 와이어가 반도체칩(43)에 접속된 상태의 검출회로에 있어서의 차이점은, 전류제한회로(31)와 단자(TP2) 사이에 반도체칩(43)이 접속되지 않거나 접속되거나 하는 차이점뿐이다. 본 실시형태에 의한 불부착 검출장치는, 상기 차이점을 이용함으로써, 정상 부착인지 불부착인지를 검출하는 것이다.That is, when the wire is open with the semiconductor chip 43, the current limiting circuit 31 is connected to the terminal TP1 through the variable resistor VR1, the balancing capacitor C1, and the resistor R2. The terminal is connected to the terminal TP2 through the resistor R1, the capacitor capacitor W / F, the wire cut clamp capacitor W / C, the discharge unit capacitor EFO, and the resistor R2. . In the case where the wire is bonded to the pad of the semiconductor chip 43, the current limiting circuit 31 is connected to the terminal via the variable resistor VR1, the balance capacitor C1, and the resistor R2. The resistor R1, the semiconductor chip 43, the capacitor capacitor W / F, the wire cut clamp capacitor W / C, the discharge unit capacitor EFO, and the resistor R2 are connected to the TP1. Is connected to the terminal TP2. In other words, the difference between the open circuit and the detection circuit in which the wire is connected to the semiconductor chip 43 is that the semiconductor chip 43 is not connected or connected between the current limiting circuit 31 and the terminal TP2. The only difference is. The non-adherence detection apparatus according to the present embodiment detects whether the non-adherence is normal or non-adherence by using the above difference.

상기 밸런스용 콘덴서(C1)는, 캐피러리, 와이어 커트 클램프, 방전 유닛 및 배선 각각의 용량의 합(W/F용량 + W/C용량+ EFO용량 + 배선용량)과 거의 같은 용량값을 갖고 있다. 그리고, VR1×C1=R1×(W/F용량 + W/C용량 + EFO용량 + 배선용량)이 되도록 VR1의 저항치를 조정한다. 즉, 전류제한회로(31)와 단자(TP1) 사이(VR1×C1)와, 전류제한회로(31)와 단자(TP2) 사이[R1×(W/F용량 + W/C용량 + EFO용량 + 배선용량)]가 일치하도록 균형을 갖는 구성으로 하고 있다.The balance capacitor C1 has a capacitance value substantially equal to the sum of the capacities, wire cut clamps, discharge units, and wiring capacities (W / F capacitance + W / C capacitance + EFO capacitance + wiring capacitance). . And the resistance value of VR1 is adjusted so that VR1 * C1 = R1 * (W / F capacitance + W / C capacitance + EFO capacitance + wiring capacitance). That is, between the current limiting circuit 31 and the terminal TP1 (VR1 × C1) and between the current limiting circuit 31 and the terminal TP2 [R1 × (W / F capacity + W / C capacity + EFO capacity + Wiring capacity)] is set to have a balanced configuration.

도 3에 나타내는 바와 같이, 저용량 검출회로부(40)의 출력 및 검출 각각은 와이어(금선)(1)에 접속되어 있다. 또한, 접지전위(GND)는, 반도체칩(43)이 적재된 본딩 스테이지에 접속되어 있다.As shown in FIG. 3, each of the output and the detection of the low capacitance detecting circuit unit 40 is connected to a wire (gold wire) 1. The ground potential GND is connected to the bonding stage on which the semiconductor chip 43 is mounted.

다음에, 상기 불부착 검출장치에 의해 불부착 검출을 행하는 방법에 대해서 도 1~도 5를 참조하면서 설명한다.Next, the method of performing non-adherence detection by the said non-attachment detection apparatus is demonstrated, referring FIGS.

도 4(A)는, 도 1에 나타내는 불부착 검출장치에 의해 최초의 1칩에 대해서 임계값을 자동설정하면서 불부착 검출을 행하는 흐름을 나타내는 플로우차트이다. 도 4(B)는, 도 1에 나타내는 불부착 검출장치에 의해 2칩째 이후의 칩에 대해서 불부착 검출을 행하는 흐름을 나타내는 플로우차트이다.FIG. 4A is a flowchart showing a flow of performing non-attachment detection while automatically setting a threshold value for the first one chip by the non-attachment detection apparatus shown in FIG. 1. FIG. 4B is a flowchart showing a flow of performing non-attachment detection with respect to chips after the second chip by the non-attachment detection apparatus shown in FIG. 1.

도 5는, 도 1에 나타내는 불부착 검출장치에 의해 불부착 검출을 행할 때, 출력전압(E)을 와이어에 인가하고나서 시간(T)의 경과에 의한 검출전압(Vc)의 변화를 나타내는 도면이다. 참조부호 49는 불부착(오픈) 파형을 나타내고 있고, 참조부호 48은 정상 부착 파형을 나타내고 있다. 참조부호 47은 스텝상으로 인가하는 DC 펄스 전압의 파형을 나타내고 있다.FIG. 5 is a view showing a change in the detection voltage Vc due to the passage of time T after the output voltage E is applied to the wire when the failure detection is performed by the failure detection apparatus shown in FIG. 1. to be. Reference numeral 49 denotes an unattached (open) waveform, and reference numeral 48 denotes a normal attached waveform. Reference numeral 47 denotes a waveform of the DC pulse voltage applied on the step.

우선, 반도체칩과 리드를 접속하는 본딩을 행하기 전에, 반도체칩(43)에 접속되는 와이어마다에 대해서, 검출구간·개시위치, DC 펄스 등의 파라미터 설정 항목을 터치패널로부터 입력한다. 이것에 의해, 본딩 헤드 제어기판(19)의 CPU 제어부(29)에 파라미터 설정 항목이 입력된다.First, before performing bonding for connecting the semiconductor chip and the lead, parameter setting items such as a detection section, a start position, a DC pulse, and the like are input from the touch panel for each wire connected to the semiconductor chip 43. As a result, the parameter setting item is input to the CPU control unit 29 of the bonding head control board 19.

다음으로, 소프트웨어 제어에 의해 상기 파라미터 설정 항목이 본딩 헤드 제어기판(19)의 CPU 제어부(29)로부터 데이터 통신부(32,33)를 통해서 불부착 검출기판(10)의 CPU제어부(30)에 통지되고, 메모리(34)에 저장된다.Next, the parameter setting item is notified to the CPU control unit 30 of the non-detection detector plate 10 through the data communication units 32 and 33 from the CPU control unit 29 of the bonding head control plate 19 by software control. And stored in the memory 34.

다음으로, 도 4(A)에 나타내는 바와 같이, 와이어 오픈 파형을 로딩한다(ST11). 구체적으로는, 도 3에 나타내는 와이어(금선)(1)의 선단을 용융해서 볼을 형성하고, 캐피러리(2)의 선단에서 유지하여 캐피러리(2)를 제 1 본딩점인 반도체칩(43)의 전극의 바로 위에 위치시켰을 때, 또는, 캐피러리(2)를 하강시켰을 때에, 도 5에 나타내는 전압(E)의 DC 펄스(47)를 전류제한회로(31)로부터 와이어에 스텝상으로 인가한다. 즉, 도 2에 나타내는 바와 같이, DC 펄스(47)는, 가변저항(VR1)을 통해서 밸런스용 콘덴서(C1)에 인가되고, 이 콘덴서(C1)로부터의 응답이 저항(R2)을 통해서 단자(TP1)에서 검출된다. 이와 함께, DC 펄스(47)는, 저항(R1)을 통해서 캐피러리 용량부(W/F), 와이어 커트 클램프 용량부(W/C) 및 방전 유닛 용량부(EFO)에 인가되고, 이들 용량부로부터의 응답이 저항(R2)을 통해서 단자(TP2)에서 검출된다. 이 경우, 와이어(1)가 반도체칩(43)에 접속되어 있지 않은 오픈 상태이기 때문에, 단자(TP2)에서 검출되는 스텝응답파형은 도 5에 나타내는 그래프(49)와 같이 된다. 또한, 인가하는 DC 펄스(47)는, 1㎑~20㎑까지 가변가능이다.Next, as shown in Fig. 4A, a wire open waveform is loaded (ST11). Specifically, the tip of the wire (gold wire) 1 shown in FIG. 3 is melted to form a ball, held at the tip of the capillary 2, and the semiconductor chip 43 is the first bonding point. DC pulse 47 of the voltage E shown in FIG. 5 is applied in steps from the current limiting circuit 31 to the wire when the electrode 2 is positioned directly on the electrode or when the capacitor 2 is lowered. do. That is, as shown in FIG. 2, the DC pulse 47 is applied to the balance capacitor C1 through the variable resistor VR1, and the response from the capacitor C1 is applied to the terminal R through the resistor R2. TP1). At the same time, the DC pulse 47 is applied to the capacitive capacitor W / F, the wire cut clamp capacitor W / C, and the discharge unit capacitor EFO via the resistor R1. The response from the negative is detected at the terminal TP2 via the resistor R2. In this case, since the wire 1 is in an open state not connected to the semiconductor chip 43, the step response waveform detected by the terminal TP2 is as shown in the graph 49 shown in FIG. In addition, the DC pulse 47 to be applied is variable from 1 kHz to 20 kHz.

다음에, 검출회로(41)에서 검출한 상기 와이어 오픈 파형(49)을 파형 성형·가공회로(42)에 의해 성형 및 가공을 행한다. 즉, 상기 와이어 오픈 파형(49)에 대하여 HPF(미분처리)를 통해서 차동 앰프로 증폭하고, 이 차동 증폭한 파형을 더 필터처리(예컨대 노이즈 제거)하여, 구형파(예컨대 피크 홀드 또는 샘플 홀드) 혹은 삼각파(예컨대 적분처리)로 변환한다. 이 변환된 와이어 오픈 파형을 A/D변환(35)에 있어서 A/D변환한다. 이 A/D변환된 값을 CPU 제어부(30)에서 판독한다. 그리고, 이와 같이 성형·가공되어 판독된 와이어 오픈 파형을 메모리(34)에 저장하고, 메모리(34)로부터 비교회로에 설정한다.Next, the wire open waveform 49 detected by the detection circuit 41 is shaped and processed by the waveform shaping / processing circuit 42. That is, the wire open waveform 49 is amplified by a differential amplifier through HPF (differential processing), and the differentially amplified waveform is further filtered (for example, noise removed) to obtain a square wave (for example, peak hold or sample hold) or Convert to a triangle wave (e.g., integral processing). The converted wire open waveform is subjected to A / D conversion in the A / D conversion 35. This A / D converted value is read by the CPU control unit 30. The wire open waveform formed and processed as described above is stored in the memory 34 and set from the memory 34 to the comparison circuit.

또한, 전류제한회로(31)와 단자(TP1) 사이(VR1×C1)와, 전류제한회로(31)와 단자(TP2) 사이[R1×(W/F용량 + W/C용량 + EFO용량 + 배선용량)]가 일치하도록, 가변저항(VR1)을 조정해서 균형을 잡는다.In addition, between the current limiting circuit 31 and the terminal TP1 (VR1 x C1), and between the current limiting circuit 31 and the terminal TP2 [R1 x (W / F capacity + W / C capacity + EFO capacity + Wiring capacity)] is adjusted to balance the variable resistor VR1.

여기서, 단자(TP1)로부터 검출되는 검출전압(Vc1)과 검출시간(T1)의 관계는 식(1)에서 표시되고, 단자(TP2)로부터 검출되는 검출전압(Vc1)과 검출시간(T2)의 관계는 식(2)에서 표시된다.Here, the relationship between the detection voltage Vc1 detected from the terminal TP1 and the detection time T1 is represented by equation (1), and the relationship between the detection voltage Vc1 and the detection time T2 detected from the terminal TP2 is shown. The relationship is represented by equation (2).

T1 = -VR1 × C1 × Ln{1 - (Vc1/E)} … (1)T1 = -VR1 x C1 x Ln {1-(Vc1 / E)}... (One)

T2 = -R1 ×C(W/C + W/F + EFO + 배선) × Ln{1 - (Vc1/E)} … (2)T2 = -R1 x C (W / C + W / F + EFO + wiring) x Ln {1-(Vc1 / E)}. (2)

또한, 오픈 상태인 경우에는, 검출회로(41)에 있어서 균형을 가지고 있으므로, T1=T2로 된다. 이에 대해서, 와이어가 반도체칩(43)의 전극에 접속된 정상 부착 상태인 경우에는, 반도체칩의 분만큼 밸런스가 무너지기 때문에 T1≠T2로 된다. 또한, 도 3에 나타내는 정상 부착 파형(48)의 경우에는 T1≠T2 이므로 불부착파형(49)에 비해서 파형이 커지지만, 불부착(오픈) 파형(49)의 경우에는 T1=T2 이므로 정상 부착 파형(48)에 비해서 파형이 작아진다.In the open state, since the detection circuit 41 has a balance, T1 = T2. On the other hand, when the wire is in a normal attachment state connected to the electrode of the semiconductor chip 43, the balance is broken by the amount of the semiconductor chip, so that T1? T2. In the case of the normal attached waveform 48 shown in Fig. 3, the waveform is larger than the non-attached waveform 49 because T1 ≠ T2. However, in the case of the non-attached waveform 49, T1 = T2. The waveform is smaller than the waveform 48.

다음으로, 1와이어본딩을 행하고, 정상 부착 파형을 판독한다(ST12). 즉, 캐피러리(2)를 하강시켜 볼을 전극에 눌러서 가압함과 동시에 캐피러리(2)의 선단에 대해서 본딩 암의 초음파 혼을 통해서 초음파 진동을 인가함으로써, 전극에 와이어(1)를 접속했을 때에, 도 5에 나타내는 전압(E)의 DC 펄스(47)를 전류제한회로(31)로부터 와이어에 스텝상으로 인가하고, 단자(TP2)로부터 정상 부착 파형을 검출한다. 즉, 도 2에 나타내는 바와 같이, DC 펄스(47)는, 저항(R1)을 통해서 반도체칩(43)의 전극, 캐피러리 용량부(W/F), 와이어 커트 클램프 용량부(W/C) 및 방전 유 닛 용량부(EFO)에 인가되고, 이들 용량부로부터의 응답이 저항(R2)을 통해서 단자(TP2)에서 검출된다. 이 경우, 와이어(1)가 반도체칩(43)에 접속되어 있는 부착 상태이므로, 단자(TP2)에서 검출되는 스텝응답파형은 도 5에 나타내는 그래프(48)와 같이 된다. 또한, 단자(TP1)로부터는 불부착(오픈) 파형과 동일한 파형이 검출된다.Next, one wire bonding is performed, and a normal attached waveform is read (ST12). That is, the wire 2 is connected to the electrode by lowering the capillary 2 by pressing the ball against the electrode and pressing the ball and applying ultrasonic vibration to the tip of the capillary 2 through the ultrasonic horn of the bonding arm. At this time, the DC pulse 47 of the voltage E shown in FIG. 5 is applied to the wire from the current limiting circuit 31 in a step form, and a normal attached waveform is detected from the terminal TP2. That is, as shown in FIG. 2, the DC pulse 47 is formed by the electrode R of the semiconductor chip 43, the capacitor capacitor W / F, and the wire cut clamp capacitor W / C. And the discharge unit capacitor EFO, and the response from these capacitors is detected at the terminal TP2 through the resistor R2. In this case, since the wire 1 is in an attached state connected to the semiconductor chip 43, the step response waveform detected by the terminal TP2 becomes like the graph 48 shown in FIG. Also, the same waveform as the non-attached (open) waveform is detected from the terminal TP1.

다음에, 검출회로(41)에서 검출한 상기 정상 부착 파형(48)을 파형 성형·가공회로(42)에 의해 성형 및 가공을 행한다. 즉, 상기 정상 부착 파형(48)에 대하여 HPF(미분처리)를 통해서 차동 앰프로 증폭하고, 이 차동 증폭한 파형을 더 필터처리(예컨대 노이즈 제거)하고, 구형파(예컨대 피크 홀드 또는 샘플 홀드) 혹은 삼각파(예컨대 적분처리)로 변환한다. 이 변환된 정상 부착 파형을 A/D변환(35)에 있어서 A/D변환한다. 이 A/D변환된 값을 CPU 제어부(30)에서 판독한다. 그리고, 이와 같이 성형 가공되어 판독된 정상 부착 파형을 메모리(34)에 저장하고, 메모리(34)로부터 비교회로에 설정한다.Next, the normal attached waveform 48 detected by the detection circuit 41 is shaped and processed by the waveform shaping / processing circuit 42. That is, the normal attached waveform 48 is amplified by a differential amplifier through HPF (differential processing), and the differential amplified waveform is further filtered (e.g., noise removed), and square waves (e.g., peak hold or sample hold) or Convert to a triangle wave (e.g., integral processing). This converted normal waveform is subjected to A / D conversion in the A / D conversion 35. This A / D converted value is read by the CPU control unit 30. The normal adhered waveform read and molded in this manner is stored in the memory 34 and set from the memory 34 to the comparison circuit.

다음으로, 비교회로에 있어서, 불부착(오픈) 파형(49)과 정상 부착 파형(48)으로부터 임계값 계수를 산출하여 메모리(34)에 저장한다(ST13).Next, in the comparison circuit, threshold coefficients are calculated from the unattached (open) waveform 49 and the normal attached waveform 48 and stored in the memory 34 (ST13).

다음으로, 캐피러리(2)를 소정의 루프 컨트롤에 따라 상승시키고, 제 2 본딩점이 되는 리드 방향으로 이동시킬 때에, 도 5에 나타내는 전압(E)의 DC 펄스(47)를 전류제한회로(31)로부터 와이어에 스텝상으로 인가하고, 단자(TP2)로부터 스텝응답파형을 검출한다. 또한, 단자(TP1)로부터는 불부착(오픈) 파형과 동일한 파형이 검출된다.Next, when the capacitor 2 is raised in accordance with the predetermined loop control and moved in the lead direction serving as the second bonding point, the DC pulse 47 of the voltage E shown in FIG. 5 is subjected to the current limiting circuit 31. ) Is applied to the wire in steps, and the step response waveform is detected from the terminal TP2. Also, the same waveform as the non-attached (open) waveform is detected from the terminal TP1.

다음에, 검출회로(41)에서 검출한 상기 스텝응답파형 및 불부착(오픈) 파형 각각을 파형 성형·가공회로(42)에 의해 성형 및 가공을 행한다. 즉, 상기 스텝응답파형 및 불부착(오픈) 파형 각각에 대하여 HPF(미분처리)를 통해서 차동 앰프로 증폭하고, 이 차동 증폭한 파형을 더 필터처리(예컨대 노이즈 제거)하고, 구형파(예컨대 피크 홀드 또는 샘플 홀드) 혹은 삼각파(예컨대 적분처리)로 변환한다. 이 변환된 스텝응답파형 및 불부착(오픈) 파형 각각을 A/D변환(35)에 있어서 A/D변환한다. 이 A/D변환된 값을 CPU 제어부(30)에서 판독한다. 그리고, 이와 같이 성형·가공되어 판독된 스텝응답파형 및 불부착(오픈) 파형 각각을 메모리(34)에 저장하고, 메모리(34)로부터 비교회로에 설정한다.Next, the step-response waveform and the non-open (open) waveform detected by the detection circuit 41 are formed and processed by the waveform shaping / processing circuit 42. That is, each of the step response waveform and the unopened (open) waveform is amplified by a differential amplifier through HPF (differential processing), and the differentially amplified waveform is further filtered (for example, noise removed), and a square wave (for example, peak hold). Or sample hold) or triangle wave (e.g., integral processing). The converted step response waveforms and the non-attached (open) waveforms are each A / D converted by the A / D conversion 35. This A / D converted value is read by the CPU control unit 30. The step response waveform and the unattached (open) waveform, which are molded and processed in this manner, are stored in the memory 34 and set from the memory 34 to the comparison circuit.

다음으로, 비교회로에 있어서, 불부착(오픈) 파형과 상기 임계값 계수로부터 임계값을 도출하고, 이 임계값과 상기 스텝응답파형을 비교한다. 임계값과 스텝응답파형이 동등한 경우에는 불부착으로 판정하고, 동등 이외의 경우에는 정상 부착으로 판정한다(ST14). 이와 같이 하여 와이어본딩시의 불부착 검출을 행한다. 또한, 이들 처리는 소프트웨어 제어에 의해 행해진다.Next, in the comparison circuit, a threshold value is derived from an unattached (open) waveform and the threshold coefficient, and the threshold value is compared with the step response waveform. If the threshold value is equal to the step response waveform, it is determined as not attached, and if it is not equal, it is determined as normal attached (ST14). In this way, non-adherence detection at the time of wire bonding is performed. In addition, these processes are performed by software control.

불부착상태(와이어 오픈 상태)와 정상 부착 상태(정상 본딩 상태)에서는 반도체칩(43)의 정전용량의 분만큼 스텝응답파형에 차가 생기므로, 정상 부착 파형(48)과 불부착(오픈) 파형(49)에서는 도 5에 나타내는 바와 같이 차가 생긴다. 이 차는, 상기 식(2)로부터 알 수 있는 바와 같이 반도체칩의 정전용량에 비례하기 때문에, 검출 대상물(반도체칩)의 정전용량이 매우 작은 경우에도 검출할 수 있게 된다. 이 차를 검출함으로써, 와이어의 정상 부착, 불부착을 판정하는 것이 가능하게 된다. 이 차를, HPF, 필터처리, 구형파 혹은 삼각파로의 변환에 의해 확대함으로써, 정상 부착, 불부착의 판정이 용이하게 된다.In the non-attached state (wire open state) and the normal attached state (normal bonding state), the step response waveform differs by the amount of capacitance of the semiconductor chip 43, so that the normal attached waveform 48 and the non-open (open) waveform are different. At 49, a difference occurs as shown in FIG. This difference is proportional to the capacitance of the semiconductor chip as can be seen from Equation (2), and therefore can be detected even when the capacitance of the detection target (semiconductor chip) is very small. By detecting this difference, it becomes possible to determine whether the wire is normally attached or not. By escalating this difference by conversion to HPF, filter processing, square wave or triangle wave, it is easy to determine whether it is normally attached or not.

상기 정상 부착/불부착의 결과는, 데이터 통신부(33,32)를 통해서 본딩 헤드 제어기판(19)의 CPU 제어부(29)에 통지된다. 와이어가 불부착인 것으로 통지된 경우, 와이어본딩 장치를 정지시키는 등의 에러 처리가 행해진다. 또한, 와이어가 정상 부착(확실하게 본딩된)으로 통지된 경우, 다음의 와이어본딩을 행한다.The result of the normal attachment / non-attachment is notified to the CPU control unit 29 of the bonding head control plate 19 via the data communication units 33 and 32. In the case of notifying that the wire is not attached, error processing such as stopping the wire bonding apparatus is performed. In addition, when the wire is notified of normal attachment (certainly bonded), the following wire bonding is performed.

와이어가 확실하게 본딩된 것으로 판단한 경우, 다음의 와이어본딩에 대해서 파라미터 설정 항목의 설정을 소프트웨어 제어에 의해 행하고, 와이어본딩시에 불부착 검출을 행한다(ST12~ST14). 1칩의 와이어수까지 반복하고, 1칩째의 모든 와이어본딩이 행해지면 와이어본딩 작업을 종료한다(ST15).When it is determined that the wire is securely bonded, the parameter setting item is set by software control for the next wire bonding, and non-attachment detection is performed at the time of wire bonding (ST12 to ST14). The wire bonding operation is terminated when the number of wires of one chip is repeated and all wire bonding of the first chip is performed (ST15).

이 후, 2칩째 이후의 칩에 대해서 와이어본딩 및 불부착 검출을 행한다. 2칩째 이후의 칩에 대해서는, 최초의 1칩에서 설정한 임계값 계수를 이용하기 때문에, 임계값을 설정하는 스텝을 생략하고 있다. 이하, 2칩째 이후의 칩의 불부착 검출에 대해서 도 4(B)를 참조하면서 설명한다.Thereafter, wire bonding and non-adherence detection are performed for the chips after the second chip. For the chips after the second chip, since the threshold coefficient set in the first chip is used, the step of setting the threshold is omitted. Hereinafter, the non-adherence detection of the chip | tip after the 2nd chip | tip is demonstrated, referring FIG. 4 (B).

도 4(B)에 나타내는 바와 같이, 와이어 오픈 파형을 판독한다(ST21). 이 ST21의 구체적인 방법은, 전술한 ST11과 마찬가지이므로 상세한 설명을 생략한다.As shown in Fig. 4B, the wire open waveform is read (ST21). Since the specific method of this ST21 is the same as that of ST11 mentioned above, detailed description is abbreviate | omitted.

다음에, 검출회로(41)에서 검출한 상기 와이어 오픈 파형을 파형 성형·가공회로(42)에 의해 성형 및 가공을 행하고, 이 성형 및 가공된 와이어 오픈 파형을 A/D변환(35)에 있어서 A/D변환한다. 이 A/D변환된 값을 CPU 제어부(30)에서 판독한다. 그리고, 이와 같이 성형·가공되어 판독된 와이어 오픈 파형을 메모리(34)에 저장하고, 메모리(34)로부터 비교회로에 설정한다. 또한, 가변저항(VR1)을 조정하여 균형을 잡는다. 이들 처리에 대해서도 1칩째의 경우와 마찬가지이다.Next, the wire open waveform detected by the detection circuit 41 is formed and processed by the waveform shaping and processing circuit 42, and the molded and processed wire open waveform is subjected to A / D conversion 35. A / D conversion. This A / D converted value is read by the CPU control unit 30. The wire open waveform formed and processed as described above is stored in the memory 34 and set from the memory 34 to the comparison circuit. In addition, the variable resistor VR1 is adjusted to balance. These processes are the same as in the case of the first chip.

다음으로, 반도체칩의 전극에 와이어를 접속한 후, 캐피러리(2)를 소정의 루프 컨트롤에 따라 상승시키고, 제 2 본딩점이 되는 리드 방향으로 이동시킬 때에, 도 5에 나타내는 전압(E)의 DC 펄스(47)를 전류제한회로(31)로부터 와이어에 스텝상으로 인가하고, 단자(TP2)로부터 스텝응답파형을 검출한다(ST22). 또한, 단자(TP1)로부터는 불부착(오픈) 파형과 동일한 파형이 검출된다.Next, after connecting the wire to the electrode of the semiconductor chip, when the capacitor 2 is raised in accordance with the predetermined loop control and moved in the lead direction serving as the second bonding point, the voltage E shown in FIG. The DC pulse 47 is applied to the wire from the current limiting circuit 31 in steps, and the step response waveform is detected from the terminal TP2 (ST22). Also, the same waveform as the non-attached (open) waveform is detected from the terminal TP1.

다음에, 검출회로(41)에서 검출한 상기 스텝응답파형 및 불부착(오픈) 파형 각각을 파형 성형·가공회로(42)에 의해 성형 및 가공을 행하고, 이 성형 및 가공된 스텝응답파형 및 불부착(오픈) 파형 각각을 A/D변환(35)에 있어서 A/D변환한다. 이 A/D변환된 값을 CPU 제어부(30)에서 판독한다. 그리고, 이와 같이 성형·가공되어 판독된 스텝응답파형 및 불부착(오픈) 파형 각각을 메모리(34)에 저장하고, 메모리(34)로부터 비교회로에 설정한다.Next, each of the step response waveforms and the unopened (open) waveforms detected by the detection circuit 41 are formed and processed by the waveform shaping / processing circuit 42. Each of the attached (open) waveforms is A / D converted in the A / D conversion 35. This A / D converted value is read by the CPU control unit 30. The step response waveform and the unattached (open) waveform, which are molded and processed in this manner, are stored in the memory 34 and set from the memory 34 to the comparison circuit.

다음으로, 비교회로에 있어서, 불부착(오픈) 파형과 상기 임계값 계수로부터 임계값을 도출하고, 이 임계값과 상기 스텝응답파형을 비교한다. 임계값과 스텝응답파형이 동등한 경우에는 불부착으로 판정하고, 동등 이외의 경우에는 정상 부착으로 판정한다(ST24). 이와 같이 하여 와이어본딩시의 불부착 검출을 행한다. 또한, 이들 처리는 소프트웨어 제어에 의해 행해진다. Next, in the comparison circuit, a threshold value is derived from an unattached (open) waveform and the threshold coefficient, and the threshold value is compared with the step response waveform. If the threshold value is equal to the step response waveform, it is determined as non-attachment, and if it is not equal, it is determined as normal attachment (ST24). In this way, non-adherence detection at the time of wire bonding is performed. In addition, these processes are performed by software control.

상기 정상 부착/불부착의 결과는, 데이터 통신부(33,32)를 통해서 본딩 헤드 제어기판(19)의 CPU 제어부(29)에 통지된다. 와이어가 불부착인 것으로 통지된 경 우, 와이어본딩 장치를 정지시키는 등의 에러처리가 행해진다. 또한, 와이어가 정상 부착(확실하게 본딩된)인 것으로 통지된 경우, 다음의 와이어본딩을 행한다. The result of the normal attachment / non-attachment is notified to the CPU control unit 29 of the bonding head control plate 19 via the data communication units 33 and 32. If it is notified that the wire is not attached, error processing such as stopping the wire bonding apparatus is performed. In addition, when notified that the wire is normally attached (bonded securely), the following wire bonding is performed.

와이어가 확실하게 본딩된 것으로 판단한 경우, 다음의 와이어본딩에 대해서 파라미터 설정 항목의 설정을 소프트웨어 제어에 의해 행하고, 와이어본딩시에 불부착 검출을 행한다(ST22,ST24). 소정의 와이어수까지 반복하고, 모든 와이어본딩이 행해지면 와이어본딩 작업을 종료한다(ST25).When it is judged that the wire is securely bonded, parameter setting items are set by software control for the next wire bonding, and non-attachment detection is performed at the time of wire bonding (ST22, ST24). The predetermined number of wires is repeated, and when all wire bonding is performed, the wire bonding operation is finished (ST25).

상술한 와이어본딩 및 불부착 검출은, 도 6에 나타내는 제 1 본딩점(15)인 반도체칩의 전극으로의 와이어본딩에 대해서 설명하고 있지만, 도 6에 나타내는 제 2 본딩점(16)인 리드로의 와이어본딩에 대해서도 상술한 불부착 검출방법을 이용하여 불부착 검출하는 것이 가능하고, 또한 와이어(1)의 선단을 용융해서 볼을 형성하고, 이 볼을 반도체칩의 전극 또는 패드에 범프로서 접속하는 경우에 대해서는 상술한 불부착 검출방법과 거의 마찬가지로 불부착 검출하는 것이 가능하다.Although the wire bonding and non-adherence detection mentioned above demonstrated the wire bonding to the electrode of the semiconductor chip which is the 1st bonding point 15 shown in FIG. 6, the lead bonding which is the 2nd bonding point 16 shown in FIG. The non-adherence detection can be also performed using the non-adherence detection method described above, and the tip of the wire 1 is melted to form a ball, and the ball is connected to the electrode or pad of the semiconductor chip as a bump. In this case, it is possible to detect the non-attachment almost as in the above-described non-attachment detection method.

상기 실시형태에 의하면, 도 2에 나타내는 바와 같이 검출회로(41)는, 저항(R1), 가변저항(VR1), 밸런스용 콘덴서(C1) 및 저항(R2)을 갖고 있고, 또한 검출회로(41)는 와이어(1)를 통해서 캐피러리 용량부(W/F), 와이어 커트 클램프 용량부(W/C) 및 방전 유닛 용량부(EFO)에 접속되어 있다. 단자(TP1)로부터 검출되는 검출전압(Vc1)과 검출시간(T1)의 관계는 상기 식(1)에서 표시되고, 단자(TP2)로부터 검출되는 검출전압(Vc1)과 검출시간(T2)의 관계는 상기 식(2)에서 표시된다. 오픈 상태인 경우에는, 검출회로(41)에 있어서 균형을 갖고 있으므로, T1=T2 로 되는 것에 대하여, 와이어가 반도체칩(43)의 전극에 접속된 정상 부착 상태인 경우에는, 반도 체칩의 분만큼 균형이 무너지므로 T1≠T2 로 된다. 따라서, 불부착상태(와이어 오픈 상태)와 정상 부착 상태(정상 본딩 상태)에서는 반도체칩(43)의 정전용량의 분만큼 스텝응답파형에 차가 생기고, 이 차는, 상기 식(2)로부터 알 수 있는 바와 같이 반도체칩의 정전용량에 비례하기 때문에, 검출 대상물(반도체칩)의 정전용량이 매우 작은 경우에도 검출하는 것이 가능하게 된다. 따라서, 종래의 불부착 검출장치에서는 불부착 검출할 수 없는 매우 낮은 정전용량밖에 갖지 않는 검출 대상물에 대해서도 불부착 검출이 가능하게 된다.According to the said embodiment, as shown in FIG. 2, the detection circuit 41 has the resistor R1, the variable resistor VR1, the balancing capacitor C1, and the resistor R2, and also the detection circuit 41 Is connected to the capacitive capacitor W / F, the wire cut clamp capacitor W / C, and the discharge unit capacitor EFO via the wire 1. The relationship between the detection voltage Vc1 detected from the terminal TP1 and the detection time T1 is expressed by Equation (1) above, and the relationship between the detection voltage Vc1 and the detection time T2 detected from the terminal TP2. Is represented by the above formula (2). In the open state, since the detection circuit 41 has a balance, when T1 = T2, the semiconductor chip 43 has only a normal amount of semiconductor chips when the wire is normally attached to the electrode of the semiconductor chip 43. Since the balance is broken, T1 ≠ T2. Therefore, in the non-adherence state (wire open state) and the normal adhesion state (normal bonding state), a difference occurs in the step response waveform by the amount of capacitance of the semiconductor chip 43, and this difference can be seen from Equation (2). As described above, since it is proportional to the capacitance of the semiconductor chip, it is possible to detect even when the capacitance of the detection target (semiconductor chip) is very small. Therefore, in the conventional failure detection apparatus, failure detection can be performed even for a detection object having only a very low capacitance that cannot be detected.

또한, 본 실시형태에서는, DC 펄스(47)를 인가하기 때문에, AC 사인 파형에 비교하여, 스텝응답특성을 검출할 수 있고, 그 결과, 오픈과 정상 부착의 차를 검출하기 쉬워진다. 또한, DC 펄스를 인가했을 때의 스텝응답파형을 HPF처리(미분처리) 하여 시작의 변화만을 취출함으로써, 불부착과 정상 부착의 차를 보다 쉽게 검출할 수 있다.In addition, in the present embodiment, since the DC pulse 47 is applied, the step response characteristic can be detected as compared with the AC sine waveform, and as a result, the difference between open and normally attached can be easily detected. In addition, the difference between non-adherence and normal adhesion can be detected more easily by extracting only the change of the start by HPF processing (differential processing) of the step response waveform when the DC pulse is applied.

또한, 본 발명은 상기 실시형태에 한정되지 않고, 본 발명의 주지를 일탈하지 않는 범위 내에서 여러가지로 변경해서 실시하는 것이 가능하다. 예컨대, 본 실시형태에서는, 검출구간·개시위치 등의 파라미터 설정 항목을 와이어마다 설정하고 있지만, 모든 와이어에 대해서 파라미터 설정 항목을 통일적으로 설정하여 본 발명을 실시하는 것도 가능하다.In addition, this invention is not limited to the said embodiment, It can change and implement in various ways within the range which does not deviate from the main point of this invention. For example, in the present embodiment, the parameter setting items such as the detection section and the starting position are set for each wire, but the present invention can also be implemented by uniformly setting the parameter setting items for all the wires.

또한, 본 실시형태에서는, 캐피러리(2)를 제 2 본딩점이 되는 리드 방향으로 이동시킬 때에, 단자(TP2)로부터 스텝응답파형을 검출하는 스텝을 1회만, 즉 DC 펄스(47)를 와이어에 인가하고, 그 응답 파형의 검출을 1회만 행하고 있지만, 1와이 어본딩에 있어서 DC 펄스(47)를 와이어에 복수회 인가하여, 복수의 응답 파형을 검출하는 것도 가능하다. 이 경우에는, 복수의 응답 파형 각각을 임계값과 비교하여 판정해도 되고, 복수의 응답 파형의 평균파형과 임계값을 비교해서 판정해도 되고, 또한, 복수의 응답 파형의 최대값의 평균치 또는 최소치의 평균치 혹은 양쪽과 임계값을 비교하여 판정해도 된다.In the present embodiment, when moving the capacitor 2 in the lead direction serving as the second bonding point, the step of detecting the step response waveform from the terminal TP2 is performed only once, that is, the DC pulse 47 is applied to the wire. Although the response waveform is applied and detected only once, it is also possible to apply the DC pulse 47 to the wire a plurality of times in one wire bonding to detect a plurality of response waveforms. In this case, each of the plurality of response waveforms may be determined by comparing with a threshold value, or may be determined by comparing the average waveform and the threshold value of the plurality of response waveforms, and the average or minimum value of the maximum value of the plurality of response waveforms may be determined. You may judge by comparing an average value or both and a threshold value.

또한, 상기 실시형태에서는, 도 4(A)에 나타내는 플로우차트를 이용하여 임계값을 자동으로 설정하고 있지만, 도 4(A)에 나타내는 플로우차트를 이용하지 않고, 미리 준비해 둔 임계값을 작업자가 불부착 검출장치에 입력하고나서, 도 4(B)에 나타내는 플로우차트를 이용하여 불부착 검출을 행하는 것도 가능하다.In addition, in the said embodiment, although the threshold value is automatically set using the flowchart shown to FIG. 4 (A), a worker prepares the threshold value previously prepared, without using the flowchart shown to FIG. 4 (A). After inputting to a non-attachment detection apparatus, it is also possible to perform non-attachment detection using the flowchart shown to FIG. 4 (B).

상기 미리 준비해 둔 임계값으로서는, 예컨대, 도 1 및 도 2에 나타내는 불부착 검출장치를 구비한 와이어본딩 장치에 의해서, 제 1 본딩점, 제 2 본딩점 또는 본딩 범프 각각의 와이어마다 정상 부착 파형과 불부착(오픈) 파형을 미리 실측하고, 임계값을 (정상 부착 파형 + 불부착파형)/2로 하여 산출한 것을 이용해도 된다. 또한, 정상 부착 파형과 불부착파형의 측정을 복수회 행하는 것도 바람직하고, 그 경우는 복수의 측정치 중 평균치를 임계값으로 하는 것이 바람직하다.As the threshold value prepared in advance, for example, the wire bonding apparatus provided with the non-attachment detection apparatus shown in FIG. 1 and FIG. 2 shows a normal attachment waveform for each wire of each of the first bonding point, the second bonding point or the bonding bumps. An unattached (open) waveform may be measured in advance, and one calculated using a threshold value (normal attached waveform + non-attached waveform) / 2 may be used. Moreover, it is also preferable to perform measurement of a normal and non-adherence waveform multiple times, and in that case, it is preferable to make an average value among a some measurement value into a threshold value.

또한, 상기 실시형태에서는, 저용량 검출회로부(40)를 불부착 검출기판(1O)으로부터 분리한 구성으로 하고 있지만, 저용량 검출회로부(40)를 불부착 검출기판 내에 배치하는 구성으로 하는 것도 가능하다.In addition, in the said embodiment, although the low capacitance detection circuit part 40 was isolate | separated from the non-detection detector plate 10, it is also possible to set it as the structure which arrange | positions the low capacitance detection circuit part 40 in a non-detection detector plate.

이상에서 설명한 바와 같이 본 발명에 의하면, 정전용량이 낮은 장치에 대해 서도 불부착 검출이 가능한 와이어본딩 장치를 제공할 수 있다.As described above, according to the present invention, it is possible to provide a wire bonding apparatus capable of non-attachment detection even with a low capacitance device.

Claims (8)

반도체칩의 전극과 리드 프레임의 리드를 와이어에 의해 접속하는 와이어본딩 장치 또는 반도체칩의 패드에 범프를 본딩하는 와이어본딩 장치에 있어서, In the wire bonding apparatus which connects the electrode of a semiconductor chip and the lead of a lead frame by a wire, or the wire bonding apparatus which bonds a bump to the pad of a semiconductor chip, DC 펄스를 와이어 또는 범프에 인가하는 인가수단;Applying means for applying a DC pulse to the wire or bump; 상기 DC 펄스를 인가하여 얻어지는 상기 와이어 또는 범프로부터의 응답 파형을 검출하는 검출수단; 및Detection means for detecting a response waveform from the wire or bump obtained by applying the DC pulse; And 상기 응답 파형을, 본딩이 부착되지 않은 와이어 또는 범프에 DC 펄스를 인가하여 얻어지는 상기 와이어 또는 범프로부터의 불부착 응답 파형과 비교함으로써, 와이어 또는 범프가 정상적으로 본딩 접속되었는지의 여부를 판정하는 판정수단을 구비하는 것을 특징으로 하는 와이어본딩 장치.Judging means for judging whether or not the wires or bumps are normally bonded or connected by comparing the response waveforms with the non-response response waveforms from the wires or bumps obtained by applying a DC pulse to the wires or bumps without bonding. Wire bonding apparatus characterized in that it comprises. 제1항에 있어서, 상기 인가수단은, DC 펄스를, 저항을 통해서 와이어 또는 범프에 인가함과 아울러 가변저항을 통해서 콘덴서에 인가하도록 구성되고,The method of claim 1, wherein the applying means is configured to apply a DC pulse to a wire or a bump through a resistor and to a capacitor through a variable resistor, 상기 검출수단은, 상기 와이어 또는 범프로부터의 응답 파형을 검출함과 아울러 상기 콘덴서로부터의 응답 파형을 검출하도록 구성되고,The detecting means is configured to detect a response waveform from the wire or bump and to detect a response waveform from the capacitor. 상기 가변저항은, 상기 와이어측 또는 상기 범프측의 용량으로부터 검출 대상물의 용량을 제외한 용량과 상기 저항의 곱이, 상기 콘덴서의 용량과 상기 가변저항의 곱과 거의 같게 되도록 조정하는 것임을 특징으로 하는 와이어본딩 장치.The variable resistor is wire-bonding characterized in that the product of the capacitance except the capacitance of the object to be detected from the capacitance of the wire side or the bump side and the resistance is approximately equal to the product of the capacitance of the capacitor and the variable resistor. Device. 제1항 또는 제2항에 있어서, 상기 검출수단은 상기 응답 파형을 성형 또는 가공하는 회로를 갖는 것을 특징으로 하는 와이어본딩 장치.The wire bonding apparatus according to claim 1 or 2, wherein said detection means has a circuit for shaping or processing said response waveform. 제3항에 있어서, 상기 성형 또는 가공하는 회로는, 미분처리를 통해서 차동 앰프로 증폭하고, 이 차동 증폭한 파형을 더 필터처리하여, 구형파 또는 삼각파로 변환하는 회로를 갖는 것을 특징으로 하는 와이어본딩 장치.4. The wire bonding according to claim 3, wherein the circuit for shaping or processing has a circuit for amplifying the differential amplifier through differential processing, further filtering the differentially amplified waveform and converting it into a square wave or a triangle wave. Device. 제1항 또는 제2항에 있어서, 상기 판정수단은, 상기 불부착 응답 파형과 임계값 계수의 곱에 의해 얻어지는 임계값과 상기 응답 파형을 비교함으로써 판정하는 것임을 특징으로 하는 와이어본딩 장치.The wire bonding apparatus according to claim 1 or 2, wherein the determining means determines the result by comparing the response waveform with a threshold obtained by the product of the non-response response waveform and a threshold coefficient. 반도체칩의 전극과 리드 프레임의 리드를 와이어에 의해 접속하는 와이어본딩 장치 또는 반도체칩의 패드에 범프를 본딩하는 와이어본딩 장치에 있어서, In the wire bonding apparatus which connects the electrode of a semiconductor chip and the lead of a lead frame by a wire, or the wire bonding apparatus which bonds a bump to the pad of a semiconductor chip, DC 펄스를 와이어 또는 범프에 인가하는 인가수단;Applying means for applying a DC pulse to the wire or bump; 상기 와이어 또는 범프로부터의 응답 파형을 검출하는 검출수단; 및Detection means for detecting a response waveform from the wire or bump; And 와이어 또는 범프가 정상적으로 본딩 접속되었는지의 여부를 판정하는 판정수단을 구비하고,Determination means for determining whether the wire or the bump is normally bonded and connected, 상기 판정수단은, 상기 와이어 또는 범프가 반도체칩의 전극에 접촉하기 전에, 상기 인가수단에 의해 DC 펄스를 상기 와이어 또는 범프에 인가하고, 상기 검출수단에 의해 상기 와이어 또는 범프로부터의 불부착 응답 파형을 검출하고, 상기 와이어 또는 범프가 반도체칩의 전극에 접촉했을 때에, 상기 인가수단에 의해 DC 펄스를 상기 와이어 또는 범프에 인가하고, 상기 검출수단에 의해 상기 와이어 또는 범프로부터의 정상 부착 응답 파형을 검출하고, 상기 불부착 응답 파형과 상기 정상 부착 응답 파형으로부터 임계값 계수를 산출하고, 상기 와이어 또는 범프가 반도체칩의 전극에 본딩한 후에, 상기 인가수단에 의해 DC 펄스를 상기 와이어 또는 범프에 인가하고, 상기 검출수단에 의해 상기 와이어 또는 범프로부터의 응답 파형을 검출하고, 그 응답 파형을, 상기 불부착 응답 파형과 상기 임계값 계수의 곱에 의해 얻어지는 임계값과 비교함으로써 판정하는 것을 특징으로 하는 와이어본딩 장치.The determining means applies a DC pulse to the wire or the bump by the applying means before the wire or the bump contacts the electrode of the semiconductor chip, and a non-response response waveform from the wire or the bump by the detecting means. When the wire or bump contacts the electrode of the semiconductor chip, DC pulse is applied to the wire or bump by the applying means, and the normal response waveform from the wire or bump is detected by the detecting means. Detects, calculates a threshold coefficient from the unresponsive response waveform and the normal attached response waveform, and after the wire or bump is bonded to an electrode of the semiconductor chip, a DC pulse is applied to the wire or bump by the applying means. And detecting a response waveform from the wire or bump by the detecting means, A waveform is determined by comparing a waveform with a threshold obtained by multiplying the non-response waveform by the threshold coefficient. 제3항에 있어서, 상기 판정수단은, 상기 불부착 응답 파형과 임계값 계수의 곱에 의해 얻어지는 임계값과 상기 응답 파형을 비교함으로써 판정하는 것임을 특징으로 하는 와이어본딩 장치.4. The wire bonding apparatus according to claim 3, wherein the determining means determines by comparing the response waveform with a threshold obtained by the product of the non-response waveform and the threshold coefficient. 제4항에 있어서, 상기 판정수단은, 상기 불부착 응답 파형과 임계값 계수의 곱에 의해 얻어지는 임계값과 상기 응답 파형을 비교함으로써 판정하는 것임을 특징으로 하는 와이어본딩 장치.5. The wire bonding apparatus according to claim 4, wherein the determining means determines by comparing the response waveform with a threshold obtained by the product of the non-response waveform and the threshold coefficient.
KR1020050105128A 2004-11-05 2005-11-03 Wire bonding device KR100725125B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004322195A JP3786281B2 (en) 2004-11-05 2004-11-05 Wire bonding equipment
JPJP-P-2004-00322195 2004-11-05

Publications (2)

Publication Number Publication Date
KR20060052453A KR20060052453A (en) 2006-05-19
KR100725125B1 true KR100725125B1 (en) 2007-06-04

Family

ID=36635833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050105128A KR100725125B1 (en) 2004-11-05 2005-11-03 Wire bonding device

Country Status (6)

Country Link
JP (1) JP3786281B2 (en)
KR (1) KR100725125B1 (en)
CN (1) CN100383944C (en)
MY (1) MY139635A (en)
SG (1) SG122023A1 (en)
TW (1) TWI298915B (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102279781B (en) * 2010-06-08 2013-12-25 联想(北京)有限公司 Method for detecting stability of computer chip, detection device and computer
SG11201503764YA (en) * 2012-11-16 2015-06-29 Shinkawa Kk Wire-bonding apparatus and method of wire bonding
TWI562252B (en) * 2014-02-17 2016-12-11 Shinkawa Kk Detecting discharging device, wire bonding device and detecting discharging method
TWI567839B (en) * 2014-08-27 2017-01-21 矽品精密工業股份有限公司 Wire bond structure and wire bonding fabrication method
US10217810B2 (en) * 2015-12-07 2019-02-26 Microchip Technology Incorporated Capacitor formed on heavily doped substrate
US10964661B2 (en) * 2016-03-25 2021-03-30 Shinkawa Ltd. Wire bonding apparatus, circuit for wire bonding apparatus, and method for manufacturing semiconductor device
CN117153714B (en) * 2023-10-31 2024-04-02 宁波尚进自动化科技有限公司 Method, system, equipment and medium for detecting welding bonding

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0282549A (en) * 1988-09-19 1990-03-23 Hitachi Ltd Inspection of bonding
JP2000260808A (en) * 1999-03-12 2000-09-22 Kaijo Corp Wire bonder

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213556A (en) * 1978-10-02 1980-07-22 General Motors Corporation Method and apparatus to detect automatic wire bonder failure
JPH09213752A (en) * 1996-01-31 1997-08-15 Kaijo Corp Bonding failure detecting circuit for wire bonding device
JP3377934B2 (en) * 1997-07-22 2003-02-17 松下電器産業株式会社 Bump bonding method and bump bonding apparatus
JP3685773B2 (en) * 2002-05-30 2005-08-24 株式会社新川 Wire non-bonding detection method and detection device in wire bonding apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0282549A (en) * 1988-09-19 1990-03-23 Hitachi Ltd Inspection of bonding
JP2000260808A (en) * 1999-03-12 2000-09-22 Kaijo Corp Wire bonder

Also Published As

Publication number Publication date
TW200629445A (en) 2006-08-16
CN100383944C (en) 2008-04-23
TWI298915B (en) 2008-07-11
JP2006135066A (en) 2006-05-25
JP3786281B2 (en) 2006-06-14
SG122023A1 (en) 2006-05-26
CN1790652A (en) 2006-06-21
MY139635A (en) 2009-10-30
KR20060052453A (en) 2006-05-19

Similar Documents

Publication Publication Date Title
KR100725125B1 (en) Wire bonding device
US20080075306A1 (en) Calibrated microelectromechanical microphone
EP0368533A2 (en) Quality control for wire bonding
US20070187470A1 (en) Wire bonding apparatus, record medium storing bonding control program, and bonding method
CN109844914B (en) Wire bonding method and wire bonding device
JP5827758B2 (en) Wire bonding apparatus and wire bonding method
US9314869B2 (en) Method of recovering a bonding apparatus from a bonding failure
KR100730046B1 (en) Bonding apparatus
JP5236221B2 (en) Wire bonding equipment
Chu et al. Smart ultrasonic transducer for wire-bonding applications
US6568581B2 (en) Detection of wire bonding failures
US4806193A (en) Apparatus for measuring bonding parameters
JP4098274B2 (en) Wire bonding equipment
CN109975687B (en) Quality detection device and method based on IC bonding lead
JP4056505B2 (en) Wire bonding equipment
JP7122740B2 (en) CONNECTION STATE DETERMINATION DEVICE AND CONNECTION STATE DETERMINATION METHOD
JP3537083B2 (en) Wire bonding equipment
US7080771B2 (en) Method for checking the quality of a wedge bond
JPH11176868A (en) Wire bonding device
KR20220018470A (en) Wire bonding state determination method and wire bonding state determination apparatus
JPH08264586A (en) Judgement method of semiconductor device state and state judging device
Haldos et al. Real-time Monitoring of the Semiconductor Wirebond Interconnection Process for Production Yield and Quality Improvement
JP3685773B2 (en) Wire non-bonding detection method and detection device in wire bonding apparatus
JP2652705B2 (en) Inspection method for wiring protrusion height
Mayer In situ Monitoring of Microjoining Processes

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160427

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee