KR100719599B1 - Flat panel display apparatus - Google Patents

Flat panel display apparatus Download PDF

Info

Publication number
KR100719599B1
KR100719599B1 KR1020060067280A KR20060067280A KR100719599B1 KR 100719599 B1 KR100719599 B1 KR 100719599B1 KR 1020060067280 A KR1020060067280 A KR 1020060067280A KR 20060067280 A KR20060067280 A KR 20060067280A KR 100719599 B1 KR100719599 B1 KR 100719599B1
Authority
KR
South Korea
Prior art keywords
power supply
electrode
electrode power
display area
supply line
Prior art date
Application number
KR1020060067280A
Other languages
Korean (ko)
Inventor
이재용
김양완
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060067280A priority Critical patent/KR100719599B1/en
Application granted granted Critical
Publication of KR100719599B1 publication Critical patent/KR100719599B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 데이터 신호를 저장하는 데 걸리는 시간을 개선하기 위하여, 기판과, 복수개의 발광 소자, 박막 트랜지스터 및 캐패시터를 구비한 상기 기판 상의 디스플레이 영역과, 상기 디스플레이 영역 외곽에 위치하고, 전극 전원 공급 라인이 상기 디스플레이 영역에 전기적으로 연결된 전극 전원 공급 영역과, 상기 전극 전원 공급 영역을 관통하여 상기 디스플레이 영역에 전기적으로 연결되는 복수개의 데이터 라인들을 포함하고,상기 전극 전원 공급 라인에는 복수개의 개구부들이 형성되고 상기 개구부들의 일부는 상기 데이터 라인들과 중첩 되도록 배치되는 평판 디스플레이 장치를 제공한다.In order to improve the time taken to store a data signal, the present invention provides a substrate, a display area on the substrate having a plurality of light emitting elements, a thin film transistor, and a capacitor, and an electrode power supply line located outside the display area. An electrode power supply region electrically connected to the display area, and a plurality of data lines penetrating the electrode power supply area and electrically connected to the display area, wherein the electrode power supply line includes a plurality of openings Some of the openings provide a flat panel display device disposed to overlap the data lines.

Description

평판 디스플레이 장치{Flat panel display apparatus}Flat panel display apparatus

도 1은 종래의 유기 발광 디스플레이 장치를 개략적으로 도시하는 평면도이다.1 is a plan view schematically illustrating a conventional organic light emitting display device.

도 2는 도 1의 Ⅱ-Ⅱ 선을 따라 취한 단면도이다.FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1.

도 3은 본 발명의 바람직한 일 실시예에 따른 평판 디스플레이 장치, 특히 유기 발광 디스플레이 장치를 개략적으로 도시하는 평면도이다.3 is a plan view schematically illustrating a flat panel display device, particularly an organic light emitting display device, according to an exemplary embodiment of the present invention.

도 4는 도 3의 A영역의 부분 확대 평면도이다.4 is a partially enlarged plan view of region A of FIG. 3.

도 5는 도 4의 Ⅴ-Ⅴ 선을 따라 취한 단면도이다.5 is a cross-sectional view taken along the line VV of FIG. 4.

도 6은 도 5의 디스플레이 영역에 대한 등가 회로도이다.FIG. 6 is an equivalent circuit diagram for the display area of FIG. 5.

도 7은 도 4의 Ⅶ-Ⅶ 선을 따라 취한 단면도이다.FIG. 7 is a cross-sectional view taken along the line VII-VII of FIG. 4.

도 8는 본 발명의 다른 실시예에 따른 전극 전원 공급 영역의 개략적인 구조를 도시한 평면도이다.8 is a plan view illustrating a schematic structure of an electrode power supply region according to another embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

2: 디스플레이 영역 12: 밀봉부2: display area 12: seal

11: 기판 21: 제 1 박막 트랜지스터 11: substrate 21: first thin film transistor

22: 캐패시터 23: 제 2 박막 트랜지스터22: capacitor 23: second thin film transistor

24: 유기 발광 소자 25: 구동 라인24: organic light emitting element 25: drive line

26: 스캔 라인 27: 데이터 라인26: scan line 27: data line

3: 단자 영역 41: 구동 전원 공급 라인3: terminal area 41: drive power supply line

42: 전극 전원 공급 라인 51: 수직 회로부42: electrode power supply line 51: vertical circuit portion

52: 수평 회로부52: horizontal circuit section

본 발명은 평판 디스플레이 장치에 관한 것으로서, 보다 상세하게는 데이터 신호를 저장하는 데 걸리는 시간을 개선한 평판 디스플레이 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display device, and more particularly, to a flat panel display device having improved time taken to store a data signal.

유기 발광 디스플레이 장치는 화소전극과 대향전극 사이에 유기물로 이루어진 발광층을 갖는 디스플레이 장치이다. 이 유기 발광 디스플레이 장치는 이들 전극에 양극 및 음극 전압이 각각 인가됨에 따라 화소전극으로부터 주입된 정공(hole)이 정공 수송층을 경유하여 발광층으로 이동되고, 전자는 대향전극으로부터 전자 수송층으로 주입되어 발광층으로 주입되어, 전자와 정공이 발광층에서 서로 결합하여 소멸하면서 여기자(exciton)를 형성하고, 이 여기자가 여기 상태에서 기저 상태로 천이하면서 발광층의 형광성 분자에 에너지를 전달하고 이것이 발광함으로써 화상이 형성되는 디스플레이 장치이다.An organic light emitting display device is a display device having a light emitting layer made of an organic material between a pixel electrode and a counter electrode. In the organic light emitting display device, as the anode and cathode voltages are applied to these electrodes, holes injected from the pixel electrode are moved to the light emitting layer via the hole transport layer, and electrons are injected from the opposite electrode to the electron transport layer to the light emitting layer. A display in which electrons and holes are bonded to each other in an emissive layer to extinguish and form an exciton, and the excitons transition from an excited state to a ground state, transferring energy to fluorescent molecules in the emissive layer and emitting an image to form an image. Device.

도 1에는 통상적인 유기 발광 디스플레이 장치의 평면도가, 그리고 도 2에는 도 1의 Ⅱ-Ⅱ 선을 따라 취한 단면도가 개략적으로 도시되어 있다. FIG. 1 is a plan view of a conventional organic light emitting display device, and FIG. 2 is a schematic cross-sectional view taken along the line II-II of FIG. 1.

도시된 바와 같이, 유기 발광 디스플레이 장치는 기판(10) 상에 유기 발광 소자를 포함하는 소정의 디스플레이 영역(20)을 갖고, 이 디스플레이 영역(20)을 밀봉하도록 밀봉 부재인 메탈 캡(90)이 밀봉재(81)로 구성된 밀봉부(80)에 의해 밀봉된 것이다. 이 때 디스플레이 영역(20)에는 박막 트랜지스터 및 유기 발광 소자가 복수개의 화소를 구성하여 배열되어 있는데, 이 때 유기 발광 소자의 대향 전극(40)이 디스플레이 영역(20)의 외측에 구비된 전극 배선부(41)를 통해 단자 영역(70)에 연결된다. 또한, 디스플레이 영역(20)으로는 복수개의 구동 라인(VDD, 31)들이 배치되는데, 이 구동 라인(31)들은 디스플레이 영역(20)에 구동 전원 배선부(30)를 통해 단자 영역(70)과 연결되어 디스플레이 영역(20)에 구동 전원을 공급한다. 그리고, 상기 디스플레이 영역(20)의 외측에는 상기 디스플레이 영역(20)의 박막 트랜지스터 등에 신호를 입력하는 수직 회로부(50)와 수평 회로부(60)가 더 구비되고, 이들은 모두 회로 배선부(51)(61)에 의해 단자 영역(70)과 연결된다. As shown, the organic light emitting display device has a predetermined display area 20 including an organic light emitting element on the substrate 10, and a metal cap 90, which is a sealing member, is sealed to seal the display area 20. It is sealed by the sealing part 80 comprised from the sealing material 81. As shown in FIG. In this case, a thin film transistor and an organic light emitting diode are arranged in the display area 20 to form a plurality of pixels. In this case, an electrode wiring part in which the opposite electrode 40 of the organic light emitting diode is provided outside the display area 20. It is connected to the terminal area 70 via 41. In addition, a plurality of driving lines VDD and 31 are disposed in the display area 20, and the driving lines 31 are connected to the terminal area 70 through the driving power wiring 30 in the display area 20. Is connected to supply driving power to the display area 20. Further, outside the display area 20, a vertical circuit part 50 and a horizontal circuit part 60 for inputting a signal to a thin film transistor or the like of the display area 20 are further provided, and these circuit circuit parts 51 ( 61 is connected to the terminal area 70.

상기와 같은 구조에 있어서, 디스플레이 영역(20)과 그 외측의 수직 회로부(50) 및 수평 회로부(60)에는 복수개의 박막 트랜지스터들이 구비되는데, 이들 박막 트랜지스터들을 보호하고 그 상부를 평탄화하기 위해 이들 박막 트랜지스터들 상부에 보호막이 구비된다. 또한, 디스플레이 영역(20)의 외측에는, 화소의 전기적 특성 등을 진단하는 목적 등을 위해 화소부와 동일한 형상의 더미 픽셀이 형성되기도 하는데, 이 더미 픽셀 상에도 보호막이 형성된다.In the above structure, a plurality of thin film transistors are provided in the display area 20, the vertical circuit part 50 and the horizontal circuit part 60 outside thereof, and these thin film transistors are protected to planarize and planarize the thin film transistors. A passivation layer is provided on the transistors. In addition, a dummy pixel having the same shape as the pixel portion may be formed outside the display area 20 for the purpose of diagnosing an electrical characteristic of the pixel or the like, and a protective film is also formed on the dummy pixel.

이 보호막은 기판 전면에 걸쳐 일체로 형성되는데, 이에 따라 보호막을 소성할 경우 보호막에서 아웃개스(outgas)가 발생하여 디스플레이 영역(20)에 구비되는 유기 발광 소자와 같은 디스플레이 소자의 열화를 유발한다는 문제점이 있었다. The protective film is integrally formed over the entire surface of the substrate. Accordingly, when the protective film is fired, outgassing occurs in the protective film, causing deterioration of display devices such as organic light emitting devices provided in the display area 20. There was this.

본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 데이터 신호를 저장하는 데 걸리는 시간을 개선한 평판 디스플레이 장치를 제공하는 것을 목적으로 한다.The present invention has been made to solve various problems including the above problems, and an object of the present invention is to provide a flat panel display device having an improved time taken to store a data signal.

상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은 기판과, 복수개의 발광 소자, 박막 트랜지스터 및 캐패시터를 구비한 상기 기판 상의 디스플레이 영역과, 상기 디스플레이 영역 외곽에 위치하고, 전극 전원 공급 라인이 상기 디스플레이 영역에 전기적으로 연결된 전극 전원 공급 영역과, 상기 전극 전원 공급 영역을 관통하여 상기 디스플레이 영역에 전기적으로 연결되는 복수개의 데이터 라인들을 포함하고,상기 전극 전원 공급 라인에는 복수개의 개구부들이 형성되고 상기 개구부들의 일부는 상기 데이터 라인들과 중첩 되도록 배치되는 평판 디스플레이 장치를 제공한다.In order to achieve the above object and various other objects, the present invention provides a display area on the substrate having a substrate, a plurality of light emitting elements, a thin film transistor and a capacitor, and an electrode power supply line located outside the display area. An electrode power supply region electrically connected to the display area, and a plurality of data lines penetrating the electrode power supply area and electrically connected to the display area, wherein the openings are formed in the electrode power supply line. Some of the openings provide a flat panel display device disposed to overlap the data lines.

이러한 본 발명의 다른 특징에 의하면, 상기 개구부들의 중심과 상기 데이터 라인들의 중심이 평행하도록 형성할 수 있다.According to another aspect of the present invention, the center of the openings and the center of the data lines may be formed to be parallel.

본 발명의 또 다른 특징에 의하면, 상기 개구부들의 중심은 상기 데이터 라인들의 중심과 일치하도록 형성할 수 있다.According to another feature of the present invention, the centers of the openings may be formed to coincide with the centers of the data lines.

본 발명의 또 다른 특징에 의하면, 상기 디스플레이 영역 및 상기 전극 전원 공급 영역을 덮는 보호막을 더 구비할 수 있다.According to still another feature of the present invention, the display device may further include a passivation layer covering the display area and the electrode power supply area.

본 발명의 또 다른 특징에 의하면, 상기 전극 전원 공급 라인은 상기 전극 전원 공급 영역의 보호막 상에 배치될 수 있다.According to another feature of the invention, the electrode power supply line may be disposed on the protective film of the electrode power supply region.

본 발명의 또 다른 특징에 의하면, 상기 디스플레이 영역 보호막 상에 배치되고, 상기 디스플레이 영역 보호막에 형성된 컨택홀을 통해 상기 표시 영역의 박막 트랜지스터에 전기적으로 연결된 복수개의 화소 전극들을 더 구비할 수 있다.According to another feature of the present invention, the display device may further include a plurality of pixel electrodes disposed on the display area passivation layer and electrically connected to the thin film transistor of the display area through a contact hole formed in the display area passivation layer.

본 발명의 또 다른 특징에 의하면, 상기 전극 전원 공급 라인은 상기 전극 전원 공급 영역의 보호막 상에 배치되며, 상기 화소 전극과 동일한 재료로 형성될 수 있다.According to another feature of the invention, the electrode power supply line is disposed on the protective film of the electrode power supply region, and may be formed of the same material as the pixel electrode.

본 발명의 또 다른 특징에 의하면, 상기 화소 전극이 노출되도록 상기 디스플레이 영역 및 전극 전원 공급 영역 보호막 상에 배치되는 화소 정의막을 더 구비할 수 있다.According to another feature of the present invention, the pixel defining layer may be further provided on the display area and the electrode power supply area passivation layer so that the pixel electrode is exposed.

본 발명의 또 다른 특징에 의하면, 상기 화소 정의막은 상기 전극 전원 공급 라인의 적어도 일부를 노출시키는 컨택홀을 구비하고, 대향 전극은 상기 컨택홀을 통해 상기 전극 전원 공급 라인과 전기적으로 연결될 수 있다.According to another feature of the present invention, the pixel defining layer may include a contact hole exposing at least a portion of the electrode power supply line, and the opposite electrode may be electrically connected to the electrode power supply line through the contact hole.

본 발명의 또 다른 특징에 의하면, 상기 기판과 전극 전원 공급 라인 사이에 박막 트랜지스터 및 캐패시터를 구비할 수 있다.According to another feature of the invention, a thin film transistor and a capacitor may be provided between the substrate and the electrode power supply line.

이하, 첨부된 도면들에 도시된 본 발명의 바람직한 실시예를 참조하여 본 발명을 보다 상세히 설명한다.Hereinafter, with reference to the preferred embodiment of the present invention shown in the accompanying drawings will be described in detail the present invention.

도 3 내지 도 7을 참조하면, 본 발명의 일 실시예에 따른 평판 디스플레이 장치, 특히 유기 발광 디스플레이 장치가 도시되어 있다. 도 3은 본 발명의 일 실시예에 관한 유기 발광 디스플레이 장치의 전체적인 구성을 나타내는 평면도이고, 도 4는 도 3의 A 영역의 부분 확대도이다. 도 5는 도 4의 Ⅴ-Ⅴ 선을 따라 취한 단면도이고, 도 6은 디스플레이 영역(2)에 대한 등가 회로도이고, 도 7은 도 4의 Ⅶ-Ⅶ 선을 따라 취한 개략적인 단면도이다.3 to 7, there is shown a flat panel display device, in particular an organic light emitting display device, according to an embodiment of the present invention. FIG. 3 is a plan view showing an overall configuration of an organic light emitting display device according to an embodiment of the present invention, and FIG. 4 is a partially enlarged view of region A of FIG. 3. FIG. 5 is a cross-sectional view taken along the line VV of FIG. 4, FIG. 6 is an equivalent circuit diagram of the display area 2, and FIG. 7 is a schematic cross-sectional view taken along the line VIII-V of FIG. 4.

도 3을 참조하면, 본 실시예에 따른 유기 발광 디스플레이 장치는 기판(11) 상에 소정의 디스플레이 영역(2)을 갖고, 이 디스플레이 영역(2)은 밀봉 부재인 글라스에 의해 밀봉된다. Referring to FIG. 3, the organic light emitting display device according to the present embodiment has a predetermined display area 2 on the substrate 11, and the display area 2 is sealed by glass as a sealing member.

디스플레이 영역(2)에는 박막 트랜지스터 및 유기 발광 소자가 복수개의 화소를 구성하여 배열되어 있는데, 상기 화소들과 데이터 라인(27)들을 공유하면서 화소들의 대향 전극(243)에 전원을 공급하는 전극 전원 공급 라인(42)이 디스플레이 영역(2)의 하단에 위치하여 단자 영역(3)에 연결되어 있다. 이 데이터 라인(27)들은 전극 전원 공급 영역(4)의 외측에 위치한 수평 회로부(52)를 통해 전극 전원 공급 영역(4)을 경유하여 테이터 신호를 디스플레이 영역(2)의 화소부에 전달한다. 본 실시예에서는 디스플레이 영역(2), 전극 전원 공급 영역(4), 수평 회로부(52)의 순서로 일렬로 배치되어 있으나, 디스플레이 영역(2)과 전극 전원 공급 영역(4)이 데이터 라인(27)을 공유하는 구조라면 어떠한 변형도 가능하다.In the display area 2, a thin film transistor and an organic light emitting element are arranged to constitute a plurality of pixels. The electrode power supply for supplying power to the opposite electrode 243 of the pixels while sharing the data lines 27 with the pixels. A line 42 is located at the bottom of the display area 2 and connected to the terminal area 3. These data lines 27 transmit a data signal to the pixel portion of the display region 2 via the electrode power supply region 4 via a horizontal circuit portion 52 located outside the electrode power supply region 4. In this embodiment, the display area 2, the electrode power supply area 4, and the horizontal circuit unit 52 are arranged in a row, but the display area 2 and the electrode power supply area 4 are arranged in the data line 27. Any structure can be modified if the structure is shared.

또한, 디스플레이 영역(2)에는 복수개의 구동 라인(VDD,25)들이 디스플레이 영역의 외측의 구동 전원 공급 라인(41)을 통해 단자 영역(3)에 연결되어 디스플레이 영역에 구동전원을 공급한다. 그리고 상기 디스플레이 영역(2)의 외측에는 수직 회로부(51)가 더 구비되고 회로 배선부에 의해 단자 영역(3)과 연결되어 있으나, 상기와 같은 구조 이외에도 다양한 변형이 가능함은 물론이다.In the display area 2, a plurality of driving lines VDD and 25 are connected to the terminal area 3 through the driving power supply line 41 outside the display area to supply driving power to the display area. In addition, although the vertical circuit unit 51 is further provided outside the display area 2 and connected to the terminal area 3 by the circuit wiring part, various modifications may be made in addition to the above structure.

이하, 도 4 내지 도 7을 참조하여 본 실시예에 따른 유기 발광 디스프레이 장치에 관하여 보다 상세히 설명한다.Hereinafter, the organic light emitting display device according to the present embodiment will be described in more detail with reference to FIGS. 4 to 7.

본 실시예에 따른 유기 발광 디스플레이 장치는 박막 트랜지스터 기 판(11)을 구비한다. 이 박막 트랜지스터 기판(11)은, 글라스재, 금속재 및 플라스틱재 등으로 이루어진 기판(11)과, 상기 기판(11) 상의 복수개의 제 1,2 박막 트랜지스터(21)(23), 캐패시터(22)들을 포함하는 디스플레이 영역(2)과, 디스플레이 영역(2)과 데이터 라인(27)들을 공유하는 전극 전원 공급 영역(4)을 구비한다. 그리고 이러한 박막 트랜지스터 기판(11) 상에 유기 발광 소자(24)자 구비되어 있는데, 이 유기 발광 소자(24)는, 화소 전극(241), 이에 대향된 대향 전극(243)과, 화소 전극(241)과 대향 전극(243) 사이에 개재된 적어도 발광층을 포함하는 중간층(242)을 구비한다. The organic light emitting diode display according to the present exemplary embodiment includes a thin film transistor substrate 11. The thin film transistor substrate 11 includes a substrate 11 made of a glass material, a metal material, a plastic material, or the like, a plurality of first and second thin film transistors 21, 23, and a capacitor 22 on the substrate 11. And an electrode power supply region 4 sharing the display region 2 and the data lines 27. The organic light emitting element 24 is provided on the thin film transistor substrate 11. The organic light emitting element 24 includes a pixel electrode 241, an opposing electrode 243 opposed to the pixel electrode 241, and a pixel electrode 241. ) And an intermediate layer 242 including at least a light emitting layer interposed between the counter electrode 243 and the counter electrode 243.

먼저, 도 4 내지 도 6을 참조하여 본 실시예에 따른 유기 발광 디스플레이 장치의 디스플레이 영역(2)을 이루는 화소들의 구조 및 구동 원리에 대하여 설명한다.First, the structure and driving principle of the pixels constituting the display area 2 of the organic light emitting diode display according to the present exemplary embodiment will be described with reference to FIGS. 4 to 6.

본 실시예에 따른 유기 발광 디스플레이 장치의 디스플레이 영역(2)을 이루는 각 화소는 스위칭용인 제 1 박막 트랜지스터(21)와, 구동용인 제 2 박막 트랜지스터(23)와, 하나의 캐패시터 및 유기 발광 소자(24)로 이루어진다. 상기와 같은 박막 트랜지스터와 캐패시터의 개수는 반드시 이에 한정되는 것은 아니다.Each pixel constituting the display area 2 of the organic light emitting display device according to the present embodiment includes a first thin film transistor 21 for switching, a second thin film transistor 23 for driving, a capacitor and an organic light emitting element ( 24). The number of the thin film transistor and the capacitor as described above is not necessarily limited thereto.

제 1 박막 트랜지스터(21)는 스캔 라인(26)에 인가되는 스캔(scan) 신호에 구동되어 데이터 라인(27)에 인가되는 데이터(data) 신호를 전달하는 역할을 한다. 제 2 박막 트랜지스터(23)는 상기 제 1 박막 트랜지스터(21)를 통해 전달되는 데이터 신호에 따라서, 즉 게이트 전극(212)과 소스 전극(213) 간의 전압차(Vgs)에 의해서 유기 발광 소자(24)로 유입되는 전류량을 결정한다. 캐패시터(22)는 제 1 박막 트랜지스터(21)를 통해 전달되는 데이터 신호를 한 프레임동안 저장하는 역할을 한다.The first thin film transistor 21 is driven by a scan signal applied to the scan line 26 to transfer a data signal applied to the data line 27. The second thin film transistor 23 according to the data signal transmitted through the first thin film transistor 21, that is, the organic light emitting element 24 by the voltage difference Vgs between the gate electrode 212 and the source electrode 213. Determine the amount of current flowing into). The capacitor 22 stores a data signal transmitted through the first thin film transistor 21 for one frame.

이러한 회로를 구현하기 위해, 본 실시예에 따른 유기 발광 디스플레이 장치의 디스플레이 영역(2)을 이루는 화소의 구조를 도 5를 참조하여 상세히 설명한다.In order to implement such a circuit, a structure of a pixel constituting the display area 2 of the organic light emitting diode display according to the present exemplary embodiment will be described in detail with reference to FIG. 5.

제 1 박막 트랜지스터(21)는 버퍼층(111) 상에 형성된 제 1 반도체층(211)과, 이 제 1 반도체층(211)의 상부에 형성된 게이트 절연막(112)과, 게이트 절연막(112) 상부의 게이트 전극(212)을 갖는다.The first thin film transistor 21 includes a first semiconductor layer 211 formed on the buffer layer 111, a gate insulating layer 112 formed on the first semiconductor layer 211, and an upper portion of the gate insulating layer 112. It has a gate electrode 212.

제 1 반도체층(211)은 비정질 실리콘 박막 또는 다결정질 실리콘 박막으로 형성될 수 있으며, 또는 유기 반도체 물질로 형성될 수도 있다. 도면에서 자세히 도시되지는 않았으나, 필요에 따라 제 1 반도체층(211)은 N+형 또는 P+형의 도펀트들로 도핑된 소스 및 드레인 영역과, 채널 영역을 구비 할 수 있다.The first semiconductor layer 211 may be formed of an amorphous silicon thin film or a polycrystalline silicon thin film, or may be formed of an organic semiconductor material. Although not shown in detail in the drawing, the first semiconductor layer 211 may include source and drain regions doped with N + type or P + type dopants and channel regions as necessary.

제 1 반도체층(211)의 일면 상부에는 제 1 게이트 전극(212)이 구비되는데, 이 게이트 전극(212)에 인가되는 신호에 따라 제 1 소스 전극(213)과 제 1 드레인 전극(214)이 전기적으로 소통된다. 제 1 게이트 전극(212)은 인접층과의 밀착성, 증착되는 층의 표면 평탄층 그리고 가공성 등을 고려하여, 예를 들어 MoW, Al/Cu 등과 같은 물질로 형성된다. 이때 제 1 반도체층(211)과 제 1 게이트 전극(212)과의 절연성을 확보하기 위하여, 예컨대 플라즈마 강화 화학 기상 증착(PECVD)을 통 해 SiO2 등으로 구성되는 게이트 절연막(112)이 제 1 반도체층(211)과 게이트 전극(212) 사이에 개재된다.A first gate electrode 212 is provided on an upper surface of the first semiconductor layer 211, and the first source electrode 213 and the first drain electrode 214 are disposed in response to a signal applied to the gate electrode 212. It is electrically communicated. The first gate electrode 212 is formed of a material such as MoW, Al / Cu, etc. in consideration of adhesion to an adjacent layer, a surface flat layer of a layer to be deposited, and workability. In this case, in order to ensure insulation between the first semiconductor layer 211 and the first gate electrode 212, for example, the gate insulating layer 112 made of SiO 2 or the like through plasma enhanced chemical vapor deposition (PECVD) may be used. It is interposed between the semiconductor layer 211 and the gate electrode 212.

게이트 전극(212)의 상부에는 중간 절연막(inter-insulator:113)이 SiO2, SiNx등의 물질로 단층 또는 다층으로 형성되고, 컨택홀을 통해 제 1 소스 전극(213)과 제 1 드레인 전극(214)이 각각 제 1 반도체층(211)의 소스 영역 및 드레인 영역과 접하도록 형성한다. 소스 전극(213)은 데이터 라인(27)과 연결되어 제 1 반도체층(211)에 데이터 신호를 공급하고, 상기 제 1 드레인 전극(214)은 캐패시터(22)의 제 1 전극(221)에 연결되어 캐패시터(22)에 데이터 신호를 저장한다. An inter-insulator 113 is formed on the gate electrode 212 in a single layer or a multilayer of a material such as SiO 2, SiN x, and the like. The first source electrode 213 and the first drain electrode ( 214 is formed in contact with the source region and the drain region of the first semiconductor layer 211, respectively. The source electrode 213 is connected to the data line 27 to supply a data signal to the first semiconductor layer 211, and the first drain electrode 214 is connected to the first electrode 221 of the capacitor 22. The data signal is stored in the capacitor 22.

제 1소스 전극(213) 및 제 1 드레인 전극(214)의 상부에는 보호막(패시베이션막)(114)이 구비되어 하부의 박막 트랜지스터를 보호한다. 이 보호막(114)은 BCB(benzocyclobutene) 또는 아크릴(acral)등과 같은 유기물, 또는 SiNx와 같은 무기물로 형성될 수도 있고, 단층으로 형성되거나 이중 혹은 다중층으로 구성될 수도 있는 등 다양한 변형이 가능하다. 이 보호막 상부에는 아크릴 등에 의한 평탄화막이 형성되어 있다.A passivation layer (passivation layer) 114 is provided on the first source electrode 213 and the first drain electrode 214 to protect the lower thin film transistor. The passivation layer 114 may be formed of an organic material such as benzocyclobutene (BCB) or acrylic (acral), or an inorganic material such as SiNx, or may be formed in a single layer or may be formed in a double or multiple layers. A planarization film made of acryl or the like is formed on the protective film.

충전용 캐패시터(22)는 제 1 박막 트랜지스터(21)와 제 2 박막 트랜지스터(23)의 사이에 위치되어 한 프레임 동안 제 2 박막 트랜지스터(23)를 구동시키는데 필요한 구동 전압을 저장하는 것으로, 제 1 박막 트랜지스터(21)의 드레인 전극(214)과 접속되는 제 1 전극(221)과, 제 1 전극(221)의 상부에 제 1 전극(221)과 중첩 되도록 형성되고, 구동 라인(25)과 전기적으로 연결되는 제 2 전극(222)과, 제 1 전극(221)과 제 2 전극(222) 사이에 형성되어 유전체로 사용되는 중간 절연막으로 구비될 수 있다. 물론 이러한 충전용 캐패시터(22)의 구조는 반드시 이에 한정되는 것은 아니며, 박막 트랜지스터의 실리콘 박막과 게이트 전극(212)의 도전층이 제 1 및 제 2 전극으로 사용되고, 게이트 절연층이 유전층으로 사용될 수 있으며, 이 외에도 다양한 방법에 의해 형성 가능하다.The charging capacitor 22 is positioned between the first thin film transistor 21 and the second thin film transistor 23 to store a driving voltage required to drive the second thin film transistor 23 for one frame. The first electrode 221 connected to the drain electrode 214 of the thin film transistor 21 and the first electrode 221 are formed on the first electrode 221 so as to overlap the first electrode 221. It may be provided as an intermediate insulating film formed between the second electrode 222 connected between the first electrode 221 and the second electrode 222 and used as a dielectric. Of course, the structure of the charging capacitor 22 is not necessarily limited thereto, and the silicon thin film of the thin film transistor and the conductive layer of the gate electrode 212 may be used as the first and second electrodes, and the gate insulating layer may be used as the dielectric layer. In addition, it can be formed by various methods.

제 2 박막 트랜지스터(23)는, 제 2 박막 트랜지스터(23)의 제 2 게이트 전극(232)의 상부에 배치되며, 구동 라인(25)과 접속되어 제 2 반도체층(231)에 구동을 위한 기준전압(reference)을 공급하는 제 2 소스 전극(233)과, 제 2 박막 트랜지스터(23)와 유기 발광 소자(24)를 연결시켜 유기 발광 소자(24)에 구동 전원을 인가하는 제 2 드레인 전극(234)으로 구성되는 점을 제외하고는 제 1 박막 트랜지스터(21)의 구조와 동일하다. 제 2 드레인 전극(234)은 유기 발광 소자(24)의 화소 전극(241)에 전기적으로 연결된다.The second thin film transistor 23 is disposed above the second gate electrode 232 of the second thin film transistor 23 and is connected to the driving line 25 to provide a reference for driving the second semiconductor layer 231. A second drain electrode 233 connecting the second source electrode 233 to supply a voltage reference, the second thin film transistor 23, and the organic light emitting element 24 to apply driving power to the organic light emitting element 24 ( It is the same as the structure of the first thin film transistor 21 except for the configuration of 234. The second drain electrode 234 is electrically connected to the pixel electrode 241 of the organic light emitting element 24.

유기 발광 소자(24)는 소정의 화소 전극(241)과, 이 화소 전극(241)에 대향하는 대향 전극(243)과 이 전극들 사이에 개재된 적어도 발광층을 포함하는 중간층(242)을 구비한다.The organic light emitting element 24 includes a predetermined pixel electrode 241, an opposite electrode 243 facing the pixel electrode 241, and an intermediate layer 242 including at least a light emitting layer interposed between the electrodes. .

화소 전극(241)은 보호막 상에 구비되는데, 이 화소 전극(241)은 컨택홀을 통하여 하부의 소스 또는 드레인 전극(234)에 전기적으로 연결된다. 화소 전극(241)은 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명 전극으로 사용될 때에는 ITO, IZO, ZnO 또는 In2O3로 구비될 수 있다. 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 반사막 을 형성한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3를 형성할 수 있다.The pixel electrode 241 is provided on the passivation layer, and the pixel electrode 241 is electrically connected to the lower source or drain electrode 234 through the contact hole. The pixel electrode 241 may be provided as a transparent electrode or a reflective electrode. When the pixel electrode 241 is used as a transparent electrode, the pixel electrode 241 may be provided as ITO, IZO, ZnO, or In 2 O 3. When used as a reflective electrode, a reflective film may be formed of Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, or a compound thereof, and then ITO, IZO, ZnO, or In2O3 may be formed thereon. have.

한편, 대향 전극(243)도 투명 전극 또는 반사형 전극으로 구비될 수 있는 데, 투명전극으로 사용될 때에는 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 유기 발광막을 향하도록 얇게 증착한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다. 그리고 반사형 전극으로 사용될 때에는 위 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 전면 증착하여 형성한다. 그러나, 반드시 이에 한정되는 것은 아니며, 화소 전극(241) 및 대향 전극(243)으로 전도성 폴리머 등 유기물을 사용할 수도 있다.On the other hand, the counter electrode 243 may also be provided as a transparent electrode or a reflective electrode, when used as a transparent electrode, a metal having a small work function, that is, Li, Ca, LiF / Ca, LiF / Al, Al, Ag, Mg And after depositing these compounds thinly toward an organic light emitting film, the auxiliary electrode layer or bus electrode line can be formed on the transparent electrode formation material, such as ITO, IZO, ZnO, or In2O3, on it. And when used as a reflective electrode is formed by depositing the entire surface of Li, Ca, LiF / Ca, LiF / Al, Al, Ag, Mg and their compounds. However, the present invention is not limited thereto, and an organic material such as a conductive polymer may be used as the pixel electrode 241 and the counter electrode 243.

중간층(242)은 저분자 또는 고분자 유기물로 구비될 수 있다. 저분자 유기물로 형성될 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N, N-디(나프탈렌-1-일)-N, N'-디페닐-벤지딘 (N, N'-Di(naphthalene-1-yl)-N, N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 물질이 사용될 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.The intermediate layer 242 may be provided with low molecular weight or high molecular organic material. When formed of a low molecular organic material, a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), an electron injection layer (EIL) : Electron Injection Layer) can be formed by stacking single or complex structure, and usable organic materials are copper phthalocyanine (CuPc), N, N-di (naphthalen-1-yl) -N, N '-Diphenyl-benzidine (N, N'-Di (naphthalene-1-yl) -N, N'-diphenyl-benzidine: NPB), tris-8-hydroxyquinoline aluminum ( Various materials can be used, including Alq3). These layers can be formed by vacuum deposition.

고분자 유기물로 형성될 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발 광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.When formed of a polymer organic material, it may have a structure usually provided with a hole transport layer (HTL) and a light emitting layer (EML), in which case PEDOT is used as the hole transport layer, and polyvinyl vinylene (PPV) based light emitting layer and Polymer organic materials such as polyfluorene-based materials may be used and may be formed by screen printing or inkjet printing.

상기와 같은 중간층(242)은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.The intermediate layer 242 as described above is not necessarily limited thereto, and various embodiments may be applied.

도 7을 참조하면, 본 실시예에 따른 유기 발광 디스플레이 장치의 전극 전원 공급 영역(4)의 구조를 알수 있다.Referring to FIG. 7, the structure of the electrode power supply region 4 of the organic light emitting display device according to the present embodiment can be seen.

전극 전원 공급 영역(4)은 전극 전원 공급 라인(42)과 디스플레이 영역(2)과 공유하는 데이터 라인(27)들을 구비한다.The electrode power supply region 4 has an electrode power supply line 42 and data lines 27 sharing with the display region 2.

전극 전원 공급 라인(42)은 대향 전극(243)에 전원을 공급하기 위한 것으로서, 보호막 상에 배치될 수 있다. 이때 공정상 디스플레이 영역(2)의 화소 전극(241)과 동시에 형성됨으로써 화소 전극(241)과 동일한 재료로 형성될 수 있다. 물론 필요에 따라서는 다른 물질로 형성될 수 있다. The electrode power supply line 42 is for supplying power to the counter electrode 243 and may be disposed on the passivation layer. In this case, the process may be performed at the same time as the pixel electrode 241 of the display area 2 to form the same material as the pixel electrode 241. Of course, if necessary, it may be formed of another material.

전술한 바와 같이 보호막은 통상적으로 유기막과 무기막의 복합막으로 형성 되는데, 아웃개스(outgas)가 발생하여 디스플레이 영역(2)에 구비되는 유기 발광 소자(24)와 같은 디스플레이 소자의 열화를 유발한다는 문제점이 있었다. 따라서 본 발명에서는 보호막 상의 전극 전원 공급 라인(42)에 개구부(421)를 형성함으로써, 유기 발광 소자(24)와 결합하기 전에 박막 트랜지스터 기판(11)이 모듈로 존재하는 동안 충분한 아웃개싱(outgasing)을 할 수 있기 때문에 전술한 문제를 방지할 수 있다. As described above, the passivation layer is typically formed of a composite layer of an organic layer and an inorganic layer, and outgas is generated to cause deterioration of a display element such as the organic light emitting element 24 included in the display area 2. There was a problem. Therefore, in the present invention, the opening 421 is formed in the electrode power supply line 42 on the passivation layer, thereby sufficiently outgasing while the thin film transistor substrate 11 is present as a module before being combined with the organic light emitting element 24. Since the above problem can be prevented.

한편, 전극 전원 공급 라인(42) 하부에는 디스플레이 영역(2)의 각 화소로 입력되는 데이터 라인(27)들이 통과하고 있다. 이 데이터 라인(27)들은 수평 회로부(52)에서 인가하는 데이터 신호를 각 화소의 박막 트랜지스터에 전달하는 역할을 한다. 즉, 수평 회로부(52)에서 인가하는 데이터 신호가 스캔 신호에 구동되어 제 1 박막 트랜지스터(21)를 통과한 후, 구동 트랜지스터인 제 2 박막 트랜지스터(23)의 게이트와 소스 간의 전압차(Vgs)에 의해서 유기 발광 소자(24)로 들어가는 전류량을 결정한다. 이때 캐패시터는 제 1 박막 트랜지스터(21)에서 전달되는 데이터 신호를 저장(charging)하는 역할을 하는데 데이터 신호를 저장(charging)하는데 걸리는 시간이 짧을수록 유기 발광 디스플레이 장치의 동작 특성은 우수하다.Meanwhile, data lines 27 input to each pixel of the display area 2 pass through the electrode power supply line 42. The data lines 27 transfer data signals applied from the horizontal circuit unit 52 to the thin film transistors of the respective pixels. That is, after the data signal applied from the horizontal circuit unit 52 is driven by the scan signal and passes through the first thin film transistor 21, the voltage difference Vgs between the gate and the source of the second thin film transistor 23, which is a driving transistor. The amount of current entering the organic light emitting element 24 is determined. In this case, the capacitor plays a role of storing the data signal transmitted from the first thin film transistor 21. The shorter the time taken to store the data signal, the better the operation characteristics of the organic light emitting display device.

그런데, 디스플레이 영역(2)의 화소를 통과하는 데이터 라인(27)은 전극 전원 공급 영역(4)도 통과하게 되는데, 이때 데이터 라인(27)과 전극 전원 공급 라인(42) 사이에는 보호막 또는 게이트 절연막(112)이나 중간 절연막(113)과 같은 절연체가 개재함으로써, 캐패시터의 역할을 하는 구조를 형성하게 된다. 그 결과 디스플레이 영역(2)의 캐패시터(22)에 데이터 신호를 저장하는 데 걸리는 시간이 길어져 유기 발광 디스플레이 장치의 동작 특성의 열화를 초래하게 된다.However, the data line 27 passing through the pixel of the display area 2 also passes through the electrode power supply region 4, wherein a protective film or a gate insulating film is disposed between the data line 27 and the electrode power supply line 42. By interposing an insulator such as 112 or the intermediate insulating film 113, a structure serving as a capacitor is formed. As a result, the time taken to store the data signal in the capacitor 22 of the display area 2 becomes long, resulting in deterioration of operating characteristics of the organic light emitting display device.

따라서 본 실시예에서는 전극 전원 공급 라인(42)에 형성되는 개구부(421)를 가능한 데이터 라인(27) 상에 배치시킴으로써 데이터 라인(27)과 전극 전원 공급라인이 중첩되는 면적을 줄임으로써 전극 전원 공급 라인(42)과 데이터 라인(27)에 의한 커패시터의 역할을 줄일 수 있다. 바람직하게는 상기 개구부(421)의 중심과 데이터 라인(27)의 중심이 일치되게 배치함으로써 중첩되는 면적을 최소화 할 수 있다. Therefore, in this embodiment, the electrode power supply is provided by reducing the area where the data line 27 and the electrode power supply line overlap by arranging the opening 421 formed in the electrode power supply line 42 on the data line 27. The role of the capacitor by lines 42 and data lines 27 can be reduced. Preferably, by overlapping the center of the opening 421 and the center of the data line 27, an overlapping area may be minimized.

상기와 같은 전극 전원 공급 라인(42)과 대향 전극(243) 사이에는 화소 정의막(115)이 구비되는데, 이는 각 화소들에 대응하는 개구, 즉 화소 전극(241)이 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 하기도 하고, 화소 전극(241)의 단부와 대향 전극(243) 사이의 거리를 증가시킴으로써 화소 전극(241)의 단부에서 아크 등이 생기는 것을 방지하는 역할을 하기도 한다. 이 화소 정의막(115)은 개구부(421) 외측의 전극 전원 공급 라인(42)의 적어도 일부를 노출시키는 컨택홀(422)을 구비할 수 있다. 그리고 이 컨택홀(422)을 통해 전극 전원 공급 라인(42)과 대향전극이 전기적으로 연결될 수 있다. The pixel defining layer 115 is provided between the electrode power supply line 42 and the counter electrode 243 as described above, and has an opening corresponding to each pixel, that is, an opening to expose the pixel electrode 241. As a result, a pixel may be defined and an arc may be prevented from occurring at the end of the pixel electrode 241 by increasing the distance between the end of the pixel electrode 241 and the counter electrode 243. The pixel defining layer 115 may include a contact hole 422 exposing at least a portion of the electrode power supply line 42 outside the opening 421. The electrode power supply line 42 and the counter electrode may be electrically connected through the contact hole 422.

본 실시예에 의한 개구부(421)의 형상은 원형으로 도시되었으나, 본 발명은 이에 한정되지 않고 다양한 형상의 개구부가 적용될 수 있다. 또한 본 실시예에 의한 개구부의 개수도 도면에 도시된 것 뿐 아니라 다양하게 적용될 수 있으며, 반드시 대칭적인 형상일 필요는 없다. 그리고 본 실시예와 같이 박막 트랜지스터나 캐패시터 등이 전극 전원 공급 라인(42)과 기판(11) 사이에 구비되어 디스플레이 영역(2)의 화소의 특성을 측정하는 더미 픽셀(pixel)로 사용되는 구조뿐만 아니라, 이들을 구비하지 않고 단지 층간 절연막이나 보호막(114) 등과 같은 절연막을 구비한 간단한 구조에도 본 발명은 적용될 수 있다. Although the shape of the opening 421 according to the present embodiment is shown in a circular shape, the present invention is not limited thereto, and openings of various shapes may be applied. In addition, the number of the openings according to the present embodiment may be variously applied as well as shown in the drawings, and it is not necessary to necessarily have a symmetrical shape. As in the present embodiment, a thin film transistor, a capacitor, or the like is provided between the electrode power supply line 42 and the substrate 11 to be used as a dummy pixel for measuring characteristics of the pixels of the display area 2. In addition, the present invention can also be applied to a simple structure having no insulating film and an insulating film such as an interlayer insulating film, a protective film 114, or the like.

도 8는 본 발명의 다른 실시예에 따른 전극 전원 공급 영역의 개략적인 구조를 도시한 평면도이다.8 is a plan view illustrating a schematic structure of an electrode power supply region according to another embodiment of the present invention.

본 실시예에 따른 유기 발광 디스플레이 장치가 전술한 제 1 일실시예와 다 른 점은, 전극 전원 공급 라인(42)의 개구부의 크기와 개수가 다르고, 경우에 따라 일부 전극 전원 공급 영역에는 개구부가 형성되지 않을 수도 있다는 점이다. 바람직하게는 전극 전원 공급 영역의 가장자리 영역에 개구부가 없는 전극 전원 공급 라인을 형성한다. 이 경우 상기 영역에는 대향 전극과 전기적을 연결되는다수의 컨택홀을 형성하는 영역으로 이용될 수 있다.The organic light emitting display device according to the present embodiment differs from the first embodiment in that the size and number of the openings of the electrode power supply line 42 are different, and in some cases, the openings are provided in some electrode power supply regions. It may not be formed. Preferably, an electrode power supply line having no opening is formed in the edge region of the electrode power supply region. In this case, the region may be used as a region for forming a plurality of contact holes electrically connected to the counter electrode.

상기한 바와 같이 이루어진 본 발명의 평판 디스플레이 장치에 따르면, 다음과 같은 효과를 얻을 수 있다.According to the flat panel display device of the present invention made as described above, the following effects can be obtained.

첫째, 보호막 상의 전극 전원 공급 라인에 개구부를 형성함으로써, 보호막의 아웃개싱(outgasing)에 의한 디스플레이 장치의 열화를 방지할 수 있다.First, by forming an opening in the electrode power supply line on the protective film, it is possible to prevent deterioration of the display apparatus due to outgasing of the protective film.

둘째, 전극 전원 공급 라인에 형성된 개구부가 전극 전원 공급 영역의 데이터 라인(27)과 중첩되는 면적을 늘림으로써, 전극 전원 공급 라인과 데이터 라인(27)에 의한 커패시터 효과를 줄여 데이터 신호가 디스플레이 영역(2)의 커패시터에 저장되는데 걸리는 시간을 줄임으로써, 박막 트랜지스터 및 유기 발광 디스플레이 장치의 동작 특성을 개선할 수 있다.Second, by increasing the area where the opening formed in the electrode power supply line overlaps with the data line 27 of the electrode power supply region, the effect of the capacitors caused by the electrode power supply line and the data line 27 is reduced, so that the data signal is displayed in the display region ( By reducing the time taken to store in the capacitor of 2), it is possible to improve operating characteristics of the thin film transistor and the organic light emitting display device.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해 할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments illustrated in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (10)

기판;Board; 복수개의 발광 소자, 박막 트랜지스터 및 캐패시터를 구비한 상기 기판 상의 디스플레이 영역;A display area on the substrate having a plurality of light emitting elements, thin film transistors and capacitors; 상기 디스플레이 영역 외곽에 위치하고, 전극 전원 공급 라인이 상기 디스플레이 영역에 전기적으로 연결된 전극 전원 공급 영역; An electrode power supply region positioned outside the display region, the electrode power supply line being electrically connected to the display region; 상기 전극 전원 공급 영역을 관통하여 상기 디스플레이 영역에 전기적으로 연결되는 복수개의 데이터 라인들; 을 포함하고,A plurality of data lines penetrating the electrode power supply region and electrically connected to the display region; Including, 상기 전극 전원 공급 라인에는 복수개의 개구부들이 형성되고 상기 개구부들의 일부는 상기 데이터 라인들과 중첩 되도록 배치되는 평판 디스플레이 장치.A plurality of openings are formed in the electrode power supply line and a portion of the openings are disposed to overlap the data lines. 제 1항에 있어서,The method of claim 1, 상기 개구부들의 중심과 상기 데이터 라인들의 중심이 평행하도록 형성된 평판 디스플레이 장치.And a center of the openings and a center of the data lines to be parallel to each other. 제 2항에 있어서,The method of claim 2, 상기 개구부들의 중심은 상기 데이터 라인들의 중심과 일치하도록 형성된 평판 디스플레이 장치.And a center of the openings to coincide with a center of the data lines. 제 3항에 있어서,The method of claim 3, wherein 상기 디스플레이 영역 및 상기 전극 전원 공급 영역을 덮는 보호막을 더 구비하는 평판 디스플레이 장치. And a passivation layer covering the display area and the electrode power supply area. 제 4항에 있어서,The method of claim 4, wherein 상기 전극 전원 공급 라인은 상기 전극 전원 공급 영역의 보호막 상에 배치되는 평판 디스플레이 장치. And the electrode power supply line is disposed on the passivation layer of the electrode power supply region. 제 4항에 있어서,The method of claim 4, wherein 상기 디스플레이 영역 보호막 상에 배치되고, 상기 디스플레이 영역 보호막에 형성된 컨택홀을 통해 상기 표시 영역의 박막 트랜지스터에 전기적으로 연결된 복수개의 화소 전극들을 더 구비하는 평판 디스플레이 장치.And a plurality of pixel electrodes disposed on the display area passivation layer and electrically connected to the thin film transistors of the display area through contact holes formed in the display area passivation layer. 제 6항에 있어서,The method of claim 6, 상기 전극 전원 공급 라인은 상기 전극 전원 공급 영역의 보호막 상에 배치되며, 상기 화소 전극과 동일한 재료로 형성되는 평판 디스플레이 장치.And the electrode power supply line is disposed on the passivation layer of the electrode power supply region and formed of the same material as the pixel electrode. 제 6항에 있어서,The method of claim 6, 상기 화소 전극이 노출되도록 상기 디스플레이 영역 및 전극 전원 공급 영역 보호막 상에 배치되는 화소 정의막을 더 구비하는 평판 디스플레이 장치.And a pixel defining layer disposed on the display area and the electrode power supply area passivation layer so that the pixel electrode is exposed. 제 8항에 있어서,The method of claim 8, 상기 화소 정의막은 상기 전극 전원 공급 라인의 적어도 일부를 노출시키는 컨택홀을 구비하고, 대향 전극은 상기 컨택홀을 통해 상기 전극 전원 공급 라인과 전기적으로 연결되는 평판 디스플레이 장치.And the pixel defining layer has a contact hole exposing at least a portion of the electrode power supply line, and a counter electrode is electrically connected to the electrode power supply line through the contact hole. 제 1항 내지 9항의 어느 한 항에 있어서,The method according to any one of claims 1 to 9, 상기 기판과 전극 전원 공급 라인 사이에 박막 트랜지스터 및 캐패시터를 구비한 평판 디스플레이 장치.And a thin film transistor and a capacitor between the substrate and the electrode power supply line.
KR1020060067280A 2006-07-19 2006-07-19 Flat panel display apparatus KR100719599B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060067280A KR100719599B1 (en) 2006-07-19 2006-07-19 Flat panel display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060067280A KR100719599B1 (en) 2006-07-19 2006-07-19 Flat panel display apparatus

Publications (1)

Publication Number Publication Date
KR100719599B1 true KR100719599B1 (en) 2007-05-18

Family

ID=38277561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060067280A KR100719599B1 (en) 2006-07-19 2006-07-19 Flat panel display apparatus

Country Status (1)

Country Link
KR (1) KR100719599B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100860282B1 (en) 2006-12-29 2008-09-25 (주) 이엘엑세스 Electro luminescence element and method for manufacturing thereof
US11678537B2 (en) 2020-11-18 2023-06-13 Samsung Display Co., Ltd. Display apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004062152A (en) 2002-06-03 2004-02-26 Sharp Corp Display device using bidirectional dual terminal and method of manufacturing the same
KR20050081541A (en) * 2004-02-14 2005-08-19 삼성에스디아이 주식회사 Flat display device
KR20050082260A (en) * 2004-02-18 2005-08-23 삼성에스디아이 주식회사 Flat display device
KR20050082958A (en) * 2004-02-20 2005-08-24 엘지전자 주식회사 Electro-luminescence display device and fabricating method of thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004062152A (en) 2002-06-03 2004-02-26 Sharp Corp Display device using bidirectional dual terminal and method of manufacturing the same
KR20050081541A (en) * 2004-02-14 2005-08-19 삼성에스디아이 주식회사 Flat display device
KR20050082260A (en) * 2004-02-18 2005-08-23 삼성에스디아이 주식회사 Flat display device
KR20050082958A (en) * 2004-02-20 2005-08-24 엘지전자 주식회사 Electro-luminescence display device and fabricating method of thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100860282B1 (en) 2006-12-29 2008-09-25 (주) 이엘엑세스 Electro luminescence element and method for manufacturing thereof
US11678537B2 (en) 2020-11-18 2023-06-13 Samsung Display Co., Ltd. Display apparatus

Similar Documents

Publication Publication Date Title
KR100573149B1 (en) Electrolumimescence display device and method for manufacturing the same
KR100581903B1 (en) Electroluminescence display device
KR100730156B1 (en) Flat panel display apparatus
KR100592273B1 (en) Flat panel display device
CN101202298B (en) Organic light emitting display apparatus
KR100647599B1 (en) Organic electro-luminescent display device and fabricating the same
KR101805753B1 (en) Organic light emitting display apparatus
US20140084259A1 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR20140020565A (en) Organic light emitting display apparatus and method of manufacturing organic light emitting display apparatus
US20120098737A1 (en) Organic light-emitting diode display device
US8610123B2 (en) Organic light emitting diode display and manufacturing method thereof
US9269756B2 (en) Organic light emitting display apparatus
KR100573154B1 (en) Electroluminescence display device and method for manufacturing the same
US8569761B2 (en) Organic light emitting display device
KR101156444B1 (en) Organic light emitting device and method for manufacturing the same
KR100759558B1 (en) Organic light emitting display device
KR100719599B1 (en) Flat panel display apparatus
KR100603336B1 (en) Electro-luminescence display device and method for producing the same
KR100813841B1 (en) Organic light emitting display apparatus
KR100804539B1 (en) Organic light emitting display apparatus
KR100626087B1 (en) Organic light emitting display device
US8575833B2 (en) Organic light-emitting display apparatus including improved power supply lines
KR101965256B1 (en) Organic light emitting display device and the manufacturing method thereof
KR100730222B1 (en) Flat panel display apparatus
KR100787458B1 (en) Organic light emitting display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 13