KR100716231B1 - FBAR package and packaging method thereof - Google Patents

FBAR package and packaging method thereof Download PDF

Info

Publication number
KR100716231B1
KR100716231B1 KR1020050071904A KR20050071904A KR100716231B1 KR 100716231 B1 KR100716231 B1 KR 100716231B1 KR 1020050071904 A KR1020050071904 A KR 1020050071904A KR 20050071904 A KR20050071904 A KR 20050071904A KR 100716231 B1 KR100716231 B1 KR 100716231B1
Authority
KR
South Korea
Prior art keywords
pad
fbar
substrate
cover
sealing
Prior art date
Application number
KR1020050071904A
Other languages
Korean (ko)
Other versions
KR20070016855A (en
Inventor
신광재
Original Assignee
주식회사 엠에스솔루션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엠에스솔루션 filed Critical 주식회사 엠에스솔루션
Priority to KR1020050071904A priority Critical patent/KR100716231B1/en
Publication of KR20070016855A publication Critical patent/KR20070016855A/en
Application granted granted Critical
Publication of KR100716231B1 publication Critical patent/KR100716231B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/58—Multiple crystal filters
    • H03H9/582—Multiple crystal filters implemented with thin-film techniques
    • H03H9/586—Means for mounting to a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/589—Acoustic mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H03H9/131—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials consisting of a multilayered structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/176—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of ceramic material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H03H9/58—Multiple crystal filters
    • H03H9/60—Electric coupling means therefor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

본 발명은 기판 위에 완성된 체적탄성파 공진기(Film Bulk Acoustic Resonator; 이하, FBAR이라 함)의 상면을 FBAR를 에워싸는 실링 패드에 접착된 캡이 커버하고, 상기 기판을 관통하여 상기 FBAR의 본딩 패드와 연결되고 상기 기판의 저면에 외부 회로장치의 신호라인 연결공간을 확보하는 VIA 패드를 포함하거나; 상면의 VIA 패드가 외부 회로장치의 신호라인 연결공간을 확보하고 하면의 연결부와 실링부가 각각 기판 위에 완성된 FBAR의 본딩 패드와 상기 FBAR를 에워싸는 실링 패드에 연결되는 커버 패드에 의해 상기 FBAR의 상면이 완전히 커버되고, 상기 커버 패드의 상면 VIA 패드와 하면 연결부는 커버 패드의 외곽 근처를 관통하는 커버 VIA에 충전된 연결 보강재에 의해 서로 연결되는 FBAR의 패키지 및 그 패키징 방법에 관한 것이다.The present invention is characterized in that a top surface of a film bulk acoustic resonator (hereinafter referred to as FBAR), which is completed on a substrate, is covered with a cap adhered to a sealing pad surrounding the FBAR and connected to the bonding pad of the FBAR And a VIA pad for securing a signal line connection space of the external circuit device on the bottom surface of the substrate; The VIA pad on the upper surface secures the signal line connection space of the external circuit device and the connecting portion and the sealing portion of the lower surface are respectively connected to the bonding pad of the FBAR and the sealing pad which surrounds the FBAR, And the connection portion of the VIA pad and the lower surface of the cover pad are connected to each other by a connection stiffener filled in a cover VIA passing through the vicinity of the outer periphery of the cover pad and a method of packaging the FBAR.

본 발명의 패키징 방법에 의하면, 외부 회로장치의 신호라인 연결공간을 확보하는 VIA 패드가 기판의 저면 혹은 종래의 캡 상면에 대응하는 커버 패드의 상면에 형성되므로, 종래에 비해 FBAR의 사이즈를 현저하게 소형화할 수 있다.According to the packaging method of the present invention, since the VIA pad for securing the signal line connection space of the external circuit device is formed on the bottom surface of the substrate or the top surface of the cover pad corresponding to the upper surface of the conventional cap, the size of the FBAR is remarkably It can be downsized.

고주파 필터, 체적탄성파 공진기, FBAR, 패키지, 패키징 방법 High frequency filter, Volumetric elastic wave resonator, FBAR, Package, Packaging method

Description

체적탄성파 공진기의 패키지 및 그 패키징 방법{FBAR package and packaging method thereof}A bulk acoustic wave resonator package and packaging method thereof

도 1은 종래의 체적탄성파 공진기의 단면도.1 is a sectional view of a conventional bulk acoustic wave resonator.

도 2는 종래의 체적탄성파 공진기의 제조 및 패키징 방법을 나타낸 공정도.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bulk acoustic wave resonator,

도 3은 본 발명의 제1실시예에 따른 체적탄성파 공진기의 패키징 방법을 나타낸 공정도.3 is a process diagram showing a packaging method of a bulk acoustic wave resonator according to the first embodiment of the present invention.

도 4는 본 발명의 제2실시예에 따른 체적탄성파 공진기의 패키징 방법을 나타낸 공정도.4 is a process diagram showing a packaging method of a bulk acoustic wave resonator according to a second embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명>Description of the Related Art

10: 기판 10a: 피트10: substrate 10a:

10b: 희생층 10c: 기판 VIA10b: sacrificial layer 10c: substrate VIA

11: 공동 12: 절연막11: cavity 12: insulating film

20: FBAR 21: 하부전극20: FBAR 21: lower electrode

22: 압전층 23: 상부전극22: piezoelectric layer 23: upper electrode

24: 본딩 패드 24': 실링 패드24: bonding pad 24 ': sealing pad

30: 캡 40: VIA 패드30: Cap 40: VIA Pad

40a: 보강재 50: VIA 패드40a: stiffener 50: VIA pad

50': 연결 패드 50a: 연결부50 ': Connection pad 50a: Connection

50b: 실링부 60: 커버 패드50b: sealing portion 60: cover pad

60a: 커버 VIA 70: 연결 보강재60a: cover VIA 70: connection stiffener

본 발명은 무선통신용 고주파 필터의 일종인 체적탄성파 공진기(FBAR; Film Bulk Acoustic Resonator)에 관한 것이며, 더욱 상세히는 체적탄성파 공진기의 패키지 및 그 패키징 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bulk acoustic wave resonator (FBAR), which is a type of high-frequency filter for wireless communication, and more particularly to a package of a bulk acoustic wave resonator and a packaging method thereof.

체적탄성파 공진기(이하, FBAR이라 함)는 대략 9백㎒∼10㎓ 범위의 각종 주파수 대역을 사용하는 무선 통신 기기에 주로 많이 사용되는 박막형 고주파 필터이며, 도 1에 나타낸 바와 같이 종래의 FBAR(20)은 통상적으로 공동(cavity; 11)과 절연막(12)이 형성되어 있는 기판(10) 위에 증착된 하부전극(21)과 압전층(22), 상부전극(23), 및 상기 전극(21,23)과 연결되는 외부 회로장치의 신호라인이 연결되는 본딩 패드(24)로 구성된다.A bulk acoustic wave resonator (hereinafter referred to as FBAR) is a thin film type high frequency filter which is mainly used in wireless communication devices using various frequency bands in the range of about 900 to 10 GHz. As shown in FIG. 1, Generally comprises a lower electrode 21 deposited on a substrate 10 on which a cavity 11 and an insulating film 12 are formed, a piezoelectric layer 22, an upper electrode 23, And a bonding pad 24 to which signal lines of an external circuit device connected to the signal lines 23 are connected.

상기 기판(10)으로는 실리콘(Si), 고저항 실리콘(HRS), 갈륨-비소(Ge-As), 유리, 또는 세라믹 등이 사용되고, 상기 절연막(12)으로는 LTO(Low Temperature Oxide), 실리콘 산화물,질화실리콘(SiXNY) 등이 사용된다.As the substrate 10, silicon (Si), high resistance silicon (HRS), gallium-arsenic (Ge-As), glass, ceramics, or the like is used, and as the insulating film 12, LTO (Low Temperature Oxide) Silicon oxide, silicon nitride (Si x N y ), or the like is used.

상기 전극(21,23)으로는 몰리브덴(Mo), 알루미늄(Au), 금(Au), 백금(Pt), 텅스텐(W), 탄탈(Ta), 백금-탄탈(Pt-Ta), 티타늄(Ti), 백금-티타늄(Pt-Ti) 등과 같이 전기 전도성이 우수한 금속이 사용된다.The electrodes 21 and 23 may be formed of a metal such as molybdenum, aluminum, gold, platinum, tungsten, tantalum, platinum-tantalum, Ti), platinum-titanium (Pt-Ti), and the like.

상기 압전층(22)으로는 질화알루미늄(AlN) 또는 산화아연(ZnO) 등이 사용되고, 상기 본딩 패드(24)로는 금(Au)이 가장 많이 사용된다.As the piezoelectric layer 22, aluminum nitride (AlN), zinc oxide (ZnO), or the like is used, and gold (Au) is the most used as the bonding pad 24.

도 2를 참조하여 상기 FBAR(20)의 제조 방법을 설명하면 다음과 같다.A manufacturing method of the FBAR 20 will be described with reference to FIG.

먼저, 상기 기판(10)이 마련되면, 사진 식각 공정(photolithography)을 이용하여 기판(10)의 일측 상부를 소정의 깊이로 식각하여 피트(10a)를 형성한다(S10).First, when the substrate 10 is provided, an upper portion of one side of the substrate 10 is etched to a predetermined depth using a photolithography process to form a pit 10a (S10).

이어서, 상기 피트(10a)에 폴리실리콘(poly-silicon), 인-실리케이트 유리(phosphor-silicate glass; PSG), 산화아연, 또는 폴리머 등을 화학 기상 증착(CVD) 방법, 스퍼터링 방법 또는 스핀 코팅(spin coating) 방법 등으로 증착하여 희생층(10b)을 형성한 다음(S12), 화학 기상 증착(CVD) 방법, 플라스마 증대 화학 기상 증착(Plasma Enhanced CVD; PECVD) 또는 스퍼터링(sputtering) 방법 등으로 상기 희생층(10b)이 형성된 기판(10)의 상면에 절연막(12)을 증착한다(S14).Then, a polysilicon, phosphor-silicate glass (PSG), zinc oxide, or polymer is deposited on the pit 10a by a chemical vapor deposition (CVD) method, a sputtering method, or a spin coating spin coating or the like to form a sacrificial layer 10b and then a sacrificial layer 10b is formed by a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) method, or a sputtering method An insulating film 12 is deposited on the upper surface of the substrate 10 on which the sacrificial layer 10b is formed (S14).

상기 절연막(12)이 형성되고 나면, 상기 기판(10)의 절연막(12) 위에 상기 하부 전극(21)과, 압전층(22), 상부 전극(23), 및 본딩 패드(24)를 차례로 적층하면서 패터닝한 다음(S16), 상기 희생층(10b)을 제거하여 도 1에 나타낸 바와 같은 FBAR(20)을 완성한다(S18).After the insulation layer 12 is formed, the lower electrode 21, the piezoelectric layer 22, the upper electrode 23, and the bonding pad 24 are sequentially stacked on the insulation layer 12 of the substrate 10 (S16). Then, the sacrificial layer 10b is removed to complete the FBAR 20 shown in FIG. 1 (S18).

이때, 상기 희생층(10b)은 그 재질에 따라서 불화 크세논(XeF2), 불화 브롬(BrF2), BOE(Buffered Oxide Etchant), 불화 수소(HF), 아세톤을 포함하는 유기 용제 등을 사용하여 제거한다.At this time, the sacrificial layer 10b is formed by using xenon fluoride (XeF 2 ), bromine fluoride (BrF 2 ), BOE (Buffered Oxide Etchant), hydrogen fluoride (HF) Remove.

한편, 상기와 같이 FBAR(20)이 완성되고 나면, 상기 기판(10) 위에 완성된 FBAR(20)은 드라이 필름(Dry film) 등과 같은 폴리머를 이용하여 제작한 캡(30)에 의해 상기 FBAR(20)의 상면이 커버되며(S20), 이에 따라서 FBAR(20)에 대한 패키징 처리가 완료된다. 이때, 상기 캡(30)의 하단부는 상기 FBAR(20)의 본딩 패드(24)에 접착된다.When the FBAR 20 is completed as described above, the completed FBAR 20 on the substrate 10 is transferred to the FBAR 20 by a cap 30 made of a polymer such as a dry film, 20 is covered (S20), and the packaging process for the FBAR 20 is completed accordingly. At this time, the lower end of the cap 30 is bonded to the bonding pad 24 of the FBAR 20.

하지만, 상기와 같이 폴리머로 제작된 캡(30)을 상기 FBAR(20)의 상면에 접착하여 FBAR(20)을 패키징 처리하는 종래의 방법에 의하면, 상기 캡(30)의 하단부를 상기 FBAR(20)의 본딩 패드(24)에 접착할 때, 도 2의 S20단계에서 나타낸 바와 같이, 상기 전극(21,23)과 연결되는 외부 회로장치의 신호라인을 상기 본딩 패드(24)에 안정적으로 연결하기 위한 신호라인 연결공간(A)을 확보해야 하기 때문에, FBAR(20)의 사이즈가 커지는 단점이 있다.According to the conventional method of packaging the FBAR 20 by bonding the cap 30 made of the polymer to the upper surface of the FBAR 20 as described above, the lower end of the cap 30 is connected to the FBAR 20 The signal lines of the external circuit device connected to the electrodes 21 and 23 are stably connected to the bonding pads 24 as shown in step S20 of FIG. The size of the FBAR 20 must be increased.

본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 본 발명의 목적 은 기판 위에 완성된 FBAR의 상면을 상기 FBAR를 에워싸도록 패터닝된 실링 패드에 접착된 캡이 완전히 커버하고, 상기 기판을 관통하여 상기 FBAR의 본딩 패드와 연결되고 상기 기판의 저면에 외부 회로장치의 신호라인 연결공간을 확보하는 VIA 패드를 포함하는 FBAR의 패키지 및 그 패키징 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of manufacturing an FBAR that completely covers an upper surface of a completed FBAR on a substrate and a cap adhered to a patterned sealing pad to surround the FBAR, And a VIA pad connected to the bonding pads of the FBAR and securing a signal line connection space of an external circuit device on the bottom surface of the substrate, and a method of packaging the FBAR.

본 발명의 또 다른 목적은 상면의 VIA 패드가 외부 회로장치의 신호라인 연결공간을 확보하고 하면의 연결부와 실링부가 각각 기판 위에 완성된 FBAR의 본딩 패드와 상기 FBAR를 에워싸는 실링 패드에 연결되는 커버 패드에 의해 상기 FBAR의 상면이 완전히 커버되고, 상기 커버 패드의 상면 VIA 패드와 하면 연결부는 커버 패드의 외곽 근처를 관통하는 커버 VIA에 충전된 연결 보강재에 의해 서로 연결되는 FBAR의 패키지 및 그 패키징 방법을 제공하는 데 있다.It is a further object of the present invention to provide a VIA pad on a top surface that secures a signal line connecting space of an external circuit device, and a connecting portion and a sealing portion of a bottom surface of the VIA pad are respectively connected to a bonding pad of the completed FBAR and a sealing pad The upper surface of the FBAR is completely covered with the upper surface of the cover pad and the connecting portion of the bottom surface of the cover pad is connected to the cover via the connection stiffener filled in the cover VIA passing near the outer periphery of the cover pad, .

상기와 같은 본 발명의 목적을 달성하기 위하여, 본 발명의 제1실시예에 따른 FBAR의 패키지는, 기판 위에 완성된 FBAR의 상면을 상기 FBAR를 에워싸도록 패터닝된 실링 패드에 접착된 캡이 완전히 커버하고, 상기 기판을 관통하여 상기 FBAR의 본딩 패드와 연결되고 상기 기판의 저면에 외부 회로장치의 신호라인 연결공간을 확보하는 VIA 패드를 포함하는 것을 특징으로 한다.In order to accomplish the object of the present invention as described above, the package of the FBAR according to the first embodiment of the present invention is characterized in that the upper surface of the completed FBAR on the substrate is completely covered with the cap bonded to the sealing pad patterned to surround the FBAR And a VIA pad connected to the bonding pad of the FBAR through the substrate to secure a signal line connection space of an external circuit device on the bottom surface of the substrate.

상기와 같은 본 발명의 목적을 달성하기 위하여, 본 발명의 제1실시예에 따른 FBAR의 패키징 방법은, 기판 위에 완성된 FBAR를 에워싸는 실링 패드를 패터닝하는 단계와; 기판 위에 완성된 FBAR를 에워싸는 실링 패드에 캡을 접착하여 상기 FBAR의 상면을 완전히 커버하는 단계; 상기 기판의 저면에서부터 상기 FBAR의 본딩 패드의 저면까지 통하는 기판 VIA를 형성하는 단계; 상기 기판 VIA의 내면과 상기 기판의 저면 전체에 상기 FBAR의 본딩 패드와 연결되는 VIA 패드를 형성하는 단계; 및 상기 기판의 저면 전체에 형성된 VIA 패드의 일부를 제거하여 외부 회로장치의 신호라인 연결공간을 확보하는 단계로 이루어지는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of packaging an FBAR, including: patterning a sealing pad surrounding a completed FBAR on a substrate; Attaching a cap to a sealing pad surrounding the completed FBAR on the substrate to completely cover the top surface of the FBAR; Forming a substrate VIA through the bottom surface of the substrate to the bottom surface of the bonding pad of the FBAR; Forming a VIA pad connected to the bonding pad of the FBAR on the inner surface of the substrate VIA and the bottom surface of the substrate; And removing a portion of the VIA pad formed on the entire bottom surface of the substrate to secure a signal line connection space of the external circuit device.

상기와 같은 본 발명의 목적을 달성하기 위하여, 본 발명의 제2실시예에 따른 FBAR의 패키지는, 상면의 VIA 패드가 외부 회로장치의 신호라인 연결공간을 확보하고 하면의 연결부와 실링부가 각각 기판 위에 완성된 FBAR의 본딩 패드와 상기 FBAR를 에워싸는 실링 패드에 연결되는 커버 패드에 의해 상기 FBAR의 상면이 완전히 커버되고, 상기 커버 패드의 상면 VIA 패드와 하면 연결부는 커버 패드의 외곽 근처를 관통하는 커버 VIA에 충전된 연결 보강재에 의해 서로 연결되는 것을 특징으로 한다.In order to achieve the object of the present invention as described above, in the package of the FBAR according to the second embodiment of the present invention, the VIA pad on the upper surface secures the signal line connection space of the external circuit device, The top surface of the FBAR is completely covered by a bonding pad of the completed FBAR and a cover pad connected to a sealing pad enclosing the FBAR. The connection portion of the upper surface of the cover pad and the bottom surface of the cover pad is covered with a cover And are connected to each other by a connection stiffener filled in the VIA.

상기와 같은 본 발명의 목적을 달성하기 위하여, 본 발명의 제2실시예에 따른 FBAR의 패키징 방법은, 기판 위에 완성된 FBAR를 에워싸는 실링 패드를 패터닝하는 단계와; 상기 커버 패드의 외곽 근처에 커버 VIA를 형성하는 단계; 상기 커버 VIA의 내면에 연결 보강재를 충전하는 단계; 상기 커버 패드의 상면 전체와 하면 전체에 각각 VIA 패드와 연결 패드를 형성하는 단계; 상기 커버 패드의 상면 전체에 형성된 VIA 패드의 일부를 제거하여 외부 회로장치의 신호라인 연결공간을 확보하고, 상기 커버 패드의 하면 전체에 형성된 연결 패드의 일부를 제거하여 연결부 와 실링부를 형성하는 단계; 및 상기 커버 패드 하면의 연결부와 실링부를 각각 기판 위에 완성된 FBAR의 본딩 패드와 상기 FBAR를 에워싸는 실링 패드에 접착하여 상기 FBAR의 상면을 완전히 커버하는 단계로 이루어지는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of packaging an FBAR, including: patterning a sealing pad surrounding a completed FBAR on a substrate; Forming a cover VIA near an outer periphery of the cover pad; Filling a connection stiffener on the inner surface of the cover VIA; Forming a VIA pad and a connection pad on the entire upper surface and the entire lower surface of the cover pad, respectively; Removing a portion of the VIA pad formed on the entire upper surface of the cover pad to secure a signal line connection space of the external circuit device and removing a part of the connection pad formed on the entire lower surface of the cover pad to form a connection portion and a sealing portion; And bonding the bonding portion of the bottom surface of the cover pad and the sealing portion to the bonding pad of the finished FBAR and the sealing pad surrounding the FBAR on the substrate, respectively, thereby completely covering the upper surface of the FBAR.

이하, 본 발명의 제1실시예를 첨부한 도면을 참조하여 설명하기로 한다.Hereinafter, a first embodiment of the present invention will be described with reference to the accompanying drawings.

본 발명의 제1실시예에 따른 FBAR은 도 2의 S10단계에서부터 S18단계를 거쳐 제조된 후, 패키징 처리된다.The FBAR according to the first embodiment of the present invention is fabricated through steps S 10 to S 18 in FIG. 2, and then subjected to packaging processing.

도 3을 참조하면, 본 발명의 제1실시예에 따른 FBAR의 패키지는 도 2에 나타낸 FBAR(20) 제조 공정을 거쳐 기판(10) 위에 완성된 FBAR(20)의 상면을 상기 FBAR(20)를 에워싸도록 패터닝된 실링 패드(24')에 접착된 캡(30)이 커버하고, 상기 기판(10)과 절연막(12) 및 FBAR(20)의 하부전극(21)을 관통하여 상기 FBAR(20)의 본딩 패드(24)와 연결되고 상기 기판(10)의 저면에 외부 회로장치의 신호라인 연결공간(B)을 확보하는 VIA 패드(40)를 포함한다.Referring to FIG. 3, the FBAR 20 according to the first embodiment of the present invention is fabricated by the FBAR 20 shown in FIG. 2, and the upper surface of the completed FBAR 20 is formed on the substrate 10, A cap 30 bonded to a patterned sealing pad 24 'to cover the substrate 10 and the insulating film 12 and the lower electrode 21 of the FBAR 20, And a VIA pad 40 connected to the bonding pad 24 of the substrate 10 to secure a signal line connection space B of the external circuit device on the bottom surface of the substrate 10.

상기 실링 패드(24')는 본딩 패드(24)와 동일 재질로서 상기 본딩 패드(24)를 패터닝할 때 함께 패터닝된다.The sealing pad 24 'is the same material as the bonding pad 24 and is patterned together when the bonding pad 24 is patterned.

상기 캡(30)은 외벽과 내벽으로 구분되는 이중벽 구조를 가지며, 외벽과 내벽은 각각 상기 실링 패드(24')와 상기 본딩 패드(24)에 접착된다.The cap 30 has a double wall structure divided into an outer wall and an inner wall, and the outer wall and the inner wall are bonded to the sealing pad 24 'and the bonding pad 24, respectively.

상기 캡(30)으로는 고저항 실리콘(HRS), 유리, 세라믹, 폴리머 등이 사용되고, 상기 VIA 패드(40)로는 금(Au)을 사용하는 것이 바람직하다.As the cap 30, high resistance silicon (HRS), glass, ceramics, polymers and the like are used, and the VIA pad 40 is preferably made of gold (Au).

상기 VIA 패드(40)는 상기 기판(10)의 저면에서부터 상기 FBAR(20)의 본딩 패드(24)의 저면까지 통하는 기판 VIA(10c)의 내면과 상기 기판(10)의 저면에 형성된다.The VIA pad 40 is formed on the inner surface of the substrate VIA 10c extending from the bottom surface of the substrate 10 to the bottom surface of the bonding pad 24 of the FBAR 20 and the bottom surface of the substrate 10.

상기 기판 VIA(10c)의 내면에 대응하는 VIA 패드(40) 부분에는 저항 개선 및 기판 파손 방지용 보강재(40a)가 전체적으로 혹은 부분적으로 충전되며, 상기 보강재(40a)의 재질은 VIA 패드(40)와 동일한 것이 바람직하다.A reinforcing member 40a for preventing resistance improvement and breakage of the substrate is entirely or partially filled in the VIA pad 40 corresponding to the inner surface of the substrate VIA 10c and the reinforcing member 40a is made of a VIA pad 40, The same is preferable.

상기와 같이 구성되는 본 발명의 제1실시예에 따른 FBAR의 패키지 방법은 다음과 같이 수행된다.The FBAR packaging method according to the first embodiment of the present invention configured as described above is performed as follows.

도 2의 S10단계에서부터 S18단계를 거쳐 FBAR(20)이 제조되고 나면, 가장 먼저 상기 기판(10) 위에 완성된 FBAR(20)를 에워싸는 실링 패드(24')를 패터닝한다(S30a). 바람직하게는, 상기 실링 패드(24')는 상기 FBAR(20)의 본딩 패드(24)를 패터닝할 때 함께 패터닝된다.After the FBAR 20 is manufactured through steps S 10 to S 18 of FIG. 2, the sealing pad 24 'surrounding the completed FBAR 20 is first patterned on the substrate 10 (S 30 a). Preferably, the sealing pads 24 'are patterned together when patterning the bonding pads 24 of the FBAR 20.

상기 기판(10) 위에 완성된 FBAR(20)를 에워싸는 실링 패드(24')가 패터닝되고 나면, 상기 실링 패드(24')에 캡(30)을 접착하여 상기 FBAR(20)의 상면을 완전히 커버한다(S30).After the sealing pad 24 'surrounding the completed FBAR 20 is patterned on the substrate 10, the cap 30 is adhered to the sealing pad 24' to completely cover the upper surface of the FBAR 20 (S30).

이때, 상기 캡(30)의 외벽과 내벽은 각각 상기 실링 패드(24')와 상기 본딩 패드(24)에 접착되며, 특히 상기 본딩 패드(24)에 접착되는 내벽은 하기의 기판 VIA(10c)를 형성할 때 상기 본딩 패드(24)를 지지하는 역할을 한다. 또한, 상기 본딩 패드(24)와 VIA 패드(40), 실링 패드(24')와 캡(30)을 접착하는 방법으로는 금(Au)-주석(Sn) 저온 용접(eutectic welding) 방법 혹은 금(Au)-금(Au) 용접 방법을 활용하는 것이 바람직하다.In this case, the outer and inner walls of the cap 30 are respectively bonded to the sealing pad 24 'and the bonding pad 24, and in particular, the inner wall bonded to the bonding pad 24 is bonded to the substrate VIA 10c, And supports the bonding pads 24 when forming the bonding pads 24. As a method of bonding the bonding pad 24, the VIA pad 40 and the sealing pad 24 'to the cap 30, a gold (Au) -tin (Sn) eutectic welding method or gold (Au) -gold (Au) welding method is preferably utilized.

상기 캡(30)이 FBAR(20)의 상면에 접착되고 나면, 이어서 상기 기판(10)의 저면에서부터 상기 FBAR(20)의 본딩 패드(24)의 저면까지 통하는 기판 VIA(10c)를 형성한다(S32).After the cap 30 is adhered to the upper surface of the FBAR 20, a substrate VIA 10c is formed to extend from the bottom surface of the substrate 10 to the bottom surface of the bonding pad 24 of the FBAR 20 S32).

이때, 상기 기판 VIA(10c)를 형성하는 방법으로는 실리콘 딥 에칭(Si deep etching) 방법이나 수산화칼륨(KOH) 및 TMAH(Tetra Methyl Ammonium Hydroxide)를 이용하는 습식 에칭(wet etching) 방법을 활용하는 것이 바람직하다.At this time, the substrate VIA 10c may be formed by using a silicon deep etching method or a wet etching method using potassium hydroxide (KOH) and tetramethyl ammonium hydroxide (TMAH) desirable.

상기 기판 VIA(10c)가 형성되고 나면, 다음으로 상기 기판 VIA(10c)의 내면과 상기 기판(10)의 저면 전체에 상기 FBAR(20)의 본딩 패드(24)와 연결되는 VIA 패드(40)를 형성한 후(S34), 계속해서 상기 기판(10)의 저면 전체에 형성된 VIA 패드(40)의 일부를 제거하여 외부 회로장치의 신호라인 연결공간(B)을 확보함으로써 FBAR(20) 패키징 처리가 완료된다(S36).The VIA pad 40 is connected to the bonding pad 24 of the FBAR 20 on the inner surface of the substrate VIA 10c and the entire bottom surface of the substrate 10 after the substrate VIA 10c is formed. A part of the VIA pad 40 formed on the entire bottom surface of the substrate 10 is removed to secure the signal line connection space B of the external circuit device, Is completed (S36).

한편, 본 발명에 따른 제1실시예에서는, 도 3에 나타낸 바와 같이, 상기 기판 VIA(10c)가 형성된 기판(10)의 파손을 방지하거나 상기 FBAR(20)의 본딩 패드(24)와 전기적으로 연결되는 VIA 패드(40)의 전기 저항값을 조절하기 위하여 상기 기판 VIA(10c)의 내면에 대응하는 VIA 패드(40) 부분에 보강재(40a)를 충전할 수 있다(S38).3, the substrate 10 on which the substrate VIA 10c is formed is prevented from being damaged or the substrate 10 electrically connected to the bonding pad 24 of the FBAR 20 A stiffener 40a may be filled in the portion of the VIA pad 40 corresponding to the inner surface of the substrate VIA 10c to adjust the electrical resistance of the connected VIA pad 40 at step S38.

이때, 상기 보강재(40a)의 재질은 VIA 패드(40)와 동일한 것이 바람직하며, 상기 기판 VIA(10c)의 내면에 대응하는 VIA 패드(40) 부분에 보강재(40a)를 전체적으로 혹은 부분적으로 충전함에 따라서 VIA 패드(40)의 전기 저항값이 조절된다.The reinforcing member 40a may be made of the same material as the VIA pad 40. The reinforcing member 40a may be partially or entirely filled with the VIA pad 40 corresponding to the inner surface of the substrate VIA 10c Therefore, the electrical resistance value of the VIA pad 40 is adjusted.

참고로, 도 3의 S38단계에서는 상기 기판 VIA(10c)의 내면에 대응하는 VIA 패드(40) 부분에 보강재(40a)를 전체적으로 충전한 상태를 나타내고 있다.3, the VIA pad 40 corresponding to the inner surface of the substrate VIA 10c is fully charged with the stiffener 40a.

이하, 본 발명의 제2실시예를 첨부한 도면을 참조하여 설명하기로 한다.Hereinafter, a second embodiment of the present invention will be described with reference to the accompanying drawings.

본 발명의 제2실시예에 따른 FBAR은 도 2의 S10단계에서부터 S18단계를 거쳐 제조된 후, 패키징 처리된다.The FBAR according to the second embodiment of the present invention is fabricated through steps S 10 to S 18 in FIG. 2, and is then subjected to packaging processing.

도 4를 참조하면, 본 발명의 제2실시예에 따른 FBAR의 패키지는 상면의 VIA 패드(50)가 외부 회로장치의 신호라인 연결공간(C)을 확보하고 하면의 연결부(50a)와 실링부(50b)가 각각 도 2에 나타낸 FBAR(20) 제조 공정을 거쳐 기판(10) 위에 완성된 FBAR(20)의 본딩 패드(24)와 상기 FBAR(20)를 에워싸는 실링 패드(24')에 연결되는 커버 패드(60)에 의해 상기 FBAR(20)의 상면이 완전히 커버된다.Referring to FIG. 4, the package of the FBAR according to the second embodiment of the present invention has the VIA pad 50 of the upper surface securing the signal line connection space C of the external circuit device, The FBAR 20 is connected to the bonding pad 24 of the completed FBAR 20 and the sealing pad 24 'surrounding the FBAR 20 on the substrate 10 through the manufacturing process of the FBAR 20 shown in FIG. The upper surface of the FBAR 20 is completely covered by the cover pads 60 which are made of the same material.

상기 커버 패드(60)의 상면 VIA 패드(50)와 하면 연결부(50a)는 커버 패드(60)의 외곽 근처를 관통하는 커버 VIA(60a)에 충전된 연결 보강재(70)에 의해 서로 연결된다.The upper surface VIA pad 50 and the lower surface connecting portion 50a of the cover pad 60 are connected to each other by a connection stiffener 70 filled in a cover VIA 60a penetrating near the outer periphery of the cover pad 60. [

상기 커버 VIA(60a)에 충전된 연결 보강재(70)는 구리(Cu), 금(Au), 은(Ag) 등으로 된 페이스트이다.The connection stiffener 70 filled in the cover VIA 60a is a paste made of copper (Cu), gold (Au), silver (Ag) or the like.

상기 연결부(50a)와 실링부(50b)는 각각 커버 패드(60)의 하면에 형성된 연결 패드(50')를 패터닝하여 형성한다.The connecting portion 50a and the sealing portion 50b are formed by patterning the connecting pad 50 'formed on the lower surface of the cover pad 60, respectively.

상기 커버 패드(60)로는 실리콘(Si)에 비해 상대적으로 가공이 용이하고 재료비가 저렴한 상용의 PCB를 사용하는 것이 바람직하며, 접착 방식에 따른 온도 특 성에 적합하게 실리콘(Si)의 열팽창 계수와 유사한 폴리머, 세라믹 등의 다양한 재료를 선택적으로 사용할 수 있다.As the cover pad 60, it is preferable to use a commercial PCB which is relatively easy to process and relatively low in material cost compared to silicon (Si). The cover pad 60 is similar to the thermal expansion coefficient of silicon (Si) Polymer, ceramic, and the like can be selectively used.

상기와 같이 구성되는 본 발명의 제2실시예에 따른 FBAR의 패키지 방법은 다음과 같이 수행된다.The FBAR packaging method according to the second embodiment of the present invention is performed as follows.

도 2의 S10단계에서부터 S18단계를 거쳐 FBAR(20)이 제조되고 나면, 가장 먼저 상기 기판(10) 위에 완성된 FBAR(20)를 에워싸는 실링 패드(24')를 패터닝한다(S40a). 바람직하게는, 상기 실링 패드(24')는 상기 FBAR(20)의 본딩 패드(24)를 패터닝할 때 함께 패터닝된다.After the FBAR 20 is manufactured through steps S 10 through S 18 of FIG. 2, the sealing pad 24 'surrounding the completed FBAR 20 is first patterned on the substrate 10 (S 40 a). Preferably, the sealing pads 24 'are patterned together when patterning the bonding pads 24 of the FBAR 20.

상기 기판(10) 위에 완성된 FBAR(20)를 에워싸는 실링 패드(24')가 패터닝되고 나면, 상기 FBAR(20)과 별개로 마련된 상기 커버 패드(60)의 외곽 근처에 커버 VIA(60a)를 형성한다(S40).After the sealing pad 24 'surrounding the completed FBAR 20 is patterned on the substrate 10, a cover VIA 60a is formed near the outer periphery of the cover pad 60 provided separately from the FBAR 20 (S40).

이때, 상기 커버 VIA(60a)는 공지의 PCB 펀칭 방식에 의해 형성된다.At this time, the cover VIA 60a is formed by a known PCB punching method.

상기 커버 패드(60)의 외곽 근처에 커버 VIA(60a)가 형성되고 나면, 이어서 상기 커버 VIA(60a)의 내면에 연결 보강재(70)를 충전한다(S42).After the cover VIA 60a is formed near the outer periphery of the cover pad 60, the connection stiffener 70 is charged to the inner surface of the cover VIA 60a (S42).

이때, 상기 연결 보강재(70)로는 구리(Cu), 금(Au), 은(Ag) 등으로 된 페이스트를 사용하는 것이 바람직하다.At this time, it is preferable to use a paste made of copper (Cu), gold (Au), silver (Ag) or the like as the connecting stiffener 70.

상기 연결 보강재(70)가 충전되고 나면, 다음으로 상기 커버 패드(60)의 상면 전체와 하면 전체에 각각 VIA 패드(50)와 연결 패드(50')를 형성한 다음(S44), 계속해서 상기 커버 패드(60)의 상면 전체에 형성된 VIA 패드(50)의 일부를 제거하 여 외부 회로장치의 신호라인 연결공간(C)을 확보하고, 상기 커버 패드(60)의 하면 전체에 형성된 연결 패드(50')의 일부를 제거하여 연결부(50a)와 실링부(50b)를 형성한다(S46).After the connection stiffener 70 is filled, a VIA pad 50 and a connection pad 50 'are formed on the entire upper surface and the entire lower surface of the cover pad 60 (S44) A part of the VIA pad 50 formed on the entire upper surface of the cover pad 60 is removed to secure the signal line connection space C of the external circuit device and the connection pad 50 'are removed to form a connection portion 50a and a sealing portion 50b (S46).

이때, 상기 VIA 패드(50)에 패터닝되는 외부 회로장치의 신호라인 연결공간(C)과 상기 연결부(50a) 및 실링부(50b)는 기존의 본딩 패드(24)를 패터닝하는 방식과 동일한 방식으로 패터닝된다.The signal line connection space C of the external circuit device patterned on the VIA pad 50 and the connection part 50a and the sealing part 50b may be formed in the same manner as the conventional method of patterning the bonding pads 24 Patterned.

상기와 같이 커버 패드(60)의 상면과 하면에 외부 회로장치의 신호라인 연결공간(C)과 상기 연결부(50a) 및 실링부(50b)가 패터닝되고 나면, 상기 커버 패드(60) 하면의 연결부(50a)와 실링부(50b)를 각각 기판(10) 위에 완성된 FBAR(20)의 본딩 패드(24)와 상기 FBAR(20)을 에워싸는 실링 패드(24')에 접착하여 상기 FBAR(20)의 상면을 완전히 커버함으로써 상기 FBAR(20) 패키징 처리가 완료된다(S48).After the signal line connection space C of the external circuit device and the connection portion 50a and the sealing portion 50b are patterned on the upper and lower surfaces of the cover pad 60 as described above, The FBAR 20 is bonded to the bonding pads 24 of the finished FBAR 20 and the sealing pads 24 'surrounding the FBAR 20 on the substrate 10 by bonding the sealing portions 50a and the sealing portions 50b, The FBAR 20 packaging process is completed (S48).

이때, 상기 본딩 패드(24)와 연결부(50a), 실링 패드(24')와 실링부(50b)를 접착하는 방법으로는 금(Au)-주석(Sn) 저온 용접(eutectic welding) 방법 혹은 금(Au)-금(Au) 용접 방법을 활용하는 것이 바람직하다.As a method of bonding the bonding pad 24 with the connecting portion 50a and the sealing pad 24 'with the sealing portion 50b, a gold (Au) -tin (eutectic) welding method or a gold (Au) -gold (Au) welding method is preferably utilized.

상술한 바와 같은 본 발명에 의하면, 외부 회로장치의 신호라인 연결공간을 확보하는 VIA 패드가 기판의 저면 혹은 종래의 캡 상면에 대응하는 커버 패드의 상면에 형성되므로, 종래에 비해 FBAR의 사이즈를 현저하게 소형화할 수 있다.According to the present invention as described above, since the VIA pad for securing the signal line connection space of the external circuit device is formed on the bottom surface of the substrate or the top surface of the cover pad corresponding to the upper surface of the conventional cap, .

이상에서 설명한 것은 본 발명에 따른 FBAR의 패키지 및 그 패키징 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.It is to be understood that the present invention is not limited to the above-described embodiment, and various modifications and changes may be made by those skilled in the art without departing from the spirit and scope of the present invention. It will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention.

Claims (11)

기판 위에 완성된 FBAR의 상면을 상기 FBAR를 에워싸도록 패터닝된 실링 패드에 접착된 캡이 완전히 커버하고, 상기 기판을 관통하여 상기 FBAR의 본딩 패드와 연결되고 상기 기판의 저면에 외부 회로장치의 신호라인 연결공간을 확보하는 VIA 패드를 포함하며, 상기 캡은 외벽과 내벽으로 구분되는 이중벽 구조를 가지며, 외벽과 내벽은 각각 상기 실링 패드와 상기 본딩 패드에 접착되는 것을 특징으로 하는 체적탄성파 공진기의 패키지.The upper surface of the completed FBAR on the substrate is completely covered with the cap adhered to the patterned sealing pad so as to surround the FBAR and connected to the bonding pads of the FBAR through the substrate and the signal of the external circuit device And a VIA pad for securing a line connection space, wherein the cap has a double wall structure divided into an outer wall and an inner wall, and the outer wall and the inner wall are bonded to the sealing pad and the bonding pad, respectively. . 삭제delete 제 1 항에 있어서, 상기 캡은 고저항 실리콘(HRS), 유리, 세라믹 중 어느 하나로 된 것을 특징으로 하는 체적탄성파 공진기의 패키지.The package of a bulk acoustic-wave resonator according to claim 1, wherein the cap is made of any one of high resistance silicon (HRS), glass, and ceramics. 제 1 항에 있어서, 상기 VIA 패드는 상기 기판의 저면에서부터 상기 FBAR의 본딩 패드의 저면까지 통하는 기판 VIA의 내면과 상기 기판의 저면에 형성되는 것을 특징으로 하는 체적탄성파 공진기의 패키지.The package of the bulk acoustic wave resonator according to claim 1, wherein the VIA pad is formed on the inner surface of the substrate VIA extending from the bottom surface of the substrate to the bottom surface of the bonding pad of the FBAR and the bottom surface of the substrate. 제 4 항에 있어서, 상기 기판 VIA의 내면에 대응하는 VIA 패드 부분에 저항 개선 및 기판 파손 방지용 보강재가 충전된 것을 특징으로 하는 체적탄성파 공진기의 패키지.The package of a bulk acoustic-wave resonator according to claim 4, wherein the VIA pad portion corresponding to the inner surface of the substrate VIA is filled with a reinforcement for resistance improvement and substrate breakage prevention. 기판 위에 완성된 FBAR를 에워싸는 실링 패드를 패터닝하는 단계와;Patterning a sealing pad surrounding the completed FBAR on the substrate; 기판 위에 완성된 FBAR를 에워싸는 실링 패드에 캡을 접착하여 상기 FBAR의 상면을 완전히 커버하는 단계;Attaching a cap to a sealing pad surrounding the completed FBAR on the substrate to completely cover the top surface of the FBAR; 상기 기판의 저면에서부터 상기 FBAR의 본딩 패드의 저면까지 통하는 기판 VIA를 형성하는 단계;Forming a substrate VIA through the bottom surface of the substrate to the bottom surface of the bonding pad of the FBAR; 상기 기판 VIA의 내면과 상기 기판의 저면 전체에 상기 FBAR의 본딩 패드와 연결되는 VIA 패드를 형성하는 단계;Forming a VIA pad connected to the bonding pad of the FBAR on the inner surface of the substrate VIA and the bottom surface of the substrate; 상기 기판의 저면 전체에 형성된 VIA 패드의 일부를 제거하여 외부 회로장치의 신호라인 연결공간을 확보하는 단계; 및Removing a portion of the VIA pad formed on the entire bottom surface of the substrate to secure a signal line connection space of an external circuit device; And 상기 기판 VIA의 내면에 대응하는 VIA 패드 부분에 보강재를 충전하는 단계;Filling a VIA pad portion corresponding to an inner surface of the substrate VIA with a stiffener; 로 이루어지는 것을 특징으로 하는 체적탄성파 공진기의 패키징 방법.Wherein the first and second elastic wave resonators are connected to each other. 삭제delete 상면의 VIA 패드가 외부 회로장치의 신호라인 연결공간을 확보하고 하면의 연결부와 실링부가 각각 기판 위에 완성된 FBAR의 본딩 패드와 상기 FBAR를 에워싸는 실링 패드에 연결되는 커버 패드에 의해 상기 FBAR의 상면이 완전히 커버되고, 상기 커버 패드의 상면 VIA 패드와 하면 연결부는 커버 패드의 외곽 근처를 관통하는 커버 VIA에 충전된 연결 보강재에 의해 서로 연결되는 것을 특징으로 하는 체적탄성파 공진기의 패키지.The VIA pad on the upper surface secures the signal line connection space of the external circuit device and the connecting portion and the sealing portion of the lower surface are respectively connected to the bonding pad of the FBAR and the sealing pad which surrounds the FBAR, And the connection portions of the VIA pad and the lower surface of the cover pad are connected to each other by a connection stiffener filled in a cover VIA passing through the vicinity of the outer periphery of the cover pad. 제 8 항에 있어서, 상기 커버 패드는 PCB, 폴리머, 세라믹 중 어느 하나로 된 것을 특징으로 하는 체적탄성파 공진기의 패키지.The package of a bulk acoustic-wave resonator according to claim 8, wherein the cover pad is made of one of a PCB, a polymer and a ceramic. 제 8 항에 있어서, 상기 커버 VIA에 충전된 연결 보강재는 구리(Cu), 금(Au), 은(Ag) 중 어느 하나로 된 페이스트인 것을 특징으로 하는 체적탄성파 공진기의 패키지.The package of the bulk acoustic wave resonator according to claim 8, wherein the connection stiffener filled in the cover VIA is a paste made of one of copper (Cu), gold (Au) and silver (Ag). 기판 위에 완성된 FBAR를 에워싸는 실링 패드를 패터닝하는 단계와;Patterning a sealing pad surrounding the completed FBAR on the substrate; 상기 커버 패드의 외곽 근처에 커버 VIA를 형성하는 단계;Forming a cover VIA near an outer periphery of the cover pad; 상기 커버 VIA의 내면에 연결 보강재를 충전하는 단계;Filling a connection stiffener on the inner surface of the cover VIA; 상기 커버 패드의 상면 전체와 하면 전체에 각각 VIA 패드와 연결 패드를 형성하는 단계;Forming a VIA pad and a connection pad on the entire upper surface and the entire lower surface of the cover pad, respectively; 상기 커버 패드의 상면 전체에 형성된 VIA 패드의 일부를 제거하여 외부 회로장치의 신호라인 연결공간을 확보하고, 상기 커버 패드의 하면 전체에 형성된 연결 패드의 일부를 제거하여 연결부와 실링부를 형성하는 단계; 및Removing a portion of the VIA pad formed on the entire upper surface of the cover pad to secure a signal line connection space of the external circuit device and removing a part of the connection pad formed on the entire lower surface of the cover pad to form a connection portion and a sealing portion; And 상기 커버 패드 하면의 연결부와 실링부를 각각 기판 위에 완성된 FBAR의 본딩 패드와 상기 FBAR를 에워싸는 실링 패드에 접착하여 상기 FBAR의 상면을 완전히 커버하는 단계A step of completely covering the upper surface of the FBAR by bonding the bonding portion of the bottom surface of the cover pad and the sealing portion to the bonding pad of the finished FBAR and the sealing pad surrounding the FBAR on the substrate, 로 이루어지는 것을 특징으로 하는 체적탄성파 공진기의 패키징 방법.Wherein the first and second elastic wave resonators are connected to each other.
KR1020050071904A 2005-08-05 2005-08-05 FBAR package and packaging method thereof KR100716231B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050071904A KR100716231B1 (en) 2005-08-05 2005-08-05 FBAR package and packaging method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050071904A KR100716231B1 (en) 2005-08-05 2005-08-05 FBAR package and packaging method thereof

Publications (2)

Publication Number Publication Date
KR20070016855A KR20070016855A (en) 2007-02-08
KR100716231B1 true KR100716231B1 (en) 2007-05-10

Family

ID=41635583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050071904A KR100716231B1 (en) 2005-08-05 2005-08-05 FBAR package and packaging method thereof

Country Status (1)

Country Link
KR (1) KR100716231B1 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100916182B1 (en) * 2007-11-28 2009-09-08 주식회사 엠에스솔루션 FBAR package and packaging method thereof
CN105590869A (en) 2014-10-24 2016-05-18 中芯国际集成电路制造(上海)有限公司 Semiconductor device and manufacturing method thereof
KR102588790B1 (en) 2016-02-04 2023-10-13 삼성전기주식회사 Acoustic wave filter device, package for manufacturing acoustic wave filter device
KR102609855B1 (en) 2016-02-17 2023-12-05 삼성전기주식회사 Acoustic wave filter device, package for manufacturing acoustic wave filter device and method for manufacturing acoustic wave filter device
KR102588795B1 (en) * 2016-02-18 2023-10-13 삼성전기주식회사 Acoustic resonator and manufacturing method thereof
KR102460754B1 (en) * 2016-03-17 2022-10-31 삼성전기주식회사 Element package and manufacturing method for the same
KR102460753B1 (en) 2016-03-17 2022-10-31 삼성전기주식회사 Element package and manufacturing method for the same
KR20180017939A (en) 2016-08-11 2018-02-21 삼성전기주식회사 Bulk acoustic wave filter device
JP7275638B2 (en) * 2019-02-22 2023-05-18 セイコーエプソン株式会社 Oscillators, electronic devices and moving bodies
CN112039455B (en) 2019-07-19 2023-09-29 中芯集成电路（宁波）有限公司上海分公司 Packaging method and packaging structure of bulk acoustic wave resonator
CN112532199A (en) * 2020-11-09 2021-03-19 武汉衍熙微器件有限公司 Method for manufacturing acoustic wave device and acoustic wave device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050073040A1 (en) * 2003-10-01 2005-04-07 Lee Joo Ho Wafer level package for micro device and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050073040A1 (en) * 2003-10-01 2005-04-07 Lee Joo Ho Wafer level package for micro device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20070016855A (en) 2007-02-08

Similar Documents

Publication Publication Date Title
KR100716231B1 (en) FBAR package and packaging method thereof
KR100916182B1 (en) FBAR package and packaging method thereof
JP7062866B2 (en) Acoustic resonator and its manufacturing method
US10243536B2 (en) Elastic wave device and manufacturing method thereof
CN103532516B (en) Body wave resonator and its manufacture method
KR101973423B1 (en) Acoustic resonator and manufacturing method thereof
JP4229122B2 (en) Piezoelectric electronic component, manufacturing method thereof, and communication device
JP4714214B2 (en) Surface acoustic wave device
KR101238360B1 (en) Resonator and the method thereof
EP1598933B1 (en) Air-gap type thin-film bulk acoustic resonator and fabrication method therefor
CN110581697B (en) Acoustic resonator package and method of manufacturing the same
KR20160086552A (en) Acoustic resonator and manufacturing method thereof
CN111092604B (en) Cavity structure of bulk acoustic wave resonator and manufacturing method
CN108988812B (en) Acoustic wave resonator and method for manufacturing acoustic wave resonator
KR20200007545A (en) Acoustic resonator package
JP2008060382A (en) Electronic component and its manufacturing method
CN111049490B (en) Bulk acoustic wave resonator with electrical isolation layer, method of manufacturing the same, filter, and electronic apparatus
CN111010109B (en) Encapsulation of MEMS device with release hole outside encapsulation space
JP2008301453A (en) Thin film piezoelectric resonator, and filter circuit using the same
CN111010135A (en) Bulk acoustic wave resonator, filter, and electronic device
US11677381B2 (en) Film bulk acoustic resonator structure and fabricating method
JP2004017171A (en) Electronic component and method of manufacturing the same
CN117097296B (en) Surface acoustic wave resonator device, method of manufacturing the same, and filter
KR102172636B1 (en) Bulk acoustic wave resonator
US7805820B2 (en) Method of producing a thin-film resonator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140425

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150424

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160502

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170426

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180424

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190423

Year of fee payment: 13