KR100714115B1 - Abrupt MIT device, circuit for removing high voltage noise adapting the same device, and electrical and electronic system comprising the same circuit - Google Patents

Abrupt MIT device, circuit for removing high voltage noise adapting the same device, and electrical and electronic system comprising the same circuit Download PDF

Info

Publication number
KR100714115B1
KR100714115B1 KR1020050124045A KR20050124045A KR100714115B1 KR 100714115 B1 KR100714115 B1 KR 100714115B1 KR 1020050124045 A KR1020050124045 A KR 1020050124045A KR 20050124045 A KR20050124045 A KR 20050124045A KR 100714115 B1 KR100714115 B1 KR 100714115B1
Authority
KR
South Korea
Prior art keywords
abrupt mit
thin film
abrupt
substrate
transition
Prior art date
Application number
KR1020050124045A
Other languages
Korean (ko)
Other versions
KR20070014928A (en
Inventor
김현탁
강광용
김봉준
이용욱
윤선진
채병규
김경옥
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to JP2008523781A priority Critical patent/JP5155860B2/en
Priority to EP06747323A priority patent/EP1911137A4/en
Priority to CN2006800363846A priority patent/CN101278454B/en
Priority to PCT/KR2006/001249 priority patent/WO2007013724A1/en
Publication of KR20070014928A publication Critical patent/KR20070014928A/en
Application granted granted Critical
Publication of KR100714115B1 publication Critical patent/KR100714115B1/en
Priority to US12/021,764 priority patent/US7489492B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/03—Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Thermistors And Varistors (AREA)

Abstract

전기전자시스템 특히, 고전압 개폐기 등과 같이 초고전압으로부터 보호하기 위해 초고전압 잡음을 바이패스 시키기 위한 소자 및 그 소자를 이용하여 초고전압 잡음을 바이패스 시키는 고전압 잡음 제거회로 및 그 회로를 포함한 전기전자시스템을 제공한다. 그 소자는 기판; 및 기판 상면 및 하면 각각에 형성된 제1 및 제2 급격한 MIT(Metal-Insulator Transition) 구조물;을 포함한다. 그 제거회로는 보호받고자 하는 전기전자시스템에 병렬연결되고, 적어도 2개의 급격한 MIT(Metal-Insulator Transition) 소자가 직렬연결된 급격한 MIT 소자열을 포함한다.Electrical and electronic system In particular, a device for bypassing the ultra-high voltage noise to protect from the ultra-high voltage, such as a high voltage switchgear, and a high-voltage noise canceling circuit for bypassing the ultra-high voltage noise using the device and an electrical and electronic system including the circuit to provide. The device comprises a substrate; And first and second abrupt MIT (Metal-Insulator Transition) structures formed on the upper and lower surfaces of the substrate, respectively. The elimination circuit includes a series of abrupt MIT devices connected in parallel to the electrical and electronic systems to be protected and at least two abrupt MIT (Metal-Insulator Transition) devices connected in series.

금속-절연체 전이, 급격한 MIT 소자, 개폐기, 고전압 잡음 Metal-Isolator Transition, Sudden MIT Devices, Switchgear, High Voltage Noise

Description

급격한 ＭＩＴ 소자, 그 소자를 이용한 고전압 잡음 제거회로 및 그 제거회로를 포함한 전기전자시스템{Abrupt MIT device, circuit for removing high voltage noise adapting the same device, and electrical and electronic system comprising the same circuit}Abrupt MIT device, circuit for removing high voltage noise adapting the same device, and electrical and electronic system comprising the same circuit

도 1은 본 발명에 적용되는 적층형 급격한 MIT 소자에 대한 단면도이다. 1 is a cross-sectional view of a stacked abrupt MIT device applied to the present invention.

도 2a는 본 발명에 적용되는 평면형 급격한 MIT 소자에 대한 단면도이다.2A is a cross-sectional view of a planar abrupt MIT device applied to the present invention.

도 2b는 도 2a에서 설명한 평면형 급격한 MIT 소자에 대한 평면도이다.FIG. 2B is a plan view of the planar abrupt MIT device described with reference to FIG. 2A.

도 3은 본 발명의 제1 실시예에 따른 양면 적층형 급격한 MIT 소자에 대한 단면도이다.3 is a cross-sectional view of a double-sided stacked abrupt MIT device according to a first embodiment of the present invention.

도 4는 본 발명의 제2 실시예에 따른 양면 평면형 급격한 MIT 소자에 대한 단면도이다.4 is a cross-sectional view of a double-sided planar abrupt MIT device according to a second embodiment of the present invention.

도 5는 본 발명의 제3 실시예에 따른 다수의 평면형 급격한 MIT 박막 구조물을 포함한 일면 급격한 MIT 소자에 대한 단면도이다.5 is a cross-sectional view of one surface abrupt MIT device including a plurality of planar abrupt MIT thin film structures according to a third embodiment of the present invention.

도 6은 본 발명의 제4 실시예에 따른 다수의 평면형 급격한 MIT 박막 구조물을 포함한 양면 급격한 MIT 소자에 대한 단면도이다.6 is a cross-sectional view of a double-sided abrupt MIT device including a plurality of planar abrupt MIT thin film structures according to a fourth embodiment of the present invention.

도 7은 본 발명의 제5 실시예에 따른 급격한 MIT 소자열을 구비한 고전압 잡음 제거회로를 포함한 회로도이다.7 is a circuit diagram including a high voltage noise cancellation circuit having a sudden MIT device string according to a fifth embodiment of the present invention.

도 8은 본 발명의 제6 실시예에 따른 급격한 MIT 소자열에 병렬연결된 적어도 하나의 다른 급격한 MIT 소자열을 구비한 고전압 잡음 제거회로를 포함한 회로도이다.8 is a circuit diagram including a high voltage noise cancellation circuit having at least one other abrupt MIT element string connected in parallel to a abrupt MIT element string according to the sixth embodiment of the present invention.

도 9는 본 발명의 제7 실시예에 따른 급격한 MIT 소자열을 구비한 고전압 잡음 제거회로를 포함한 회로도이다.9 is a circuit diagram including a high voltage noise canceling circuit having a sudden MIT device string according to a seventh embodiment of the present invention.

도 10a ~ 10e는 본 발명의 실험예에 따른 급격한 MIT 소자들 각각의 한계전압 및 그 소자들의 직렬연결에 의한 전체 한계전압을 보여주는 그래프들이다. 10A to 10E are graphs showing limit voltages of abrupt MIT devices according to an experimental example of the present invention and total limit voltages by series connection of the devices.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100,1000,2000:기판..............200,200a,200b,1200,2200a,2200b:버퍼100,1000,2000: Substrate ............... 200,200a, 200b, 1200,2200a, 2200b: Buffer

400,400a,400b,400c,400d,400e,1400,2400,2400a:전극박막400,400a, 400b, 400c, 400d, 400e, 1400,2400,2400a: Electrode thin film

410,410a,430,430a,450,450a,1410,2410,2410a:제1 전극박막410,410a, 430,430a, 450,450a, 1410,2410,2410a: First electrode thin film

420,420a,440,440a,460,460a,1420,2420,2420a:제2 전극박막420,420a, 440,440a, 460,460a, 1420,2420,2420a: Second electrode thin film

300,300a,300b,300c,300d,300e,1300,2300,2300a:급격한 MIT 전이 박막300,300a, 300b, 300c, 300d, 300e, 1300,2300,2300a: Rapid MIT Transition Thin Film

500,600:제1 급격한 MIT 구조물....500a,600a:제2 급격한 MIT 구조물500,600: First abrupt MIT structure .... 500a, 600a: Second abrupt MIT structure

1500,2500,2500a:직렬 컨택라인....2600,2650:병렬 컨택라인1500, 2500, 2500a: Serial contact line ... 2600, 2650: Parallel contact line

1600:급격한 MIT 소자열...........2700:제1 급격한 MIT 소자열1600: Rapid MIT device sequence 2700: First abrupt MIT device sequence

2700a:제2 급격한 MIT 소자열......3000,4000,5000:고전압 잡음 제거회로2700a: Second abrupt MIT device sequence ... 3000,4000,5000: High voltage noise canceling circuit

MIT1~MITn,MIT11~MITnn:급격한 MIT 소자MIT1 to MITn, MIT11 to MITnn: Rapid MIT devices

MIT 열, 제1 MIT열 ~ 제n MIT열:급격한 MIT 소자열MIT column, first MIT to control MIT column: abrupt MIT element string

R1~Rn:보호 저항..................ZL:전기전자시스템 또는 등가 임피던스R1 to Rn: Protection resistance ..... Z L : Electric and electronic system or equivalent impedance

L1:전원라인 또는 고전압 전선L1: Power Line or High Voltage Wire

본 발명은 전자소자 및 전기전자시스템 보호회로에 관한 것으로, 특히 급격한 금속-절연체 전이(Metal-Insulator Transition : MIT) 소자 및 그 소자를 이용하여 신호라인이나 전원라인을 통해 전기전자시스템으로 인가되는 고전압 잡음을 제거하는 고전압 잡음 제거회로 및 그 회로를 포함한 전기전자시스템에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic device and an electronic system protection circuit. In particular, a high-voltage metal-insulator transition (MIT) device and a high voltage applied to an electronic device through a signal line or a power line using the device A high voltage noise canceling circuit for removing noise and an electrical and electronic system including the circuit are provided.

전기전자부품에 영향을 주는 잡음성분은 전기전자시스템에 전원을 공급하는 전원라인(Power Line) 및 전기전자시스템에 대하여 전기적 신호가 입출력되는 신호라인(Signal Line)을 통하여 유입된다. 따라서 전기전자시스템 보호회로는 상기 전원라인과 내부 전자부품 사이 또는 상기 신호라인과 내부 전자부품 사이에 설치된다. 상기 전기전자시스템 보호회로는 전자부품을 포함하는 거의 모든 전자제품에 필수적으로 요구된다고 할 수 있을 만큼 중요하다.The noise component affecting the electrical and electronic components is introduced through a power line for supplying power to the electrical and electronic system, and a signal line through which an electrical signal is input and output to the electrical and electronic system. Therefore, an electrical and electronic system protection circuit is installed between the power line and the internal electronic component or between the signal line and the internal electronic component. The electrical and electronic system protection circuit is important enough to be required for almost all electronic products including electronic components.

한편, 전기전자부품의 하나로서, 변전소에서 사용하는 800KV의 SF6 가스 절연 개폐기(Gas Insulating Switch gear: GIS)는 송전선의 일정 부분 또는 송전선 끝 부분에 있는 어떤 전기전자시스템에서 누전이 생기거나, 갑자기 예기치 못한 상 황으로 인해 과전류가 흐를 때 송전을 차단하는 역할을 하는 고전압 스위치이다. 여기서 SF6 가스는 공기보다 유전율이 2배 이상인 절연 가스이다. On the other hand, as one of the electronic components, SF 6 gas insulated switchgear of 800KV used in substations (Gas Insulating Switch gear: GIS) is a short circuit, animations, or in any electronic system on a portion or the transmission line end of the transmission line, and suddenly It is a high voltage switch that cuts off the power when over current flows due to an unexpected situation. The SF 6 gas is an insulating gas having a dielectric constant more than twice that of air.

그러나, 예기치 못한 사건이 일어나서 스위치가 열리거나 닫힐 때에 송전전압보다 큰 스파이크 전류가 흐를 수 있고, 이때 절연용 가스 혹은 경화성 합성수지가 파괴되며 개폐기의 온도가 올라가서 개폐기가 폭발하는 경우가 발생한다. 또한, 변전소가 번개를 맞으면 고전압용 전선 및 차단용 개폐기의 고장이 일어날 수 있다. 이런 일이 발생하면 송전을 일시 중단해야 하므로 경제적 손실이 매우 크다. 그래서 절연파괴 감시 시스템을 만들어 고전압 개폐기를 감시하고 있다. However, when an unexpected event occurs and a switch is opened or closed, a spike current larger than the power transmission voltage may flow, and at this time, the insulating gas or the curable synthetic resin is destroyed, and the temperature of the switch rises, causing the switch to explode. In addition, when the substation is hit by lightning, a breakdown of the high voltage wire and the breaker may occur. If this happens, the power loss must be suspended, resulting in significant economic losses. Thus, a breakdown monitoring system has been created to monitor high voltage switchgear.

이와 같이 절연파괴 현상은 정격전압 이상의 고전압 잡음신호, 특히 초고압 잡음신호가 인가되는 순간, 절연물질 내의 불순물을 통해 전류가 편중됨으로써, 균일한 전류의 흐름이 방해되고 온도상승에 의해 절연물질이 파괴되기 때문이다. 따라서, 절연파괴 현상을 방지하려면 정격전압 이상의 초고전압 잡음신호를 바이패스(bypass) 시켜서 흐르게 해야 한다. As described above, the dielectric breakdown phenomenon causes current to be biased through impurities in the insulating material at the moment when a high voltage noise signal of more than the rated voltage, especially an ultra high voltage noise signal, is applied, thereby preventing uniform current flow and destroying the insulating material by the temperature rise. Because. Therefore, in order to prevent breakdown, ultra high voltage noise signals above the rated voltage must be bypassed to flow.

일반적으로 고전압 잡음은 반도체 저항소자인 바리스터(Varistor)에 의해 제거되는 것으로 알려져 있는데, 초고전압 잡음을 바이패스 시키기 위해 산화아연(ZnO)으로 제조된 초고전압용 세라믹 바리스터가 활용되고 있다. 그러나, 세라믹 바리스터는 큰 내부저항을 가지므로 어느 정도 작게 만들 수는 있지만 그 한계가 있다. 또한, 내부저항 때문에 잡음신호를 완벽히 제거하는 것이 아니라 내부저항의 크기에 따라, 잡음의 크기를 상대적으로 줄여주는 역할만을 한다. 그래도 아직까지 는 이것을 대치하는 그 어떤 것도 제시된 바가 없다. In general, high voltage noise is known to be removed by a varistor, which is a semiconductor resistor, and ultra high voltage ceramic varistors made of zinc oxide (ZnO) are used to bypass ultra high voltage noise. However, since ceramic varistors have a large internal resistance, they can be made somewhat small, but there are limitations. In addition, due to the internal resistance, it does not completely remove the noise signal, but only serves to relatively reduce the size of the noise according to the size of the internal resistance. Yet nothing has been proposed to replace this.

한편, 상기 세라믹 바리스터와 유사한 세라믹 바리스터를 이용하여 서지 전압을 잡는 서지 어레스터(Serge Arrester)에 관한 선행 특허들은 미국특허 제5,912,611호, 제6,594,133호 등이 있다. 그러나, 그러한 서지 어레스터는 아직 800KV 이상의 초고전압용은 개발되지 않았다.Meanwhile, prior patents related to a surge arrester using a ceramic varistor similar to the ceramic varistor to catch a surge voltage include US Patent Nos. 5,912,611 and 6,594,133. However, such surge arresters have not yet been developed for very high voltages of more than 800 KV.

따라서, 본 발명이 이루고자 하는 기술적 과제는 전기전자시스템 특히, 고전압 개폐기 등과 같이 초고전압으로부터 보호하기 위해 초고전압 잡음을 바이패스 시키기 위한 소자 및 그 소자를 이용하여 초고전압 잡음을 바이패스 시키는 고전압 잡음 제거회로 및 그 회로를 포함한 전기전자시스템을 제공하는 데 있다. Accordingly, the technical problem to be achieved by the present invention is to eliminate the high voltage noise to bypass the ultra high voltage noise by using the device and the device for bypassing the ultra high voltage noise to protect from the ultra high voltage, such as electrical and electronic systems, in particular high voltage switchgear. The present invention provides a circuit and an electrical and electronic system including the circuit.

상기 기술적 과제를 달성하기 위하여, 본 발명은 기판; 및 상기 기판 상면 및 하면 각각에 형성된 제1 및 제2 급격한 MIT(Metal-Insulator Transition) 구조물;을 포함하는 급격한 MIT 소자를 제공한다.In order to achieve the above technical problem, the present invention is a substrate; And first and second abrupt MIT (metal-insulator transition) structures formed on the upper and lower surfaces of the substrate, respectively.

본 발명의 실시예에 의하면, 상기 급격한 MIT 구조물은 소정의 한계전압 미만에서는 절연체의 성질을 나타내고, 상기 한계전압 이상에서는 금속의 성질을 나타낸다. 또한, 상기 급격한 MIT 구조물은 급격한 금속-절연체 전이 박막 및 상기 전이 박막에 컨택하는 적어도 2 개의 전극박막을 포함하여 형성된다.  According to an embodiment of the present invention, the abrupt MIT structure exhibits the properties of an insulator below a predetermined threshold voltage and exhibits the properties of a metal above the threshold voltage. In addition, the abrupt MIT structure includes a abrupt metal-insulator transition thin film and at least two electrode thin films contacting the transition thin film.

상기 급격한 금속-절연체 전이 박막은 산소, 탄소, 반도체 원소(III-V족, II-VI족), 전이금속원소, 희토류원소, 란탄계 원소들을 포함하는 저 농도의 정공이 첨가된 무기물 화합물 반도체 및 절연체, 저 농도의 정공이 첨가된 유기물 반도체 및 절연체, 저 농도의 정공이 첨가된 반도체, 및 저 농도의 정공이 첨가된 산화물 반도체 및 절연체 중에서 적어도 하나를 포함하여 형성할 수 있다. 또한, 상기 전극박막은 W, Mo, W/Au, Mo/Au, Cr/Au, Ti/W, Ti/Al/N, Ni/Cr, Al/Au, Pt, Cr/Mo/Au, YBa2Cu3O7-d, Ni/Au, Ni/Mo, Ni/Mo/Au, Ni/Mo/Ag, Ni/Mo/Al, Ni/W, Ni/W/Au, Ni/W/Ag 및 Ni/W/Al 중에서 적어도 하나의 물질을 포함하여 형성할 수 있다.The abrupt metal-insulator transition thin film is an inorganic compound semiconductor to which a low concentration of holes including oxygen, carbon, semiconductor elements (Groups III-V, II-VI), transition metal elements, rare earth elements, and lanthanum-based elements is added; At least one of an insulator, an organic semiconductor and an insulator to which holes of low concentration are added, a semiconductor to which holes of low concentration are added, and an oxide semiconductor and an insulator to which holes of low concentration are added may be formed. In addition, the electrode thin film is W, Mo, W / Au, Mo / Au, Cr / Au, Ti / W, Ti / Al / N, Ni / Cr, Al / Au, Pt, Cr / Mo / Au, YBa 2 Cu 3 O 7-d , Ni / Au, Ni / Mo, Ni / Mo / Au, Ni / Mo / Ag, Ni / Mo / Al, Ni / W, Ni / W / Au, Ni / W / Ag and Ni It may be formed by including at least one material from / W / Al.

본 발명은 또한 상기 기술적 과제를 달성하기 위하여, 보호받고자 하는 전기전자시스템에 병렬연결되고, 적어도 2개의 급격한 MIT(Metal-Insulator Transition) 소자가 직렬연결된 급격한 MIT 소자열을 포함하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로를 제공한다.In order to achieve the above technical problem, the present invention also uses an abrupt MIT device connected in parallel to an electrical and electronic system to be protected and including an abrupt MIT device sequence in which at least two abrupt MIT (Metal-Insulator Transition) devices are connected in series. Provides a high voltage noise cancellation circuit.

본 발명의 실시예에 의하면, 상기 전기전자시스템은 고전압을 차단하기 위한 고전압 개폐기일 수 있다. 상기 급격한 MIT 소자열은 상기 직렬연결된 급격한 MIT 소자들 각각의 한계전압의 합에 해당하는 정도의 전체 한계전압을 가지며, 상기 전체 한계전압 이상의 전압이 인가될 때, 상기 급격한 MIT 소자들 각각이 동시에 급격한 금속-절연체 전이를 일으키게 된다. 한편, 상기 고전압 잡음 제거회로는 전류를 분산시키기 위해서, 상기 급격한 MIT 소자열에 병렬연결된 적어도 하나의 다른 급격한 MIT 소자열을 더 포함할 수 있다. According to an embodiment of the present invention, the electrical and electronic system may be a high voltage switchgear for cutting off a high voltage. The abrupt MIT device string has a total limit voltage corresponding to the sum of the limit voltages of each of the abrupt MIT devices connected in series, and when a voltage equal to or greater than the total limit voltage is applied, each of the abrupt MIT devices is abruptly abruptly applied. Metal-insulator transition. The high voltage noise canceling circuit may further include at least one other abrupt MIT device string connected in parallel to the abrupt MIT device string in order to distribute current.

더 나아가, 본 발명은 상기 기술적 과제를 달성하기 위하여, 보호받고자 하 는 전기전자시스템에 병렬연결되고, 기판 및 적어도 2개의 급격한 MIT(Metal-Insulator Transition) 구조물이 직렬연결된 급격한 MIT 소자열을 포함하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로를 제공한다.Furthermore, in order to achieve the above technical problem, the present invention includes an abrupt MIT device array connected in parallel to an electrical and electronic system to be protected and having a substrate and at least two abrupt MIT structures in series. It provides high voltage noise cancellation circuit using abrupt MIT device.

본 발명의 실시예에 따르면, 상기 급격한 MIT 소자열은 상기 기판 상면에 형성된 적어도 2개의 급격한 MIT(Metal-Insulator Transition) 구조물이 직렬연결된 제1 급격한 MIT(Metal-Insulator Transition) 소자열; 및 상기 기판 하면에 형성된 적어도 2개의 급격한 MIT(Metal-Insulator Transition) 구조물이 직렬연결된 제2 급격한 MIT(Metal-Insulator Transition) 소자열;을 포함할 수 있다. 또한, 상기 제1 및 제2 급격한 MIT 소자열은 상기 기판을 관통하는 병렬 컨택라인을 통해 병렬연결될 수 있다.According to an embodiment of the present invention, the abrupt MIT device sequence may include: a first abrupt MIT (Metal-Insulator Transition) device sequence in which at least two abrupt MIT (Metal-Insulator Transition) structures formed on an upper surface of the substrate are connected; And a second abrupt MIT element array having at least two abrupt MIT structures formed on the bottom surface of the substrate connected in series. In addition, the first and second abrupt MIT device lines may be connected in parallel through parallel contact lines passing through the substrate.

한편, 본 발명은 상기 기술적 과제를 달성하기 위하여, 보호받고자 하는 전기전자시스템; 및 상기 전기전자시스템에 병렬연결되고 적어도 2개의 급격한 MIT(Metal-Insulator Transition) 소자가 직렬연결된 급격한 MIT 소자열을 구비한 고전압 잡음 제거회로;를 포함하는 전기전자시스템을 제공한다.On the other hand, the present invention, in order to achieve the above technical problem, the electrical and electronic system to be protected; And a high voltage noise canceling circuit having an abrupt MIT device string connected in parallel to the electric and electronic system and having at least two abrupt MIT (Metal-Insulator Transition) devices connected in series.

본 발명의 실시예에 의하면, 상기 고전압 잡은 제거회로는 급격한 MIT 소자열에 병렬연결된 다른 급격한 MIT 소자열을 더 포함할 수 있다.According to the exemplary embodiment of the present invention, the high voltage catch elimination circuit may further include another abrupt MIT element string connected in parallel to the abrupt MIT element string.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 이하의 설명에서 어떤 구성 요소가 다른 구성 요소의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 두께나 크기는 설명의 편의 및 명확성을 위하여 생략되거나 과장되었고, 도면상에서 동일 참조부호는 동일한 구성 요소를 지칭한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, when a component is described as being on top of another component, it may be directly on top of another component, and a third component may be interposed therebetween. In addition, the thickness or size of each component in the drawings are omitted or exaggerated for convenience and clarity of description, the same reference numerals in the drawings refer to the same components.

본 발명에서는 인가되는 신호의 전압준위에 따라 전기적 특성이 급격하게 변하는 새로운 물질 및 그 물질을 이용하여 고전압 잡음을 제거하는 고전압 잡음 방지회로를 제안한다. 상기 새로운 물질을 여기서는 급격한 금속-절연체 전이(Metal-Insulator Transition:MIT) 소자라 한다.The present invention proposes a new material whose electrical characteristics rapidly change according to the voltage level of an applied signal, and a high voltage noise prevention circuit that removes high voltage noise by using the material. The new material is referred to herein as an abrupt Metal-Insulator Transition (MIT) device.

≪급격한 MIT 소자≫`` Rapid MIT device ''

본 발명에 적용되는 급격한 MIT 소자는, 급격한 금속- 절연체 전이 박막(이하, '전이 박막'이라 한다), 상기 전이 박막에 컨택하는 제1 전극박막 및 제2 전극박막을 포함하고, 상기 전이 박막, 제1 전극박막 및 제2 전극박막의 위치에 따라 적층형(또는 수직형) 구조와 평면형 구조를 가질 수 있다. The abrupt MIT device applied to the present invention includes a abrupt metal-insulator transition thin film (hereinafter referred to as a 'transition thin film'), a first electrode thin film and a second electrode thin film contacting the transition thin film, wherein the transition thin film, Depending on the position of the first electrode thin film and the second electrode thin film may have a laminated (or vertical) structure and a planar structure.

도 1은 본 발명에 적용되는 적층형 구조를 가지는 급격한 MIT 소자의 수직 단면도이다. 1 is a vertical cross-sectional view of an abrupt MIT device having a stacked structure applied to the present invention.

도 1을 참조하면, 적층형 구조를 가지는 급격한 MIT 소자는, 기판(100), 기판(100) 상에 형성된 버퍼층(200) 및 버퍼층(200) 상부에 형성된 제1 전극박막(410), 전이 박막(300) 및 제2 전극박막(420)을 포함한다.Referring to FIG. 1, an abrupt MIT device having a stacked structure includes a substrate 100, a buffer layer 200 formed on the substrate 100, a first electrode thin film 410 formed on the buffer layer 200, and a transition thin film ( 300 and the second electrode thin film 420.

버퍼층(200)은 기판(100)과 제1 전극박막(410) 사이에 격자 부정합을 완화시키는 역할을 수행한다. 기판(100)과 제1 전극박막(410) 사이에 격자 부정합이 매우 작을 때는, 버퍼층(200) 없이 제1 전극박막(410)을 기판 위에 형성할 수 있다. 이 러한 버퍼층(200)은 SiO2 또는 Si3N4막을 포함하여 형성할 수 있다.The buffer layer 200 serves to mitigate lattice mismatch between the substrate 100 and the first electrode thin film 410. When the lattice mismatch between the substrate 100 and the first electrode thin film 410 is very small, the first electrode thin film 410 may be formed on the substrate without the buffer layer 200. Such a buffer layer 200 may be formed by including a SiO 2 or Si 3 N 4 film.

한편, 상기 제1 및 제2 전극박막(400)은, W, Mo, W/Au, Mo/Au, Cr/Au, Ti/W, Ti/Al/N, Ni/Cr, Al/Au, Pt, Cr/Mo/Au, YBa2Cu3O7 -d 및 Ni/Mo/Au 중에서 적어도 하나의 물질을 포함하여 형성한다. 상기 기판(100)의 경우, Si, SiO2, GaAs, Al2O3, 플라스틱, 유리, V2O5, PrBa2Cu3O7, YBa2Cu3O7, MgO, SrTiO3, Nb가 도핑된 SrTiO3, 및 절연 박막 위의 실리콘(SOI) 중에서 적어도 하나의 물질을 포함하여 형성한다.On the other hand, the first and second electrode thin film 400, W, Mo, W / Au, Mo / Au, Cr / Au, Ti / W, Ti / Al / N, Ni / Cr, Al / Au, Pt At least one of Cr / Mo / Au, YBa 2 Cu 3 O 7 -d and Ni / Mo / Au. In the case of the substrate 100, Si, SiO 2 , GaAs, Al 2 O 3 , plastic, glass, V 2 O 5 , PrBa 2 Cu 3 O 7 , YBa 2 Cu 3 O 7 , MgO, SrTiO 3 , Nb At least one material of doped SrTiO 3 and silicon (SOI) on the insulating thin film is formed.

도 2a는 본 발명에 적용되는 평면형 구조를 가지는 급격한 MIT소자의 수직 단면도이다. 2A is a vertical cross-sectional view of an abrupt MIT device having a planar structure according to the present invention.

도 2a를 참조하면, 평면형 구조를 가지는 급격한 MIT소자는, 기판(100), 기판(100) 상에 형성된 버퍼층(200), 버퍼층(200) 상면 일부에 형성된 전이 박막(300a) 및 버퍼층(200)의 상부로 전이 박막(300a)의 측면과 상면으로 서로 대향하면서 형성된 제1 전극박막(410a) 및 제2 전극박막(420a)을 포함한다. 즉, 제1 전극박막(410a)과 제2 전극박막(420a)은 전이 박막(300a)을 사이에 두고 서로 분리되어 있다.Referring to FIG. 2A, the abrupt MIT device having a planar structure includes a substrate 100, a buffer layer 200 formed on the substrate 100, a transition thin film 300a and a buffer layer 200 formed on a portion of an upper surface of the buffer layer 200. The first electrode thin film 410a and the second electrode thin film 420a formed to face each other on the side and the upper surface of the transition thin film 300a to the upper portion of the upper surface of the transition thin film 300a. That is, the first electrode thin film 410a and the second electrode thin film 420a are separated from each other with the transition thin film 300a interposed therebetween.

버퍼층(200)은 전이 박막(300a)과 기판(100) 사이에 격자 부정합을 완화시켜준다. 기판(100)과 전이 박막(300a) 사이에 격자 부정합이 매우 작을 때는, 버퍼층(200) 없이 전이 박막(300a)을 기판(100) 상에 형성할 수 있다. The buffer layer 200 mitigates lattice mismatch between the transition thin film 300a and the substrate 100. When the lattice mismatch between the substrate 100 and the transition thin film 300a is very small, the transition thin film 300a may be formed on the substrate 100 without the buffer layer 200.

버퍼층(200), 제1 및 제2 전극박막(400a) 및 기판(100)이 도 1의 설명에서 전술한 재질들로 형성될 수 있음은 물론이다.The buffer layer 200, the first and second electrode thin films 400a, and the substrate 100 may be formed of the materials described above with reference to FIG. 1.

전이 박막(300,300a)은 소정의 전압에서 급격하게 전기 전도도가 변하는데, 이러한 전기 전도도의 변화는 급격한 금속-절연체 전이에 기인한다. 한편, 전이 박막(300,300a)은 급격한 금속-절연체 전이가 발생하더라도 물질적 구조가 변하지 않는 특성을 갖는다. The transition thin films 300 and 300a suddenly change their electrical conductivity at a given voltage, and this change in electrical conductivity is due to the rapid metal-insulator transition. On the other hand, the transition thin films 300 and 300a have a property that the physical structure does not change even when a sudden metal-insulator transition occurs.

그러한 전이 박막(300,300a)은 절연체에 저 농도의 정공(Hole)을 적절히 첨가함으로써, 구현할 수 있다. 절연체에 저농도의 정공 첨가에 의해 일어나는 급격한 금속-절연체 전이 현상에 대한 메카니즘은 본 발명의 발명자들의 논문 New J. Physics 6 (2004) 52 및 http//xxx.lanl.gov/abs/con-mat/0411328 과 Appl. Phys. Lett. 86 (2005) 242101 그리고 발명자들의 특허 US6,624,463에 개시되어 있다. Such transition thin films 300 and 300a can be implemented by appropriately adding low concentration holes to the insulator. The mechanisms for the abrupt metal-insulator transition phenomena caused by the addition of low concentrations of holes to the insulator are described in the papers of the inventors of the present invention. 0411328 and Appl. Phys. Lett. 86 (2005) 242101 and the inventors' patents US Pat. No. 6,624,463.

상술한 급격한 MIT 소자용 급격한 금속-절연체 전이를 일으키는 전이 박막(300,300a)은, 산소, 탄소, 반도체 원소(Ⅲ~Ⅴ족 및 Ⅱ~Ⅳ족), 전이금속원소, 희토류원소, 란탄계 원소들 중 적어도 하나를 포함하는 저 농도의 정공이 첨가된 p형 무기물 반도체 및 절연체, 저 농도의 정공이 첨가된 p형 유기물 반도체 및 절연체, 저 농도의 정공이 첨가된 p형 반도체, 및 저 농도의 정공이 첨가된 p형 산화물 반도체 및 절연체 중 적어도 하나를 포함하여 형성될 수 있다. 또한, 급격한 MIT 소자용 급격한 금속-절연체 전이를 일으키는 전이 박막(300,300a)은 n형이면서 매우 큰 저항을 갖는 반도체 및 절연체를 포함하여 형성될 수도 있다.The transition thin films 300 and 300a, which cause abrupt metal-insulator transitions for the abrupt MIT devices described above, include oxygen, carbon, semiconductor elements (Groups III-V and II-IV), transition metal elements, rare earth elements, and lanthanide-based elements. P-type inorganic semiconductor and insulator with low concentration of holes, at least one of which is added, p-type organic semiconductor and insulator with low concentration of holes, p-type semiconductor with low concentration of holes, and low concentration of holes At least one of the added p-type oxide semiconductor and the insulator can be formed. In addition, the transition thin films 300 and 300a which cause abrupt metal-insulator transitions for MIT devices may be formed including semiconductors and insulators that are n-type and have very large resistances.

이하, 상기 급격한 MIT 소자의 전기적 특성이 절연체로부터 금속성의 물질로 급격하게 전기적 특성이 변화되는 전압을 '한계전압'이라고 정의한다. 한계전압은 급격한 MIT 소자를 구성하는 구성요소들의 재질이나 구조에 따라 달라질 수 있다.Hereinafter, the voltage at which the electrical characteristics of the abrupt MIT device suddenly changes from the insulator to the metallic material is defined as 'limit voltage'. The limit voltage may vary depending on the material or structure of the components constituting the abrupt MIT device.

도 2b는 도 2a에서 설명한 평면형 급격한 MIT 소자에 대한 평면도이다. 도 2b를 참조하면, 급격한 MIT 소자의 버퍼층(200), 전이 박막(300a) 및 제1 및 제2 전극박막(410a,420a)이 도시되어 있다. 급격한 MIT 소자의 한계전압은 소자의 구성요소의 구조에 따라 달라질 수 있다. 예를 들면, 두 전극박막(410a,420a)의 거리(d)의 변화나 전극박막의 폭(w)의 변화를 줌으로써, 한계전압을 변화시킬 수 있다.FIG. 2B is a plan view of the planar abrupt MIT device described with reference to FIG. 2A. Referring to FIG. 2B, the abrupt MIT device buffer layer 200, the transition thin film 300a, and the first and second electrode thin films 410a and 420a are illustrated. The abrupt threshold voltage of an MIT device may vary depending on the structure of the device's components. For example, the threshold voltage can be changed by changing the distance d of the two electrode thin films 410a and 420a and the width w of the electrode thin film.

<제1 실시예><First Embodiment>

도 3은 급격한 MIT 소자에 대한 제1 실시예에 따른 양면 적층형 급격한 MIT 소자에 대한 단면도이다. 3 is a cross-sectional view of a double-sided stacked abrupt MIT device according to the first embodiment of the abrupt MIT device.

도 3을 참조하면, 급격한 MIT 소자는 기판(100), 기판(100)의 상하부로 형성된 버퍼층(200a,200b), 상부 버퍼층(200a)에 형성된 제1 급격한 MIT 구조물(500) 및 하부 버퍼층(200b)에 형성된 제2 급격한 MIT 구조물(500a)을 포함한다. 제1 급격한 MIT 구조물(500)은 상부 버퍼층(200a) 상부로 형성된 제1 전극박막(430), 전이 박막(300b) 및 제2 전극박막(440)을 포함하고, 제2 급격한 MIT 구조물(500a)은 하부 버퍼층(200b) 하부로 형성된 제1 전극박막(430a), 전이 박막(300c) 및 제2 전극박막(440a)을 포함한다. Referring to FIG. 3, the abrupt MIT device includes a substrate 100, buffer layers 200a and 200b formed on upper and lower portions of the substrate 100, a first abrupt MIT structure 500 and a lower buffer layer 200b formed on the upper buffer layer 200a. ) Includes a second abrupt MIT structure 500a. The first abrupt MIT structure 500 includes a first electrode thin film 430, a transition thin film 300b, and a second electrode thin film 440 formed on the upper buffer layer 200a, and the second abrupt MIT structure 500a. The first electrode thin film 430a, the transition thin film 300c, and the second electrode thin film 440a are formed under the lower buffer layer 200b.

기판(100), 전극박막들(400b,400c) 및 전이 박막들(300b,300c)이 도 1에서 설명한 재질들로 형성될 수 있음은 물론이다. 또한, 기판과 제1 전극박막들(430,430a) 사이에 격자 부정합이 작은 경우에 버퍼층들(200a,200b)이 생략될 수도 있다.The substrate 100, the electrode thin films 400b and 400c and the transition thin films 300b and 300c may be formed of the materials described with reference to FIG. 1. In addition, the buffer layers 200a and 200b may be omitted when the lattice mismatch between the substrate and the first electrode thin films 430 and 430a is small.

본 실시예는 하나의 기판(100)의 상하면으로 제1 및 제2 급격한 MIT 구조물 (500,500a)을 형성함으로써, 두 개의 급격한 MIT 소자를 형성할 수 있는 장점을 가진다. 한편, 기판(100)에 적절한 도전성 컨택라인을 형성함으로써, 상하면의 급격한 MIT 소자의 병렬 및 직렬연결을 구성할 수도 있다. 그에 대한 설명은 도 5 이하에서 자세히 설명한다.The present embodiment has the advantage of forming two abrupt MIT devices by forming the first and second abrupt MIT structures 500 and 500a on the upper and lower surfaces of one substrate 100. On the other hand, by forming a suitable conductive contact line on the substrate 100, it is possible to configure parallel and series connection of the abrupt MIT device on the upper and lower surfaces. The description thereof will be described in detail with reference to FIG. 5.

<제2 실시예>Second Embodiment

도 4는 급격한 MIT 소자에 대한 제2 실시예에 따른 양면 평면형 급격한 MIT 소자에 대한 단면도이다. 4 is a cross-sectional view of a double-sided planar abrupt MIT device according to the second embodiment of the abrupt MIT device.

도 4를 참조하면, 평면형 급격한 MIT 소자는 기판(100), 기판(100)의 상하부로 형성된 버퍼층(200a,200b), 상부 버퍼층(220a) 상부로 형성된 제1 급격한 MIT 구조물(600) 및 하부 버퍼층(220b) 하부로 형성된 제2 급격한 MIT 구조물(600a)을 포함한다. Referring to FIG. 4, the planar abrupt MIT device includes a substrate 100, buffer layers 200a and 200b formed on upper and lower portions of the substrate 100, a first abrupt MIT structure 600 and a lower buffer layer formed on the upper buffer layer 220a. 220b includes a second abrupt MIT structure 600a formed below.

제1 급격한 MIT 구조물(600)은 상부 버퍼층(200a) 상면 일부에 형성된 전이 박막(300d) 및 상부 버퍼층(200a)의 상부로 전이 박막(300d) 측면과 상면으로 서로 대향하면서 형성된 제1 전극박막(450) 및 제2 전극박막(460)을 포함하고, 제1 전극박막(450)과 제2 전극박막(460)은 전이 박막(300d)을 사이에 두고 서로 분리되어 있다. The first abrupt MIT structure 600 may include a transition thin film 300d formed on a portion of an upper surface of the upper buffer layer 200a and a first electrode thin film formed on the upper surface of the upper buffer layer 200a and facing each other on the side and the upper surface of the transition thin film 300d. 450 and the second electrode thin film 460, and the first electrode thin film 450 and the second electrode thin film 460 are separated from each other with the transition thin film 300d therebetween.

제2 급격한 MIT 구조물(600a)은 하부 버퍼층(200b) 하면 일부에 형성된 전이 박막(300e) 및 하부 버퍼층(200b) 하부로 전이 박막(300e)의 측면과 하면으로 서로 대향하면서 형성된 제1 전극박막(450a) 및 제2 전극박막(460a)을 포함하고, 제1 전극박막(450a)과 제2 전극박막(460a)은 역시 전이 박막(300e)을 사이에 두고 서로 분리되어 있다.The second abrupt MIT structure 600a may include a transition thin film 300e formed on a portion of a lower surface of the lower buffer layer 200b and a first electrode thin film formed while facing the side and bottom surfaces of the transition thin film 300e below the lower buffer layer 200b. 450a) and a second electrode thin film 460a, and the first electrode thin film 450a and the second electrode thin film 460a are also separated from each other with the transition thin film 300e therebetween.

기판(100), 전극박막들(400d,400e) 및 전이 박막들(300d,300e)이 도 1에서 설명한 재질들로 형성될 수 있고, 버퍼층들(200a,200b)이 생략될 수 있음은 물론이다. 또한, 도 3에서 설명한 대로 제1 및 제2 급격한 MIT 구조물(600,600a)은 도전성 컨택라인을 통해 직렬 또는 병렬연결될 수 있다.The substrate 100, the electrode thin films 400d and 400e and the transition thin films 300d and 300e may be formed of the materials described with reference to FIG. 1, and the buffer layers 200a and 200b may be omitted. . In addition, as illustrated in FIG. 3, the first and second abrupt MIT structures 600 and 600a may be connected in series or in parallel through conductive contact lines.

<제3 실시예>Third Embodiment

도 5는 급격한 MIT 소자에 대한 제3 실시예에 따른 다수의 평면형 급격한 MIT 구조물을 포함한 일면 급격한 MIT 소자에 대한 단면도이다.5 is a cross-sectional view of one side abrupt MIT device including a plurality of planar abrupt MIT structures according to a third embodiment of the abrupt MIT device.

도 5를 참조하면, 일면 급격한 MIT 소자는 기판(1000), 기판(1000) 상부로 버퍼층(1200) 및 다수의 급격한 MIT 구조물들을 포함한다. 급격한 MIT 구조물은 버퍼층(1200) 상부로 전이 박막(1300)의 측면과 상면으로 서로 대향하면서 형성된 제1 전극박막(1410) 및 제2 전극박막(1420)을 포함한다. Referring to FIG. 5, one abrupt MIT device includes a substrate 1000, a buffer layer 1200 over the substrate 1000, and a plurality of abrupt MIT structures. The abrupt MIT structure includes a first electrode thin film 1410 and a second electrode thin film 1420 formed to face each other on the side and top of the transition thin film 1300 above the buffer layer 1200.

본 실시예에서의 일면 급격한 MIT 소자는 기판(1000) 상부로 다수의 급격한 MIT 구조물들을 포함하고, 각각의 급격한 MIT 구조물은 서로 이격되어 있으며, 도전성 직렬 컨택라인(1500)에 의해 연결되어 있다. 직렬 컨택라인(1500)을 통해 연결됨으로써, 다수의 급격한 MIT 구조물들은 전기적으로 직렬연결된 급격한 MIT 소자열(1600)을 형성하게 된다. 즉, 왼쪽 끝단 구조물의 제1 전극박막(1410) 및 오른쪽 끝단 구조물의 제2 전극박막(1420)에 전압을 인가하게 되면, 다수의 구조물들 간의 직렬연결이 형성된다.In one embodiment, the abrupt MIT device includes a plurality of abrupt MIT structures above the substrate 1000, and each abrupt MIT structure is spaced apart from each other and connected by a conductive series contact line 1500. By being connected via the serial contact line 1500, a number of abrupt MIT structures form an abrupt MIT device array 1600 electrically connected in series. That is, when voltage is applied to the first electrode thin film 1410 of the left end structure and the second electrode thin film 1420 of the right end structure, a series connection is formed between the plurality of structures.

급격한 MIT 소자들 간의 직렬연결이 필요한 경우, 본 실시예와 같이 하나의 기판(1000) 및 버퍼층(1200)에 다수의 급격한 MIT 구조물 및 직렬 컨택라인(1500)을 형성함으로써, 용이하게 직렬연결을 형성할 수 있다. 본 실시예에서는 기판(1000) 상에 1차원적으로 형성된 급격한 MIT 소자들을 예로 하고 있지만, 기판(1000)에 2차원적으로 다수의 급격한 MIT 구조물들을 형성하고 적절한 컨택라인들을 통해 급격한 MIT 구조물들 간의 직렬 및 병렬연결을 형성할 수 있음은 물론이다. 한편, 이러한 급격한 MIT 구조물들은 동일한 순서에 따라 함께 형성될 수 있다. When a series connection between abrupt MIT devices is required, a plurality of abrupt MIT structures and series contact lines 1500 are formed on one substrate 1000 and the buffer layer 1200 as in this embodiment, thereby easily forming a series connection. can do. In the present embodiment, although the abrupt MIT elements formed one-dimensionally on the substrate 1000 are used as examples, a plurality of abrupt MIT structures are formed two-dimensionally on the substrate 1000 and between the abrupt MIT structures through appropriate contact lines. It is of course possible to form serial and parallel connections. On the other hand, such abrupt MIT structures may be formed together in the same order.

기판(1000), 전극박막(1400)들 및 전이 박막(1300)들이 도 1에서 설명한 재질들로 형성될 수 있고, 버퍼층(1200)이 생략될 수 있음은 역시 물론이다. 한편, 본 실시예에서는 평면형 급격한 MIT 구조물들을 이용하고 있지만, 적층형의 급격한 MIT 구조물을 이용할 수도 있음은 물론이다. 급격한 MIT 소자 또는 급격한 MIT 구조물들의 직렬연결에 의한 전기적 특성은 도 10a 이하의 그래프를 통해 상세히 설명한다. The substrate 1000, the electrode thin films 1400, and the transition thin film 1300 may be formed of the materials described with reference to FIG. 1, and the buffer layer 1200 may be omitted. Meanwhile, in the present embodiment, planar abrupt MIT structures are used, but it is a matter of course that stacked abrupt MIT structures may be used. Electrical characteristics due to series connection of abrupt MIT devices or abrupt MIT structures will be described in detail with reference to the graph of FIG. 10A.

<제4 실시예>Fourth Example

도 6은 급격한 MIT 소자에 대한 제4 실시예에 따른 다수의 평면형 급격한 MIT 구조물을 포함한 양면 급격한 MIT 소자에 대한 단면도이다.6 is a cross-sectional view of a double-sided abrupt MIT device including a plurality of planar abrupt MIT structures according to a fourth embodiment of the abrupt MIT device.

도 6을 참조하면, 양면 급격한 MIT 소자는 제3 실시예와 비슷하나, 기판(2000) 하면으로 다수의 급격한 MIT 구조물들을 더 포함한다. 즉, 양면 급격한 MIT 소자는 기판(2000) 상부로 형성된 다수의 평면형 급격한 MIT 구조물이 직렬연결된 제1 급격한 MIT 소자열(2700)과 기판(2000) 하부로 형성된 다수의 평면형 급격한 MIT 구조물이 직렬연결된 제2 급격한 MIT 소자열(2700a)을 포함한다. 상부 버퍼층(2200a) 상부의 구조물들은 직렬 컨택라인(2500)을 통해 직렬연결된 제1 급격한 MIT 소자열(2700)을 형성하고, 하부 버퍼층(2200b) 하부의 구조물들은 직렬 컨택라인(2500a)을 통해 제2 급격한 MIT 소자열(2700a)을 형성하게 된다. Referring to FIG. 6, the double-sided abrupt MIT device is similar to the third embodiment, but further includes a plurality of abrupt MIT structures on the lower surface of the substrate 2000. That is, the double abrupt MIT device may include a first abrupt MIT device array 2700 in which a plurality of planar abrupt MIT structures formed on the substrate 2000 are connected in series, and a plurality of planar abrupt MIT structures formed in the lower portion of the substrate 2000 in series. 2 includes an abrupt MIT device sequence 2700a. The structures on the upper buffer layer 2200a form a first abrupt MIT device string 2700 connected in series through the series contact line 2500, and the structures under the lower buffer layer 2200b are formed through the series contact line 2500a. 2 abrupt MIT device strings 2700a are formed.

한편, 본 실시예에서는 제1 급격한 MIT 소자열(2700) 및 제2 급격한 MIT 소자열(2700a)이 기판(2000) 및 버퍼층들(2200a,2200b)을 관통하는 도전성 병렬 컨택라인들(2600,2650)을 통해 병렬연결된다. 즉, 왼쪽 끝단의 상부 또는 하부의 구조물의 제1 전극박막(2300 or 2300a) 및 오른쪽 끝단의 상부 또는 하부의 구조물의 제2 전극박막에 전압을 인가함으로써, 제1 및 제2 급격한 MIT 소자열(2700,2700a) 사이에 병렬연결이 형성된다. 또한, 한쪽 병렬 컨택라인(2600 or 2650)을 생략하고, 병렬 컨택라인이 형성되지 않은 쪽 상부 및 하부 구조물의 제1 및 제2 전극박막에 전압을 인가함으로써, 상하부 전체 구조물들 간의 직렬 연결을 형성할 수도 있다.Meanwhile, in the present exemplary embodiment, conductive parallel contact lines 2600 and 2650 through which the first abrupt MIT device string 2700 and the second abrupt MIT device string 2700a penetrate the substrate 2000 and the buffer layers 2200a and 2200b. Are connected in parallel. That is, by applying a voltage to the first electrode thin film 2300 or 2300a of the upper or lower structure at the left end and the second electrode thin film of the upper or lower structure at the right end, the first and second abrupt MIT device lines ( Parallel connection is formed between 2700 and 2700a. In addition, one side of the parallel contact line (2600 or 2650) is omitted, by applying a voltage to the first and second electrode thin film of the upper and lower structures on which the parallel contact line is not formed, thereby forming a series connection between the entire upper and lower structures You may.

급격한 MIT 소자들 간의 직렬연결 및 병렬연결이 필요한 경우, 본 실시예와 같이 하나의 기판(2000) 상하부로 다수의 급격한 MIT 구조물과 직렬 컨택라인(2500,2500a) 및 병렬 컨택라인(2600,2650)을 형성함으로써, 용이하게 직렬연결 및 병렬연결을 형성할 수 있다. 또한, 제3 실시예에서 설명한 대로 기판(2000) 상하부로 급격한 MIT 구조물들을 2차원적으로 형성하여 급격한 MIT 구조물들 간의 직렬 및 병렬연결을 형성할 수도 있다. When a series and parallel connection between abrupt MIT devices is required, a plurality of abrupt MIT structures, serial contact lines 2500, 2500a, and parallel contact lines 2600, 2650 are disposed above and below one substrate 2000 as in the present embodiment. By forming a, it is possible to easily form a series connection and a parallel connection. In addition, as described in the third embodiment, abrupt MIT structures may be formed two-dimensionally above and below the substrate 2000 to form series and parallel connections between abrupt MIT structures.

기판(2000) 상부 및 하부의 급격한 MIT 구조물들은 동일한 순서에 따라 함께 형성될 수 있다. 또한, 기판(2000), 전극박막들(2400,2400a) 및 전이 박막들(2300,2300a)이 도 1에서 설명한 재질들로 형성될 수 있고, 버퍼층들(2200a,2200b)이 생략될 수 있음도 역시 물론이다. The abrupt MIT structures above and below the substrate 2000 may be formed together in the same order. In addition, the substrate 2000, the electrode thin films 2400 and 2400a, and the transition thin films 2300 and 2300a may be formed of the materials described with reference to FIG. 1, and the buffer layers 2200a and 2200b may be omitted. Of course too.

한편, 본 실시예에서는 기판(2000) 양면으로 평면형의 급격한 MIT 구조물을 이용하고 있지만, 적층형의 급격한 MIT 구조물을 이용할 수도 있고, 양면에 다른 급격한 MIT 구조물, 예를 들면 기판(2000)의 상면에는 평면형의 급격한 MIT 구조물을 이용하여 제1 급격한 MIT 소자열을 형성하고 하면에는 적층형의 급격한 MIT 구조물을 이용하여 제2 급격한 MIT 소자열을 형성할 수 있다.On the other hand, in the present embodiment, a planar abrupt MIT structure is used for both sides of the substrate 2000, but a stacked abrupt MIT structure may be used, and another abrupt MIT structure, for example, a planar type on the upper surface of the substrate 2000, may be used. The first abrupt MIT device sequence may be formed by using the abrupt MIT structure of, and the second abrupt MIT device sequence may be formed by using the stacked abrupt MIT structure.

≪급격한 MIT 소자를 이용한 고전압 잡음 제어회로 및 그 제어회로를 포함한 전기전자시스템≫≪High voltage noise control circuit using rapid MIT device and electric and electronic system including the control circuit≫

이하에서는 급격한 MIT 소자를 이용하여 고전압 잡음으로부터 전기전자시스템을 보호할 수 있는 고전압 잡음 제어회로 및 그 제어회로를 포함하는 전기전자시스템에 대하여 실시예를 통하여 상세히 설명한다.Hereinafter, a high voltage noise control circuit capable of protecting an electrical and electronic system from high voltage noise by using an abrupt MIT device and an electrical and electronic system including the control circuit will be described in detail with reference to embodiments.

<제1 실시예><First Embodiment>

도 7은 고전압 잡음 제어회로에 대한 제1 실시예에 따른 급격한 MIT 소자열을 구비한 고전압 잡음 제거회로를 포함한 회로도이다. FIG. 7 is a circuit diagram including a high voltage noise canceling circuit having an abrupt MIT device string according to the first embodiment of the high voltage noise control circuit.

도 7을 참조하면, 고전압 잡음 제거회로(3000)는 등가 임피던스(ZL)에 병렬연결되고, 급격한 MIT 소자(MIT1~MITn)들이 직렬연결된 급격한 MIT 소자열(MIT열)을 포함한다. Referring to FIG. 7, the high voltage noise canceling circuit 3000 includes an abrupt MIT element string (MIT column) connected in parallel to an equivalent impedance Z L and having abrupt MIT elements MIT1 to MITn connected in series.

여기서, 등가 임피던스(ZL)는 보호하고자 하는 전기전자시스템을 나타낸다. 전기전자시스템(ZL)은 모든 전자소자, 전기부품, 전자시스템 혹은 고압전기시스템 등 고전압 잡음으로부터 보호가 필요한 어떤 전기전자시스템도 가능하나, 특히 고전압 개폐기, 고전압전선, 고전압 전기부품, 가정용 차단 스위치 (일명, 두꺼비집), 고전압 스위치 등의 초고전압으로부터 보호가 필요한 전기전자시스템이 바람직하다. 일반적으로 전기전자시스템((ZL))은 순수 저항의 측면에서 50Ω 정도가 되나, 경우에 따라 보다 높은 저항일 수 있다. 한편, 고전압 개폐기의 경우는 절연을 형성할 수 있다. Here, the equivalent impedance Z L represents an electrical and electronic system to be protected. The electrical and electronic system (Z L ) can be any electrical and electronic system requiring protection from high voltage noise, such as all electronic devices, electrical components, electronic systems or high voltage electrical systems. Electrical and electronic systems that require protection from ultra high voltage such as (toad house) and high voltage switches are preferable. In general, the electrical and electronic system (Z L ) is about 50 kW in terms of pure resistance, but may be higher in some cases. On the other hand, in the case of a high voltage switchgear, insulation can be formed.

급격한 MIT 소자열(MIT열)은 개개의 급격한 MIT 소자들을 직렬연결하여 형성할 수도 있지만, 급격한 MIT 소자에 대한 제3 또는 제4 실시예에서와 같이 기판 상에 다수의 급격한 구조물들을 구성하여 급격한 MIT 소자열(MIT열)을 형성할 수도 있다. 한편, 급격한 MIT 소자열(MIT열)의 전체 저항을 낮추고 급격한 MIT 소자 각각을 보호하기 위하여, 급격한 MIT 소자 각각에 병렬연결된 적어도 하나의 다른 급격한 MIT 소자를 포함할 수도 있다.The abrupt MIT device sequence (MIT column) may be formed by connecting individual abrupt MIT devices in series, but as in the third or fourth embodiment of the abrupt MIT device, a plurality of abrupt structures may be formed on the substrate to abruptly reduce the abrupt MIT. An element string (MIT column) may be formed. On the other hand, in order to lower the overall resistance of the abrupt MIT device string (MIT column) and protect each of the abrupt MIT devices, at least one other abrupt MIT device connected in parallel to each abrupt MIT device may be included.

본 실시예에서는 직렬연결된 급격한 MIT 소자를 이용하여, 각각의 급격한 MIT 소자의 한계전압의 합에 해당하는 전체 한계전압이상의 고전압 잡음을 제거할 수 있다. 즉, 고전압 개폐기와 같은 전기전자시스템(ZL)으로 전원라인 또는 고전압 전선(L1)을 통해 소정 전압이상의 고전압이 인가될 때, 급격한 MIT 소자를 통해 대 부분의 전류를 바이패스 시킴으로써, 전기전자시스템(ZL)을 보호한다. In this embodiment, by using the abrupt MIT devices connected in series, it is possible to remove high voltage noise above the total limit voltage corresponding to the sum of the limit voltages of the abrupt MIT devices. That is, when a high voltage of more than a predetermined voltage is applied to the electrical and electronic system Z L such as a high voltage switchgear through a power line or a high voltage wire L1, most of the current is bypassed through the abrupt MIT device. Protect (Z L ).

급격한 MIT 소자 각각의 한계전압이 낮더라도 직렬연결하여 전체 한계전압을 높일 수 있으므로 필요한 한계전압을 설정하여 그 이상의 전압으로부터 전기전자시스템(ZL)을 보호할 수 있다. 급격한 MIT 소자의 직렬연결에 대한 전기적 특성은 도 10a 이하에서 설명한다.Even if the limit voltage of each abrupt MIT device is low, the total limit voltage can be increased by connecting in series, so that the required limit voltage can be set to protect the electrical and electronic system (Z L ) from higher voltages. Electrical characteristics of the series connection of the abrupt MIT device are described below with reference to FIG. 10A.

<제2 실시예>Second Embodiment

도 8은 고전압 잡음 제어회로에 대한 제2 실시예에 따른 다수의 급격한 MIT 소자열이 병렬연결된 고전압 잡음 제거회로를 포함한 회로도이다.8 is a circuit diagram including a high voltage noise canceling circuit in which a plurality of abrupt MIT device strings are connected in parallel according to a second embodiment of the high voltage noise control circuit.

도 8을 참조하면, 고전압 잡음 제거회로(4000)는 전기전자시스템(ZL)에 병렬연결되고, 제1 급격한 MIT 소자열(제1 MIT열)에 병렬연결된 적어도 하나의 급격한 MIT 소자열(제2 ~ 제n MIT열)을 포함한다. 급격한 MIT 소자열들은 제1 실시예와 같이 다수의 급격한 MIT 소자들의 직렬연결로 형성된다. 예를 들면, 제1 급격한 MIT 소자열(제1 MIT열)은 n개의 급격한 MIT 소자들(MIT11 ~ MIT1n)의 직렬연결로 형성된다. Referring to FIG. 8, the high voltage noise canceling circuit 4000 is connected in parallel to the electrical and electronic system Z L and at least one abrupt MIT device string connected in parallel to a first abrupt MIT device string (first MIT column). 2 to n-th MIT column). The abrupt MIT device sequences are formed by series connection of a plurality of abrupt MIT devices as in the first embodiment. For example, the first abrupt MIT device string (first MIT column) is formed by a series connection of n abrupt MIT devices MIT11 to MIT1n.

본 실시예에서는 제1 급격한 MIT 소자열(제1 MIT열)에 적어도 하나의 다른 급격한 MIT 소자열을 병렬연결함으로써, 제1 급격한 MIT 소자열(제1 MIT열)로의 과도한 전류 흐름을 방지할 수 있다. 급격한 MIT 소자열은 각각의 급격한 MIT 소자를 직렬연결하여 형성할 수도 있지만, 급격한 MIT 소자에 대한 제3 또는 제4 실시예의 기판 상에 형성된 다수의 급격한 MIT 구조물을 이용하여 형성할 수 있음은 물론이 다. In this embodiment, by connecting at least one other abrupt MIT element string in parallel to the first abrupt MIT element string (first MIT column), excessive current flow to the first abrupt MIT element string (first MIT column) can be prevented. have. The abrupt MIT device sequence may be formed by connecting each abrupt MIT device in series, but may be formed using a plurality of abrupt MIT structures formed on the substrate of the third or fourth embodiment for the abrupt MIT device. All.

또한, 급격한 MIT 소자열들 간의 병렬연결도 급격한 MIT 소자에 대한 제4 실시예에의 기판 양면의 제1 및 제2의 급격한 MIT 소자열의 병렬연결을 이용함으로써, 좀더 용이하게 달성할 수 있다. 3 개 이상의 급격한 MIT 소자열이 필요한 경우, 기판 양면으로 2차원적 급격한 MIT 구조물들을 형성하고 적절한 전기적 컨택을 함으로써 달성할 수 있다.In addition, the parallel connection between abrupt MIT element sequences can be more easily achieved by using the parallel connection of the first and second abrupt MIT element sequences on both sides of the substrate in the fourth embodiment for the abrupt MIT element. If three or more abrupt MIT arrays are needed, this can be achieved by forming two-dimensional abrupt MIT structures on both sides of the substrate and making appropriate electrical contacts.

<제3 실시예>Third Embodiment

도 9는 고전압 잡음 제어회로에 대한 제3 실시예에 따른 다수의 급격한 MIT 소자열이 병렬연결된 고전압 잡음 제거회로를 포함한 회로도이다.9 is a circuit diagram of a high voltage noise canceling circuit in which a plurality of abrupt MIT device strings are connected in parallel according to a third embodiment of the high voltage noise control circuit.

도 9를 참조하면, 고전압 잡음 제거회로(5000)는 전기전자시스템(ZL)에 병렬연결되고, 급격한 MIT 소자들(MIT1 ~ MIT2)이 직렬연결된 제1 급격한 MIT 소자열(제1 MIT열)을 포함한다. 본 실시예의 고전압 잡음 제거회로(5000)는 제1 실시예와 유사하나, 급격한 MIT 소자들(MIT1 ~ MIT2) 각각은 소자를 보호하기 위한 보호저항(R1 ~ Rn)을 포함한다. 급격한 MIT 소자들 자체의 한계 저항이 작거나, 또는 과도한 전압의 인가로 인해 파괴될 가능성이 있는 경우에 각각의 급격한 MIT 소자들(MIT1 ~ MIT2)에 직렬연결된 보호저항들(R1 ~ Rn)을 둠으로써, 필요한 전체 한계전압을 낮출 수 있고 급격한 MIT 소자들(MIT1 ~ MIT2) 자체를 보호할 수 있다. Referring to FIG. 9, a high voltage noise canceling circuit 5000 is connected in parallel to an electrical and electronic system Z L , and a first abrupt MIT device string (first MIT column) in which abrupt MIT devices MIT1 to MIT2 are connected in series. It includes. The high voltage noise cancellation circuit 5000 of this embodiment is similar to the first embodiment, but each of the abrupt MIT devices MIT1 to MIT2 includes protection resistors R1 to Rn to protect the devices. In case of limiting resistance of abrupt MIT devices themselves or a possibility of breakdown due to application of excessive voltage, protection resistors R1 to Rn connected in series to respective abrupt MIT devices MIT1 to MIT2 are provided. As a result, the required total threshold voltage can be lowered and the sudden MIT devices MIT1 to MIT2 themselves can be protected.

예를 들면, 10 kV 이상의 고전압 잡음으로부터 전기전자시스템을 보호하고자 하는 경우에, 보호저항이 없는 경우에 급격한 MIT 소자들의 한계전압의 합으로써, 전체 한계전압 10kV를 형성하여야 하지만, 보호저항이 있는 경우 일정 전압이 보호저항들로 분배됨으로써, 급격한 MIT 소자들의 한계전압의 합(전체 한계전압)을 10kV 이하로 낮추어질 수 있다. 그에 따라, 필요한 급격한 MIT 소자의 개수를 줄일 수도 있다.For example, to protect an electrical and electronic system from high voltage noise of 10 kV or more, the total limit voltage of 10 kV should be formed as the sum of the limit voltages of abrupt MIT devices in the absence of a protection resistance, but there is a protection resistance. By distributing a constant voltage to the protection resistors, the sum of the abrupt threshold voltages of the MIT devices (total limit voltage) can be lowered to 10 kV or less. As a result, the number of abrupt MIT devices required may be reduced.

<실험예>Experimental Example

도 10a ~ 10e는 본 발명의 실험예에 따른 급격한 MIT 소자들의 직렬연결에 의한 전기적 특성을 보여주는 그래프들이다. 본 실험예를 통해 급격한 MIT 소자들의 직렬연결에 의한 전체 한계전압의 어떻게 변화되는지 알 수 있다. 본 실험예에서의 급격한 MIT 소자는 도 2a 및 2b의 평면형 급격한 MIT 소자를 이용한다.10A to 10E are graphs illustrating electrical characteristics of a series connection of abrupt MIT devices according to an experimental example of the present invention. This experimental example shows how the total limit voltage changes due to the series connection of abrupt MIT devices. The abrupt MIT device in this experimental example uses the planar abrupt MIT device of FIGS. 2A and 2B.

도 10a의 그래프는 제1 전극박막(410a) 및 제2 전극박막(420a) 사이의 거리(d)가 20 ㎛이고 제1 및 제2 전극박막(410a,420a)의 폭(w)이 40 ㎛이며, 사파이어(Al2O3) 기판(100) 위에 전이 박막(300a)을 바나듐산화물(VO2)로 제작된 급격한 MIT 소자 1의 한계전압을 보여주는 그래프이다. 급격한 MIT 소자 1은 17.6V에서 절연체에서 금속으로 급격하게 전이(A 부분)하는 현상을 보여준다. 즉, 제1 및 제2 전극박막(410a,420a) 사이에 17.6V 정도의 전압이 인가될 때, 전류의 급격한 상승(A 부분)을 보여준다. 따라서, 급격한 MIT 소자 1의 한계전압은 17.6V로 볼 수 있다.In the graph of FIG. 10A, the distance d between the first electrode thin film 410a and the second electrode thin film 420a is 20 μm, and the width w of the first and second electrode thin films 410a and 420a is 40 μm. The graph shows a sudden limit voltage of the MIT device 1 fabricated with vanadium oxide (VO 2 ) on the sapphire (Al 2 O 3 ) substrate 100. The abrupt MIT device 1 shows a sharp transition (in part A) from the insulator to the metal at 17.6V. That is, when a voltage of about 17.6V is applied between the first and second electrode thin films 410a and 420a, a sharp increase in current (part A) is shown. Therefore, the abrupt limit voltage of MIT element 1 can be regarded as 17.6V.

도 10b의 그래프는 제1 전극박막(410a) 및 제2 전극박막(420a) 사이의 거리(d)가 20 ㎛이고 제1 및 제2 전극박막(410a,420a)의 폭(w)이 50 ㎛이며, 기판(100)과 전이 박막(300a)의 재질은 급격한 MIT 소자 1과 동일한 급격한 MIT 소자 2의 한 계전압을 보여주는 그래프이다. 급격한 MIT 소자 2는 16V에서 절연체에서 금속으로 급격하게 전이(B 부분)하는 현상을 보여준다. 따라서, 급격한 MIT 소자 2의 한계전압은 16V로 볼 수 있다. 여기서, 제1 및 제2 전극박막(410a,420a)의 폭(w)이 급격한 MIT 소자 1 보다 크므로, 형성되는 전기장의 크기가 강해지고, 그에 따라 급격한 MIT 소자의 한계전압이 낮아질 것이라는 것은 어느 정도 예상할 수 있다.In the graph of FIG. 10B, the distance d between the first electrode thin film 410a and the second electrode thin film 420a is 20 μm, and the width w of the first and second electrode thin films 410a and 420a is 50 μm. The material of the substrate 100 and the transition thin film 300a is a graph showing the sudden limit voltage of the same MIT device 2 as that of the sudden MIT device 1. The abrupt MIT device 2 shows a sharp transition (B part) from the insulator to the metal at 16V. Therefore, the abrupt limit voltage of MIT element 2 can be regarded as 16V. Here, since the width w of the first and second electrode thin films 410a and 420a is larger than that of the abrupt MIT device 1, the magnitude of the electric field to be formed is increased, and thus the limit voltage of the abrupt MIT device is lowered. You can expect it.

도 10c의 그래프는 제1 전극박막(410a) 및 제2 전극박막(420a) 사이의 거리(d)가 20 ㎛이고 제1 및 제2 전극박막(410a,420a)의 폭(w)이 100 ㎛이며, 기판(100)과 전이 박막(300a)의 재질은 급격한 MIT 소자 1과 동일한 급격한 MIT 소자 3의 한계전압을 보여주는 그래프이다. 급격한 MIT 소자 3은 15V에서 절연체에서 금속으로 급격하게 전이(C 부분)하는 현상을 보여준다. 따라서, 급격한 MIT 소자 3의 한계전압은 15V로 볼 수 있다.In the graph of FIG. 10C, the distance d between the first electrode thin film 410a and the second electrode thin film 420a is 20 μm, and the width w of the first and second electrode thin films 410a and 420a is 100 μm. The material of the substrate 100 and the transition thin film 300a is a graph showing the limit voltage of the abrupt MIT device 3 that is the same as the abrupt MIT device 1. The abrupt MIT device 3 shows a sharp transition (in part C) from the insulator to the metal at 15V. Therefore, the abrupt limit voltage of MIT element 3 can be regarded as 15V.

도 10d의 그래프는 제1 전극박막(410a) 및 제2 전극박막(420a) 사이의 거리(d)가 5 ㎛이고 제1 및 제2 전극박막(410a,420a)의 폭(w)이 100 ㎛이며, 기판(100)과 전이 박막(300a)의 재질은 급격한 MIT 소자 1과 동일한 급격한 MIT 소자 4의 한계전압을 보여주는 그래프이다. 급격한 MIT 소자 4는 7.5V에서 절연체에서 금속으로 급격하게 전이(D 부분)하는 현상을 보여준다. 따라서, 급격한 MIT 소자 4의 한계전압은 7.5V로 볼 수 있다. In the graph of FIG. 10D, the distance d between the first electrode thin film 410a and the second electrode thin film 420a is 5 μm, and the width w of the first and second electrode thin films 410a and 420a is 100 μm. The material of the substrate 100 and the transition thin film 300a is a graph showing the limit voltage of the abrupt MIT device 4 that is the same as that of the abrupt MIT device 1. The abrupt MIT device 4 shows a sharp transition (in part D) from the insulator to the metal at 7.5V. Therefore, the abrupt limit voltage of MIT element 4 can be seen as 7.5V.

한편, 본 그래프를 통해 제1 및 제2 전극박막(410a,420a)의 사이의 거리(d)에 의해 한계전압이 상당히 크게 변화되는 것을 확인할 수 있다. 이는 결국 제1 및 제2 전극박막(410a,420a) 하부에 존재하는 전이 박막(300a)의 부분보다는 제1 및 제2 전극박막(410a,420a) 사이에 존재하는 전이 박막(300a)의 부분에 한계전압이 크게 의존함을 보여준다.On the other hand, it can be seen from the graph that the threshold voltage is significantly changed by the distance d between the first and second electrode thin films 410a and 420a. This results in a portion of the transition thin film 300a existing between the first and second electrode thin films 410a and 420a, rather than a portion of the transition thin film 300a below the first and second electrode thin films 410a and 420a. It shows that the limit voltage is highly dependent.

도 10e의 그래프는 급격한 MIT 소자 1, 2, 3 및 4를 직렬연결하여 측정한 전체 한계전압을 보여주는 그래프이다. 그래프는 각각의 급격한 MIT 소자들의 한계전압은 측정하지 않고 급격한 MIT 소자들 전체의 한계전압을 측정한 데이터를 보여준다. 직렬연결된 급격한 MIT 소자들 전체는 약 53 V에서 절연체에서 금속으로 급격한 전이(E 부분)하는 현상을 보여준다. 따라서, 직렬연결된 급격한 MIT 소자들의 전체 한계전압은 53V 정도이다. 이는 급격한 MIT 소자 각각의 한계전압의 합인 56.1V와 거의 일치한다. 오차 인자로는 측정상의 에러 및 인접 급격한 MIT 소자에서 발생하는 전기장들에 의한 영향 등을 고려해 볼 수 있다. The graph of FIG. 10E is a graph showing the total limit voltages measured by connecting MIT devices 1, 2, 3, and 4 in series. The graph shows the measured data of the threshold voltages of all the abrupt MIT devices without measuring the limit voltage of each abrupt MIT device. All of the abrupt MIT devices in series show a rapid transition (in part E) from the insulator to the metal at about 53V. Therefore, the total limit voltage of abrupt MIT devices connected in series is about 53V. This closely corresponds to 56.1V, the sum of the threshold voltages of each abrupt MIT device. Error factors can include measurement errors and the effects of electric fields from adjacent abrupt MIT devices.

직렬연결된 급격한 MIT 소자의 한계전압이 각각의 한계전압의 합으로 나타나는 현상은 다음과 같이 설명될 수 있다. 즉, 인가되는 전압이 전체 한계전압 미만인 경우에는 각각의 급격한 MIT 소자들은 고저항의 저항체로 작용하고, 인가되는 전압은 저항의 직렬연결에 따른 전압 분배법칙에 의해 각각의 급격한 MIT 소자들로 분배되어 인가된다. 이때 분배된 인가전압은 각각의 급격한 MIT 소자의 한계전압보다 낮다. 한편, 인가되는 전압이 전체 한계전압 이상이 되면, 각각의 급격한 MIT 소자로 분배된 인가전압도 각각의 급격한 MIT 소자의 한계전압 이상이 되고, 그에 따라 모든 급격한 MIT 소자들은 금속-절연체 전이를 일으키게 된다. The phenomenon in which the limit voltages of the abrupt MIT devices connected in series are represented by the sum of the respective limit voltages can be explained as follows. That is, when the applied voltage is less than the total limit voltage, each abrupt MIT device acts as a high resistance resistor, and the applied voltage is divided into the abrupt MIT devices by the voltage distribution law according to the series connection of the resistors. Is approved. At this time, the divided applied voltage is lower than the limit voltage of each abrupt MIT device. On the other hand, when the applied voltage is above the total limit voltage, the applied voltage distributed to each abrupt MIT device is also above the abrupt limit voltage of each abrupt MIT device, and thus all abrupt MIT devices cause metal-insulator transition. .

본 실험예는 급격한 MIT 소자의 한계전압이 낮더라도 적절한 수의 급격한 MIT 소자를 직렬연결함으로써, 고전압 잡음을 효과적으로 제거할 수 있다는 것을 증명한다. 예를 들면, 1kV 고압전선에 2kV 고압잡음을 제거하려고 하면, 200V의 한계전압을 가지는 급격한 MIT 소자를 7개 또는 8개 직렬연결하여 사용함으로써, 2KV이상의 고전압 잡음을 제거할 수 있고, 그에 따라 정격전압 또는 정격신호를 안정되게 전송할 수 있다. This experimental example demonstrates that high voltage noise can be effectively eliminated by connecting an appropriate number of abrupt MIT devices in series even when the abrupt MIT devices have low threshold voltages. For example, if you try to remove 2kV high-voltage noise on a 1kV high-voltage wire, by using 7 or 8 series of abrupt MIT devices having a limit voltage of 200V, high voltage noise of more than 2KV can be removed, and accordingly, rated The voltage or rated signal can be transmitted stably.

한편, 전기전자시스템이 소정 전압이상에서 피해를 받는다면, 급격한 MIT 소자의 전체 한계전압을 소정 전압과 일치하게 형성하는 것보다는 그 이하로 형성하는 것이 전기전자시스템의 확실한 보호를 위해 바람직하다. 위의 예에서 급격한 MIT 소자 10개를 이용하지 않는 이유이기도 하다.On the other hand, if the electrical and electronic system is damaged above a predetermined voltage, it is preferable to form a lower limit than the total limit voltage of the abrupt MIT element rather than coincident with the predetermined voltage for reliable protection of the electrical and electronic system. This is the reason why we do not use 10 abrupt MIT devices.

본 실험예를 통해 초고전압에 맞는 한계전압의 급격한 MIT 소자를 만들지 않아도, 낮은 한계전압을 가지는 급격한 MIT 소자들을 직렬연결하여 초고전압에서 금속-절연체 전이가 일어나는 효과를 실현시킬 수 있음을 알 수 있다. 이는 초고전압 잡음에 대응하여 급격한 금속-절연체 전이를 일으킬 수 있는 대면적 전이 박막을 만들 수 없는 문제점을 해결할 수 있는 한 장점이 된다. Through this experimental example, it can be seen that the effect of the metal-insulator transition at the ultrahigh voltage can be realized by connecting the abrupt MIT devices having the low limit voltage in series without making the abrupt MIT device with the high limit voltage. . This is an advantage that can solve the problem of not being able to make a large-area transition thin film that can cause rapid metal-insulator transition in response to ultra-high voltage noise.

따라서, 급격한 MIT 소자의 구조 및 재질을 적절히 조절하고 급격한 MIT 소자들 사이의 적절한 연결을 형성함으로써, 각 전기전자시스템에 알맞은 고전압 잡음 제거회로를 설계할 수 있다.Therefore, by appropriately adjusting the structure and material of abrupt MIT devices and forming a proper connection between abrupt MIT devices, it is possible to design a high voltage noise canceling circuit suitable for each electric and electronic system.

지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.So far, the present invention has been described with reference to the embodiments shown in the drawings, which are merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. will be. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

이상에서 상세히 설명한 바와 같이, 본 발명에 따른 급격한 MIT 소자는 하나의 기판에 다수의 급격한 MIT 구조물들을 포함함으로써, 다수의 급격한 MIT 소자 형성과정 및 직병렬 연결의 관점에서 유리하다.As described in detail above, the abrupt MIT device according to the present invention includes a plurality of abrupt MIT structures in one substrate, which is advantageous in terms of a process of forming a plurality of abrupt MIT devices and a serial / parallel connection.

또한, 본 발명에 따른 고전압 잡음 제거회로는 직렬연결된 급격한 MIT 소자들을 이용함으로써, 각각의 한계전압보다 훨씬 높은 고전압 잡음을 효과적으로 제거할 수 있다. 한편, 직렬연결된 급격한 MIT 소자들은 하나의 기판에 형성된 다수의 급격한 MIT 구조물들 및 컨택라인을 통해 용이하게 실현시킬 수 있다.In addition, the high voltage noise canceling circuit according to the present invention can effectively remove the high voltage noise much higher than the respective limit voltages by using the abrupt MIT devices connected in series. Meanwhile, abrupt MIT devices connected in series can be easily realized through a plurality of abrupt MIT structures and contact lines formed on one substrate.

이러한 고전압 잡음 제거회로는 고전압 잡음으로부터 보호하고자하는 전기전자시스템, 예를 들면 고전압 개폐기, 고전압전선, 고전압 전기부품, 가정용 차단 스위치 (일명, 두꺼비집), 고전압 스위치, 릴레이, 부저, 전자부품, 전자시스템의 전원, 스위칭 전자부품, 기타 전기전자 부품 및 시스템 등에 효과적으로 적용될 수 있다.Such high voltage noise elimination circuit is an electrical and electronic system for protecting against high voltage noise, for example, high voltage switchgear, high voltage wire, high voltage electric component, household disconnect switch (aka, toad house), high voltage switch, relay, buzzer, electronic component, electronic system. Can be effectively applied to power supplies, switching electronic components, and other electrical and electronic components and systems.

Claims (49)

기판; 및Board; And 상기 기판 상면 및 하면 각각에 형성된 제1 및 제2 급격한 MIT(Metal-Insulator Transition) 구조물;을 포함하는 급격한 MIT 소자.The first and second abrupt MIT (Metal-Insulator Transition) structure formed on each of the upper and lower surfaces of the substrate; abrupt MIT device comprising a. 제1 항에 있어서,According to claim 1, 상기 급격한 MIT 구조물은,The abrupt MIT structure, 소정의 한계전압 미만에서는 절연체의 성질을 나타내고, Below the predetermined threshold voltage, it shows the property of insulator, 상기 한계전압 이상에서는 금속의 성질을 나타내는 것을 특징으로 하는 급격한 MIT 소자.An abrupt MIT device, characterized by exhibiting properties of a metal above the threshold voltage. 제1 항에 있어서,According to claim 1, 상기 급격한 MIT 구조물은The abrupt MIT structure 급격한 금속-절연체 전이 박막 및 상기 전이 박막에 컨택하는 적어도 2 개의 전극박막을 포함하는 것을 특징으로 하는 급격한 MIT 소자.And an abrupt metal-insulator transition thin film and at least two electrode thin films contacting the transition thin film. 제3 항에 있어서,The method of claim 3, wherein 상기 전이 박막은, The transition thin film, 산소, 탄소, 반도체 원소(III-V족, II-VI족), 전이금속원소, 희토류원소, 란 탄계 원소들을 포함하는 저 농도의 정공이 첨가된 무기물 화합물 반도체 및 절연체, 저 농도의 정공이 첨가된 유기물 반도체 및 절연체, 저 농도의 정공이 첨가된 반도체, 및 저 농도의 정공이 첨가된 산화물 반도체 및 절연체 중에서 적어도 하나를 포함하는 것을 특징으로 하는 급격한 MIT 소자.Mineral compound semiconductors and insulators with low concentrations of holes, including oxygen, carbon, semiconductor elements (Groups III-V, II-VI), transition metals, rare earths, and lanthanides And an organic semiconductor and an insulator, a semiconductor to which holes of low concentration are added, and an oxide semiconductor and an insulator of which holes of low concentration are added. 제3 항에 있어서,The method of claim 3, wherein 상기 전이 박막은, The transition thin film, n 형 반도체 및 절연체를 포함하는 것을 특징으로 하는 급격한 MIT 소자.An abrupt MIT device comprising an n-type semiconductor and an insulator. 제3 항에 있어서,The method of claim 3, wherein 상기 전극박막은, The electrode thin film, W, Mo, W/Au, Mo/Au, Cr/Au, Ti/W, Ti/Al/N, Ni/Cr, Al/Au, Pt, Cr/Mo/Au, YBa2Cu3O7-d, Ni/Au, Ni/Mo, Ni/Mo/Au, Ni/Mo/Ag, Ni/Mo/Al, Ni/W, Ni/W/Au, Ni/W/Ag 및 Ni/W/Al 중에서 적어도 하나의 물질을 포함하는 것을 특징으로 하는 급격한 MIT 소자.W, Mo, W / Au, Mo / Au, Cr / Au, Ti / W, Ti / Al / N, Ni / Cr, Al / Au, Pt, Cr / Mo / Au, YBa 2 Cu 3 O 7-d At least among Ni / Au, Ni / Mo, Ni / Mo / Au, Ni / Mo / Ag, Ni / Mo / Al, Ni / W, Ni / W / Au, Ni / W / Ag, and Ni / W / Al Sudden MIT device, characterized in that it comprises one material. 제1 항에 있어서,According to claim 1, 상기 제1 급격한 MIT 구조물은,The first abrupt MIT structure, 상기 기판 상면에 형성된 급격한 금속-절연체 제1 전이 박막;An abrupt metal-insulator first transition thin film formed on the substrate; 상기 기판 상면으로 상기 제1 전이 박막의 일측면 및 상면 일부로 형성된 제1-1 전극박막;및A first-first electrode thin film formed on an upper surface of the substrate and formed on one side and a part of an upper surface of the first transition thin film; and 상기 기판 상면으로 상기 제1 전이 박막의 상기 일측면에 대향하는 타측면 및 상면 일부로 형성된 제1-2 전극박막을 포함하고,A second electrode thin film formed on the upper surface of the substrate and formed on the other side surface and a portion of the upper surface facing the one side surface of the first transition thin film, 상기 제2 급격한 MIT 구조물은,The second abrupt MIT structure, 상기 기판 하면에 형성된 급격한 금속-절연체 제2 전이 박막;An abrupt metal-insulator second transition thin film formed on the bottom surface of the substrate; 상기 기판 하면으로 상기 제2 전이 박막의 일측면 및 하면 일부로 형성된 제2-1 전극박막;및A 2-1 electrode thin film formed on one side of the second transition thin film and a part of the bottom surface of the substrate; 상기 기판 하면으로 상기 제2 전이 박막의 상기 일측면에 대향하는 타측면 및 하면 일부로 형성된 제2-1 전극박막을 포함하는 것을 특징으로 하는 급격한 MIT 소자.And a 2-1 electrode thin film formed on the lower surface of the substrate and on the other side and the lower surface of the second transition thin film. 제1 항에 있어서,According to claim 1, 상기 제1 급격한 MIT 구조물은,The first abrupt MIT structure, 상기 기판 상면에 형성된 제1-1 전극박막;A first-first electrode thin film formed on an upper surface of the substrate; 상기 제1-1 전극박막 상면에 형성된 급격한 금속-절연체 제1 전이 박막;및An abrupt metal-insulator first transition thin film formed on an upper surface of the first-first electrode thin film; and 상기 제1 전이 박막 상면에 형성된 제1-2 전극박막을 포함하고,A first electrode thin film formed on an upper surface of the first transition thin film, 상기 제2 급격한 MIT 구조물은,The second abrupt MIT structure, 상기 기판 하면에 형성된 제2-1 전극박막;A 2-1 electrode thin film formed on the lower surface of the substrate; 상기 제2-1 전극박막 하면에 형성된 급격한 금속-절연체 제2 전이 박막;및A sudden metal-insulator second transition thin film formed on the bottom surface of the 2-1 electrode thin film; and 상기 제2 전이 박막 하면에 형성된 제2-2 전극박막을 포함하는 것을 특징으로 하는 급격한 MIT 소자.And a second electrode thin film formed on the lower surface of the second transition thin film. 제7 항 또는 제8 항에 있어서,The method according to claim 7 or 8, 상기 급격한 MIT 소자는,The abrupt MIT device, 상기 기판 상면으로 상기 제1 급격한 MIT 구조물 및 상기 제1 급격한 MIT 구조물과 이격된 적어도 하나의 급격한 MIT 구조물을 포함하는 제1 급격한 MIT 소자열; 및A first abrupt MIT array of devices including the first abrupt MIT structure and at least one abrupt MIT structure spaced apart from the first abrupt MIT structure on an upper surface of the substrate; And 상기 기판 하면으로 상기 제2 급격한 MIT 구조물 및 상기 제2 급격한 MIT 구조물과 이격된 적어도 하나의 급격한 MIT 구조물을 포함하는 제2 급격한 MIT 소자열을 포함하는 것을 특징으로 하는 급격한 MIT 소자.And a second abrupt MIT device array including a second abrupt MIT structure and at least one abrupt MIT structure spaced apart from the second abrupt MIT structure toward the bottom surface of the substrate. 제9 항에 있어서,The method of claim 9, 상기 제1 및 제2 급격한 MIT 소자열 각각은 상기 기판 상면의 제1 급격한 MIT 구조물들 사이의 직렬 컨택라인 및 상기 기판 하면의 제2 급격한 MIT 구조물들 사이의 직렬 컨택라인에 의해 직렬연결된 것을 특징으로 하는 급격한 MIT 소자.Each of the first and second abrupt MIT device strings is connected in series by a series contact line between first abrupt MIT structures on the upper surface of the substrate and a series contact line between second abrupt MIT structures on the lower surface of the substrate; Sudden MIT device. 제10 항에 있어서,The method of claim 10, 상기 제1 및 제2 급격한 MIT 소자열은 상기 기판을 관통하는 병렬 컨택라인 의해 병렬연결된 것을 특징으로 하는 급격한 MIT 소자.The first and second abrupt MIT device sequence is characterized in that the abrupt MIT device is connected in parallel by a parallel contact line passing through the substrate. 제1 항에 있어서,According to claim 1, 상기 기판은, The substrate, Si, SiO2, GaAs, Al2O3, 플라스틱, 유리, V2O5, PrBa2Cu3O7, YBa2Cu3O7, MgO, SrTiO3, Nb가 도핑된 SrTiO3 및 절연 박막 위의 실리콘(SOI) 중에서 적어도 하나의 물질을 포함하는 것을 특징으로 하는 급격한 MIT 소자.Si, SiO 2, GaAs, Al 2 O 3, plastic, glass, V 2 O 5, PrBa 2 Cu 3 O 7, YBa 2 Cu 3 O 7, MgO, SrTiO 3, SrTiO 3 doped with Nb is And at least one of silicon (SOI) on the insulating thin film. 제1 항에 있어서,According to claim 1, 상기 기판은 상면 및 하면으로 버퍼층을 더 포함하는 것을 특징으로 하는 급격한 MIT 소자.The substrate is abrupt MIT device, characterized in that further comprising a buffer layer on the upper and lower surfaces. 제13 항에 있어서,The method of claim 13, 상기 버퍼층은 SiO2 또는 Si3N4막을 포함하는 것을 특징으로 하는 급격한 MIT 소자.The buffer layer is a sudden MIT device characterized in that it comprises a SiO 2 or Si 3 N 4 film. 기판; 및Board; And 상기 기판 상에 급격한 금속-절연체 전이 박막 및 상기 전이 박막에 컨택하는 적어도 2 개의 전극박막을 구비한 급격한 MIT 구조물이 적어도 2 개 서로 이격되어 형성된 급격한 MIT(Metal-Insulator Transition) 소자열;을 포함하는 급격한 MIT 소자.A rapid metal-insulator transition thin film on the substrate and an abrupt MIT (thermal metal-insulator transition) element array formed of at least two rapid MIT structures having at least two electrode thin films contacting the transition thin film; Rapid MIT device. 제15 항에 있어서,The method of claim 15, 상기 급격한 MIT 소자열은 기판 상의 급격한 MIT 구조물들 사이에 형성된 직렬 컨택라인을 통해 직렬연결된 것을 특징으로 급격한 MIT 소자. The abrupt MIT device sequence is abrupt MIT device, characterized in that connected in series through the series contact line formed between the abrupt MIT structures on the substrate. 보호받고자 하는 전기전자시스템에 병렬연결되고,Connected in parallel to the electrical and electronic systems to be protected, 적어도 2개의 급격한 MIT(Metal-Insulator Transition) 소자가 직렬연결된 급격한 MIT 소자열을 포함하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로. A high voltage noise cancellation circuit using an abrupt MIT device including an abrupt MIT device sequence in which at least two abrupt MIT (metal-insulator transition) devices are connected in series. 제17 항에 있어서,The method of claim 17, 상기 급격한 MIT 소자열에 병렬연결된 적어도 하나의 다른 급격한 MIT 소자열을 포함하는 것을 특징으로 하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로.And at least one other abrupt MIT device sequence connected in parallel to the abrupt MIT device sequence. 제17 항에 있어서,The method of claim 17, 상기 급격한 MIT 소자들 각각에 병렬연결된 적어도 하나의 급격한 MIT 소자를 포함하는 것을 특징으로 하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로.And at least one abrupt MIT device connected in parallel to each of the abrupt MIT devices. 제17 항에 있어서,The method of claim 17, 상기 급격한 MIT 소자 각각은,Each of the abrupt MIT devices, 상기 급격한 MIT 소자를 보호하기 위한 보호저항을 포함한 것을 특징으로 하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로.A high voltage noise cancellation circuit using a sudden MIT device, characterized in that it comprises a protection resistor for protecting the sudden MIT device. 제17 항에 있어서,The method of claim 17, 상기 급격한 MIT 소자 각각은, Each of the abrupt MIT devices, 소정의 한계전압 미만에서는 절연체의 성질을 나타내고, Below the predetermined threshold voltage, it shows the property of insulator, 상기 한계전압 이상에서는 금속의 성질을 나타내는 것을 특징으로 하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로.A high voltage noise canceling circuit using a sudden MIT device, characterized in that the metal properties above the threshold voltage. 제21 항에 있어서,The method of claim 21, 상기 급격한 MIT 소자 각각은,Each of the abrupt MIT devices, 모두 동일한 상기 한계전압을 갖거나 또는 적어도 하나는 다른 상기 한계 전압을 갖는 것을 특징으로 하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로.A high voltage noise canceling circuit using an abrupt MIT device, wherein all have the same threshold voltage or at least one has the other threshold voltage. 제22 항에 있어서,The method of claim 22, 상기 급격한 MIT 소자열은.The abrupt MIT device sequence is. 상기 급격한 MIT 소자 각각의 한계전압의 합에 대응하는 전체 한계전압을 가지는 것을 특징으로 하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로.The high voltage noise cancellation circuit using the abrupt MIT device, characterized in that the total limit voltage corresponding to the sum of the threshold voltage of each abrupt MIT device. 제23 항에 있어서,The method of claim 23, wherein 상기 전체 한계전압은 상기 각각의 한계전압의 합과 동일하거나 그 미만인 것을 특징으로 하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로.Wherein the total limit voltage is equal to or less than the sum of the respective limit voltages. 제23 항에 있어서,The method of claim 23, wherein 상기 급격한 MIT 소자열의 상기 급격한 MIT 소자 각각은 상기 전체 한계전압에서 절연체의 성질에서 금속성의 성질로 전이하는 것을 특징으로 하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로.Wherein each of the abrupt MIT elements of the abrupt MIT device string transitions from an insulator to a metallic property at the total threshold voltage. 제23 항에 있어서,The method of claim 23, wherein 상기 전체 한계전압 이상의 고전압 잡음이 제거되는 것을 특징으로 하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로.A high voltage noise canceling circuit using a sudden MIT device, characterized in that the high voltage noise of more than the total threshold voltage is removed. 제17 항에 있어서,The method of claim 17, 상기 전기전자시스템은 고전압을 차단하는 고전압 개폐기인 것을 특징으로 하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로.The electrical and electronic system is a high voltage noise cancellation circuit using a sudden MIT device, characterized in that the high voltage switch to cut off the high voltage. 보호받고자 하는 전기전자시스템에 병렬연결되고,Connected in parallel to the electrical and electronic systems to be protected, 기판 및 적어도 2개의 급격한 MIT(Metal-Insulator Transition) 구조물이 직렬연결된 급격한 MIT 소자열을 포함하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로.A high voltage noise cancellation circuit using an abrupt MIT device comprising an abrupt MIT device sequence in which a substrate and at least two abrupt MIT (metal-insulator transition) structures are connected in series. 제28 항에 있어서,The method of claim 28, 상기 급격한 MIT 구조물은, The abrupt MIT structure, 소정의 한계전압 미만에서는 절연체의 성질을 나타내고, Below the predetermined threshold voltage, it shows the property of insulator, 상기 한계전압 이상에서는 금속의 성질을 나타내는 것을 특징으로 하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로.A high voltage noise canceling circuit using a sudden MIT device, characterized in that the metal properties above the threshold voltage. 제28 항에 있어서,The method of claim 28, 상기 급격한 MIT 소자열에 병렬연결된 적어도 하나의 다른 급격한 MIT 소자열을 포함하는 것을 특징으로 하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로.And at least one other abrupt MIT device sequence connected in parallel to the abrupt MIT device sequence. 제28 항에 있어서,The method of claim 28, 상기 급격한 MIT 구조물은,The abrupt MIT structure, 급격한 금속-절연체 전이 박막; 및 Abrupt metal-insulator transition thin film; And 상기 전이 박막에 컨택하는 적어도 2 개의 전극박막;을 포함하는 것을 특징으로 하는 고전압 잡음 제거회로.And at least two electrode thin films contacting the transition thin film. 제31 항에 있어서,The method of claim 31, wherein 상기 급격한 MIT 구조물은,The abrupt MIT structure, 상기 기판 상에 형성된 제1 전극박막; A first electrode thin film formed on the substrate; 상기 제1 전극박막의 상부에 형성된 저 농도의 정공을 포함하는 급격한 금속-절연체 전이 박막; 및 An abrupt metal-insulator transition thin film including holes having a low concentration formed on the first electrode thin film; And 상기 전이 박막의 상부에 형성된 제2 전극박막;을 포함하는 것을 특징으로 하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로.And a second electrode thin film formed on an upper portion of the transition thin film. 제31 항에 있어서, The method of claim 31, wherein 상기 급격한 MIT 구조물은, The abrupt MIT structure, 상기 기판 상부 일부에 형성된 저 농도의 정공을 포함하는 급격한 금속-절연체 전이 박막;An abrupt metal-insulator transition thin film including a low concentration of holes formed in a portion of the substrate; 상기 기판 상부로 상기 전이 박막의 일측면 및 상면 일부에 형성된 제1 전극박막; 및A first electrode thin film formed on one side of the transition thin film and a portion of an upper surface of the substrate; And 상기 기판 상부로 상기 전이 박막의 상기 일측면에 대향하는 타측면 및 상면 일부에 형성된 제2 전극박막을 포함하며, A second electrode thin film formed on an upper surface of the substrate and a portion of the other side and an upper surface facing the one side of the transition thin film, 상기 제1 전극박막 및 상기 제2 전극박막은 서로 분리되어 있는 것을 특징으로 하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로.The first electrode thin film and the second electrode thin film is a high voltage noise cancellation circuit using a sudden MIT device, characterized in that separated from each other. 제32 항 또는 제33 항에 있어서,34. The method of claim 32 or 33, 상기 급격한 MIT 소자열의 직렬연결은 상기 기판 상부의 상기 급격한 MIT 구조물 사이를 전기적으로 컨택하는 상기 기판 상부에 형성된 직렬 컨택라인을 통해 형성되는 것을 특징으로 하는 고전압 잡음 제거회로.The series connection of the abrupt MIT device strings is formed through a series contact line formed on the substrate to electrically contact between the abrupt MIT structures on the substrate. 제28 항에 있어서,The method of claim 28, 상기 급격한 MIT 소자열은,The abrupt MIT device sequence, 상기 기판 상면에 형성된 적어도 2개의 급격한 MIT(Metal-Insulator Transition) 구조물이 직렬연결된 제1 급격한 MIT(Metal-Insulator Transition) 소자열; 및 A first abrupt MIT element array having at least two abrupt MIT structures formed on an upper surface of the substrate in series; And 상기 기판 하면에 형성된 적어도 2개의 급격한 MIT(Metal-Insulator Transition) 구조물이 직렬연결된 제2 급격한 MIT(Metal-Insulator Transition) 소자열;을 포함하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로.And a second abrupt MIT element array in which at least two abrupt MIT structures are formed on the bottom surface of the substrate. 제35 항에 있어서,36. The method of claim 35 wherein 상기 제1 급격한 MIT 소자열의 상기 급격한 MIT 구조물은,The abrupt MIT structure of the first abrupt MIT device sequence, 상기 기판 상면에 형성된 급격한 금속-절연체 제1 전이 박막;An abrupt metal-insulator first transition thin film formed on the substrate; 상기 기판 상면으로 상기 제1 전이 박막의 일측면 및 상면 일부로 형성된 제1-1 전극박막;및A first-first electrode thin film formed on an upper surface of the substrate and formed on one side and a part of an upper surface of the first transition thin film; and 상기 기판 상면으로 상기 제1 전이 박막의 상기 일측면에 대향하는 타측면 및 상면 일부로 형성된 제1-2 전극박막을 포함하고,A second electrode thin film formed on the upper surface of the substrate and formed on the other side surface and a portion of the upper surface facing the one side surface of the first transition thin film, 상기 제2 급격한 MIT 소자열의 상기 급격한 MIT 구조물은, The abrupt MIT structure of the second abrupt MIT device sequence, 상기 기판 하면에 형성된 급격한 금속-절연체 제2 전이 박막;An abrupt metal-insulator second transition thin film formed on the bottom surface of the substrate; 상기 기판 하면으로 상기 제2 전이 박막의 일측면 및 하면 일부로 형성된 제2-1 전극박막;및A 2-1 electrode thin film formed on one side of the second transition thin film and a part of the bottom surface of the substrate; 상기 기판 하면으로 상기 제2 전이 박막의 상기 일측면에 대향하는 타측면 및 하면 일부로 형성된 제2-1 전극박막을 포함하는 것을 특징으로 하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로.And a 2-1 electrode thin film formed on the lower surface of the substrate and on the other side of the second transition thin film and on a portion of the lower surface of the second transition thin film, wherein the abrupt MIT device is used. 제35 항에 있어서,36. The method of claim 35 wherein 상기 제1 급격한 MIT 소자열의 상기 급격한 MIT 구조물은,The abrupt MIT structure of the first abrupt MIT device sequence, 상기 기판 상면에 형성된 제1-1 전극박막;A first-first electrode thin film formed on an upper surface of the substrate; 상기 제1-1 전극박막 상면에 형성된 급격한 금속-절연체 제1 전이 박막;및An abrupt metal-insulator first transition thin film formed on an upper surface of the first-first electrode thin film; and 상기 제1 전이 박막 상면에 형성된 제1-2 전극박막을 포함하고,A first electrode thin film formed on an upper surface of the first transition thin film, 상기 제2 급격한 MIT 소자열의 상기 급격한 MIT 구조물은,The abrupt MIT structure of the second abrupt MIT device sequence, 상기 기판 하면에 형성된 제2-1 전극박막;A 2-1 electrode thin film formed on the lower surface of the substrate; 상기 제2-1 전극박막 하면에 형성된 급격한 금속-절연체 제2 전이 박막;및A sudden metal-insulator second transition thin film formed on the bottom surface of the 2-1 electrode thin film; and 상기 제2 전이 박막 하면에 형성된 제2-2 전극박막을 포함하는 것을 특징으로 하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로.And a second electrode thin film formed on the bottom surface of the second transition thin film. 제36 항 또는 제37 항에 있어서,38. The method of claim 36 or 37, 상기 제1 급격한 MIT 소자열의 직렬연결은 상기 기판 상부의 상기 급격한 MIT 구조물 사이를 전기적으로 컨택하는 상기 기판 상부에 형성된 직렬 컨택라인을 통해 형성되고,The series connection of the first abrupt MIT device string is formed through a series contact line formed on the substrate to electrically contact between the abrupt MIT structures on the substrate, 상기 제2 급격한 MIT 소자열의 직렬연결은 상기 기판 하부의 상기 급격한 MIT 구조물 사이를 전기적으로 컨택하는 상기 기판 하부에 형성된 직렬 컨택라인을 통해 형성되는 것을 특징으로 하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로.The series connection of the second abrupt MIT device string is formed through a series contact line formed under the substrate to electrically contact between the abrupt MIT structures below the substrate. 제38 항에 있어서,The method of claim 38, wherein 상기 제1 급격한 MIT 소자열과 상기 제2 급격한 MIT 소자열은 상기 기판을 관통하는 병렬 컨택라인을 통해 병렬연결되는 것을 특징으로 하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로.And the first abrupt MIT device string and the second abrupt MIT device string are connected in parallel through a parallel contact line passing through the substrate. 제28 항에 있어서, The method of claim 28, 상기 기판은 상부 및 하부 중에서 적어도 한 면에 버퍼층을 더 포함하는 것을 특징으로 하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로.The substrate is a high voltage noise cancellation circuit using a sudden MIT device, characterized in that further comprising a buffer layer on at least one surface of the top and bottom. 제40 항에 있어서, 41. The method of claim 40 wherein 상기 버퍼층은 SiO2 또는 Si3N4막을 포함하는 것을 특징으로 하는 급격한 MIT 소자를 이용한 고전압 잡음 제거회로.The buffer layer is a high voltage noise cancellation circuit using a sudden MIT device, characterized in that the SiO 2 or Si 3 N 4 film. 보호받고자 하는 전기전자시스템; 및Electrical and electronic systems to be protected; And 상기 전기전자시스템에 병렬연결되고 적어도 2개의 급격한 MIT(Metal-Insulator Transition) 소자가 직렬연결된 급격한 MIT 소자열을 구비한 고전압 잡음 제거회로;를 포함하는 전기전자장치.And a high voltage noise canceling circuit having an abrupt MIT device string connected in parallel with at least two abrupt MIT elements in series with the electric and electronic system. 제42 항에 있어서,The method of claim 42, wherein 상기 고전압 잡음 제거회로는,The high voltage noise cancellation circuit, 상기 급격한 MIT 소자열에 병렬연결된 적어도 하나의 다른 급격한 MIT 소자열을 포함하는 것을 특징으로 하는 전기전자장치.And at least one other abrupt MIT device sequence connected in parallel to the abrupt MIT device sequence. 제42 항에 있어서,The method of claim 42, wherein 상기 급격한 MIT 소자 각각은,Each of the abrupt MIT devices, 상기 급격한 MIT 소자를 보호하기 위한 보호저항을 포함한 것을 특징으로 하는 전기전자장치.An electrical and electronic device comprising a protection resistor for protecting the abrupt MIT device. 제42 항에 있어서,The method of claim 42, wherein 상기 급격한 MIT 소자는, The abrupt MIT device, 소정의 한계전압 미만에서는 절연체의 성질을 나타내고, Below the predetermined threshold voltage, it shows the property of insulator, 상기 한계전압 이상에서는 금속의 성질을 나타내는 것을 특징으로 하는 전기전자장치.The electrical and electronic device, characterized in that the property of the metal above the threshold voltage. 제45 항에 있어서,46. The method of claim 45, 상기 급격한 MIT 소자 각각은,Each of the abrupt MIT devices, 모두 동일한 상기 한계전압을 갖거나 또는 적어도 하나는 다른 상기 한계 전압을 갖는 것을 특징으로 하는 전기전자장치.And all have the same threshold voltage or at least one of the other threshold voltages. 제46 항에 있어서,47. The method of claim 46 wherein 상기 급격한 MIT 소자열은.The abrupt MIT device sequence is. 상기 급격한 MIT 소자 각각의 한계전압의 합에 해당하는 전체 한계전압을 가지는 것을 특징으로 하는 전기전자장치.And the total limit voltage corresponding to the sum of the limit voltages of the abrupt MIT devices. 제47 항에 있어서,The method of claim 47, 상기 전체 한계전압 이상의 고전압 잡음이 제거되는 것을 특징으로 하는 전기전자장치.An electrical and electronic device, characterized in that high voltage noise above the total threshold voltage is removed. 제42 항에 있어서,The method of claim 42, wherein 상기 전기전자장치는 고전압을 차단하는 고전압 개폐기인 것을 특징으로 하는 전기전자장치.The electrical and electronic device is an electrical and electronic device, characterized in that the high voltage switchgear for blocking the high voltage.
KR1020050124045A 2005-07-29 2005-12-15 Abrupt MIT device, circuit for removing high voltage noise adapting the same device, and electrical and electronic system comprising the same circuit KR100714115B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008523781A JP5155860B2 (en) 2005-07-29 2006-04-05 Abrupt metal-insulator transition element, high-voltage noise removal circuit using the abrupt metal-insulator transition element, and electric / electronic system including the circuit
EP06747323A EP1911137A4 (en) 2005-07-29 2006-04-05 Abrupt metal-insulator transition device, circuit for removing high-voltage noise using the abrupt metal-insulator transition device, and electrical and/or electronic system comprising the circuit
CN2006800363846A CN101278454B (en) 2005-07-29 2006-04-05 Abrupt metal-insulator transition device, circuit and electrical and/or electronic system
PCT/KR2006/001249 WO2007013724A1 (en) 2005-07-29 2006-04-05 Abrupt metal-insulator transition device, circuit for removing high-voltage noise using the abrupt metal-insulator transition device, and electrical and/or electronic system comprising the circuit
US12/021,764 US7489492B2 (en) 2005-07-29 2008-01-29 Abrupt metal-insulator transition device, circuit for removing high-voltage noise using the abrupt metal-insulator transition device, and electrical and/or electronic system comprising the circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050069805 2005-07-29
KR1020050069805 2005-07-29

Publications (2)

Publication Number Publication Date
KR20070014928A KR20070014928A (en) 2007-02-01
KR100714115B1 true KR100714115B1 (en) 2007-05-02

Family

ID=38080622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050124045A KR100714115B1 (en) 2005-07-29 2005-12-15 Abrupt MIT device, circuit for removing high voltage noise adapting the same device, and electrical and electronic system comprising the same circuit

Country Status (3)

Country Link
JP (1) JP5155860B2 (en)
KR (1) KR100714115B1 (en)
CN (1) CN101278454B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595673B2 (en) 2011-10-31 2017-03-14 Electronics And Telecommunications Research Institute Method for removing electro-static discharge (EDS) noise signal in electronic system including the metal-insulator transition (MIT) 3-terminal device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219774B1 (en) * 2007-07-20 2013-01-18 삼성전자주식회사 Method of forming semiconductor device having transition metal oxide layer and related device
WO2013066006A1 (en) * 2011-10-31 2013-05-10 한국전자통신연구원 Three-terminal device for metal-insulator transition, electrical and electronic system including same, and method for removing electrostatic noise signals
CN111092146B (en) * 2019-07-05 2021-10-19 河南大学 PBCO superconducting film and preparation method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312023A (en) 1999-04-28 2000-11-07 Sharp Corp Light receiving element
KR20030024156A (en) * 2001-09-17 2003-03-26 한국전자통신연구원 Field effect transistor using sharp metal-insulator transition
KR20050038834A (en) * 2003-10-23 2005-04-29 한국전자통신연구원 Metal-insulator transition high speed switching device and method for manufacturing the same
KR20050094324A (en) * 2004-08-24 2005-09-27 주식회사 엘지화학 A safty device for preventing overcharge of secondary batteries and a secondary device therewith

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6015277Y2 (en) * 1980-12-23 1985-05-14 松下電器産業株式会社 thick film varistor
US6128169A (en) * 1997-12-19 2000-10-03 Leviton Manufacturing Co., Inc. Arc fault detector with circuit interrupter and early arc fault detection
CN2398761Y (en) * 1999-09-07 2000-09-27 深圳市华为电气股份有限公司 Overvoltage protective device
JP4128763B2 (en) * 2000-10-30 2008-07-30 株式会社東芝 Voltage switching circuit
US6826026B2 (en) * 2001-09-07 2004-11-30 Texas Instruments Incorporated Output buffer and I/O protection circuit for CMOS technology
US6714427B1 (en) * 2002-11-07 2004-03-30 Lionel O. Barthold Current modulation of direct current transmission lines

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312023A (en) 1999-04-28 2000-11-07 Sharp Corp Light receiving element
KR20030024156A (en) * 2001-09-17 2003-03-26 한국전자통신연구원 Field effect transistor using sharp metal-insulator transition
KR20050038834A (en) * 2003-10-23 2005-04-29 한국전자통신연구원 Metal-insulator transition high speed switching device and method for manufacturing the same
KR20050094324A (en) * 2004-08-24 2005-09-27 주식회사 엘지화학 A safty device for preventing overcharge of secondary batteries and a secondary device therewith

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595673B2 (en) 2011-10-31 2017-03-14 Electronics And Telecommunications Research Institute Method for removing electro-static discharge (EDS) noise signal in electronic system including the metal-insulator transition (MIT) 3-terminal device
KR101834904B1 (en) * 2011-10-31 2018-03-08 한국전자통신연구원 Technology for reducing high speed voltage noise in the metal-insulator transition device and electronic system

Also Published As

Publication number Publication date
JP5155860B2 (en) 2013-03-06
CN101278454B (en) 2011-08-10
KR20070014928A (en) 2007-02-01
JP2009503841A (en) 2009-01-29
CN101278454A (en) 2008-10-01

Similar Documents

Publication Publication Date Title
US7489492B2 (en) Abrupt metal-insulator transition device, circuit for removing high-voltage noise using the abrupt metal-insulator transition device, and electrical and/or electronic system comprising the circuit
US4804490A (en) Method of fabricating stabilized threshold switching material
JP2008530815A (en) Electrical and electronic system protection circuit using abrupt metal-insulator transition element and electrical and electronic system including the circuit
JPS63150980A (en) Thin film overvoltage protector
CN102860141A (en) Electric discharge protection for surface mounted and embedded components
KR100714115B1 (en) Abrupt MIT device, circuit for removing high voltage noise adapting the same device, and electrical and electronic system comprising the same circuit
US9941472B2 (en) Piezoelectronic device with novel force amplification
JP2008533736A (en) Low voltage noise prevention circuit using abrupt metal-insulator transition element
CN111386605B (en) Electrostatic discharge protection device including field induced switching element
CN103247617B (en) Electrostatic protection structure on active array substrate
KR101834904B1 (en) Technology for reducing high speed voltage noise in the metal-insulator transition device and electronic system
RU2392692C2 (en) Device with abrupt metal-insulator juction with parallel conducting layers
US9601243B2 (en) Contact element for varistor
KR100701159B1 (en) Aabrupt metal-insulator transition device with parallel conducting layers
CN104916678A (en) Semiconductor device
US8711532B2 (en) Integrated advance copper fuse combined with ESD/over-voltage/reverse polarity protection
US20020050908A1 (en) Composite material switches
CN102097578A (en) Electrostatic protection device and electronic apparatus equipped therewith
CA1037616A (en) Varistors with patterned electrodes
US9029296B2 (en) Increased normal zone propagation velocity in superconducting segments
US11643119B2 (en) Track circuit surge protection
CN106469757A (en) Semiconductor device and the manufacture method of semiconductor device
US6194699B1 (en) Photoconductive switch with multiple layers
LU100140B1 (en) Circuit Breaker having Semiconductor Switch Element and Energy Absorbing Device
JPS61167314A (en) Gas insulating electric device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee