KR100708941B1 - Method of forming a deep trench in semiconductor device - Google Patents

Method of forming a deep trench in semiconductor device Download PDF

Info

Publication number
KR100708941B1
KR100708941B1 KR1020050128183A KR20050128183A KR100708941B1 KR 100708941 B1 KR100708941 B1 KR 100708941B1 KR 1020050128183 A KR1020050128183 A KR 1020050128183A KR 20050128183 A KR20050128183 A KR 20050128183A KR 100708941 B1 KR100708941 B1 KR 100708941B1
Authority
KR
South Korea
Prior art keywords
deep trench
forming
ion implantation
silicon substrate
mask pattern
Prior art date
Application number
KR1020050128183A
Other languages
Korean (ko)
Inventor
박근주
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050128183A priority Critical patent/KR100708941B1/en
Application granted granted Critical
Publication of KR100708941B1 publication Critical patent/KR100708941B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 딥 트렌치(deep Trench) 형성방법에 관한 것으로서, 이온 주입공정 및 식각공정을 반복 수행하여 보잉 및 언더컷의 발생이 방지된 딥 트렌치를 형성할 수 있는 효과가 있다. The present invention relates to a deep trench forming method for a semiconductor device, and it is an object of the present invention to provide a deep trench which is formed by repeatedly performing an ion implantation process and an etching process to prevent occurrence of a bowing and an undercut.

이를 위한 본 발명에 의한 반도체 소자의 딥 트렌치 형성 방법은, 실리콘 기판상에 상기 실리콘 기판의 일부분을 노출시키는 마스크 패턴을 형성하는 단계; 상기 마스크 패턴에 의해 노출된 상기 실리콘 기판에 이온 주입공정 및 식각공정을 반복 수행하여 딥 트렌치를 형성하는 단계; 및 상기 마스크 패턴을 제거하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of forming a deep trench of a semiconductor device, comprising: forming a mask pattern on a silicon substrate to expose a portion of the silicon substrate; Repeating an ion implantation process and an etching process on the silicon substrate exposed by the mask pattern to form a deep trench; And removing the mask pattern.

MEMS, 딥 트렌치(deep Trench), 보잉, 이온 주입 MEMS, deep trench, Boeing, ion implantation

Description

반도체 소자의 딥 트렌치 형성 방법{Method of forming a deep trench in semiconductor device}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method of forming a deep trench in a semiconductor device,

도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 딥 트렌치 형성 방법을 설명하기 위한 공정별 단면도.FIGS. 1A and 1B are cross-sectional views for explaining a method of forming a deep trench of a semiconductor device according to the related art.

도 2는 종래 기술에 따른 반도체 소자의 딥 트렌치 형성 방법의 문제점을 설명하기 위한 단면도.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method of forming a deep trench of a semiconductor device.

도 3은 종래 기술에 따라 형성된 딥 트렌치에 보잉이 발생된 상태를 나타내는 사진.3 is a photograph showing a state in which bowing is generated in a deep trench formed according to the prior art.

도 4a 내지 도 4f는 본 발명의 실시예에 따른 반도체 소자의 딥 트렌치 형성 방법을 설명하기 위한 공정별 단면도.4A to 4F are cross-sectional views for illustrating a method of forming a deep trench of a semiconductor device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명>Description of the Related Art

200: 실리콘 기판 201: 패드 산화막200: silicon substrate 201: pad oxide film

202: 감광막 패턴 203: 1차 이온 주입공정202: Photoresist pattern 203: Primary ion implantation process

203a: 1차 이온 주입영역 204: 트렌치203a: primary ion implantation region 204: trench

204a: 딥 트렌치(deep trench) 205: 2차 이온 주입공정204a: deep trench 205: secondary ion implantation process

205a: 2차 이온 주입영역205a: secondary ion implantation region

본 발명은 반도체 소자의 딥 트렌치(deep trench) 형성 방법에 관한 것으로서, 특히, 이온 주입공정 및 식각공정을 반복 수행하여 보잉 및 언더컷의 발생이 방지된 반도체 소자의 딥 트렌치 형성에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a deep trench forming method for a semiconductor device, and more particularly, to a deep trench formation of a semiconductor device in which the ion implantation process and the etching process are repeatedly performed to prevent the occurrence of a bowing and an undercut.

일반적으로, 딥 트렌치는 반도체 소자의 제조공정에 적용되고 있으며, 특히, 미세 구조물이라 칭하는 MEMS(micro electro mechanical system) 구조물에서 많이 사용되고 있다.In general, deep trenches have been applied to the manufacturing process of semiconductor devices, and in particular, they are widely used in MEMS (micro electro mechanical system) structures called microstructures.

상기 MEMS 구조물은 주로 반도체 제조기술을 응용하여 제조하는데, 미소 광학 및 극한 소자를 이용하여 자기 및 광 헤드와 같은 각종 정보기기 부품에 응용되며, 또한 여러 종류의 마이크로 유체 제어 기술을 이용하여 생명, 의학 분야 및 반도체 제조공정 등에도 응용된다.The MEMS structure is mainly manufactured by applying semiconductor manufacturing technology. The MEMS structure is applied to various information device parts such as magnetic and optical heads by using micro optical and extreme devices. Also, by using various kinds of micro fluid control technology, Field and semiconductor manufacturing process.

이러한 MEMS 구조물을 제작하는 데에 있어서, 딥 트렌치를 식각하는 것이 필수적이다. 통상적으로, 딥 트렌치는 높은 종횡비(High Aspect Ratio)에 보통 20㎛ 이상의 깊이를 갖는 트렌치를 일컫는다.In fabricating such a MEMS structure, it is essential to etch deep trenches. Typically, a deep trench refers to a trench having a high aspect ratio, typically 20 mu m or more in depth.

이하, 종래기술에 따른 반도체 소자의 딥 트렌치 형성 방법을 첨부한 도면을 참조하여 설명하기로 한다.Hereinafter, a method of forming a deep trench of a semiconductor device according to the related art will be described with reference to the accompanying drawings.

도 1a 및 도 1b는 종래기술에 따른 반도체 소자의 딥 트렌치 형성 방법을 설명하기 위한 공정별 단면도이고, 도 2는 종래 기술에 따른 반도체 소자의 딥 트렌치 형성 방법의 문제점을 설명하기 위한 단면도이며, 도 3은 종래 기술에 따라 형성된 딥 트렌치에 보잉이 발생된 상태를 나타내는 사진이다.FIGS. 1A and 1B are cross-sectional views for explaining a method of forming a deep trench of a semiconductor device according to the related art, FIG. 2 is a cross-sectional view for explaining a problem of a deep trench forming method of a semiconductor device according to the prior art, 3 is a photograph showing a state in which bowing is generated in a deep trench formed according to the prior art.

먼저, 종래의 기술에 따른 반도체 소자의 딥 트렌치 형성 방법은, 도 1a에 도시한 바와 같이, 실리콘 기판(100) 상에 패드 산화막(101)을 성장시킨다. 그런 다음, 상기 패드 산화막(101) 상에 감광막(도시안됨)을 도포한 후, 상기 감광막을 선택적으로 노광 및 현상하여 상기 실리콘 기판(100)의 일부분과 대응하는 패드 산화막(101) 부분을 노출시키는 감광막 패턴(102)을 형성한다. 다음으로, 상기 감광막 패턴(102)을 식각 마스크로 이용하여 상기 패드 산화막(101)을 식각하여 상기 실리콘 기판(100)의 일부분을 노출시킨다.First, in a deep trench forming method of a semiconductor device according to the related art, a pad oxide film 101 is grown on a silicon substrate 100 as shown in FIG. 1A. Then, a photoresist film (not shown) is coated on the pad oxide film 101, and then the photoresist film is selectively exposed and developed to expose a portion of the pad oxide film 101 corresponding to a portion of the silicon substrate 100 A photoresist pattern 102 is formed. Next, a part of the silicon substrate 100 is exposed by etching the pad oxide film 101 using the photoresist pattern 102 as an etching mask.

그 다음에, 도 1b에 도시한 바와 같이, 상기 감광막 패턴(102)에 의해 노출된 상기 실리콘 기판(100)을 식각하여 딥 트렌치(103)를 형성한다. 상기 딥 트렌치(103)의 식각 공정은, 일반적으로 SF6 또는 O2 가스를 사용하여 수행한다.Next, as shown in FIG. 1B, the silicon substrate 100 exposed by the photoresist pattern 102 is etched to form a deep trench 103. The etching process of the deep trench 103 is generally performed using SF 6 or O 2 gas.

그러나, 종래기술에 따른 반도체 소자의 딥 트렌치 형성 방법에 있어서, 상기 트렌치(103)의 식각 공정에서 사용되는 가스 이온들의 플럭스(flux)와 밀도(density)에 기인하여, 딥 트렌치(103) 상부에 이온이 투과(trajectory)되고, 이온 일탈(deviation)에 의해 딥 트렌치(103)의 상부의 일부분이 뚫리게 되어, 도 2 및 도 3에 도시된 바와 같이, 딥 트렌치(103)의 측벽이 거칠어지고 굽어 들어가는 언더컷 및 보잉 등의 문제점이 발생하게 된다.However, in the method of forming a deep trench of a semiconductor device according to the related art, it is difficult to form a deep trench 103 on the deep trench 103 due to the flux and density of the gas ions used in the etching process of the trench 103 Ions are trajectory and ion delamination causes a portion of the upper portion of the deep trench 103 to be pierced so that the side walls of the deep trench 103 are roughened as shown in Figures 2 and 3 Problems such as bent undercut and bowing are caused.

이러한 언더컷 및 보잉은 반도체 소자의 딥 트렌치 형성시, 캐패시던스(Capacitance)의 변화(Variation)을 초래하고, 또는 갭필 특성 및 소자의 특성을 저하시키는 원인이 된다.These undercuts and bowing cause variations in capacitance when the deep trenches of the semiconductor device are formed, or cause degradation of the gap fill characteristics and device characteristics.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은, 이온 주입공정 및 식각공정을 반복 수행하여, 딥 트렌치에 발생하는 보잉 및 언더컷을 방지할 수 있는 반도체 소자의 딥 트렌치 형성 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a deep trench forming method of a semiconductor device capable of preventing bowing and undercut occurring in a deep trench by repeatedly performing an ion implantation process and an etching process Method.

상기 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 딥 트렌치 형성 방법은, 실리콘 기판상에 상기 실리콘 기판의 일부분을 노출시키는 마스크 패턴을 형성하는 단계; 상기 마스크 패턴에 의해 노출된 상기 실리콘 기판에 이온 주입공정 및 식각공정을 반복 수행하여 딥 트렌치를 형성하는 단계; 및 상기 마스크 패턴을 제거하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of forming a deep trench of a semiconductor device, the method comprising: forming a mask pattern on a silicon substrate to expose a portion of the silicon substrate; Repeating an ion implantation process and an etching process on the silicon substrate exposed by the mask pattern to form a deep trench; And removing the mask pattern.

또한, 상기 이온 주입공정 및 식각공정은, 상기 딥 트렌치의 최종 식각 타겟에 도달하는 시점까지 반복 수행하는 것을 특징으로 한다.The ion implantation process and the etching process are repeatedly performed until reaching the final etching target of the deep trench.

또한, 상기 반복 수행되는 이온 주입공정 및 식각공정의 각 공정단계의 이온주입 및 식각하는 두께는, 상기 딥 트렌치의 최종 깊이를 식각 공정 횟수로 나눈 두께인 것을 특징으로 한다.Also, the ion implantation and etching thickness of the ion implantation process and the etching process may be a thickness obtained by dividing the final depth of the deep trench by the number of etching processes.

또한, 상기 이온 주입 공정은 As, P, In 및 Sb 중 어느 하나를 이용하여, 4MeV의 에너지와 1E16의 도즈량으로 진행하는 것을 특징으로 한다.The ion implantation process may be performed using energy of 4 MeV and dose of 1E16 by using any one of As, P, In, and Sb.

또한, 상기 딥 트렌치를 형성하기 위한 식각공정은, SF6 또는 O2 를 이용하는 DRIE 식각공정을 적용하여 수행하는 것을 특징으로 한다.The etching process for forming the deep trench is performed by applying a DRIE etching process using SF 6 or O 2 .

또한, 상기 마스크 패턴은 산화막 및 질화막, 또는 산화막 및 감광막의 적층 구조를 갖는 것을 특징으로 한다.The mask pattern is characterized by having a stacked structure of an oxide film and a nitride film, or an oxide film and a photoresist film.

그리고, 상기 마스크 패턴을 제거하는 단계 후에, 세정공정을 수행하는 단계를 더 포함하는 것을 특징으로 한다.Further, the method may further include performing a cleaning process after removing the mask pattern.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to embodiments of the present invention, examples of which are illustrated in the accompanying drawings, wherein like reference numerals refer to the like elements throughout.

도 4a 내지 도 4f는 본 발명의 실시예에 따른 반도체 소자의 딥 트렌치 형성 방법을 설명하기 위한 공정별 단면도이다.4A to 4F are cross-sectional views illustrating a method of forming a deep trench of a semiconductor device according to an embodiment of the present invention.

도 4a에 도시한 바와 같이, 실리콘 기판(200) 상에 상기 실리콘 기판(200)의 일부분을 노출시키는 마스크 패턴을 형성한다. 상기 마스크 패턴은 산화막(201) 및 감광막 패턴(202)의 적층 구조로 이루어져 있다. 여기서, 상기 감광막 패턴(202) 대신에 질화막 등을 사용할 수도 있다. 4A, a mask pattern for exposing a part of the silicon substrate 200 is formed on the silicon substrate 200. As shown in FIG. The mask pattern has a stacked structure of an oxide film 201 and a photoresist pattern 202. Here, a nitride film or the like may be used instead of the photoresist pattern 202.

다음으로, 도 4b에 도시한 바와 같이, 상기 마스크 패턴에 의하여 노출된 실리콘 기판(200) 부분에 1차 이온 주입 공정(203)을 수행한다. 상기 1차 이온 주입 공정(203)은, As, P, In 및 Sb 중 어느 하나를 이용하여, 4MeV의 고에너지와 1E16의 높은 도즈량으로 진행하는 것이 바람직하다.Next, as shown in FIG. 4B, the first ion implantation process 203 is performed on the silicon substrate 200 exposed by the mask pattern. It is preferable that the primary ion implantation step 203 proceeds using a high energy of 4 MeV and a high dosage of 1E16 by using any one of As, P, In, and Sb.

여기서, 상기 1차 이온 주입공정(203)이 수행됨에 따라, 상기 실리콘 기판(200)에 1차 이온 주입영역(203a)이 형성되고, 이러한 1차 이온 주입영역(203a)에 주입된 이온들이, 상기 실리콘 기판(200)의 실리콘(Si)과 서로 결합됨으로써, 실리콘 간의 격자결함이 유발되어 손상(damage)이 발생된다. As the primary ion implantation process 203 is performed, a primary ion implantation region 203a is formed in the silicon substrate 200, and ions implanted into the primary ion implantation region 203a are ion- (Si) of the silicon substrate 200, thereby causing lattice defects between the silicon layers and causing damage.

이와 같이, 1차 이온 주입공정에 의해 실리콘 기판(200)의 일부분이 손상됨에 따라, 이 부분에서의 식각이 매우 빠른 속도로 진행됨으로써, 후속적으로 진행되는 딥 트렌치 형성공정에서, 딥 트렌치의 측벽에 보잉이나 언더컷이 발생하는 것을 방지할 수 있다. Thus, as a part of the silicon substrate 200 is damaged by the primary ion implantation process, etching at this portion proceeds at a very high speed, so that in the subsequent deep trench formation process, It is possible to prevent the occurrence of the bowing or the undercut.

다음으로, 도 4c에 도시한 바와 같이, 상기 1차 이온 주입영역(203a)을 식각하여, 트렌치(204)를 형성한다. 일반적으로, 상기 트렌치(204)는, SF6 및 O2 중 어느 하나를 사용한 플라즈마를 이용한 깊은 반응성 이온 식각(Deep Reacctive Ion Etching: 이하, "DRIE"라 칭함.)공정과 C4F8 등 CFx 계열 중 어느 하나를 이용한 측벽 패시베이션(Passivation) 공정을 수차례 반복하는 보쉬 프로세스(Bosh process) 를 적용하여 형성된다. Next, as shown in FIG. 4C, the primary ion implantation region 203a is etched to form the trench 204. Next, as shown in FIG. In general, the trench 204 is formed by a deep reactive ion etching (hereinafter referred to as "DRIE") process using a plasma using any one of SF 6 and O 2 and a C 4 F 8 CF x series by using a Bosh process in which a side wall passivation process is repeated several times.

그 다음에, 도 4d에 도시한 바와 같이, 상기 트렌치(204)에 의해 노출된 실리콘 기판(200) 부분에 2차 이온 주입공정(205)을 수행하여, 2차 이온 주입영역(205a)을 형성한다. 상기 2차 이온 주입 공정(205)은, 상기 1차 이온 주입공정(203)과 마찬가지로, As, P, In 및 Sb 중 어느 하나를 이용하여, 4MeV의 고에너지와 1E16의 높은 도즈량으로 진행하는 것이 바람직하다.4D, a secondary ion implantation process 205 is performed on the portion of the silicon substrate 200 exposed by the trench 204 to form a secondary ion implantation region 205a do. The secondary ion implantation process 205 proceeds using a high energy of 4 MeV and a high dose of 1E16 using any one of As, P, In, and Sb as in the primary ion implantation process 203 .

그런 다음, 도 4e에 도시한 바와 같이, 상기 2차 이온 주입영역(205a)을 식각하여 딥 트렌치(204a)를 형성한다. 즉, 상기 이온 주입공정 및 식각공정은, 상기 딥 트렌치(204a)의 최종 식각 타겟에 도달하는 시점까지 반복 수행하여 형성할 수 있고, 이때, 상기 반복 수행되는 이온 주입공정 및 식각공정의 각 공정단계의 이온 주입 및 식각하는 두께는, 상기 딥 트렌치(204a)의 최종 깊이를 식각공정 횟수로 나눈 두께인 것이 바람직하다.Then, as shown in FIG. 4E, the second ion-implanted region 205a is etched to form a deep trench 204a. That is, the ion implantation process and the etching process can be repeatedly performed until reaching the final etching target of the deep trench 204a. At this time, the ion implantation process and the etching process Is preferably a thickness obtained by dividing the final depth of the deep trench 204a by the number of etching processes.

이와 같이, 이온 주입공정 및 식각공정을 반복적으로 수행하는 이유는, 이온을 주입할 수 있는 깊이의 한계로 인하여, 상기 딥 트렌치(204a)의 최종 식각 타겟만큼 한번에 이온 주입공정을 진행할 수 없기 때문이다.The reason why the ion implantation process and the etching process are repeatedly performed is that the ion implantation process can not be performed at a time as much as the final etching target of the deep trench 204a due to the limit of the depth at which the ions can be implanted .

여기서, 본 실시예에서는 딥 트렌치(204a)를 형성하기 위한 이온 주입공정 및 식각공정을 2회만 수행하는 것으로 예를 들었으나, 이보다 더 많은 횟수만큼 반복 수행하여 딥 트렌치(204a)를 형성할 수도 있다. Herein, although the ion implantation process and the etching process for forming the deep trench 204a are performed in this embodiment, the deep trench 204a may be formed by repeating the ion implantation process and the etching process twice more times .

다음으로, 도 4f에 도시한 바와 같이, 상기 딥 트렌치(204a)가 형성된 실리콘 기판(200) 상에 잔존하는 상기 마스크 패턴을 제거한다. 이후에, 세정공정을 통 해 상기 실리콘 기판(200)상에 잔류된 불순물과 폴리머 등을 제거한다. Next, as shown in FIG. 4F, the mask pattern remaining on the silicon substrate 200 on which the deep trench 204a is formed is removed. Thereafter, the impurities and the polymer remaining on the silicon substrate 200 are removed through a cleaning process.

상술한 바와 같이, 본 발명의 실시예 따라 형성되는 딥 트렌치(204a)는, 이온 주입공정과 식각공정을 수차례 반복 수행하여 형성함으로써, 보쉬프로세스로 인하여 딥 트렌치에 발생되던 보잉, 언더컷 및 스캘럽 등을 방지할 수 있다. 이에 따라, 측벽이 매끄러운 딥 트렌치를 형성할 수 있으므로, 갭필 특성이 향상되고, 소자의 특성이 열화되는 것을 방지할 수 있다.As described above, the deep trench 204a formed according to the embodiment of the present invention is formed by repeatedly performing the ion implantation process and the etching process several times, so that the bore, the undercut and the scallop generated in the deep trench due to the Bosch process Can be prevented. Thus, since the deep trench can be smoothly formed on the side wall, the gap fill property can be improved and the characteristics of the device can be prevented from deteriorating.

이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 특허청구범위에서 정의되는 본 발명의 취지와 범위에 포함되는 것으로 보아야 할 것이다.While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the invention as defined by the appended claims. something to do.

앞에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 딥 트렌치 형성 방법에 의하면, 이온 주입공정과 식각공정을 수차례 반복 수행하여 딥 트렌치를 형성함으로써, 보쉬프로세스로 인하여 딥 트렌치에 발생하였던 보잉, 언더컷 및 스캘럽 등을 방지할 수 있는 효과가 있다. As described above, according to the method for forming a deep trench of a semiconductor device according to the present invention, deep trenches are formed by repeating the ion implantation process and the etching process several times, so that the deep trenches, which are formed in the deep trenches due to the Bosch process, Scallops and the like can be prevented.

따라서, 측벽이 매끄러운 딥 트렌치를 형성할 수 있으므로, 보잉과 언더 컷을 방지하여 캐패시던스의 안정화를 가져오며, 갭필 특성 및 소자의 특성을 개선할 수 있다. 또한, 본 발명은 MEMS 뿐만 아니라, 3차원 인테그레이션(integration)에도 응용이 가능하다. Therefore, the side walls can form a smooth deep trench, thereby preventing bowing and undercut, stabilizing the capacitance, improving the gap fill characteristics and device characteristics. Further, the present invention can be applied not only to MEMS but also to three-dimensional integration.

Claims (7)

실리콘 기판상에 상기 실리콘 기판의 일부분을 노출시키는 마스크 패턴을 형성하는 단계;Forming a mask pattern on the silicon substrate to expose a portion of the silicon substrate; 상기 마스크 패턴에 의해 노출된 상기 실리콘 기판에 최종 식각 타켓에 도달하는 시점까지 As, P, In 및 Sb 중 어느 하나를 이용하여, 4MeV의 에너지와 1E16의 도즈량으로 진행하는 이온 주입공정 및 트렌치의 최종 깊이를 식각 공정 횟수로 나눈 두께로 식각공정을 반복 수행하여 딥 트렌치를 형성하는 단계; 및 An ion implantation process of advancing at an energy of 4 MeV and a dose of 1E16 using any one of As, P, In and Sb until reaching a final etching target on the silicon substrate exposed by the mask pattern, Forming a deep trench by repeating the etching process to a thickness obtained by dividing a final depth by the number of etching processes; And 상기 마스크 패턴을 제거하는 단계를 포함하는 반도체 소자의 딥 트렌치 형성방법. And removing the mask pattern. &Lt; RTI ID = 0.0 &gt; 11. &lt; / RTI &gt; 삭제delete 삭제delete 삭제delete 제 1항에 있어서,The method according to claim 1, 상기 딥 트렌치를 형성하기 위한 식각공정은, SF6 또는 O2 를 이용하는 DRIE 식각공정을 적용하여 수행하는 것을 특징으로 하는 반도체 소자의 딥 트렌치 형성 방법.Wherein the step of forming the deep trench is performed by applying a DRIE etching process using SF 6 or O 2 . 제 1 항에 있어서,The method according to claim 1, 상기 마스크 패턴은 산화막 및 질화막, 또는 산화막 및 감광막의 적층 구조를 갖는 것을 특징으로 하는 반도체 소자의 딥 트렌치 형성방법.Wherein the mask pattern has a laminated structure of an oxide film, a nitride film, or an oxide film and a photoresist film. 제 1항에 있어서,The method according to claim 1, 상기 마스크 패턴을 제거하는 단계 후에,After the step of removing the mask pattern, 세정공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 딥 트렌치 형성방법.Further comprising the step of performing a cleaning process.
KR1020050128183A 2005-12-22 2005-12-22 Method of forming a deep trench in semiconductor device KR100708941B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050128183A KR100708941B1 (en) 2005-12-22 2005-12-22 Method of forming a deep trench in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050128183A KR100708941B1 (en) 2005-12-22 2005-12-22 Method of forming a deep trench in semiconductor device

Publications (1)

Publication Number Publication Date
KR100708941B1 true KR100708941B1 (en) 2007-04-17

Family

ID=38181693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050128183A KR100708941B1 (en) 2005-12-22 2005-12-22 Method of forming a deep trench in semiconductor device

Country Status (1)

Country Link
KR (1) KR100708941B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875130B1 (en) 2007-07-05 2008-12-22 한국광기술원 Reforming method of deep trench silicon etching surface by oxide diffusion and removal

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980029023A (en) * 1996-10-25 1998-07-15 문정환 Method of forming an isolation region of a semiconductor device
KR100402938B1 (en) * 1996-05-23 2004-01-13 주식회사 하이닉스반도체 Method for forming trench of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100402938B1 (en) * 1996-05-23 2004-01-13 주식회사 하이닉스반도체 Method for forming trench of semiconductor device
KR19980029023A (en) * 1996-10-25 1998-07-15 문정환 Method of forming an isolation region of a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875130B1 (en) 2007-07-05 2008-12-22 한국광기술원 Reforming method of deep trench silicon etching surface by oxide diffusion and removal

Similar Documents

Publication Publication Date Title
US7361524B2 (en) Method of manufacturing floating structure
KR101167195B1 (en) Method of forming a deep trench in Semiconductor device
KR100421217B1 (en) Method for fabricating stiction-resistant micromachined structures
US9552984B2 (en) Processing method of substrate and manufacturing method of liquid ejection head
US20170316976A1 (en) Method of producing an opening with smooth vertical sidewall in a semiconductor substrate
EP2897170A1 (en) CMOS integrated method for fabrication of thermopile pixel on semiconductor substrate with buried insulation regions
KR100741876B1 (en) Manufacturing method of semiconductor device having trench isolation prevented from divot
JP5916105B2 (en) Manufacturing method of semiconductor device
KR101147383B1 (en) Method of forming a deep trench in Semiconductor device
JP3946724B2 (en) Manufacturing method of semiconductor device
KR100708941B1 (en) Method of forming a deep trench in semiconductor device
TW201604993A (en) Etching method of high aspect-ratio structure and manufacturing method of MEMS devices
KR100620663B1 (en) Method for manufacturing semiconductor device
TWI452625B (en) Manufacturing method of semiconductor device
US7176047B2 (en) Method for manufacturing MEMS structures
Mita et al. Contour lithography methods for DRIE fabrication of nanometre–millimetre-scale coexisting microsystems
KR100836505B1 (en) Method of etching semiconduct&#39;s insulating layer
JP2010087130A (en) Method for manufacturing semiconductor device
EP3358612A1 (en) Method for selective etching using dry film photoresist
US20050277262A1 (en) Method for manufacturing isolation structures in a semiconductor device
US11211258B2 (en) Method of addressing dissimilar etch rates
KR20140028722A (en) Method for manufacturing hole pattern in semiconductor device
JP7332618B2 (en) Methods for making donor substrates for fabrication of three-dimensional integrated structures, and methods for making such integrated structures
TWI846688B (en) Process for fabricating a donor substrate for the production of a three-dimensional integrated structure and process for fabricating such an integrated structure
KR100577016B1 (en) Method for manufacturing RF inductor of the semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee