KR100708881B1 - A manufacturing apparatus and method for silicon nano dot array and a multi level silicon non-volitile memory manufacturing method using it - Google Patents

A manufacturing apparatus and method for silicon nano dot array and a multi level silicon non-volitile memory manufacturing method using it Download PDF

Info

Publication number
KR100708881B1
KR100708881B1 KR1020060031408A KR20060031408A KR100708881B1 KR 100708881 B1 KR100708881 B1 KR 100708881B1 KR 1020060031408 A KR1020060031408 A KR 1020060031408A KR 20060031408 A KR20060031408 A KR 20060031408A KR 100708881 B1 KR100708881 B1 KR 100708881B1
Authority
KR
South Korea
Prior art keywords
silicon
dot array
gas
silicon nano
step
Prior art date
Application number
KR1020060031408A
Other languages
Korean (ko)
Inventor
박경완
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to KR1020060031408A priority Critical patent/KR100708881B1/en
Application granted granted Critical
Publication of KR100708881B1 publication Critical patent/KR100708881B1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/24Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including solid state components for rectifying, amplifying or switching without a potential-jump barrier or surface barrier, e.g. resistance switching non-volatile memory structures
    • H01L27/2463Arrangements comprising multiple bistable or multistable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays, details of the horizontal layout

Abstract

본 발명은 펄스형 실리콘 원료 가스 주입을 기반으로 고농도의 균일한 실리콘 나노점 어레이를 형성할 수 있도록 하며, 이와 같이 형성되는 고농도의 균일한 실리콘 나노점 어레이와 실리콘 산화물 부도체 층을 교대로 여러층 형성한 부도체 막을 게이트 절연막으로 이용하는 실리콘 나노점 어레이 제조장치 및 그 제조방법과 이를 이용한 다중 레벨 실리콘 비휘발성 메모리 제조방법을 제공한다. The invention forming the various layers in a high concentration and to form a uniform silicon nano dot array, a high concentration of a uniform silicon nano dot array and the silicon oxide insulating layer formed in this manner based on the pulse-type silicon material gas injected alternately a non-conductive film to provide a silicon nano dot array manufacturing apparatus and a method of manufacturing the multi-level silicon manufacturing method using the non-volatile memory used as a gate insulating film.
본 발명에 따른 실리콘 나노점 어레이 제조방법은 실리콘 기판을 반응 챔버 내의 기판 홀더에 장착한 후, 상기 반응 챔버 내에 산소가스를 주입하여 상기 실리콘 기판 상에 산화막을 형성하는 제1단계; After mounting the silicon substrate is a silicon nano dot array manufacturing method according to the invention to a substrate holder in a reaction chamber, comprising: a first step of forming an oxide film on the silicon substrate by injecting oxygen gas into the reaction chamber; 상기 반응 챔버 내에 원료가스를 주입하여 상기 산화막에 실리콘 나노점 어레이를 형성하는 제2단계; A second step of injecting a source gas in the reaction chamber to form a silicon nano dot array on the oxide film; 및 상기 반응 챔버 내에 원료가스를 반복적으로 주입 및 배기하여 상기 제2단계에서 형성된 실리콘 나노점 어레이를 고농도의 균일한 실리콘 나노점 어레이로 형성하는 제3단계;를 포함한다. And a third step of forming a silicon nano dot array formed in the second step by injecting and exhausting the source gas repeatedly in the reaction chamber at a high concentration of a uniform silicon nano dot array; and a.
이러한 본 발명은 실리콘 나노점 어레이를 제조함에 있어 반응 가스의 흡입 밸브들과 배기 밸브를 컴퓨터로 제어함으로써, 펄스형 원료 가스 주입이 가능하여 고농도의 균일한 고밀도 실리콘 나노점 어레이를 제조할 수 있는 효과가 있다. The present invention is effective to manufacture the inlet valve and by controlling the exhaust valve to a computer, a pulse-type source gas injection is possible by a high concentration of a uniform high-density silicon nano dot array's reaction gas the production of a silicon nano dot array a.
비휘발성 메모리, 실리콘 나노점 어레이, 저압 화학 기상 증착법, 펄스형 원료 가스 주입 Non-volatile memory, a silicon nano dot array, a low-pressure chemical vapor deposition method, a pulsed source gas injection

Description

실리콘 나노점 어레이 제조장치 및 그 제조방법과 이를 이용한 다중 레벨 실리콘 비휘발성 메모리 제조방법{A MANUFACTURING APPARATUS AND METHOD FOR SILICON NANO DOT ARRAY AND A MULTI LEVEL SILICON NON-VOLITILE MEMORY MANUFACTURING METHOD USING IT} Silicon nano dot array manufacturing apparatus and a method of manufacturing the multi-level nonvolatile memory silicon production method using the same {A MANUFACTURING APPARATUS AND METHOD FOR SILICON NANO DOT ARRAY AND A MULTI LEVEL SILICON NON-VOLITILE MEMORY MANUFACTURING METHOD USING IT}

도 1은 본 발명에 따른 실리콘 나노점 어레이 제조장치를 나타낸 도. 1 is a diagram showing a silicon nano dot array manufacturing apparatus according to the invention.

도 2a 내지 도 2f는 본 발명에 따른 실리콘 나노점 어레이 형성 과정 및 다중 레벨 실리콘 비휘발성 메모리 제작을 위한 다층 절연체 박막 형성 공정을 나타낸 도. Figures 2a-2f is a diagram showing the multi-layer insulator thin film forming process for a silicon nano dot array formation and multi-level non-volatile silicon memory manufactured in accordance with the present invention.

도 3은 도 2에 따라 제작되는 다중 레벨 실리콘 비휘발성 메모리의 동작 특성을 나타낸 도. 3 is a diagram showing the operating characteristics of the multi-level non-volatile silicon memory that is manufactured according to FIG.

도 4의 (a) 및 (b)는 본 발명의 공정 수행을 위한 반응 챔버의 압력변화 및 각 밸브의 개폐 동작 상태를 나타낸 도. (A) and (b) of Figure 4 is shown an opening and closing operation of the pressure change and the respective valves of the reaction chamber for carrying out the process of the invention.

도 4의 (c)는 본 발명에서 실리콘 산화물 형성 및 고밀도 실리콘 나노점 어레이 형성 시의 실리콘 기판의 온도변화를 나타낸 도. In Fig. 4 (c) is a diagram showing the temperature change of the silicon substrate in the formation of silicon oxide forming and high-density silicon nano dot array in the present invention.

<도면의 주요 부분에 대한 부호의 설명> <Description of the Related Art>

1 : 실리콘 기판 2 : 산화막 1: Silicon substrate 2: oxide film

3 : 저밀도 실리콘 나노점 3a : 고밀도 실리콘 나노점 3: low density silicon nano dots 3a: a high-density silicon nano

4 : 실리콘 산화물 박막 5 : 게이트 전극 4: the silicon oxide film 5: gate electrode

100 : 가스 흡입부 110 : 메인 흡입 밸브 100: gas suction part 110: Main inlet valve

102 : 산소가스 흡입 밸브 104 : 반응원료가스1 흡입 밸브 102: oxygen gas inlet valve 104: the reaction raw material gas inlet valve 1

106 : 반응원료가스2 흡입 밸브 200 : 반응부 106: 2 the reaction raw material gas inlet valve 200: reaction unit

210 : 기판 홀더 220 : 반응 챔버 210: substrate holder, 220: reaction chamber,

230 : 발열선 300 : 가스 배기부 230: heating line 300: exhaust gas

310 : 배기 밸브 320 : 진공 펌프 310: Exhaust valve 320: Vacuum pump

400 : 콘트롤러 400: Controller

본 발명은 실리콘 나노점 어레이 제조장치 및 그 제조방법에 관한 것으로, 특히 펄스형 원료 가스 주입을 기반으로 고농도의 균일한 실리콘 나노점 어레이를 형성할 수 있도록 하며, 이와 같이 형성되는 고농도의 균일한 실리콘 나노점 어레이와 실리콘 산화물 부도체 층을 교대로 여러층 형성한 부도체 막을 게이트 절연막으로 이용하는 실리콘 나노점 어레이 제조장치 및 그 제조방법과 이를 이용한 다중 레벨 실리콘 비휘발성 메모리 제조방법에 관한 것이다. The present invention is a silicon nano dot array manufacturing apparatus, and relates to a method of manufacturing the same, in particular, pulse-like material and to form a high concentration of a uniform silicon nano dot array is based on the gas inlet, this high concentration of a uniform silicon formed as relates to a nano-dot array and the silicon oxide the silicon nano-dot array manufacturing apparatus and a method for manufacturing a non-conductive film is formed by alternately multiple layers using the insulating layer as a gate insulating film and the multi-level nonvolatile memory silicon production method using the same.

일반적으로 실리콘 플래쉬 메모리의 전자 충전 스토리지 노드(storage node)에 사용하는 폴리 실리콘 박막층은 저압 화학 기상 증착법(LPCVD : Low Pressure Chemical Vapor Deposition)을 이용하여 형성하고 이를 일정 면적으로 에칭하여 사용하는데, 이 폴리 실리콘 박막층의 크기가 플래쉬 메모리의 기록과 소거 시간을 결정하게 된다. In general, a polysilicon thin film layer used in electron charge storage node (storage node) of the silicon flash memory is low-pressure chemical vapor deposition method: formed by using a (LPCVD Low Pressure Chemical Vapor Deposition), and for use by etching it in a certain area, the poly the size of the silicon thin film is determined to record and erase times of the flash memory.

통상의 기록과 소거 시간은 채널과 폴리 실리콘 스토리지 노드 사이의 터널링 저항과 폴리 실리콘 스토리지 노드의 전하 축전 용량의 곱으로 표시되는데, 빠른 플래쉬 메모리의 기록과 소거 시간을 구현하기 위하여 기존의 실리콘 에칭 기법으로 폴리 실리콘 스토리지 노드의 크기를 줄여야 한다. Ordinary recording and erasing times with conventional silicon etching techniques to implement the channel and poly record and erase times of there is shown a tunneling resistance to the product of poly charge storage capacity of the silicon storage node between a silicon storage node, fast flash memory the need to reduce the size of the polysilicon storage node.

그러나, 현재의 기술로 일정 크기 이하로 폴리 실리콘 스토리지 노드의 크기를 줄이는 것은 매우 어렵다. However, it is very difficult to less than a predetermined size with the current technology to reduce the size of a polysilicon storage node.

따라서, 폴리 실리콘 스토리지 노드를 대신할 수 있는 나노미터 크기의 실리콘 나노점 어레이를 기판에 직접 성장할 수 있는 공정 기술의 개발이 요구되고 있다. Therefore, there is required development of process technology which can grow directly on a substrate of silicon nano dot array on a nanometer size which can take the place of the polysilicon storage node.

실리콘 나노점 어레이를 제조하는 종래 기술의 제 1예로서, 플라즈마 기상 화학 증착법과 열처리 과정을 거쳐 실리콘 나노점 어레이를 함유하는 실리콘 산화물 박막을 제조하는 기법이 제안되었다(F. Iacona, C. Bongiorno, C. Spinella, S. Boninelli, and F. Priolo, J. Appl. Phys. 95 , 3723 (2004)). As a first example of the prior art for producing a silicon nano dot array, through a plasma chemical vapor deposition and heat treatment processes have been proposed methods for producing a silicon oxide thin film containing a silicon nano dot array (Iacona F., C. Bongiorno, C. Spinella, S. Boninelli, and F. Priolo, J. Appl. Phys. 95, 3723 (2004)).

이 방법은 실리콘 원자가 다량으로 과포화 되어 있는 실리콘 산화물 박막을 플라즈마 기상 화학 증착법으로 제조한 후, 1000℃ 이상의 고온에서 장기간 열처리를 수행하여 실리콘 나노점들을 산화물 내부에 석출시키는 기법으로, 실리콘 발광소자 및 실리콘 재질의 1.54 μm 파장의 광통신 소자를 구현하는데 이용하고 있다. This method is a method for depositing a silicon oxide thin film, which is supersaturated with silicon atom is a large amount in the post, the internal oxide of silicon nano dots by performing the long-term heat treatment at high temperature more than 1000 ℃ made of a plasma chemical vapor deposition, a silicon light emitting element and silicon It is used to implement an optical communication device of the 1.54 μm wavelength of the material.

종래기술의 제2예로서, 실리콘 기판의 산화과정과 실리콘 이온 주입 기법을 이용하는 방법이 제안되었다(KS Min, KV Shcheglov, CM Yang, HA Atwater, ML Brongersma, and A. Polman, Appl. Phys. Lett. 69 , 2033 (1996)). As a second example of the prior art, it has been proposed a method using an oxidation process, and a silicon ion implantation technique of the silicon substrate (KS Min, KV Shcheglov, CM Yang, HA Atwater, ML Brongersma, and A. Polman, Appl. Phys. Lett 69, 2033 (1996)). 이는 실리콘 산화막에 주입된 실리콘 원자들이 나노점으로 뭉쳐져서 석출되도록 고온의 열처리 과정을 필수적으로 수행하여야 한다. This should be performed on the high-temperature heat treatment necessary to ensure precipitation of the silicon atoms are implanted into the silicon oxide film to stick together so as nano-dots.

종래기술의 제3예로서, 실리콘과 실리콘 산화물 타겟을 동시에 스퍼터링하는 방법이 제안되었다(S. Takeoka, M. Fujii, and S. Hayashi, Phys. Rev. B 62 , 16820 (2000)). In a third example of the prior art, it has been proposed a method for sputtering a silicon target at the same time as a silicon oxide (S. Takeoka, M. Fujii, and S. Hayashi, Phys. Rev. B 62, 16820 (2000)). 이는 후 열처리 온도와 시간에 따라 실리콘 나노점의 크기를 조절할 수 있었다. This was then depending on the heating temperature and time to adjust the size of the silicon nano-dots. 이 공정은 후에 실리콘 나노점 비휘발성 메모리 제조 기술에 이용할 만큼의 실리콘 산화물 박막의 전기적 절연 특성을 구현하는데 어려움이 있다. This process is difficult to implement this after the electrical insulating properties of the silicon oxide film by use of the silicon nano-dot non-volatile memory manufacturing technology.

종래기술의 제4예로서, 펄스형 레이저 기화법에 의한 실리콘 나노점의 제조기술이 제안되었다(T. Orii, M. Hirasawa, and T. Seto, Appl. Phys. Lett. 83 , 3395 (2003)). As a fourth example of the prior art, the manufacturing technology of silicon nano dots according to a pulsed laser-based speech has been proposed (T. Orii, M. Hirasawa, and T. Seto, Appl. Phys. Lett. 83, 3395 (2003) ). 이는 고순도의 실리콘 타겟에 고에너지의 레이저 빔을 조사하여 실리콘 나노점을 생성시키고, 질량을 선별하는 과정을 거쳐 매우 균일한 실리콘 나노 점을 증착하였다. Which it was deposited a very homogeneous silicon nano dots by irradiating a laser beam of high energy to a high purity silicon target to produce a silicon nano-dots, through a process of selecting the mass. 이 공정은 실리콘 재질의 광소자 구현에 응용하는데, 실리콘 나노점 비휘발성 메모리 제조 기술에 응용하기 위하여는 이러한 나노점 성장을 포함하는 실리콘 산화물 박막 성장 공정이 필요하며, 박막에서 높은 전기적 절연 특성이 필요하다. The process is required is required a silicon oxide thin film growth processes, including those nano growth, high electrical insulating property in the thin film to the application on to the application to an optical device implemented in the silicon material, the silicon nano-dot non-volatile memory manufacturing technology Do.

종래기술의 제5예로서, 스퍼터링 기법을 이용하여 금속의 나노점 어레이를 성장시키고 이 구조를 스토리지 노드로 이용하고자 하는 시도가 있다(M. Takata et al, IEDM 2003). There is an attempt to a fifth example of the prior art, using sputtering techniques to grow the nano-dot array of the metal to use this structure as a storage node (M. Takata et al, IEDM 2003). 그러나, 스퍼터링 기법으로 성장한 금속의 나노점 어레이는 그 크기의 균일성에 심각한 문제가 있으며, 이러한 특성은 고집적의 메모리 소자를 다량으로 제작할 경우 메모리 소자의 균일한 특성을 확보하기 어렵다. However, the nano-dots of metal grown by a sputtering technique array is a serious problem that the uniformity of size, this property when producing a high density of memory elements in large quantities is difficult to ensure the uniform characteristics of the memory device.

최근에는, 저압 화학 기상 증착법을 이용하고, 기판의 표면 처리 및 적절한 반응 압력 및 반응 온도를 선택하여 고농도의 실리콘 나노점 어레이를 제작하고 이를 실리콘 비휘발성 메모리 소자 제작에 응용하는 시도가 있다(B. De Salvo et al., IEDM 2003). Recently, an attempt to use a low-pressure chemical vapor deposition method, and select the appropriate surface treatment and reaction pressure, and reaction temperature of the substrate to produce a high concentration of silicon nano dot array and applied it to the silicon non-volatile memory device fabricated (B. De Salvo et al., IEDM 2003).

이러한 기존의 방법은 적정한 기판의 반응온도와 일정한 압력 하에서 지속적으로 나노점 어레이 성장을 수행하므로, 나노점의 초기 핵생성과 핵생성 이후의 지속적인 성장이 반응 시간 동안 내내 동시에 발생하므로 성장한 나노점의 크기가 균일하지 못한 단점이 있다. Conventional methods such because it continuously performs the nano-dot array grown under a constant pressure with an appropriate substrate the reaction temperature, since the initial nucleation and continued growth after nucleation of nano-dots occur simultaneously throughout the reaction time of the nano-dot size growth there is not a uniform disadvantages.

본 발명은 이러한 점을 감안한 것으로, 본 발명의 목적은 짧은 시간 동안 원료가스를 주입하여 기판에 반응시킨 후 원료가스의 주입을 차단함과 동시에 반응가스를 배기시키는 펄스형의 원료가스 주입 및 이의 반복적 시행으로 기판 위에 고농도의 균일한 실리콘 나노점 어레이를 생성시킬 수 있도록 한 실리콘 나노점 어레이 제조장치 및 그 제조방법을 제공함에 있다. The present invention in consideration of this, an object of the present invention was injected for a short period of time the source gas react on a substrate of the pulse-like to the reaction gas and at the same time to block the injection of the raw material gas exhaust source gas injection and repeated thereof It performed to provide a high concentration of one so as to produce a uniform silicon nano dot array of silicon nano dot array manufacturing apparatus and a method of manufacturing the above substrate.

본 발명의 다른 목적은 고농도의 균일한 실리콘 나노점 어레이와 실리콘 산화물 부도체 층을 교대로 여러층 형성한 부도체 막을 게이트 절연막으로 이용하는 다중 레벨 실리콘 비휘발성 메모리 제조 방법을 제공함에 있다. Another object of the present invention to provide a multi-level non-volatile silicon memory manufacturing method using a non-conductive film forming the various layers alternately a high concentration of a uniform silicon nano dot array and the silicon oxide insulating layer as a gate insulating film to provide.

상기 목적을 달성하기 위한 본 발명에 따른 실리콘 나노점 어레이 제조장치는, 각종 가스 주입을 위한 밸브가 구비된 가스 흡입부; Silicon nano dot array manufacturing apparatus according to the present invention for achieving the above object, a gas suction part provided with a valve for a variety of gas injection; 상기 가스 흡입부를 통해 주입되는 가스가 반응 챔버 내의 기판 홀더에 장착된 실리콘 기판에 반응하도록 된 반응부; The reaction by the gas injected through the gas intake section to be responsive to the silicon substrate mounted on a substrate holder in the reaction chamber; 및 배기 밸브를 통해 상기 반응부 내의 가스를 배기함과 더불어 반응부 내의 압력제어를 위한 가스 배기부;를 구비하여 저압 화학 기상 증착법으로 실리콘 나노점 어레이를 형성하는 실리콘 나노점 어레이 제조장치에 있어서, 상기 가스 흡입부 및 가스 배기부의 각종 밸브의 개폐를 제어하여 상기 반응 챔버 내에 기 정해진 시간 동안 원료가스를 주입하여 실리콘 기판에 반응시킨 후, 원료가스의 주입을 차단함과 동시에 배기 밸브를 통해 반응 챔버 내의 반응가스를 제거하는 펄스형 가 스 주입을 반복적으로 수행하여 상기 실리콘 기판에 형성되는 실리콘 나노점 어레이의 집적도와 크기를 제어하는 콘트롤러를 더 구비하는 것을 특징으로 한다. In the silicon nano dot array manufacturing apparatus for forming a silicon nano dot array, with a a low pressure chemical vapor deposition; and through the exhaust valve a gas vent for the pressure control in the reaction unit with also exhausting the gas in the reaction unit the reaction chamber through the gas suction part and the gas exhaust unit then by controlling the opening and closing of the various valves injecting a source gas for a fixed time period in the reaction chamber and reacted in the silicon substrate, to block the injection of the raw material gas, and at the same time the exhaust valve is to remove the reaction gas in the pulse-like injection repeatedly perform a scan will be characterized by further comprising a controller for controlling the density and size of the silicon nano-dot array formed on the silicon substrate.

상기 반복적으로 수행되는 펄스형 가스 주입시마다 상이한 원료가스를 이용하며, 상기 원료가스는 SiH 4 또는 And using the pulsed gas injection each time a different source gas is carried out by the repeated, the raw material gas is SiH 4 or SiF 4 또는 SiF 4, or SiCl 4 또는 SiCl 4, or Si 2 H 6 또는 Si 2 H 6 or Si 3 H 8 또는 Si 3 H 8, or SiH 2 Cl 2 이다. A SiH 2 Cl 2.

또한, 상기 콘트롤러는 상기 실리콘 나노점 어레이의 집적도와 크기를 상기 반응 챔버 내의 압력, 원료가스의 주입시간, 반응 챔버 내의 온도, 반응가스의 유량 변화를 바탕으로 제어한다. In addition, the controller controls the flow rate based on a change in temperature, and the reaction gas in the injection time, the pressure of the reaction chamber, the raw material gas in the reaction chamber, the density and size of the silicon nano-dot array.

상기 목적을 달성하기 위한 본 발명에 따른 실리콘 나노점 어레이 제조방법은, 저압 화학 기상 증착법으로 실리콘 나노점 어레이를 제조하는 방법에 있어서, 실리콘 기판을 반응 챔버 내의 기판 홀더에 장착한 후, 상기 반응 챔버 내에 산소가스를 주입하여 상기 실리콘 기판 상에 산화막을 형성하는 제1단계; The reaction chamber of silicon nano dot array manufacturing method according to the invention for achieving the above object, there is provided a method for producing a silicon nano dot array to a low-pressure chemical vapor deposition method, after attaching a silicon substrate to a substrate holder in a reaction chamber, in a first step of forming an oxide film on said silicon substrate by injecting oxygen gas; 상기 반응 챔버 내에 원료가스를 주입하여 상기 산화막에 실리콘 나노점 어레이를 형성하는 제2단계; A second step of injecting a source gas in the reaction chamber to form a silicon nano dot array on the oxide film; 및 상기 반응 챔버 내에 원료가스를 반복적으로 주입 및 배기하여 상기 제2단계에서 형성된 실리콘 나노점 어레이를 고농도의 균일한 실리콘 나노점 어레이로 형성하는 제3단계;를 포함하는 것을 특징으로 한다. And a third step of forming a silicon nano dot array formed in the second step by injecting and exhausting the source gas repeatedly in the reaction chamber at a high concentration of a uniform silicon nano dot array; characterized in that it comprises a.

상기 원료가스는 SiH 4 또는 The raw material gas is SiH 4 or SiF 4 또는 SiF 4, or SiCl 4 또는 SiCl 4, or SiCl 4 또는 SiCl 4, or Si 2 H 6 또는 Si 2 H 6 or Si 3 H 8 또는 Si 3 H 8, or SiH 2 Cl 2 이며, 상기 제3단계에 이용되는 원료가스는 상기 제2단계에서 이용되는 원료가스와 다른 종류의 원료가스 및 혼합가스를 사용하여 상기 제2단계에서 성장된 나노점 어레이의 지속 성장을 억제하고 새로운 실리콘 나노점 핵생성을 유도한다. And SiH 2 Cl 2, the raw material gas used in the third step is continued growth of the nano-dot arrays growth in the second step using the raw material gas and a different kind of the raw material gas and a gas mixture which is used in the second step to inhibit and induce new silicon nano dots nucleated.

상기 목적을 달성하기 위한 본 발명에 따른 다중 레벨 실리콘 비휘발성 메모리 제조방법은, 실리콘 기판을 반응 챔버 내의 기판 홀더에 장착한 후, 상기 반응 챔버 내에 산소가스를 주입하여 상기 실리콘 기판 상에 산화막을 형성하는 제1단계; Multi-level silicon nonvolatile memory production method according to the present invention for achieving the above object, an oxide film is formed on the silicon substrate after mounting the silicon substrate to the substrate holder in the reaction chamber, injecting an oxygen gas into the reaction chamber a first step of; 상기 반응 챔버 내에 원료가스를 주입하여 상기 산화막에 실리콘 나노점 어레이를 형성하는 제2단계; A second step of injecting a source gas in the reaction chamber to form a silicon nano dot array on the oxide film; 상기 반응 챔버 내에 원료가스를 반복적으로 주입 및 배기하여 상기 제2단계에서 형성된 실리콘 나노점 어레이를 고농도의 균일한 실리콘 나노점 어레이로 형성하는 제3단계; A third step of forming a silicon nano dot array formed in the second step to a source gas repeatedly injected in the reaction chamber and the exhaust in a high concentration of a uniform silicon nano dot array; 상기 고농도의 균일한 실리콘 나노점 어레이에 실리콘 산화물 박막을 형성하는 제4단계; A fourth step of forming a silicon oxide thin film on the high concentration of a uniform silicon nano dot array; 상기 제2단계 내지 제4단계를 반복적으로 수행하여 다층 실리콘 산화물 절연층을 형성하는 제5단계; A fifth step of performing the fourth step of the second step to repeatedly form a multi-layer silicon oxide insulation layer; 및 상기 다층 실리콘 산화물 절연층 상에 게이트 전극을 형성하는 제6단계;를 포함하는 것을 특징으로 한다. And a sixth step of forming a gate electrode on the multi-layer silicon oxide insulation layer, characterized in that it comprises a.

이하, 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. With reference to the accompanying drawings, the preferred embodiments of the present invention will be described in detail. 단, 하기 실시 예는 본 발명을 예시하는 것일 뿐 본 발명의 내용이 하기 실시 예에 한정되는 것은 아니다. The following Examples are not limited to the examples of this disclosure, the present invention as intended to illustrate the invention.

도 1은 본 발명에 따른 실리콘 나노점 어레이 제조장치를 나타낸 것이다. Figure 1 shows a silicon nano dot array manufacturing apparatus according to the invention.

본 발명의 실리콘 나노점 어레이 제조장치는 크게 네 부분으로 구성되는 것으로, 가스 흡입부(100), 반응부(200), 가스 배기부(300), 상기 가스 흡입부(100)를 통한 반응부(200)로의 가스 유입 또는 차단을 위한 메인 흡입 밸브(110)와, 반응부(200)의 가스 배기를 위한 배기 밸브(310)의 개폐를 자동으로 조절하는 콘트롤러(400)로 구성된다. As consisting of a silicon nano-dot portion array manufacturing apparatus is largely four of the present invention, the reaction section through a gas intake section 100, a response unit 200, a gas exhaust portion 300, the gas intake section 100 ( 200) to be configured with a controller (400 to automatically control the opening and closing of the exhaust valve 310 for the exhaust gas of the main inlet valve 110 and the reaction unit 200 for a gas inlet or a block).

상기 가스 흡입부(100)는 산소가스 흡입관(101)으로부터 유입되는 산소가스를 상기 반응부(200)로 주입 또는 차단하기 위한 산소가스 흡입 밸브(102), 반응원료가스1 흡입관(103)으로부터 유입되는 실리콘 원자를 포함하는 반응원료가스를 상기 반응부(200)로 주입 또는 차단하기 위한 반응원료가스1 흡입 밸브(104), 반응원료가스2 흡입관(105)으로부터 유입되는 반응원류가스2를 상기 반응부(200)로 주입 또는 차단하기 위한 반응원료가스2 흡입 밸브(106), 상기 콘트롤러(400)의 제어에 따라 상기 각 밸브(102),(104),(106)를 통해 유입되는 산소가스, 반응원료가스1,2 등의 상기 반응부(200)로의 유입 또는 차단을 위한 메인 흡입 밸브(110)로 구성된다. The gas intake portion 100 is introduced from the oxygen gas inlet valve 102, a reaction feed gas 1, the suction pipe 103 for injecting or block the oxygen gas to the reaction part 200 is introduced from the oxygen gas introducing tube (101) provided that the reaction raw material gas for introducing or block the reaction raw material gas containing silicon atoms in the reaction unit 200, first intake valve 104, and the reaction raw material gas 2 reaction origin gas 2 to the response coming from the suction pipe (105) the reaction for introducing or blocked with 200 source gas 2, the inlet valve 106, the oxygen flowing through the respective valve 102, 104, 106, the under the control of the controller 400, gas, the reaction consists of the main inlet valve 110 for the inflow or blocked to the reaction unit 200, such as a second source gas.

상기 반응부(200)는 실리콘 기판(1)이 탑재되는 기판 홀더(210)를 구비하며, 상기 각 밸브(102),(104),(106),(110)를 통해 유입되는 가스가 반응하는 반응 챔버(220), 상기 반응 챔버(220) 외부에 설치되어 상기 반응 챔버(220) 내에 열을 가하기 위한 발열선(230)으로 구성된다. The reaction unit 200 is provided with a substrate holder 210 which is a silicon substrate (1) is mounted, each of the valves 102, 104, 106, which gas reacts flowing through 110 reaction chamber 220, the reaction chamber is provided on the outside (220) consists of a heating line (230) for applying heat in the reaction chamber 220. 상기 발열선(230)은 반응 챔버(220) 주위에 감겨지는 형태로, 이 경우 반응 챔버(220)는 Quartz튜브를 이용한다. The heating line 230 is in the form wound around a reaction chamber 220, in which case the reaction chamber 220 is used in a Quartz tube.

상기 가스 배기부(300)는 상기 반응부(200) 내의 가스를 배기하기 위한 배기 밸브(310) 및 반응 챔버(220)내의 압력 제어를 위한 진공 펌프(320)로 구성된다. The gas exhaust portion 300 is composed of a vacuum pump 320 for pressure control in the exhaust valve 310 and the reaction chamber 220 for exhausting the gas in the reaction unit 200.

또한, 상기 콘트롤러(400)는 PC로 구성되는 것으로, 공정 반응 가스의 흐름 및 차단을 위한 메인 흡입 밸브(110)와 배기 밸브(310)의 개폐 제어, 진공 펌프(320)의 동작 제어 및 상기 산소가스 흡입 밸브(102), 반응원료가스1 흡입 밸브(104), 반응원료가스2 흡입 밸브(106)의 개폐를 제어하여 실리콘 원료 가스를 수초 정도의 짧은 순간(예 : 1초) 흘려주고 가스를 제거하는 펄스형 가스 주입 과정을 통하여 실리콘 나노점의 초기 생성만을 유도함으로써, 기존의 적정 온도와 일정한 압력 하에서의 지속적인 실리콘 나노점 성장에서 나타나는 크기의 불균일성을 해결하고, 나노미터 크기의 실리콘 나노점 어레이를 생성하며, 이 펄스형 가스 주입 과정을 반복하므로써 고밀도의 실리콘 나노점 어레이를 형성할 수 있도록 한다. In addition, the controller 400 may be composed of a PC, the process reaction operation control and the oxygen in the main intake for the flow and block the gas valve 110 and the exhaust valve 310 opening and closing control, vacuum pump 320 of the gas inlet valve 102, a reaction feed gas 1, the suction valve 104, and the reaction raw material gas 2 inhalation and controls the opening and closing of the valve 106, a short time of a few seconds to a silicon source gas (e.g., one second) to give flowing a gas by inducing only the initial creation of the silicon nano-dots through a removing pulse-like gas injection process, a conventional right temperature and constant addresses the size non-uniformity of appearing in the continuous silicon nano dots grown under pressure, the silicon nano-nanometer-sized dot array and generating, and to allow by repeating this pulse-like gas injection process to form a high density of silicon nano dot array.

즉, 본 발명에서 펄스형 가스 주입이란 짧은 시간 동안 반응원료가스를 주입하여 실리콘 기판(1)에 반응시키고 이어 메인 흡입 밸브(110)를 제어하여 반응원료가스의 주입을 차단함과 동시에 배기 밸브(310)를 제어하여 반응부(200)내의 반응가스를 제거하도록 함을 일컫는다. That is, the pulsed gas injection in the present invention is shorter by injecting a reaction raw material gas during the time the exhaust at the same time as the reaction to the silicon substrate (1) and followed by control of the main inlet valve 110 to block the injection of the reaction raw material gas valve ( controls 310) and that refers to remove the reaction gas in the reaction unit 200.

즉, 반응원료가스를 메인 흡입 밸브(110)를 통해 짧은 시간 동안 반응부(200)에 주입하여 반응시키고 배기 밸브(310)를 통해 원료 가스를 배기하는 1회의 과정을 펄스라 표현한 것이다. In other words, the reaction raw material gas to the main inlet valve 110 to the injection into the reaction unit 200 for a short time through the reaction and expressed la single step of exhausting the source gas through the exhaust valve (310) pulse.

또한, 본 발명은 각 펄스에 사용되는 가스를 바꾸어 다양한 실리콘 나노점 어레이의 형성에 활용한다. In addition, the present invention utilizes the formation of a variety of silicon nano dot array changing the gas that is used for each pulse. 즉, 나노점의 생성만을 유도하는 경우 실리콘 성장 정 도가 큰 것으로 알려진 Si 2 H 6 , Si 3 H 8 를 활용한 가스 펄스를 활용하여 고농도의 실리콘 나노점 어레이를 형성시키며, 다음 펄스에서는 나노점의 성장에 따른 크기 제어를 위하여 다른 종류의 원료가스 및 혼합가스를 사용한다. That is, sikimyeo by utilizing a gas pulse utilizing the Si 2 H 6, Si 3 H 8 , known as the greater degree silicon growth positive if the induction only the generation of the nano-dots formed in a high concentration of silicon nano dot array, in the following pulse of the nano to the size of the growth control uses a different type of source gas and mixed gas.

또한, 여러 종류의 특징을 갖는 가스를 각각의 펄스에 조합함으로서 특정한 실리콘 나노점 어레이를 형성하며, 다른 가스를 조합할 뿐 아니라, 가스의 특성에 맞게 생성 온도, 주입 가스의 최고 압력, 펄스의 시간 등을 조정하여 특정한 크기와 밀도를 갖는 실리콘 나노점 어레이를 형성할 수 있도록 한다. Further, by combining the gas with a variety of features for each of the pulses to form a specific silicon nano dot array, as well as combinations of different gases, the formation temperature according to the characteristics of the gas, the maximum pressure of the injection gas, the time of the pulse and the like will be adjusted so as to form a silicon nano dot array having a specific size and density.

이와 같이 구성된 본 발명의 실리콘 나노점 어레이 제조 장치를 이용하여 실리콘 산화막 및 나노점 어레이 그리고 실리콘 산화물을 형성하는 과정을 도 2a 내지 도 2f를 참조로 설명한다. Thus, by using a silicon nano dot array manufacturing apparatus of the present invention will be described as a silicon oxide film and the nano dot array and with reference to Figure 2a to 2f the step of forming a silicon oxide.

먼저, 화학 세정방법을 이용하여 실리콘 기판(1)을 세정한 후, 반응 챔버(220) 내의 기판 홀더(210)에 장착시키고, 배기 밸브(310)를 열고 진공 펌프(320)를 작동하여 반응 챔버(22) 내의 진공을 수 mTorr 이하로 유지한다. First, after using a chemical cleaning method for cleaning a silicon substrate (1), mounted on the substrate holder 210 within the reaction chamber (220) and open the exhaust valve 310 by operating the vacuum pump 320, a reaction chamber 22 to maintain the vacuum in the can below mTorr.

이후, 콘트롤러(400)는 발열선(230)에 전류를 흘려주므로써 실리콘 기판(1)의 온도를 900 ~ 1,000 ℃를 유지하게 한다. Then, the controller 400 may maintain a 900 ~ 1,000 ℃ the temperature of the silicon substrate 1 meurosseo flowing a current to the main heating element 230. 이어서 산소가스 흡입 밸브(102)와 메인 흡입 밸브(110)를 열고 배기 밸브(310)를 조절하여 줌으로써 반응 챔버(220)의 내부 압력을 수 Torr정도를 유지하게 하여 도 2a에 도시된 바와 같이 실리콘 기판(1) 위에 수 nm 두께의 얇은 산화막(2)을 형성시킨다. Then the oxygen gas inlet valve 102 and the main inlet valve 110 to open and silicon as shown in Figure 2a to maintain the Torr level can be the internal pressure of the exhaust valve 310 is adjusted by giving the reaction chamber 220, the to form a thin oxide film (2) of the number nm of thickness on the substrate (1).

일정 두께의 산화막(2)을 형성 시킨 후, 상기 산소가스 흡입 밸브(102)와 메인 흡입 밸브(110)를 닫고, 배기 밸브(310)를 열어 줌으로써, 반응 챔버(220) 내의 산소 가스의 압력을 제거하고, 반응 챔버(220) 내의 진공을 mTorr 이하로 유지하므로써 산화막 형성 반응을 중단시킨다. After forming the oxide film 2 having a predetermined thickness, close to the oxygen gas inlet valve 102 and the main inlet valve 110, the pressure of oxygen gas in the by giving to open the exhaust valve 310, a reaction chamber 220 It is removed, and stop the oxide film-forming reaction by maintaining a vacuum in the reaction chamber 220 below mTorr.

이어 발열선(230)의 전류를 제어하여 실리콘 기판(1)의 온도를 450 ~ 550 ℃를 유지하게 하며, 실리콘 원자를 포함하는 원료가스의 주입을 위해 반응원료가스1 흡입 밸브(104) 및 메인 흡입 밸브(110)를 열고, 배기 밸브(310)를 조절하여 줌으로써, 반응 챔버(220)의 내부 압력을 수 Torr 정도를 유지하게 하여 도 2a에 도시된 실리콘 산화막(2) 위에 수 nm 크기의 실리콘 나노점 어레이(3)를 형성시킨다. Followed by controlling the current of a heating line 230, and to keep the 450 ~ 550 ℃ the temperature of the silicon substrate 1, and the reaction raw material gas for the injection of the raw material gas containing silicon atoms one intake valve 104 and the main suction opening the valve 110, exhaust valve 310, an adjusted by giving, reaction of the silicon oxide film 2 may nm size of the silicon nano-over shown in Figure 2a to maintain the number Torr degree the internal pressure of the chamber 220 to form the point array 3.

짧은 시간 동안 나노미터 크기의 실리콘 나노점 어레이(3)를 형성시킨 후, 실리콘 원자를 포함하는 원료가스의 주입을 차단하기 위해 반응원료가스1 흡입 밸브(104)와 메인 흡입 밸브(110)를 닫고, 배기 밸브(310)를 열어 줌으로써, 반응 챔버(220) 내의 실리콘 원자를 포함하는 원료 가스의 압력을 제거하고, 반응 챔버(220) 내의 진공을 수 mTorr 이하로 유지하므로써 실리콘 나노점 어레이(3) 형성 반응을 중단시킨다. Short time nanometer scale silicon after forming the nano dot array 3, and the reaction raw material to block the injection of the raw material gas containing silicon atoms, a gas for one suction to close the valve 104 and the main inlet valve (110) , the exhaust valve 310 to open by giving the reaction chamber 220 to remove the pressure of the source gas comprising a silicon atom, and the reaction chamber, the silicon nano-dot array (3) by keeping a vacuum less than the number of mTorr in 220 in the It stops the formation reaction.

이와 같이 짧은 시간동안 원료 반응 가스를 주입하여 실리콘 기판(1) 표면에 실리콘 나노점 어레이(3)를 형성시키는 펄스형 가스 주입 기법은 실리콘 나노점의 핵 생성 만을 유도하고, 이후 나노점들이 크게 자라는 결정 성장에는 충분한 시간을 가지지 못하므로 도 2b에 도시된 바와 같은 수 나노미터 크기의 균일한 실리콘 나노점 어레이(3)를 형성시킨다. Thus the pulsed gas injection techniques by short injection of a raw material the reaction gas for forming a silicon nano dot array 3 on the surface of the silicon substrate 1 and drive only the nucleation of the silicon nano-dots, since the nano dots are greatly grown in the crystal growth to form a nanometer-scale silicon nano dot array 3 is uniform in the number as shown in Figure 2b, so did not have enough time.

그리고 고농도의 균일한 실리콘 나노점 어레이의 형성을 위하여 도 2b에서 설명한 펄스형 가스 주입 기법을 계속하여 반복적으로 이용하므로써 도 2c에 도시된 바와 같은 고농도의 균일한 고밀도 실리콘 나노점 어레이(3a)를 형성한다. And forming a high concentration of a uniform high-density silicon nano dot array (3a) as shown in Fig. By continued by repeatedly pulsed gas injection method described in FIG. 2b 2c to the formation of a high concentration of a uniform silicon nano dot array do.

또한, 계속 반복되는 펄스형 가스 주입 기법에서, 실리콘 기판(1)의 온도를 400 ~ 500℃로 낮추고, 다른 종류의 원료가스 및 혼합 가스를 사용하므로써, 기존에 성장된 실리콘 나노점 어레이의 지속 성장을 억제하고 동시에 새로운 실리콘 나노점 핵생성을 유도하여 고농도의 실리콘 나노점 어레이를 형성할 수 있다. In addition, over and over again in the pulsed gas injection technique, it lowers the temperature of the silicon substrate 1 by 400 ~ 500 ℃, continued growth by the use of different kinds of raw material gas and gas mixture, a silicon nano dot array grown on existing a can be suppressed and at the same time forming a high concentration of silicon nano dot array to induce new silicon nano dots nucleated. 본 발명에서 사용하는 실리콘 원자를 포함하는 원료가스에는 SiH 4, SiF 4, SiCl 4, Si 2 H 6, Si 3 H 8, SiH 2 Cl 2 를 사용한다. Raw material gas containing silicon atoms used in the present invention include uses SiH 4, SiF 4, SiCl 4 , Si 2 H 6, Si 3 H 8, SiH 2 Cl 2.

이어 본 발명의 고농도의 균일한 실리콘 나노점 어레이를 실리콘 비휘발성 메모리 소자의 게이트 절연막에 응용하기 위하여 도 2d에 도시된 바와 같이 실리콘 산화물 박막(4)을 형성한다. The lead showing a high concentration of a uniform silicon nano dot array of the present invention in Fig. 2d to application to the gate insulating film of a silicon non-volatile memory element as described to form a silicon oxide thin film (4).

이때, 실리콘 기판(1)의 온도는 900 ℃정도로 유지하며, 실리콘 원자를 포함하는 원료 가스와 산소가스를 동시에 일정 비율로 반응 챔버(220)에 흘려주고 배기 밸브(310)를 조절하여 반응 챔버(220)의 압력을 0.1 ~ 1 Torr로 유지한다. At this time, the temperature of the silicon substrate 1, and maintained at about 900 ℃, giving flowing the raw material gas and the reaction chamber 220 of oxygen gas at the same time at a constant rate comprising a silicon atom by controlling the exhaust valve 310, the reaction chamber ( a pressure of 220) and kept at 0.1 ~ 1 Torr.

상기에서 원료가스와 산소 가스의 비율은 어느 원료가스를 사용하는냐에 따라 다르다. In the ratio of raw material gas and the oxygen gas is different depending on the use of any raw material gas haneunnya. SiH 4, SiF 4, SiCl 4, SiH 2 Cl 2 가스나 이들의 조합을 이용하는 경우에는 이들 가스와 산소가스의 비율이 1:1정도이며, Si 2 H 6, Si 3 H 8 가스나 이들의 조합을 이용하는 경우에는 이들 가스와 산소가스의 비율이 1:2정도이다. SiH 4, SiF 4, SiCl 4 , SiH 2 Cl 2 gas and the case of using the combination thereof include those the ratio of the gas and oxygen gas 1 is about 1, Si 2 H 6, Si 3 H 8 gas, or a combination thereof in the case of using the ratio of these gases and oxygen gas 1: 2 approximately. 이와 같이 비율이 다른 이 유는 실리콘 산화막 박막 성장 공정에서 SiO 2 를 성장하는 것이기 때문이다. This is a different ratio as oil is because growing a silicon oxide film on the SiO 2 thin film growth process.

한편, 나노미터 두께의 실리콘 산화물 박막(4)을 형성시킨 후, 실리콘 원자를 포함하는 원료가스 및 산소가스의 유입을 차단하기 위해 반응원료가스1 흡입 밸브(104) 및 산소가스 흡입 밸브(102)를 닫고, 배기 밸브(310)를 열어 줌으로써, 반응 챔버(220) 내의 압력을 제거하고 반응 챔버(220) 내의 진공을 수 mTorr 이하로 유지하므로써 실리콘 산화물 박막(4) 형성을 중단시킨다. On the other hand, after forming the silicon oxide film 4 of nanometers thick, and the reaction raw material gas 1 inlet valve 104 and the oxygen gas inlet valve 102 to block the flow of the source gas and the oxygen gas containing silicon atoms to close, and thereby stop the silicon oxide film 4 formed by giving by opening the exhaust valve 310, the pressure in the reaction chamber 220 and reaction chamber maintained in a vacuum less than the number in the mTorr (220).

이와 같은 공정으로 도 2d와 같이 실리콘 기판(1) 위에 고밀도 실리콘 나노점 어레이(3a)가 실리콘 산화막(2)과 실리콘 산화물 박막(4) 사이에 존재하는 실리콘 절연층을 제작한다. Thus, to produce the silicon insulating layer to a high-density silicon nano dot array (3a) on a silicon substrate (1) is present between the silicon oxide film 2 and silicon oxide film 4 as shown in Figure 2d in the same process.

또한, 도 2b, 도 2c, 도 2d의 공정을 순차적으로 반복하여 고밀도 실리콘 나노점 어레이(3a)가 실리콘 산화물 박막(4) 사이에 존재하는 다층의 실리콘 산화물 절연층을 제작한다. Further, by repeating the process of Figure 2b, Figure 2c, Figure 2d in order to produce a high-density silicon nano dot array (3a) is a multi-layer silicon oxide insulation layer existing between the silicon oxide film 4.

도 2e에 실리콘 산화물의 다층 절연층 구조가 도시되어 있으며, 이 구조는 도 2f에 도시된 바와 같이, 실리콘 MOS트랜지스터 구조에 게이트 절연막 층으로 이용하여, 실리콘 비휘발성 메모리 소자 제작에 이용할 수 있으며, 미설명 부호인 (5)는 게이트 전극이다. Which is a multi-layered insulating layer structure of silicon oxide shown in Figure 2e, the structure may be used for the, production of silicon non-volatile memory device, using a gate insulating layer on a silicon MOS transistor structure as shown in Figure 2f, US the reference numeral 5 is a gate electrode.

도 2f에 도시된 실리콘 나노점 어레이는 메모리 소자의 동작에 있어서 게이트 전압에 따라 전자 충전의 스토리지 노드(storage node)로 작동한다. FIG silicon nano dot array shown in 2f operates in accordance with the gate voltage of the electron charge storage node (storage node) according to the operation of the memory device.

이 스토리지 노드에 전자가 충전되는 정도에 따라 메모리 레벨이 결정되는 데, 이는 도 2e에 도시된 실리콘 나노점 어레이(3a) 층의 개수와 동일하게 되어, 다중 레벨 비휘발성 메모리로 동작하게 된다. To which the memory level determined by the degree to which the electron is filled in the storage node, which is equal to the number of silicon nano dot array (3a) layer shown in Figure 2e, are operated as a multi-level non-volatile memory.

도 3은 도 2f에 따른 비휘발성 메모리의 동작 특성을 나타낸 것으로, 게이트 전압에 따라 절연체의 각 고밀도 실리콘 나노점 어레이(3a)에 전자가 관통하여 두께 방향으로 순차적으로 충전되었을 경우, 메모리 소자의 활성 동작 전압(threshold voltage)이 바뀌게 되며, 고밀도 실리콘 나노점 어레이(3a)의 단계적 충전에 따라 여러 개의 일정한 활성 동작 전압 특성을 보유한다. Figure 3 shows the operation characteristics of the nonvolatile memory according to Figure 2f, when the electrons pass through each high-density silicon nano dot array (3a) of the insulator in accordance with the gate voltage was successively charged to the thickness direction, the activity of the memory device the operating voltage (threshold voltage) is changed, according to the stepwise filling of a high-density silicon nano dot array (3a) to hold a number of predetermined active operating voltage characteristics. 이러한 특성이 본 발명의 메모리 소자가 다중 레벨 비휘발성 메모리로 동작하게 한다. The characteristics of these memory elements of the present invention to operate as a multi-level non-volatile memory.

도 4 (a)는 본 발명에 따른 실리콘 산화막 형성 공정과 고농도의 균일한 고밀도 실리콘 나노점 어레이 형성을 위한 펄스형 가스 주입 공정 및 실리콘 산화물 박막 형성 공정에 따르는 각 가스들의 반응 챔버 내의 압력의 변화를 시간에 따라 도시한 것으로, 실리콘 나노점 어레이(3),(3a) 형성 시, 원료 주입이 순간적인 펄스형으로 주입되는 특징을 보여주고 있다. 4 (a) is the change in the pressure in the reaction chamber of the individual according to the pulsed gas injection process and a silicon oxide thin film forming process for a silicon oxide film forming step and a high concentration of a uniform high-density silicon nano dot array formed in accordance with the invention gas as showing in time, the silicon nano-dot array (3), (3a) in the formation, shows the characteristic that the injection material injected into the momentary pulse type.

또한, 도 4 (b)는 도 4 (a)의 반응 챔버 내의 압력 변화를 조절하기 위한 원료가스 및 산소가스 흡입 밸브와 배기 밸브의 열림과 막힘 작동을 보여 주고 있으며, 순간적인 가스 주입 이후 메인 흡입 밸브(110)의 닫힘과 배기 밸브(310)의 열림이 거의 동시에 발생하는 특징을 보여주고 있다. Further, Fig. 4 (b) is to show the opening and plugging operation of the raw material gas and the oxygen gas inlet valve and the exhaust valve for controlling the pressure change in the reaction chamber of Figure 4 (a), the instantaneous gas injection after the main suction shows the characteristic that the opening of the valve 110 is closed and the exhaust valve 310 of generating almost the same time.

도 4 (c)는 실리콘 산화물 형성 공정과 고밀도 실리콘 나노점 어레이를 형성 할 때의 실리콘 기판의 온도변화를 보여주고 있다. Figure 4 (c) shows the temperature change of the silicon substrate at the time of forming the silicon oxide forming process and the high density silicon nano dot array. 도 4 (c)에서 터널링 산화물 박막은 도 2a의 산화막(2)을 의미한다. Tunnel oxide films in Figure 4 (c) means an oxide film 2 of Figure 2a.

상술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다. Has been described with reference to a preferred embodiment of the invention, various modifications of the invention within the scope not departing from the spirit and scope of the invention defined in the claims of the skilled in the art is to in the art as described above, or it can be carried out by transformation.

이상에서 살펴본 바와 같이, 본 발명은 저압 화학 기상 증착법을 이용하여 실리콘 나노점 어레이를 제조함에 있어 반응 가스의 흡입 밸브들과 배기 밸브를 컴퓨터로 제어함으로써, 펄스형 원료 가스 주입이 가능하여 고농도의 균일한 고밀도 실리콘 나노점 어레이를 제조할 수 있는 효과가 있다. As described above, the present invention is by it controls the inlet valve and the exhaust valve of the reactive gas to the computer the production of a silicon nano dot array using low pressure chemical vapor deposition method, a high concentration of the homogeneous possible pulse-like material gas injection there is an effect that it is possible to manufacture a high-density silicon nano dot array.

또한, 고농도의 균일한 실리콘 나노점 어레이 형성 공정과 실리콘 산화물 형성 공정을 순차적으로 반복 수행함으로써 다층의 실리콘 나노점 어레이를 포함하는 게이트 절연층을 제작할 수 있으며, 이는 다중 레벨 실리콘 비휘발성 메모리의 동작을 증대시키는 효과가 있다. In addition, the operation of the high-concentration repeated a uniform silicon nano dot array forming step and the silicon oxide forming step sequentially by to produce a gate insulating layer including a multi-layer of silicon nano dot array, and which multi-level silicon non-volatile memory It has the effect of increasing.

Claims (16)

  1. 각종 가스 주입을 위한 밸브가 구비된 가스 흡입부; The gas intake valve unit is provided for a variety of gas injection; 상기 가스 흡입부를 통해 주입되는 가스가 반응 챔버 내의 기판 홀더에 장착된 실리콘 기판에 반응하도록 된 반응부; The reaction by the gas injected through the gas intake section to be responsive to the silicon substrate mounted on a substrate holder in the reaction chamber; 및 배기 밸브를 통해 상기 반응부 내의 가스를 배기함과 더불어 반응부 내의 압력제어를 위한 가스 배기부;를 구비하여 저압 화학 기상 증착법으로 실리콘 나노점 어레이를 형성하는 실리콘 나노점 어레이 제조장치에 있어서, In the silicon nano dot array manufacturing apparatus for forming a silicon nano dot array, with a a low pressure chemical vapor deposition; and through the exhaust valve a gas vent for the pressure control in the reaction unit with also exhausting the gas in the reaction unit
    상기 가스 흡입부 및 가스 배기부의 각종 밸브의 개폐를 제어하여 상기 반응 챔버 내에 기 정해진 시간 동안 원료가스를 주입하여 실리콘 기판에 반응시킨 후, 원료가스의 주입을 차단함과 동시에 배기 밸브를 통해 반응 챔버 내의 반응가스를 제거하는 펄스형 가스 주입을 반복적으로 수행하여 상기 실리콘 기판에 형성되는 실리콘 나노점 어레이의 집적도와 크기를 제어하는 콘트롤러를 더 구비하는 것을 특징으로 하는 실리콘 나노점 어레이 제조장치. The reaction chamber through the gas suction part and the gas exhaust unit then by controlling the opening and closing of the various valves injecting a source gas for a fixed time period in the reaction chamber and reacted in the silicon substrate, to block the injection of the raw material gas, and at the same time the exhaust valve by doing the remove in the reaction gas for the pulsed gas injection repeatedly silicon nano dot array manufacturing apparatus according to claim 1, further comprising a controller for controlling the density and size of the silicon nano-dot array formed on the silicon substrate.
  2. 제 1 항에 있어서, 상기 반복적으로 수행되는 펄스형 가스 주입시마다 상이한 원료가스를 이용하는 것을 특징으로 하는 실리콘 나노점 어레이 제조장치. The method of claim 1, wherein the silicon nano dot array manufacturing apparatus characterized by using a pulsed gas injection is carried out each time to the different source gas repeatedly.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 원료가스는 The method of claim 1 or claim 2, wherein the material gas is
    SiH 4 또는 SiH 4 or SiF 4 또는 SiF 4, or SiCl 4 또는 SiCl 4, or Si 2 H 6 또는 Si 2 H 6 or Si 3 H 8 또는 Si 3 H 8, or SiH 2 Cl 2 인 것을 특징으로 하는 실리콘 나노점 어레이 제조장치. Silicon nano dot array manufacturing apparatus which is characterized in that the SiH 2 Cl 2.
  4. 제 1 항에 있어서, 상기 원료가스의 주입시간은 수초 인 것을 특징으로 하는 실리콘 나노점 어레이 제조장치. The method of claim 1, wherein the injection time of the source gas is silicon nano dot array manufacturing apparatus which is characterized in that the plants.
  5. 제 1 항에 있어서, 상기 콘트롤러는 The method of claim 1, wherein the controller
    상기 실리콘 나노점 어레이의 집적도와 크기를 상기 반응 챔버 내의 압력, 원료가스의 주입시간, 반응 챔버 내의 온도, 반응가스의 유량 변화를 바탕으로 제어하는 것을 특징으로 하는 실리콘 나노점 어레이 제조장치. Pressure, a silicon nano dot array manufacturing apparatus characterized in that the control based on the flow rate of the temperature, and the reaction gas in the injection time, the reaction chamber of the raw material gas in the reaction chamber, the density and size of the silicon nano-dot array.
  6. 저압 화학 기상 증착법으로 실리콘 나노점 어레이를 제조하는 방법에 있어서, A method of manufacturing a silicon nano dot array to a low-pressure chemical vapor deposition,
    실리콘 기판을 반응 챔버 내의 기판 홀더에 장착한 후, 상기 반응 챔버 내에 산소가스를 주입하여 상기 실리콘 기판 상에 산화막을 형성하는 제1단계; After mounting the silicon substrate to a substrate holder in a reaction chamber, comprising: a first step of forming an oxide film on the silicon substrate by injecting oxygen gas into the reaction chamber;
    상기 반응 챔버 내에 원료가스를 주입하여 상기 산화막에 실리콘 나노점 어 레이를 형성하는 제2단계; A second step of injecting a source gas in the reaction chamber to form a silicon nano dot array on the oxide film; And
    상기 반응 챔버 내에 원료가스를 반복적으로 주입 및 배기하여 상기 제2단계에서 형성된 실리콘 나노점 어레이를 고농도의 균일한 실리콘 나노점 어레이로 형성하는 제3단계; A third step of forming a silicon nano dot array formed in the second step to a source gas repeatedly injected in the reaction chamber and the exhaust in a high concentration of a uniform silicon nano dot array;
    를 포함하는 것을 특징으로 하는 실리콘 나노점 어레이 제조방법. Method for producing a silicon nano dot array, comprising a step of including.
  7. 제 6 항에 있어서, 상기 원료가스는 The method of claim 6, wherein the source gas
    SiH 4 또는 SiH 4 or SiF 4 또는 SiF 4, or SiCl 4 또는 SiCl 4, or Si 2 H 6 또는 Si 2 H 6 or Si 3 H 8 또는 Si 3 H 8, or SiH 2 Cl 2 인 것을 특징으로 하는 실리콘 나노점 어레이 제조방법. SiH 2 method for producing the silicon nano-dot array, characterized in that Cl 2.
  8. 제 6 항에 있어서, 상기 원료가스는 수초 동안 주입되는 것을 특징으로 하는 실리콘 나노점 어레이 제조방법. The method of claim 6, wherein the source gas The method of manufacturing a silicon nanodot array characterized in that the injection for several seconds.
  9. 제 6 항에 있어서, 상기 제3단계에 이용되는 원료가스는 상기 제2단계에서 이용되는 원료가스와 다른 종류의 원료가스 및 혼합가스를 사용하여 상기 제2단계에서 성장된 나노점 어레이의 지속 성장을 억제하고 새로운 실리콘 나노점 핵생성 을 유도하는 것을 특징으로 하는 실리콘 나노점 어레이 제조방법. The method of claim 6, wherein the raw material gas used in the third step of the continuous growth of the nano-dot arrays growth in the second step using the raw material gas and a different kind of the raw material gas and a gas mixture which is used in the second step inhibition and method the silicon nano dot array, characterized in that for deriving the new silicon nano dots nucleated for.
  10. 제 6 항에 있어서, 상기 제2단계에서의 실리콘 나노점 어레이 형성을 위해 상기 실리콘 기판의 온도를 450 ~ 550 ℃, 상기 반응 챔버 내의 압력을 수 Torr로 유지하는 것을 특징으로 하는 실리콘 나노점 어레이 제조방법. The method of claim 6 wherein producing the silicon nano-dot array, characterized in that to keep the number Torr pressure in the first silicon nano-order that the array formation 450 ~ 550 ℃ the temperature of the silicon substrate, the reaction chamber in step 2, Way.
  11. 제 6 항에 있어서, 상기 제3단계에서의 고농도의 균일한 실리콘 나노점 어레이 형성을 위해 상기 실리콘 기판의 온도를 400 ~ 500℃로 유지하는 것을 특징으로 하는 실리콘 나노점 어레이 제조방법. In method for manufacturing the first silicon nano dot array, characterized in that to maintain the temperature of the silicon substrate to 400 ~ 500 ℃ to a high concentration of a uniform silicon nano dot array formed in the step 3 of claim 6.
  12. 제 6 항에 있어서, 상기 제3단계에서 상기 반응 챔버 내에 반복적으로 주입되는 원료가스는 각 주입시마다 서로 상이한 것을 특징으로 하는 실리콘 나노점 어레이 제조방법. The method of claim 6, wherein in the third step of the raw material gas is repeatedly injected into the reaction chamber process for producing the silicon nano-dot array, characterized in that each time are different from each other, each injection.
  13. 실리콘 기판을 반응 챔버 내의 기판 홀더에 장착한 후, 상기 반응 챔버 내에 산소가스를 주입하여 상기 실리콘 기판 상에 산화막을 형성하는 제1단계; After mounting the silicon substrate to a substrate holder in a reaction chamber, comprising: a first step of forming an oxide film on the silicon substrate by injecting oxygen gas into the reaction chamber;
    상기 반응 챔버 내에 원료가스를 주입하여 상기 산화막에 실리콘 나노점 어레이를 형성하는 제2단계; A second step of injecting a source gas in the reaction chamber to form a silicon nano dot array on the oxide film;
    상기 반응 챔버 내에 원료가스를 반복적으로 주입 및 배기하여 상기 제2단계에서 형성된 실리콘 나노점 어레이를 고농도의 균일한 실리콘 나노점 어레이로 형성하는 제3단계; A third step of forming a silicon nano dot array formed in the second step to a source gas repeatedly injected in the reaction chamber and the exhaust in a high concentration of a uniform silicon nano dot array;
    상기 고농도의 균일한 실리콘 나노점 어레이에 실리콘 산화물 박막을 형성하는 제4단계; A fourth step of forming a silicon oxide thin film on the high concentration of a uniform silicon nano dot array;
    상기 제2단계 내지 제4단계를 반복적으로 수행하여 다층 실리콘 산화물 절연층을 형성하는 제5단계; A fifth step of performing the fourth step of the second step to repeatedly form a multi-layer silicon oxide insulation layer; And
    상기 다층 실리콘 산화물 절연층 상에 게이트 전극을 형성하는 제6단계; A sixth step of forming a gate electrode on the multi-layer silicon oxide insulation layer;
    를 포함하는 것을 특징으로 하는 다중 레벨 실리콘 비휘발성 메모리 제조방법. Multi-level non-volatile silicon memory production method comprising a step of including.
  14. 제 13 항에 있어서, 상기 원료가스는 14. The method of claim 13, wherein the source gas
    SiH 4 또는 SiH 4 or SiF 4 또는 SiF 4, or SiCl 4 또는 SiCl 4, or Si 2 H 6 또는 Si 2 H 6 or Si 3 H 8 또는 Si 3 H 8, or SiH 2 Cl 2 인 것을 특징으로 하는 다중 레벨 실리콘 비휘발성 메모리 제조방법. A multilevel non-volatile memory silicon production method characterized in that the SiH 2 Cl 2.
  15. 제 13 항에 있어서, 상기 제3단계에 이용되는 원료가스는 상기 제2단계에서 이용되는 원료가스와 다른 종류의 원료가스 및 혼합가스를 사용하여 상기 제2단계에서 성장된 나노점 어레이의 지속 성장을 억제하고 새로운 실리콘 나노점 핵생성을 유도하는 것을 특징으로 하는 다중 레벨 실리콘 비휘발성 메모리 제조방법. The method of claim 13, wherein the raw material gas used in the third step of the continuous growth of the nano-dot arrays growth in the second step using the raw material gas and a different kind of the raw material gas and a gas mixture which is used in the second step and inhibiting multi-level non-volatile silicon memory method, characterized in that for deriving the new silicon nano dots nucleated for.
  16. 제 13 항에 있어서, 상기 제3단계에서 상기 반응 챔버 내에 반복적으로 주입되는 원료가스는 각 주입시마다 서로 상이한 것을 특징으로 하는 다중 레벨 실리콘 비휘발성 메모리 제조방법. 14. The method of claim 13, wherein in the third step of the raw material gas is repeatedly injected into the reaction chamber is a multi-level non-volatile silicon memory method as being different from each other every time each injection.
KR1020060031408A 2006-04-06 2006-04-06 A manufacturing apparatus and method for silicon nano dot array and a multi level silicon non-volitile memory manufacturing method using it KR100708881B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060031408A KR100708881B1 (en) 2006-04-06 2006-04-06 A manufacturing apparatus and method for silicon nano dot array and a multi level silicon non-volitile memory manufacturing method using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060031408A KR100708881B1 (en) 2006-04-06 2006-04-06 A manufacturing apparatus and method for silicon nano dot array and a multi level silicon non-volitile memory manufacturing method using it

Publications (1)

Publication Number Publication Date
KR100708881B1 true KR100708881B1 (en) 2007-04-11

Family

ID=38181679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060031408A KR100708881B1 (en) 2006-04-06 2006-04-06 A manufacturing apparatus and method for silicon nano dot array and a multi level silicon non-volitile memory manufacturing method using it

Country Status (1)

Country Link
KR (1) KR100708881B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160150027A (en) * 2015-06-19 2016-12-28 도쿄엘렉트론가부시키가이샤 Film forming method using plasma

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249411A (en) 1986-04-23 1987-10-30 Hitachi Ltd Processor
JPH10265957A (en) 1997-03-25 1998-10-06 Toshiba Mach Co Ltd Formation of thin film by plasma enhanced cvd method
KR20010110746A (en) * 1999-04-14 2001-12-13 어셔 셔만 Sequential chemical vapor deposition
KR20060063188A (en) * 2004-12-07 2006-06-12 삼성전자주식회사 Equipment for chemical vapor deposition and method used the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771257B1 (en) * 1999-04-14 2007-10-29 에이에스엠 인터내셔널 엔.브이. Sequential chemical vapor deposition

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62249411A (en) 1986-04-23 1987-10-30 Hitachi Ltd Processor
JPH10265957A (en) 1997-03-25 1998-10-06 Toshiba Mach Co Ltd Formation of thin film by plasma enhanced cvd method
KR20010110746A (en) * 1999-04-14 2001-12-13 어셔 셔만 Sequential chemical vapor deposition
KR20060063188A (en) * 2004-12-07 2006-06-12 삼성전자주식회사 Equipment for chemical vapor deposition and method used the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160150027A (en) * 2015-06-19 2016-12-28 도쿄엘렉트론가부시키가이샤 Film forming method using plasma
CN106257618A (en) * 2015-06-19 2016-12-28 东京毅力科创株式会社 Use the film build method of plasma
KR101896153B1 (en) * 2015-06-19 2018-09-07 도쿄엘렉트론가부시키가이샤 Film forming method using plasma

Similar Documents

Publication Publication Date Title
US6900455B2 (en) Multilayer dielectric tunnel barrier used in magnetic tunnel junction devices, and its method of fabrication
US7365389B1 (en) Memory cell having enhanced high-K dielectric
US7220609B2 (en) Method of manufacturing a semiconductor structure comprising clusters and/or nanocrystal of silicon and a semiconductor structure of this kind
KR100190158B1 (en) Nonvolatile semiconductor device having a metal-insulator-semiconductor gate structure
EP1420079B1 (en) Film-forming system and film-forming method
US6287988B1 (en) Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
KR100497748B1 (en) ALD equament and ALD methode
US5593741A (en) Method and apparatus for forming silicon oxide film by chemical vapor deposition
JP3462852B2 (en) Method and apparatus for manufacturing a thin film by chemical vapor deposition
US7092287B2 (en) Method of fabricating silicon nitride nanodots
EP0521644B1 (en) Method of manufacturing polysilicon film
US6586797B2 (en) Graded composition gate insulators to reduce tunneling barriers in flash memory devices
JP2901493B2 (en) The semiconductor memory device and manufacturing method thereof
US7115469B1 (en) Integrated ONO processing for semiconductor devices using in-situ steam generation (ISSG) process
KR0156020B1 (en) Ion or catalyst elements for crystallization and semiconductor device having the same
US20040224505A1 (en) Nanolayer thick film processing system and method
US20100330814A1 (en) Methods of forming oxide layers on substrates
US7781061B2 (en) Devices with graphene layers
JP2012506640A (en) Nonvolatile memory with silicon nitride charge trapping layer
US6048766A (en) Flash memory device having high permittivity stacked dielectric and fabrication thereof
US20080200003A1 (en) Method for Forming Multi-Layered Binary Oxide Film for Use in Resistance Random Access Memory
JP2005537660A (en) Method for forming nanocrystals
US20160298236A1 (en) Subtrate processing apparatus capable forming film including at least two different elements
JP4307371B2 (en) Thin film transistor manufacturing method
US20020074565A1 (en) Aerosol silicon nanoparticles for use in semiconductor device fabrication

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130410

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140404

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160405

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee