KR100705007B1 - Micro sensor and method of manufacturing the same - Google Patents

Micro sensor and method of manufacturing the same Download PDF

Info

Publication number
KR100705007B1
KR100705007B1 KR1020050115916A KR20050115916A KR100705007B1 KR 100705007 B1 KR100705007 B1 KR 100705007B1 KR 1020050115916 A KR1020050115916 A KR 1020050115916A KR 20050115916 A KR20050115916 A KR 20050115916A KR 100705007 B1 KR100705007 B1 KR 100705007B1
Authority
KR
South Korea
Prior art keywords
metal wiring
forming
pad metal
silicon substrate
film
Prior art date
Application number
KR1020050115916A
Other languages
Korean (ko)
Inventor
표성규
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050115916A priority Critical patent/KR100705007B1/en
Application granted granted Critical
Publication of KR100705007B1 publication Critical patent/KR100705007B1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Sensors (AREA)

Abstract

본 발명은 마이크로 센서 및 그 제조방법에 관한 것으로서, 반도체 팹 일괄라인에서 그 제조가 가능하도록 함으로써, 공정 수율을 향상시키고, 비용을 절감할 수 있는 효과가 있다.The present invention relates to a micro-sensor and a method for manufacturing the same, by enabling the manufacturing in the semiconductor fab batch line, there is an effect that can improve the process yield and reduce the cost.

이를 위한 본 발명에 의한 마이크로 센서는, 중앙부분에 센서 무빙 파트가 형성된 제 1 실리콘 기판; 상기 무빙 파트 양측의 상기 제 1 실리콘 기판 상에 형성된 제 1 패드 금속배선; 상기 제 1 패드 금속배선으로부터 외측으로 소정간격 이격된 상기 제 1 실리콘 기판 상에 형성된 제 1 실링 금속배선; 상기 무빙 파트와 대향하는 면에 캐비티가 형성된 제 2 실리콘 기판; 그 상면이 상기 제 1 패드 금속배선과 본딩되도록 상기 제 2 실리콘 기판을 관통하여 형성된 제 2 패드 금속배선; 그 상면이 상기 제 1 실링 금속배선과 본딩되도록 상기 제 2 실리콘 기판 내에 형성된 제 2 실링 금속배선; 상기 제 2 패드 금속배선의 하면에 형성된 솔더 볼; 및 상기 솔더 볼과 접속된 PCB 기판을 포함한다.Micro sensor according to the present invention for this purpose, the first silicon substrate formed with a sensor moving part in the center; First pad metal interconnections formed on the first silicon substrate on both sides of the moving part; A first sealing metal wire formed on the first silicon substrate spaced apart from the first pad metal wire by a predetermined distance to the outside; A second silicon substrate having a cavity formed on a surface opposing the moving part; A second pad metal wire formed through the second silicon substrate such that an upper surface thereof is bonded to the first pad metal wire; A second sealing metal wire formed in the second silicon substrate such that an upper surface thereof is bonded to the first sealing metal wire; A solder ball formed on a bottom surface of the second pad metal wiring; And a PCB substrate connected with the solder balls.

센서, 웨이퍼 레벨, 본딩, 금속 Sensor, wafer level, bonding, metal

Description

마이크로 센서 및 그 제조방법{Micro sensor and method of manufacturing the same}Micro sensor and method of manufacturing the same

도 1 내지 도 8은 종래기술에 따른 마이크로 센서의 제조방법을 설명하기 위한 공정별 단면도.1 to 8 is a cross-sectional view for each process for explaining a method of manufacturing a micro sensor according to the prior art.

도 9는 본 발명의 실시예에 따른 마이크로 센서의 구조를 나타낸 단면도.9 is a cross-sectional view showing the structure of a micro sensor according to an embodiment of the present invention.

도 10 내지 도 26은 본 발명의 실시예에 따른 마이크로 센서의 제조방법을 설명하기 위한 공정별 단면도.10 to 26 is a cross-sectional view for each process for explaining a method of manufacturing a micro sensor according to an embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

201: 제 1 실리콘 기판 201a: 센서 무빙 파트201: first silicon substrate 201a: sensor moving part

202: 제 1 절연막202: first insulating film

203: 제 1 실링 금속배선 형성용 비아203: Via for forming first sealing metal wiring

204: 제 1 패드 금속배선 형성용 비아204: first pad metal wiring forming via

205: 확산 장벽막 206: 제 1 씨드막205: diffusion barrier film 206: first seed film

207: 구리막 207a: 제 1 실링 금속배선207: copper film 207a: first sealing metal wiring

207b:제 1 패드 금속배선 208: 제 2 절연막207b: first pad metal wiring 208: second insulating film

301: 제 2 실리콘 기판301: a second silicon substrate

302: 제 2 패드 금속배선 형성용 비아302: second pad metal wiring forming via

303: 제 2 실링 금속배선 형성용 비아303: Via for forming second sealing metal wiring

304: 질화막 305: 제 2 씨드막304: nitride film 305: second seed film

306: 감광막 306a: 감광막 패턴306: Photosensitive film 306a: Photosensitive film pattern

307a: 제 2 실링 금속배선 307b: 제 2 패드 금속배선307a: second sealing metal wiring 307b: second pad metal wiring

308: 캐비티 309: 솔더 볼308: cavity 309: solder ball

400: PCB 기판400: PCB board

본 발명은 마이크로 센서 및 그 제조방법에 관한 것으로서, 특히, 가속도 센서와 각속도 센서 등의 관성 센서, 및 액츄에이터(actuator) 등과 같이 무빙 파트(moving part)가 존재하는 센서를 반도체 팹 일괄라인에서 그 제조가 가능하도록 함으로써, 공정 수율을 향상시키고, 비용을 절감할 수 있는 마이크로 센서 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a micro sensor and a method of manufacturing the same. In particular, an inertial sensor such as an acceleration sensor and an angular velocity sensor, and a sensor including a moving part such as an actuator are manufactured in a semiconductor fab batch line By making it possible, the present invention relates to a micro sensor and a method for manufacturing the same, which can improve process yield and reduce cost.

최근들어 가장 관심을 모으고 있는 기술 중의 하나인 MEMS(Micro Electro Mechanical System) 기술은, 단순한 센서 기능을 구현하는 것 이외에 다양한 시장에서 기대 이상의 여러 가지 기능을 보여주고 있다.One of the most interesting technologies in recent years, the MEMS (Micro Electro Mechanical System) technology, besides implementing a simple sensor function, is showing more functions than expected in various markets.

일반적으로 상기 MEMS 기술을 이용하여 마이크로 센서를 제작하는 경우, 종래에는, 실리콘(silicon) 또는 글래스(glass) 웨이퍼 위에 제작된 실리콘 미세 구조(micro structure)를 글래스 웨이퍼와 애노딕 본딩(anodic bonding)하여, 웨이퍼 레벨로 본딩하는 방법을 사용하였다.In general, when fabricating a micro sensor using the MEMS technology, conventionally, a silicon microstructure fabricated on a silicon or glass wafer is anodically bonded with a glass wafer. The bonding at the wafer level was used.

도 1 내지 도 8은 상기 애노딕 본딩 방법을 사용한 종래기술에 따른 마이크로 센서의 제조방법을 설명하기 위한 공정별 단면도이며, 실제적으로 공정이 완성된 상태를 나타내는 도면은 도 8이다.1 to 8 are cross-sectional views for each process for explaining a method of manufacturing a microsensor according to the prior art using the anodic bonding method, and FIG.

우선, 도 1에 도시한 바와 같이, 센서 웨이퍼 형성용 제 1 글래스 웨이퍼(100) 상에 실리콘 산화막(101)을 성장시킨 다음, 상기 실리콘 산화막(101) 상에 소정두께를 갖는 실리콘막(102)을 형성한다.First, as shown in FIG. 1, the silicon oxide film 101 is grown on the first glass wafer 100 for forming a sensor wafer, and then the silicon film 102 having a predetermined thickness on the silicon oxide film 101 is formed. To form.

그런 다음, 도 2에 도시한 바와 같이, 마스크 공정 및 식각 공정을 통해 상기 실리콘막(102)의 일부분을 제거하여, 고정점(102a)와 무빙 파트(102b) 및 밀봉 본딩부(102c)를 형성한다.Then, as shown in FIG. 2, a portion of the silicon film 102 is removed through a mask process and an etching process to form the fixed point 102a, the moving part 102b, and the sealing bonding portion 102c. do.

다음으로, 도 3에 도시한 바와 같이, 상기 고정점(102a), 무빙 파트(102b) 및 밀봉 본딩부(102c)를 마스크로 사용하여, 상기 실리콘 산화막(101)을 HF 용액으로 식각하고, 이를 통해, 상기 무빙 파트(102b)를 공중에 떠 있는 릴리즈(release) 상태로 만들어, 센서 웨이퍼를 완성한다. 여기서, 상기 HF 용액에 의한 실리콘 산화막(101)의 식각 공정이 완료됨에 따라, 상기 고정점(102a), 무빙 파트(102b) 및 밀봉 본딩부(102c)는 서로 분리된다.Next, as shown in FIG. 3, using the fixing point 102a, the moving part 102b and the sealing bonding portion 102c as a mask, the silicon oxide film 101 is etched with HF solution, and Through this, the moving part 102b is made into a release state floating in the air, thereby completing a sensor wafer. As the etching process of the silicon oxide film 101 by the HF solution is completed, the fixing point 102a, the moving part 102b, and the sealing bonding part 102c are separated from each other.

이 후에, 상기 센서 웨이퍼의 형성 공정과는 별도로, 캡 웨이퍼를 형성하는 공정이 수행된다. 상기 캡 웨이퍼 형성 공정은, 우선, 도 4에 도시한 바와 같이, 캡 웨이퍼 형성용 제 2 글래스 웨이퍼(103)를 제공한 다음, 상기 도 3에 도시된 센서 웨이퍼의 무빙 파트(102b) 부분이 제 2 글래스 웨이퍼(103)와 본딩 수행 이후, 상기 제 2 글래스 웨이퍼(103)와 닿지 않도록 하기 위하여, 상기 제 2 글래스 웨이퍼(103)의 본딩 면의 일부 영역, 즉 상기 무빙 파트(102a) 부분과 대응하는 제 2 글래스 웨이퍼(103) 영역을 식각하여 캐비티(cavity, 104)를 형성한다.Thereafter, a process of forming a cap wafer is performed separately from the process of forming the sensor wafer. In the cap wafer forming process, first, as shown in FIG. 4, the second glass wafer 103 for cap wafer formation is provided, and then the moving part 102b of the sensor wafer shown in FIG. 3 is removed. After bonding with the second glass wafer 103, in order not to contact the second glass wafer 103, a portion of the bonding surface of the second glass wafer 103, that is, the portion of the moving part 102a, corresponds to the moving portion 102a. A cavity 104 is formed by etching the region of the second glass wafer 103.

그런 다음, 도 5에 도시한 바와 같이, 상기 센서 웨이퍼의 밀봉 본딩부(102c)와 대응하는 제 2 글래스 웨이퍼(103) 부분을 식각하여 비아 홀(105)을 형성하여, 캡 웨이퍼를 완성한다.Then, as shown in FIG. 5, the via hole 105 is formed by etching the portion of the second glass wafer 103 corresponding to the sealing bonding portion 102c of the sensor wafer to complete the cap wafer.

그 다음에, 도 6에 도시한 바와 같이, 상기 캐비티(104) 및 비아 홀(105)이 형성된 제 2 글래스 웨이퍼(103)로 구성된 캡 웨이퍼를, 도 3에 도시된 바와 같은 센서 웨이퍼에 애노딕 본딩에 의해 접합시킨다. 상기 애노딕 본딩 방법은, 실리콘과 글래스를 접합하는 방법으로서, 상승된 온도에서 글래스의 양단에 전압을 인가하면, 글래스 내부에 존재하는 Na2O 성분이 이온화되어 음극쪽에는 Na+ 양이온이 밀집되고, 반대로 양극쪽에는 상대적으로 O2- 음이온이 전하층을 형성하게 된다. 이와 같이 음이온의 전하층과 양이온이 형성된 양 전극간에는 강한 정전력이 발생하고, 계면에 화학반응에 의한 강한 접합이 형성된다.Next, as shown in FIG. 6, the cap wafer composed of the second glass wafer 103 having the cavity 104 and the via hole 105 formed thereon is anodized to the sensor wafer as shown in FIG. 3. Joining by bonding. The anodic bonding method is a method of bonding silicon and glass. When a voltage is applied to both ends of the glass at an elevated temperature, Na 2 O components present in the glass are ionized, and Na + cations are concentrated on the cathode side. On the contrary, O 2 − anions form the charge layer on the anode side. As described above, strong electrostatic force is generated between the charge layer of the anion and the positive electrode where the cation is formed, and a strong junction is formed at the interface by a chemical reaction.

그리고, 도 7에 도시한 바와 같이, 상기 애노딕 본딩 공정이 완료된 후에, 상기 비아 홀(105)을 포함한 상기 제 2 글래스 웨이퍼(103) 상에 금속막(106)을 증 착한다. 상기 금속막(106)으로서 알루미늄(Al)을 이용할 수 있다.As shown in FIG. 7, after the anodic bonding process is completed, a metal film 106 is deposited on the second glass wafer 103 including the via hole 105. Aluminum (Al) may be used as the metal film 106.

다음으로, 도 8에 도시한 바와 같이, 상기 금속막(106)을 선택적으로 식각하여 금속 전극(106a)을 형성함으로써, 마이크로 센서를 완성한다.Next, as shown in FIG. 8, the metal film 106 is selectively etched to form the metal electrode 106a, thereby completing the microsensor.

상기 애노딕 본딩 방법은, 금속과 글래스, 글래스와 글래스, 그리고 실리콘과 글래스 등의 접합이 가능하며, 패키징 재료를 글래스로 사용함으로써, 외부에서 제작된 소자의 내부 및 동작을 시각적으로 관찰할 수 있는 장점이 있지만, 상기 방법에 적용되는 글래스는 반도체 팹 공정에서 금기시되는 Na 성분으로 구성되어 있어서, 반도체 팹 일괄라인에서의 적용이 불가능한 단점이 있다. 따라서, 상기 애노딕 본딩 방법을 사용하는 종래기술에 따른 마이크로 센서의 제조방법에 있어서는, 마이크로 센서의 공정 수율을 향상시키고, 비용을 감소시키는 데 한계가 있다는 문제점이 있다.The anodic bonding method is capable of bonding metal and glass, glass and glass, and silicon and glass, and by using a packaging material as glass, it is possible to visually observe the inside and the operation of an externally manufactured device. Although there is an advantage, the glass applied to the method is composed of Na components that are contraindicated in the semiconductor fab process, there is a disadvantage that can not be applied in the semiconductor fab batch line. Therefore, there is a problem in the manufacturing method of the micro sensor according to the prior art using the anodic bonding method, there is a limit in improving the process yield of the micro sensor, reducing the cost.

한편, 웨이퍼 레벨로 본딩하는 방법으로서, 상기 애노딕 본딩 방법 이외에도, 퓨전 본딩(fusion bonding), 공융 본딩(eutectic bonding) 및 프릿 글래스 본딩(frit glass bonding) 방법 등이 있지만, 이러한 방법들 역시 반도체 일괄공정에의 적용이 불가능한 실정이다.On the other hand, as a wafer-level bonding method, in addition to the anodical bonding method, there are fusion bonding, eutectic bonding, and frit glass bonding. Application to the process is not possible.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은, 반도체 팹 일괄라인에서 그 제조가 가능하도록 함으로써, 공정 수율을 향상시키고, 비용을 절감할 수 있는 마이크로 센서 및 그 제조방법을 제공하는 데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to enable the manufacturing in the semiconductor fab batch line, thereby improving the process yield and reduce the cost, and a manufacturing method thereof To provide.

상기 목적을 달성하기 위한 본 발명에 의한 마이크로 센서는,Micro sensor according to the present invention for achieving the above object,

중앙부분에 센서 무빙 파트가 형성된 제 1 실리콘 기판;A first silicon substrate having a sensor moving part formed at a center portion thereof;

상기 무빙 파트 양측의 상기 제 1 실리콘 기판 상에 형성된 제 1 패드 금속배선;First pad metal interconnections formed on the first silicon substrate on both sides of the moving part;

상기 제 1 패드 금속배선으로부터 외측으로 소정간격 이격된 상기 제 1 실리콘 기판 상에 형성된 제 1 실링 금속배선;A first sealing metal wire formed on the first silicon substrate spaced apart from the first pad metal wire by a predetermined distance to the outside;

상기 무빙 파트와 대향하는 면에 캐비티가 형성된 제 2 실리콘 기판;A second silicon substrate having a cavity formed on a surface opposing the moving part;

그 상면이 상기 제 1 패드 금속배선과 본딩되도록 상기 제 2 실리콘 기판을 관통하여 형성된 제 2 패드 금속배선;A second pad metal wire formed through the second silicon substrate such that an upper surface thereof is bonded to the first pad metal wire;

그 상면이 상기 제 1 실링 금속배선과 본딩되도록 상기 제 2 실리콘 기판 내에 형성된 제 2 실링 금속배선;A second sealing metal wire formed in the second silicon substrate such that an upper surface thereof is bonded to the first sealing metal wire;

상기 제 2 패드 금속배선의 하면에 형성된 솔더 볼; 및A solder ball formed on a bottom surface of the second pad metal wiring; And

상기 솔더 볼과 접속된 PCB 기판을 포함한다.And a PCB substrate connected with the solder balls.

여기서, 상기 제 1 패드 금속배선 및 제 1 실링 금속배선은 상기 제 1 실리콘 기판 내의 소정깊이까지 연장되어 있는 것을 특징으로 한다.Here, the first pad metal wiring and the first sealing metal wiring are extended to a predetermined depth in the first silicon substrate.

그리고, 상기 목적을 달성하기 위한 본 발명에 의한 마이크로 센서의 제조방 법은,And, the manufacturing method of the micro sensor according to the present invention for achieving the above object,

센서 웨이퍼 형성용 제 1 실리콘 기판 상에, 상기 제 1 실리콘 기판의 양측 가장자리 일부분을 노출시키는 제 1 실링 금속배선 형성용 비아 및 상기 제 1 실링 금속배선 형성용 비아로부터 내측으로 소정간격 이격된 제 1 패드 금속배선 형성용 비아가 각각 형성된 제 1 절연막을 형성하는 단계;On the first silicon substrate for forming a sensor wafer, a first sealing metal wiring forming via exposing portions of both edges of the first silicon substrate and a first spaced inward from the first sealing metal wiring forming via. Forming a first insulating film having respective pad metal wiring forming vias formed thereon;

상기 제 1 실링 금속배선 형성용 비아 및 제 1 패드 금속배선 형성용 비아를 매립하는 제 1 실링 금속배선 및 제 1 패드 금속배선을 각각 형성하는 단계;Forming a first sealing metal wiring and a first pad metal wiring to respectively fill the first sealing metal wiring forming via and the first pad metal wiring forming via;

상기 제 1 패드 금속배선 내측 일부분의 상기 제 1 절연막 및 제 1 실리콘 기판의 소정두께를 식각하여, 서로 소정간격 이격된 센서 무빙 파트를 형성하는 단계;Etching the predetermined thicknesses of the first insulating film and the first silicon substrate in the inner portion of the first pad metal wiring to form a sensor moving part spaced apart from each other by a predetermined distance;

상기 무빙 파트 주변의 상기 실리콘 기판을 식각하여, 상기 무빙 파트를 릴리즈시키는 단계;Etching the silicon substrate around the moving part to release the moving part;

상기 식각후 잔류된 제 1 절연막을 제거하여 센서 웨이퍼를 완성하는 단계;Completing the sensor wafer by removing the first insulating film remaining after the etching;

캡 웨이퍼 형성용 제 2 실리콘 기판을 별도로 제공하는 단계;Separately providing a second silicon substrate for cap wafer formation;

상기 제 2 실리콘 기판을 선택적으로 식각하여, 상기 제 1 실링 금속배선과 대응하는 제 2 실링 금속배선 형성용 비아 및 상기 제 1 패드 금속배선과 대응하며, 상기 제 2 실링 금속배선 형성용 비아보다 깊은 제 2 패드 금속배선 형성용 비아를 각각 형성하는 단계;Selectively etching the second silicon substrate so as to correspond to the first sealing metal interconnection and the second sealing metal interconnection via and the first pad metal interconnection, and to be deeper than the second sealing metal interconnection via; Forming vias for forming second pad metal wires, respectively;

상기 제 2 실링 금속배선 형성용 비아 및 제 2 패드 금속배선 형성용 비아를 매립하는 제 2 실링 금속배선 및 제 2 패드 금속배선을 각각 형성하는 단계;Forming a second sealing metal wiring and a second pad metal wiring respectively filling the second sealing metal wiring forming via and the second pad metal wiring forming via;

상기 무빙 파트와 대응하는 상기 제 2 실리콘 기판 부분을 선택적으로 식각하여 캐비티를 형성하여 캡 웨이퍼를 완성하는 단계;Selectively etching the portion of the second silicon substrate corresponding to the moving part to form a cavity to complete a cap wafer;

상기 제 1 실링 금속배선과 상기 제 2 실링 금속배선, 및 상기 제 1 패드 금속배선과 상기 제 2 패드 금속배선을 서로 본딩시키는 단계;Bonding the first sealing metal wire and the second sealing metal wire and the first pad metal wire and the second pad metal wire to each other;

상기 제 2 패드 금속배선의 하면이 노출되도록 상기 제 2 실리콘 기판에 백 그라인딩 공정을 수행하는 단계;Performing a back grinding process on the second silicon substrate to expose a bottom surface of the second pad metal wiring;

상기 노출된 제 2 패드 금속배선의 하면에 솔더 볼을 형성하는 단계; 및Forming solder balls on a lower surface of the exposed second pad metal interconnection; And

상기 솔더 볼을 PCB 기판에 접속시키는 단계를 포함한다.Connecting the solder balls to a PCB substrate.

여기서, 상기 제 1 절연막을 형성하는 단계 후,Here, after the step of forming the first insulating film,

상기 제 1 실링 금속배선 형성용 비아 및 상기 제 1 패드 금속배선 형성용 비아에 의해 노출된 상기 제 1 실리콘 기판 부분을 소정두께만큼 식각하는 단계를 더 포함하는 것을 특징으로 한다.And etching the portion of the first silicon substrate exposed by the first sealing metallization forming via and the first pad metallization forming via to a predetermined thickness.

그리고, 상기 제 1 절연막은 TEOS막을 이용하여 형성하는 것을 특징으로 한다.The first insulating film is formed using a TEOS film.

또한, 제 1 실링 금속배선 및 제 1 패드 금속배선을 각각 형성하는 단계는,In addition, the step of forming the first sealing metal wiring and the first pad metal wiring, respectively,

상기 제 1 실링 금속배선 형성용 비아 및 상기 제 1 패드 금속배선 형성용 비아를 포함한 제 1 절연막 상에, 확산 장벽막 및 씨드막을 차례로 증착하는 단계;Sequentially depositing a diffusion barrier film and a seed film on the first insulating film including the first sealing metal wiring forming via and the first pad metal wiring forming via;

상기 제 1 실링 금속배선 형성용 비아 및 상기 제 1 패드 금속배선 형성용 비아를 매립하도록, 상기 씨드막 상에 구리막을 형성하는 단계; 및Forming a copper film on the seed film so as to fill the first sealing metal wiring forming via and the first pad metal wiring forming via; And

상기 제 1 절연막이 노출될 때까지 결과물을 CMP하는 단계를 포함하는 것을 특징으로 한다.And CMP the resultant until the first insulating film is exposed.

또한, 상기 확산 장벽막은 TiSiNx, TaSiNx, Ta 및 TaN으로 구성된 군으로부터 선택되는 어느 하나의 단일막, 또는 어느 둘 이상의 다중막을 이용하여 증착하는 것을 특징으로 한다.In addition, the diffusion barrier film is characterized in that the deposition using any one single film selected from the group consisting of TiSiNx, TaSiNx, Ta and TaN, or any two or more multiple films.

또한, 상기 확산 장벽막은 질화막을 이용하여 증착하는 것을 특징으로 한다.In addition, the diffusion barrier film is characterized in that the deposition using a nitride film.

또한, 상기 씨드막은 Cu, Ru 및 Ni로 구성된 군으로부터 선택되는 어느 하나를 이용하여 증착하는 것을 특징으로 한다.The seed film may be deposited using any one selected from the group consisting of Cu, Ru, and Ni.

또한, 상기 센서 무빙 파트를 형성하는 단계는,In addition, the step of forming the sensor moving part,

상기 제 1 실링 금속배선 및 제 1 패드 금속배선을 포함한 상기 제 1 절연막 상에 제 2 절연막을 형성하는 단계;Forming a second insulating film on the first insulating film including the first sealing metal wire and the first pad metal wire;

상기 제 1 패드 금속배선 내측 일부분의 상기 제 2 절연막을 선택적으로 식각하는 단계; 및Selectively etching the second insulating layer on an inner portion of the first pad metal wiring; And

상기 식각후 잔류된 제 2 절연막을 식각 마스크로 이용하여, 상기 제 1 절연막 및 제 1 실리콘 기판의 소정두께를 식각하는 단계를 포함하는 것을 특징으로 한다.And etching the predetermined thicknesses of the first insulating film and the first silicon substrate by using the second insulating film remaining after the etching as an etching mask.

또한, 상기 제 2 절연막은 TEOS막을 이용하여 형성하는 것을 특징으로 한다.The second insulating film may be formed using a TEOS film.

또한, 상기 제 2 실링 금속배선 및 상기 제 2 패드 금속배선은, 상기 제 2 실리콘 기판의 상부 표면보다 높게 형성하는 것을 특징으로 한다.In addition, the second sealing metal wiring and the second pad metal wiring may be formed higher than the upper surface of the second silicon substrate.

또한, 상기 제 2 실링 금속배선 및 제 2 패드 금속배선을 형성하는 단계는, The forming of the second sealing metal wire and the second pad metal wire may include:

상기 제 2 실링 금속배선 형성용 비아 및 제 2 패드 금속배선 형성용 비아를 포함한 상기 제 2 실리콘 기판의 표면에, 질화막 및 씨드막을 차례로 증착하는 단계;Depositing a nitride film and a seed film on a surface of the second silicon substrate including the second sealing metal wiring forming via and the second pad metal wiring forming via;

상기 씨드막 상에 감광막을 도포하는 단계;Applying a photoresist film on the seed film;

상기 감광막을 선택적으로 패터닝하여, 상기 제 2 실링 금속배선 형성용 비아 및 제 2 패드 금속배선 형성용 비아를 노출시키는 감광막 패턴을 형성하는 단계;Selectively patterning the photoresist to form a photoresist pattern that exposes the second sealing metal wiring forming via and the second pad metal wiring forming via;

구리 도금 공정을 수행하여, 상기 감광막 패턴에 의해 노출된 상기 제 2 실링 금속배선 형성용 비아 및 상기 제 2 패드 금속배선 형성용 비아를 매립하는 제 2 실링 금속배선 및 제 2 패드 금속배선을 각각 형성하는 단계;Performing a copper plating process to form a second sealing metal wiring and a second pad metal wiring respectively filling the second sealing metal wiring forming via and the second pad metal wiring forming via exposed by the photosensitive film pattern; Doing;

상기 감광막 패턴을 제거하는 단계; 및Removing the photoresist pattern; And

상기 제 2 실링 금속배선 및 제 2 패드 금속배선에 의해 노출된 상기 씨드막을 식각하는 단계를 포함하는 것을 특징으로 한다.And etching the seed film exposed by the second sealing metal wiring and the second pad metal wiring.

또한, 상기 질화막은 CVD 또는 열증착 방식을 이용하여 증착하는 것을 특징으로 한다.In addition, the nitride film is characterized in that the deposition by using a CVD or thermal deposition method.

또한, 상기 씨드막은 Cu, Ru 및 Ni로 구성된 군으로부터 선택되는 어느 하나를 이용하여 증착하는 것을 특징으로 한다.The seed film may be deposited using any one selected from the group consisting of Cu, Ru, and Ni.

또한, 상기 구리 도금 공정은, 전기 도금 또는 무전해 도금 방법으로 수행하는 것을 특징으로 한다.In addition, the copper plating process, characterized in that performed by electroplating or electroless plating method.

또한, 상기 씨드막을 식각하는 단계 후, In addition, after the seed film is etched,

세정 공정을 수행하는 단계; 및Performing a cleaning process; And

어닐링 공정을 수행하는 단계를 더 포함하는 것을 특징으로 한다.It further comprises the step of performing an annealing process.

또한, 상기 제 1 실링 금속배선과 상기 제 2 실링 금속배선, 및 상기 제 1 패드 금속배선과 상기 제 2 패드 금속배선을 서로 본딩시키는 단계는,The bonding of the first sealing metal wire and the second sealing metal wire and the first pad metal wire and the second pad metal wire to each other may include:

진공 분위기, Ar 분위기 및 포밍 가스 분위기로 구성된 군으로부터 선택되는 어느 하나의 분위기에서 수행하는 것을 특징으로 한다.It is characterized by performing in any one atmosphere selected from the group consisting of a vacuum atmosphere, an Ar atmosphere and a forming gas atmosphere.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

마이크로 센서의 구조Micro Sensor Structure

도 9는 본 발명의 실시예에 따른 마이크로 센서의 구조를 나타낸 단면도이다.9 is a cross-sectional view showing the structure of a micro sensor according to an embodiment of the present invention.

본 발명의 실시예에 따른 마이크로 센서는, 도 9에 도시한 바와 같이, 센서 무빙 파트(201a)를 포함하는 센서 웨이퍼 형성용 제 1 실리콘 기판(201)과, 상기 제 1 실리콘 기판(201)과 메탈 본딩된 캡 웨이퍼 형성용 제 2 실리콘 기판(301), 및 상기 제 2 실리콘 기판(301)과 전기적으로 연결된 PCB 기판(400)을 포함한다.As illustrated in FIG. 9, a micro sensor according to an embodiment of the present invention includes a first silicon substrate 201 for forming a sensor wafer including a sensor moving part 201 a, a first silicon substrate 201, and a first silicon substrate 201. A second silicon substrate 301 for forming a metal bonded cap wafer, and a PCB substrate 400 electrically connected to the second silicon substrate 301.

자세하게, 본 발명의 실시예에 따른 마이크로 센서의 상기 제 1 실리콘 기판(201)의 중앙부분에는 센서 무빙 파트(201a)가 형성되어 있고, 상기 센서 무빙 파트(201a) 양측의 상기 제 1 실리콘 기판(201) 상에는 제 1 패드 금속배선(207b)이 형성되어 있다. 또한, 상기 제 1 패드 금속배선(207b)으로부터 외측으로 소정간격 이격된 상기 제 1 실리콘 기판(201) 상에는 제 1 실링 금속배선(207a)이 형성되어 있다. 여기서, 상기 제 1 패드 금속배선(207b) 및 제 1 실링 금속배선(207a)은 구리막으로 이루어져 있으며, 도면에 도시된 바와 같이, 상기 제 1 실리콘 기판(201) 내의 소정깊이까지 연장되어 형성될 수도 있다.In detail, a sensor moving part 201a is formed at a central portion of the first silicon substrate 201 of the micro sensor according to the embodiment of the present invention, and the first silicon substrates on both sides of the sensor moving part 201a are formed. The first pad metal wiring 207b is formed on 201. In addition, a first sealing metal wiring 207a is formed on the first silicon substrate 201 spaced apart from the first pad metal wiring 207b by a predetermined distance to the outside. Here, the first pad metal wiring 207b and the first sealing metal wiring 207a may be formed of a copper film, and as shown in the drawing, extend to a predetermined depth in the first silicon substrate 201. It may be.

그리고, 상기 제 2 실리콘 기판(301)의, 상기 센서 무빙 파트(201a)와 대향하는 면에는, 상기 무빙 파트(201a)를 보호하는 캐비티(308)가 형성되어 있다. 그리고, 상기 제 2 실리콘 기판(301)에는, 그 상면이 상기 제 1 패드 금속배선(207b)과 메탈 본딩되면서 상기 제 2 실리콘 기판(301)을 관통하는 제 2 패드 금속배선(307b)이 형성되어 있다. 또한, 상기 제 1 실링 금속배선(207a)과 대응하는 상기 제 2 실리콘 기판(301) 내에는, 그 상면이 상기 제 1 실링 금속배선(207a)과 메탈 본딩된 제 2 실링 금속배선(307a)이 형성되어 있다. 여기서, 상기 제 2 패드 금속배선(307b) 및 제 2 실링 금속배선(307a)은 상기 제 1 패드 금속배선(207b) 및 제 1 실링 금속배선(207a)과 마찬가지로 구리막으로 이루어져 있으며, 상기 제 2 패드 금속배선(307b)의 하면에는 솔더 볼(309)이 형성되어 있다.A cavity 308 for protecting the moving part 201a is formed on a surface of the second silicon substrate 301 that faces the sensor moving part 201a. In addition, a second pad metal wiring 307b penetrating the second silicon substrate 301 is formed on the second silicon substrate 301 while the upper surface thereof is metal bonded to the first pad metal wiring 207b. have. In addition, in the second silicon substrate 301 corresponding to the first sealing metal wiring 207a, the second sealing metal wiring 307a, the upper surface of which is metal-bonded with the first sealing metal wiring 207a, is formed. Formed. Here, the second pad metal wiring 307b and the second sealing metal wiring 307a are made of a copper film similarly to the first pad metal wiring 207b and the first sealing metal wiring 207a, and the second Solder balls 309 are formed on the bottom surface of the pad metal wiring 307b.

또한, 상기 제 2 패드 금속배선(307b)의 하면에 형성된 상기 솔더 볼(309)은 PCB 기판(400)과 접속되어 있다.In addition, the solder balls 309 formed on the bottom surface of the second pad metal wiring 307b are connected to the PCB substrate 400.

본 발명의 실시예에 따른 마이크로 센서는, 센서 웨이퍼 형성용 제 1 실리콘 기판(201) 및 캡 웨이퍼 형성용 제 2 실리콘 기판(301) 각각에, 제 1 및 제 2 패드 금속배선(207b, 307b)과 제 1 및 제 2 실링 금속배선(207a, 307a)을 형성하고, 이 들을 서로 메탈 본딩시킴으로써 허메틱 실링(hermetic sealing)을 구현하였다. 또한, 상기 제 2 실리콘 기판(301)을 관통하는 상기 제 2 패드 금속배선(307b)의 하면에 솔더 볼(309)을 형성하고, 이를 PCB 기판(400)과 접속시켜 BGA 타입의 플립칩으로 구현하였다.In the micro sensor according to the embodiment of the present invention, the first and second pad metal wirings 207b and 307b are respectively formed on the first silicon substrate 201 for forming a sensor wafer and the second silicon substrate 301 for forming a cap wafer. And first and second sealing metal wires 207a and 307a were formed, and metal bonding them to each other to realize hermetic sealing. In addition, a solder ball 309 is formed on a lower surface of the second pad metal wiring 307b penetrating the second silicon substrate 301 and connected to the PCB substrate 400 to realize a BGA type flip chip. It was.

여기서, 상술한 바와 같은 마이크로 센서는, 센서 웨이퍼 형성용 제 1 실리콘 기판(201)과 캡 웨이퍼 형성용 제 2 실리콘 기판(301)이, 구리로 이루어진 제 1 및 제 2 패드 금속배선(207b, 307b), 및 제 1 및 제 2 실링 금속배선(207a, 307a)들의 메탈 본딩에 의해 웨이퍼 레벨로 패키징됨으로써, 반도체 팹 일괄라인에서 그 제조가 가능해질 수가 있다.Here, in the micro sensor as described above, the first silicon substrate 201 for forming a sensor wafer and the second silicon substrate 301 for forming a cap wafer include a first and second pad metal wirings 207b and 307b made of copper. Packaging at the wafer level by metal bonding of the first and second sealing metallizations 207a and 307a can be made possible in the semiconductor fab batch line.

마이크로 센서의 제조방법Manufacturing method of micro sensor

이하에서는, 전술한 바와 같은 본 발명의 실시예에 따른 마이크로 센서의 제조방법에 대하여 설명하기로 한다.Hereinafter, a method of manufacturing a micro sensor according to an embodiment of the present invention as described above will be described.

도 10 내지 도 26은 본 발명의 실시예에 따른 마이크로 센서의 제조방법을 설명하기 위한 공정별 단면도로서, 도 10 내지 도 16은 센서 웨이퍼 형성방법을 설명하기 위한 공정별 단면도이고, 도 17 내지 도 도 23은 캡 웨이퍼 형성방법을 설명하기 위한 공정별 단면도이며, 도 24 내지 도 26은 센서 웨이퍼와 캡 웨이퍼의 본딩, 백 그라인딩 및 COB 공정을 설명하기 위한 공정별 단면도이다.10 to 26 are cross-sectional views illustrating processes for manufacturing a micro sensor according to an exemplary embodiment of the present invention, and FIGS. 10 to 16 are cross-sectional views illustrating processes for forming a sensor wafer, and FIGS. 17 to 17. FIG. 23 is a cross-sectional view for each process for describing a cap wafer forming method, and FIGS. 24 to 26 are cross-sectional views for a process for explaining bonding, back grinding, and COB processes of a sensor wafer and a cap wafer.

< 센서 웨이퍼 형성방법 ><How to Form Sensor Wafer>

먼저, 도 10에 도시한 바와 같이, 센서 웨이퍼 형성용 제 1 실리콘 기판(201) 상에 제 1 절연막(202)을 형성한다. 상기 제 1 절연막(202)은 TEOS막을 이용하여 2,000 내지 3,000 Å의 두께로 형성하는 것이 바람직하다.First, as shown in FIG. 10, a first insulating film 202 is formed on the first silicon substrate 201 for forming a sensor wafer. The first insulating film 202 is preferably formed to a thickness of 2,000 to 3,000 kPa using a TEOS film.

그런 다음, 도 11에 도시한 바와 같이, 상기 제 1 절연막(202)의 소정부분을 선택적으로 식각하여, 제 1 실링 금속배선 형성용 비아(203) 및 제 1 패드 금속배선 형성용 비아(204)를 각각 형성한다. 상기 제 1 실링 금속배선 형성용 비아(203)는, 상기 제 1 절연막(202)의 양측 가장자리 일부분에 형성되고, 상기 제 1 패드 금속배선 형성용 비아(204)는, 상기 제 1 실링 금속배선 형성용 비아(203)로부터 내측으로 소정간격 이격되어 형성된다.Then, as shown in FIG. 11, a predetermined portion of the first insulating layer 202 is selectively etched to form a first sealing metal wiring forming via 203 and a first pad metal wiring forming via 204. Form each. The first sealing metal wiring forming vias 203 are formed at portions of both edges of the first insulating layer 202, and the first pad metal wiring forming vias 204 are formed in the first sealing metal wirings. It is formed spaced apart from the dragon via 203 by a predetermined interval.

여기서, 상기 제 1 실링 금속배선 형성용 비아(203) 및 제 1 패드 금속배선 형성용 비아(204)는, 상기한 바와 같이 제 1 절연막(202)만을 식각하여 형성할 수도 있지만, 도 11에 도시한 바와 같이, 상기 제 1 절연막(202) 하부에 있는 상기 제 1 실리콘 기판(201)을 소정두께만큼 추가적으로 식각하여 형성할 수도 있다.Here, the first sealing metal wiring forming via 203 and the first pad metal wiring forming via 204 may be formed by etching only the first insulating film 202 as described above. As described above, the first silicon substrate 201 under the first insulating layer 202 may be additionally etched by a predetermined thickness.

그 다음에, 도 12에 도시한 바와 같이, 상기 제 1 실링 금속배선 형성용 비아 및 제 1 패드 금속배선 형성용 비아(203, 204)를 포함한 제 1 절연막 상에, 확산 장벽막(205) 및 제 1 씨드막(206)을 차례로 증착한다. 여기서, 상기 확산 장벽막(205)은 TiSiNx, TaSiNx, Ta 및 TaN으로 구성된 군으로부터 선택되는 어느 하나의 단일막, 또는 어느 둘 이상의 다중막을 이용하여 증착하거나, 질화막 등과 같은 절연막을 이용하여 증착할 수 있고, 상기 제 1 씨드막(206)은 Cu, Ru 및 Ni로 구성된 군으로부터 선택되는 어느 하나를 이용하여 증착할 수 있다. 그리고, 상기 확 산 장벽막(205) 및 제 1 씨드막(206)은 CVD, PVD 및 ALD로 구성된 군으로부터 선택되는 어느 하나의 방식으로 증착할 수 있다.Next, as shown in FIG. 12, on the first insulating film including the first sealing metal wiring forming via and the first pad metal wiring forming via 203 and 204, the diffusion barrier film 205 and The first seed film 206 is sequentially deposited. Here, the diffusion barrier film 205 may be deposited using any single film selected from the group consisting of TiSiNx, TaSiNx, Ta, and TaN, or any two or more multiple films, or may be deposited using an insulating film, such as a nitride film. The first seed film 206 may be deposited using any one selected from the group consisting of Cu, Ru, and Ni. In addition, the diffusion barrier layer 205 and the first seed layer 206 may be deposited by any one method selected from the group consisting of CVD, PVD, and ALD.

그런 다음, 상기 제 1 실링 금속배선 형성용 비아(203) 및 제 1 패드 금속배선 형성용 비아(204)를 매립하도록, 상기 제 1 씨드막(206) 상에 구리 도금을 수행하여 구리막(207)을 형성한다.Then, copper plating is performed on the first seed film 206 to fill the first sealing metal wiring forming via 203 and the first pad metal wiring forming via 204. ).

다음으로, 도 13에 도시한 바와 같이, 상기 제 1 절연막(202)이 노출될 때까지 결과물을 화학적 기계적 연마(chemical mechanical polishing: CMP)하여, 상기 제 1 실링 금속배선 형성용 비아(203) 및 제 1 패드 금속배선 형성용 비아(204)를 매립하는 제 1 실링 금속배선(207a) 및 제 1 패드 금속배선(207b)을 각각 형성한다. 따라서, 상기 제 1 실링 금속배선(207a) 및 제 1 패드 금속배선(207b)은 구리로 이루어진다.Next, as shown in FIG. 13, the resultant is subjected to chemical mechanical polishing (CMP) until the first insulating layer 202 is exposed, thereby forming the first sealing metal wiring forming via 203 and The first sealing metal wiring 207a and the first pad metal wiring 207b for filling the first pad metal wiring forming via 204 are formed, respectively. Therefore, the first sealing metal wiring 207a and the first pad metal wiring 207b are made of copper.

그런 다음, 상기 제 1 실링 금속배선(207a) 및 제 1 패드 금속배선(207b)을 포함한 상기 제 1 절연막(202) 상에 제 2 절연막(208)을 형성한다. 상기 제 2 절연막(208)은 상기 제 1 절연막(202)과 마찬가지로 TEOS막 등을 이용하여 형성할 수 있다.Then, a second insulating film 208 is formed on the first insulating film 202 including the first sealing metal wiring 207a and the first pad metal wiring 207b. The second insulating film 208 may be formed using a TEOS film or the like as the first insulating film 202.

그 다음에, 도 14에 도시한 바와 같이, 상기 제 1 패드 금속배선(207b) 내측 일부분의 상기 제 2 절연막(208)을 선택적으로 식각한 후, 상기 식각후 잔류된 제 2 절연막(208)을 식각 마스크로 이용하여, 상기 제 1 절연막 및 제 1 실리콘 기판(201)의 소정두께를 식각하여 서로 소정간격 이격된 센서 무빙 파트(201a)를 형성한다.Next, as shown in FIG. 14, after selectively etching the second insulating film 208 of the inner portion of the first pad metal wiring 207b, the second insulating film 208 remaining after the etching is removed. A predetermined thickness of the first insulating layer and the first silicon substrate 201 is etched using the etching mask to form the sensor moving parts 201a spaced apart from each other by a predetermined distance.

그리고 나서, 도 15에 도시한 바와 같이, 상기 식각후 잔류된 제 2 절연막(208)을 식각 마스크로 이용하여, 상기 무빙 파트(201a) 주변의 실리콘 기판(101)을 등방성 식각하고, 이를 통해, 상기 무빙 파트(201a)를 공중에 떠 있는 릴리즈(release) 상태로 만든다.Then, as shown in FIG. 15, the silicon substrate 101 around the moving part 201a is isotropically etched by using the second insulating film 208 remaining after the etching as an etching mask. The moving part 201a is brought into a release state in the air.

그런 후에, 도 16에 도시한 바와 같이, 상기 식각후 잔류된 제 1 절연막 및 제 2 절연막(202, 208)을 모두 제거하여, 상기 제 1 실링 금속배선(207a) 및 제 1 패드 금속배선(207b)의 표면을 노출시킨다. 이로써, 본 발명의 실시예에 따른 센서 웨이퍼가 완성된다.Thereafter, as shown in FIG. 16, both the first insulating film and the second insulating film 202 and 208 remaining after the etching are removed to remove the first sealing metal wiring 207a and the first pad metal wiring 207b. ) Surface. Thus, the sensor wafer according to the embodiment of the present invention is completed.

< 캡 웨이퍼 형성방법 ><Cap Wafer Forming Method>

그런 다음, 상기 센서 웨이퍼 형성 공정과는 별도로, 캡 웨이퍼를 형성하는 공정을 수행한다. 상기 캡 웨이퍼 형성 공정은, 우선, 도 17에 도시한 바와 같이, 캡 웨이퍼 형성용 제 2 실리콘 기판(301)을 제공한 다음, 도 16에 도시된 센서 웨이퍼의 제 1 패드 금속배선(207b)과 대응하는 상기 제 2 실리콘 기판(301) 부분을 선택적으로 식각하여 제 2 패드 금속배선 형성용 비아(302)를 형성한다.Then, a process of forming a cap wafer is performed separately from the sensor wafer forming process. 17, the cap wafer forming process first provides a second silicon substrate 301 for cap wafer formation, as shown in FIG. 17, and then the first pad metal wiring 207b of the sensor wafer shown in FIG. A portion of the second silicon substrate 301 is selectively etched to form a second pad metal wiring forming via 302.

다음으로, 도 18에 도시한 바와 같이, 상기 제 2 패드 금속배선 형성용 비아(302) 및 그로부터 외측으로 소정간격 이격된 제 2 실리콘 기판(301) 부분을 선택적으로 식각하여, 상기 제 2 패드 금속배선 형성용 비아(302)의 깊이를 증가시킴과 동시에, 도 16에 도시된 센서 웨이퍼의 제 1 실링 금속배선(207a)과 대응하는 제 2 실링 금속배선 형성용 비아(303)를 형성한다. 따라서, 상기 제 2 패드 금속배선 형성용 비아(302)는 상기 제 2 실링 금속배선 형성용 비아(303)보다 깊게 형성된다.Next, as shown in FIG. 18, the second pad metal wiring forming via 302 and a portion of the second silicon substrate 301 spaced apart from the outside by a predetermined distance are selectively etched to form the second pad metal. In addition to increasing the depth of the wiring forming via 302, a second sealing metal wiring forming via 303 corresponding to the first sealing metal wiring 207a of the sensor wafer shown in FIG. 16 is formed. Therefore, the second pad metal wiring forming via 302 is formed deeper than the second sealing metal wiring forming via 303.

그 다음에, 도 19에 도시한 바와 같이, 상기 제 2 실링 금속배선 형성용 비아(303) 및 제 2 패드 금속배선 형성용 비아(302)를 포함한 상기 제 2 실리콘 기판(301)의 표면에, 질화막(304) 및 제 2 씨드막(305)을 차례로 증착한다. 그 후에, 상기 제 2 씨드막(305) 상에 감광막(306)을 도포한다. 여기서, 상기 질화막(304)은 CVD 또는 열증착 방식을 이용하여 10 내지 3,000 Å의 두께로 증착하는 것이 바람직하다. 그리고, 상기 제 2 씨드막(305)은 Cu, Ru 및 Ni로 구성된 군으로부터 선택되는 어느 하나를 이용하여, CVD, PVD 및 ALD 중 어느 하나의 방식으로 증착할 수 있다.Next, as shown in FIG. 19, on the surface of the second silicon substrate 301 including the second sealing metal wiring forming via 303 and the second pad metal wiring forming via 302, The nitride film 304 and the second seed film 305 are sequentially deposited. Thereafter, a photosensitive film 306 is coated on the second seed film 305. Here, the nitride film 304 is preferably deposited to a thickness of 10 to 3,000 kPa by CVD or thermal deposition. The second seed film 305 may be deposited by any one of CVD, PVD, and ALD using any one selected from the group consisting of Cu, Ru, and Ni.

그런 다음, 도 20에 도시한 바와 같이, 상기 감광막(306)을 선택적으로 패터닝하여, 상기 제 2 실링 금속배선 형성용 비아(303) 및 제 2 패드 금속배선 형성용 비아(302)를 노출시키는 감광막 패턴(306a)을 형성한다.Next, as shown in FIG. 20, the photosensitive film 306 is selectively patterned to expose the second sealing metal wiring forming via 303 and the second pad metal wiring forming via 302. The pattern 306a is formed.

다음으로, 도 21에 도시한 바와 같이, 구리 도금 공정을 수행하여, 상기 감광막 패턴(306a)에 의해 노출된 상기 제 2 실링 금속배선 형성용 비아(303) 및 제 2 패드 금속배선 형성용 비아(302)를 매립하는 제 2 실링 금속배선(307a) 및 제 2 패드 금속배선(307b)을 각각 형성한다. 여기서, 상기 구리 도금 공정은, 전기 도금 또는 무전해 도금 방법으로 수행할 수 있으며, 상기 제 2 실링 금속배선(307a) 및 제 2 패드 금속배선(307b)이, 상기 제 2 실리콘 기판(301)의 상부 표면보다 10 내지 5,000 Å만큼 높은 두께로 형성될 때까지 수행하는 것이 바람직하다. 이에 따라, 상기 제 2 실링 금속배선(307a) 및 제 2 패드 금속배선(307b)은 구리로 이루어지게 된다.Next, as illustrated in FIG. 21, a copper plating process is performed to expose the second sealing metal wiring forming via 303 and the second pad metal wiring forming via exposed by the photosensitive film pattern 306a. The second sealing metal wiring 307a and the second pad metal wiring 307b filling the 302 are respectively formed. The copper plating process may be performed by an electroplating or electroless plating method, and the second sealing metal wiring 307a and the second pad metal wiring 307b may be formed on the second silicon substrate 301. It is preferable to carry out until it is formed to a thickness of 10 to 5,000 mm higher than the upper surface. Accordingly, the second sealing metal wiring 307a and the second pad metal wiring 307b are made of copper.

그런 후에, 도 22에 도시한 바와 같이, 상기 감광막 패턴(306a)을 제거한 다음, 상기 제 2 실링 금속배선(307a) 및 제 2 패드 금속배선(307b)에 의해 노출된 제 2 씨드막(305) 부분을 식각한다. 그 다음에, 그로부터 얻어지는 결과물에 세정 공정 및 어닐링 공정을 차례로 수행한다.Thereafter, as shown in FIG. 22, the second seed layer 305 exposed by the second sealing metal interconnection 307a and the second pad metal interconnection 307b is removed after the photoresist pattern 306a is removed. Etch the part. The resulting product is then subjected to a cleaning process and an annealing process in turn.

다음으로, 도 23에 도시한 바와 같이, 상기 센서 웨이퍼의 무빙 파트(201a) 부분과 대응하는 상기 제 2 실리콘 기판(301) 부분을 선택적으로 식각하여 캐비티(308)를 형성한 후, 세정 공정을 수행하여 캡 웨이퍼를 완성한다. 상기 캐비티(308)는, 후속적으로 수행되는 센서 웨이퍼와 캡 웨이퍼의 본딩 공정 이후에, 상기 센서 웨이퍼의 무빙 파트(201a) 부분이, 상기 캡 웨이퍼 형성용 제 2 실리콘 기판(301)과 닿지 않도록 하기 위하여 형성하는 것이다.Next, as shown in FIG. 23, a portion of the second silicon substrate 301 corresponding to the moving part 201a of the sensor wafer is selectively etched to form a cavity 308, and then a cleaning process is performed. To complete the cap wafer. The cavity 308 may be configured such that, after a subsequent bonding process between the sensor wafer and the cap wafer, the moving part 201a portion of the sensor wafer does not come into contact with the second silicon substrate 301 for forming the cap wafer. To form.

< 센서 웨이퍼와 캡 웨이퍼의 본딩 ><Bonding of sensor wafer and cap wafer>

그런 다음, 도 24에 도시한 바와 같이, 상기 센서 웨이퍼의 제 1 실링 금속배선(207a)과 상기 캡 웨이퍼의 제 2 실링 금속배선(307a)을 서로 메탈 본딩시킴과 동시에, 상기 센서 웨이퍼의 제 1 패드 금속배선(207b)과 상기 캡 웨이퍼의 제 2 패드 금속배선(307b)을 서로 메탈 본딩시켜, 허메틱 실링(hermetic sealing)을 구현하고, 이로써 센서 웨이퍼 및 캡 웨이퍼의 웨이퍼 레벨 패키징을 완료한다.Then, as shown in FIG. 24, the first sealing metal wiring 207a of the sensor wafer and the second sealing metal wiring 307a of the cap wafer are metal bonded to each other, and the first sealing of the sensor wafer is performed. The pad metal interconnection 207b and the second pad metal interconnection 307b of the cap wafer are metal bonded to each other to implement hermetic sealing, thereby completing wafer level packaging of the sensor wafer and the cap wafer.

상기 제 1 및 제 2 실링 금속배선(207a, 307a) 및 제 1 및 제 2 패드 금속배 선(207b, 307b) 간의 메탈 본딩 공정은, 300 내지 400℃ 정도의 온도에서 진공 분위기로 수행하는 것이 바람직하다. 이때, 상기 진공 분위기 대신 Ar 분위기 또는 포밍 가스(forming gas) 분위기로 수행할 수도 있다. 여기서, 상기 포밍 가스는 질소 및 수소 가스로 이루어지는 혼합 가스이다.The metal bonding process between the first and second sealing metal wires 207a and 307a and the first and second pad metal wires 207b and 307b may be performed in a vacuum atmosphere at a temperature of about 300 to 400 ° C. Do. In this case, an Ar atmosphere or a forming gas atmosphere may be used instead of the vacuum atmosphere. Here, the forming gas is a mixed gas consisting of nitrogen and hydrogen gas.

< 캡 웨이퍼의 백 그라인딩 ><Back Grinding of Cap Wafer>

다음으로, 도 25에 도시한 바와 같이, 상기 캡 웨이퍼의 상기 제 2 패드 금속배선(307b)의 하면이 노출되도록 상기 제 2 실리콘 기판(301)의 후면을 연삭하는 백 그라인딩(back grinding) 공정을 수행하여, 마이크로 센서를 완성한다.Next, as shown in FIG. 25, a back grinding process of grinding the back surface of the second silicon substrate 301 to expose the bottom surface of the second pad metal wiring 307b of the cap wafer is performed. To complete the microsensor.

< COB 공정 ><COB process>

그런 후에, 도 26에 도시한 바와 같이, 상기 노출된 제 2 패드 금속배선(307b)의 하면에 솔더 볼(solder ball, 309)을 형성한 후, 상기 솔더 볼(309)이 형성된 마이크로 센서를 PCB 기판(400)에 접속시키는 COB(chip on board) 공정을 수행한다. 상기 COB 공정은, 마이크로 센서의 제 2 패드 금속배선(307b)의 하면에 형성된 솔더 볼(309)과 PCB 기판(400)에 형성된 전극(도시안함) 간의 솔더 리플로우를 통해 이루어질 수 있다. 이와 같이, 본 발명의 실시예에 따른 마이크로 센서는, 상기 제 2 실리콘 기판(301)을 관통하는 상기 제 2 패드 금속배선(307b)의 하면에 솔더 볼(309)을 형성하고, 이를 PCB 기판(400)과 접속시켜 BGA 타입의 플립칩으로 구현하였다.Then, as shown in FIG. 26, after forming a solder ball (309) on the lower surface of the exposed second pad metal wiring (307b), the micro-sensor on which the solder ball 309 is formed is PCB A chip on board (COB) process for connecting to the substrate 400 is performed. The COB process may be performed through solder reflow between the solder ball 309 formed on the bottom surface of the second pad metal wiring 307b of the micro sensor and the electrode (not shown) formed on the PCB substrate 400. As described above, in the micro-sensor according to the embodiment of the present invention, the solder ball 309 is formed on the lower surface of the second pad metal wiring 307b penetrating the second silicon substrate 301, and the PCB substrate ( 400) to implement a BGA type flip chip.

여기서, 상술한 바와 같은 마이크로 센서는, 센서 웨이퍼 형성용 제 1 실리콘 기판(201)과 캡 웨이퍼 형성용 제 2 실리콘 기판(301)이, 구리로 이루어진 제 1 및 제 2 패드 금속배선(207b, 307b), 및 제 1 및 제 2 실링 금속배선(207a, 307a)들의 메탈 본딩에 의해 웨이퍼 레벨로 패키징됨으로써, 반도체 팹 일괄라인에서 그 제조가 가능해질 수가 있다. 따라서, 본 발명은 마이크로 센서 제조 공정의 수율 향상 및 비용 절감에 기여할 수 있다. 또한, 상술한 바와 같은 본 발명의 메탈 본딩 방법은, 센서 소자 뿐만 아니라 3차원(3D) 집적 공정 및 SiP(System in Package) 공정에도 적용이 가능다는 장점이 있다.Here, in the micro sensor as described above, the first silicon substrate 201 for forming a sensor wafer and the second silicon substrate 301 for forming a cap wafer include a first and second pad metal wirings 207b and 307b made of copper. Packaging at the wafer level by metal bonding of the first and second sealing metallizations 207a and 307a can be made possible in the semiconductor fab batch line. Therefore, the present invention can contribute to improved yield and cost reduction of the micro sensor manufacturing process. In addition, the metal bonding method of the present invention as described above has the advantage that it can be applied to not only the sensor element but also a three-dimensional (3D) integration process and a SiP (System in Package) process.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Accordingly, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention as defined in the following claims also fall within the scope of the present invention.

앞에서 설명한 바와 같이, 본 발명에 따른 마이크로 센서 및 그 제조방법에 의하면, 센서 웨이퍼 형성용 제 1 실리콘 기판 및 캡 웨이퍼 형성용 제 2 실리콘 기판 각각에 구리 재질의 제 1 및 제 2 패드 금속배선과 제 1 및 제 2 실링 금속배 선을 형성하고, 이들을 서로 메탈 본딩시킴으로써 허메틱 실링(hermetic sealing)을 구현할 수 있다. 또한, 상기 제 2 실리콘 기판을 관통하는 상기 제 2 패드 금속배선의 하면에 솔더 볼을 형성하고, 이를 PCB 기판과 접속시켜 BGA 타입의 플립칩으로 구현할 수 있다.As described above, according to the micro-sensor according to the present invention and a method of manufacturing the same, the first and second pad metal wirings and the first and second pads of copper material are formed on the first silicon substrate for forming the sensor wafer and the second silicon substrate for forming the cap wafer. Hermetic sealing can be implemented by forming the first and second sealing metal wirings and metal bonding them together. In addition, a solder ball may be formed on a lower surface of the second pad metal wiring penetrating the second silicon substrate, and the solder ball may be connected to the PCB substrate to implement a BGA type flip chip.

따라서, 본 발명에 의하면 상기 제 1 실리콘 기판과 제 2 실리콘 기판이, 구리로 이루어진 금속배선들의 메탈 본딩에 의해 웨이퍼 레벨로 패키징될 수 있으므로, 반도체 팹 일괄라인에서 마이크로 센서의 제조를 가능케 할 수가 있다. 따라서, 공정 수율의 향상 및 공정 비용의 절감을 통해 센서 소자의 양산화에 기여할 수 있다. 그리고, 이러한 본 발명의 방법은, 상기 센서 소자 뿐만 아니라 3차원(3D) 집적 공정 및 SiP(System in Package) 공정에도 적용이 가능다는 장점이 있다.Therefore, according to the present invention, since the first silicon substrate and the second silicon substrate can be packaged at the wafer level by metal bonding of metal wires made of copper, it is possible to manufacture a micro sensor in a semiconductor fab batch line. . Therefore, it is possible to contribute to the mass production of the sensor element through the improvement of the process yield and the reduction of the process cost. In addition, the method of the present invention has the advantage that it can be applied to not only the sensor device but also a three-dimensional (3D) integration process and a SiP (System in Package) process.

Claims (18)

삭제delete 삭제delete 센서 웨이퍼 형성용 제 1 실리콘 기판 상에 제 1 절연막을 형성하는 단계;Forming a first insulating film on the first silicon substrate for forming the sensor wafer; 상기 제 1 실리콘 기판의 양측 가장자리 일부분을 노출시키는 제 1 실링 금속배선 형성용 비아 및 상기 제 1 실링 금속배선 형성용 비아로부터 내측으로 소정간격 이격된 제 1 패드 금속배선 형성용 비아가 각각 형성되는 단계;Forming first sealing metal wiring forming vias exposing portions of both edges of the first silicon substrate and first pad metal wiring forming vias spaced inwardly from the first sealing metal wiring forming vias, respectively; ; 상기 제 1 실링 금속배선 형성용 비아 및 제 1 패드 금속배선 형성용 비아를 매립하는 제 1 실링 금속배선 및 제 1 패드 금속배선을 각각 형성하는 단계;Forming a first sealing metal wiring and a first pad metal wiring to respectively fill the first sealing metal wiring forming via and the first pad metal wiring forming via; 상기 제 1 패드 금속배선 내측 일부분의 상기 제 1 절연막 및 제 1 실리콘 기판의 소정두께를 식각하여, 서로 소정간격 이격된 센서 무빙 파트를 형성하는 단계;Etching the predetermined thicknesses of the first insulating film and the first silicon substrate in the inner portion of the first pad metal wiring to form a sensor moving part spaced apart from each other by a predetermined distance; 상기 무빙 파트 주변의 상기 실리콘 기판을 식각하여, 상기 무빙 파트를 릴리즈시키는 단계;Etching the silicon substrate around the moving part to release the moving part; 상기 식각후 잔류된 제 1 절연막을 제거하여 센서 웨이퍼를 완성하는 단계;Completing the sensor wafer by removing the first insulating film remaining after the etching; 캡 웨이퍼 형성용 제 2 실리콘 기판을 별도로 제공하는 단계;Separately providing a second silicon substrate for cap wafer formation; 상기 제 2 실리콘 기판을 선택적으로 식각하여, 상기 제 1 실링 금속배선과 대응하는 제 2 실링 금속배선 형성용 비아 및 상기 제 1 패드 금속배선과 대응하며, 상기 제 2 실링 금속배선 형성용 비아보다 깊은 제 2 패드 금속배선 형성용 비아를 각각 형성하는 단계;Selectively etching the second silicon substrate so as to correspond to the first sealing metal interconnection and the second sealing metal interconnection via and the first pad metal interconnection, and to be deeper than the second sealing metal interconnection via; Forming vias for forming second pad metal wires, respectively; 상기 제 2 실링 금속배선 형성용 비아 및 제 2 패드 금속배선 형성용 비아를 매립하는 제 2 실링 금속배선 및 제 2 패드 금속배선을 각각 형성하는 단계;Forming a second sealing metal wiring and a second pad metal wiring respectively filling the second sealing metal wiring forming via and the second pad metal wiring forming via; 상기 무빙 파트와 대응하는 상기 제 2 실리콘 기판 부분을 선택적으로 식각하여 캐비티를 형성하여 캡 웨이퍼를 완성하는 단계;Selectively etching the portion of the second silicon substrate corresponding to the moving part to form a cavity to complete a cap wafer; 상기 제 1 실링 금속배선과 상기 제 2 실링 금속배선, 및 상기 제 1 패드 금속배선과 상기 제 2 패드 금속배선을 서로 본딩시키는 단계;Bonding the first sealing metal wire and the second sealing metal wire and the first pad metal wire and the second pad metal wire to each other; 상기 제 2 패드 금속배선의 하면이 노출되도록 상기 제 2 실리콘 기판에 백 그라인딩 공정을 수행하는 단계;Performing a back grinding process on the second silicon substrate to expose a bottom surface of the second pad metal wiring; 상기 노출된 제 2 패드 금속배선의 하면에 솔더 볼을 형성하는 단계; 및Forming solder balls on a lower surface of the exposed second pad metal interconnection; And 상기 솔더 볼을 PCB 기판에 접속시키는 단계를 포함하는 마이크로 센서의 제조방법.Connecting the solder ball to a PCB substrate. 제 3 항에 있어서,The method of claim 3, wherein 상기 제 1 절연막을 형성하는 단계 후,After forming the first insulating film, 상기 제 1 실링 금속배선 형성용 비아 및 상기 제 1 패드 금속배선 형성용 비아에 의해 노출된 상기 제 1 실리콘 기판 부분을 소정두께만큼 식각하는 단계를 더 포함하는 것을 특징으로 하는 마이크로 센서의 제조방법.And etching the portion of the first silicon substrate exposed by the first sealing metal wiring forming via and the first pad metal wiring forming via to a predetermined thickness. 제 3 항에 있어서,The method of claim 3, wherein 상기 제 1 절연막은 TEOS막을 이용하여 형성하는 것을 특징으로 하는 마이크 로 센서의 제조방법.And the first insulating film is formed using a TEOS film. 제 3 항에 있어서,The method of claim 3, wherein 제 1 실링 금속배선 및 제 1 패드 금속배선을 각각 형성하는 단계는,Forming the first sealing metal wiring and the first pad metal wiring, respectively, 상기 제 1 실링 금속배선 형성용 비아 및 상기 제 1 패드 금속배선 형성용 비아를 포함한 제 1 절연막 상에, 확산 장벽막 및 씨드막을 차례로 증착하는 단계;Sequentially depositing a diffusion barrier film and a seed film on the first insulating film including the first sealing metal wiring forming via and the first pad metal wiring forming via; 상기 제 1 실링 금속배선 형성용 비아 및 상기 제 1 패드 금속배선 형성용 비아를 매립하도록, 상기 씨드막 상에 구리막을 형성하는 단계; 및Forming a copper film on the seed film so as to fill the first sealing metal wiring forming via and the first pad metal wiring forming via; And 상기 제 1 절연막이 노출될 때까지 결과물을 CMP하는 단계를 포함하는 것을 특징으로 하는 마이크로 센서의 제조방법.CMP the resultant until the first insulating film is exposed. 제 6 항에 있어서,The method of claim 6, 상기 확산 장벽막은 TiSiNx, TaSiNx, Ta 및 TaN으로 구성된 군으로부터 선택되는 어느 하나의 단일막, 또는 어느 둘 이상의 다중막을 이용하여 증착하는 것을 특징으로 하는 마이크로 센서의 제조방법.The diffusion barrier film is a method of manufacturing a micro sensor, characterized in that the deposition using any one single film selected from the group consisting of TiSiNx, TaSiNx, Ta and TaN, or any two or more multiple films. 제 6 항에 있어서,The method of claim 6, 상기 확산 장벽막은 질화막을 이용하여 증착하는 것을 특징으로 하는 마이크로 센서의 제조방법.The diffusion barrier film is a manufacturing method of a micro sensor, characterized in that for depositing using a nitride film. 제 6 항에 있어서,The method of claim 6, 상기 씨드막은 Cu, Ru 및 Ni로 구성된 군으로부터 선택되는 어느 하나를 이용하여 증착하는 것을 특징으로 하는 마이크로 센서의 제조방법.The seed film is a method of manufacturing a micro-sensor characterized in that the deposition using any one selected from the group consisting of Cu, Ru and Ni. 제 3 항에 있어서,The method of claim 3, wherein 상기 센서 무빙 파트를 형성하는 단계는,Forming the sensor moving part, 상기 제 1 실링 금속배선 및 제 1 패드 금속배선을 포함한 상기 제 1 절연막 상에 제 2 절연막을 형성하는 단계;Forming a second insulating film on the first insulating film including the first sealing metal wire and the first pad metal wire; 상기 제 1 패드 금속배선 내측 일부분의 상기 제 2 절연막을 선택적으로 식각하는 단계; 및Selectively etching the second insulating layer on an inner portion of the first pad metal wiring; And 상기 식각후 잔류된 제 2 절연막을 식각 마스크로 이용하여, 상기 제 1 절연막 및 제 1 실리콘 기판의 소정두께를 식각하는 단계를 포함하는 것을 특징으로 하는 마이크로 센서의 제조방법.And etching the predetermined thicknesses of the first insulating film and the first silicon substrate by using the second insulating film remaining after the etching as an etching mask. 제 10 항에 있어서,The method of claim 10, 상기 제 2 절연막은 TEOS막을 이용하여 형성하는 것을 특징으로 하는 마이크로 센서의 제조방법.And the second insulating film is formed by using a TEOS film. 제 3 항에 있어서,The method of claim 3, wherein 상기 제 2 실링 금속배선 및 상기 제 2 패드 금속배선은, 상기 제 2 실리콘 기판의 상부 표면보다 높게 형성하는 것을 특징으로 하는 마이크로 센서의 제조방법.And the second sealing metal wire and the second pad metal wire are formed higher than the upper surface of the second silicon substrate. 제 3 항에 있어서,The method of claim 3, wherein 상기 제 2 실링 금속배선 및 제 2 패드 금속배선을 형성하는 단계는, Forming the second sealing metal wiring and the second pad metal wiring, 상기 제 2 실링 금속배선 형성용 비아 및 제 2 패드 금속배선 형성용 비아를 포함한 상기 제 2 실리콘 기판의 표면에, 질화막 및 씨드막을 차례로 증착하는 단계;Depositing a nitride film and a seed film on a surface of the second silicon substrate including the second sealing metal wiring forming via and the second pad metal wiring forming via; 상기 씨드막 상에 감광막을 도포하는 단계;Applying a photoresist film on the seed film; 상기 감광막을 선택적으로 패터닝하여, 상기 제 2 실링 금속배선 형성용 비아 및 제 2 패드 금속배선 형성용 비아를 노출시키는 감광막 패턴을 형성하는 단계;Selectively patterning the photoresist to form a photoresist pattern that exposes the second sealing metal wiring forming via and the second pad metal wiring forming via; 구리 도금 공정을 수행하여, 상기 감광막 패턴에 의해 노출된 상기 제 2 실링 금속배선 형성용 비아 및 상기 제 2 패드 금속배선 형성용 비아를 매립하는 제 2 실링 금속배선 및 제 2 패드 금속배선을 각각 형성하는 단계;Performing a copper plating process to form a second sealing metal wiring and a second pad metal wiring respectively filling the second sealing metal wiring forming via and the second pad metal wiring forming via exposed by the photosensitive film pattern; Doing; 상기 감광막 패턴을 제거하는 단계; 및Removing the photoresist pattern; And 상기 제 2 실링 금속배선 및 제 2 패드 금속배선에 의해 노출된 상기 씨드막을 식각하는 단계를 포함하는 것을 특징으로 하는 마이크로 센서의 제조방법.And etching the seed film exposed by the second sealing metal wiring and the second pad metal wiring. 제 13 항에 있어서,The method of claim 13, 상기 질화막은 CVD 또는 열증착 방식을 이용하여 증착하는 것을 특징으로 하는 마이크로 센서의 제조방법.The nitride film is a manufacturing method of a micro sensor, characterized in that the deposition by using a CVD or thermal deposition method. 제 13 항에 있어서,The method of claim 13, 상기 씨드막은 Cu, Ru 및 Ni로 구성된 군으로부터 선택되는 어느 하나를 이용하여 증착하는 것을 특징으로 하는 마이크로 센서의 제조방법.The seed film is a method of manufacturing a micro-sensor characterized in that the deposition using any one selected from the group consisting of Cu, Ru and Ni. 제 13 항에 있어서,The method of claim 13, 상기 구리 도금 공정은, 전기 도금 또는 무전해 도금 방법으로 수행하는 것 을 특징으로 하는 마이크로 센서의 제조방법.The copper plating process, the method of manufacturing a micro-sensor, characterized in that performed by electroplating or electroless plating method. 제 13 항에 있어서,The method of claim 13, 상기 씨드막을 식각하는 단계 후, After etching the seed film, 세정 공정을 수행하는 단계; 및Performing a cleaning process; And 어닐링 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 마이크로 센서의 제조방법.A method of manufacturing a microsensor, further comprising the step of performing an annealing process. 제 3 항에 있어서,The method of claim 3, wherein 상기 제 1 실링 금속배선과 상기 제 2 실링 금속배선, 및 상기 제 1 패드 금속배선과 상기 제 2 패드 금속배선을 서로 본딩시키는 단계는,Bonding the first sealing metal wiring and the second sealing metal wiring, and the first pad metal wiring and the second pad metal wiring to each other, 진공 분위기, Ar 분위기 및 포밍 가스 분위기로 구성된 군으로부터 선택되는 어느 하나의 분위기에서 수행하는 것을 특징으로 하는 마이크로 센서의 제조방법.A method of manufacturing a microsensor, which is carried out in any one atmosphere selected from the group consisting of a vacuum atmosphere, an Ar atmosphere and a forming gas atmosphere.
KR1020050115916A 2005-11-30 2005-11-30 Micro sensor and method of manufacturing the same KR100705007B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050115916A KR100705007B1 (en) 2005-11-30 2005-11-30 Micro sensor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050115916A KR100705007B1 (en) 2005-11-30 2005-11-30 Micro sensor and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR100705007B1 true KR100705007B1 (en) 2007-04-09

Family

ID=38161213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050115916A KR100705007B1 (en) 2005-11-30 2005-11-30 Micro sensor and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR100705007B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013070013A1 (en) * 2011-11-10 2013-05-16 주식회사 유우일렉트로닉스 Mems sensor packaging and method thereof
KR20150031223A (en) * 2012-06-15 2015-03-23 더 보잉 컴파니 Micro-sensor package and associated method of assembling the same
CN110164840A (en) * 2019-05-28 2019-08-23 罕王微电子(辽宁)有限公司 A kind of the Direct Bonding device and preparation process of integrated circuit and MEMS
CN116632507A (en) * 2023-07-21 2023-08-22 西北工业大学 MEMS magneto-electric coupling antenna and low-temperature packaging method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6846725B2 (en) * 2002-10-17 2005-01-25 Institute Of Microelectronics Wafer-level package for micro-electro-mechanical systems

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6846725B2 (en) * 2002-10-17 2005-01-25 Institute Of Microelectronics Wafer-level package for micro-electro-mechanical systems

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013070013A1 (en) * 2011-11-10 2013-05-16 주식회사 유우일렉트로닉스 Mems sensor packaging and method thereof
KR101307436B1 (en) * 2011-11-10 2013-09-12 (주)유우일렉트로닉스 Mems sensor pakiging and the method
CN103958393A (en) * 2011-11-10 2014-07-30 株式会社优利电子 MEMS sensor packaging and method thereof
US9533875B2 (en) 2011-11-10 2017-01-03 U Electronics Co., Ltd. MEMS sensor packaging and method thereof
KR20150031223A (en) * 2012-06-15 2015-03-23 더 보잉 컴파니 Micro-sensor package and associated method of assembling the same
KR102029522B1 (en) 2012-06-15 2019-10-07 더 보잉 컴파니 Micro-sensor package and associated method of assembling the same
CN110164840A (en) * 2019-05-28 2019-08-23 罕王微电子(辽宁)有限公司 A kind of the Direct Bonding device and preparation process of integrated circuit and MEMS
CN116632507A (en) * 2023-07-21 2023-08-22 西北工业大学 MEMS magneto-electric coupling antenna and low-temperature packaging method thereof
CN116632507B (en) * 2023-07-21 2023-10-10 西北工业大学 MEMS magneto-electric coupling antenna and low-temperature packaging method thereof

Similar Documents

Publication Publication Date Title
US10087069B2 (en) Semiconductor devices with moving members and methods for making the same
US9422153B2 (en) Support structure for TSV in MEMS structure
KR100370398B1 (en) Method for surface mountable chip scale packaging of electronic and MEMS devices
US9499396B2 (en) MEMS devices and methods of forming same
US7915710B2 (en) Method of fabricating a semiconductor device, and semiconductor device with a conductive member extending through a substrate and connected to a metal pattern bonded to the substrate
US9776856B2 (en) Vacuum sealed MEMS and CMOS package
US9139420B2 (en) MEMS device structure and methods of forming same
TWI405321B (en) 3d multi-wafer stacked semiconductor structure and method for manufacturing the same
US8034713B2 (en) Method for stacking and interconnecting integrated circuits
US7511379B1 (en) Surface mountable direct chip attach device and method including integral integrated circuit
TWI541999B (en) Semiconductor device and method for forming the same
US11713241B2 (en) Packaging method and associated packaging structure
JP2008527727A5 (en)
JP4539155B2 (en) Manufacturing method of sensor system
KR20070015018A (en) Semiconductor device and manufacturing mathod thereof
KR20180024006A (en) Electronic systems with-through-substrate interconnects and mems device
KR20140005107A (en) Substrate, method of manufacturing substrate, semiconductor device, and electronic apparatus
CN105023909A (en) Structure and method of providing a re-distribution layer (RDL) and a through-silicon via (TSV)
KR100705007B1 (en) Micro sensor and method of manufacturing the same
CN110713165A (en) MEMS chip with TSV structure and wafer-level air tightness packaging method thereof
CN105742193A (en) Wafer and Wafer Bonding Process and Structures
JP2006186357A (en) Sensor device and its manufacturing method
JP2006201158A (en) Sensor
TWI794804B (en) Micro-electro mechanical system and manufacturing method thereof
EP1906441A1 (en) Wafer with semiconductor devices and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170316

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 13