KR100704378B1 - 반도체 소자 및 그 제조 방법 - Google Patents
반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100704378B1 KR100704378B1 KR1020060090387A KR20060090387A KR100704378B1 KR 100704378 B1 KR100704378 B1 KR 100704378B1 KR 1020060090387 A KR1020060090387 A KR 1020060090387A KR 20060090387 A KR20060090387 A KR 20060090387A KR 100704378 B1 KR100704378 B1 KR 100704378B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- thin film
- light receiving
- soi
- sensing unit
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims description 71
- 239000010409 thin film Substances 0.000 claims abstract description 82
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 41
- 229910052710 silicon Inorganic materials 0.000 claims description 41
- 239000010703 silicon Substances 0.000 claims description 41
- 239000010408 film Substances 0.000 claims description 39
- 230000007704 transition Effects 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 29
- 239000012212 insulator Substances 0.000 claims description 24
- 150000004767 nitrides Chemical class 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 claims description 12
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract description 6
- 235000012431 wafers Nutrition 0.000 description 59
- 239000000463 material Substances 0.000 description 12
- 239000006096 absorbing agent Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229910001935 vanadium oxide Inorganic materials 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000008030 elimination Effects 0.000 description 3
- 238000003379 elimination reaction Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005489 elastic deformation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- NDVLTYZPCACLMA-UHFFFAOYSA-N silver oxide Chemical compound [O-2].[Ag+].[Ag+] NDVLTYZPCACLMA-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 231100000518 lethal Toxicity 0.000 description 1
- 230000001665 lethal effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910001923 silver oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
- H01L31/0547—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means comprising light concentrating means of the reflecting type, e.g. parabolic mirrors, concentrators using total internal reflection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/52—PV systems with concentrators
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/60—Thermal-PV hybrids
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Abstract
본 발명은 반도체 소자 및 그 제조 방법에 관한 것이다. 본 발명에 따른 반도체 소자는 입사되는 광자를 열로 변환하는 수광부, 수광부에 인접하며, 수광부에 의하여 변환된 열에 따라서 저항이 변하는 단결정 실리콘(Single Crystalline Si) 박막인 감지부 및 감지부에 연결되어, 저항의 변화로부터 적외선을 검출하는 트랜지스터 회로를 포함한다.
적외선, 디바이스
Description
도 1a는 본 발명의 바람직한 실시예에 따른 반도체 소자의 상면도.
도 1b는 본 발명의 바람직한 실시예에 따른 반도체 소자의 정면도.
도 2 내지 도 6은 본 발명의 바람직한 실시예에 따른 박막 전이 과정을 개략적으로 나타낸 도면들.
도 7은 본 발명의 MEMS 구조를 설명하기 위한 원리를 나타낸 도면.
도 8a 및 도 8b는 본 발명의 바람직한 실시예에 따른 감지 기간 중의 반도체 소자의 상면도 및 정면도.
도 9a 및 도 9b는 본 발명의 바람직한 실시예에 따른 축적열 리셋 기간 동안의 반도체 소자의 상면도 및 정면도.
도 10a 내지 도 10l은 본 발명의 바람직한 일 실시예에 따른 반도체 소자를 제조하는 과정을 나타낸 도면들.
도 11a 내지 도 11j는 본 발명의 바람직한 다른 실시예에 따른 반도체 소자를 제조하는 과정을 나타낸 도면들.
도 12a 내지 도 12l는 본 발명의 바람직한 다른 실시예에 따른 반도체 소자를 제조하는 과정을 나타낸 도면들.
도 13a 내지 도 13j는 본 발명의 바람직한 다른 실시예에 따른 반도체 소자를 제조하는 과정을 나타낸 도면들.
본 발명은 반도체 소자 및 그 제조 방법에 관한 것이다.
적외선을 감지하기 위한 소자로서 다양한 방식들이 적용되고 있다. 그 중 적외선에 따른 열의 변화에 따라서 변하는 전기적 신호를 측정함으로써 적외선을 감지하는 마이크로 볼로미터(Micro-bolometer)형의 적외선 감지 소자가 주목받고 있다. 즉 마이크로 볼로미터형의 적외선 감지 소자는 비냉각형 적외선 감지 소자 기술 중에서 기술의 발전 가능성이 매우 뛰어나며, 이런 이유로 전세계적으로 심도있는 연구가 진행중이다.
통상적으로 마이크로 볼로미터와 같은 비냉각형 적외선 감지 소자는 입사되는 광자의 에너지를 열로 변환하는 수광부, 수광부에 의하여 변환된 열에 의하여 변하는 저항, 커패시턴스, 초전 현상 등의 전기적 신호를 감지하는 감지부를 포함한다. 입사되는 광자의 에너지를 열로 변환하는 수광부로서 일반적으로 SiO2, Si3N4와 와 같은 CMOS 공정 친화적인 다양한 물질들이 사용된다. 상기 물질들은 단독으로 또는 다층 결합으로 사용되기도 하며, 상기 감지부의 상부, 하부 또는 중앙에 배치될 수 있다. 수광부에서 변환된 열을 전기적 신호로 변환하는 감지부, 특히 수광부에서 변환된 열을 저항값으로 변환하는 저항형 감지부로서 일반적으로 저항의 변화율이 온도에 따라 크게 변화하는(예를 들어, TCR(Temperature Coefficient of Resistance)이 2~3%/°K) Vanadium Oxide(VOx), Poly-Silicon, Amorphous-Silicon, Thermistor((MnNiCO)3O4), 다이오드 등이 사용된다.
종래 적외선 감지 소자, 특히 저항형 감지 소자의 경우에 있어서, 저항형 감지부로서 사용되는 Vanadium Oxide(VOx), Poly-Silicon, Amorphous-Silicon, Thermistor((MnNiCO)3O4), 다이오드 등은 온도 변화에 따른 저항 변화율이 크다는 장점을 가지지만, 물질 고유의 특성에 기인한 플릭커 잡음(Flicker Noise, 1/f Noise) 등이 과도한 치명적인 한계를 지닌다. 즉 상기 물질들을 저항형 감지부로서 사용하는 종래의 저항형 적외선 감지 소자의 경우, (특히 저주파수에서 1/f 잡음의 영향이 커져서) 시스템의 성능이 현격하게 저하되는 문제점이 있었다. 플릭커 잡음과 같은 문제점을 해결하기 위하여, 저항형 감지부로서 1/f 잡음이 매우 적은 티타늄 등과 같은 물질들을 사용하는 사례가 있으나, 티타늄 등과 같은 물질들은 온도 변화에 따른 저항 변화율이 지나치게 낮아서 적외선 감지 소자의 감지부로서 사용되기에 부적절하다.
또한 종래 적외선 감지 소자의 경우, 적외선 감지 성능을 향상시키기 위하여 외부에 기계적인 초퍼(Chopper)가 구비되었다. 상기 기계적 초퍼는 주기적으로 열을 차단시켜 감지부의 온도를 일정한 기준 온도 이하로 강하시키는 역할을 수행한다. 성능 향상을 위하여 부득이 사용되는 상기 기계적 초퍼는 적외선 감지 소자 시스템을 복잡하게 하는 주요 요인이 된다. 즉 상기 기계적 초퍼의 사용으로 말미암아, 적외선 감지 소자 시스템을 제조하는 과정이 복잡해지며, 이로 인한 가격이 증 가할 뿐만 아니라 기타 운용상의 여러 가지 제약을 초래하는 문제점이 있다.
본 발명은 적외선 감지 성능을 향상시킬 수 있는 감지부를 포함하는 반도체 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 온도를 효율적으로 리셋(reset)시킬 수 있는 구조를 갖는 반도체 소자 및 그 제조 방법을 제공하는 것이다.
상기의 목적들을 달성하기 위하여 본 발명의 일 측면에 따르면, 입사되는 광자를 열로 변환하는 수광부, 상기 수광부에 인접하며, 상기 수광부에 의하여 변환된 열에 따라서 저항이 변하는 단결정 실리콘(Single Crystalline Si) 박막인 감지부 및 상기 감지부에 연결되어, 상기 저항의 변화로부터 적외선을 검출하는 트랜지스터 회로를 포함하는 반도체 소자를 제공할 수 있다.
본 발명의 다른 측면에 따르면, 입사되는 광자를 열로 변환하는 수광부, 상기 수광부에 인접하며, 상기 수광부에 의하여 변환된 열에 따라서 저항이 변하며, SOI(Silicon On Insulator) 제조 공정 방법에 의하여 형성된 단결정 실리콘 박막인 감지부 및 상기 감지부에 연결되어, 상기 저항의 변화로부터 적외선을 검출하는 트랜지스터 회로를 포함하는 반도체 소자를 제공할 수 있다.
바람직한 실시예에서 상기 SOI 기판 제조 공정 방법은 박막 전이 공정 방법이다.
본 발명의 또 다른 측면에 따르면, 입사되는 광자를 열로 변환하는 수광부, 상기 수광부에 인접하며, 상기 수광부에 의하여 변환된 열에 따라서 저항이 변하며, SOI(Silicon On Insulator) 기판 제조 공정 방법에 의하여 형성된 단결정 실리콘 박막인 감지부, 상기 감지부에 연결되어, 상기 저항의 변화로부터 적외선을 검출하는 트랜지스터 회로 및 상기 수광부 및 상기 감지부에 인접하게 배치되는 축적열 소거부를 포함하되, 상기 축적열 소거부와 상기 수광부/감지부에 인가되는 전위차에 의한 정전 흡인력에 의하여 상기 수광부/감지부가 탄성 변형되어 상기 축적열 소거부에 접촉하는 반도체 소자를 제공할 수 있다.
바람직한 실시예에서, 상기 SOI 기판 제조 공정 방법은 박막 전이 공정 방법이며, 상기 축적열 소거부는 실리콘 기판이며, 상기 축적열 소거부는 상기 트랜지스터가 형성되는 SOI(Silicon On Insulator) 박막층이다. 또한 상기 축적열 소거부와 상기 수광부/감지부 사이에 빈 공간이 형성되어 있으며, 상기 정전 흡인력에 의하여 상기 수광부/감지부가 상기 빈 공간으로 탄성 변형되어 상기 축적열 소거부에 접촉하며, 상기 빈 공간은 산화막(SiO2)이 제거된 것이며, 상기 감지부는 폭이 협소하며 굴곡 형상인 서펜타인(serpentine) 구조이다. 또한 상기 수광부는 질화물(Nitride(Si3N4)) 또는 상기 질화물(Nitride(Si3N4)), 산화물(SiO2) 중 적어도 하나를 포함하는 다층 구조 유전 물질이다.
본 발명의 또 다른 측면에 따르면, 핸들 웨이퍼를 마련하는 단계, 상기 핸들 웨이퍼 상위에 제1 산화막을 형성하는 단계, 상기 제1 산화막 상위에 수광부를 형성하는 단계, 상기 수광부 상위에 박막 전이에 의하여 단결정 실리콘 박막인 감지 층을 형성하는 단계, 상기 감지부 상위에 제2 산화막을 형성하는 단계, 상기 제2 산화막 상위에 SOI(Silicon On Insulator) 박막층을 형성하는 단계, 상기 SOI 박막층에 트랜지스터 회로를 형성하는 단계, 상기 트랜지스터 회로와 상기 감지부를 연결하는 단계, 상기 트랜지스터 회로 상위에 범프를 포함하는 금속층을 형성하는 단계, 상기 핸들 웨이퍼를 제거하는 단계 및 상기 제1 산화막 및 제2 산화막의 일부를 제거하고 적외선 감지소자를 형성하는 단계를 포함하는 반도체 소자 제조 방법을 제공할 수 있다.
본 발명의 또 다른 측면에 따르면, 핸들 웨이퍼를 마련하는 단계, 상기 핸들 웨이퍼 상위에 제1 산화막을 형성하는 단계, 상기 제1 산화막 상위에 수광부를 형성하는 단계, 상기 수광부 상위에 박막 전이에 의하여 단결정 실리콘인 감지부를 형성하는 단계, 상기 감지부 상위에 제2 산화막을 형성하는 단계, 상기 제1 산화막 및 제2 산화막의 일부를 제거하고 적외선 감지소자를 형성하는 단계, 상기 감지부 상위에 SOI(Silicon On Insulator) 박막층을 형성하는 단계, 상기 SOI 박막층에 트랜지스터 회로를 형성하는 단계, 상기 트랜지스터 회로와 상기 감지부를 연결하는 단계 및 상기 트랜지스터 회로 상위에 범프를 포함하는 금속층을 형성하는 단계를 포함하는 반도체 소자 제조 방법을 제공할 수 있다.
본 발명의 또 다른 측면에 따르면, 핸들 웨이퍼를 마련하는 단계, 상기 핸들 웨이퍼 상위에 제1 산화막을 구현하는 단계, 상기 제1 산화막 상위에 박막 전이에 의하여 단결정 실리콘인 감지부를 형성하는 단계, 상기 감지부 상위에 수광부를 형성하는 단계, 상기 감지부 상위에 제2 산화막을 형성하는 단계, 상기 제2 산화막 상위에 SOI(Silicon On Insulator) 박막층을 형성하는 단계, 상기 SOI 박막층에 트랜지스터 회로를 형성하는 단계, 상기 트랜지스터 회로와 상기 감지부를 연결하는 단계, 상기 트랜지스터 회로 상위에 범프를 포함하는 금속층을 형성하는 단계, 상기 핸들 웨이퍼를 제거하는 단계 및 상기 제1 산화막 및 제2 산화막의 일부를 제거하고 적외선 감지소자를 형성하는 단계를 포함하는 반도체 소자 제조 방법을 제공할 수 있다.
본 발명의 또 다른 측면에 따르면, 핸들 웨이퍼를 마련하는 단계, 상기 핸들 웨이퍼 상위에 제1 산화막을 구현하는 단계, 상기 제1 산화막 상위에 박막 전이에 의하여 단결정 실리콘인 감지부를 형성하는 단계, 상기 감지부 상위에 수광부를 형성하는 단계, 상기 감지부 상위에 제2 산화막을 형성하는 단계, 상기 제1 산화막 및 제2 산화막의 일부를 제거하고 적외선 감지소자를 형성하는 단계, 상기 감지부 상위에 SOI(Silicon On Insulator) 박막층을 형성하는 단계, 상기 SOI 박막층에 트랜지스터 회로를 형성하는 단계, 상기 트랜지스터 회로와 상기 감지부를 연결하는 단계 및 상기 트랜지스터 회로 상위에 범프를 포함하는 금속층을 형성하는 단계를 포함하는 반도체 소자 제조 방법을 제공할 수 있다.
본 발명의 또 다른 측면에 따르면, 실리콘 기판에 SOI(Silicon On Insulator) 기판 제조 공정을 이용하여 단결정 실리콘인 감지부 구현을 위한 박막을 구현하는 단계, 상기 감지부 상위에 수광부를 구현하는 단계, 상기 감지부 상위에 제2 산화막을 구현하는 단계, 상기 제2 산화막 상위에 SOI(Silicon On Insulator) 박막층을 구현하는 단계, 상기 SOI 박막층에 트랜지스터회로를 형성하 는 단계, 상기 트랜지스터회로와 상기 감지부를 연결하는 단계, 상기 트랜지스터회로 상위에 범프를 포함하는 금속층을 적층하는 단계, 상기 핸들 웨이퍼를 제거하는 단계 및 상기 제1 산화막 및 제2 산화막의 일부를 제거하고 적외선 감지소자를 형성하는 단계를 포함하는 반도체 소자 제조 방법을 제공할 수 있다.
본 발명의 또 다른 측면에 따르면, 실리콘 기판에 SOI(Silicon On Insulator) 기판 제조 공정을 이용하여 단결정 실리콘인 감지부 구현을 위한 박막을 구현하는 단계, 상기 감지부 상위에 수광부를 구현하는 단계, 상기 감지부 상위에 제2 산화막을 구현하는 단계, 상기 제1 산화막 및 제2 산화막의 일부를 제거하고 적외선 감지소자를 형성하는 단계, 상기 감지부 상위에 SOI(Silicon On Insulator) 박막층을 구현하는 단계, 상기 SOI 박막층에 트랜지스터회로를 형성하는 단계, 상기 트랜지스터회로와 상기 감지부를 연결하는 단계 및 상기 트랜지스터회로 상위에 범프를 포함하는 금속층을 적층하는 단계를 포함하는 반도체 소자 제조 방법을 제공할 수 있다.
이하, 본 발명의 실시예에 대한 구성 및 그 작용을 첨부한 도면을 참조하면서 상세히 설명하기로 한다. 도면이나 도면에 대한 설명은 본 발명의 예를 든 것으로 이로써 본 발명의 범위를 한정하는 것은 아니다.
도 1a는 본 발명의 바람직한 실시예에 따른 반도체 소자의 상면도이며, 도 1b는 본 발명의 바람직한 실시예에 따른 반도체 소자의 정면도이다. 도 1a 및 도 1b를 참조하여, 본 발명에 따른 반도체 소자를 개략적으로 설명하면 다음과 같다.
본 발명에 따른 반도체 소자는 수광부(IR Absorber Layer, 1), 감지 부(Single Crystalline Si(Bolometer), 3) 및 핸들 웨이퍼(Handle Wafer, 5)를 포함한다. 본 발명에 따른 상기 핸들 웨이퍼(5)는 제거될 수 있으나, 적외선을 투과시키는 기판(특히, Si 기판)이 사용될 경우에 수율의 향상 등을 위하여 제거되지 않을 수 있다. 입사되는 광자의 에너지를 열로 변환하는 상기 수광부(1)로서 일반적으로 SiO, Si3N4와 같은 CMOS 공정 친화적인 다양한 물질들이 다층 구조로서 사용되어 수광 효율을 극대화할 수 있으며, 단독으로 또는 다층 결합으로 사용되기도 하며, 상기 감지부(3)의 상부, 하부 또는 중앙에 배치될 수 있다. 설명의 편의상 본 발명의 상기 수광부(1)로서 통상적으로 사용되는 질화물(Nitride(Si3N4))이 사용된다.
본 발명의 저항형 감지 소자인 상기 감지부(3)로서 박막 전이 기술을 활용한 단결정 실리콘(Single Crystalline Si)이 사용된다. 단결정 실리콘은 TCR(Temperature coefficient of Resistance)이 0.2%/°K 정도로서 Vanadium Oxide(VOx), Poly-Silicon, Amorphous-Silicon, Thermistor((MnNiCO)3O4),다이오드 등(TCR이 2~3%/°K)에 비하여 온도 변화에 따른 저항 변화율이 작다. 그러나 단결정 실리콘의 경우에 발생되는 잡음이 Poly-Silicon, Amorphous-Silicon 등에 비하여 훨씬 적어질 수 있다. 이는 단결정 실리콘의 경우 아래 수학식 1의 존슨 잡음(Johnson Noise, 혹은 열잡음)이 주된 잡음이지만, Poly-Silicon, Amorphous-Silicon 등의 경우 플릭커 잡음(혹은 1/f 잡음)이 주된 잡음이기 때문이다.
(여기서, Vn은 존슨 잡음, K는 볼쯔만 상수, B는 주파수 대역, R은 저항임)
또한 본 발명에 따른 저항형 감지 소자인 상기 감지부(3)로서 단결정 실리콘을 사용하는 경우에, 저항을 극대화함으로써 SNR(Signal Noise Ratio) 등을 극대화하여, 본 발명에 따른 반도체 소자의 성능이 획기적으로 향상될 수 있다. 저항을 극대화하는 이유는 아래의 두 가지가 있다.
첫째, 아래 수학식 2를 참조하면, 자체 바이어스에 의한 열증대에 대하여 신호를 극대화하기 위해서 전류를 감소시켜야 하므로, 저항이 극대화되어야 한다.
(여기서, S는 신호의 크기, P는 자체 바이어스에 의한 파워, TCR은 Temperature coefficient of Resistance, △T는 온도의 변화량, i는 전류임)
둘째, 아래 수학식 3을 참조하면, SNR이 증가되기 위해서는 저항이 극대화가 되어야 함을 알 수 있다.
(여기서, SNR은 Signal Noise Ration이며, i는 전류, TCR은 Temperature coefficient of Resistance, △T는 온도의 변화량, R은 저항, K는 볼쯔만 상수, T는 온도, B는 주파수 대역임)
또한 본 발명에 따른 저항형 감지 소자인 상기 감지부(3)로서 단결정 실리콘을 사용하는 경우에, 저항을 극대화하는 방법으로서 아래의 두 가지가 있다.
첫째, 도 1a에 도시된 바와 같이, 단결정 실리콘층에 소자를 구현할 때, 폭이 협소하고 굴곡이 있는 서펜타인(serpentine) 구조로 제조함으로써 저항을 높일 수 있다. 본 발명의 다른 실시예에서, 수광부의 경우에는 열변환 효율을 극대화하기 위하여 직사각형 구조 등 전통적인 구조물의 형태를 취할 수 있다. 감지소자가 겉면에 돌출 되는 제조 공정에서는 우선적으로 감지소자를 패터닝하고 나서 추가적인 수광부 적층 등의 후속 공정을 진행하게 된다. 둘째, 상기 감지부(3)로서의 단결정 실리콘과 상기 수광부(1)로서의 질화물(Nitride(Si3N4))의 CTE는 3.3x10-6이며, 단결정 실리콘은 2.6x10-6인 바, 질화물(Nitride(Si3N4)), 혹은 수광을 위한 다층 구조의 유전체 층이 스트레스에 의하여 저항이 변하는 Piezo 저항을 가지는 단결정 실리콘에 대하여 온도에 의한 스트레스를 가하며, 이로 인하여 저항이 추가적으로 증대될 수 있다. 상기와 같은 이유로 TCR 보다 더 큰 저항 변화의 효과가 발생할 수 있다. 실리콘 기판은 불순물의 농도에 따라 저항이 변화하게 되며, 추가적인 저항의 변화는 단결정 실리콘 박막의 도핑 레벨을 조정함으로써 얻어질 수 있다.
다시 도 1a 및 도 1b를 참조하면, 본 발명에 따른 반도체 소자는 MEMS(Micro Electro Mechanical System) 구조로 구현된다. 본 발명에 따른 반도체 소자가 MEMS 구조로 구현됨으로써, 종래와 같은 외부 기계적 초퍼가 제거되어도 효율적으로 온도를 리셋시킬 수 있으며, 감지부와 감도와의 상관 관계를 분리시킴으로써 고속 동작이 가능하다.
박막 전이 기술은 도 2 내지 도 6을 참조하여 상세히 설명될 것이며, MEMS 구조는 도 7 내지 도 9를 참조하여 상세히 설명될 것이며, 핸들 웨이퍼가 제거되는 반도체 소자의 제조 과정에 관한 제1 실시예는 도 10a 내지 도 10l을 참조하여 상세히 설명될 것이며, 핸들 웨이퍼가 제거되지 않는 반도체 소자의 제조 과정에 관한 제2 실시예는 도 11a 내지 도 11j를 참조하여 상세히 설명될 것이다.
도 2 내지 도 6은 본 발명의 바람직한 실시예에 따른 박막 전이 과정을 개략적으로 나타낸 도면들이다.
도 2 내지 도 6을 참조하면, 도 2에 도시된 바와 같이, 왼쪽에 핸들 웨이퍼(2)가 마련되고, 오른쪽에 도너 웨이퍼(4)가 마련된다. 여기서, 핸들 웨이퍼(2) 및 도너 웨이퍼(4) 모두 표면에 열 산화막(thermal oxide)(미도시)이 입혀진다. 도너 웨이퍼(4)에는 도 3에 도시된 바와 같이, 특정한 깊이로 수소(H+) 임플란팅 공정이 진행된다. 임플란팅된 수소는 상기 특정한 깊이에서 도너 웨이퍼(4)의 결합력을 약화시킨다. 특히 실리콘 내에서의 수소 농도가 고체 용해도를 넘어서면, 웨이퍼 절단과정에서 과량의 수소가 분리 센터의 역할을 한다. 이후 도 4에 도시된 바와 같이, 도너 웨이퍼(4)를 핸들 웨이퍼(2) 위에 덮는다. 이때 수소 임플란팅된 면이 핸들 웨이퍼(2)와 접하도록 한다. 그리고 도너 웨이퍼(4)와 핸들 웨이퍼(2)를 도 5에 도시된 바와 같이, 접합시킨다. 도시되지는 않았지만 상기 접합 과정은 플라즈마의 이용에 의하여 촉진될 수도 있다. 두 웨이퍼가 접촉되면 두 웨이퍼 양쪽면에 점 형태의 압력을 가해 상온 접합을 시작한다. 두 웨이퍼의 상기 접합 과정이 완료되면 어닐링(annealing) 과정을 통하여 공유 결합력의 80%에 해당되는 강력한 결합력이 두 웨이퍼 사이에 형성된다. 어닐링 공정은 약 1000도씨 이상의 온도에서 30분 이상을 진행하는 것이 대부분인데, 이를 대신하여 트랜지스터 제조 공정상에서 생겨나는 열을 대신 활용하여 자연스럽게 어닐링이 되도록 할 수 있다. 이 경우에 임플란트 공정상의 도핑 물질이 확산(diffusion)되어 없어지는 것을 최소화 할 수 있는 장점이 있다.
두 웨이퍼의 접합 과정이 완료되면, 결합된 웨이퍼들은 열처리 과정을 거친다. 열처리 과정에 의하여, 도너 웨이퍼(4)의 실리콘 내의 수소가 모이게 되고 결정 평면을 따라 절단되면서 도 6에 도시된 바와 같이, 두 부분(4a, 4b)으로 분리된다. 분리가 완료된 도너 웨이퍼(4b)는 폴리싱 과정, 실리콘 옥사이드층 형성 과정, 세정 공정 등을 거쳐서 여러번에 걸쳐 재사용될 수 있다.
상술한 박막 전이 과정에서 수소를 임플란팅하여 박막 전이하는 스마트 컷(Smartcut) 공정을 예로 하였다. 그러나 박막 전이 방법으로 도너웨이퍼에 Si층과 SiGe층을 형성하여 박막 전이를 하는 SiGen사의 나노-클리브(nano-cleave) 기술도 본 발명의 박막 전이 과정에 채용될 수 있다. 이 경우 열산화막 형성과 수소 임플란트 공정 대신 Si-EPI 증착 방식으로 박막을 형성하여 Si층만이 상온 접합 전이 가 이루어진다, SIMOX등의 저가형 SOI공정을 감지소자 구현을 위하여 활용하면 저가의 소자를 구현할 수 있다.
도 7은 본 발명의 MEMS 구조를 설명하기 위한 원리를 나타낸 도면이다.
도 7을 참조하면, 기본적인 MEMS 구조, 특히 본 발명에 따른 반도체 소자에 적용되는 MEMS 구조는 정전형(electrostatic) 구조이다. 정전형 구조는 두개의 평행한 평면 커패시터 양단에 전위차를 인가하면 정전 흡인력(electrostatic force)이 발생하는 구조이다. 정전 흡인력은 아래 수학식 4와 같이 표현될 수 있다.
(여기서 F는 정전 흡인력이며, ε은 유전율이며, A는 커패시터의 넓이이며, V는 커패시터 양단의 전위차이며, (g-z)는 커패시터 양단의 거리임)
도 7과 같은 정전형 구조에서 양 커패시터가 양단에 걸리는 전위차에 의한 정전 흡인력에 의하여 완전하게 접합되는 과정중에 불안정한 상태가 존재하지 않는다. 상술한 정전형 구조의 원리를 이용하여 본 발명의 바람직한 실시예에 따른 MEMS 기반의 리셋(reset) 구조를 만들 수 있다. 본 발명에 따른 MEMS 기반의 리셋 구조는 도 8 및 도 9를 참조하여 상세히 설명하도록 한다.
도 8a 및 도 8b는 본 발명의 바람직한 실시예에 따른 감지 기간 중의 반도체 소자의 상면도 및 정면도이며, 도 9a 및 도 9b는 본 발명의 바람직한 실시예에 따른 축적열 리셋 기간 동안의 반도체 소자의 상면도 및 정면도이다.
도 8a, 8b, 9a 및 9b를 참조하면, 감지 기간(sensing period) 중의 반도체 소자에서 수광부(IR Absorber Layer, 1)는 입사되는 광자의 에너지를 열로 변환하며, 감지부(Single Crystalline Si(Bolometer), 3)는 변환된 열의 변화에 따라 저항값이 변한다. 감지 기간 중에 수광부에 의하여 입사되는 광자로부터 변환된 열이 축적된다(도 8a의 감지부인 서펜타인 구조의 단결정 실리콘층에 축적된 열이 표현됨). 반도체 소자의 성능을 향상시키기 위하여, MEMS 기반 리셋 구조를 바탕으로 축적열을 리셋함으로써 화소 소거(Pixel Reset)를 효율적으로 할 수 있다.
즉 축적열 소거부인 핸들 웨이퍼(5)와 단결정 실리콘인 감지부(3) 사이에 전위차를 인가하면, 도 9b와 같이 수광부(1) 및 감지부(3) 영역과 핸들 웨이퍼(5) 사이에 정전 흡인력이 발생하며, 상기 발생된 정전 흡인력에 의하여 수광부(1) 및 감지부(3) 영역이 탄성 변형되어 핸들 웨이퍼(5) 쪽으로 붙게 된다. 상기 수광부(1) 및 감지부(3) 영역과 상기 핸들 웨이퍼(5) 사이 부분은 빈 공간(도 8b 참조)으로서, 습식 에칭에 의하여 SiO가 제거된 부분이다. 정전 흡인력에 의하여 수광부(1) 및 감지부(3) 영역이 탄성 변형되어 핸들 웨이퍼(5)에 접촉하는 동안(축적열 리셋 기간), 수광부(1) 및 감지부(3) 영역에 축적된 열이 핸들 웨이퍼(1) 쪽으로 전달되어 리셋된다(도 9a의 감지부인 서펜타인 구조의 단결정 실리콘층에 리셋된 상태가 표현됨). 이 후, 인가 전압을 해제하면, 탄성 변형되어 핸들 웨이퍼(1)에 접촉된 상기 수광부(1) 및 감지부(3) 영역은 저장된 탄성 에너지에 의하여 복원되어 초기 상태로 되돌아온다(도 8b의 상태). 설명의 편의상 상기 핸들 웨이퍼(1)가 축적열 소거부인 것으로 하였으나, 상기 수광부(1) 및 감지부(3) 영역에 인접하여 배치되 며, 상기 수광부(1) 및 감지부(3) 영역과 함께 전위차가 인가되어, 정전 흡인력에 의하여 상기 수광부(1) 및 감지부(3) 영역이 탄성 변형되어 접하여 상기 수광부(1) 및 감지부(3) 영역에 축적된 열이 전달될 수 있는 구성(복수의 층을 포함하는 다층 구조도 포함)이면 무엇이든 축적열 소거부가 될 수 있다. 본 발명의 상기 감지부(3)로서 박막 전이 과정을 통한 단결정 실리콘이 사용됨으로써, 상술한 MEMS 기반의 리셋 구조에서 탄성 변형 및 복원이 효율적으로 이루어지게 되며, 이로 인하여 반도체 소자의 성능 및 수명을 획기적으로 향상시킬 수 있다. 종래의 반도체 소자의 감지부로서 사용되는 Poly-Silicon, Amorphous-Silicon 등을 본 발명에 따른 MEMS 기반의 리셋 구조에 적용하는 경우에, 탄성 변형 및 복원이 제대로 이루어지지 않아서, 원하는 성능 및 수명 등을 기대할 수 없다. 본 발명의 반도체 소자가 상술한 MEMS 기반의 리셋 구조를 가지기 때문에, 트랜지스터를 수광부(1) 및 감지부(3) 영역의 하단에 위치시킬 수 있으므로, 별도의 수평 공간이 불필요한 장점이 있다.
본 발명의 바람직한 다른 실시예에서, 상술한 MEMS 기반의 리셋 구조에 덧붙여, 성능을 더욱더 높이기 위하여, 반도체 소자에 Peltier Cooler 등을 부착하여 보다 안정적인 온도 기준점을 만들 수 있다.
도 10a 내지 도 10l은 본 발명의 바람직한 일 실시예에 따른 반도체 소자를 제조하는 과정을 나타낸 도면들이다.
도 10a 내지 도 10l을 참조하면, 먼저 도 10a와 같이 실리콘 기판과 같은 핸들 웨이퍼(Handle Wafer, 101)를 준비한다. 이어서, 도 10b와 같이 핸들 웨이 퍼(101)에 산화막(Oxide Layer, 103)을 형성한다. 상기 산화막(103)은 후속하는 그라인딩 및 에칭 과정을 통하여 상기 핸들 웨이퍼(101)가 제거될 때, 에치스탑의 역할을 한다.
이 후, 도 10c와 같이 수광부(IR Absorber Layer, 105)를 적층한 후, 도 2 내지 도 6을 참조하여 상세히 설명한 박막 전이를 통하여 단결정 실리콘 박막인 감지부(Single Crystalline Si(Bolometer), 107)를 형성한다. 상기 수광부(105)는 입사되는 광자의 에너지를 열로 변환하는 역할을 하며, 일반적으로 SiO2, Si3N4와 같은 CMOS 공정 친화적인 다양한 물질들이 사용될 수 있다. 설명의 편의상 본 발명의 상기 수광부(105)로서 통상적으로 사용되는 질화물(Nitride(Si3N4))이 사용된다.
이어서, 도 10d와 같이 트랜지스터 적층을 위한 산화막(Oxide Layer, 109)을 적층한 후, 도 10e와 같이 도 2 내지 도 6을 참조하여 상세히 설명한 박막 전이를 통하여 단결정 실리콘 박막인 트랜지스터를 위한 SOI(Silicon On Insulator) 박막층(Crystalline Si Layer for Transistor, 111)을 형성한다. 이 후, 도 10f와 같이 수직 트랜치 방식을 통하여 상기 감지부(107)와 트랜지스터간의 연결선(115)을 형성하며, 트랜지스터를 형성하며, 메탈과 웨이퍼 사이의 플립칩 본딩을 위한 범프를 포함하는 BEOL 메탈층(BEOL Metal Stack with Bumps, 113)을 적층한다.
이어서, 도 10g와 같이 지지 기판(Support Wafer, 117)을 장착한 후, 본딩한다. 도시되지 않았으나, 상기 지지 기판(117)이 본딩된 후, 보호용 에폭시가 도포될 수 있다. 이 후, 제조되고 있는 반도체 소자를 뒤집어서 핸들 웨이퍼(101)를 도 10h와 같이 그라인딩과 에칭을 통하여 제거한다. 이 때, 상기 산화막(103)은 에치스탑의 역할을 한다. 제조 공정상의 필요에 따라 에치 스탑을 위한 질화막을 추가로 적층하여 활용할 수 있다.
이어서, 도 10i와 같이 화소간의 구분을 위한 에칭을 하여 트랜치(119)를 형성한다. 이 후, 도 10j와 같이 산화막을 적층한 후, 도 10k와 같이 풀 픽셀 데피니션(Full Pixel Definition), 패터닝(Patterning) 및 에칭(Etching)을 한 후, 도 10l과 같이 화소 주변의 산화막들을 제거하여 수광부(105) 및 감지부(107)를 분리한다. 박막 전이에 의하여 형성된 단결정 실리콘인 감지부(107)가 저항을 높이기 위하여 서펜타인 구조로 형성되는 바, 감지부(107)의 상기 서펜타인 구조의 폭이 아주 협소하기 때문에, 산화막 제거시에 단결정 실리콘인 감지부(107)의 바로 아래 산화막(SiO)이 용이하게 에칭되어 제거될 수 있다.
도 11a 내지 도 11j는 본 발명의 바람직한 다른 실시예에 따른 반도체 소자를 제조하는 과정을 나타낸 도면들이다.
도 11a 내지 도 11j를 참조하면, 먼저 도 11a와 같이 실리콘 기판과 같은 핸들 웨이퍼(Handle Wafer, 201)를 준비한다. 이어서, 도 11b와 같이 핸들 웨이퍼(201)에 산화막(Oxide Layer, 203)을 형성한다.
이 후, 도 11c와 같이 수광부(IR Absorber Layer, 205)를 적층한 후, 도 2 내지 도 6을 참조하여 상세히 설명한 박막 전이를 통하여 단결정 실리콘 박막인 감지부(Single Crystalline Si(Bolometer), 207)를 형성한다. 상기 수광부(205)는 입사되는 광자의 에너지를 열로 변환하는 역할을 하며, 일반적으로 SiO2, Si3N4와 같은 CMOS 공정 친화적인 다양한 물질들이 사용될 수 있다. 설명의 편의상 본 발명의 상기 수광부(205)로서 통상적으로 사용되는 질화물(Nitride(Si3N4))이 사용된다.
이어서, 도 11d와 같이 트랜지스터 적층을 위한 산화막(Oxide Layer, 209)을 적층한 후, 도 11e와 같이 픽셀 영역을 확정하기 위한 에칭을 하여 트랜치(219)를 형성한다. 이 후, 도 11f와 같이 상기 트랜치(219)에 산화막을 적층하여 절연시킨다. 이 후, 도 11g와 같이 풀 픽셀 데피니션(Full Pixel Definition), 패터닝(Patterning) 및 에칭(Etching)을 한 후, 도 11h와 같이 화소 주변의 산화막들을 제거하여 수광부(205) 및 감지부(207)를 분리한다. 박막 전이에 의하여 형성된 단결정 실리콘인 감지부(207)가 저항을 높이기 위하여 서펜타인 구조로 형성되는 바, 감지부(207)의 상기 서펜타인 구조의 폭이 아주 협소하기 때문에, 산화막 제거시에 단결정 실리콘인 감지부(207)의 바로 아래 산화막(SiO2)이 용이하게 에칭되어 제거될 수 있다.
이어서, 도 11i와 같이 도 2 내지 도 6을 참조하여 상세히 설명한 박막 전이를 통하여 단결정 실리콘 박막인 트랜지스터를 위한 SOI(Silicon On Insulator) 박막층(Crystalline Si Layer for Transistor, 211)을 형성한다. 이 후, 도 11j와 같이 수직 트랜치 방식을 통하여 상기 감지부(207)와 트랜지스터간의 연결선을 형성하며, 트랜지스터를 형성하며, 메탈과 웨이퍼 사이의 플립칩 본딩을 위한 범프를 포함하는 BEOL 메탈층(BEOL Metal Stack with Bumps, 213)을 적층한다.
본 실시예에서 핸들 웨이퍼(201)가 제거되지 않고 그대로 두는 이유는 실리콘 기판이 적외선을 그대로 투과시키기 때문이다. 본 실시예에서와 같이, 핸들 웨이퍼(201)를 굳이 제거하지 않게 됨으로써, 별도의 공정이 생략될 수 있으며, 이로 인하여 제조 비용 등을 낮출 수 있다.
도 12a 내지 도 12l은 본 발명의 바람직한 또 다른 실시예에 따른 반도체 소자를 제조하는 과정을 나타낸 도면들이다.
12a 내지 도 12l을 참조하면, 먼저 도 12a와 같이 실리콘 기판과 같은 핸들 웨이퍼(Handle Wafer, 301)를 준비한다. 이어서, 도 12b와 같이 핸들 웨이퍼(301)에 산화막(Oxide Layer, 303)을 형성한다(상기 산화막은 열 산화막인 것이 바람직함). 상기 산화막(303)은 후속하는 그라인딩 및 에칭 과정을 통하여 상기 핸들 웨이퍼(301)가 제거될 때, 에치스탑의 역할을 한다.
이 후, 도 12c와 같이 도 2 내지 도 6을 참조하여 상세히 설명한 박막 전이를 통하여 단결정 실리콘 박막인 감지부(Single Crystalline Si(Bolometer), 307) 및 산화막(Oxide Layer, 304)을 형성한다. 저가형 소자의 구성을 위하여 SIMOX, back grinding/etching 기법 등을 이용한 thin 혹은 thick SOI기판을 이용하여 상기 단계를 대체 할 수 있다. 이 후, 도 12d와 같이 수광부(IR Absorber Layer, 305) 및 산화막(Oxide Layer, 306)을 형성한다. 상기 수광부(IR Absorber Layer, 305)의 구성 물질은 앞서 설명한 바와 동일하므로 이에 대한 구체적인 설명은 생략한다.
이어서, 도 12e와 같이 도 2 내지 도 6을 참조하여 상세히 설명한 박막 전이 를 통하여 단결정 실리콘 박막인 트랜지스터를 위한 SOI(Silicon On Insulator) 박막층(Crystalline Si Layer for Transistor, 111) 및 산화막(Oxide Layer, 309)을 형성한다.
이 후, 도 12f 내지 도 12l에 도시된 반도체 소자 제조 과정은 도 10f 내지 도 10f에 도시된 반도체 소자 제조 과정과 동일 또는 거의 유사하므로 이에 대한 구체적인 설명은 생략한다.
도 13a 내지 도 13j는 본 발명의 바람직한 또 다른 실시예에 따른 반도체 소자를 제조하는 과정을 나타낸 도면들이다.
도 13a 내지 도 13j를 참조하면, 먼저 도 13a와 같이 실리콘 기판과 같은 핸들 웨이퍼(Handle Wafer, 401)를 준비한다. 이어서, 도 13b와 같이 핸들 웨이퍼(401)에 산화막(Oxide Layer, 303)을 형성한다(상기 산화막은 열 산화막인 것이 바람직함).
이 후, 도 13c와 같이 도 2 내지 도 6을 참조하여 상세히 설명한 박막 전이를 통하여 단결정 실리콘 박막인 감지부(Single Crystalline Si(Bolometer), 407) 및 산화막(Oxide Layer, 404)을 형성한다. 저가형 구성을 위하여 SIMOX등을 이용한 SOI기판을 이용하여 상기 단계를 대체할 수 있다. 이 후, 도 13d와 같이 수광부(IR Absorber Layer, 405)를 형성한다. 상기 수광부(IR Absorber Layer, 405)의 구성 물질은 앞서 설명한 바와 동일하므로 이에 대한 구체적인 설명은 생략한다.
이 후, 도 13e 내지 도 13j에 도시된 반도체 소자 제조 과정은 도 11e 내지 도 11j에 도시된 반도체 소자 제조 과정과 동일 또는 거의 유사하므로 이에 대한 구체적 인 설명은 생략한다.
발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
본 발명에 의하여, 박막 전이 등에 의하여 형성된 단결정 실리콘 박막을 감지부로 사용함으로써 저잡음 특성에 의하여 성능이 획기적으로 증대될 수 있는 반도체 소자 및 그 제조 방법을 제공할 수 있다.
또한 본 발명에 의하여, 감지부로 사용되는 박막 전이 등 SOI 기술에 의해 형성한 단결정 실리콘을 서펜타인 구조로 형성함으로써 높은 저항성의 달성에 의하여 성능이 향상되는 반도체 소자 및 그 제조 방법을 제공할 수 있다.
또한 본 발명에 의하여, 서펜타인 구조에 의하여, 산화막 제거시에 단결정 실리콘인 감지부의 바로 아래 산화막이 용이하게 에칭되어 제거되기 때문에, 제조 효율이 증대될 수 있는 반도체 소자 및 그 제조 방법을 제공할 수 있다.
또한 본 발명에 의하여, 수광부와 감지부의 온도 팽창 계수가 달라서 추가적인 저항성 증대로 인하여 성능 향상을 도모할 수 있는 반도체 소자 및 그 제조 방법을 제공할 수 있다.
또한 본 발명에 의하여, SOI(Silicon On Insulator)를 이용함으로써 단결정 실리콘을 효과적으로 사용할 수 있는 반도체 소자 및 그 제조 방법을 제공할 수 있다.
또한 본 발명에 의하여, MEMS 기반 리셋 구조에 의하여 축적열을 리셋시키기 때문에, 감지 소자의 감도와의 상관 관계를 분리시켜서 고속 동작이 가능하며, 이전 영상의 잔여물이 제거될 뿐만 아니라, 감도와 동작 속도를 동시에 극대화할 수 있는 반도체 소자 및 그 제조 방법을 제공할 수 있다.
또한 본 발명에 의하여, MEMS 기반의 리셋 구조에 의하여, 트랜지스터를 수광부 및 감지부 영역의 하단에 위치시킬 수 있으므로, 별도의 수평 공간이 불필요한 반도체 소자 및 그 제조 방법을 제공할 수 있다.
Claims (17)
- 삭제
- 삭제
- 입사되는 광자를 열로 변환하는 수광부;상기 수광부에 인접하며, 상기 수광부에 의하여 변환된 열에 따라서 저항이 변하며, SOI(Silicon On Insulator) 기판 제조 공정 방법에 의하여 형성된 단결정 실리콘 박막인 감지부; 및상기 감지부에 연결되어, 상기 저항의 변화로부터 적외선을 검출하는 트랜지스터 회로;를 포함하고,상기 SOI 기판 제조 공정 방법은 박막 전이 공정 방법인 것을 특징으로 하는 반도체 소자.
- 입사되는 광자를 열로 변환하는 수광부;상기 수광부에 인접하며, 상기 수광부에 의하여 변환된 열에 따라서 저항이 변하며, SOI(Silicon On Insulator) 기판 제조 공정 방법에 의하여 형성된 단결정 실리콘 박막인 감지부;상기 감지부에 연결되어, 상기 저항의 변화로부터 적외선을 검출하는 트랜지스터 회로; 및상기 수광부 및 상기 감지부에 인접하게 배치되는 축적열 소거부;를 포함하되,상기 축적열 소거부와 상기 수광부/감지부에 인가되는 전위차에 의한 정전 흡인력에 의하여 상기 수광부/감지부가 탄성 변형되어 상기 축적열 소거부에 접촉하는 것을 특징으로 하는 반도체 소자.
- 제4항에 있어서,상기 SOI 기판 제조 공정 방법은 박막 전이 공정 방법인 것을 특징으로 하는 반도체 소자.
- 제4항에 있어서,상기 축적열 소거부는 실리콘 기판인 것을 특징으로 하는 반도체 소자.
- 제4항에 있어서,상기 축적열 소거부는 상기 트랜지스터가 형성되는 SOI(Silicon On Insulator) 박막층인 것을 특징으로 하는 반도체 소자.
- 제4항에 있어서,상기 축적열 소거부와 상기 수광부/감지부 사이에 빈 공간이 형성되어 있으며, 상기 정전 흡인력에 의하여 상기 수광부/감지부가 상기 빈 공간으로 탄성 변형되어 상기 축적열 소거부에 접촉하는 것을 특징으로 하는 반도체 소자.
- 제8항에 있어서,상기 빈 공간은 산화막(SiO2)이 제거된 것을 특징으로 하는 반도체 소자.
- 제4항에 있어서,상기 감지부는 폭이 협소하며 굴곡 형상인 서펜타인(serpentine) 구조인 것을 특징으로 하는 반도체 소자.
- 제4항에 있어서,상기 수광부는 질화물(Nitride(Si3N4)) 또는 상기 질화물(Nitride(Si3N4)),산화물(SiO2) 중 적어도 하나를 포함하는 다층 구조 유전 물질인 것을 특징으로 하는 반도체 소자.
- 핸들 웨이퍼를 마련하는 단계;상기 핸들 웨이퍼 상위에 제1 산화막을 형성하는 단계;상기 제1 산화막 상위에 수광부를 형성하는 단계;상기 수광부 상위에 박막 전이에 의하여 단결정 실리콘 박막인 감지층을 형성하는 단계;상기 감지부 상위에 제2 산화막을 형성하는 단계;상기 제2 산화막 상위에 SOI(Silicon On Insulator) 박막층을 형성하는 단계;상기 SOI 박막층에 트랜지스터 회로를 형성하는 단계;상기 트랜지스터 회로와 상기 감지부를 연결하는 단계;상기 트랜지스터 회로 상위에 범프를 포함하는 금속층을 형성하는 단계;상기 핸들 웨이퍼를 제거하는 단계; 및상기 제1 산화막 및 제2 산화막의 일부를 제거하고 적외선 감지소자를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
- 핸들 웨이퍼를 마련하는 단계;상기 핸들 웨이퍼 상위에 제1 산화막을 형성하는 단계;상기 제1 산화막 상위에 수광부를 형성하는 단계;상기 수광부 상위에 박막 전이에 의하여 단결정 실리콘인 감지부를 형성하는 단계;상기 감지부 상위에 제2 산화막을 형성하는 단계;상기 제1 산화막 및 제2 산화막의 일부를 제거하고 적외선 감지소자를 형성하는 단계;상기 감지부 상위에 SOI(Silicon On Insulator) 박막층을 형성하는 단계;상기 SOI 박막층에 트랜지스터 회로를 형성하는 단계;상기 트랜지스터 회로와 상기 감지부를 연결하는 단계; 및상기 트랜지스터 회로 상위에 범프를 포함하는 금속층을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
- 핸들 웨이퍼를 마련하는 단계;상기 핸들 웨이퍼 상위에 제1 산화막을 구현하는 단계;상기 제1 산화막 상위에 박막 전이에 의하여 단결정 실리콘인 감지부를 형성하는 단계;상기 감지부 상위에 수광부를 형성하는 단계;상기 감지부 상위에 제2 산화막을 형성하는 단계;상기 제2 산화막 상위에 SOI(Silicon On Insulator) 박막층을 형성하는 단계;상기 SOI 박막층에 트랜지스터 회로를 형성하는 단계;상기 트랜지스터 회로와 상기 감지부를 연결하는 단계;상기 트랜지스터 회로 상위에 범프를 포함하는 금속층을 형성하는 단계;상기 핸들 웨이퍼를 제거하는 단계; 및상기 제1 산화막 및 제2 산화막의 일부를 제거하고 적외선 감지소자를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
- 핸들 웨이퍼를 마련하는 단계;상기 핸들 웨이퍼 상위에 제1 산화막을 구현하는 단계;상기 제1 산화막 상위에 박막 전이에 의하여 단결정 실리콘인 감지부를 형성하는 단계;상기 감지부 상위에 수광부를 형성하는 단계;상기 감지부 상위에 제2 산화막을 형성하는 단계;상기 제1 산화막 및 제2 산화막의 일부를 제거하고 적외선 감지소자를 형성하는 단계;상기 감지부 상위에 SOI(Silicon On Insulator) 박막층을 형성하는 단계;상기 SOI 박막층에 트랜지스터 회로를 형성하는 단계;상기 트랜지스터 회로와 상기 감지부를 연결하는 단계; 및상기 트랜지스터 회로 상위에 범프를 포함하는 금속층을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
- 실리콘 기판에 SOI(Silicon On Insulator) 기판 제조 공정을 이용하여 단결정 실리콘인 감지부 구현을 위한 박막을 구현하는 단계;상기 감지부 상위에 수광부를 구현하는 단계;상기 감지부 상위에 제2 산화막을 구현하는 단계;상기 제2 산화막 상위에 SOI(Silicon On Insulator) 박막층을 구현하는 단계;상기 SOI 박막층에 트랜지스터회로를 형성하는 단계;상기 트랜지스터회로와 상기 감지부를 연결하는 단계;상기 트랜지스터회로 상위에 범프를 포함하는 금속층을 적층하는 단계;상기 핸들 웨이퍼를 제거하는 단계; 및상기 제1 산화막 및 제2 산화막의 일부를 제거하고 적외선 감지소자를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
- 실리콘 기판에 SOI(Silicon On Insulator) 기판 제조 공정을 이용하여 단결정 실리콘인 감지부 구현을 위한 박막을 구현하는 단계;상기 감지부 상위에 수광부를 구현하는 단계;상기 감지부 상위에 제2 산화막을 구현하는 단계;상기 제1 산화막 및 제2 산화막의 일부를 제거하고 적외선 감지소자를 형성하는 단계;상기 감지부 상위에 SOI(Silicon On Insulator) 박막층을 구현하는 단계;상기 SOI 박막층에 트랜지스터회로를 형성하는 단계;상기 트랜지스터회로와 상기 감지부를 연결하는 단계; 및상기 트랜지스터회로 상위에 범프를 포함하는 금속층을 적층하는 단계;를 포 함하는 것을 특징으로 하는 반도체 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060090387A KR100704378B1 (ko) | 2006-09-19 | 2006-09-19 | 반도체 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060090387A KR100704378B1 (ko) | 2006-09-19 | 2006-09-19 | 반도체 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100704378B1 true KR100704378B1 (ko) | 2007-04-09 |
Family
ID=38161048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060090387A KR100704378B1 (ko) | 2006-09-19 | 2006-09-19 | 반도체 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100704378B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100893504B1 (ko) | 2007-06-25 | 2009-04-16 | (주)한비젼 | 와이드 스펙트럼 영상 소자 및 그 제조방법 |
| KR101045684B1 (ko) * | 2008-12-19 | 2011-07-01 | 루미엔스 포토닉스 잉크 | 적외선을 감지하는 반도체 소자 및 그 구동 방법 |
| US8063370B2 (en) | 2009-01-16 | 2011-11-22 | Hanvision Co., Ltd. | Semiconductor device and method of manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040018957A (ko) * | 2002-08-26 | 2004-03-04 | 가부시끼가이샤 도시바 | 적외선 검출기와 그를 이용한 적외선 화상 검출기 |
-
2006
- 2006-09-19 KR KR1020060090387A patent/KR100704378B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040018957A (ko) * | 2002-08-26 | 2004-03-04 | 가부시끼가이샤 도시바 | 적외선 검출기와 그를 이용한 적외선 화상 검출기 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100893504B1 (ko) | 2007-06-25 | 2009-04-16 | (주)한비젼 | 와이드 스펙트럼 영상 소자 및 그 제조방법 |
| KR101045684B1 (ko) * | 2008-12-19 | 2011-07-01 | 루미엔스 포토닉스 잉크 | 적외선을 감지하는 반도체 소자 및 그 구동 방법 |
| US8063370B2 (en) | 2009-01-16 | 2011-11-22 | Hanvision Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US8183079B2 (en) | 2009-01-16 | 2012-05-22 | Hanvision Co., Ltd. | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7723686B2 (en) | Image sensor for detecting wide spectrum and method of manufacturing the same | |
| US10199424B1 (en) | Thermoelectric-based infrared detector having a cavity and a MEMS structure defined by BEOL metals lines | |
| US7442599B2 (en) | Silicon/germanium superlattice thermal sensor | |
| US7948017B2 (en) | Digital radiography imager with buried interconnect layer in silicon-on-glass and method of fabricating same | |
| US8999813B2 (en) | Focal plane array and method for manufacturing the same | |
| KR102609052B1 (ko) | 높은 온도 안정성의 간섭 측정 흡수재를 사용하는 표면 미세-기계 가공된 적외선 센서 | |
| US8106473B2 (en) | Germanium film optical device | |
| KR100704378B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20150206908A1 (en) | Focal plane array and method for manufacturing the same | |
| US8039797B2 (en) | Semiconductor for sensing infrared radiation and method thereof | |
| KR100809933B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20110073978A1 (en) | Infrared imaging device and method for manufacturing same | |
| JP2005030871A (ja) | 赤外線センサの製造方法 | |
| KR101061254B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20210048345A1 (en) | Heterogeneously integrated thermal infrared sensing member and thermal infrared sensor | |
| KR101045684B1 (ko) | 적외선을 감지하는 반도체 소자 및 그 구동 방법 | |
| EP4155696A1 (en) | Integrated thermal sensor and manufacturing process thereof | |
| CN110651173B (zh) | 红外线摄像元件、红外线摄像阵列以及红外线摄像元件的制造方法 | |
| KR101234340B1 (ko) | 이미지센서 모듈, 이를 포함하는 영상장치 및 이미지센서 모듈 제조방법 | |
| JP2010114379A (ja) | 赤外線撮像素子およびその製造方法 | |
| WO2011148434A1 (ja) | 半導体基板及びこれを用いた固体撮像装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee | ||
| R401 | Registration of restoration | ||
| FPAY | Annual fee payment |
Payment date: 20120426 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130926 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140929 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160120 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20181220 Year of fee payment: 12 |
|
| R401 | Registration of restoration | ||
| FPAY | Annual fee payment |
Payment date: 20190624 Year of fee payment: 13 |