KR100701073B1 - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- KR100701073B1 KR100701073B1 KR1020030019939A KR20030019939A KR100701073B1 KR 100701073 B1 KR100701073 B1 KR 100701073B1 KR 1020030019939 A KR1020030019939 A KR 1020030019939A KR 20030019939 A KR20030019939 A KR 20030019939A KR 100701073 B1 KR100701073 B1 KR 100701073B1
- Authority
- KR
- South Korea
- Prior art keywords
- driver integrated
- integrated circuit
- controller
- liquid crystal
- crystal display
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 소오스 드라이버와 게이트 드라이버 집적회로를 액정표시장치의 패널상에 직접 실장시키는 COG 기술의 적용시 문제되는 소오스 드라이버 집적회로 등의 핀 배치에 관한 것으로, 액정표시장치의 패널상에 실장된 복수개의 소오스 드라이버 집적회로(N개)와 복수개의 게이트 드라이버 집적회로를 구비하는 본 발명의 액정표시장치에 있어서, 소오스 및 게이트 드라이버 집적회로 각각의 좌우측 상단에는 PCB에 탑재된 제어부로부터 전송되는 데이터 및 제어 신호를 수신하는 핀이 배치되고, 좌우측 하단에는 상기 제어부로부터 전송되는 전원전압을 수신하는 핀이 배치되고, 하부측에는 채널핀이 배치된다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a pin arrangement of a source driver integrated circuit, which is a problem when applying a COG technology in which a source driver and a gate driver integrated circuit are directly mounted on a panel of a liquid crystal display. In the liquid crystal display device of the present invention comprising N source driver integrated circuits (N) and a plurality of gate driver integrated circuits, data and control transmitted from a control unit mounted on a PCB are disposed on upper left and right sides of each of the source and gate driver integrated circuits. Pins for receiving a signal are disposed, pins for receiving a power supply voltage transmitted from the controller are disposed at left and right lower ends, and channel pins are disposed at a lower side.
본 발명에서는 COG 기술에 의하여 각 드라이버 집적회로를 액정표시장치의 패널상에 실장함으로써 액정표시장치 모듈의 경박단소화, 생산비용 저감, 및 고신뢰성을 이룰 수 있다. In the present invention, by mounting each driver integrated circuit on the panel of the liquid crystal display device by the COG technology, it is possible to reduce the light and small size of the liquid crystal display module, reduce the production cost, and high reliability.
Description
도 1 및 도 2 는 종래의 액정표시장치를 도시하는 구성도.1 and 2 are diagrams showing a conventional liquid crystal display device.
도 3 및 4 는 COG 기술에 의하여 액정표시장치의 패널상에 실장된 복수개의 소오스 드라이버 집적회로와 복수개의 게이트 드라이버 집적회로를 구비하는 액정표시장치를 간단히 도시한 본 발명의 제 1 및 제 2 실시예를 도시하는 도면.3 and 4 illustrate a first and second embodiment of the present invention, which briefly shows a liquid crystal display device having a plurality of source driver integrated circuits and a plurality of gate driver integrated circuits mounted on a panel of the liquid crystal display by COG technology. A diagram showing an example.
도 5a, 5b 및 도 6a, 6b 은 본 발명에서 사용되는 드라이버 집적회로의 핀 구성 및 배선 연결을 설명하는 도면. 5A, 5B and 6A, 6B are diagrams for explaining the pin configuration and wiring connection of the driver integrated circuit used in the present invention.
본 발명은 액정표시장치에서의 칩온글래스(COG)에 관한 것으로, 특히 소오스 드라이버와 게이트 드라이버 집적회로를 액정표시장치의 패널상에 직접 실장시키는 COG 기술의 적용시 문제되는 소오스 드라이버 집적회로 등의 핀 배치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to chip on glass (COG) in liquid crystal displays, and in particular, pins such as source driver integrated circuits, which are problematic when applying COG technology for directly mounting a source driver and a gate driver integrated circuit on a panel of a liquid crystal display. It's about placement.
일반적인 액정표시장치는 도 1 과 같이 데이터 신호를 공급하는 소오스 PCB 와 주사 신호를 공급하는 게이트 PCB 와 이들 소오스 및 게이트 PCB 로 전송하기 위해 사용하는 FPC 를 구비하고 있으며, 도시된 바와같이 이들은 액정표시장치의 패널과는 분리되어 있음을 알 수 있다. 이는 액정표시장치의 경박단소화 추세와 관련하여 매우 불리한 구조를 갖추고 있음을 알 수 있다. A general liquid crystal display device includes a source PCB for supplying a data signal, a gate PCB for supplying a scan signal, and an FPC for transfer to these sources and gate PCBs as shown in FIG. 1. It can be seen that it is separated from the panel of. It can be seen that it has a very disadvantageous structure with respect to the trend of light and short of the liquid crystal display device.
또한, 도 2 는 도 1 의 액정표시장치의 구조를 개선한 또 다른 종래의 액정표시장치의 구조를 도시하는 것으로, 도시된 바와같이 소오스 PCB 에서 생성된 신호를 게이트 PCB 로 전송하기 위하여 일반적으로 사용하는 FPC 를 대신하여 패널 내부에 배선하는 방법과 주사 신호를 공급하는 게이트 PCB 대신에 패널 내부에 배선하여 신호를 공급하는 액정표시장치의 구조가 개시되어 있다. 그러나, 이 경우에도 여전히 캐리어에 탑재된 소오스 집적회로는 PCB 를 이용하고 있으며 따라서 데이터를 전송하기 위해서는 COF 를 이용하여야 한다.In addition, FIG. 2 illustrates the structure of another conventional liquid crystal display device in which the structure of the liquid crystal display device of FIG. 1 is improved, and is generally used to transmit a signal generated from the source PCB to the gate PCB as shown in FIG. A structure of a liquid crystal display device for wiring and supplying a signal inside a panel instead of a gate PCB for supplying a scan signal is disclosed. However, even in this case, the source integrated circuit mounted on the carrier still uses a PCB, and therefore COF must be used to transmit data.
그런데, 이러한 구조는 액정표시장치 모듈의 경박단소화, 생산비용 저감, 및 고신뢰성을 추구하여야 하는 현재의 추세에 부합하지 않는다는 문제점이 있다. However, there is a problem that such a structure does not meet the current trend of pursuing light and small size, low production cost, and high reliability of the liquid crystal display module.
본 발명은 이러한 문제점을 해결하기 위하여 제안된 것으로 소오스 드라이버 집적회로등을 COG 라는 패키지 기술을 이용하여 액정표시장치의 패널상에 탑재시킴으로써 액정표시장치 모듈의 경박단소화, 생산비용 저감, 및 고신뢰성을 이루고자 한다. The present invention has been proposed to solve this problem, and by mounting the source driver integrated circuit on the panel of the liquid crystal display device using a package technology called COG, the thin and light reduction of the liquid crystal display module, production cost reduction, and high reliability To achieve this.
또한, 본 발명은 소오스 드라이버 집적회로를 구동하는 신호선을 액정표시장치의 패널상에 형성시켜 소오스 및 게이트 PCB 와 같은 외부 회로를 사용하지 않는 액정표시장치를 제공하고자 한다. In addition, the present invention is to provide a liquid crystal display device that does not use an external circuit such as a source and a gate PCB by forming a signal line for driving the source driver integrated circuit on the panel of the liquid crystal display device.
본 발명의 일실시예인 액정표시장치의 패널상에 실장된 복수개의 소오스 드라이버 집적회로(N개)와 복수개의 게이트 드라이버 집적회로를 구비하는 액정표시장치는 소오스 및 게이트 드라이버 집적회로 각각의 좌우측 상단에는 PCB에 탑재된 제어부로부터 전송되는 데이터 및 제어 신호를 수신하는 핀이 배치되고, 좌우측 하단에는 상기 제어부로부터 전송되는 전원전압을 수신하는 핀이 배치되고, 하부측에는 채널핀이 배치된다. An LCD having a plurality of source driver integrated circuits (N) and a plurality of gate driver integrated circuits mounted on a panel of an LCD according to an exemplary embodiment of the present invention may be disposed on upper left and right sides of the source and gate driver integrated circuits. Pins for receiving data and control signals transmitted from the controller mounted on the PCB are disposed, pins for receiving the power voltage transmitted from the controller are disposed at the lower left and right sides, and channel pins are disposed at the lower side.
본 발명에서, 제어부에서 출력되는 데이터 및 제어 신호와 전원전압은 제어부의 출력핀과 N/2 번째 소오스 드라이버 집적회로의 우측 상하단에 배치된 핀 사이의 배선을 통하여 전송되며, 제어부에서 출력되는 데이터 및 제어 신호와 전원전압은 상기 제어부의 출력핀과 (N/2)+1 번째 소오스 드라이버 집적회로의 좌측 상하단에 배치된 핀 사이의 배선을 통하여 전송된다. In the present invention, the data output from the control unit and the control signal and the power supply voltage are transmitted through the wiring between the output pin of the control unit and the pins disposed on the upper right and lower ends of the N / 2-th source driver integrated circuit, the data output from the control unit and The control signal and the power supply voltage are transmitted through the wiring between the output pin of the controller and the pins arranged on the upper left and lower ends of the (N / 2) + first source driver integrated circuit.
본 발명의 제 2 실시예인 액정표시장치의 패널상에 실장된 복수개의 소오스 드라이버 집적회로(N개)와 복수개의 게이트 드라이버 집적회로를 구비하는 액정표시장치는 소오스 및 게이트 드라이버 집적회로 각각의 상부측 좌우단에는 PCB에 탑재된 제어부로부터 전송되는 데이터 및 제어 신호를 수신하는 핀이 배치되고, 좌우측에는 상기 제어부로부터 전송되는 전원전압을 수신하는 핀이 배치되고, 하부측에는 채널핀이 배치된다. A liquid crystal display device having a plurality of source driver integrated circuits (N) and a plurality of gate driver integrated circuits mounted on a panel of a liquid crystal display device according to a second embodiment of the present invention has an upper side of each source and gate driver integrated circuit. Pins for receiving data and control signals transmitted from a controller mounted on the PCB are disposed at left and right ends, pins for receiving a power voltage transmitted from the controller are disposed at left and right sides, and channel pins are disposed at a lower side thereof.
본 발명에서, 제어부에서 출력되는 상기 데이터 및 제어 신호는 상기 제어부의 출력핀과 N/2 번째 소오스 드라이버 집적회로의 상부측 우단에 배치된 핀 사이의 배선을 통하여 전송되고, 전원전압은 N/2 번째 소오스 드라이버 집적회로의 우측에 배치된 핀 사이의 배선을 통하여 전송되고, 제어부에서 출력되는 상기 데이터 및 제어 신호는 상기 제어부의 출력핀과 (N/2)+1 번째 소오스 드라이버 집적회로의 상부측 좌단에 배치된 핀 사이의 배선을 통하여 전송되고, 전원전압은 (N/2)+1 번째 소오스 드라이버 집적회로의 좌측에 배치된 핀 사이의 배선을 통하여 전송된다. In the present invention, the data and the control signal output from the control unit is transmitted through the wiring between the output pin of the control unit and the pin disposed at the upper right side of the N / 2-th source driver integrated circuit, the power supply voltage is N / 2 The data and control signals are transmitted through the wiring between the pins disposed on the right side of the first source driver integrated circuit, and the data and control signals output from the controller are on the upper side of the (N / 2) + first source driver integrated circuit of the controller. The power supply voltage is transmitted through the wiring between the pins arranged on the left side of the (N / 2) + first source driver integrated circuit.
(실시예)(Example)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3 은 COG 기술에 의하여 액정표시장치의 패널상에 실장된 복수개의 소오스 드라이버 집적회로와 복수개의 게이트 드라이버 집적회로를 구비하는 액정표시장치를 간단히 도시한 본 발명의 일실시예이다. FIG. 3 is an embodiment of the present invention briefly showing a liquid crystal display device having a plurality of source driver integrated circuits and a plurality of gate driver integrated circuits mounted on a panel of the liquid crystal display by COG technology.
도시된 바와같이, PCB 상에 탑재된 제어부는 FPC 를 통하여 소오스 드라이버 집적회로와 연결된다. 복수개의 소오스 드라이버 집적회로는 직렬로 연결되어 있으며, 게이트 드라이버 집적회로 또한 직렬 연결되어 있다. 최좌측의 소오스 드라이버와 최상단의 게이트 드라이버 집적회로는 도시된 바와같이 COG 기술에 의하여 형성된 배선으로 연결된다. As shown, the controller mounted on the PCB is connected to the source driver integrated circuit through the FPC. The plurality of source driver integrated circuits are connected in series, and the gate driver integrated circuit is also connected in series. The leftmost source driver and the top gate driver integrated circuit are connected by wiring formed by COG technology as shown.
도 4는 COG 기술에 의하여 액정표시장치의 패널상에 실장된 복수개의 소오스 드라이버 집적회로와 복수개의 게이트 드라이버 집적회로를 구비하는 액정표시장치를 간단히 도시한 본 발명의 제 2 실시예이다.FIG. 4 is a second embodiment of the present invention simply showing a liquid crystal display device having a plurality of source driver integrated circuits and a plurality of gate driver integrated circuits mounted on a panel of the liquid crystal display by COG technology.
도시된 바와같이, PCB 상에 탑재된 제어부는 FPC 를 통하여 소오스 드라이버 집적회로 및 게이트 드라이버 집적회로와 연결된다. 복수개의 소오스 드라이버 집적회로는 직렬로 연결되어 있으며, 게이트 드라이버 집적회로 또한 직렬 연결되어 있다. 일실시예와는 달리, 최상단의 게이트 드라이버 FPC 를 통하여 제어부와 직접 연결된다. As shown, the controller mounted on the PCB is connected to the source driver integrated circuit and the gate driver integrated circuit through the FPC. The plurality of source driver integrated circuits are connected in series, and the gate driver integrated circuit is also connected in series. Unlike the exemplary embodiment, the gate driver is directly connected to the controller through the gate driver FPC.
본 발명의 일실시예 및 제 2 실시예에 있어서, PCB 상에 탑재된 제어부로부터 RGB 데이터 신호, 제어 신호(CPH, MPOL, LOAD, Carry 등), 전원전압(VBS, VCS, VCOM, Gamma voltage 등)을 Windoe type 의 FPC 를 이용하여 액정표시장치의 패널상에 실장된 소오스 및 게이트 드라이버 집적회로로 전송하게 된다. In one embodiment and the second embodiment of the present invention, RGB data signals, control signals (CPH, MPOL, LOAD, Carry, etc.), power supply voltages (VBS, VCS, VCOM, Gamma voltage, etc.) from a controller mounted on a PCB. ) Is transmitted to the source and gate driver integrated circuit mounted on the panel of the liquid crystal display using a Windoe type FPC.
도 5a 와 도 5b 는 본 발명의 실시예에서 사용되는 소오스 및 게이트 드라이버의 핀 구조 및 제어부와의 배선 관계에 대한 일시시예를 설명하는 도면이다. 5A and 5B are diagrams illustrating a temporary example of the wiring structure between the fin structure and the control unit of the source and gate drivers used in the embodiment of the present invention.
도 5a 에 도시된 바와같이, 각 소오스 및 게이트 드라이버 집적회로의 좌우측 상단에는 PCB에 탑재된 제어부로부터 전송되는 데이터 및 제어 신호를 수신하는 핀이 배치되고, 좌우측 하단에는 제어부로부터 전송되는 전원전압을 수신하는 핀이 배치되고, 하부측에는 채널핀이 배치되어 있다. As illustrated in FIG. 5A, pins for receiving data and control signals transmitted from a controller mounted on a PCB are disposed at upper left and right sides of each source and gate driver integrated circuit, and receiving power voltages transmitted from the controller at lower left and right sides. The pin is arranged, the channel pin is disposed on the lower side.
도 5b 에 있어서, 제어부에서 출력되는 상기 데이터 및 제어 신호와 전원전압은 상기 제어부의 출력핀과 N/2 번째 소오스 드라이버 집적회로(8 개의 소오스 드라이버가 있는 경우 4 번째 소오스 드라이버)의 우측 상하단에 배치된 핀 사이의 배선을 통하여 전송된다. 또한, 제어부에서 출력되는 상기 데이터 및 제어 신호와 전원전압은 상기 제어부의 출력핀과 (N/2)+1 번째 소오스 드라이버 집적회로(8 개의 소오스 드라이버가 있는 경우 5 번째 소오스 드라이버)의 좌측 상하단에 배치된 핀 사이의 배선을 통하여 전송된다. 도 5b 에서, N/2 번째 소오스 드라이버 집적회로 및 (N/2)+1 번째 소오스 드라이버 집적회로의 핀과 와 상기 제어부의 출력핀은 전술한 바와같이 FPC 로서 연결된다.In FIG. 5B, the data, control signal, and power supply voltage output from the control unit are disposed at the upper right and lower ends of the output pin of the control unit and the N / 2th source driver integrated circuit (the fourth source driver when there are eight source drivers). Is transmitted through the wiring between the pins. Also, the data, control signal, and power supply voltage output from the control unit are located at the upper left and lower ends of the output pin of the control unit and the (N / 2) + first source driver integrated circuit (the fifth source driver when there are eight source drivers). It is transmitted through the wiring between the arranged pins. In Fig. 5B, the pins of the N / 2th source driver integrated circuit and the (N / 2) + 1st source driver integrated circuit and the output pins of the controller are connected as FPC as described above.
도 6a 와 도 6b 는 본 발명의 실시예에서 사용되는 소오스 및 게이트 드라이버의 핀 구조 및 제어부와의 배선 관계에 대한 제 2시시예를 설명하는 도면이다. 6A and 6B are diagrams illustrating a second exemplary embodiment of the fin structure of the source and gate driver used in the embodiment of the present invention and the wiring relationship with the controller.
도 6a 에 도시된 바와같이, 각 소오스 및 게이트 드라이버 집적회로의 상부측 좌우단에는 PCB에 탑재된 제어부로부터 전송되는 데이터 및 제어 신호를 수신하는 핀이 배치되고, 좌우측에는 상기 제어부로부터 전송되는 전원전압을 수신하는 핀이 배치되고, 하부측에는 채널핀이 배치되어 있다. As shown in FIG. 6A, pins for receiving data and control signals transmitted from a controller mounted on a PCB are disposed at left and right ends of each source and gate driver integrated circuit, and power supply voltages transmitted from the controller are provided at left and right sides. A pin for receiving the signal is disposed, the channel pin is disposed on the lower side.
도 6b 에 있어서, 제어부에서 출력되는 데이터 및 제어 신호는 제어부의 출력핀과 N/2 번째 소오스 드라이버 집적회로(8 개의 소오스 드라이버가 있는 경우 4 번째 소오스 드라이버)의 상부측 우단에 배치된 핀 사이의 배선을 통하여 전송되고, 전원전압은 N/2 번째 소오스 드라이버 집적회로의 우측에 배치된 핀 사이의 배선을 통하여 전송된다. 또한, 제어부에서 출력되는 상기 데이터 및 제어 신호는 상기 제어부의 출력핀과 (N/2)+1 번째 소오스 드라이버 집적회로(8 개의 소오스 드라이버가 있는 경우 5 번째 소오스 드라이버)의 상부측 좌단에 배치된 핀 사이의 배선을 통하여 전송되고, 전원전압은 (N/2)+1 번째 소오스 드라이버 집적회로의 좌측에 배치된 핀 사이의 배선을 통하여 전송된다. 도 6b 에서, N/2 번째 소오스 드라이버 집적회로 및 (N/2)+1 번째 소오스 드라이버 집적회로의 핀과 상기 제어부의 출력핀은 FPC 로서 연결된다. In FIG. 6B, data and control signals output from the control unit are divided between an output pin of the control unit and a pin disposed at the upper right end of the N / 2th source driver integrated circuit (a fourth source driver in the case of eight source drivers). The power supply voltage is transmitted through the wiring between the pins arranged on the right side of the N / 2th source driver integrated circuit. In addition, the data and control signals output from the controller are disposed at the left end of the output pin of the controller and the (N / 2) + first source driver integrated circuit (a fifth source driver when there are eight source drivers). The power supply voltage is transmitted through the wiring between the pins arranged on the left side of the (N / 2) + first source driver integrated circuit. In Fig. 6B, the pins of the N / 2th source driver integrated circuit and the (N / 2) + 1st source driver integrated circuit and the output pins of the controller are connected as FPC.
도 5b 와 도 6b 은 제어부와 소오스 드라이버 집적회로가 FPC 를 통하여 연결되는 구조를 주로 도시하나, 도 4의 경우에와 같이 제어부와 게이트 드라이버 집적회로가 FPC 를 통하여 연결되는 경우에도 사실상 동일한 연결 방법을 선택하여 구성할 수 있다.5B and 6B mainly illustrate a structure in which the control unit and the source driver integrated circuit are connected through the FPC. However, as in the case of FIG. 4, the same connection method is substantially used even when the control unit and the gate driver integrated circuit are connected through the FPC. You can choose to configure it.
이상에서 알 수 있는 바와같이, 종래의 경우와 같이 PCB 를 사용하지 않는 대신, 본 발명에서는 COG 기술에 의하여 각 드라이버 집적회로를 액정표시장치의 패널상에 실장함으로써 액정표시장치 모듈의 경박단소화, 생산비용 저감, 및 고신뢰성을 이룰 수 있다. As can be seen from the above, instead of using a PCB as in the conventional case, in the present invention, each driver integrated circuit is mounted on the panel of the liquid crystal display device by COG technology, thereby making the liquid crystal display module small and light, Production cost reduction and high reliability can be achieved.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030019939A KR100701073B1 (en) | 2003-03-31 | 2003-03-31 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030019939A KR100701073B1 (en) | 2003-03-31 | 2003-03-31 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040085296A KR20040085296A (en) | 2004-10-08 |
| KR100701073B1 true KR100701073B1 (en) | 2007-03-29 |
Family
ID=37368310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030019939A KR100701073B1 (en) | 2003-03-31 | 2003-03-31 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100701073B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100960129B1 (en) * | 2008-02-21 | 2010-05-27 | 이성호 | Liquid crystal display having narrow black matrix |
-
2003
- 2003-03-31 KR KR1020030019939A patent/KR100701073B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040085296A (en) | 2004-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6903717B2 (en) | Display device having driving circuit | |
| KR100453306B1 (en) | Display element driving apparatus and display using the same | |
| US6771258B2 (en) | Semiconductor device | |
| EP1947502B1 (en) | Liquid crystal display panel having power supply lines and liquid crystal display | |
| KR101136159B1 (en) | Intagrated chips and liquid crystal display device including the same | |
| WO2003042964A3 (en) | Liquid crystal display | |
| US6771248B2 (en) | Display module | |
| US11222561B2 (en) | Display panel test circuit | |
| CN104737218A (en) | Drive module, display panel, display device, and multi-display device | |
| KR20090103190A (en) | Display appartus | |
| KR101931248B1 (en) | Display device and method of manufacturing the same | |
| KR20190064095A (en) | Chip on film and display device incluidng the same | |
| KR20070057301A (en) | Connector for flexible printed circuit, flexible printed circuit inserting the same, and display device having the same | |
| US8189161B2 (en) | Chip-on-glass panel device | |
| KR100831114B1 (en) | Liquid crystal display device | |
| US8441469B2 (en) | Liquid crystal display device | |
| KR102360171B1 (en) | Driver ic | |
| KR100836543B1 (en) | Display device | |
| KR100701073B1 (en) | Liquid crystal display | |
| KR101560412B1 (en) | Liquid crystal display device | |
| JP3618184B2 (en) | Liquid crystal display module and interface circuit block | |
| KR100861269B1 (en) | Liquid crystal display | |
| US20240005834A1 (en) | Driver and electro-optic device | |
| KR20050032279A (en) | Line on glass type liquid crystal display device | |
| JP2005099630A (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130315 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140218 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150216 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160222 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170220 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180222 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190226 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20200226 Year of fee payment: 14 |