KR100700967B1 - Front end module used in mobile communication device - Google Patents

Front end module used in mobile communication device Download PDF

Info

Publication number
KR100700967B1
KR100700967B1 KR1020050132316A KR20050132316A KR100700967B1 KR 100700967 B1 KR100700967 B1 KR 100700967B1 KR 1020050132316 A KR1020050132316 A KR 1020050132316A KR 20050132316 A KR20050132316 A KR 20050132316A KR 100700967 B1 KR100700967 B1 KR 100700967B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
pattern
capacitor
transmission
inductor
Prior art date
Application number
KR1020050132316A
Other languages
Korean (ko)
Inventor
김준철
조현민
김동수
박종철
강남기
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020050132316A priority Critical patent/KR100700967B1/en
Application granted granted Critical
Publication of KR100700967B1 publication Critical patent/KR100700967B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced with unbalanced lines or devices
    • H01P5/107—Hollow-waveguide/strip-line transitions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter

Abstract

A front end module in a mobile communication device is provided to reduce signal loss due to electric lines and to reduce the volume. A first dielectric layer(301) includes a power amplifier IC and a micro strip line. A second dielectric layer(302) includes a duplexer, an LPF(Low Pass Filter), and an HPF(High Pass Filter). A third dielectric layer(303) includes an upper pattern of a capacitor which suppresses a DC component of a transmission signal and is arranged under the second dielectric layer. A fourth dielectric layer(304) includes a third inductor pattern and a lower pattern of the capacitor for suppressing the DC component from the transmission signal, and is arranged under the third dielectric layer. A fifth dielectric layer(305) includes two shunt capacitors for impedance matching and is arranged under the fourth dielectric layer. Two ground dielectric layers(306,308) include a ground pattern of a transmission line, so that a transmission bandpass filter is duplexed with a reception bandpass filter. A sixth dielectric layer(307) includes ground patterns for the transmission line and the micro strip line. A seventh dielectric layer(309) includes a DC bias RF(Radio Frequency) choke, which is connected to the micro strip line and the shunt capacitor.

Description

이동 통신 단말기의 프런트 엔드 모듈{Front end module used in mobile communication device}Front end module used in mobile communication device

도 1은 본 발명에 따른 프런트 엔드 모듈의 블록도,1 is a block diagram of a front end module according to the present invention;

도 2는 도 1에 도시된 다이플렉서의 블록도,FIG. 2 is a block diagram of the diplexer shown in FIG. 1;

도 3은 본 발명에 따른 프런트 엔드 모듈의 분해도,3 is an exploded view of a front end module according to the present invention;

도 4는 본 발명에 따른 프런트 엔드 모듈의 단면도4 is a cross-sectional view of the front end module according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 파워 증폭기 IC 110 : 듀플렉서100: power amplifier IC 110: duplexer

120 : 임피던스 매칭부 130 : 다이플렉서120: impedance matching unit 130: diplexer

140 : 전송 라인 140: transmission line

본 발명은 파워 증폭기 IC와 듀플렉서, 그리고 다이플렉서를 하나의 모듈로 3차원적으로 구성하여 소자 전체의 부피를 줄이고 저렴한 비용으로 제조할 수 있도록 한 이동 통신 단말기의 특히, GPS기능이 첨가된 CDMA용 프런트 엔드 모듈에 관한 것이다.The present invention relates to a CDMA with a GPS function, especially for a mobile communication terminal in which a power amplifier IC, a duplexer, and a diplexer are three-dimensionally configured as a single module to reduce the overall volume of the device and to manufacture it at low cost. For a front end module.

일반적으로, 이동 통신 단말기의 특히, GPS기능이 첨가된 CDMA용 이동 통신 단말기의 프런트 엔드 모듈은 CDMA(800MHz)대역의 신호와 GPS(1.5GHz)대역의 신호를 분리하는 다이플렉서, 소정의 송신신호와 수신신호만이 통과되도록 하는 듀플렉서, 송신신호를 증폭하는 파워 증폭기 IC로 이루어진다.In general, the front end module of the mobile communication terminal, in particular, the CDMA mobile communication terminal to which the GPS function is added, is a diplexer for separating the signal of the CDMA (800 MHz) band and the signal of the GPS (1.5 GHz) band, and predetermined transmission. It consists of a duplexer that allows only a signal and a received signal to pass, and a power amplifier IC that amplifies the transmitted signal.

이러한 통상의 프런트 엔드 모듈은 상기한 바와 같이, 다이플렉서, 듀플렉서, 파워 증폭기 IC 등 여러 개의 IC 들을 사용해 구성하므로, 소자 전체의 부피가 커지며, 표면 실장 비용을 포함하여 소자 제조 비용 등이 많이 요구된다.As described above, the conventional front-end module is composed of several ICs such as a diplexer, a duplexer, and a power amplifier IC, so that the overall volume of the device is increased, and the cost of manufacturing the device including the surface mounting cost is high. do.

또한, 다이플렉서와 듀플렉서, 그리고 파워 증폭기 IC 상호의 임피던스 매칭을 위해 상기의 부품들을 상호 간에 연결하는 배선을 형성하는데, 이러한 배선은 단말기의 보드에서 많은 면적을 차지할 뿐만 아니라 신호 손실을 야기한다.In addition, wires are connected to each other for impedance matching between the diplexer, the duplexer, and the power amplifier IC, which not only occupy a large area on the board of the terminal but also cause signal loss.

본 발명은 상기한 문제점을 해결하기 위하여 개발된 것으로, 소자 전체의 부피를 줄이고, 저렴한 비용으로 제조가 가능하며, 배선으로 인한 신호 손실을 줄일수 있도록 하는 이동 통신 단말기의 특히, GPS기능이 첨가된 CDMA용 이동 통신 단말기의 프런트 엔드 모듈을 제공하는데 그 목적이 있다.The present invention was developed in order to solve the above problems, it is possible to reduce the volume of the entire device, can be manufactured at a low cost, in particular the GPS function of the mobile communication terminal to reduce the signal loss due to the wiring is added It is an object of the present invention to provide a front end module of a mobile communication terminal for CDMA.

이러한 목적에 따른 본 발명은The present invention according to this object

파워 증폭기 IC와 듀플렉서, 그리고 다이플렉서를 하나의 모듈로 3차원적으로 구성한 것을 특징으로 한다.The power amplifier IC, the duplexer, and the diplexer are three-dimensionally configured as a module.

특히, 다층 세라믹 유전체 기판의 최상부 유전체 레이어 표면에 듀플렉서와 파워 증폭기 IC를 실장하고 그 하부의 유전체 레이어에 다이플렉서를 구성한 것을 특징으로 한다.In particular, a duplexer and a power amplifier IC are mounted on the top dielectric layer surface of the multilayer ceramic dielectric substrate, and a diplexer is configured in the dielectric layer below.

2차원의 회로적인 특징은, 파워 증폭기 IC과 듀플렉서의 임피던스 매칭을 위해, 그 둘 사이에 임피던스 매칭부를 추가로 형성한 것이다. A two-dimensional circuit feature is that an impedance matching section is further formed between the power amplifier IC and the duplexer for impedance matching.

상기 임피던스 매칭부는 바이어스 전원 단자와 연결된 RF초크, 마이크로 스트립 라인 및 두 개의 션트 커패시터, 그리고 파워 증폭기 IC이 증폭한 송신신호에서 DC성분을 차단하기 위한 커패시터로 이루어진 것이다.The impedance matching unit includes an RF choke connected to a bias power terminal, a micro strip line and two shunt capacitors, and a capacitor for blocking DC components in a transmission signal amplified by the power amplifier IC.

이러한 임피던스 매칭부와 관련된 3차원의 구조적인 특징은, 임피던스 매칭을 위한 상기의 션트 커패시터를 송신 신호의 DC성분의 차단을 위해 사용되는 상기 커패시터의 바로 하부에 위치되도록 구성하여 신호 전송시, 그 커패시터가 그라운드의 영향을 덜 받도록 한 것이다.The three-dimensional structural feature associated with the impedance matching unit is that the shunt capacitor for impedance matching is configured to be located directly under the capacitor used for blocking the DC component of the transmission signal, so that the capacitor is Is less affected by ground.

또 다른, 2차원의 회로적인 특징은, 전송 라인을 다이플렉서와 듀플렉서 사이에 설치한 것으로, 상기 전송 라인은 길이가 λ/4 (λ: 송신 신호의 파장)인 스트립 라인으로 이루어진다.Another two-dimensional circuit feature is that a transmission line is provided between a diplexer and a duplexer, the transmission line consisting of a strip line having a length of λ / 4 (λ: wavelength of a transmission signal).

이하, 첨부된 도면을 참조하여 본 발명을 설명한다.Hereinafter, with reference to the accompanying drawings will be described the present invention.

도 1은 본 발명에 따른 프런트 엔드 모듈의 회로도로서, 본 발명의 프런트 엔드 모듈은 파워 증폭기 IC(100), 듀플렉서(110), 다이플렉서(130)를 포함하여 이루어진 구조이다.1 is a circuit diagram of a front end module according to the present invention, wherein the front end module of the present invention includes a power amplifier IC 100, a duplexer 110, and a diplexer 130.

즉, 단말기 송신부(미도시)로부터 입력된 송신신호를 증폭하는 파워 증폭기 IC(100), 송신신호와 수신신호 가운데서 소정의 주파수 대역에 속한 신호를 다이플렉서(130)와 수신출력단자(Rxout)로 각기 전달하는 듀플렉서(110), 안테나로부터 입력되는 수신신호를 필터링하여 CDMA대역신호는 듀플렉서(110)로 GPS대역신호는 GPS SAW필터로 각기 출력하는 다이플렉서(130)를 포함하여 이루어진 구조이다.That is, the power amplifier IC 100 for amplifying the transmission signal input from the terminal transmitter (not shown), the diplexer 130 and the reception output terminal (Rxout) for the signal belonging to a predetermined frequency band among the transmission signal and the reception signal. And a diplexer 130 for filtering the received signal input from the antenna and the duplexer 110 to transmit the CDMA band signal to the duplexer 110 and the GPS band signal to the GPS SAW filter, respectively. .

이렇게 이루어진 프런트 엔드 모듈에서, 다이플렉서(130)는 안테나를 통해 전달된 수신신호를 필터링하여 CDMA대역신호는 듀플렉서(110)로, 그리고, GPS대역신호는 GPS SAW필터로 각기 출력한다. 그리고, 듀플렉서(110)는 그 출력된 CDMA대역신호 중에서 소정의 주파수 대역에 속한 신호만을 통과시켜 수신출력단자(Rxout)로 출력한다.In this front end module, the diplexer 130 filters the received signal transmitted through the antenna to output the CDMA band signal to the duplexer 110, and the GPS band signal to the GPS SAW filter, respectively. The duplexer 110 passes only signals belonging to a predetermined frequency band among the output CDMA band signals and outputs them to the reception output terminal Rxout.

파워 증폭기 IC(100)는 단말기 송신부로부터 입력받은 송신신호를 증폭하여 듀플렉서(110)로 출력하고, 이 출력된 송신신호는 듀플렉서(110) 내의 송신대역통과필터에 의해 필터링되어 소정 주파수 대역에 속한 신호만이 출력되어 다이플렉서(130)와 안테나를 통해 외부로 전달된다.The power amplifier IC 100 amplifies a transmission signal received from the terminal transmitter and outputs the signal to the duplexer 110. The output signal is filtered by a transmission bandpass filter in the duplexer 110 to belong to a predetermined frequency band. Only the output is transmitted to the outside through the diplexer 130 and the antenna.

본 발명은 이러한 파워증폭기 IC(100)과 듀플렉서(110), 그리고 다이플렉서(130)를 다수의 유전체 레이어를 사용해 하나의 모듈로 3차원적으로 구성한 것이다. According to the present invention, the power amplifier IC 100, the duplexer 110, and the diplexer 130 are three-dimensionally configured as a module using a plurality of dielectric layers.

즉, 다층 세라믹 유전체 기판의 최상부 유전체 레이어 표면에 듀플렉서와 파워 증폭기 IC를 실장하고 그 하부의 유전체 레이어에 다이플렉서를 형성하여 하나의 모듈로 3차원적으로 구성한 것으로, 상세한 구성은 관련된 도면을 참조하여 후술하기로 한다.That is, a duplexer and a power amplifier IC are mounted on the top dielectric layer surface of the multilayer ceramic dielectric substrate, and a diplexer is formed on the dielectric layer below and three-dimensionally constituted as a module. It will be described later.

한편, 2차원 회로적으로 볼 때, 본 발명은 파워증폭기IC(110)과 듀플렉서(110)의 임피던스 매칭을 위해, 그 둘 사이에 임피던스 매칭부(120)가 추가로 형성된 구조이다.On the other hand, in terms of two-dimensional circuit, the present invention has a structure in which the impedance matching unit 120 is further formed therebetween for impedance matching of the power amplifier IC 110 and the duplexer 110.

상기 임피던스 매칭부(120)는 DC바이어스 및 출력 임피던스 매칭을 위해 마련된 것으로, 바이어스 전원(Vcc2)단자와 연결된 RF초크(121), 파워 증폭기 IC(100)과 듀플렉서(110)의 임피던스 매칭을 위한 마이크로 스트립 라인(122) 및 두 개의 션트 커패시터(SC1, SC2), 그리고 파워 증폭기 IC(100)이 증폭한 송신신호에서 DC성분을 차단하기 위한 커패시터(DBC)로 이루어진 것이다.The impedance matching unit 120 is provided for DC bias and output impedance matching, and is used for impedance matching between the RF choke 121 connected to the bias power supply (Vcc2) terminal, the power amplifier IC 100, and the duplexer 110. A strip line 122, two shunt capacitors SC1 and SC2, and a capacitor DBC for blocking a DC component in a transmission signal amplified by the power amplifier IC 100 are included.

상기한 바와 같이, 듀플렉서(110)와 파워증폭기IC(100) 사이에 임피던스 매칭부(120)를 설치한 회로적인 특징도 물론 있으나, 본 발명에서 더욱 중요한 것은 그를 3차원적으로 구현하여 상기의 파워 증폭기 IC(100)이나 듀플렉서(110) 등과 함께 하나의 모듈로 구성한 것이다. As described above, there is also a circuit feature in which the impedance matching unit 120 is installed between the duplexer 110 and the power amplifier IC 100, but more importantly in the present invention, the power is realized in three dimensions. Together with the amplifier IC 100, the duplexer 110, etc., it is configured as one module.

또한, 본 발명은 2차원의 회로적인 면으로 살펴볼 때, 듀플렉서(110)를 구성하는 송신 대역통과필터(Band Pass Filter)와 수신 대역통과필터의 임피던스 매칭을 위해서, 전송 라인(140)을 다이플렉서(130)와 듀플렉서(110)의 수신 대역통과필터 사이에 추가로 더 설치하도록 하는데, 상기 전송 라인(140)은 신호 지연 라인으로 길이가 λ/4 (λ: 송신 신호의 파장)인 스트립 라인으로 이루어진다.In addition, when the present invention is viewed in a two-dimensional circuit, the transmission line 140 is dimmed for impedance matching between a band pass filter and a reception band pass filter constituting the duplexer 110. Further installed between the reception bandpass filter of the lexer 130 and the duplexer 110, the transmission line 140 is a signal delay line strip length of λ / 4 (λ: wavelength of the transmission signal) Is done.

도 2에 도시된 다이플렉서(130)는 본 발명에 따른 다이플렉서의 일예이다.The diplexer 130 shown in FIG. 2 is an example of the diplexer according to the present invention.

상기 도 2에 도시된 본 발명의 다이플렉서(130)는 크게 GPS대역신호를 통과시키는 HPF(High Pass Filter)(131)와 CDMA대역신호를 통과시키는 LPF(Low Pass Filter)(132)로 이루어진다. The diplexer 130 of the present invention shown in FIG. 2 includes a high pass filter (HPF) 131 for largely passing a GPS band signal and a low pass filter (LPF) 132 for passing a CDMA band signal. .

여기서, HPF(131)는 안테나 포트와 직렬로 연결된 커패시터(C1)와 그라운드에 연결된 LC직렬 공진기(L1, C2)로 구성된 것이고, LPF(132)는 안테나 포트와 직렬로 연결된 인덕터(L2)와 그 인덕터(L2)와 그라운드 사이에 연결된 LC직렬 공진기(L3, C3)로 구성된 것으로, 그의 출력단은 듀플렉서의 송신 대역통과필터 및 듀플렉서 Rx필터 앞단의 λ/4 전송선로와 연결된다.Here, the HPF 131 is composed of a capacitor (C1) connected in series with the antenna port and LC series resonators (L1, C2) connected to the ground, LPF (132) and the inductor (L2) connected in series with the antenna port and the It consists of LC series resonators (L3, C3) connected between the inductor (L2) and ground, the output of which is connected to the transmission band pass filter of the duplexer and the λ / 4 transmission line in front of the duplexer Rx filter.

이렇게 구성된 다이플렉서(130)의 커패시터와 인덕터는 본 발명에 따라 다수의 유전체 레이어에 3차원적으로 구현되며, 구체적인 것은 관련된 도면인 도 3을 참조하여 후술한다.The capacitor and the inductor of the diplexer 130 configured as described above are implemented three-dimensionally in a plurality of dielectric layers in accordance with the present invention.

도 3에 도시된 본 발명의 프런트 엔드 모듈은 기존에 개별적으로 나뉘어 구성한 듀플렉서와 파워증폭기IC 및 다이플렉서를 하나의 모듈로 3차원적으로 구성한 것이다.The front end module of the present invention shown in FIG. 3 is a three-dimensional configuration of a duplexer, a power amplifier IC, and a diplexer, which are conventionally divided and configured as a single module.

이러한 본 발명의 프런트 엔드 모듈은 크게, 파워증폭기IC과 듀플렉서 및 다이플렉서 등의 인덕터 및 커패시터 패턴 등을 구비한 다수의 유전체 레이어(301 ~ 305, 307, 309 ~ 310)와 두 개의 그라운드 유전체 레이어(306, 308)로 이루어진다.The front end module of the present invention is largely divided into a plurality of dielectric layers (301 to 305, 307, 309 to 310) and two ground dielectric layers including power amplifier ICs, inductors and capacitor patterns such as duplexers and diplexers. 306, 308.

이하에서는, 설명의 편의를 위해 도 1의 회로도와 연계하여 설명한다.Hereinafter, for convenience of description, the description will be made in conjunction with the circuit diagram of FIG. 1.

먼저, 최상부에 위치한 제1유전체 레이어(301)에는 좌상면에 송신 대역통과필터와 수신 대역통과필터로 이루어진 듀플렉서(110)의 베어 칩이, 우하면에 송신신호를 증폭하는 파워 증폭기 IC(100)의 베어 칩이 각기 실장된다. First, a power chip IC 100 having a bare chip of a duplexer 110 composed of a transmission bandpass filter and a reception bandpass filter on the upper left surface of the first dielectric layer 301 located at the top thereof, and amplifying the transmission signal on the lower right side thereof. The bare chips of each are mounted.

그리고, 상기 파워 증폭기 IC(100)의 베어 칩 우측에 그와 연결되는 임피던 스 매칭부(120)의 마이크로 스트립 라인(122)이 구성되고, 가장자리에는 상기 듀플렉서(110)와 파워증폭기 IC(100) 및 마이크로 스트립 라인(122) 상호 간의 신호 전달을 위한 다수의 본딩 패드가 구성된다.The microstrip line 122 of the impedance matching unit 120 connected to the right side of the bare chip of the power amplifier IC 100 is configured, and the duplexer 110 and the power amplifier IC 100 are formed at edges thereof. ) And a plurality of bonding pads for signal transmission between the micro strip lines 122.

여기서, 다수의 본딩 패드는 듀플렉서(110)를 와이어로 송신와 수신의 각 출력단자(Txout, Rxout)에 연결하기 위한 송신출력(Rxout) 본딩패드 및 수신출력(Rxout) 본딩 패드와, 송신 및 수신 입력단자를 와이어로 듀플렉서(110)에 연결하기 위한 송신입력(Txin) 본딩 패드 및 수신입력(Rxin) 본딩 패드, 그리고, 파워증폭기IC(100)를 마이크로 스트립 라인(122)에 연결하기 위한 파워증폭기IC출력(PAMout) 본딩 패드로 이루어진다.Here, the plurality of bonding pads include a transmission output (Rxout) bonding pad and a reception output (Rxout) bonding pad, a transmission and reception input for connecting the duplexer 110 to the respective output terminals (Txout, Rxout) of transmission and reception by wires. Transmit input (Txin) bonding pads and receive input (Rxin) bonding pads for connecting the terminals to the duplexer 110 with wires, and power amplifier ICs for connecting the power amplifier IC 100 to the microstrip line 122. Output PAMout bonding pads.

다음, 제1유전체 레이어(301)의 하부에는 다이플렉서(130)와 임피던스 매칭부(120) 그리고, 전송 라인(140)과 관련된 패턴 등이 구성된다.Next, a diplexer 130, an impedance matching unit 120, and a pattern related to the transmission line 140 are formed under the first dielectric layer 301.

먼저, 제2 유전체 레이어(302)에는 좌상면에 다이플렉서(130) 내의 LPF의 제2인덕터(L2)의 일부 패턴과 HPF의 제1커패시터(C1)의 일부 패턴이 구성되고, 제3 유전체 레이어(303)에는 좌상면에 상기 제2인덕터(L2) 및 제1커패시터(C1)의 나머지 패턴이, 우상면에 임피던스 매칭부(120) 내에서 송신신호의 DC차단을 위해 사용되는 커패시터(DBC)의 상판 패턴이 각기 구성된다. First, a partial pattern of the second inductor L2 of the LPF in the diplexer 130 and a partial pattern of the first capacitor C1 of the HPF are formed on the upper left surface of the second dielectric layer 302. In the layer 303, the remaining pattern of the second inductor L2 and the first capacitor C1 is disposed on the upper left surface, and the capacitor DBC is used for DC blocking of the transmission signal in the impedance matching unit 120 on the upper right surface. The top plate pattern of) is respectively comprised.

그리고, 제4 유전체 레이어(304)에는 좌상면에 상기 제2인덕터(L2)와 연결되는 LPF의 제3인덕터(L3) 패턴과, 상기 제1커패시터(C1)와 연결되는 HPF의 제1인덕터 패턴(L1)이, 우상면에 상기 커패시터(DBC)의 하판 패턴이 구성된다. The fourth dielectric layer 304 has a third inductor L3 pattern of LPF connected to the second inductor L2 on the upper left surface, and a first inductor pattern of HPF connected to the first capacitor C1. The lower plate pattern of the capacitor DBC is formed on the upper right surface of L1.

제5 유전체 레이어(305)에는 좌상면에 상기 제3인덕터(L3)와 연결되는 LPF의 제3커패시터(C3) 패턴과 상기 제1인덕터(L1) 패턴과 연결되는 HPF의 제2커패시터(C2) 패턴이 구성되고, 우상면에는 임피던스 매칭부(120) 내의 두 개의 션트 커패레이어(SC1, SC2) 패턴이 구성된다.The fifth dielectric layer 305 has a third capacitor C3 pattern of LPF connected to the third inductor L3 on the upper left surface and a second capacitor C2 of HPF connected to the first inductor L1 pattern. The pattern is configured, and two shunt capacitor layers SC1 and SC2 in the impedance matching unit 120 are formed on the upper right surface.

특히, 상기 션트 커패시터(SC2)는 송신신호의 DC차단을 위해 사용되는 커패시터(DBC)의 바로 하부에 위치되도록 구성하여 그 커패시터(DBC)가 상기 션트 커패시터의 하부에 위치하는 그라운드(GND)의 영향을 덜 받도록 한다.In particular, the shunt capacitor (SC2) is configured to be located directly below the capacitor (DBC) used for the DC blocking of the transmission signal, the effect of the ground (GND) that the capacitor (DBC) is located below the shunt capacitor Get less.

두 개의 그라운드 유전체 레이어에는 좌측면에 전송 라인(140)의 매칭을 위한 그라운드 패턴이 각기 구성되고, 제6유전체 레이어에는 좌측면에 전송 라인(140)이 구성되고, 우측에 상기 마이크로 스트립 라인(122)의 매칭을 위한 그라운드 패턴이 우측면에 구성된다.Two ground dielectric layers each have a ground pattern for matching the transmission line 140 on the left side, and the sixth dielectric layer has a transmission line 140 on the left side, and the micro strip line 122 on the right side. ) Is configured on the right side of the ground pattern.

상기 전송 라인(140)은 신호 지연 라인(delay line)으로 사용되어 송신대역통과필터와 수신대역통과필터의 듀플렉싱(duplexing)이 가능하도록 하는 것으로, 길이가 λ/4 (λ: 송신 신호의 파장)인 스트립 라인(strip-line)으로 이루어진다.The transmission line 140 is used as a signal delay line to allow duplexing of the transmission bandpass filter and the reception bandpass filter, and has a length of λ / 4 (λ: wavelength of a transmission signal). ) Is a strip-line.

주목할 것은, 임피던스 매칭부(120)의 마이크로 스트립 라인(122)은 50Ω 이상의 특성 임피던스를 나타내는 것으로, 그러한 특성 임피던스 특성을 구현하기 위해서, 마이크로 스트립 라인(122)의 그라운드 패턴과 전송 라인(140)의 그라운드 패턴은 별도로 구성하도록 한다. Note that the microstrip line 122 of the impedance matching unit 120 exhibits a characteristic impedance of 50 Ω or more. In order to realize such a characteristic impedance characteristic, the ground pattern of the microstrip line 122 and the transmission line 140 Ground pattern should be configured separately.

다음, 제7 유전체 레이어에는 임피던스 매칭부(120) 내의 DC바이어스용 RF초크(121)가 구성되고, 제8 유전체 레이어에는 안테나 포트와 GPS수신포트, 바이어스 전압을 입력받기 위한 바이어스 전압 입력단자인 Vcc1단자 및 Vcc2단자와, 상기 파워 증폭기 IC(100)를 제어하기 전압을 입력받기 위한 제어전압 입력단자인 Vmode단자 및 Vref 단자, 그리고, 단말기 송신부로부터 송신신호를 입력받기 위한 송신신호 입력포트인 RFin 단자 등으로 구성된다.Next, a DC bias RF choke 121 in the impedance matching unit 120 is formed in the seventh dielectric layer, and Vcc1 is a bias voltage input terminal for receiving an antenna port, a GPS receiving port, and a bias voltage in the eighth dielectric layer. Terminal, Vcc2 terminal, Vmode terminal and Vref terminal which are control voltage input terminals for receiving the voltage for controlling the power amplifier IC 100, and RFin terminal which is a transmission signal input port for receiving a transmission signal from the terminal transmitter. And the like.

그리고, 제2 유전체 레이어(302) 내지 제8유전체 레이어(310)는 상기 제1유전체 레이어의 파워 증폭기 IC(100)이 위치한 영역과 대응되는 부분에 각기 다수의 홀(Hole : H)이 구성되어, 그 홀(H)을 통해 상기 파워 증폭기 IC(100)에서 발생된 열이 외부로 방출되도록 한다.In the second dielectric layer 302 to the eighth dielectric layer 310, a plurality of holes H are formed in a portion corresponding to a region where the power amplifier IC 100 of the first dielectric layer is located. The heat generated by the power amplifier IC 100 is discharged to the outside through the hole H.

이렇게 구성된 프런트 엔드 모듈의 송/수신 동작은 다음과 같다.The transmission / reception operation of the front end module thus configured is as follows.

1)수신 동작.1) Receive operation.

먼저, 제8유전체 레이어(310)의 안테나 포트로 수신된 수신신호는 비아(via)를 통해 위로 제2유전체 레이어(302)까지 전달되어 L2와 C1에 의해 GPS대역(1.5GHz)신호와 CDMA대역(800MHz) 신호로 분리된다.First, the received signal received through the antenna port of the eighth dielectric layer 310 is transmitted up through the via to the second dielectric layer 302, and the GPS band (1.5 GHz) signal and the CDMA band by L2 and C1. It is separated into (800MHz) signal.

이렇게 분리된 GPS대역신호는 제3 유전체 레이어(303)의 C1을 거쳐 비아를 통해 아래로 내려가 제8 유전체 레이어(310)의 GPS수신포트로 출력된다. The separated GPS band signal passes down through vias C1 of the third dielectric layer 303 and is outputted to the GPS receiving port of the eighth dielectric layer 310.

그리고 나서, 제6 유전체 레이어(307)의 전송 라인(140)으로 전달되어 신호 지연된 후 수신in본딩패드에 연결된 와이어를 통해 듀플렉서로 입력되어 필터링된 다음, 수신out 본딩패드에 연결된 와이어를 통해 수신out으로 출력된다.Then, the signal is transmitted to the transmission line 140 of the sixth dielectric layer 307 and delayed, and then input to the duplexer through a wire connected to the receiving pad and filtered, and then received out through a wire connected to the bonding pad. Is output.

2)송신 동작2) Sending operation

단말기 송신부(미도시)에서 나온 송신 신호는 제8유전체 레이어(310)의 RFin 포트로 입력되어 비아를 통해서 최상부에 위치한 제1유전체 레이어(301)까지 전달된 후, 와이어를 통해 파워 증폭기 IC(100)로 입력된다. The transmission signal from the terminal transmitter (not shown) is input to the RFin port of the eighth dielectric layer 310 and transmitted to the first dielectric layer 301 located at the top through the via, and then through the wire, the power amplifier IC 100. ) Is entered.

이렇게 입력된 송신신호는 파워 증폭기 IC(100)에 의해 증폭된 후, PAMout본딩패드를 거쳐 제5유전체 레이어(305)의 션트 커패시터(SC1)를 통해 제1유전체 레이어(301)의 마이크로 스트립 라인으로 전달된다. The input signal is amplified by the power amplifier IC 100 and then passed through the PAMout bonding pad to the microstrip line of the first dielectric layer 301 through the shunt capacitor SC1 of the fifth dielectric layer 305. Delivered.

그리고 나서, 밑으로 내려와 제5유전체 레이어(305)의 션트 커패시터(SC2)와 제3, 4 유전체 레이어(303, 304)의 DC차단용 커패시터(DBC)를 순차적으로 통과한 후, 제1유전체 레이어(301)의 듀플렉서로 전달되어 소정의 주파수 대역만 통과되도록 필터링된 다음, 제2유전체 레이어(302)의 L2를 거쳐 제8유전체 레이어(310)의 안테나 포트를 통해 외부로 출력된다.After descending, the first dielectric layer passes sequentially through the shunt capacitor SC2 of the fifth dielectric layer 305 and the DC blocking capacitor DBC of the third and fourth dielectric layers 303 and 304. The filter is transmitted to the duplexer of 301 and filtered to pass only a predetermined frequency band, and then output to the outside through the antenna port of the eighth dielectric layer 310 through L2 of the second dielectric layer 302.

도 4는 본 발명에 따른 프런트 엔드 모듈의 단면도이다. 4 is a cross-sectional view of the front end module according to the present invention.

상기 도 4에 도시된 바와 같이, 본 발명의 프런트 엔드 모듈은 임피던스 매칭을 위한 소정의 션트 커패시터(SC2)를 단말기 송신부에서 송신하는 송신신호의 DC차단을 위해 사용되는 커패시터(DBC)의 바로 하부에 위치되도록 구성한다. As shown in FIG. 4, the front end module of the present invention has a predetermined shunt capacitor SC2 for impedance matching immediately below a capacitor DBC used for DC blocking of a transmission signal transmitted from a terminal transmitter. Configure it to be located.

그로 인해, 상기 커패시터(DBC)가 션트 커패시터(SC2)로 인해 그 하부에 위치한 그라운드(제1GND)의 영향을 덜 받게 되므로 신호 전송시, 그 커패시턴스 값이 줄어드는 것을 방지할 수 있다.Therefore, since the capacitor DBC is less affected by the ground (first GND) disposed below by the shunt capacitor SC2, the capacitance value can be prevented from decreasing during signal transmission.

그리고, 마이크로 스트립 라인(122)은 통상 50Ω 이상의 특성 임피던스를 나타내도록 요구되는데, 이러한 특성 임피던스를 구현하기 위해서, 그 마이크로 스트립 라인(122)의 그라운드 패턴(제2GND)과 전송 라인(140)의 그라운드 패턴(제1GND, 제3 GND)을 적층 방향으로 서로 어긋나게 구성한다.In addition, the microstrip line 122 is generally required to exhibit a characteristic impedance of 50 Ω or more. In order to realize such a characteristic impedance, the ground pattern (second GND) of the microstrip line 122 and the ground of the transmission line 140 are provided. The patterns (first GND, third GND) are configured to be shifted from each other in the stacking direction.

이상에서 상세히 설명한 바와 같이, 본 발명에 따른 이동 통신 단말기의 프런트 엔드 모듈은 소자 전체의 부피를 줄이고, 저렴한 비용으로 제조가 가능하며, 배선으로 인한 신호 손실을 줄일 수 있는 효과가 있다.As described in detail above, the front end module of the mobile communication terminal according to the present invention can reduce the volume of the entire device, can be manufactured at a low cost, there is an effect that can reduce the signal loss due to the wiring.

Claims (5)

듀플렉서(110)와 송신 신호를 증폭하는 파워 증폭기 IC(100) 및 그와 연결된 마이크로 스트립 라인(122)을 가진 제1유전체레이어;A first dielectric layer having a duplexer 110, a power amplifier IC 100 for amplifying a transmission signal, and a microstrip line 122 connected thereto; 송신 대역통과필터와 수신 대역통과필터로 이루어진 듀플렉서(110)와 연결되는 다이플렉서(130)내 LPF(Low Pass Filter)의 제2인덕터(L2) 일부 패턴과 GPS수신포트와 연결되는 HPF의 제1커패시터(C1) 일부 패턴을 가지고 상기 제1유전체 레이어의 하부에 위치한 제2유전체 레이어;Part of the second inductor L2 of the low pass filter (LPF) in the diplexer 130 connected to the duplexer 110 including the transmission band pass filter and the reception band pass filter, and the HPF connected to the GPS reception port. A second dielectric layer having a portion of the first capacitor C1 and positioned below the first dielectric layer; 상기 제2인덕터(L2) 및 제1커패시터(C1)의 나머지 패턴과 송신 신호의 직류성분을 차단하기 위한 커패시터(DBC)의 상판 패턴을 가지고 상기 제2유전체 레이어하부에 위치한 제3유전체 레이어;A third dielectric layer disposed under the second dielectric layer and having a remaining pattern of the second inductor (L2) and the first capacitor (C1) and a top plate pattern of a capacitor (DBC) for blocking a direct current component of a transmission signal; 상기 제2인덕터(L2)와 연결되는 LPF의 제3인덕터(L3) 패턴, 상기 제1커패시터(C1)와 연결되는 HPF(High Pass Filter)의 제1인덕터 패턴(L1) 및 상기 송신 신호의 직류 성분을 차단하기 위한 커패시터(DBC)의 하판 패턴을 가지고 상기 제3유전체 레이어하부에 위치한 제4유전체 레이어;The third inductor (L3) pattern of the LPF connected to the second inductor (L2), the first inductor pattern (L1) of the high pass filter (HPF) connected to the first capacitor (C1) and the direct current of the transmission signal A fourth dielectric layer under the third dielectric layer having a bottom plate pattern of a capacitor (DBC) for blocking a component; 상기 제3인덕터(L3)와 연결되는 LPF의 제3커패시터(C3) 패턴, 상기 제1인덕터(L1) 패턴과 연결되는 HPF의 제2커패시터(C2) 패턴 및 임피던스 매칭을 위한 두 개의 션트 커패시터(SC1, SC2)의 패턴을 가지고 상기 제4유전체 레이어하부에 위치한 제5유전체 레이어;A third capacitor C3 pattern of the LPF connected to the third inductor L3, a second capacitor C2 pattern of the HPF connected to the first inductor L1 pattern, and two shunt capacitors for impedance matching ( A fifth dielectric layer disposed under the fourth dielectric layer having a pattern of SC1 and SC2; 상기 송신 대역통과필터와 수신 대역통과필터의 듀플렉싱(duplexing)이 가능하도록 하는 신호 지연 라인인 전송 라인(140)의 그라운드 패턴을 가지고 상기 제5유전체 레이어의 하부에 위치한 두 개의 그라운드 유전체 레이어;Two ground dielectric layers disposed below the fifth dielectric layer and having a ground pattern of a transmission line 140 that is a signal delay line for allowing duplexing of the transmission bandpass filter and the reception bandpass filter; 상기 전송 라인(140)과 상기 마이크로 스트립 라인(122)의 그라운드 패턴을 가지고 상기 두 개의 그라운드 유전체 레이어사이에 위치한 제6유전체 레이어; 및A sixth dielectric layer having a ground pattern of the transmission line 140 and the micro strip line 122 and positioned between the two ground dielectric layers; And 상기 마이크로 스트립 라인(122) 및 션트 커패시터(SC1)와 연결되는 DC바이어스용 RF초크(121)를 가진 제7유전체 레이어를 포함하여 이루어진 이동 통신 단말기의 프런트 엔드 모듈.And a seventh dielectric layer having a DC bias RF choke 121 connected to the micro strip line 122 and the shunt capacitor SC1. 제 1 항에 있어서, The method of claim 1, 상기 션트 커패시터(SC2)는The shunt capacitor SC2 is 상기 송신 신호의 직류성분을 차단하기 위한 커패시터 (DBC)패턴의 바로 하부에 위치된 것을 특징으로 하는 이동 통신 단말기의 프런트 엔드 모듈.The front end module of the mobile communication terminal, characterized in that located directly under the capacitor (DBC) pattern for blocking the DC component of the transmission signal. 제 1 항에 있어서,The method of claim 1, 상기 마이크로 스트립 라인(122)의 그라운드 패턴과 상기 전송 라인(140)의 그라운드 패턴은 적층방향으로 서로 어긋나게 위치된 것을 특징으로 하는 이동 통신 단말기의 프런트 엔드 모듈.The ground pattern of the micro strip line (122) and the ground pattern of the transmission line (140) are front end modules of the mobile communication terminal, characterized in that located in the stacking direction. 제 1 항에 있어서,The method of claim 1, 상기 파워 증폭기 IC(100)가 위치한 영역과 대응되는 각 유전체 레이어의 영 역에 홀이 구비된 것을 특징으로 하는 이동 통신 단말기의 프런트 엔드 모듈. And a hole is provided in a region of each dielectric layer corresponding to a region where the power amplifier IC (100) is located. 제 1 항에 있어서, The method of claim 1, 상기 제7유전체 레이어의 하부에, 안테나 포트와, GPS 수신포트와, 바이어스 전압을 입력받기 위한 바이어스 전압 입력포트와, 상기 파워 증폭기 IC(100)를 제어하기 전압을 입력받기 위한 제어전압 입력포트와, 단말기 송신부로부터 송신신호를 입력받기 위한 송신신호 입력포트가 구비된 제8 유전체 레이어를 추가로 포함하여 이루어진 것을 특징으로 하는 이동 통신 단말기의 프런트 엔드 모듈. An antenna port, a GPS receiving port, a bias voltage input port for receiving a bias voltage, a control voltage input port for receiving a voltage for controlling the power amplifier IC 100, and a lower portion of the seventh dielectric layer; And an eighth dielectric layer having a transmission signal input port for receiving a transmission signal from the terminal transmission unit.
KR1020050132316A 2005-12-28 2005-12-28 Front end module used in mobile communication device KR100700967B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050132316A KR100700967B1 (en) 2005-12-28 2005-12-28 Front end module used in mobile communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132316A KR100700967B1 (en) 2005-12-28 2005-12-28 Front end module used in mobile communication device

Publications (1)

Publication Number Publication Date
KR100700967B1 true KR100700967B1 (en) 2007-03-28

Family

ID=41565021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132316A KR100700967B1 (en) 2005-12-28 2005-12-28 Front end module used in mobile communication device

Country Status (1)

Country Link
KR (1) KR100700967B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100962416B1 (en) 2008-12-29 2010-06-09 전자부품연구원 Front end module for local area communication and method of fabrication therefor
WO2012151461A1 (en) * 2011-05-04 2012-11-08 American Technical Ceramics, Corp. Ultra-wideband assembly system and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203601A (en) 2000-01-18 2001-07-27 Hitachi Metals Ltd Transmission/reception changeover circuit
KR20030085054A (en) * 2001-03-26 2003-11-01 슈파컨덕터 테크놀로지스 인코포레이티드 A filter network combining non-superconducting and superconducting filters
KR20040076681A (en) * 2003-02-26 2004-09-03 엘지이노텍 주식회사 Dual band front end module
KR20040076680A (en) * 2003-02-26 2004-09-03 엘지이노텍 주식회사 Manufacturing method of triple band front end module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203601A (en) 2000-01-18 2001-07-27 Hitachi Metals Ltd Transmission/reception changeover circuit
KR20030085054A (en) * 2001-03-26 2003-11-01 슈파컨덕터 테크놀로지스 인코포레이티드 A filter network combining non-superconducting and superconducting filters
KR20040076681A (en) * 2003-02-26 2004-09-03 엘지이노텍 주식회사 Dual band front end module
KR20040076680A (en) * 2003-02-26 2004-09-03 엘지이노텍 주식회사 Manufacturing method of triple band front end module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100962416B1 (en) 2008-12-29 2010-06-09 전자부품연구원 Front end module for local area communication and method of fabrication therefor
WO2012151461A1 (en) * 2011-05-04 2012-11-08 American Technical Ceramics, Corp. Ultra-wideband assembly system and method

Similar Documents

Publication Publication Date Title
EP1976133B1 (en) High frequency circuit component and communication apparatus using such high frequency circuit component
KR100645080B1 (en) Power amplifier output module and dual mode communication device having the same
US8682258B2 (en) High-frequency circuit, high-frequency device, and communication apparatus
US7076216B2 (en) High-frequency device, high-frequency module and communications device comprising them
US6838956B2 (en) Packaging methodology for duplexers using FBARs
US7454178B2 (en) Low-loss transmitter module
US7696842B2 (en) Composite high-frequency component and mobile communication apparatus
CN109845029A (en) Directional coupler built-in substrate, high-frequency front-end circuit and communication device
US6856213B2 (en) High frequency composite switch module
US20060058000A1 (en) Integrated radio frequency module
JP2007124202A (en) High-frequency module and wireless communication device
EP1855349A1 (en) Band-pass filter element and high frequency module
JP2010147589A (en) High frequency circuit, high frequency component, and communication device
US6373350B1 (en) Branching filter with saw-resonator transmitting and receiving filters in separate packages and receiving-branch lines in both packages
KR100700967B1 (en) Front end module used in mobile communication device
JP3851184B2 (en) Front-end module
JP2006295530A (en) Antenna switch module, and communication device using it
JP2004297455A (en) High frequency module
JP2005101893A (en) Power amplifier module
JP2009027319A (en) High-frequency circuit, high-frequency component, and communication device
JP4485982B2 (en) High frequency switching module and wireless communication device
KR100737073B1 (en) Intergrated circuit board structure of Radio Frequency communication module
JP2002171193A (en) High-frequency module substrate
KR20090000380A (en) Front end module and method for fabricating the same
JP2005260878A (en) High frequency module and radio communication apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee