KR100693922B1 - Push-pull output driver with capability of controlling slew rate and driving strength - Google Patents

Push-pull output driver with capability of controlling slew rate and driving strength Download PDF

Info

Publication number
KR100693922B1
KR100693922B1 KR1020040111659A KR20040111659A KR100693922B1 KR 100693922 B1 KR100693922 B1 KR 100693922B1 KR 1020040111659 A KR1020040111659 A KR 1020040111659A KR 20040111659 A KR20040111659 A KR 20040111659A KR 100693922 B1 KR100693922 B1 KR 100693922B1
Authority
KR
South Korea
Prior art keywords
pull
signal
output
slew rate
rate control
Prior art date
Application number
KR1020040111659A
Other languages
Korean (ko)
Other versions
KR20060072893A (en
Inventor
조영균
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040111659A priority Critical patent/KR100693922B1/en
Publication of KR20060072893A publication Critical patent/KR20060072893A/en
Application granted granted Critical
Publication of KR100693922B1 publication Critical patent/KR100693922B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits

Abstract

복수개의 비트로 구성된 업 슬루율 제어 코드를 입력받고, 업 슬루율 제어 코드에 응답하여 업 슬루율 제어 신호를 출력하는 업 슬루율 제어 신호 출력부, 복수개의 비트로 구성된 다운 슬루율 제어 코드를 입력받고, 다운 슬루율 제어 코드에 응답하여 다운 슬루율 제어 신호를 출력하는 다운 슬루율 제어 신호 출력부, 입력 신호를 입력받아 업 슬루율 제어 신호에 응답하여 슬루율이 제어된 풀업 구동 신호를 출력하는 풀업 구동 신호 출력부, 입력 신호를 입력받아 다운 슬루율 제어 신호에 응답하여 슬루율이 제어된 풀다운 구동 신호를 출력하는 풀다운 구동 신호 출력부, 및 풀업 구동 신호에 응답하여 출력 신호를 제 1 출력 전압으로 풀업하고 풀다운 구동 신호에 응답하여 출력 신호를 제 2 출력 전압으로 풀다운하는 출력 신호부를 포함하여 푸쉬-풀 출력 드라이버를 구성한다. 따라서, 전원 전압 노이즈에 영향을 받지 않고, 별도의 전압 발생 회로 및 저항 공정을 필요로 하지 아니하는 슬루율 및 드라이빙 강도의 조절이 가능한 출력 드라이버의 구성이 가능하다. Receiving an up slew rate control code composed of a plurality of bits, an up slew rate control signal output unit for outputting an up slew rate control signal in response to the up slew rate control code, a down slew rate control code composed of a plurality of bits, A down slew rate control signal output section for outputting a down slew rate control signal in response to a down slew rate control code, and a pull-up drive for receiving an input signal and outputting a pull-up drive signal with a controlled slew rate in response to an up slew rate control signal. A signal output unit, a pull-down drive signal output unit which receives an input signal and outputs a pull-down drive signal whose slew rate is controlled in response to a down slew rate control signal, and pulls up an output signal to a first output voltage in response to a pull-up drive signal And an output signal section for pulling down the output signal to the second output voltage in response to the pull-down drive signal. It constitutes the output driver. Therefore, it is possible to configure an output driver capable of adjusting the slew rate and driving strength without being affected by power supply voltage noise and requiring no separate voltage generation circuit and resistance process.

Description

슬루율 및 드라이빙 강도를 조절 가능한 푸쉬-풀 출력 드라이버{PUSH-PULL OUTPUT DRIVER WITH CAPABILITY OF CONTROLLING SLEW RATE AND DRIVING STRENGTH} PUSH-PULL OUTPUT DRIVER WITH CAPABILITY OF CONTROLLING SLEW RATE AND DRIVING STRENGTH}             

도1은 종래 기술에 의한 슬루율이 조절 가능한 푸쉬-풀 출력 드라이버의 회로도이다.1 is a circuit diagram of a push-pull output driver whose slew rate is adjustable according to the prior art.

도2는 본 발명에 따른 슬루율 조절이 가능한 푸쉬-풀 출력 드라이버의 실시예를 도시한 회로도이다.  Figure 2 is a circuit diagram showing an embodiment of a push-pull output driver capable of adjusting the slew rate according to the present invention.

도3은 본 발명에 따른 슬루율 조절이 가능한 푸쉬-풀 출력 드라이버의 슬루율 제어 신호 출력부의 실시예를 도시한 회로도이다. 3 is a circuit diagram illustrating an embodiment of a slew rate control signal output unit of a push-pull output driver capable of adjusting the slew rate according to the present invention.

도4는 본 발명에 따른 푸쉬-풀 출력 드라이버를 복수개 이용하여 드라이빙 강도 조절이 가능하도록 구성된 푸쉬-풀 출력 드라이버의 구성예를 도시한 블록도이다.4 is a block diagram showing a configuration example of a push-pull output driver configured to be capable of adjusting driving strength by using a plurality of push-pull output drivers according to the present invention.

도5는 본 발명에 따른 슬루율 조절이 가능한 푸쉬-풀 출력 드라이버의 모의 실험 결과를 나타내는 그래프이다.Figure 5 is a graph showing the simulation results of the push-pull output driver capable of adjusting the slew rate according to the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

200: 푸쉬-풀 출력 드라이버200: push-pull output driver

210: 풀업 구동 신호 출력부 220: 풀다운 구동 신호 출력부210: pull-up drive signal output unit 220: pull-down drive signal output unit

230: 출력 신호부230: output signal unit

211: 업 슬루율 제어 신호 출력부211: up slew rate control signal output

221: 다운 슬루율 제어 신호 출력부221: down slew rate control signal output unit

U1,U2,U3,U4: 업 슬루율 제어 신호U1, U2, U3, U4: Up-slew rate control signal

D1,D2,D3,D4: 다운 슬루율 제어 신호D1, D2, D3, D4: Down slew rate control signal

SU1,SU2,SU3,SU4,DU1,DU2,DU3,DU4: 스위칭 소자SU1, SU2, SU3, SU4, DU1, DU2, DU3, DU4: Switching element

본 발명은 반도체 장치의 출력 드라이버에 대한 것으로 특히 반도체 장치에서 내부 데이터를 칩 외부로 출력하기 위한 푸쉬-풀 출력 드라이버 회로에 관한 것이다.      The present invention relates to an output driver of a semiconductor device, and more particularly to a push-pull output driver circuit for outputting internal data to the outside of the chip in the semiconductor device.

반도체 장치의 출력 드라이버(output driver)는 반도체 장치의 내부 데이터를 출력 패드를 통해 칩 외부로 출력하는 장치이며, 이러한 출력 드라이버는 일반적으로 푸쉬-풀(push-pull)형태로 구성된다. The output driver of the semiconductor device is a device that outputs internal data of the semiconductor device to the outside of the chip through an output pad. Such an output driver is generally configured in a push-pull form.

특히, 멀티 버스(multi-bus)를 가지는 시스템에서 동시 스위칭 잡음(SSN; Simultaneous Switching Noise)이 중요한 설계 요소가 되는데, 예컨대 16비트의 채 널을 가지는 경우에 각 채널로 NRZ(Non Return to Zero) 코딩된 데이터를 전송할 때에 데이터에 따라서 모든 채널이 동시에 '로우'에서 '하이'로, 또는 '하이'에서 '로우'로 천이하는 가장 최악의 상황이 발생될 수 있다.In particular, Simultaneous Switching Noise (SSN) becomes an important design element in a multi-bus system. For example, if a channel has 16 bits, Non Return to Zero (NRZ) is applied to each channel. When transmitting coded data, the worst case may occur where all channels simultaneously transition from 'low' to 'high' or from 'high' to 'low' depending on the data.

이때에 동시 스위칭(simultaneous switching)에 의한 데이터 패턴의 일그러짐은 데이터 전송을 어렵게 한다. 이에 대한 일반적인 방지책은 여러 가지 일 수 있으나, 그 중에서 슬루율(slew rate)을 적절히 조정하는 방법이 효과적으로 알려져 있다.At this time, distortion of the data pattern due to simultaneous switching makes data transmission difficult. There are a number of general preventive measures, but a method of properly adjusting the slew rate is known effectively.

슬루율은 구형파인 시스템의 입력신호에 응답하여 출력신호가 하이(high) 레벨에서 로우(low) 레벨 또는 로우 레벨에서 하이 레벨로 천이할 때 시간에 대한 전압의 변화율로 정의된다. 슬루율은 보다 세분되어 출력 신호의 레벨이 로우 레벨에서 하이 레벨로 천이될 경우의 변화율을 정의하는 업(up) 슬루율과 출력 신호의 레벨이 하이 레벨에서 로우 레벨로 천이될 경우의 변화율을 정의하는 다운(down) 슬루율로 정의될 수 있다.The slew rate is defined as the rate of change of voltage over time when the output signal transitions from a high level to a low level or from a low level to a high level in response to an input signal of a square wave system. The slew rate is further subdivided to define the up slew rate, which defines the rate of change when the level of the output signal transitions from the low level to the high level, and the rate of change when the level of the output signal transitions from the high level to the low level. Can be defined as the down slew rate.

고속 신호전송을 필요로 하는 시스템에서, 이러한 슬루율은 시스템의 특성을 결정하는 중요한 요소가 된다. 즉, 슬루율이 너무 크면, EMI(Electromagnetic Interference)가 증가하거나 스위칭 노이즈가 증가하는 등의 문제가 발생하고, 슬루율이 너무 작으면, 지터(jitter) 등의 문제가 발생한다. 따라서 슬루율은 각 시스템의 동작속도에 맞게 조절되어야 한다. In systems requiring high speed signal transmission, this slew rate is an important factor in determining the characteristics of the system. That is, if the slew rate is too large, problems such as an increase in electromagnetic interference (EMI) or an increase in switching noise occur. If the slew rate is too small, problems such as jitter occur. Therefore, the slew rate must be adjusted to the operating speed of each system.

이러한 슬루율 조절이 가능한 푸쉬-풀 출력 드라이버의 한 구성예는 미합중국 등록 특허 제6,768,363호에 개시되어 있다.One example of such a slew rate adjustable push-pull output driver is disclosed in US Pat. No. 6,768,363.

도1은 종래 기술에 의한 슬루율이 조절 가능한 푸쉬-풀 출력 드라이버의 회로도이다.1 is a circuit diagram of a push-pull output driver whose slew rate is adjustable according to the prior art.

도1을 참조하면, 푸쉬-풀 출력 드라이버(100)는 풀업 구동 신호 출력부(110), 풀다운 구동 신호 출력부(120), 및 출력 신호부(130)를 포함하여 구성된다. Referring to FIG. 1, the push-pull output driver 100 includes a pull-up drive signal output unit 110, a pull-down drive signal output unit 120, and an output signal unit 130.

풀업 구동 신호 출력부(110)는 입력 신호(QP)에 응답하여 풀업 구동 신호(PU)를 제 1 전원 전압(VDD)으로 풀업하는 풀업 트랜지스터(M6)와 풀업 구동 신호(PU)를 제 2 전원 전압(VSS)으로 풀다운하는 풀다운 트랜지스터(M5)를 포함하여 구성된다.The pull-up driving signal output unit 110 supplies a pull-up transistor M6 and a pull-up driving signal PU to pull up the pull-up driving signal PU to the first power voltage VDD in response to the input signal QP. And a pull-down transistor M5 that pulls down to the voltage VSS.

업 슬루율 제어 신호(UPSLEW)는 출력 신호(DQOUT)의 업 슬루율을 제어하기 위해서 트랜지스터(M4)에 입력되어 트랜지스터(M4)의 턴온 저항치를 조절한다. 업 슬루율 제어 신호(UPSLEW)는 필요에 따라서 전압이 가변되는 소정의 아날로그 전압 신호로 구성된다. 업 슬루율 제어 신호(UPSLEW)가 높은 전압으로 입력될 때에는 업 슬루율을 제어하기 위한 트랜지스터(M4)의 턴온 저항치가 낮아져, 풀업 구동 신호(PU)의 제 2 전원 전압(VSS)으로의 천이시간이 짧아지게 되어, 신호 출력부(130)에서 출력되는 출력 신호(DQOUT)의 업 슬루율이 커진다.The up slew rate control signal UPSLEW is input to the transistor M4 to control the up slew rate of the output signal DQOUT to adjust the turn-on resistance of the transistor M4. The up slew rate control signal UPSLEW is composed of a predetermined analog voltage signal whose voltage varies as necessary. When the up slew rate control signal UPSLEW is input at a high voltage, the turn-on resistance of the transistor M4 for controlling the up slew rate is lowered, so that the transition time of the pull-up drive signal PU to the second power supply voltage VSS. This becomes short, and the up-slew rate of the output signal DQOUT output from the signal output unit 130 is increased.

드라이빙 강도 제어 신호(ENUP)는 푸쉬-풀 출력 드라이버(100)의 인에이블 여부를 결정하는 신호이다. 드라이빙 강도 제어 신호(ENUP)가 낮은 전압으로 비활성화되면, 트랜지스터(M3)는 턴오프되고 결과적으로 풀업 구동 신호(PU)가 제 2 전원 전압(VSS)으로 풀다운되는 것을 막아서 신호 출력부(130)에서 출력 신호(DQOUT)가 풀업되는 것이 불가능하게 된다.The driving strength control signal ENUP is a signal that determines whether the push-pull output driver 100 is enabled. When the driving strength control signal ENUP is deactivated to a low voltage, the transistor M3 is turned off and consequently prevents the pull-up driving signal PU from being pulled down to the second power supply voltage VSS to prevent the driving signal from being output at the signal output unit 130. It is impossible for the output signal DQOUT to be pulled up.

푸쉬-풀 출력 드라이버가 반도체 장치에 적용되는 경우에는 외부의 로드(off-chip load)에 따라 출력 신호의 드라이빙 강도(driving strength)를 바꿀 수 있는 구성이 필요할 수 있다. 이를 위해, 복수개의 드라이버 유닛(unit)을 병렬적으로 전원 전압과 접지 전압간에 위치시키고 사용되는 드라이버 유닛의 수를 변경할 수 있다. 예를 들면, 도1에서 예시한 바와 같은 푸쉬-풀 출력 드라이버(100)를 하나의 드라이버 유닛으로서 16개를 구비하고, 상기 16개의 드라이버 유닛들을 모두 사용하는 경우에는 출력 신호의 드라이빙 강도가 최대가 된다. 반대로, 16개의 드라이버 유닛들 중에서 하나의 드라이버 유닛만을 사용하는 경우에는 출력 신호의 드라이빙 강도가 최소가 된다. 따라서, 드라이빙 강도 제어 신호(ENUP)는 드라이버유닛의 인에이블 여부를 결정하는 신호로서의 역할을 한다.When a push-pull output driver is applied to a semiconductor device, a configuration may be required to change driving strength of an output signal according to an off-chip load. To this end, a plurality of driver units can be placed in parallel between the supply voltage and the ground voltage and the number of driver units used can be varied. For example, when the push-pull output driver 100 as illustrated in FIG. 1 includes 16 as one driver unit and all 16 driver units are used, the driving strength of the output signal is maximum. do. On the contrary, when only one driver unit of the 16 driver units is used, the driving strength of the output signal is minimum. Accordingly, the driving strength control signal ENUP serves as a signal for determining whether or not the driver unit is enabled.

플로팅 방지 트랜지스터(M2)는 풀업 구동 신호(PU) 출력 지점(ND1)의 플로팅(floating)을 방지하여 출력 신호부(130)의 풀업 트랜지스터(M1)의 오동작을 막기 위한 구성요소이다. 일반적으로 드라이빙 강도 제어 신호(ENUP)가 플로팅 방지 트랜지스터(M2)의 바이어스 전압으로 사용되어, 드라이빙 강도 제어 신호(ENUP)가 낮은 전압으로 비활성화된 상태에서 풀업 구동 신호(PU) 출력 지점(ND1)의 전압을 고정시킨다.The floating prevention transistor M2 is a component for preventing a malfunction of the pull-up transistor M1 of the output signal unit 130 by preventing the floating of the pull-up driving signal PU output point ND1. In general, the driving strength control signal ENUP is used as the bias voltage of the anti-floating transistor M2 so that the driving strength control signal ENUP of the pull-up driving signal PU output point ND1 is deactivated to a low voltage. Fix the voltage.

풀다운 구동 신호 출력부(120)의 구성요소도 풀업 구동 신호 출력부(110)의 구성요소에 상응하여 설명될 수 있다.Components of the pull-down driving signal output unit 120 may also be described corresponding to components of the pull-up driving signal output unit 110.

풀다운 구동 신호 출력부(120)는 입력 신호(QN)에 응답하여 풀다운 구동 신호(PD)를 제 2 전원 전압(VSS)으로 풀다운하는 풀다운 트랜지스터(M9)와 풀다운 구 동 신호(PD)를 제 1 전원 전압(VDD)으로 풀업하는 풀업 트랜지스터(M10)를 포함하여 구성된다.The pull-down driving signal output unit 120 receives a pull-down transistor M9 and a pull-down driving signal PD that pull down the pull-down driving signal PD to the second power voltage VSS in response to the input signal QN. And a pull-up transistor M10 that pulls up to the power supply voltage VDD.

다운 슬루율 제어 신호(DNSLEW)는 출력 신호(DQOUT)의 다운 슬루율을 제어하기 위해서 트랜지스터(M11)에 입력되어 트랜지스터(M11)의 턴온 저항치를 조절한다. 다운 슬루율 제어 신호(DNSLEW)는 필요에 따라서 전압이 가변되는 소정의 아날로그 전압 신호로 구성된다. 상기 설명된 업 슬루율 제어 신호(UPSLEW)와는 반대로, 다운슬루율 제어 신호(DNSLEW)가 낮은 전압으로 입력될수록 다운 슬루율을 제어하기 위한 트랜지스터(M11)의 턴온 저항치가 낮아져, 풀다운 구동 신호(PD)의 제 1 전원 전압(VDD)으로의 천이시간이 짧아지게 되어, 신호 출력부(130)에서 출력되는 출력 신호(DQOUT)의 다운 슬루율이 커진다.The down slew rate control signal DNSSLEW is input to the transistor M11 to control the down slew rate of the output signal DQOUT to adjust the turn-on resistance of the transistor M11. The down slew rate control signal DNSSLEW is composed of a predetermined analog voltage signal whose voltage varies as necessary. Contrary to the above-described up slew rate control signal UPSLEW, as the down slew rate control signal DNSSLEW is input at a lower voltage, the turn-on resistance of the transistor M11 for controlling the down slew rate is lowered, so that the pull-down drive signal PD ) Transition time to the first power supply voltage (VDD) is shortened, the down slew rate of the output signal (DQOUT) output from the signal output unit 130 is increased.

한편, 드라이빙 강도 제어 신호(ENDN)와 트랜지스터(M12)의 역할은 풀업 구동 신호 출력부(110)의 드라이빙 강도 제어 신호(ENUP)와 트랜지스터(M3)의 역할과 동일하므로, 설명은 생략될 수 있다. 다만, 트랜지스터(M12)의 타입은 트랜지스터(M3)의 반대 타입으로 선택되므로, 게이트 바이어스 전압의 선택만 달라지게 된다.Meanwhile, since the driving strength control signal ENDN and the transistor M12 play the same role as the driving strength control signal ENUP and the transistor M3 of the pull-up driving signal output unit 110, the description may be omitted. . However, since the type of the transistor M12 is selected to be the opposite type of the transistor M3, only the selection of the gate bias voltage is changed.

마찬가지로, 플로팅 방지 트랜지스터(M8)의 역할도 풀업 구동 신호 출력부(110)의 플로팅 방지 트랜지스터(M2)의 역할과 동일하므로, 설명은 생략될 수 있다. 다만, 트랜지스터(M8)의 타입은 트랜지스터(M2)의 반대 타입으로 선택되므로, 게이트 바이어스 전압의 선택만 달라지게 된다.Similarly, since the role of the floating prevention transistor M8 is the same as that of the floating prevention transistor M2 of the pull-up driving signal output unit 110, the description may be omitted. However, since the type of transistor M8 is selected to be the opposite type of transistor M2, only the selection of the gate bias voltage is changed.

그러나, 상기와 같은 푸쉬-풀 출력 드라이버는 몇 가지 보완이 필요한 사항을 가지고 있다. However, the push-pull output driver as described above has some supplementary requirements.

첫째, 기존의 구조에서는 슬루율을 조절하기 위한 업 슬루율 제어 신호(UPSLEW)와 다운 슬루율 제어 신호(DNSLEW)의 전압값을 조절하기 위해서 소정의 전원 전압을 분배하는 저항 열로부터 얻어지는 전압을 선택하여 슬루율 조절 트랜지스터(M4,M11)에 인가하여 슬루율 조절 트랜지스터의 턴온 강도를 세미 디지털 방식으로 제어한다. 즉, 소정의 비트 수로 구성된 제어 신호에 응답하여 아날로그 전압을 생성하는 디지털 아날로그 변환기(DAC; Digital Analog Converter)를 포함하여 구성된다. First, in the conventional structure, a voltage obtained from a resistor column for distributing a predetermined power supply voltage is selected to adjust voltage values of an up slew rate control signal (UPSLEW) and a down slew rate control signal (DNSLEW). By applying to the slew rate control transistors M4 and M11, the turn-on intensity of the slew rate control transistor is controlled in a semi-digital manner. That is, it includes a digital analog converter (DAC) for generating an analog voltage in response to a control signal composed of a predetermined number of bits.

따라서, 상기 소정의 전원 전압 노이즈에 영향을 받을 수 있고, 상기 소정의 전원 전압을 생성하기 위한 회로가 추가적으로 요구된다.Therefore, the circuit may be affected by the predetermined power supply voltage noise, and a circuit for generating the predetermined power supply voltage is additionally required.

둘째, 상기 구조에서는 소정의 전압을 분배하기 위한 저항 열을 생성하기 위해서 저항 공정이 요구된다. 일반적으로 저항을 칩 내에 집적시키는 공정은 칩 면적의 부담을 가중시키고, 집적되는 저항의 정확성을 확보하기가 힘든 것으로 알려져 있다. Secondly, the structure requires a resistive process to generate resistive heat for distributing a predetermined voltage. In general, the process of integrating the resistor into the chip is known to increase the burden of the chip area, it is difficult to ensure the accuracy of the integrated resistor.

상기와 같은 문제점을 해결하기 위해서 본 발명의 목적은 전원 전압 노이즈에 영향을 받지 않고, 별도의 전압 발생 회로 및 저항 공정을 필요로 하지 아니하는, 출력 신호의 슬루율을 디지털적으로 조절 가능한 푸쉬-풀 출력 드라이버를 제공하는데 있다.      In order to solve the above problems, an object of the present invention is a push- digitally adjustable slew rate of an output signal, which is not influenced by power supply voltage noise and does not require a separate voltage generating circuit and a resistance process. To provide a full output driver.

본 발명의 또 다른 목적은 전원 전압 노이즈에 영향을 받지 않고, 별도의 전 압 발생 회로 및 저항 공정을 필요로 하지 아니하는, 출력 신호의 슬루율 및 드라이빙 강도를 디지털적으로 조절 가능한 푸쉬-풀 출력 드라이버를 제공하는데 있다.
Another object of the present invention is a digitally adjustable push-pull output of the slew rate and driving strength of the output signal, which is independent of supply voltage noise and does not require a separate voltage generating circuit and resistance process. To provide a driver.

상기 목적을 달성하기 위해 본 발명은, 복수개의 비트로 구성된 업 슬루율 제어 코드를 입력받고, 상기 업 슬루율 제어 코드에 응답하여 업 슬루율 제어 신호를 출력하는 업 슬루율 제어 신호 출력부, 복수개의 비트로 구성된 다운 슬루율 제어 코드를 입력받고, 상기 다운 슬루율 제어 코드에 응답하여 다운 슬루율 제어 신호를 출력하는 다운 슬루율 제어 신호 출력부, 입력 신호를 입력받아 상기 업 슬루율 제어 신호에 응답하여 슬루율이 제어된 풀업 구동 신호를 출력하는 풀업 구동 신호 출력부, 상기 입력 신호를 입력받아 상기 다운 슬루율 제어 신호에 응답하여 슬루율이 제어된 풀다운 구동 신호를 출력하는 풀다운 구동 신호 출력부, 및 상기 풀업 구동 신호에 응답하여 출력 신호를 제 1 출력 전압으로 풀업하고 상기 풀다운 구동 신호에 응답하여 출력 신호를 제 2 출력 전압으로 풀다운하는 출력 신호부를 구비한 푸쉬-풀 출력 드라이버를 제공한다.In order to achieve the above object, the present invention provides an up-slew rate control signal output unit for receiving an up-slew rate control code composed of a plurality of bits and outputting an up-slew rate control signal in response to the up-slew rate control code. A down slew rate control signal configured to receive a down slew rate control code composed of bits, and output a down slew rate control signal in response to the down slew rate control code, and receive an input signal in response to the up slew rate control signal A pull-up drive signal output unit outputting a slew rate controlled pull-up drive signal, a pull-down drive signal output unit receiving the input signal and outputting a slew rate controlled pull-down drive signal in response to the down slew rate control signal; In response to the pull-up drive signal, pull up an output signal to a first output voltage and in response to the pull-down drive signal A push-pull output driver having an output signal section for pulling down an output signal to a second output voltage is provided.

여기에서, 상기 풀업 구동 신호 출력부는 상기 입력 신호에 응답하여 상기 풀업 구동 신호를 제 1 구동 전압으로 풀업하는 풀업 구동 신호 풀업부, 및 상기 입력 신호에 응답하여 상기 풀업 구동 신호를 제 2 구동 전압으로 풀다운하고, 상기 업 슬루율 제어 신호에 응답하여 상기 풀업 구동 신호의 제 2 구동 전압으로의 풀다운 천이 시간을 조절하는 풀업 구동 신호 풀다운부를 포함하여 구성될 수 있 다.The pull-up driving signal output unit may include a pull-up driving signal pull-up unit configured to pull up the pull-up driving signal to a first driving voltage in response to the input signal, and convert the pull-up driving signal to a second driving voltage in response to the input signal. And a pull-up driving signal pull-down unit which pulls down and adjusts a pull-down transition time of the pull-up driving signal to the second driving voltage in response to the up-slew rate control signal.

또한 여기에서, 상기 업 슬루율 제어 신호 출력부는 M(M은 1이상의 자연수) 비트의 업 슬루율 제어 코드를 입력받아 2M 개의 업 슬루율 제어 신호를 출력하는 디코더로 구성될 수 있다.Here, the up slew rate control signal output unit may be configured as a decoder that receives an up slew rate control code of M (M is a natural number of 1 or more) bits and outputs 2 M up slew rate control signals.

또한 여기에서, 상기 풀업 구동 신호 풀업부는 궁극적으로 상기 제 1 구동 전압에 소스가 연결되고 게이트에 상기 입력 신호가 인가되는 P 타입 풀업 구동 신호 풀업 트랜지스터를 포함하여 구성되며, 상기 풀업 구동 신호 풀다운부는 궁극적으로 상기 제 2 구동 전압에 소스가 연결되고 게이트에 상기 입력 신호가 인가되는 N 타입 풀업 구동 신호 풀다운 트랜지스터, 상기 N 타입 풀업 구동 신호 풀다운 트랜지스터와 상기 제 2 구동 전압간에 직렬로 연결되는 2M개 이상의 N 타입 업 슬루율 제어 트랜지스터들, 및 상기 N 타입 업 슬루율 제어 트랜지스터들 각각의 드레인과 제 2 구동 전압간에 연결되어 있고, 대응되는 상기 업 슬루율 제어 신호에 의해 스위칭되는 2M개의 스위칭 소자들을 포함하여 구성되고, 상기 풀업 구동 신호는 상기 P 타입 풀업 구동 신호 풀업 트랜지스터의 드레인과 상기 N 타입 풀업 구동 신호 풀다운 트랜지스터의 드레인이 만나는 풀업 구동 신호 출력 지점에서 출력될 수 있다.Here, the pull-up drive signal pull-up part may include a P-type pull-up drive signal pull-up transistor, in which a source is ultimately connected to the first drive voltage and the input signal is applied to a gate, and the pull-up drive signal pull-down part may ultimately be used. N-type pull-up drive signal pull-down transistors having a source connected to the second drive voltage and the input signal applied to a gate, and 2M or more connected in series between the N-type pull-up drive signal pull-down transistors and the second drive voltage. N-type up slew rate control transistors and 2 M switching elements connected between the drain and a second driving voltage of each of the N-type up slew rate control transistors and switched by the corresponding up slew rate control signal. And the pull-up drive signal includes the P-type pull-up drive The drain of the signal pull-up transistor and the drain of the N-type pull-up driving signal pull-down transistor may be output at a pull-up driving signal output point.

여기에서, 상기 풀다운 구동 신호 출력부는 상기 입력 신호에 응답하여 상기 풀다운 구동 신호를 제 1 구동 전압으로 풀업하고, 상기 다운 슬루율 제어 신호에 응답하여 상기 풀다운 구동 신호의 제 1 구동 전압으로의 풀업 천이 시간을 조절하 는 풀다운 구동 신호 풀업부, 및 상기 입력 신호에 응답하여 상기 풀다운 구동 신호를 제 2 구동 전압으로 풀다운하는 풀다운 구동 신호 풀다운부를 포함하여 구성될 수 있다.Here, the pull-down driving signal output unit pulls up the pull-down driving signal to a first driving voltage in response to the input signal, and pulls up the pull-down driving signal to a first driving voltage in response to the down slew rate control signal. And a pull-down driving signal pull-up unit for adjusting time and a pull-down driving signal pull-down unit for pulling down the pull-down driving signal to a second driving voltage in response to the input signal.

또한 여기에서, 상기 다운 슬루율 제어 신호 출력부는 M(M은 1이상의 자연수) 비트의 다운 슬루율 제어 코드를 입력받아 2M 개의 다운 슬루율 제어 신호를 출력하는 디코더로 구성될 수 있다.Also, the down slew rate control signal output unit may be configured as a decoder that receives a down slew rate control code of M bits (M is a natural number of 1 or more) and outputs 2 M down slew rate control signals.

또한 여기에서, 상기 풀다운 구동 신호 풀다운부는 궁극적으로 상기 제 2 구동 전압에 소스가 연결되고 게이트에 상기 입력 신호가 인가되는 N 타입 풀다운 구동 신호 풀다운 트랜지스터를 포함하여 구성되며, 상기 풀다운 구동 신호 풀업부는 궁극적으로 상기 제 1 구동 전압에 소스가 연결되고 게이트에 상기 입력 신호가 인가되는 P 타입 풀다운 구동 신호 풀업 트랜지스터, 상기 P 타입 풀다운 구동 신호 풀업 트랜지스터와 상기 제 1 구동 전압간에 직렬로 연결되는 2M개 이상의 P 타입 다운 슬루율 제어 트랜지스터들, 및 상기 P 타입 다운 슬루율 제어 트랜지스터들 각각의 드레인과 제 1 구동 전압간에 연결되어 있고, 대응되는 상기 다운 슬루율 제어 신호에 의해 스위칭되는 2M개의 스위칭 소자들을 포함하여 구성되고, 상기 풀다운 구동 신호는 상기 P 타입 풀다운 구동 신호 풀업 트랜지스터의 드레인과 상기 N 타입 풀다운 구동 신호 풀다운 트랜지스터의 드레인이 만나는 풀다운 구동 신호 출력 지점에서 출력될 수 있다.Here, the pull-down drive signal pull-down part may include an N-type pull-down drive signal pull-down transistor which is ultimately connected to a source to the second drive voltage and the input signal is applied to a gate, and the pull-down drive signal pull-up part may ultimately P-type pull-down drive signal pull-up transistor, a source is connected to the first drive voltage and the input signal is applied to a gate, 2M or more connected in series between the P-type pull-down drive signal pull-up transistor and the first drive voltage P-type down slew rate control transistors, and 2M switching elements connected between the drain and the first driving voltage of each of the P-type down slew rate control transistors and switched by the corresponding down slew rate control signal. And the pull-down drive signal is the The drain of the P-type pull-down driving signal pull-up transistor and the drain of the N-type pull-down driving signal pull-down transistor may be output at a pull-down driving signal output point.

여기에서, 상기 출력 신호부는 상기 풀업 구동 신호에 응답하여 상기 출력 신호를 상기 제 1 출력 전압 레벨로 풀업시키는 출력 신호 풀업부, 및 상기 풀다운 구동 신호에 응답하여 상기 출력 신호를 상기 제 2 출력 전압 레벨로 풀다운시키는 출력 신호 풀다운부를 포함하여 구성될 수 있다.The output signal unit may include an output signal pull-up unit configured to pull up the output signal to the first output voltage level in response to the pull-up drive signal, and output the output signal to the second output voltage level in response to the pull-down drive signal. It may be configured to include an output signal pull-down unit to pull down.

또한 여기에서, 상기 출력 신호 풀업부는 궁극적으로 상기 제 1 출력 전압에 소스가 연결되고 게이트에 상기 풀업 구동 신호가 인가되는 P 타입 트랜지스터를 포함하여 구성되며, 상기 출력 신호 풀다운부는 궁극적으로 상기 제 2 출력 전압에 소스가 연결되고 게이트에 상기 풀다운 구동 신호가 인가되는 N 타입 트랜지스터를 포함하여 구성되고, 상기 P 타입 트랜지스터의 드레인과 상기 N 타입 트랜지스터의 드레인이 만나는 출력 신호 출력 지점에서 출력 신호가 출력될 수 있다.Also, the output signal pull-up part may include a P-type transistor, the source of which is ultimately connected to the first output voltage and the pull-up driving signal applied to a gate, and the output signal pull-down part ultimately includes the second output. And an N-type transistor having a source connected to a voltage and a pull-down driving signal applied to a gate, and an output signal may be output at an output signal output point where the drain of the P-type transistor meets the drain of the N-type transistor. have.

상기 다른 목적을 달성하기 위해 본 발명은, 제 1 출력 전압과 제 2 출력 전압간에 병렬적으로 연결된 P (P는 2이상의 자연수)개의 푸쉬-풀 출력 드라이버 유닛, 및 복수개의 비트로 구성된 드라이빙 강도 제어 코드를 입력받고, 상기 드라이빙 강도 제어 코드에 응답하여, 상기 푸쉬-풀 출력 드라이버들 중, 인에이블되는 푸쉬-풀 출력 드라이버를 결정하기 위해서 P 쌍의 풀업 구동 인에이블 신호와 풀다운 구동 인에이블 신호를 출력하는 드라이빙 강도 제어부를 포함하고, 상기 푸쉬-풀 출력 드라이버 유닛은, 복수개의 비트로 구성된 업 슬루율 제어 코드를 입력받고, 상기 업 슬루율 제어 코드에 응답하여 업 슬루율 제어 신호를 출력하는 업 슬루율 제어 신호 출력부, 복수개의 비트로 구성된 다운 슬루율 제어 코드를 입력받고, 상기 다운 슬루율 제어 코드에 응답하여 다운 슬루율 제어 신호를 출력하는 다 운 슬루율 제어 신호 출력부, 상기 풀업 구동 인에이블 신호에 의해 인에이블 여부가 결정되고, 입력 신호를 입력받아 상기 업 슬루율 제어 신호에 응답하여 슬루율이 제어된 풀업 구동 신호를 출력하는 풀업 구동 신호 출력부, 상기 풀다운 구동 인에이블 신호에 의해 인에이블 여부가 결정되고, 상기 입력 신호를 입력받아 상기 다운 슬루율 제어 신호에 응답하여 슬루율이 제어된 풀다운 구동 신호를 출력하는 풀다운 구동 신호 출력부, 및 상기 풀업 구동 신호에 응답하여 출력 신호를 상기 제 1 출력 전압으로 풀업하고 상기 풀다운 구동 신호에 응답하여 출력 신호를 상기 제 2 출력 전압으로 풀다운하는 출력 신호부를 구비한 것을 특징으로 하는 푸쉬-풀 드라이버를 제공한다.In order to achieve the above object, the present invention provides a driving strength control code consisting of P (p is a natural number of two or more) push-pull output driver units connected in parallel between a first output voltage and a second output voltage, and a plurality of bits. And a P pair of pull-up drive enable signals and pull-down drive enable signals to determine, among the push-pull output drivers, a push-pull output driver that is enabled among the push-pull output drivers. And a driving pull control unit, wherein the push-pull output driver unit receives an up slew rate control code composed of a plurality of bits and outputs an up slew rate control signal in response to the up slew rate control code. A control signal output unit receives a down slew rate control code consisting of a plurality of bits, and receives the down slew rate control code. A down slew rate control signal output unit that outputs a down slew rate control signal in response to the signal; and a pull-up driving enable signal to determine whether to enable the received signal, and receive an input signal to receive a slew rate control signal. The pull-up drive signal output unit outputs a pull-up drive signal with a controlled rate, and the pull-down drive enable signal determines whether to enable it, and receives the input signal to control the slew rate in response to the down slew rate control signal. A pull-down drive signal output unit configured to output a pull-down drive signal, and pull-up an output signal to the first output voltage in response to the pull-up drive signal and pull-down an output signal to the second output voltage in response to the pull-down drive signal Provided is a push-pull driver comprising an output signal.

이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 이 실시예는 당해 기술 분야에서 통상의 지식을 가진 자들이 본 발명을 실시할 수 있게 충분히 상세하게 기술한다.      Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. This embodiment is described in sufficient detail to enable those skilled in the art to practice the invention.

도2는 본 발명에 따른 슬루율 조절이 가능한 푸쉬-풀 출력 드라이버의 실시예를 도시한 회로도이다.Figure 2 is a circuit diagram showing an embodiment of a push-pull output driver capable of adjusting the slew rate according to the present invention.

도2를 참조하면, 본 발명의 슬루율 조절이 가능한 푸쉬-풀 출력 드라이버(200)는 풀업 구동 신호 출력부(210), 풀다운 구동 신호 출력부(220), 및 출력 신호부(230)를 포함하여 구성된다.Referring to FIG. 2, the slew rate adjustable push-pull output driver 200 includes a pull-up drive signal output unit 210, a pull-down drive signal output unit 220, and an output signal unit 230. It is configured by.

자세하게는, 풀업 구동 신호 출력부(210)는 업 슬루율 제어 신호 출력부(211), 풀업 구동 신호 풀업부(212), 및 풀업 구동 신호 풀다운부(213)를 포함하여 구성될 수 있다.In detail, the pull-up driving signal output unit 210 may include an up slew rate control signal output unit 211, a pull-up driving signal pull-up unit 212, and a pull-up driving signal pull-down unit 213.

자세하게는, 풀다운 구동 신호 출력부(220)는 다운 슬루율 제어 신호 출력부(221), 풀다운 구동 신호 풀다운부(222), 및 풀다운 구동 신호 풀업부(223)를 포함하여 구성될 수 있다.In detail, the pull-down drive signal output unit 220 may include a down slew rate control signal output unit 221, a pull-down drive signal pull-down unit 222, and a pull-down drive signal pull-up unit 223.

마지막으로, 출력 신호부(230)는 풀업 트랜지스터(MP9) 및 풀다운 트랜지스터(MN9)를 포함하여 구성될 수 있다.Lastly, the output signal unit 230 may include a pull-up transistor MP9 and a pull-down transistor MN9.

한편, 상기 도2에서 예시하고 있는 트랜지스터들의 타입은 실시예에 따라서 다르게 형성될 수 있음은 당업자에게 있어 자명하며, 도2는 다만 본 발명의 출력 드라이버의 바람직한 한 실시예를 도시한 것에 지나지 않는다.On the other hand, it is apparent to those skilled in the art that the types of transistors illustrated in FIG. 2 may be formed differently according to embodiments, and FIG. 2 is merely a preferred embodiment of the output driver of the present invention.

풀업 구동 신호 출력부(210)는 입력 신호(IN)를 입력받고, 업 슬루율 제어 코드(UPS)에 응답하여 천이시간이 제어된 풀업 구동 신호(PU)를 출력한다.The pull-up driving signal output unit 210 receives an input signal IN and outputs a pull-up driving signal PU whose transition time is controlled in response to the up-slew rate control code UPS.

풀업 구동 신호 출력부(210)를 구성하는 각 구성요소들의 동작을 살펴보면, 업 슬루율 제어 신호 출력부(211)는 복수개의 비트로 구성된 업 슬루율 제어 코드(UPS)를 입력받고, 업 슬루율 제어 코드(UPS)에 응답하여 업 슬루율 제어 신호(U1,U2,U3,U4)를 출력하는 역할을 수행한다.Looking at the operation of each component constituting the pull-up drive signal output unit 210, the up slew rate control signal output unit 211 receives an up slew rate control code (UPS) consisting of a plurality of bits, the up slew rate control The up-slew rate control signals U1, U2, U3, and U4 are output in response to the code UPS.

상기 업 슬루율 제어 코드(UPS)의 비트 수는 필요에 따라 결정될 수 있음은 당업자에게 있어 자명하다. 예를 들면, M 비트로 구성된 업 슬루율 제어 코드(UPS)는 2M 단계로 풀 업 구동 신호(PU)의 천이시간을 조절함으로써 출력 신호(OUT)의 업 슬루율을 조절할 수 있다.It will be apparent to those skilled in the art that the number of bits of the up slew rate control code UPS can be determined as needed. For example, the up slew rate control code UPS composed of M bits may adjust the up slew rate of the output signal OUT by adjusting the transition time of the pull-up driving signal PU in 2 M steps.

도2에서는, 상기 업 슬루율 제어 코드(UPS)는 예컨대 2비트의 디지털 신호로 구성된 경우를 예시하고 있다. 따라서, 업 슬루율 제어 신호 출력부(211)는 2비트의 업 슬루율 제어 코드(UPS)에 응답하여 22, 즉 4개의 업 슬루율 제어 신호들(U1,U2,U3,U4)중 하나를 출력하도록 구성된다. In Fig. 2, the up slew rate control code UPS is illustrated as a case of, for example, a 2-bit digital signal. Accordingly, the up slew rate control signal output section 211 is one of 2 2 , i.e., four up slew rate control signals U1, U2, U3, U4 in response to a 2-bit up slew rate control code UPS. It is configured to output.

상기 업 슬루율 제어 코드(UPS)의 비트 수는 필요에 따라 결정될 수 있음은 당업자에게 있어 자명하다. 예를 들면, M 비트로 구성된 업 슬루율 제어 코드(UPS)는 2M 단계로 풀 업 구동 신호(PU)의 천이시간을 조절함으로써 출력 신호(OUT)의 업 슬루율을 조절할 수 있다.It will be apparent to those skilled in the art that the number of bits of the up slew rate control code UPS can be determined as needed. For example, the up slew rate control code UPS composed of M bits may adjust the up slew rate of the output signal OUT by adjusting the transition time of the pull-up driving signal PU in 2 M steps.

상기 업 슬루율 제어 신호 출력부(211)의 구성예는 도4에서 후술된다.An example of the configuration of the up slew rate control signal output unit 211 is described later in FIG.

풀업 구동 신호 풀업부(212)는 소스가 제 1 구동 전압(215)에 연결되고, 게이트에 입력 신호(IN)가 인가되는 P 타입 풀업 구동 신호 풀업 트랜지스터(MP1)를 포함하여 구성된다. The pull-up driving signal pull-up unit 212 includes a P-type pull-up driving signal pull-up transistor MP1 having a source connected to the first driving voltage 215 and an input signal IN applied to a gate.

풀업 구동 신호 풀다운부(213)는 소스가 궁극적으로 제 2 구동 전압(216)에 연결되고, 게이트에 상기 입력 신호(IN)가 인가되는 N 타입 풀업 구동 신호 풀다운 트랜지스터(MN1)를 포함하여 구성된다.The pull-up driving signal pull-down unit 213 includes an N-type pull-up driving signal pull-down transistor MN1 to which a source is ultimately connected to the second driving voltage 216 and to which the input signal IN is applied to a gate. .

또한, 풀업 구동 신호 풀다운부(213)는 상기 N 타입 풀업 구동 신호 풀다운 트랜지스터(MN1)와 상기 제 2 구동 전압(216)간에 직렬로 연결되는 복수개의 N 타입 업 슬루율 제어 트랜지스터들(MN2,MN3,MN4,MN5,MN6)을 포함하여 구성될 수 있다. In addition, the pull-up driving signal pull-down unit 213 includes a plurality of N-type up-slew rate control transistors MN2 and MN3 connected in series between the N-type pull-up driving signal pull-down transistor MN1 and the second driving voltage 216. , MN4, MN5, MN6).

여기에서 상기 N 타입 업 슬루율 제어 트랜지스터들의 개수는 상기 업 슬루율 제어 코드(UPS)의 비트수, 즉 업 슬루율의 조절 단계 수에 따라 변경될 수 있다. 예컨대, 상기 업 슬루율 제어코드(UPS)가 2비트로 구성된 경우라면, N 타입 업 슬루율 제어 트랜지스터들의 개수는 22개 이상, 즉, 4개 이상으로 구성될 수 있다.Herein, the number of the N-type up slew rate control transistors may be changed according to the number of bits of the up slew rate control code UPS, that is, the number of adjustment steps of the up slew rate. For example, when the up slew rate control code UPS is configured with 2 bits, the number of N type up slew rate control transistors may be 2 or more, that is, 4 or more.

상기 N 타입 업 슬루율 제어 트랜지스터들(MN2,MN3,MN4,MN5,MN6) 각각의 드레인과 제 2 구동 전압(216)간에는 대응되는 업 슬루율 제어 신호(U1,U2,U3,U4)에 의해 스위칭되는 복수개의 스위칭 소자들(SU1,SU2,SU3,SU4)이 위치한다. A corresponding up slew rate control signal U1, U2, U3, U4 is applied between the drain and the second driving voltage 216 of each of the N-type up slew rate control transistors MN2, MN3, MN4, MN5, and MN6. The plurality of switching elements SU1, SU2, SU3, and SU4 that are switched are positioned.

상기 스위칭 소자들(SU1,SU2,SU3,SU4)은 업 슬루율 제어 신호 출력부(211)에서 업 슬루율 제어 코드(UPS)에 대응하여 출력하는 업 슬루율 제어 신호(U1,U2,U3,U4)에 의해서 개폐가 제어되어, 풀업 구동 신호 풀다운부(213)의 전체 저항치를 조절하는 역할을 수행한다.The switching elements SU1, SU2, SU3, and SU4 are upslew rate control signals U1, U2, U3, which are output from the up slew rate control signal output unit 211 in response to the up slew rate control code UPS. Opening and closing is controlled by U4) to adjust the overall resistance of the pull-up driving signal pull-down unit 213.

예를 들면, 스위칭 소자(SU4)가 턴온될 경우에는 풀업 구동 신호 풀다운부(213)의 전체 저항치는 최소가 된다. 즉, 트랜지스터(MN1)의 턴온 저항치, 트랜지스터(MN2)의 턴온 저항치, 및 직렬 연결된 트랜지스터들(MN3,MN4,MN5,MN6)과 병렬 연결된 스위칭 소자(SU4)의 턴온 저항치들의 합이 풀업 구동 신호 풀다운부(213)의 전체 저항치가 될 수 있다. 이에 따라, 상기 풀업 구동 신호(PU)의 제 2 구동 전압(216)으로의 천이 시간 역시 최소가 된다.For example, when the switching element SU4 is turned on, the total resistance of the pull-up driving signal pull-down unit 213 becomes minimum. That is, the sum of the turn-on resistance of the transistor MN1, the turn-on resistance of the transistor MN2, and the turn-on resistance of the switching element SU4 connected in parallel with the series-connected transistors MN3, MN4, MN5, and MN6 are pulled down. It may be the total resistance of the unit 213. Accordingly, the transition time of the pull-up driving signal PU to the second driving voltage 216 is also minimized.

반대로, 스위칭 소자들(SU2,SU3,SU4)이 턴오프되고 스위칭 소자(SU1)가 턴온되는 경우에는 풀업 구동 신호 풀다운부(213)의 전체 저항치는 최대가 된다. 즉, 직렬 연결된 트랜지스터들(MN1,MN2,MN3,MN4,MN5)의 턴온 저항치와 트랜지스터(MN6)와 병렬 연결된 스위칭 소자(SU1)의 턴온 저항치의 합이 풀업 구동 신호 풀다운부(213)의 전체 저항치가 될 수 있다. 이에 따라, 상기 풀업 구동 신호(PU)의 제 2 구동 전압(216)으로의 천이 시간 역시 최대가 된다 .On the contrary, when the switching elements SU2, SU3, and SU4 are turned off and the switching element SU1 is turned on, the total resistance of the pull-up driving signal pull-down unit 213 becomes maximum. That is, the sum of the turn-on resistance values of the transistors MN1, MN2, MN3, MN4 and MN5 connected in series and the turn-on resistance value of the switching element SU1 connected in parallel with the transistor MN6 is the total resistance value of the pull-up driving signal pull-down unit 213. Can be Accordingly, the transition time of the pull-up driving signal PU to the second driving voltage 216 is also maximized.

따라서, 상기 풀업 구동 신호(PU)의 제 2 구동 전압(216)으로의 천이 시간은 상기 업 슬루율 제어 코드(UPS)에 대응하여 가변적으로 조절될 수 있다.Therefore, the transition time of the pull-up driving signal PU to the second driving voltage 216 may be variably adjusted in response to the up slew rate control code UPS.

마지막으로, 풀업 구동 신호(PU)는 상기 P 타입 풀업 구동 신호 풀업 트랜지스터(MP1)의 드레인과 상기 N 타입 풀업 구동 신호 풀 다운 트랜지스터(MN1)의 드레인이 만나는 풀업 구동 신호 출력 지점(214)에서 출력되고, 출력 신호부(230)의 P 타입 풀업 트랜지스터(MP9)의 게이트로 입력된다.Finally, the pull-up driving signal PU is output at the pull-up driving signal output point 214 where the drain of the P-type pull-up driving signal pull-up transistor MP1 and the drain of the N-type pull-up driving signal pull-down transistor MN1 meet. The input signal is input to the gate of the P-type pull-up transistor MP9 of the output signal unit 230.

풀다운 구동 신호 출력부(220)는 입력 신호(IN)를 입력받고, 다운 슬루율 제어 코드(DNS)에 응답하여 천이시간이 제어된 풀다운 구동 신호(PD)를 출력한다.The pull-down driving signal output unit 220 receives an input signal IN and outputs a pull-down driving signal PD having a controlled transition time in response to the down slew rate control code DNS.

풀다운 구동 신호 출력부(220)를 구성하는 각 구성요소들의 동작을 살펴보면, 다운 슬루율 제어 신호 출력부(221)는 복수개의 비트로 구성된 다운 슬루율 제어 코드(DNS)를 입력받고, 다운 슬루율 제어 코드(DNS)에 응답하여 다운 슬루율 제어 신호(D1,D2,D3,D4)를 출력하는 역할을 수행한다.Looking at the operation of each component constituting the pull-down driving signal output unit 220, the down slew rate control signal output unit 221 receives a down slew rate control code (DNS) consisting of a plurality of bits, the down slew rate control The down slew rate control signals D1, D2, D3, and D4 are output in response to the code DNS.

상기 다운 슬루율 제어 코드(DNS)의 비트 수는 필요에 따라 결정될 수 있음은 당업자에게 있어 자명하다. 예를 들면, M 비트로 구성된 다운 슬루율 제어 코드(DNS)는 2M 단계로 풀다운 구동 신호(PD)의 천이시간을 조절함으로써 출력 신호 (OUT)의 다운슬루율을 조절할 수 있다. It will be apparent to those skilled in the art that the number of bits of the down slew rate control code (DNS) can be determined as needed. For example, the down slew rate control code DNS configured of M bits may adjust the down slew rate of the output signal OUT by adjusting the transition time of the pull-down driving signal PD in 2 M steps.

도2에서는, 상기 다운 슬루율 제어 코드(DNS)는 예컨대 2비트의 디지털 신호로 구성된 경우를 예시하고 있다. 따라서, 다운 슬루율 제어 신호 출력부(221)는 2비트의 다운 슬루율 제어 코드(DNS)에 응답하여 22, 즉 4개의 다운 슬루율 제어 신호들(D1,D2,D3,D4)중 하나를 출력하도록 구성된다. In FIG. 2, the down slew rate control code (DNS) illustrates a case where, for example, a 2-bit digital signal is configured. Accordingly, the down slew rate control signal output unit 221 is one of 2 2 , that is, one of four down slew rate control signals D1, D2, D3, and D4 in response to the 2-bit down slew rate control code DNS. It is configured to output.

다운 슬루율 제어 신호 출력부(221)는 상기 업 슬루율 제어 신호 출력부(211)와 동일한 구성을 취할 수 있으며, 본 발명에 따른 구성예는 도4에서 후술된다.The down slew rate control signal output unit 221 may have the same configuration as the up slew rate control signal output unit 211, and a configuration example according to the present invention will be described later with reference to FIG. 4.

풀다운 구동 신호 풀다운부(222)는 소스가 제 2 구동 전압(226)에 연결되고, 게이트에 입력 신호(IN)가 인가되는 N 타입 풀다운 구동 신호 풀다운 트랜지스터(MN7)를 포함하여 구성된다. The pulldown driving signal pulldown unit 222 includes an N-type pulldown driving signal pulldown transistor MN7 having a source connected to the second driving voltage 226 and an input signal IN applied to a gate thereof.

풀다운 구동 신호 풀업부(223)는 소스가 궁극적으로 제 1 구동 전압(225)에 연결되고 게이트에 상기 입력 신호(IN)가 인가되는 P 타입 풀다운 구동 신호 풀업 트랜지스터(MP3)를 포함하여 구성된다.The pull-down drive signal pull-up unit 223 includes a P-type pull-down drive signal pull-up transistor MP3 to which a source is ultimately connected to the first drive voltage 225 and the input signal IN is applied to a gate.

또한, 풀다운 구동 신호 풀업부(223)는 상기 풀다운 구동 신호 풀업 트랜지스터(MP3)와 상기 제 1 구동 전압(225)간에 직렬로 연결되는 복수개의 P 타입 다운슬루율 제어 트랜지스터들(MP4,MP5,MP6,MP7,MP8)을 포함하여 구성될 수 있다. In addition, the pull-down driving signal pull-up unit 223 may include a plurality of P-type down slew rate control transistors MP4, MP5, and MP6 connected in series between the pull-down driving signal pull-up transistor MP3 and the first driving voltage 225. , MP7, and MP8).

여기에서 상기 P 타입 다운 슬루율 제어 트랜지스터들의 개수는 상기 다운 슬루율 제어 코드(DNS)의 비트수, 즉 다운 슬루율의 조절 단계 수에 따라 변경될 수 있다. 예컨대, 상기 다운 슬루율 제어코드(DNS)가 2비트로 구성된 경우라면, P 타입 다운 슬루율 제어 트랜지스터들의 개수는 22개 이상, 즉, 4개 이상으로 구성될 수 있다.Here, the number of the P-type down slew rate control transistors may be changed according to the number of bits of the down slew rate control code DNS, that is, the number of adjustment steps of the down slew rate. For example, when the down slew rate control code (DNS) is composed of 2 bits, the number of P-type down slew rate control transistors may be 2 or more, that is, 4 or more.

상기 P 타입 다운 슬루율 제어 트랜지스터들(MP4,MP5,MP6,MP7,MP8) 각각의 드레인과 제 1 구동 전압(225)간에는 대응되는 다운 슬루율 제어 신호(D1,D2,D3,D4)에 의해 스위칭되는 복수개의 스위칭 소자들(SD1,SD2,SD3,SD4)이 위치한다. The drain and the first driving voltage 225 of each of the P-type down slew rate control transistors MP4, MP5, MP6, MP7, and MP8 are respectively provided by the corresponding down slew rate control signals D1, D2, D3, and D4. The plurality of switching elements SD1, SD2, SD3, and SD4 are switched.

상기 스위칭 소자들(SD1,SD2,SD3,SD4)은 다운 슬루율 제어 신호 출력부(221)에서 다운 슬루율 제어코드(DNS)에 대응하여 출력하는 다운 슬루율 제어 신호(D1,D2,D3,D4)에 의해서 개폐가 제어되어, 풀다운 구동 신호 풀업부(223)의 전체 저항치를 조절하는 역할을 수행한다.The switching elements SD1, SD2, SD3, and SD4 may output down slew rate control signals D1, D2, D3, which are output from the down slew rate control signal output unit 221 in correspondence with the down slew rate control code DNS. The opening and closing is controlled by D4) to adjust the overall resistance of the pull-down driving signal pull-up unit 223.

예를 들면, 스위칭 소자(SD4)가 턴온될 경우에는 풀다운 구동 신호 풀업부(223)의 전체 저항치는 최소가 된다. 즉, 트랜지스터(MP3)의 턴온 저항치, 트랜지스터(MP4)의 턴온 저항치, 및 직렬 연결된 트랜지스터들(MP5,MP6,MP7,MP8)과 병렬 연결된 스위칭 소자(SD4)의 턴온 저항치들의 합이 풀다운 구동 신호 풀업부(223)의 전체 저항치가 될 수 있다. 이에 따라, 상기 풀다운 구동 신호(PD)의 제 1 구동 전압(225)으로의 천이 시간 역시 최소가 된다.For example, when the switching element SD4 is turned on, the total resistance of the pull-down driving signal pull-up unit 223 becomes minimum. That is, the sum of the turn-on resistance of the transistor MP3, the turn-on resistance of the transistor MP4, and the turn-on resistance of the switching element SD4 connected in parallel with the transistors MP5, MP6, MP7, and MP8 connected in series are pulled down. It may be the total resistance of the unit 223. Accordingly, the transition time of the pull-down driving signal PD to the first driving voltage 225 is also minimized.

반대로, 스위칭 소자들(SD2,SD3,SD4)이 턴오프되고 스위칭 소자(SD1)가 턴온되는 경우에는 풀다운 구동 신호 풀업부(223)의 전체 저항치는 최대가 된다. 즉, 직렬 연결된 트랜지스터들(MP3,MP4,MP5,MP6,MP7)의 턴온 저항치와 트랜지스터(MP8)와 병렬 연결된 스위칭 소자(SD1)의 턴온 저항치의 합이 풀다운 구동 신호 풀업부(223)의 전체 저항치가 될 수 있다. 이에 따라, 상기 풀다운 구동 신호(PD)의 제 1 구동 전압(225)으로의 천이 시간 역시 최대가 된다 .On the contrary, when the switching elements SD2, SD3, and SD4 are turned off and the switching element SD1 is turned on, the total resistance of the pull-down driving signal pull-up unit 223 becomes maximum. That is, the sum of the turn-on resistance of the transistors MP3, MP4, MP5, MP6, and MP7 connected in series and the turn-on resistance of the switching element SD1 connected in parallel with the transistor MP8 is the total resistance of the pull-down driving signal pull-up unit 223. Can be Accordingly, the transition time of the pull-down driving signal PD to the first driving voltage 225 is also maximized.

따라서, 상기 풀다운 구동 신호(PD)의 제 1 구동 전압(225)으로의 천이 시간은 상기 다운 슬루율 제어 코드(DNS)에 대응하여 가변적으로 조절될 수 있다.Therefore, the transition time of the pull-down driving signal PD to the first driving voltage 225 may be variably adjusted in response to the down slew rate control code DNS.

마지막으로, 풀다운 구동 신호(PD)는 상기 P 타입 풀다운 구동 신호 풀업 트랜지스터(MP3)의 드레인과 상기 N 타입 풀다운 구동 신호 풀다운 트랜지스터(MN7)의 드레인이 만나는 풀다운 구동 신호 출력 지점(224)에서 출력되고, 출력 신호부(230)의 N 타입 풀다운 트랜지스터(MN9)의 게이트로 입력된다.Finally, the pull-down drive signal PD is output at the pull-down drive signal output point 224 where the drain of the P-type pull-down drive signal pull-up transistor MP3 and the drain of the N-type pull-down drive signal pull-down transistor MN7 meet. The input signal is input to the gate of the N-type pull-down transistor MN9 of the output signal unit 230.

한편, 풀업 구동 신호 풀업부(212)는 도2에서 예시한 바와 같이, 플로팅 방지 트랜지스터(MP2)를 추가로 포함하여 구성될 수 있다. 마찬가지로, 풀다운 구동 신호 풀다운부(222)도 도2에서 예시한 바와 같이, 플로팅 방지 트랜지스터(MN8)를 추가로 포함하여 구성될 수 있다. 여기에서, 상기 플로팅 방지 트랜지스터들(MP2,MN8)의 역할은 도1의 플로팅 방지 트랜지스터들(M2,M8)의 역할과 동일하게 출력 신호부(230)의 오동작을 방지하기 위한 것으로 설명은 생략된다.Meanwhile, as illustrated in FIG. 2, the pull-up driving signal pull-up unit 212 may further include a floating prevention transistor MP2. Similarly, as shown in FIG. 2, the pull-down driving signal pull-down unit 222 may further include a floating prevention transistor MN8. Here, the role of the anti-floating transistors MP2 and MN8 is the same as the role of the anti-floating transistors M2 and M8 of FIG. 1 to prevent a malfunction of the output signal unit 230 and the description thereof is omitted. .

한편, 상기 업 슬루율 제어 트랜지스터들(MN2,MN3,MN4,MN5,MN6)과 상기 플로팅 방지 트랜지스터(MP2)의 게이트에는 소정의 바이어스 전압 역할을 하는 풀업 구동 인에이블 신호(CNTLP)가 인가된다. 또한, 상기 다운 슬루율 제어 트랜지스터들(MP4,MP5,MP6,MP7,MP8)과 상기 플로팅 방지 트랜지스터(MN8)의 게이트에는 소정의 바이어스 전압 역할을 하는 풀다운 구동 인에이블 신호(CNTLN)가 인가된다.Meanwhile, the pull-up driving enable signal CNTLP serving as a predetermined bias voltage is applied to the gates of the up-slew rate control transistors MN2, MN3, MN4, MN5, and MN6 and the floating prevention transistor MP2. In addition, a pull-down driving enable signal CNTLN serving as a predetermined bias voltage is applied to the gates of the down slew rate control transistors MP4, MP5, MP6, MP7, and MP8 and the floating prevention transistor MN8.

상기 풀업 구동 인에이블 신호(CNTLP) 및 상기 풀다운 구동 인에이블 신호(CNTLN)는 상기 업 슬루율 제어 트랜지스터들(MN2,MN3,MN4,MN5,MN6)과 상기 다운슬루율 제어 트랜지스터들(MP4,MP5,MP6,MP7,MP8)에 각각 인가되어 일정한 턴온 저항치를 유지하는 역할을 수행한다. The pull-up drive enable signal CNTLP and the pull-down drive enable signal CNTLN are the up-slew rate control transistors MN2, MN3, MN4, MN5, and MN6 and the downslew-rate control transistors MP4 and MP5. , MP6, MP7, MP8) are respectively applied to maintain a constant turn-on resistance.

또한, 상기 풀업 구동 인에이블 신호(CNTLP) 및 상기 풀다운 구동 인에이블 신호(CNTLN)는, 도2에서 예시한 푸쉬-풀 출력 드라이버(200) 유닛이 여러 개 사용되어 드라이빙 강도를 조절할 수 있도록 구성된 경우에는 출력 신호의 드라이빙 강도를 제어하기 위해 각 드라이버 유닛의 인에이블 여부를 결정하는 역할을 수행할 수 있다. In addition, when the pull-up drive enable signal CNTLP and the pull-down drive enable signal CNTLN are configured such that a plurality of push-pull output driver 200 units illustrated in FIG. 2 are used to adjust driving strength. In order to control the driving strength of the output signal, it is possible to determine whether to enable or disable each driver unit.

상기 풀업 구동 인에이블 신호(CNTLP) 및 상기 풀다운 구동 인에이블 신호(CNTLN)의 역할은 도1에서 예시한 드라이빙 강도 제어 신호(ENUP,ENDN)와 동일하므로 설명은 생략된다. 한편, 도2에서 예시한 푸쉬-풀 출력 드라이버(200)가 여러 개 사용되어 드라이빙 강도를 조절할 수 있도록 구성된 출력 드라이버에 대해서는 하기 도4에서 후술된다.Since the roles of the pull-up driving enable signal CNTLP and the pull-down drive enable signal CNTLN are the same as those of the driving strength control signals ENUP and ENDN illustrated in FIG. 1, description thereof is omitted. Meanwhile, an output driver configured to adjust driving intensity by using several push-pull output drivers 200 illustrated in FIG. 2 will be described later with reference to FIG. 4.

또한, 풀업 구동 인에이블 신호(CNTLP) 및 상기 풀다운 구동 인에이블 신호(CNTLN)는 상기 플로팅 방지 트랜지스터(MP2)와 상기 플로팅 방지 트랜지스터들(MN8)에 각각 인가되어 풀업 구동 신호 출력 지점(214) 및 풀다운 구동 신호 출력 지점(224)의 플로팅을 방지하여, 출력 신호부(230)의 오동작을 방지하는 역할을 수행할 수 있음은 이미 언급된 바와 같다.In addition, the pull-up driving enable signal CNTLP and the pull-down drive enable signal CNTLN are applied to the floating prevention transistor MP2 and the floating prevention transistors MN8, respectively, to pull up driving signal output point 214 and As mentioned above, the floating down of the pull-down driving signal output point 224 may be prevented, thereby preventing a malfunction of the output signal unit 230.

도3은 본 발명에 따른 슬루율 조절이 가능한 푸쉬-풀 출력 드라이버의 슬루율 제어 신호 출력부의 실시예를 도시한 회로도이다.3 is a circuit diagram illustrating an embodiment of a slew rate control signal output unit of a push-pull output driver capable of adjusting the slew rate according to the present invention.

도3은 본 발명의 업 슬루율 제어 신호 출력부(211)의 구성을 예시한 회로도이며, 본 발명의 다운 슬루율 제어 신호 출력부(221)의 구성 역시 동일하게 구성될 수 있다.3 is a circuit diagram illustrating the configuration of the up slew rate control signal output unit 211 of the present invention, and the configuration of the down slew rate control signal output unit 221 of the present invention may be configured in the same manner.

도3을 참조하면, 본 발명의 업 슬루율 제어 신호 출력부(211)는 복수개의 비트로 구성된 업 슬루율 제어 코드(UPS)를 입력받아, 복수개의 업 슬루율 제어 신호들(U1,U2,U3,U4) 중에서 하나의 업 슬루율 제어 신호를 출력하는 디코더(decoder)로서 구성될 수 있다.Referring to FIG. 3, the up slew rate control signal output unit 211 according to the present invention receives an up slew rate control code (UPS) composed of a plurality of bits, and the plurality of up slew rate control signals U1, U2, and U3. U4) may be configured as a decoder for outputting one up slew rate control signal.

따라서, 업 슬루율 제어 신호 출력부(211)를 구성하는 디코더(300)는 M 비트로 구성된 업 슬루율 제어 코드(UPS)를 입력받아, 2M 개의 업 슬루율 제어 신호 중의 하나의 업 슬루율 제어 신호를 선택적으로 출력한다. Accordingly, the decoder 300 constituting the up slew rate control signal output unit 211 receives an up slew rate control code (UPS) composed of M bits, and controls one up slew rate control of 2 M up slew rate control signals. Output the signal selectively.

디코딩된 업 슬루율 제어 신호들(U1,U2,U3,U4)은 각각 상기 풀업 구동 신호 출력부(210)의 풀업 구동 신호 풀다운부(213)의 스위칭 소자들(SU1,SU2,SU3,SU4)에 입력되어 스위칭 소자들(SU1,SU2,SU3,SU4)의 개폐를 제어하는 역할을 수행한다. The decoded up slew rate control signals U1, U2, U3, and U4 are respectively the switching elements SU1, SU2, SU3, and SU4 of the pull-up driving signal pull-down unit 213 of the pull-up driving signal output unit 210. Is input to the to control the opening and closing of the switching elements (SU1, SU2, SU3, SU4).

여기에서 상기 스위칭 소자들(SU1,SU2,SU3,SU4)은 단일 MOS 트랜지스터로 구현될 수 있으며, 경우에 따라서는 전송 게이트(transmission gate)로서 구현될 수도 있음은 당업자에게 있어 자명하다. 이 경우에 있어서는 상기 디코딩된 업 슬루 율 제어 신호들(U1,U2,U3,U4)과 각각의 업 슬루율 제어 신호들의 반전값이 각 스위칭 소자들(SU1,SU2,SU3,SU4)로 입력되어야함이 자명하다.Here, the switching elements SU1, SU2, SU3, and SU4 may be implemented as a single MOS transistor, and in some cases, may be implemented as a transmission gate. In this case, inverted values of the decoded up-slew rate control signals U1, U2, U3, and U4 and respective up-slew rate control signals must be input to the respective switching elements SU1, SU2, SU3, and SU4. It is obvious.

종래 기술에서 언급된 바와 같이 푸쉬-풀 출력 드라이버가 반도체 장치에 적용되는 경우에는 외부의 부하에 따라 출력 신호의 드라이빙 강도를 바꿀 수 있는 구성이 필요할 수 있다.As mentioned in the related art, when the push-pull output driver is applied to a semiconductor device, a configuration capable of changing the driving strength of the output signal according to an external load may be required.

따라서, 복수개의 푸쉬-풀 출력 드라이버 유닛을 병렬적으로 전원 전압과 접지 전압간에 위치시키고 필요에 따라 사용되는 드라이버의 수를 변경할 수 있다. Thus, a plurality of push-pull output driver units can be placed in parallel between the supply voltage and the ground voltage and the number of drivers used can be changed as necessary.

예를 들면, 도2에서 예시한 바와 같은 푸쉬-풀 출력 드라이버(200)를 하나의 드라이버 유닛으로서 16개를 구비하고, 상기 16개의 드라이버 유닛들을 모두 사용하는 경우에는 출력 신호의 드라이빙 강도가 최대가 된다. 반대로, 16개의 드라이버 유닛들 중에서 하나의 드라이버 유닛만을 사용하는 경우에는 출력 신호의 드라이빙 강도가 최소가 된다.For example, when 16 push-pull output drivers 200 as one driver unit are provided as one driver unit, and all 16 drivers units are used, the driving strength of the output signal is maximum. do. On the contrary, when only one driver unit of the 16 driver units is used, the driving strength of the output signal is minimum.

도4는 본 발명에 따른 푸쉬-풀 출력 드라이버를 복수개 이용하여 드라이빙 강도 조절이 가능하도록 구성된 푸쉬-풀 출력 드라이버의 구성예를 도시한 블록도이다.4 is a block diagram showing a configuration example of a push-pull output driver configured to be capable of adjusting driving strength by using a plurality of push-pull output drivers according to the present invention.

도4를 참조하면, 본 발명에 따른 슬루율 조절과 드라이빙 강도 조절이 모두 가능한 푸쉬-풀 출력 드라이버(400)는 N개의 드라이버 유닛을 포함하여 구성될 수 있다. 여기에서 각 드라이버 유닛은 도2에서 예시한 본 발명의 푸쉬-풀 출력 드라이버(200)가 될 수 있다.Referring to FIG. 4, the push-pull output driver 400 capable of both slew rate adjustment and driving intensity adjustment according to the present invention may include N driver units. Here, each driver unit may be the push-pull output driver 200 of the present invention illustrated in FIG.

예컨대, 제 1 드라이버 유닛의 풀업 구동 신호 출력부(210-1)는 본 발명의 푸쉬-풀 출력 드라이버(200)의 풀업 구동 신호 출력부(210)와 동일하게 구성될 수 있다. 마찬가지로, 제 1 드라이버 유닛의 풀다운 구동 신호 출력부(220-1)는 본 발명의 푸쉬-풀 출력 드라이버(200)의 풀다운 구동 신호 출력부(220)와 동일하게 구성될 수 있다. 마지막으로, 제 1 드라이버 유닛의 출력 신호부(230-1)는 본 발명의 푸쉬-풀 출력 드라이버(200)의 풀다운 구동 신호 출력부(230)와 동일하게 구성될 수 있다. For example, the pull-up driving signal output unit 210-1 of the first driver unit may be configured in the same manner as the pull-up driving signal output unit 210 of the push-pull output driver 200 of the present invention. Similarly, the pull-down drive signal output unit 220-1 of the first driver unit may be configured in the same manner as the pull-down drive signal output unit 220 of the push-pull output driver 200 of the present invention. Finally, the output signal unit 230-1 of the first driver unit may be configured in the same manner as the pull-down drive signal output unit 230 of the push-pull output driver 200 of the present invention.

한편, 제 2 드라이버 유닛 및 제 N 드라이버 유닛을 포함한 나머지 드라이버 유닛들 역시 제 1 드라이버 유닛과 동일하게 구성될 수 있다.Meanwhile, the remaining driver units including the second driver unit and the Nth driver unit may also be configured in the same way as the first driver unit.

다만, 업 슬루율 제어 신호 출력부(211) 및 다운슬루율 제어 신호 출력부(221)는 그 역할이 각 드라이버 유닛들에 중복될 수 있다. 따라서, 칩 면적을 최소화하기 위해서, 푸쉬-풀 출력 드라이버(400)에 존재하는 모든 드라이버 유닛들의 풀업 구동 신호 출력부(210-1,...210-N)들이 하나의 업 슬루율 제어 신호 출력부(211)를 공유하도록 구성될 수 있다. 마찬가지로, 푸쉬-풀 출력 드라이버(400)에 존재하는 모든 드라이버 유닛들의 풀다운 구동 신호 출력부(220-1,...220-N)들이 하나의 다운 슬루율 제어 신호 출력부(221)를 공유하도록 구성될 수 있다.However, the role of the up slew rate control signal output unit 211 and the down slew rate control signal output unit 221 may overlap the respective driver units. Therefore, in order to minimize the chip area, the pull-up drive signal outputs 210-1, ... 210-N of all the driver units present in the push-pull output driver 400 output one up slew rate control signal. It may be configured to share the unit 211. Similarly, the pull-down drive signal outputs 220-1,... 220 -N of all the driver units present in the push-pull output driver 400 share one down slew rate control signal output 221. Can be configured.

도4를 참조하면, 풀업 구동 인에이블 신호(CNTLP)는 N개의 라인(CNTLP<0:N-1>)을 통하여 각 드라이버 유닛의 풀업 구동 신호 출력부(210-1,...,210-N)에 분리되어 인가된다. 또한, 풀다운 구동 인에이블 신호(CNTLN)도 역시 N개의 라인(CNTLN<0:N-1>)을 통하여 각 드라이버 유닛의 풀다운 구동 신호 출력부(220- 1,...,220-N)에 분리되어 인가된다. Referring to FIG. 4, the pull-up drive enable signal CNTLP is connected to the pull-up drive signal output unit 210-1, ..., 210- of each driver unit through N lines CNTLP <0: N-1>. N) is applied separately. In addition, the pull-down drive enable signal CNTLN is also connected to the pull-down drive signal output units 220-1,..., 220 -N of each driver unit through N lines CNTLN <0: N-1>. It is applied separately.

따라서, 풀업 구동 인에이블 신호(CNTLP<0:N-1>)는 대응되는 드라이버 유닛의 풀업 구동 신호 출력부(210-1,...,210-N)의 인에이블 여부를 결정하는 역할도 수행한다. Accordingly, the pull-up drive enable signal CNTLP <0: N-1> may also determine whether to enable the pull-up drive signal output units 210-1, ..., 210-N of the corresponding driver unit. Perform.

예컨대, 풀업 구동 인에이블 신호(CNTLP<0>)가 활성화되어 인가될 경우에 제 1 드라이버 유닛의 풀업 구동 신호 출력부(210-1)에 포함된 업 슬루율 제어 트랜지스터들(MN2,MN3,MN4,MN5,MN6)이 모두 턴온되어, 입력 신호(IN)에 응답하여 제 1 드라이버 유닛의 풀업 구동 신호(PU)가 풀다운 가능하게 된다.For example, when the pull-up driving enable signal CNTLP <0> is activated and applied, up-slew rate control transistors MN2, MN3, and MN4 included in the pull-up driving signal output unit 210-1 of the first driver unit. Both MN5 and MN6 are turned on so that the pull-up driving signal PU of the first driver unit can be pulled down in response to the input signal IN.

반대로, 풀업 구동 인에이블 신호(CNTLP<0>)가 비활성화되어 인가될 경우에 제 1 드라이버 유닛의 풀업 구동 신호 출력부(210-1)에 포함된 업 슬루율 제어 트랜지스터들(MN2,MN3,MN4,MN5,MN6)이 모두 턴오프되어, 입력 신호(IN)에 무관하게 제 1 드라이버 유닛의 풀업 구동 신호(PU)는 풀다운될 수 없다.In contrast, when the pull-up driving enable signal CNTLP <0> is deactivated and applied, the up-slew rate control transistors MN2, MN3, and MN4 included in the pull-up driving signal output unit 210-1 of the first driver unit are applied. The MN5 and the MN6 are all turned off so that the pull-up driving signal PU of the first driver unit cannot be pulled down regardless of the input signal IN.

마찬가지로, 풀다운 구동 인에이블 신호(CNTLN<0:N-1>)는 대응되는 드라이버유닛의 풀다운 구동 신호 출력부(220-1,...,220-N)의 인에이블 여부를 결정하는 역할도 수행한다. 풀다운 구동 인에이블 신호(CNTLN<0:N-1>)에 대응된 각 드라이버 유닛의 풀다운 구동 신호 출력부(220-1,...,220-N)의 동작은 상기 풀업 구동 신호 출력부(210-1,...,210-N)의 동작과 유사하므로 설명은 생략된다.Similarly, the pull-down drive enable signal CNTLN <0: N-1> may also determine whether to enable or disable the pull-down drive signal output units 220-1, ..., 220-N of the corresponding driver unit. Perform. The operation of the pull-down drive signal output units 220-1,..., 220 -N of each driver unit corresponding to the pull-down drive enable signal CNTLN <0: N-1> is performed by the pull-up drive signal output unit ( 210-1, ..., 210-N) is similar to the operation thereof will be omitted.

따라서, 풀업 구동 인에이블 신호(CNTLP<0:N-1>)와 풀다운 구동 인에이블 신호(CNTLN<0:N-1>)를 드라이버 유닛별로 선택적으로 인가하여 인에이블되는 드라이버 유닛의 개수를 조절함으로써, 전체 푸쉬-풀 출력 드라이버(400)가 출력하는 출 력 신호(OUT)의 드라이빙 강도가 조절된다. Accordingly, the number of driver units that are enabled by selectively applying pull-up drive enable signals CNTLP <0: N-1> and pull-down drive enable signals CNTLN <0: N-1> for each driver unit is controlled. As a result, the driving intensity of the output signal OUT output by the entire push-pull output driver 400 is adjusted.

한편, 상기 도4에서는 생략되어 있으나, 소정의 비트로 구성된 드라이빙 강도 제어 코드를 입력받아, 상기 풀업 구동 인에이블 신호(CNTLP<0:N-1>) 및 상기 풀다운 구동 인에이블 신호(CNTLN<0:N-1>)를 출력할 수 있는 드라이빙 강도 제어부가 추가로 필요할 수 있다. 상기 드라이빙 강도 제어부는 소정의 비트로 구성된 드라이빙 강도 제어 코드에 응답하여 인에이블되는 드라이버 유닛의 수를 결정하는 논리 연산부로 구성될 수 있다.On the other hand, although omitted in FIG. 4, the pull-up drive enable signal CNTLP <0: N-1> and the pull-down drive enable signal CNTLN <0: receive a driving strength control code composed of predetermined bits. N-1>) may be additionally required driving strength control unit. The driving strength control unit may be configured as a logic operation unit that determines the number of driver units enabled in response to a driving strength control code composed of predetermined bits.

도5는 본 발명에 따른 슬루율 조절이 가능한 푸쉬-풀 출력 드라이버의 모의 실험 결과를 나타내는 그래프이다.Figure 5 is a graph showing the simulation results of the push-pull output driver capable of adjusting the slew rate according to the present invention.

도5는 출력 신호의 파형을 도시한 그래프로서, 수평축은 시간을 표현하고 있고, 수직축은 출력 신호의 진폭을 표현하고 있다.Fig. 5 is a graph showing the waveform of the output signal, where the horizontal axis represents time and the vertical axis represents the amplitude of the output signal.

업 슬루율 제어 코드(UPS)가 '00'으로 입력된 경우에는 업 슬루율 제어 신호(U4)가 선택되고, 업 슬루율은 최대가 된다(501). 반면에 업 슬루율 제어 코드(UPS)가 '11'로 입력된 경우에는 업 슬루율 제어 신호(U1)가 선택되고, 업 슬루율은 최소가 된다(504). 마찬가지로, 업 슬루율 제어코드(UPS)가 '01' 또는 '10'으로 각각 입력된 경우에 업 슬루율 제어 신호(U3) 또는 업 슬루율 제어 신호(U2)가 각각 선택되고, 해당되는 업 슬루율(502,503)로 출력 신호가 하이 레벨로 천이된다.When the up slew rate control code UPS is input as '00', the up slew rate control signal U4 is selected, and the up slew rate is maximum (501). On the other hand, when the up slew rate control code UPS is input as '11', the up slew rate control signal U1 is selected and the up slew rate is minimum (504). Similarly, when the up slew rate control code UPS is input as '01' or '10', respectively, the up slew rate control signal U3 or the up slew rate control signal U2 is selected, respectively, The output signals are transitioned to the high level at the LU rates 502 and 503.

한편, 다운 슬루율 제어 코드(DNS)가 '00'으로 입력된 경우에는 다운 슬루율 제어 신호(D4)가 선택되고, 다운 슬루율은 최대가 된다(505). 반면에 다운 슬루율 제어 코드(DNS)가 '11'로 입력된 경우에는 다운 슬루율 제어 신호(D1)가 선택되고, 다운 슬루율은 최소가 된다(508). 마찬가지로, 다운 슬루율 제어코드(DNS)가 '01' 또는 '10'으로 각각 입력된 경우에 다운 슬루율 제어 신호(D3) 또는 다운 슬루율 제어 신호(D2)가 각각 선택되고, 해당되는 다운 슬루율(506,507)로 출력 신호가 로우 레벨로 천이된다.On the other hand, when the down slew rate control code DNS is input as '00', the down slew rate control signal D4 is selected, and the down slew rate is maximum (505). On the other hand, when the down slew rate control code DNS is input as '11', the down slew rate control signal D1 is selected, and the down slew rate is minimized (508). Similarly, when the down slew rate control code DNS is input as '01' or '10', respectively, the down slew rate control signal D3 or the down slew rate control signal D2 is selected, respectively, and the corresponding down slew rate control code DNS is selected. At signal rates 506 and 507, the output signal transitions to a low level.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

상기와 같은 본 발명에 따르면, 스위칭 소자에 의해서 풀업 구동 신호를 출력하는 풀업 구동 신호 출력부의 풀다운 저항치 및 풀다운 구동 신호를 출력하는 풀다운 구동 신호 출력부의 풀업 저항치를 가변적으로 조절함으로써, 전원 전압 노이즈에 영향을 받지 않고, 별도의 전압 발생 회로 및 저항 공정을 필요로 하지 아니하는 슬루율 및 출력신호의 드라이빙 강도의 조절이 가능한 출력 드라이버의 구성이 가능하다. According to the present invention as described above, by varying the pull-down resistance value of the pull-up drive signal output unit for outputting the pull-up drive signal by the switching element and the pull-up resistance value of the pull-down drive signal output unit for outputting the pull-down drive signal, affecting the power supply voltage noise It is possible to configure an output driver that can adjust the slew rate and the driving strength of the output signal without requiring a separate voltage generation circuit and a resistance process.

Claims (18)

입력 신호의 제1 레벨에 응답하여, 제1 바이어스 전압 및 업 슬루율 제어 코드를 입력받고, 상기 업 슬루율 제어 코드를 기초로 업 슬루율 제어 신호를 출력하며, 상기 제1 바이어스 전압 및 상기 업 슬루율 제어 신호를 기초로 슬루율이 제어된 풀업 구동 신호를 출력하는 풀업 구동 신호 출력부;In response to a first level of an input signal, receiving a first bias voltage and an up slew rate control code, outputting an up slew rate control signal based on the up slew rate control code, and outputting the first bias voltage and the up voltage A pull-up driving signal output unit configured to output a pull-up driving signal whose slew rate is controlled based on the slew rate control signal; 상기 입력 신호의 제2 레벨에 응답하여, 제2 바이어스 전압 및 다운 슬루율 제어 코드를 입력받고, 상기 다운 슬루율 제어 코드를 기초로 다운 슬루율 제어 신호를 출력하며, 상기 제2 바이어스 전압 및 상기 다운 슬루율 제어 신호를 기초로 슬루율이 제어된 풀다운 구동 신호를 출력하는 풀다운 구동 신호 출력부; 및Receiving a second bias voltage and a down slew rate control code in response to a second level of the input signal, outputting a down slew rate control signal based on the down slew rate control code, and outputting the second bias voltage and the A pull-down driving signal output unit configured to output a pull-down driving signal whose slew rate is controlled based on the down slew rate control signal; And 상기 풀업 구동 신호에 응답하여 출력 신호를 제 1 출력 전압으로 풀업하고 상기 풀다운 구동 신호에 응답하여 상기 출력 신호를 제 2 출력 전압으로 풀다운하는 출력 신호부를 포함하는 푸쉬-풀 출력 드라이버.And an output signal section configured to pull up an output signal to a first output voltage in response to the pull-up drive signal and pull down the output signal to a second output voltage in response to the pull-down drive signal. 제 1 항에 있어서, 상기 풀업 구동 신호 출력부는The method of claim 1, wherein the pull-up drive signal output unit 상기 입력 신호의 제1 레벨에 응답하여 상기 풀업 구동 신호를 제 1 구동 전압으로 풀업하는 풀업 구동 신호 풀업부; 및A pull-up driving signal pull-up unit configured to pull up the pull-up driving signal to a first driving voltage in response to the first level of the input signal; And 상기 입력 신호의 제1 레벨에 응답하여 상기 풀업 구동 신호를 제 2 구동 전압으로 풀다운하고, 상기 업 슬루율 제어 신호에 응답하여 상기 풀업 구동 신호의 제 2 구동 전압으로의 풀다운 천이 시간을 조절하는 풀업 구동 신호 풀다운부를 포함하는 것을 특징으로 하는 푸쉬-풀 출력 드라이버.A pull-up that pulls down the pull-up drive signal to a second drive voltage in response to a first level of the input signal and adjusts a pull-down transition time of the pull-up drive signal to a second drive voltage in response to the up-slew rate control signal; A push-pull output driver comprising a drive signal pull-down. 제 2 항에 있어서, 상기 풀업 구동 신호 출력부는The method of claim 2, wherein the pull-up drive signal output unit M(M은 1이상의 자연수) 비트의 업 슬루율 제어 코드를 입력받아 2M 개의 상기 업 슬루율 제어 신호를 출력하는 디코더를 포함하는 것을 특징으로 하는 푸쉬-풀 출력 드라이버.And a decoder configured to receive an up slew rate control code of M (M is a natural number of 1 or more) bits and output 2 M of the up slew rate control signals. 제 3 항에 있어서, 상기 풀업 구동 신호 풀업부는 4. The pull-up driving signal pull-up part of claim 3, 궁극적으로 상기 제 1 구동 전압에 소스가 연결되고 게이트에 상기 입력 신호가 인가되는 P 타입 풀업 구동 신호 풀업 트랜지스터를 포함하고,A P-type pull-up drive signal pull-up transistor, wherein a source is ultimately connected to the first drive voltage and the input signal is applied to a gate; 상기 풀업 구동 신호 풀다운부는 The pull-up driving signal pull-down unit 궁극적으로 상기 제 2 구동 전압에 소스가 연결되고 게이트에 상기 입력 신호가 인가되는 N 타입 풀업 구동 신호 풀다운 트랜지스터; An N-type pull-up drive signal pull-down transistor, wherein a source is ultimately connected to the second drive voltage and the input signal is applied to a gate; 상기 N 타입 풀업 구동 신호 풀다운 트랜지스터와 상기 제 2 구동 전압간에 직렬로 연결되는 2M개 이상의 N 타입 업 슬루율 제어 트랜지스터들; 및At least 2M N type up slew rate control transistors connected in series between the N type pull up drive signal pull down transistor and the second drive voltage; And 상기 N 타입 업 슬루율 제어 트랜지스터들 각각의 드레인과 제 2 구동 전압간에 연결되어 있고, 대응되는 상기 업 슬루율 제어 신호에 의해 스위칭되는 2M개의 스위칭 소자들을 포함하며,2 M switching elements connected between a drain and a second driving voltage of each of the N type up slew rate control transistors and switched by a corresponding up slew rate control signal, 상기 풀업 구동 신호는 상기 P 타입 풀업 구동 신호 풀업 트랜지스터의 드레인과 상기 N 타입 풀업 구동 신호 풀다운 트랜지스터의 드레인이 만나는 풀업 구동 신호 출력 지점에서 출력되는 것을 특징으로 하는 푸쉬-풀 출력 드라이버.And the pull-up drive signal is output at a pull-up drive signal output point where the drain of the P-type pull-up drive signal pull-up transistor meets the drain of the N-type pull-up drive signal pull-down transistor. 제 1 항에 있어서, 상기 풀다운 구동 신호 출력부는The method of claim 1, wherein the pull-down drive signal output unit 상기 입력 신호의 제2 레벨에 응답하여 상기 풀다운 구동 신호를 제 1 구동 전압으로 풀업하고, 상기 다운 슬루율 제어 신호에 응답하여 상기 풀다운 구동 신호의 제 1 구동 전압으로의 풀업 천이 시간을 조절하는 풀다운 구동 신호 풀업부; 및A pull-down that pulls up the pull-down drive signal to a first drive voltage in response to a second level of the input signal, and adjusts a pull-up transition time of the pull-down drive signal to a first drive voltage in response to the down slew rate control signal A drive signal pull-up unit; And 상기 입력 신호의 제2 레벨에 응답하여 상기 풀다운 구동 신호를 제 2 구동 전압으로 풀다운하는 풀다운 구동 신호 풀다운부를 포함하는 것을 특징으로 하는 푸쉬-풀 출력 드라이버.And a pull-down drive signal pull-down unit configured to pull down the pull-down drive signal to a second drive voltage in response to the second level of the input signal. 제 5 항에 있어서,The method of claim 5, wherein 상기 풀다운 구동 신호 출력부는 M(M은 1이상의 자연수) 비트의 다운 슬루율 제어 코드를 입력받아 2M개의 상기 다운 슬루율 제어 신호를 출력하는 디코더를 포함하는 것을 특징으로 하는 푸쉬-풀 출력 드라이버.And a decoder configured to receive a down slew rate control code of M (M is a natural number of 1 or more) bits and output 2 M of the down slew rate control signals. 제 6 항에 있어서, 상기 풀다운 구동 신호 풀다운부는 The method of claim 6, wherein the pull-down drive signal pull-down unit 궁극적으로 상기 제 2 구동 전압에 소스가 연결되고 게이트에 상기 입력 신호가 인가되는 N 타입 풀다운 구동 신호 풀다운 트랜지스터를 포함하고,An N type pull-down drive signal pull-down transistor, wherein a source is ultimately connected to the second drive voltage and the input signal is applied to a gate; 상기 풀다운 구동 신호 풀업부는 The pull-down driving signal pull-up unit 궁극적으로 상기 제 1 구동 전압에 소스가 연결되고 게이트에 상기 입력 신호가 인가되는 P 타입 풀다운 구동 신호 풀업 트랜지스터; A P-type pull-down drive signal pull-up transistor in which a source is ultimately connected to the first drive voltage and the input signal is applied to a gate; 상기 P 타입 풀다운 구동 신호 풀업 트랜지스터와 상기 제 1 구동 전압간에 직렬로 연결되는 2M개 이상의 P 타입 다운 슬루율 제어 트랜지스터들; 및At least 2M P-type down slew rate control transistors connected in series between the P-type pull-down drive signal pull-up transistor and the first drive voltage; And 상기 P 타입 다운 슬루율 제어 트랜지스터들 각각의 드레인과 제 1 구동 전압간에 연결되어 있고, 대응되는 상기 다운 슬루율 제어 신호에 의해 스위칭되는 2M개의 스위칭 소자들을 포함하며,And 2 M switching elements connected between a drain and a first driving voltage of each of the P-type down slew rate control transistors and switched by a corresponding down slew rate control signal, 상기 풀다운 구동 신호는 상기 P 타입 풀다운 구동 신호 풀업 트랜지스터의 드레인과 상기 N 타입 풀다운 구동 신호 풀다운 트랜지스터의 드레인이 만나는 풀다운 구동 신호 출력 지점에서 출력되는 것을 특징으로 하는 푸쉬-풀 출력 드라이버.And the pull-down drive signal is output at a pull-down drive signal output point where the drain of the P-type pull-down drive signal pull-up transistor meets the drain of the N-type pull-down drive signal pull-down transistor. 제 1 항에 있어서, 상기 출력 신호부는The method of claim 1, wherein the output signal unit 상기 풀업 구동 신호에 응답하여 상기 출력 신호를 상기 제 1 출력 전압 레벨로 풀업시키는 출력 신호 풀업부; 및An output signal pull-up unit configured to pull up the output signal to the first output voltage level in response to the pull-up driving signal; And 상기 풀다운 구동 신호에 응답하여 상기 출력 신호를 상기 제 2 출력 전압 레벨로 풀다운시키는 출력 신호 풀다운부를 포함하는 것을 특징으로 하는 푸쉬-풀 출력 드라이버.And a pull-pull output driver configured to pull down the output signal to the second output voltage level in response to the pull-down drive signal. 제 8 항에 있어서, 상기 출력 신호 풀업부는 The method of claim 8, wherein the output signal pull-up unit 궁극적으로 상기 제 1 출력 전압에 소스가 연결되고 게이트에 상기 풀업 구동 신호가 인가되는 P 타입 트랜지스터를 포함하고,A P-type transistor, the source of which is ultimately connected to the first output voltage and to which the pull-up drive signal is applied to a gate; 상기 출력 신호 풀다운부는 궁극적으로 상기 제 2 출력 전압에 소스가 연결되고 게이트에 상기 풀다운 구동 신호가 인가되는 N 타입 트랜지스터를 포함하며,The output signal pull-down part ultimately includes an N-type transistor having a source connected to the second output voltage and a pull-down driving signal applied to a gate; 상기 P 타입 트랜지스터의 드레인과 상기 N 타입 트랜지스터의 드레인이 만나는 출력 신호 출력 지점에서 출력 신호가 출력되는 것을 특징으로 하는 푸쉬-풀 출력 드라이버.And an output signal is output at an output signal output point where the drain of the P-type transistor and the drain of the N-type transistor meet. 제 1 출력 전압과 제 2 출력 전압간에 병렬로 연결된 P (P는 2이상의 자연수)개의 푸쉬-풀 출력 드라이버 유닛들; 및P (P is two or more natural numbers) push-pull output driver units connected in parallel between the first output voltage and the second output voltage; And 복수개의 비트로 구성된 드라이빙 강도 제어 코드를 입력받고, 상기 드라이빙 강도 제어 코드에 응답하여, 상기 푸쉬-풀 출력 드라이버 유닛들 중, 인에이블되는 푸쉬-풀 출력 드라이버 유닛을 결정하기 위해서 P 쌍의 풀업 구동 인에이블 신호와 풀다운 구동 인에이블 신호를 출력하는 드라이빙 강도 제어부를 포함하고,A P pair of pull-up drive-in is input to receive a driving strength control code consisting of a plurality of bits, and in response to the driving strength control code, to determine which push-pull output driver unit is enabled among the push-pull output driver units. A driving strength control unit for outputting an enable signal and a pull-down driving enable signal; 상기 푸쉬-풀 출력 드라이버 유닛은,The push-pull output driver unit, 복수개의 비트로 구성된 업 슬루율 제어 코드를 입력받고, 상기 업 슬루율 제어 코드에 응답하여 업 슬루율 제어 신호를 출력하는 업 슬루율 제어 신호 출력부;An up slew rate control signal output unit receiving an up slew rate control code consisting of a plurality of bits and outputting an up slew rate control signal in response to the up slew rate control code; 복수개의 비트로 구성된 다운 슬루율 제어 코드를 입력받고, 상기 다운 슬루율 제어 코드에 응답하여 다운 슬루율 제어 신호를 출력하는 다운 슬루율 제어 신호 출력부; A down slew rate control signal output unit for receiving a down slew rate control code composed of a plurality of bits and outputting a down slew rate control signal in response to the down slew rate control code; 상기 풀업 구동 인에이블 신호에 의해 인에이블 여부가 결정되고, 입력 신호를 입력받아 상기 업 슬루율 제어 신호에 응답하여 슬루율이 제어된 풀업 구동 신호를 출력하는 풀업 구동 신호 출력부;A pull-up driving signal output unit configured to determine whether to enable the pull-up driving enable signal, and output a pull-up driving signal whose slew rate is controlled in response to the input signal; 상기 풀다운 구동 인에이블 신호에 의해 인에이블 여부가 결정되고, 상기 입력 신호를 입력받아 상기 다운 슬루율 제어 신호에 응답하여 슬루율이 제어된 풀다운 구동 신호를 출력하는 풀다운 구동 신호 출력부; 및A pull-down drive signal output unit configured to determine whether to enable the pull-down drive enable signal, and output a pull-down drive signal having a controlled slew rate in response to the input signal; And 상기 풀업 구동 신호에 응답하여 출력 신호를 상기 제 1 출력 전압으로 풀업하고 상기 풀다운 구동 신호에 응답하여 출력 신호를 상기 제 2 출력 전압으로 풀다운하는 출력 신호부를 구비한 것을 특징으로 하는 푸쉬-풀 출력 드라이버.And a pull-pull output driver configured to pull up an output signal to the first output voltage in response to the pull-up drive signal and pull down an output signal to the second output voltage in response to the pull-down drive signal. . 제 10 항에 있어서,The method of claim 10, 상기 풀업 구동 신호 출력부는The pull-up drive signal output unit 상기 입력 신호에 응답하여 상기 풀업 구동 신호를 제 1 구동 전압으로 풀업하는 풀업 구동 신호 풀업부; 및A pull-up driving signal pull-up unit configured to pull up the pull-up driving signal to a first driving voltage in response to the input signal; And 상기 입력 신호에 응답하여 상기 풀업 구동 신호를 제 2 구동 전압으로 풀다운하고, 상기 업 슬루율 제어 신호에 응답하여 상기 풀업 구동 신호의 제 2 구동 전압으로의 풀다운 천이 시간을 조절하는 풀업 구동 신호 풀다운부를 포함하여 구성된 것을 특징으로 하는 푸쉬-풀 출력 드라이버.A pull-up driving signal pull-down unit configured to pull down the pull-up driving signal to a second driving voltage in response to the input signal and adjust a pull-down transition time of the pull-up driving signal to a second driving voltage in response to the up-slew rate control signal; Push-pull output driver, characterized in that configured to include. 제 11 항에 있어서,The method of claim 11, 상기 업 슬루율 제어 신호 출력부는The up slew rate control signal output unit M(M은 1이상의 자연수) 비트의 업 슬루율 제어 코드를 입력받아 2M 개의 업 슬루율 제어 신호를 출력하는 디코더로 구성된 것을 특징으로 하는 푸쉬-풀 출력 드라이버.A push-pull output driver comprising: a decoder configured to receive an up-slew rate control code of M (M is a natural number of 1 or more) bits and output 2 M up-slew rate control signals. 제 12 항에 있어서,The method of claim 12, 상기 풀업 구동 신호 풀업부는 The pull-up driving signal pull-up unit 궁극적으로 상기 제 1 구동 전압에 소스가 연결되고 게이트에 상기 입력 신호가 인가되는 P 타입 풀업 구동 신호 풀업 트랜지스터를 포함하여 구성되며,And a P-type pull-up drive signal pull-up transistor, wherein a source is ultimately connected to the first drive voltage and the input signal is applied to a gate. 상기 풀업 구동 신호 풀다운부는 The pull-up driving signal pull-down unit 궁극적으로 상기 제 2 구동 전압에 소스가 연결되고 게이트에 상기 입력 신호가 인가되는 N 타입 풀업 구동 신호 풀다운 트랜지스터; An N-type pull-up drive signal pull-down transistor, wherein a source is ultimately connected to the second drive voltage and the input signal is applied to a gate; 상기 풀업 구동 인에이블 신호가 게이트에 인가되고, 상기 N 타입 풀업 구동 신호 풀다운 트랜지스터와 상기 제 2 구동 전압간에 직렬로 연결되는 2M개 이상의 N 타입 업 슬루율 제어 트랜지스터들; 및At least 2M N type up slew rate control transistors having the pull up drive enable signal applied to a gate and connected in series between the N type pull up drive signal pull down transistor and the second drive voltage; And 상기 N 타입 업 슬루율 제어 트랜지스터들 각각의 드레인과 제 2 구동 전압간에 연결되어 있고, 대응되는 상기 업 슬루율 제어 신호에 의해 스위칭되는 2M개의 스위칭 소자들을 포함하여 구성되고,And 2 M switching elements connected between a drain and a second driving voltage of each of the N type up slew rate control transistors and switched by a corresponding up slew rate control signal, 상기 풀업 구동 신호는 상기 P 타입 풀업 구동 신호 풀업 트랜지스터의 드레인과 상기 N 타입 풀업 구동 신호 풀다운 트랜지스터의 드레인이 만나는 풀업 구동 신호 출력 지점에서 출력되는 것을 특징으로 하는 푸쉬-풀 출력 드라이버.And the pull-up drive signal is output at a pull-up drive signal output point where the drain of the P-type pull-up drive signal pull-up transistor meets the drain of the N-type pull-up drive signal pull-down transistor. 제 10 항에 있어서,The method of claim 10, 상기 풀다운 구동 신호 출력부는The pull-down drive signal output unit 상기 입력 신호에 응답하여 상기 풀다운 구동 신호를 제 1 구동 전압으로 풀업하고, 상기 다운 슬루율 제어 신호에 응답하여 상기 풀다운 구동 신호의 제 1 구동 전압으로의 풀업 천이 시간을 조절하는 풀다운 구동 신호 풀업부; 및A pull-down driving signal pull-up unit configured to pull up the pull-down driving signal to a first driving voltage in response to the input signal, and adjust a pull-up transition time of the pull-down driving signal to the first driving voltage in response to the down slew rate control signal; ; And 상기 입력 신호에 응답하여 상기 풀다운 구동 신호를 제 2 구동 전압으로 풀다운하는 풀다운 구동 신호 풀다운부를 포함하여 구성된 것을 특징으로 하는 푸쉬-풀 출력 드라이버.And a pull-down drive signal pull-down unit configured to pull down the pull-down drive signal to a second drive voltage in response to the input signal. 제 14 항에 있어서,The method of claim 14, 상기 다운 슬루율 제어 신호 출력부는The down slew rate control signal output unit M(M은 1이상의 자연수) 비트의 다운 슬루율 제어 코드를 입력받아 2M 개의 다운 슬루율 제어 신호를 출력하는 디코더로 구성된 것을 특징으로 하는 푸쉬-풀 출력 드라이버.A push-pull output driver, comprising: a decoder for receiving a down slew rate control code of M (M is a natural number of 1 or more) bits and outputting 2 M down slew rate control signals. 제 15 항에 있어서,The method of claim 15, 상기 풀다운 구동 신호 풀다운부는 The pull down driving signal pull down unit 궁극적으로 상기 제 2 구동 전압에 소스가 연결되고 게이트에 상기 입력 신호가 인가되는 N 타입 풀다운 구동 신호 풀다운 트랜지스터를 포함하여 구성되며,And an N type pulldown driving signal pulldown transistor, wherein a source is ultimately connected to the second driving voltage and the input signal is applied to a gate, 상기 풀다운 구동 신호 풀업부는 The pull-down driving signal pull-up unit 궁극적으로 상기 제 1 구동 전압에 소스가 연결되고 게이트에 상기 입력 신 호가 인가되는 P 타입 풀다운 구동 신호 풀업 트랜지스터; A P-type pull-down drive signal pull-up transistor in which a source is ultimately connected to the first drive voltage and the input signal is applied to a gate; 상기 풀다운 구동 인에이블 신호가 게이트에 인가되고, 상기 P 타입 풀다운 구동 신호 풀업 트랜지스터와 상기 제 1 구동 전압간에 직렬로 연결되는 2M개 이상의 P 타입 다운 슬루율 제어 트랜지스터들; 및At least 2M P-type down slew rate control transistors having the pull-down drive enable signal applied to a gate and connected in series between the P-type pull-down drive signal pull-up transistor and the first drive voltage; And 상기 P 타입 다운 슬루율 제어 트랜지스터들 각각의 드레인과 제 1 구동 전압간에 연결되어 있고, 대응되는 상기 다운 슬루율 제어 신호에 의해 스위칭되는 2M개의 스위칭 소자들을 포함하여 구성되고,And 2 M switching elements connected between a drain and a first driving voltage of each of the P-type down slew rate control transistors and switched by a corresponding down slew rate control signal, 상기 풀다운 구동 신호는 상기 P 타입 풀다운 구동 신호 풀업 트랜지스터의 드레인과 상기 N 타입 풀다운 구동 신호 풀다운 트랜지스터의 드레인이 만나는 풀다운 구동 신호 출력 지점에서 출력되는 것을 특징으로 하는 푸쉬-풀 출력 드라이버.And the pull-down drive signal is output at a pull-down drive signal output point where the drain of the P-type pull-down drive signal pull-up transistor meets the drain of the N-type pull-down drive signal pull-down transistor. 제 10 항에 있어서,The method of claim 10, 상기 출력 신호부는The output signal unit 상기 풀업 구동 신호에 응답하여 상기 출력 신호를 상기 제 1 출력 전압으로 풀업시키는 출력 신호 풀업부; 및An output signal pull-up unit configured to pull up the output signal to the first output voltage in response to the pull-up driving signal; And 상기 풀다운 구동 신호에 응답하여 상기 출력 신호를 상기 제 2 출력 전압으로 풀다운시키는 출력 신호 풀다운부를 포함하여 구성된 것을 특징으로 하는 푸쉬-풀 출력 드라이버. And an output signal pull-down unit configured to pull down the output signal to the second output voltage in response to the pull-down drive signal. 제 17 항에 있어서,The method of claim 17, 상기 출력 신호 풀업부는 The output signal pull-up unit 궁극적으로 상기 제 1 출력 전압에 소스가 연결되고 게이트에 상기 풀업 구동 신호가 인가되는 P 타입 트랜지스터를 포함하여 구성되며,And a P-type transistor, the source of which is ultimately connected to the first output voltage and to which the pull-up drive signal is applied to a gate, 상기 출력 신호 풀다운부는 궁극적으로 상기 제 2 출력 전압에 소스가 연결되고 게이트에 상기 풀다운 구동 신호가 인가되는 N 타입 트랜지스터를 포함하여 구성되고,The output signal pull-down part includes an N-type transistor, the source of which is ultimately connected to the second output voltage and the pull-down driving signal applied to a gate; 상기 P 타입 트랜지스터의 드레인과 상기 N 타입 트랜지스터의 드레인이 만나는 출력 신호 출력 지점에서 출력 신호가 출력되는 것을 특징으로 하는 푸쉬-풀 출력 드라이버.And an output signal is output at an output signal output point where the drain of the P-type transistor and the drain of the N-type transistor meet.
KR1020040111659A 2004-12-24 2004-12-24 Push-pull output driver with capability of controlling slew rate and driving strength KR100693922B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040111659A KR100693922B1 (en) 2004-12-24 2004-12-24 Push-pull output driver with capability of controlling slew rate and driving strength

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040111659A KR100693922B1 (en) 2004-12-24 2004-12-24 Push-pull output driver with capability of controlling slew rate and driving strength

Publications (2)

Publication Number Publication Date
KR20060072893A KR20060072893A (en) 2006-06-28
KR100693922B1 true KR100693922B1 (en) 2007-03-12

Family

ID=37166029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040111659A KR100693922B1 (en) 2004-12-24 2004-12-24 Push-pull output driver with capability of controlling slew rate and driving strength

Country Status (1)

Country Link
KR (1) KR100693922B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7929357B2 (en) 2008-01-02 2011-04-19 Samsung Electronics Co., Ltd. Data output buffer circuit and semiconductor memory device including the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7868667B2 (en) 2008-03-26 2011-01-11 Hynix Semiconductor Inc. Output driving device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568081A (en) 1995-06-07 1996-10-22 Cypress Semiconductor, Corporation Variable slew control for output buffers
US5877647A (en) 1995-10-16 1999-03-02 Texas Instruments Incorporated CMOS output buffer with slew rate control
US6075379A (en) 1998-01-22 2000-06-13 Intel Corporation Slew rate control circuit
KR20030079297A (en) * 2002-04-03 2003-10-10 삼성전자주식회사 Output driver circuit for controlling up-slew rate and down-slew rate, up-driving strength and down-driving strength, each independently
KR20050100997A (en) * 2004-04-16 2005-10-20 주식회사 하이닉스반도체 An apparatus for adjusting slew rate in semiconductor memory device and its method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568081A (en) 1995-06-07 1996-10-22 Cypress Semiconductor, Corporation Variable slew control for output buffers
US5877647A (en) 1995-10-16 1999-03-02 Texas Instruments Incorporated CMOS output buffer with slew rate control
US6075379A (en) 1998-01-22 2000-06-13 Intel Corporation Slew rate control circuit
KR20030079297A (en) * 2002-04-03 2003-10-10 삼성전자주식회사 Output driver circuit for controlling up-slew rate and down-slew rate, up-driving strength and down-driving strength, each independently
KR20050100997A (en) * 2004-04-16 2005-10-20 주식회사 하이닉스반도체 An apparatus for adjusting slew rate in semiconductor memory device and its method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7929357B2 (en) 2008-01-02 2011-04-19 Samsung Electronics Co., Ltd. Data output buffer circuit and semiconductor memory device including the same

Also Published As

Publication number Publication date
KR20060072893A (en) 2006-06-28

Similar Documents

Publication Publication Date Title
KR100480596B1 (en) Output driver circuit for controlling up-slew rate and down-slew rate, up-driving strength and down-driving strength, each independently
US6437599B1 (en) Programmable line driver
JP4969819B2 (en) Semiconductor device transmitter and signal transmission method thereof
US6456124B1 (en) Method and apparatus for controlling impedance of an off-chip driver circuit
JP5379363B2 (en) Substrate bias control circuit and substrate bias control method using lookup table
US20080303558A1 (en) Data output driver circuit
US20080094112A1 (en) Semiconductor integrated circuit controlling output impedance and slew rate
US20090045852A1 (en) Low Voltage Differential Signalling Driver with Pre-Emphasis
US7583752B2 (en) Transmitter for outputting differential signals of different voltage levels
US7969183B2 (en) Semiconductor device
KR20090061325A (en) Data output driving circuit and slew rate control method of the same
KR20120082229A (en) Voltage regulator and method of regulating voltage
EP1297629B1 (en) Buffer with compensating drive strength
US9786355B2 (en) Signaling method using constant reference voltage and devices thereof
US6686779B2 (en) Driver circuit for differentially outputting data from internal circuitry of an LSI to outside the LSI
KR20030026008A (en) Semiconductor Memory Device with Adaptive Output Driver
KR100942972B1 (en) Output driver
US7362138B1 (en) Flexible multimode logic element for use in a configurable mixed-logic signal distribution path
KR100860418B1 (en) Circuit for receiving and driving a clock-signal
KR100693922B1 (en) Push-pull output driver with capability of controlling slew rate and driving strength
US6198308B1 (en) Circuit for dynamic switching of a buffer threshold
KR20090102623A (en) Output driving device
KR100961102B1 (en) Integrated circuit
KR100598017B1 (en) Input buffer calibrating an output characteristic according to a variation of reference voltage and input buffering method thereof
KR102214629B1 (en) Off-chip driver

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee