KR100692982B1 - 배드 블럭 정보가 기록된 난드 타입의 플래시 메모리 - Google Patents

배드 블럭 정보가 기록된 난드 타입의 플래시 메모리 Download PDF

Info

Publication number
KR100692982B1
KR100692982B1 KR1020050078999A KR20050078999A KR100692982B1 KR 100692982 B1 KR100692982 B1 KR 100692982B1 KR 1020050078999 A KR1020050078999 A KR 1020050078999A KR 20050078999 A KR20050078999 A KR 20050078999A KR 100692982 B1 KR100692982 B1 KR 100692982B1
Authority
KR
South Korea
Prior art keywords
area
read
flash memory
bad block
information
Prior art date
Application number
KR1020050078999A
Other languages
English (en)
Other versions
KR20070024249A (ko
Inventor
김응중
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050078999A priority Critical patent/KR100692982B1/ko
Publication of KR20070024249A publication Critical patent/KR20070024249A/ko
Application granted granted Critical
Publication of KR100692982B1 publication Critical patent/KR100692982B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

난드 타입의 플래시 메모리가 개시된다. 본 난드 플래시 메모리는, 적어도 하나 이상의 배드 비트(bad bits)를 포함하는 배드 블럭에 대한 정보가 기록된 리드 온리 영역(Read only area) 및, 데이터 읽기 및 쓰기가 가능한 리드 앤 라이트 영역(Read and Write area)을 포함한다. 여기서, 리드 앤 라이트 영역 내에는 사용과정에서 발생하는 배드 블럭에 대한 정보를 기록하기 위한 적어도 하나 이상의 배드 블럭 정보 리드 앤 라이트 영역이 마련될 수 있다. 이에 따라, 초기 배드 블럭 정보를 안전하게 보존할 수 있게 된다.
난드 플래시 메모리, 배드 블럭, 리드 온리 영역, 리드 앤 라이트 영역

Description

배드 블럭 정보가 기록된 난드 타입의 플래시 메모리 { NAND type flash memory for recording bad block information }
도 1은 본 발명의 일 실시 예에 따른 난드 플래시 메모리의 구성을 나타내는 모식도,
도 2는 도 1의 난드 플래시 메모리 상에서 리드 온리 영역의 위치를 설명하기 위한 모식도,
도 3은 본 발명의 또 다른 실시 예에 따른 플래시 메모리의 구성을 나타내는 모식도, 그리고,
도 4는 도 3의 플래시 메모리 상에서 리드 온리 영역 및 배드 블럭 정보 리드 앤 라이트 영역의 위치를 설명하기 위한 모식도이다.
* 도면 주요 부분에 대한 부호의 설명 *
100 : 난드 플래시 메모리 110 : 리드 온리 영역
120 : 리드 앤 라이트 영역 121 : 배드블럭정보 리드앤라이트영역
310 : 인터페이스부 320 : 난드 플래시 어레이
330 : 리드 온리 영역 340 : 리드 앤 라이트 영역
341 : 배드블럭정보 리드앤라이트영역
본 발명은 난드 타입 플래시 메모리에 관한 것으로, 보다 상세하게는 배드 비트를 포함하는 배드 블럭에 대한 정보를 리드 온리 영역에 기록한 난드 타입 플래시 메모리에 관한 것이다.
플래시 메모리란 지속적으로 전원이 공급되는 비휘발성 메모리의 일종이다. 플래시 메모리 상에서는 블록단위로 데이터를 지울 수도 있고, 다시 프로그램 할 수도 있다.
플래시 메모리는 크게 노어(NOR) 타입 플래시 메모리 및 난드(NAND) 타입 플래시 메모리의 두 종류가 있다.
노어 타입 플래시 메모리는 XIP(eXecute In Place) 기능과 높은 읽기 성능을 제공하는 반면, 가격이 비싸 대부분 낮은 용량에서만(1MB~4MB) 효율적으로 사용된다. 또한, 노어 타입 플래시 메모리는 쓰기와 지우기 성능이 좋지 않다는 단점이 있다.
반면, 난드 타입의 플래시 메모리는 높은 셀 밀도와 많은 용량을 제공하며, 쓰기와 지우기 성능이 우수하다는 장점이 있다. 하지만, 블록 단위로 액세스되기 때문에 XIP에는 사용될 수 없으며, 에러 블록, 즉, 배드 블럭이 발생할 수 있다는 문제점이 있다.
배드 블럭이란 배드 비트를 포함하는 블럭을 의미한다. 배드 블럭에 데이터가 기록하는 경우 데이터가 깨져서 읽기 에러, 쓰기 에러, 지우기 에러 등이 발생 할 수 있다. 또는, 이상없이 읽기, 쓰기, 지우기 등이 수행되었음에도 불구하고, 일정 시간 후에 기록된 데이터가 변질되는 증상 등이 발생할 수 있다. 이러한 배드 블럭은 난드 플래시 메모리 제조 과정에서 필수적으로 발생한다. 따라서, 제조자는 배드 블럭의 위치 등을 알려주는 배드 블럭 정보(Bad block Information)를 플래시 메모리 내의 소정 영역에 기록하여 준다. 배드 블럭 정보는 플래시 메모리 상에서 각 페이지의 스페어 영역에 기록되는 것이 일반적이다.
하지만, 종래의 난드 플래시 메모리의 경우, 시스템을 제작하는 사용자가 실수로 배드 블럭 정보를 지울 수 있다는 문제점이 있었다. 특히, 난드 플래시 메모리 특성 상 사용과정에서도 배드 블럭이 발생할 수 있다. 이러한 경우, 시스템을 제작하는 사용자는 새로이 발생한 배드 블럭 정보를 플래시 메모리에 기록하게 된다. 이 과정에서, 실수로 초기 배드 블럭 정보가 기록된 영역 상에서 배드 블럭 정보를 새로 기록할 수 있다. 이 경우, 제작자가 최초 기록한 배드 블럭 정보가 지워지게 된다.
한번 지워진 배드 블럭 정보는 다시 살릴 수 없으므로, 사용자는 PCB 보드 상에서 플래시 메모리를 제거하고 플래시 메모리 제작자에게 A/S를 의뢰하거나, 새로운 플래시 메모리로 교체하여야 한다는 불편함이 있었다. 이러한 불편함은 난드 플래시 메모리를 이용하여 시스템을 대량 생산하는 경우에 훨씬 더 커지게 된다.
본 발명은 이상과 같은 문제점을 해결하기 위해서, 초기 배드 블럭에 대한 정보를 리드 온리 영역에 기록하고, 새로이 발생하는 배드 블럭에 대한 정보를 기 록할 영역을 별도로 구비함으로써, 배드 블럭 정보가 지워지는 것을 방지할 수 있는 난드 타입의 플래시 메모리를 제공하는 것을 목적으로 한다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 난드 플래시 메모리는, 적어도 하나 이상의 배드 비트(bad bits)를 포함하는 배드 블럭에 대한 정보가 기록된 리드 온리 영역(Read only area), 및, 데이터 읽기 및 쓰기가 가능한 리드 앤 라이트 영역(Read and Write area)을 포함한다.
바람직하게는, 상기 리드 앤 라이트 영역은, 사용과정에서 발생하는 배드 블럭에 대한 정보를 기록하기 위한 적어도 하나 이상의 배드 블럭 정보 리드 앤 라이트 영역을 포함할 수 있다.
보다 바람직하게는, 상기 리드 온리 영역 및 상기 배드 블럭 정보 리드 앤 라이트 영역 중 적어도 하나는, 각 블럭을 구성하는 페이지 상에서 스페어 영역(spare area)에 위치할 수 있다.
한편, 본 발명의 또 다른 실시 예에 따른 플래시 메모리는, 호스트 장치와 인터페이스하기 위한 인터페이스부, 및, 적어도 하나 이상의 배드 비트(bad bits)를 포함한 배드 블럭에 대한 정보가 기록된 리드 온리 영역(Read only area)과, 상기 호스트 장치에 의해 데이터 리드 및 라이트가 수행되는 리드 앤 라이트 영역(Read and Write area)을 구비한 난드 플래시 어레이(array)부를 포함한다.
바람직하게는, 상기 난드 플래시 어레이부의 리드 앤 라이트 영역은, 사용과정에서 발생하는 배드 블럭에 대한 정보를 기록하기 위한 적어도 하나 이상의 배드 블럭 정보 리드 앤 라이트 영역을 포함할 수 있다.
이하에서, 첨부된 도면을 참조하여 본 발명에 대하여 자세하게 설명한다.
도 1은 본 발명의 일 실시 예에 따른 난드 플래시 메모리의 구성을 나타내는 모식도이다. 도 1에 따르면, 본 난드 플래시 메모리(100)는 리드 온리 영역(Read only area : 110) 및 리드 앤 라이트 영역(Read and Write area : 120)을 포함한다.
리드 온리 영역(110)은 데이터 읽기만이 가능한 영역을 의미한다. 이 영역에는 난드 플래시 메모리(100) 출시 과정에서 체크된 배드 블럭에 대한 정보인 초기 배드 블럭 정보가 기록된다. 구체적으로는, 난드 플래시 메모리(100) 출시에 앞서 각 블럭을 스캐닝하여 배드 블럭을 탐색한다. 그리고 나서, 탐색된 배드 블럭의 위치 등에 대한 정보를 각 블럭 내의 소정 영역에 기록한 후, 해당 영역을 리드 온리 영역(110)으로 처리한다. 리드 온리 영역(110)으로 처리하는 방법의 일 예로, 난드 플래시 메모리(100)에 구비된 단자 중 데이터를 지우거나 쓰기 위한 신호를 입력받는 단자와 리드 온리 영역(110) 간의 연결을 차단하는 방법이 있다. 이에 따라, 해당 영역 상에서는 물리적으로 데이터 읽기 작업만이 가능해진다. 데이터 읽기만이 가능하기 때문에, 초기 배드 블럭 정보는 난드 플래시 메모리(100) 사용자에 의해 지워질 가능성이 없다.
리드 앤 라이트 영역(120)은 데이터 읽기 및 쓰기가 가능한 영역을 의미한다. 리드 앤 라이트 영역(120)은 난드 플래시 메모리(100)와 연결된 호스트 장치(예를 들어, CPU나 마이컴 등)에 의해 블럭 단위로 데이터 읽기 및 쓰기 작업이 수 행된다.
한편, 리드 앤 라이트 영역(120) 상에는 난드 플래시 메모리(100) 사용과정에서 발생하는 배드 블럭에 대한 정보가 기록되는 영역이 별도로 마련된다. 본 명세서에서는 이러한 영역을 배드 블럭 정보 리드 앤 라이트 영역으로 명명한다. 배드 블럭이 새로이 발생하게 되면, 호스트 장치에 의해 배드 블럭 정보 리드 앤 라이트 영역에 기록된 배드 블럭 정보가 업데이트된다.
도 2는 도 1의 난드 플래시 메모리(100)에서 배드 블럭 정보가 기록되는 영역의 위치를 구체적으로 설명하기 위한 모식도이다. 도 2에 따르면, 난드 플래시 메모리(100)는 복수개의 블럭(210_1 ~ 210_n)으로 구분되며, 각 블럭은 다시 복수개의 페이지(Page 1 ~ Page y)로 구분된다. 도 2에서는 첫번째 블럭(210_1) 상의 첫번째 페이지(211)는 복수개의 섹터(211_1 ~ 211_x)로 구분되며, 마지막 섹터(211_x) 뒤에는 스페어 영역(spare area : 211_sa)이 마련된다.
배드 블럭 정보가 기록되는 리드 온리 영역은 스페어 영역(211_sa) 내에 마련될 수 있다. 또한, 배드블럭정보 리드 앤 라이트 영역도 스페어 영역(211_sa)내에 별도로 마련될 수 있다.
도 3은 본 발명의 또 다른 실시 예에 따른 플래시 메모리의 구성을 나타내는 모식도이다. 도 3에 따르면, 본 플래시 메모리는 인터페이스부(310) 및 난드 플래시 어레이(320)를 포함한다. 인터페이스부(310)는 노어(NOR) 플래시 메모리와 같은 방식으로 호스트 장치와 인터페이싱하는 역할을 수행하는 부분이다. 난드 플래시 어레이(320)는 도 1의 난드 플래시 메모리와 같은 구성을 가진다. 구체적으로는, 난드 플래시 어레이(320)는 각각 복수개의 페이지를 포함하는 복수개의 블럭으로 구분된다. 도 3과 같이 NOR 방식으로 호스트 장치와 인터페이스를 하고, NAND 방식으로 데이터를 저장하는 구조의 플래시 메모리를 원 낸드(ONE NAND) 플래시 메모리라고 명명한다.
도 3에서는 미도시되었으나, 인터페이스부(310)는 호스트 인터페이스(host interface), 버퍼램(buffer RAM), 스테이트 머신(state machine), 내부 레지스터(internal registers), 에러 정정 로직(error correction logic) 등과 같은 구성요소를 포함할 수 있다. 인터페이스부(310)의 구성 및 각 구성요소의 기능에 대해서는 공지된 바 있으므로, 이에 대한 도시는 생략하고 각 구성요소의 기능에 대해서만 간략하게 설명한다.
버퍼램은 난드 플래시 어레이(320)에 저장된 데이터를 임시로 옮겨와서 호스트 인터페이스를 통해 외부의 CPU 또는 마이컴과 같은 호스트 장치로 전달하거나, 호스트 인터페이스를 통해 수신된 데이터를 임시로 저장한 후 난드 플래시 어레이(320)에 기록하는 역할을 한다. 난드 방식의 플래시 메모리에서는 블럭 단위로 데이터 읽기/쓰기가 수행되기 때문에, 노어 방식에 비해 속도가 떨어진다는 단점이 있었다. 원 낸드 플래시 메모리에서는 이러한 단점을 해소하기 위해 버퍼램을 구비한다.
에러 정정 로직은 버퍼램에 기록된 데이터 상태를 체크하여 ECC 정보를 산출하는 역할을 한다. 기록 작업 시 정상적으로 기록이 종료된 경우에도 난드 플래시 어레이(320)의 전기적 특성으로 인해 데이터 읽기 시에 1 비트 에러가 발생하는 경 우가 있다. ECC 정보는 이러한 1 비트 에러를 보정하기 위한 것이다.
스테이트 머신은 에러 정정 로직으로부터 산출된 ECC 정보를 통해 데이터의 상태를 체크한다. 즉, 데이터 읽기 작업에서 실시간으로 계산된 ECC와 스페어 영역에 기록된 ECC 정보를 연산해서 1bit 에러를 보정할 수 있다. 또한, 스테이트 머신은 플래시 메모리 내의 각 구성요소들의 동작을 제어하는 역할을 한다. 내부 레지스터는 호스트 인터페이스를 통해 수신되는 커맨드 등을 저장하는 역할을 한다.
난드 플래시 어레이(320)는 리드 온리 영역(330) 및 리드 앤 라이트 영역(340)을 포함한다. 도 1의 난드 플래시 메모리(100)와 마찬가지로 리드 온리 영역(330)에는 초기 배드 블럭 정보가 기록된다.
리드 앤 라이트 영역(340)은 인터페이스부(310)를 통해 외부 호스트 장치로부터 전달되는 데이터를 쓰거나, 외부 호스트 장치에 의해 데이터가 읽혀지는 영역이다. 리드 앤 라이트 영역(340)에는 사용과정에서 발생하는 배드블럭에 대한 정보를 기록하기 위한 배드 블럭 정보 리드 앤 라이트 영역(341)이 포함된다. 배드 블럭 정보 리드 앤 라이트 영역(341)은 복수 개로 구현될 수 있다.
도 4는 도 3의 플래시 메모리 상에서 각 페이지에 구비된 스페어 영역의 구성을 나타내는 모식도이다. 도 4에 따르면, 스페어 영역은 부트 코드 넘버, 워드 어드레스(word address), 바이트 어드레스 별로 구분된다. 도 4에서 워드 어드레스가 8000h인 영역에 초기 배드 블럭 정보가 기록된다. 초기 배드 블럭 정보가 기록되는 부분은 리드 온리 영역(330)으로 처리된다.
그 밖의 스페어 영역은 리드 앤 라이트 영역으로 처리된다. 리드 앤 라이트 영역 중 워드 어드레스가 8003h인 영역은 현재 또는 미래에 사용되는 것을 대비하기 위해 마련된 메모리 영역이다. 또한, 워드 어드레스가 8007h인 영역은 사용자가 자유롭게 사용할 수 있도록 마련된 메모리 영역이다. 사용과정에서 발생하는 배드 블럭에 대한 정보는 이러한 메모리 영역들에 기록될 수 있다. 사용과정에서 생성되는 배드 블럭 정보를 기록하는 영역 이외의 스페어 영역에는 에러 정정 로직에 의해 산출된 ECC 정보 등이 기록될 수 있다.
이와 같이, 본 발명에 따른 난드 플래시 메모리 및 원 난드 플래시 메모리에서는, 초기 배드 블럭 정보가 기록된 영역은 리드 온리 영역으로 처리하는 한편, 사용과정에서 새로이 생성되는 배드 블럭 정보를 기록하기 위한 영역을 리드 앤 라이트 영역 내에 별도로 마련하여 두고 사용자가 업데이트시킬 수 있도록 한다.
이상 살펴본 바와 같이, 본 발명에 따르면, 초기 배드 블럭 정보는 리드 온리 영역 상에 기록된다. 또한, 사용과정에서 새로이 생성되는 배드 블럭 정보를 기록할 수 있는 영역을 리드 앤 라이트 영역 내에 별도로 마련해 둔다. 이에 따라, 초기 배드 블럭 정보를 안전하게 보존하면서, 사용자가 사용과정에서 탐색되는 배드 블럭 정보를 편리하게 업데이트 할 수 있도록 한다.
또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들 은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어 져 서는 안될 것이다.

Claims (5)

  1. 적어도 하나 이상의 배드 비트(bad bits)를 포함하는 배드 블럭에 대한 정보가 기록된 리드 온리 영역(Read only area); 및,
    리드 앤 라이트 영역(Read and Write area);을 포함하며,
    상기 리드 앤 라이트 영역은 외부 호스트 장치에 의해 엑세스되어 데이터 읽기 및 쓰기가 수행될 수 있는 영역임을 특징으로 하는 난드(NAND) 플래시 메모리.
  2. 제1항에 있어서,
    상기 리드 앤 라이트 영역은,
    사용과정에서 발생하는 배드 블럭에 대한 정보를 기록하기 위한 적어도 하나 이상의 배드 블럭 정보 리드 앤 라이트 영역;을 포함하는 것을 특징으로 하는 난드(NAND) 플래시 메모리.
  3. 제2항에 있어서,
    상기 리드 온리 영역 및 상기 배드 블럭 정보 리드 앤 라이트 영역 중 적어도 하나는,
    각 블럭을 구성하는 페이지 상에서 스페어 영역(spare area)에 위치하는 것을 특징으로 하는 난드(NAND) 플래시 메모리.
  4. 호스트 장치와 인터페이스하기 위한 인터페이스부; 및,
    적어도 하나 이상의 배드 비트(bad bits)를 포함한 배드 블럭에 대한 정보가 기록된 리드 온리 영역(Read only area)과, 상기 호스트 장치에 의해 데이터 리드 및 라이트가 수행되는 리드 앤 라이트 영역(Read and Write area)을 구비한 난드 플래시 어레이(array)부;를 포함하는 것을 특징으로 하는 플래시 메모리.
  5. 제4항에 있어서,
    상기 난드 플래시 어레이부의 리드 앤 라이트 영역은,
    사용과정에서 발생하는 배드 블럭에 대한 정보를 기록하기 위한 적어도 하나 이상의 배드 블럭 정보 리드 앤 라이트 영역;을 포함하는 것을 특징으로 하는 플래시 메모리.
KR1020050078999A 2005-08-26 2005-08-26 배드 블럭 정보가 기록된 난드 타입의 플래시 메모리 KR100692982B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050078999A KR100692982B1 (ko) 2005-08-26 2005-08-26 배드 블럭 정보가 기록된 난드 타입의 플래시 메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050078999A KR100692982B1 (ko) 2005-08-26 2005-08-26 배드 블럭 정보가 기록된 난드 타입의 플래시 메모리

Publications (2)

Publication Number Publication Date
KR20070024249A KR20070024249A (ko) 2007-03-02
KR100692982B1 true KR100692982B1 (ko) 2007-03-12

Family

ID=38098989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050078999A KR100692982B1 (ko) 2005-08-26 2005-08-26 배드 블럭 정보가 기록된 난드 타입의 플래시 메모리

Country Status (1)

Country Link
KR (1) KR100692982B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9348708B2 (en) 2013-02-20 2016-05-24 Samsung Electronics Co., Ltd. Memory system performing address mapping according to bad page map

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923989B1 (ko) * 2007-06-01 2009-10-28 삼성전자주식회사 배드 블록을 리맵핑하는 플래시 메모리 장치 및 그것의배드 블록의 리맵핑 방법
US7916540B2 (en) 2007-05-17 2011-03-29 Samsung Electronics Co., Ltd. Non-volatile memory devices and systems including bad blocks address re-mapped and methods of operating the same
KR101507912B1 (ko) * 2013-11-25 2015-04-07 에스케이텔레콤 주식회사 메모리장치 및 메모리장치의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980026498A (ko) * 1996-10-09 1998-07-15 김광호 재기록 가능한 불휘발성 메모리의 기록정보 복구장치 및 방법
KR19980077451A (ko) * 1997-04-18 1998-11-16 윤종용 불 휘발성 반도체 메모리 장치
JP2003022693A (ja) * 2001-07-09 2003-01-24 Mitsubishi Electric Corp 半導体メモリ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980026498A (ko) * 1996-10-09 1998-07-15 김광호 재기록 가능한 불휘발성 메모리의 기록정보 복구장치 및 방법
KR19980077451A (ko) * 1997-04-18 1998-11-16 윤종용 불 휘발성 반도체 메모리 장치
JP2003022693A (ja) * 2001-07-09 2003-01-24 Mitsubishi Electric Corp 半導体メモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9348708B2 (en) 2013-02-20 2016-05-24 Samsung Electronics Co., Ltd. Memory system performing address mapping according to bad page map

Also Published As

Publication number Publication date
KR20070024249A (ko) 2007-03-02

Similar Documents

Publication Publication Date Title
US10552311B2 (en) Recovery for non-volatile memory after power loss
JP4079506B2 (ja) 不揮発性半導体メモリシステムの制御方法
US8316177B2 (en) Partial block data programming and reading operations in a non-volatile memory
US6917547B2 (en) Non-volatile semiconductor memory device
EP1617438B1 (en) Redundancy based NAND flash memory
US6317371B2 (en) Storage device with an error correction unit and an improved arrangement for accessing and transferring blocks of data stored in a non-volatile semiconductor memory
US6760255B2 (en) Flash EEPROM system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
US8516184B2 (en) Data updating using mark count threshold in non-volatile memory
JP2008527586A (ja) オンチップデータのグループ化および整列
CN109582216B (zh) 数据储存装置与存储器装置的数据处理方法
US9383929B2 (en) Data storing method and memory controller and memory storage device using the same
KR101468432B1 (ko) 제어된 스크럽 데이터 판독에 의해 트리거되는 플래시 메모리 리프레시 기술
KR100692982B1 (ko) 배드 블럭 정보가 기록된 난드 타입의 플래시 메모리
JP2007293917A (ja) メモリシステムの制御方法
CN112988069B (zh) 存储器管理方法、存储器存储装置及存储器控制器
EP1246201A2 (en) Semiconductor memory
JP4655034B2 (ja) メモリコントローラ及びフラッシュメモリシステム並びにフラッシュメモリの制御方法
CN113885791A (zh) Flash存储器的数据写入方法、读取方法和装置
JP4332108B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
US20230385149A1 (en) Data memory emulation in flash memory
US8037231B2 (en) Memory architecture for separation of code and data in a memory device
CN106326131B (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置
CN116126210A (zh) 数据存取方法、存储器存储装置及存储器控制器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee