KR100692861B1 - Electro-luminescensce dispaly panel and method of driving the same - Google Patents

Electro-luminescensce dispaly panel and method of driving the same Download PDF

Info

Publication number
KR100692861B1
KR100692861B1 KR1020040006881A KR20040006881A KR100692861B1 KR 100692861 B1 KR100692861 B1 KR 100692861B1 KR 1020040006881 A KR1020040006881 A KR 1020040006881A KR 20040006881 A KR20040006881 A KR 20040006881A KR 100692861 B1 KR100692861 B1 KR 100692861B1
Authority
KR
South Korea
Prior art keywords
gamma adjustment
line
thin film
cell
film transistor
Prior art date
Application number
KR1020040006881A
Other languages
Korean (ko)
Other versions
KR20050078825A (en
Inventor
정연식
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040006881A priority Critical patent/KR100692861B1/en
Publication of KR20050078825A publication Critical patent/KR20050078825A/en
Application granted granted Critical
Publication of KR100692861B1 publication Critical patent/KR100692861B1/en

Links

Images

Classifications

    • AHUMAN NECESSITIES
    • A63SPORTS; GAMES; AMUSEMENTS
    • A63CSKATES; SKIS; ROLLER SKATES; DESIGN OR LAYOUT OF COURTS, RINKS OR THE LIKE
    • A63C19/00Design or layout of playing courts, rinks, bowling greens or areas for water-skiing; Covers therefor
    • A63C19/06Apparatus for setting-out or dividing courts
    • AHUMAN NECESSITIES
    • A63SPORTS; GAMES; AMUSEMENTS
    • A63CSKATES; SKIS; ROLLER SKATES; DESIGN OR LAYOUT OF COURTS, RINKS OR THE LIKE
    • A63C19/00Design or layout of playing courts, rinks, bowling greens or areas for water-skiing; Covers therefor
    • A63C19/06Apparatus for setting-out or dividing courts
    • A63C19/08Mechanical means for marking-out
    • A63C2019/085Fences; Nets; Barriers

Abstract

본 발명은 박막 트랜지스터의 불균일한 특성으로 인한 휘도차를 보상할 수 있는 EL 표시 패널과 그 구동 방법을 제공하는 것이다.The present invention provides an EL display panel and a driving method thereof capable of compensating for a luminance difference due to nonuniform characteristics of a thin film transistor.

이를 위하여, 본 발명의 EL 표시 패널은 게이트 라인과 데이터 라인의 교차로 정의된 화소 영역에 형성되며, 제1 전원 전극과 접속된 EL 셀과, 상기 게이트 라인 및 데이터 라인과 상기 EL 셀 사이에 접속되고 제2 전원 라인과 접속된 셀 구동부를 포함하는 서브 화소를 구비하고; 상기 셀 구동부는 상기 게이트 라인의 스캔 신호에 응답하여 제1 노드로 상기 데이터 라인의 데이터 신호를 공급하는 스위치 박막 트랜지스터와; 상기 제1 노드의 데이터 신호에 응답하여 상기 제2 전원 라인으로부터 상기 EL 셀로 공급되는 전류를 제어하는 구동 박막 트랜지스터와; 감마 조정 라인을 통해 공급된 감마 조정 전압과 상기 제1 노드의 데이터 신호와의 차전압을 충전하여 상기 구동 박막 트랜지스터를 제어하는 스토리지 캐패시터를 구비한다.To this end, the EL display panel of the present invention is formed in a pixel region defined by the intersection of a gate line and a data line, and is connected between an EL cell connected with a first power supply electrode, and between the gate line and data line and the EL cell. A sub pixel including a cell driver connected to a second power line; A switch thin film transistor configured to supply a data signal of the data line to a first node in response to a scan signal of the gate line; A driving thin film transistor configured to control a current supplied from the second power line to the EL cell in response to a data signal of the first node; And a storage capacitor configured to charge the difference voltage between the gamma adjustment voltage supplied through the gamma adjustment line and the data signal of the first node to control the driving thin film transistor.

Description

일렉트로-루미네센스 표시 패널과 그 구동 방법{ELECTRO-LUMINESCENSCE DISPALY PANEL AND METHOD OF DRIVING THE SAME} ELECTROLUMINESCENSCE DISPALY PANEL AND METHOD OF DRIVING THE SAME             

도 1은 통상의 유기 EL 표시 패널을 개략적으로 도시한 도면.1 is a diagram schematically showing a conventional organic EL display panel.

도 2는 도 1에 도시된 R, G, B 서브 화소를 등가적으로 도시한 도면.FIG. 2 is an equivalent view of the R, G, and B sub pixels shown in FIG. 1; FIG.

도 3은 본 발명의 실시 예에 따른 유기 EL 표시 패널을 등가적으로 도시한 도면.3 is an equivalent view of an organic EL display panel according to an exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>

20, 40 : 화소 매트릭스 22, 42 : 게이트 드라이버20, 40: pixel matrix 22, 42: gate driver

24, 44 : 데이터 드라이버 28, 54 : 서브 화소24, 44: data driver 28, 54: sub pixel

30, 56 : 셀 구동부 48 : R 감마 조정 전압 공급부30, 56: cell driver 48: R gamma adjustment voltage supply

50 : G 감마 조정 전압 공급부 52 : B 감마 조정 전압 공급부50: G gamma adjustment voltage supply 52: B gamma adjustment voltage supply

32, 46 : 전원32, 46: power

본 발명은 일렉트로-루미네센스 표시 패널에 관한 것으로, 특히 박막 트랜지스터의 특성 차이를 감마 전압 조정으로 보상할 수 있는 EL 표시 패널과 그 구동 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electroluminescent display panel, and more particularly, to an EL display panel and a driving method thereof capable of compensating a difference in characteristics of a thin film transistor by gamma voltage adjustment.

음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시 장치들이 대두되고 있다. 이러한 평판 표시 장치로는 액정 표시 장치(Liquid Crystal Display), 전계 방출 표시 장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 일렉트로-루미네센스(Electro-Luminescence : 이하, EL이라 함) 표시 패널 등이 있다.Various flat panel display devices that can reduce weight and volume, which are disadvantages of cathode ray tubes, are emerging. Such flat panel displays include a liquid crystal display, a field emission display, a plasma display panel, and an electro-luminescence (hereinafter, EL). And a display panel.

이들 중 EL 표시 패널은 전자와 정공의 재결합으로 형광체를 발광시키는 자발광 소자로, 그 형광체로 무기 화합물을 사용하는 무기 EL과 유기 화합물을 사용하는 유기 EL로 대별된다. 이러한 EL 표시 패널은 저전압 구동, 자기발광, 박막형, 넓은 시야각, 빠른 응답속도, 높은 콘트라스트 등의 많은 장점을 가지고 있어 차세대 표시 장치로 기대되고 있다. Among them, an EL display panel is a self-luminous element that emits a phosphor by recombination of electrons and holes, and is classified roughly into an inorganic EL using an inorganic compound and an organic EL using an organic compound as the phosphor. Such EL display panels have many advantages such as low voltage driving, self-luminous, thin film type, wide viewing angle, fast response speed, and high contrast, and are expected to be the next generation display devices.

유기 EL 소자는 통상 음극과 양극 사이에 적층된 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 정공 주입층으로 구성된다. 이러한 유기 EL 소자에서는 양극과 음극 사이에 소정의 전압을 인가하는 경우 음극으로터 발생된 전자가 전자 주입층 및 전자 수송층을 통해 발광층 쪽으로 이동하고, 양극으로부터 발생된 정공이 정공 주입층 및 정공 수송층을 통해 발광층 쪽으로 이동한다. 이에 따라, 발광층에서는 전자 수송층과 정공 수송층으로부터 공급되어진 전자와 정공이 재결합함에 의해 빛을 방출하게 된다.The organic EL element is usually composed of an electron injection layer, an electron transport layer, a light emitting layer, a hole transport layer, and a hole injection layer stacked between a cathode and an anode. In such an organic EL device, when a predetermined voltage is applied between the anode and the cathode, electrons generated from the cathode move to the light emitting layer through the electron injection layer and the electron transport layer, and holes generated from the anode move to the hole injection layer and the hole transport layer. Move toward the emitting layer through. Accordingly, the light emitting layer emits light by recombination of electrons and holes supplied from the electron transporting layer and the hole transporting layer.

이러한 유기 EL 소자를 이용하는 액티브 매트릭스 EL 표시 패널은 도 1에 도시된 바와 같이 게이트 라인(GL)과 데이타 라인(DL)의 교차로 정의된 영역에 각각 배열되어진 서브 화소들(28)을 구비하는 화소 매트릭스(20)와, 화소 매트릭스(20)의 게이트 라인들(GL)을 구동하는 게이트 드라이버(22)와, 화소 매트릭스(20)의 데이터 라인들(DL)을 구동하는 데이터 드라이버(24)와, 화소 매트릭스(20)와 접속된 전원(32) 및 기저 전원(GND)를 구비한다. As shown in FIG. 1, an active matrix EL display panel using such an organic EL element includes a pixel matrix including subpixels 28 arranged in regions defined by intersections of a gate line GL and a data line DL. 20, the gate driver 22 driving the gate lines GL of the pixel matrix 20, the data driver 24 driving the data lines DL of the pixel matrix 20, and the pixel. A power supply 32 and a ground power supply GND connected to the matrix 20 are provided.

게이트 드라이버(22)는 스캔 펄스를 공급하여 게이트 라인들(GL)을 순차적으로 구동한다.The gate driver 22 sequentially drives the gate lines GL by supplying a scan pulse.

데이터 드라이버(24)는 스캔 펄스가 공급될 때마다 R, G, B 데이터 신호(RD, GD, BD)를 각각의 데이터 라인(DL)에 공급한다. 이때, 데이터 드라이버(24)는 외부로부터 입력된 디지털 데이터를 아날로그 데이터 신호로 변환하여 공급한다. 예를 들면, 데이터 드라이버(24)는 외부로부터 입력된 감마 기준 전압을 다수의 감마 전압 레벨로 분압하고, 입력된 디지털 데이터에 해당되는 감마 전압 레벨을 선택하여 아날로그 데이터 신호로 공급한다.The data driver 24 supplies the R, G, and B data signals RD, GD, and BD to each data line DL every time a scan pulse is supplied. At this time, the data driver 24 converts the digital data input from the outside into an analog data signal and supplies the same. For example, the data driver 24 divides the gamma reference voltage input from the outside into a plurality of gamma voltage levels, selects a gamma voltage level corresponding to the input digital data, and supplies the same as an analog data signal.

R, G, B 서브 화소들(28) 각각은 게이트 라인(GL)에 스캔 펄스가 공급되면 데이터 라인(DL)으로부터 데이터 신호를 공급받아 그 데이터 신호에 상응하는 빛을 발생하게 된다. R, G, B 서브 화소(28) 조합으로 한 화소의 칼러가 구현된다.Each of the R, G, and B sub-pixels 28 receives a data signal from the data line DL when a scan pulse is supplied to the gate line GL, and generates light corresponding to the data signal. The color of one pixel is realized by the combination of the R, G, and B sub-pixels 28.

R, G, B 서브 화소(28) 각각은 도 2에 도시된 바와 같이 기저 전원(GND)에 음극이 접속된 EL 셀(0EL)과, 게이트 라인(GL) 및 데이터 라인(DL)과 전원 라인(PL)에 접속되고 EL 셀(0EL)의 양극에 접속되어 그 EL 셀(0EL)을 구동하기 위 한 셀 구동부(30)를 구비한다.Each of the R, G, and B sub-pixels 28 includes an EL cell 0EL, a gate line GL, a data line DL, and a power supply line, each having a cathode connected to a base power supply GND, as shown in FIG. It is provided with a cell driver 30 connected to the PL and connected to the anode of the EL cell 0EL to drive the EL cell 0EL.

셀 구동부(30)는 게이트 라인(GL)에 게이트 단자가, 데이터 라인(DL)에 소스 단자가, 노드(N1)에 드레인 단자가 접속된 스위치 박막 트랜지스터(T1)와, 노드(N1)에 게이트 단자가, 전원 라인(PL)에 소스 단자가, 그리고 EL 셀(OEL)에 드레인 단자가 접속된 구동 박막 트랜지스터(T2)와, 전원 라인(PL)과 노드(N1) 사이에 접속된 스토리지 캐패시터(C)를 구비한다.The cell driver 30 includes a gate of the switch thin film transistor T1 having a gate terminal connected to the gate line GL, a source terminal connected to the data line DL, a drain terminal connected to the node N1, and a gate connected to the node N1. A driving thin film transistor T2 having a terminal connected to a source terminal to the power supply line PL and a drain terminal to the EL cell OEL, and a storage capacitor connected between the power supply line PL and the node N1. C).

스위치 박막 트랜지스터(T1)는 게이트 라인(GL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 신호를 노드(N1)를 통해 구동 박막 트랜지스터(T2)의 게이트 단자로 공급한다. 이때, 스토리지 캐패시터(C)는 전원 라인(PL)을 통해 공급된 구동 전압(VDD)과, 노드(N1)에 공급된 데이터 신호와의 차전압을 충전한다. 구동 박막 트랜지스터(T2)는 노드(N1)에 공급된 전압에 응답하여 전원 라인(PL)으로부터 EL 셀(OEL)로 공급되는 전류량(I)을 제어함으로써 EL 셀(OEL)의 발광량을 조절하게 된다. 그리고, 스위치 박막 트랜지스터(T1)가 턴-오프된 경우 스토리지 캐패시터(C)에 충전된 전압에 의해 구동 박막 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류(I)를 공급하여 EL 셀(OEL)이 발광을 유지하게 한다.The switch thin film transistor T1 is turned on when a scan pulse is supplied to the gate line GL, and supplies the data signal supplied to the data line DL to the gate terminal of the driving thin film transistor T2 through the node N1. do. In this case, the storage capacitor C charges the difference voltage between the driving voltage VDD supplied through the power line PL and the data signal supplied to the node N1. The driving thin film transistor T2 controls the amount of light emitted from the EL cell OEL by controlling the amount of current I supplied from the power supply line PL to the EL cell OEL in response to the voltage supplied to the node N1. . When the switch thin film transistor T1 is turned off, the driving thin film transistor T2 supplies a constant current I until the data signal of the next frame is supplied by the voltage charged in the storage capacitor C. The EL cell OEL keeps light emission.

이와 같이, 셀 구동부(30)의 구동 박막 트랜지스터(T2)는 입력된 전압에 따라 전류량을 조절하여 EL 셀(OEL)의 발광량을 조절하는 중요한 역할을 한다. 다시 말하여, 구동 박막 트랜지스터(T2)를 통해 공급되는 전류(Ids)는 다음 수학식 1에 의해 결정된다.As described above, the driving thin film transistor T2 of the cell driver 30 plays an important role of controlling the amount of light emitted from the EL cell OEL by adjusting the amount of current according to the input voltage. In other words, the current Ids supplied through the driving thin film transistor T2 is determined by Equation 1 below.

Figure 112004004405179-pat00001
Figure 112004004405179-pat00001

여기서, W 및 L은 구동 박막 트랜지스터(T2)의 채널 폭 및 길이를, Vgs는 구동 박막 트랜지스터(T2)의 게이트 및 소스 단자에 걸리는 전압(Vgs)을, Vth는 문턱 전압을, μ는 이동도를 의미한다. 상기 수학식 1을 참조하면, 구동 박막 트랜지스터(T2)를 통해 공급되는 전류(Ids)는 그의 게이트 단자로 공급된 데이터 전압 뿐만 아니라 그의 특성을 결정하는 문턱 전압(Vth) 및 이동도(μ)에 의해서도 결정됨을 알 수 있다. 그런데, 구동 박막 트랜지스터(T2)는 아몰퍼스-실리콘(Amorphous-Si)을 폴리-실리콘(Poly-Si)으로 결정화하는 레이져 결정화 공정의 영향으로 위치에 따라 불균일한 특성(즉, 문턱 전압, 이동도 등)을 갖는 문제점이 있다.Where W and L are the channel width and length of the driving thin film transistor T2, Vgs is the voltage Vgs across the gate and source terminals of the driving thin film transistor T2, Vth is the threshold voltage, and μ is the mobility. Means. Referring to Equation 1, the current Ids supplied through the driving thin film transistor T2 is not only applied to the data voltage supplied to the gate terminal thereof, but also to the threshold voltage Vth and the mobility μ that determine its characteristics. It can be seen that also determined by. However, the driving thin film transistor T2 has non-uniform characteristics (ie, threshold voltage, mobility, etc.) depending on the position due to the laser crystallization process of crystallizing amorphous silicon (Amorphous-Si) to poly-silicon (Poly-Si). There is a problem with).

구체적으로, 박막 트랜지스터의 제조 공정에서 아몰퍼스-실리콘 박막은 엑시머 레이져(Excimer Laser)를 사용하여 라인 빔(Line beam)을 수평 또는 수직 방향으로 스캔하는 레이져 결정화 공정에 의해 폴리-실리콘으로 결정화된다. 아몰퍼스-실리콘 박막이 폴리-실리콘 박막으로 결정화될 때, 폴리-실리콘 박막의 특성은 레이져 파워 출력에 민감하다. 그런데, 엑시머 레이져의 출력 파워가 시간에 따라 불안정함에 따라 결정화된 폴리-실리콘 박막의 특성이 스캔 방향을 따라 불균일해지게 된다. 이에 따라, 하나의 기판 상에 형성된 다수의 EL 표시 패널간에 박막 트랜지스터의 특성 차이로 인한 휘도 편차가 발생하게 되는 문제점이 있다.Specifically, in the manufacturing process of the thin film transistor, the amorphous-silicon thin film is crystallized to poly-silicon by a laser crystallization process of scanning a line beam in a horizontal or vertical direction using an excimer laser. When the amorphous-silicon thin film is crystallized into a poly-silicon thin film, the properties of the poly-silicon thin film are sensitive to the laser power output. However, as the output power of the excimer laser is unstable over time, the characteristics of the crystallized poly-silicon thin film become nonuniform along the scanning direction. Accordingly, there is a problem that a luminance deviation occurs due to a difference in characteristics of the thin film transistor between a plurality of EL display panels formed on one substrate.

따라서, 본 발명의 목적은 박막 트랜지스터의 불균일한 특성으로 인한 휘도차를 보상할 수 있는 EL 표시 패널과 그 구동 방법을 제공하는 것이다.
Accordingly, it is an object of the present invention to provide an EL display panel and a driving method thereof capable of compensating for a luminance difference due to nonuniform characteristics of a thin film transistor.

상기 목적을 달성하기 위하여, 본 발명에 따른 EL 표시 패널은 게이트 라인과 데이터 라인의 교차로 정의된 화소 영역에 형성되며, 제1 전원 전극과 접속된 EL 셀과, 상기 게이트 라인 및 데이터 라인과 상기 EL 셀 사이에 접속되고 제2 전원 라인과 접속된 셀 구동부를 포함하는 서브 화소를 구비하고; 상기 셀 구동부는 상기 게이트 라인의 스캔 신호에 응답하여 제1 노드로 상기 데이터 라인의 데이터 신호를 공급하는 스위치 박막 트랜지스터와; 상기 제1 노드의 데이터 신호에 응답하여 상기 제2 전원 라인으로부터 상기 EL 셀로 공급되는 전류를 제어하는 구동 박막 트랜지스터와; 감마 조정 라인을 통해 공급된 감마 조정 전압과 상기 제1 노드의 데이터 신호와의 차전압을 충전하여 상기 구동 박막 트랜지스터를 제어하는 스토리지 캐패시터를 구비한다.In order to achieve the above object, an EL display panel according to the present invention is formed in a pixel region defined by the intersection of a gate line and a data line, and includes an EL cell connected to a first power supply electrode, the gate line and data line, and the EL. A sub-pixel connected between cells and including a cell driver connected to a second power supply line; A switch thin film transistor configured to supply a data signal of the data line to a first node in response to a scan signal of the gate line; A driving thin film transistor configured to control a current supplied from the second power line to the EL cell in response to a data signal of the first node; And a storage capacitor configured to charge the difference voltage between the gamma adjustment voltage supplied through the gamma adjustment line and the data signal of the first node to control the driving thin film transistor.

상기 감마 조정 라인은 상기 구동 박막 트랜지스터의 문턱 전압 편차를 보상하기 위한 감마 조정 전압을 상기 스토리지 캐패시터로 공급한다.The gamma adjustment line supplies a gamma adjustment voltage to the storage capacitor to compensate for the threshold voltage deviation of the driving thin film transistor.

상기 서브 화소는 적 EL 셀을 포함하는 적 서브화소, 녹 EL 셀을 포함하는 녹 서브화소, 청 EL 셀을 포함하는 청 서브화소로 구분되고; 상기 감마 조정 라인은 상기 적, 녹, 청 서브 화소별로 분리되어 접속된 제1 내지 제3 감마 조정 라인을 포함한다.The sub-pixels are divided into red subpixels including red EL cells, green subpixels including green EL cells, and blue subpixels including blue EL cells; The gamma adjustment line includes first to third gamma adjustment lines separated and connected to each of the red, green, and blue sub-pixels.

상기 제1 내지 제3 감마 조정 라인은 상기 적, 녹, 청 EL 셀의 발광 효율 편차를 보상할 수 있는 제1 내지 제3 감마 조정 전압을 각각 공급한다.The first to third gamma adjustment lines supply first to third gamma adjustment voltages capable of compensating light emission efficiency variations of the red, green, and blue EL cells, respectively.

상기 제1 내지 제3 감마 조정 라인 각각은 해당색 서브 화소에 공통 접속된다.Each of the first to third gamma adjustment lines is commonly connected to a corresponding color sub-pixel.

상기 제1 내지 제3 감마 조정 전압은 제2>제1>제3 감마 조정 전압의 관계를 갖도록 설정된다.The first to third gamma adjustment voltages are set to have a relationship of second> first> third gamma adjustment voltages.

상기 제1 내지 제3 감마 조정 전압 각각은 저항을 통해 독립적으로 가변된다.Each of the first to third gamma adjustment voltages is independently changed through a resistor.

그리고, 본 발명의 EL 표시 패널은 상기 제1 내지 제3 감마 조정 전압을 각각 공급하는 제1 내지 제3 감마 조정 전압 공급부를 추가로 구비한다.In addition, the EL display panel of the present invention further includes first to third gamma adjustment voltage supply parts for supplying the first to third gamma adjustment voltages, respectively.

본 발명에 따른 EL 표시 패널의 구동 방법은 게이트 라인과 데이터 라인의 교차로 정의된 화소 영역에 형성되며; 제1 전원 전극과 접속된 EL 셀과, 상기 게이트 라인 및 데이터 라인과 상기 EL 셀 사이에 접속되고 제2 전원 라인과 접속되며; 상기 게이트 라인에 게이트 단자, 상기 데이터 라인에 소스 단자 및 노드에 드레인 단자가 접속된 스위치 박막 트랜지스터와; 상기 노드에 게이트 단자, 전원 라인(PL)에 소스 단자 및 EL 셀에 드레인 단자가 접속된 구동 박막 트랜지스터 및; 감마 전압 조정 라인과 노드 사이에 접속된 스토리지 캐패시터를 구비하는 셀 구동부를 마련하는 단계와; 상기 셀 구동부를 포함하는 서브 화소를 구비하는 단계와; 상기 스위치 박막 트랜지스터가 상기 게이트 라인의 스캔 신호에 응답하여 상기 데이터 신호를 상기 제1 노드로 공급하는 단계와; 상기 스토리지 캐패시터가 상기 구동 박막 트랜지스터의 문턱 전압 편차를 보상하기 위한 감마 조정 전압과 상기 제1 노드의 데이터 신호와의 차전압을 충전하는 단계와; 상기 스토리지 캐패시터에 충전된 차전압에 따라 상기 제2 전원 라인으로부터 상기 EL 셀로 공급되는 전류를 제어하여 상기 EL 셀을 발광시키고, 다음 프레임의 데이터 신호가 공급될 때까지 유지시키는 단계를 포함한다.An EL display panel driving method according to the present invention is formed in a pixel region defined by the intersection of a gate line and a data line; An EL cell connected to a first power supply electrode, connected between the gate line and data line and the EL cell, and connected to a second power supply line; A switch thin film transistor having a gate terminal connected to the gate line, a source terminal connected to the data line, and a drain terminal connected to the node; A driving thin film transistor having a gate terminal connected to the node, a source terminal connected to a power supply line PL, and a drain terminal connected to an EL cell; Providing a cell driver having a storage capacitor connected between the gamma voltage regulation line and the node; Providing a sub-pixel including the cell driver; Supplying the data signal to the first node in response to a scan signal of the gate line by the switch thin film transistor; Charging, by the storage capacitor, a difference voltage between a gamma adjustment voltage and a data signal of the first node to compensate for a threshold voltage deviation of the driving thin film transistor; Controlling the current supplied from the second power line to the EL cell according to the difference voltage charged in the storage capacitor to light the EL cell, and maintaining it until the data signal of the next frame is supplied.

상기 감마 조정 전압은 적, 녹, 청색 EL 셀의 발광 효율 편차를 보상하기 위한 제1 내지 제3 감마 조정 전압을 포함하고, 상기 제1 내지 제3 감마 조정 전압은 해당 색별로 구분되어 공급된다.The gamma adjustment voltage includes first to third gamma adjustment voltages for compensating for variations in luminous efficiency of red, green, and blue EL cells, and the first to third gamma adjustment voltages are supplied by color.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will become apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시 예들을 도 3을 참조하여 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIG. 3.

도 3은 본 발명의 실시 예에 따른 EL 표시 패널을 등가적으로 도시한 것이다.3 is an equivalent view of an EL display panel according to an embodiment of the present invention.

도 3에 도시된 EL 표시 패널은 게이트 라인(GL)과 데이타 라인(DL)의 교차로 정의된 영역에 각각 배열된 서브 화소들(54)을 구비하는 화소 매트릭스(40)와, 화소 매트릭스(40)의 게이트 라인들(GL)을 구동하는 게이트 드라이버(42)와, 화소 매트릭스(40)의 데이터 라인들(DL)을 구동하는 데이터 드라이버(44)와, 화소 매트릭스(40)와 접속된 전원(46) 및 기저 전원(GND)을 구비한다. 그리고, 도 3에 도시된 EL 표시 패널은 화소 매트릭스(40)에 박막 트랜지스터의 특성 차이를 보상할 수 있는 감마 조정 전압을 공급하는 감마 조정 전압 공급부(48, 50, 52)를 더 구비한다.The EL display panel illustrated in FIG. 3 includes a pixel matrix 40 having subpixels 54 arranged in regions defined by intersections of the gate line GL and the data line DL, and the pixel matrix 40. A gate driver 42 for driving the gate lines GL of the gate lines, a data driver 44 for driving the data lines DL of the pixel matrix 40, and a power supply 46 connected to the pixel matrix 40. ) And a ground power source (GND). Further, the EL display panel shown in FIG. 3 further includes gamma adjustment voltage supply parts 48, 50, and 52 for supplying a gamma adjustment voltage to the pixel matrix 40 to compensate for the difference in characteristics of the thin film transistor.

화소 매트릭스(40)는 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)의 교차로 정의된 영역마다 형성된 R, G, B 서브 화소들(54)을 구비하고, R, G, B 3개 서브 화소(54)의 조합으로 한 화소의 칼러를 구현하게 된다. R, G, B 서브 화소(54) 각각은 게이트 라인(GL)에 스캔 펄스가 공급되면 데이터 라인(DL)으로부터 데이터 신호를 공급받아 그 데이터 신호에 상응하는 빛을 발생하게 된다. 이를 위하여, R, G, B 서브 화소들(54) 각각은 음극을 통해 기저 전원(GND)에 접속된 EL 셀(0EL)과, 게이트 라인(GL) 및 데이터 라인(DL)과 전원 라인(PL)에 접속되고 EL 셀(0EL)의 양극에 접속되어 그 EL 셀(0EL)을 구동하기 위한 셀 구동부(56)를 구비한다. 또한, 셀 구동부(56)는 감마 전압 조정 라인(GCL)과도 접속된다.The pixel matrix 40 includes R, G, and B subpixels 54 formed in each region defined by the intersection of the plurality of gate lines GL and the plurality of data lines DL, and includes three R, G, and B pixels. The color of one pixel is realized by the combination of the sub pixels 54. Each of the R, G, and B sub pixels 54 receives a data signal from the data line DL when a scan pulse is supplied to the gate line GL, and generates light corresponding to the data signal. To this end, each of the R, G, and B sub pixels 54 includes an EL cell 0EL connected to the base power supply GND through a cathode, a gate line GL, a data line DL, and a power supply line PL. Is connected to the anode of the EL cell (0EL), and has a cell driver 56 for driving the EL cell (0EL). The cell driver 56 is also connected to the gamma voltage adjustment line GCL.

구체적으로, 셀 구동부(56)는 게이트 라인(GL)에 게이트 단자가, 데이터 라인(DL)에 소스 단자가, 그리고 노드(N1)에 드레인 단자가 접속된 스위치 박막 트랜지스터(T1)와, 노드(N1)에 게이트 단자가, 전원 라인(PL)에 소스 단자가, 그리고 EL 셀(OEL)에 드레인 단자가 접속된 구동 박막 트랜지스터(T2)와, 감마 전압 조정 라인(GCL)과 노드(N1) 사이에 접속된 스토리지 캐패시터(C)를 구비한다. Specifically, the cell driver 56 includes a switch thin film transistor T1 having a gate terminal connected to the gate line GL, a source terminal connected to the data line DL, and a drain terminal connected to the node N1, and a node ( A gate terminal is connected to N1, a source terminal is connected to power supply line PL, and a drain terminal is connected to EL cell OEL, and between gamma voltage adjustment line GCL and node N1. And a storage capacitor C connected to it.

여기서, 스토리지 캐패시터(C)는 스위치 박막 트랜지스터(T1)가 턴-오프된 경우 구동 박막 트랜지스터(T2)가 일정한 전류를 EL 셀(OEL)에 공급할 수 있도록 제어한다. 이에 따라, 스토리지 캐패시터(C)에 충전된 전압에 따라 구동 박막 트랜지스터(T2)를 경유하여 EL 셀(OEL)에 공급되는 전류를 제어할 수 있음을 알 수 있다. 이를 이용하여, 스토리지 캐패시터(C)에 충전된 전압을 조절하여 구동 박막 트랜지스터(T2)의 특성, 예를 들면 문턱 전압(Vth) 차이를 보상한다. 이를 위하여, 스토리지 캐패시터(C)에 감마 조정 라인(GCL)을 통해 구동 박막 트랜지스터(T2)의 문턱 전압(Vth) 편차를 보상할 수 있는 감마 조정 전압(GCV)을 공급한다.Here, the storage capacitor C controls the driving thin film transistor T2 to supply a constant current to the EL cell OEL when the switch thin film transistor T1 is turned off. Accordingly, it can be seen that the current supplied to the EL cell OEL can be controlled via the driving thin film transistor T2 according to the voltage charged in the storage capacitor C. FIG. By using this, the voltage charged in the storage capacitor C is adjusted to compensate for the characteristic of the driving thin film transistor T2, for example, a difference in the threshold voltage Vth. To this end, a gamma adjustment voltage GCV is provided to the storage capacitor C to compensate for the deviation of the threshold voltage Vth of the driving thin film transistor T2 through the gamma adjustment line GCL.

그리고, 감마 조정 전압(GCV)으로는 서로 다른 발광 효율을 갖는 R, G, B EL 셀(0EL_R, OEL_G, OEL_B)을 고려하여 R, G, B 서브 화소(54) 별로 서로 다른 감마 조정 전압(GCV_R, GCV_G, GCV_B)을 공급한다. 다시 말하여 스토리지 캐패시터(C)에 R, G, B 서브 화소(54) 별로 서로 다른 감마 조정 전압(GCV_R, GCV_G, GCV_B)을 공급하여 R, G, B의 발광 효율 편차도 보상하게 된다. 이를 위하여, R 서브 화소들(54)에는 제1 감마 조정 라인(GCL1)을 통해 공통으로 R 감마 조정 전압(GCV_R)을, G 서브 화소들(54)에는 제2 감마 조정 라인(GCL2)을 통해 공통으로 G 감마 조정 전압(GCV_G)을, B 서브 화소들(54)에는 제3 감마 조정 라인(GCL3)을 통해 공통으로 B 감마 조정 전압(GCV_B)을 공급한다. 이러한 R, G, B 감마 조정 전압(GCV_R, GCV_G, GCV_B)은 G > R > B의 관계를 갖는 R, G, B EL 셀(0EL_R, OEL_G, OEL_B)의 발광 효율과 동일하도록 GCV_G > GCV_R > GCV_B의 관계를 갖게 한다. 이에 따라, 스토리지 캐패시터에 충전된 차전압은 R, G, B EL 셀(0EL_R, OEL_G, OEL_B)의 발광 효율과 상반된 관계를 갖게 되므로 발광 효율 편차를 보상할 수 있게 된다.As the gamma adjustment voltage GCV, gamma adjustment voltages different for each of the R, G, and B sub-pixels 54 in consideration of R, G, and B EL cells 0EL_R, OEL_G, and OEL_B having different light emission efficiencies ( GCV_R, GCV_G, GCV_B) are supplied. In other words, different gamma adjustment voltages GCV_R, GCV_G, and GCV_B are supplied to the storage capacitor C for each of the R, G, and B sub-pixels 54, thereby compensating for variations in light emission efficiency of R, G, and B. To this end, the R subpixels 54 are commonly connected to the R gamma adjustment voltage GCV_R through the first gamma adjustment line GCL1, and the G subpixels 54 are connected to the second gamma adjustment line GCL2. The G gamma adjustment voltage GCV_G is commonly supplied to the B subpixels 54 and the B gamma adjustment voltage GCV_B is commonly supplied through the third gamma adjustment line GCL3. The R, G, and B gamma adjustment voltages GCV_R, GCV_G, and GCV_B are equal to the luminous efficiency of R, G, and B EL cells 0EL_R, OEL_G, and OEL_B having a relationship of G> R> B. Let GCV_B have a relationship. Accordingly, the difference voltage charged in the storage capacitor has a relationship opposite to the luminous efficiency of the R, G, and B EL cells 0EL_R, OEL_G, and OEL_B, thereby compensating for the variation in the luminous efficiency.

스위치 박막 트랜지스터(T1)는 게이트 라인(GL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 신호를 노드(N1)를 통해 구동 박막 트랜지스터(T2)의 게이트 단자로 공급한다. 이때, 스토리지 캐패시터(C)는 감마 전압 조정 라인(GCL1, GCL2, GCL3) 중 어느 하나를 통해 공급된 해당 감마 조정 전압(GCV_R 또는 GCV_G 또는 GCV_B)과, 노드(N1)에 공급된 데이터 신호와의 차전압을 충전한다. 특히, 스토리지 캐패시터(C)는 해당 감마 조정 전압(GCV_R 또는 GCV_G 또는 GCV_B)에 의해 구동 박막 트랜지스터(T2)의 문턱 전압(Vth) 편차를 보상함과 아울러 R, G, B EL 셀(OEL)의 발광 효율 편차를 보상할 수 있는 차전압을 충전하게 된다. 구동 박막 트랜지스터(T2)는 노드(N1)에 공급된 전압에 응답하여 전원 라인(PL)으로부터 EL 셀(0EL_R, OEL_G, OEL_B)로 공급되는 전류량(I)을 제어함으로써 EL 셀(0EL_R, OEL_G, OEL_B)의 발광량을 조절하게 된다. 그리고, 스위치 박막 트랜지스터(T1)가 턴-오프된 경우 스토리지 캐패시터(C)에 충전된 전압에 의해 구동 박막 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류(I)를 공급하여 EL 셀(0EL_R, OEL_G, OEL_B)이 발광을 유지하게 한다. 이 경우, 스토리지 캐패시터(C)에 충전된 차전압에 의해 구동 박막 트랜지스터(T2)의 문턱 전압(Vth) 편차가 보상되므로 그로 인한 동일 휘도 대비 휘도 편차를 방지할 수 있게 된다. 또한, 스토리지 캐패시터(C)에 충전된 차전압에 의해 R, G, B EL 셀(0EL_R, OEL_G, OEL_B)의 발광 효율 편차가 보상되므로 화이트 밸런스(White Balance)를 향상시킬 수 있게 된다. The switch thin film transistor T1 is turned on when a scan pulse is supplied to the gate line GL, and supplies the data signal supplied to the data line DL to the gate terminal of the driving thin film transistor T2 through the node N1. do. At this time, the storage capacitor C is connected to the corresponding gamma adjustment voltage GCV_R or GCV_G or GCV_B supplied through any one of the gamma voltage adjustment lines GCL1, GCL2, and GCL3 and the data signal supplied to the node N1. Charge the differential voltage. In particular, the storage capacitor C compensates for the threshold voltage Vth deviation of the driving thin film transistor T2 by the corresponding gamma adjustment voltage GCV_R or GCV_G or GCV_B, and the storage capacitor C of the R, G, and B EL cells OEL. Charge the difference voltage to compensate for the variation in luminous efficiency. The driving thin film transistor T2 controls the amount of current I supplied from the power supply line PL to the EL cells 0EL_R, OEL_G, and OEL_B in response to the voltage supplied to the node N1, so that the EL cells 0EL_R, OEL_G, The amount of light emitted by OEL_B) is adjusted. When the switch thin film transistor T1 is turned off, the driving thin film transistor T2 supplies a constant current I until the data signal of the next frame is supplied by the voltage charged in the storage capacitor C. The EL cells 0EL_R, OEL_G, and OEL_B keep light emission. In this case, since the deviation of the threshold voltage Vth of the driving thin film transistor T2 is compensated for by the difference voltage charged in the storage capacitor C, it is possible to prevent the luminance deviation due to the same luminance. In addition, since the light emission efficiency deviations of the R, G, and B EL cells 0EL_R, OEL_G, and OEL_B are compensated by the difference voltage charged in the storage capacitor C, the white balance can be improved.

게이트 드라이버(42)는 스캔 펄스를 공급하여 게이트 라인들(GL)을 순차적으로 구동한다.The gate driver 42 sequentially drives the gate lines GL by supplying a scan pulse.

데이터 드라이버(44)는 스캔 펄스가 공급될 때마다 R, G, B 데이터 신호(RD, GD, BD)를 각각의 데이터 라인(DL)에 공급한다. 이때, 데이터 드라이버(44)는 외부로부터 입력된 디지털 데이터를 아날로그 데이터 신호로 변환하여 공급한다. 예를 들면, 데이터 드라이버(44)는 감마 기준 전압 생성부(미도시)로부터 입력된 감마 기준 전압을 다수의 감마 전압 레벨로 분압하고, 입력된 디지털 데이터에 해당되는 감마 전압 레벨을 선택하여 아날로그 데이터 신호로 공급한다.The data driver 44 supplies R, G, and B data signals RD, GD, and BD to each data line DL every time a scan pulse is supplied. At this time, the data driver 44 converts the digital data input from the outside into an analog data signal and supplies the same. For example, the data driver 44 divides the gamma reference voltage input from the gamma reference voltage generator (not shown) into a plurality of gamma voltage levels, selects a gamma voltage level corresponding to the input digital data, and selects analog data. Supply by signal.

R, G, B 감마 조정 전압 공급부(48, 50, 52)는 화소 매트릭스(40)에 형성된 구동 박막 트랜지스터(T2)의 문턱 전압(Vth) 편차를 보상함과 아울러 R, G, B EL 셀(OEL)의 발광 효율 편차를 보상할 수 있는 R, G, B 감마 조정 전압(GCV_R, GCV_G, GCV_B)을 각각 발생한다. 또한 R, G, B 감마 조정 전압 공급부(48, 50, 52)의 출력단에 접속된 저항(R1, R2, R3)을 조절하여 R, G, B 감마 조정 전압(GCV_R, GCV_G, GCV_B)의 각각이 가변될 수 있다. 이러한 R, G, B 감마 조정 전압 공급부(48, 50, 52)는 상기 게이트 드라이버(42) 및 데이터 드라이버(44)와 같이 EL 표시 패널의 주변 회로부에 내장되거나, 외부의 인쇄 회로 보드(PCB)에 장착된다.The R, G, and B gamma adjustment voltage supply units 48, 50, and 52 compensate for the deviation of the threshold voltage Vth of the driving thin film transistor T2 formed in the pixel matrix 40, and also R, G, and B EL cells ( R, G, and B gamma adjustment voltages GCV_R, GCV_G, and GCV_B are generated, respectively, to compensate for variations in the light emission efficiency of the OEL. In addition, the resistors R1, R2, and R3 connected to the output terminals of the R, G, and B gamma adjustment voltage supply parts 48, 50, and 52 are adjusted to respectively adjust the R, G, and B gamma adjustment voltages GCV_R, GCV_G, and GCV_B. This can be variable. The R, G, and B gamma adjustment voltage supply parts 48, 50, and 52 are embedded in peripheral circuits of the EL display panel, such as the gate driver 42 and the data driver 44, or external printed circuit boards (PCBs). Is mounted on.

상술한 바와 같이, 본 발명에 따른 EL 표시 패널 및 그 구동 방법은 스토리지 캐패시터에 접속된 감마 조정 라인을 통해 공급되는 감마 조정 전압을 이용하여 박막 트랜지스터의 문턱 전압 편차를 보상할 수 있게 된다. 이에 따라, 박막 트랜지스터의 문턱 전압 편차로 인한 EL 표시 패널간의 동일 휘도 대비 휘도 편차를 방지할 수 있게 된다. As described above, the EL display panel and its driving method according to the present invention can compensate for the threshold voltage deviation of the thin film transistor by using the gamma adjustment voltage supplied through the gamma adjustment line connected to the storage capacitor. As a result, it is possible to prevent the luminance variation compared with the same luminance between the EL display panels due to the variation of the threshold voltage of the thin film transistor.

또한, 본 발명에 따른 EL 표시 패널 및 그 구동 방법은 스토리지 캐패시터에 공급되는 감마 조정 전압을 R, G, B 별로 구분하여 공급함으로써 R, G, B EL 셀의 발광 효율 편차를 보상할 수 있게 된다. 이에 따라 R, G, B EL 셀의 발광 효율 편차로 인한 화이트 밸런스를 향상시킬 수 있게 된다.In addition, the EL display panel and the driving method thereof according to the present invention can compensate for the variation in the light emission efficiency of the R, G, and B EL cells by separately supplying the gamma adjustment voltage supplied to the storage capacitor for each of R, G, and B. . Accordingly, it is possible to improve the white balance due to the variation in the luminous efficiency of the R, G, and B EL cells.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하 는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (11)

게이트 라인과 데이터 라인의 교차로 정의된 화소 영역에 형성되며, 제1 전원 전극과 접속된 EL 셀과, 상기 게이트 라인 및 데이터 라인과 상기 EL 셀 사이에 접속되고 제2 전원 라인과 접속된 셀 구동부를 포함하는 서브 화소를 구비하고;An EL cell connected to a first power supply electrode and a cell driver connected between the gate line and the data line and the EL cell and connected to a second power line; A sub-pixel that includes; 상기 셀 구동부는The cell driver 상기 게이트 라인의 스캔 신호에 응답하여 제1 노드로 상기 데이터 라인의 데이터 신호를 공급하는 스위치 박막 트랜지스터와;A switch thin film transistor configured to supply a data signal of the data line to a first node in response to a scan signal of the gate line; 상기 제1 노드의 데이터 신호에 응답하여 상기 제2 전원 라인으로부터 상기 EL 셀로 공급되는 전류를 제어하는 구동 박막 트랜지스터와;A driving thin film transistor configured to control a current supplied from the second power line to the EL cell in response to a data signal of the first node; 감마 조정 라인을 통해 공급된 감마 조정 전압과 상기 제1 노드의 데이터 신호와의 차전압을 충전하여 상기 구동 박막 트랜지스터를 제어하는 스토리지 캐패시터를 구비하는 것을 특징으로 하는 EL 표시 패널.And a storage capacitor configured to charge the difference voltage between the gamma adjustment voltage supplied through the gamma adjustment line and the data signal of the first node to control the driving thin film transistor. 제 1 항에 있어서,The method of claim 1, 상기 감마 조정 라인은The gamma adjustment line 상기 구동 박막 트랜지스터의 문턱 전압 편차를 보상하기 위한 감마 조정 전압을 상기 스토리지 캐패시터로 공급하는 것을 특징으로 하는 EL 표시 패널.And a gamma adjustment voltage for compensating for the threshold voltage deviation of the driving thin film transistor to the storage capacitor. 제 2 항에 있어서,The method of claim 2, 상기 서브 화소는 적 EL 셀을 포함하는 적 서브화소, 녹 EL 셀을 포함하는 녹 서브화소, 청 EL 셀을 포함하는 청 서브화소로 구분되고;The sub-pixels are divided into red subpixels including red EL cells, green subpixels including green EL cells, and blue subpixels including blue EL cells; 상기 감마 조정 라인은 상기 적, 녹, 청 서브 화소별로 분리되어 접속된 제1 내지 제3 감마 조정 라인을 포함하는 것을 특징으로 하는 EL 표시 패널.And the gamma adjustment line includes first to third gamma adjustment lines separated and connected to each of the red, green, and blue sub-pixels. 제 3 항에 있어서,The method of claim 3, wherein 상기 제1 내지 제3 감마 조정 라인은 상기 적, 녹, 청 EL 셀의 발광 효율 편차를 보상할 수 있는 제1 내지 제3 감마 조정 전압을 각각 공급하는 것을 특징으로 하는 EL 표시 패널.And the first to third gamma adjustment lines supply first to third gamma adjustment voltages for compensating for variations in luminous efficiency of the red, green, and blue EL cells, respectively. 제 4 항에 있어서,The method of claim 4, wherein 상기 제1 내지 제3 감마 조정 라인 각각은 해당색 서브 화소에 공통 접속된 것을 특징으로 하는 EL 표시 패널.And each of the first to third gamma adjustment lines is commonly connected to a corresponding color sub-pixel. 제 4 항에 있어서,The method of claim 4, wherein 상기 제1 내지 제3 감마 조정 전압은 제2>제1>제3 감마 조정 전압의 관계를 갖도록 설정된 것을 특징으로 하는 EL 표시 패널.And the first to third gamma adjustment voltages are set to have a relationship of second> first> third gamma adjustment voltages. 제 4 항에 있어서,The method of claim 4, wherein 상기 제1 내지 제3 감마 조정 전압 각각은 저항을 통해 독립적으로 가변되는 것을 특징으로 하는 EL 표시 패널.And each of the first to third gamma adjustment voltages is independently changed through a resistor. 제 4 항에 있어서,The method of claim 4, wherein 상기 제1 내지 제3 감마 조정 전압을 각각 공급하는 제1 내지 제3 감마 조정 전압 공급부를 추가로 구비하는 것을 특징으로 하는 EL 표시 패널.And an additional first to third gamma adjustment voltage supply sections for supplying the first to third gamma adjustment voltages, respectively. 게이트 라인과 데이터 라인의 교차로 정의된 화소 영역에 형성되며; 제1 전원 전극과 접속된 EL 셀과, 상기 게이트 라인 및 데이터 라인과 상기 EL 셀 사이에 접속되고 제2 전원 라인과 접속되며; 상기 게이트 라인에 게이트 단자, 상기 데이터 라인에 소스 단자 및 노드에 드레인 단자가 접속된 스위치 박막 트랜지스터와; 상기 노드에 게이트 단자, 전원 라인(PL)에 소스 단자 및 EL 셀에 드레인 단자가 접속된 구동 박막 트랜지스터 및; 감마 전압 조정 라인과 노드 사이에 접속된 스토리지 캐패시터를 구비하는 셀 구동부를 마련하는 단계와;A pixel region defined by the intersection of the gate line and the data line; An EL cell connected to a first power supply electrode, connected between the gate line and data line and the EL cell, and connected to a second power supply line; A switch thin film transistor having a gate terminal connected to the gate line, a source terminal connected to the data line, and a drain terminal connected to the node; A driving thin film transistor having a gate terminal connected to the node, a source terminal connected to a power supply line PL, and a drain terminal connected to an EL cell; Providing a cell driver having a storage capacitor connected between the gamma voltage regulation line and the node; 상기 셀 구동부를 포함하는 서브 화소를 구비하는 단계와; Providing a sub-pixel including the cell driver; 상기 스위치 박막 트랜지스터가 상기 게이트 라인의 스캔 신호에 응답하여 상기 데이터 신호를 상기 제1 노드로 공급하는 단계와;Supplying the data signal to the first node in response to a scan signal of the gate line by the switch thin film transistor; 상기 스토리지 캐패시터가 상기 구동 박막 트랜지스터의 문턱 전압 편차를 보상하기 위한 감마 조정 전압과 상기 제1 노드의 데이터 신호와의 차전압을 충전하는 단계와;Charging, by the storage capacitor, a difference voltage between a gamma adjustment voltage and a data signal of the first node to compensate for a threshold voltage deviation of the driving thin film transistor; 상기 스토리지 캐패시터에 충전된 차전압에 따라 상기 제2 전원 라인으로부터 상기 EL 셀로 공급되는 전류를 제어하여 상기 EL 셀을 발광시키고, 다음 프레임의 데이터 신호가 공급될 때까지 유지시키는 단계를 포함하는 것을 특징으로 하는 EL 표시 패널의 구동 방법.Controlling the current supplied from the second power line to the EL cell according to the difference voltage charged in the storage capacitor to light the EL cell, and maintaining it until the data signal of the next frame is supplied. A driving method of an EL display panel. 제 9 항에 있어서,The method of claim 9, 상기 감마 조정 전압은 적, 녹, 청색 EL 셀의 발광 효율 편차를 보상하기 위한 제1 내지 제3 감마 조정 전압을 포함하고,The gamma adjustment voltage includes first to third gamma adjustment voltages to compensate for light emission efficiency variations of red, green, and blue EL cells. 상기 제1 내지 제3 감마 조정 전압은 해당 색별로 구분되어 공급된 것을 특징으로 하는 EL 표시 패널의 구동 방법.And the first to third gamma adjustment voltages are supplied according to the corresponding color. 제 10 항에 있어서,The method of claim 10, 상기 제1 내지 제3 감마 조정 전압은 제2>제1>제3 감마 조정 전압의 관계를 갖도록 설정된 것을 특징으로 하는 EL 표시 패널의 구동 방법.And the first to third gamma adjustment voltages are set to have a relationship of second> first> third gamma adjustment voltages.
KR1020040006881A 2004-02-03 2004-02-03 Electro-luminescensce dispaly panel and method of driving the same KR100692861B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040006881A KR100692861B1 (en) 2004-02-03 2004-02-03 Electro-luminescensce dispaly panel and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040006881A KR100692861B1 (en) 2004-02-03 2004-02-03 Electro-luminescensce dispaly panel and method of driving the same

Publications (2)

Publication Number Publication Date
KR20050078825A KR20050078825A (en) 2005-08-08
KR100692861B1 true KR100692861B1 (en) 2007-03-09

Family

ID=37265896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040006881A KR100692861B1 (en) 2004-02-03 2004-02-03 Electro-luminescensce dispaly panel and method of driving the same

Country Status (1)

Country Link
KR (1) KR100692861B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101441954B1 (en) * 2007-11-27 2014-09-18 엘지디스플레이 주식회사 Improvement device for line dim of liquid crystal display device
US10872571B2 (en) 2017-11-22 2020-12-22 Samsung Display Co., Ltd. Display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102264271B1 (en) * 2014-11-17 2021-06-15 엘지디스플레이 주식회사 Organic Light Emitting Display And Driving Method Thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101441954B1 (en) * 2007-11-27 2014-09-18 엘지디스플레이 주식회사 Improvement device for line dim of liquid crystal display device
US10872571B2 (en) 2017-11-22 2020-12-22 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR20050078825A (en) 2005-08-08

Similar Documents

Publication Publication Date Title
KR100739334B1 (en) Pixel, organic light emitting display device and driving method thereof
KR100732824B1 (en) Organic Light Emitting Display and Driving Method Thereof
KR101224458B1 (en) Organic light emitting diode display and driving method thereof
KR100602352B1 (en) Pixel and Light Emitting Display Using The Same
KR100810632B1 (en) Organic Electro-Luminescence Display Device
US7327357B2 (en) Pixel circuit and light emitting display comprising the same
KR100911981B1 (en) Pixel and organic light emitting display using the same
KR101130903B1 (en) Driving circuit of active matrix type organic light emitting diode device and method thereof
JP4166677B2 (en) Electroluminescence display device and driving method thereof
KR100805596B1 (en) Organic light emitting display device
JP2007052422A (en) Organic electroluminescent display apparatus
KR100604057B1 (en) Pixel and Light Emitting Display Using the Same
KR101066490B1 (en) Light emitting display and driving method thereof
KR100902221B1 (en) Pixel and organic light emitting display using the same
KR100509760B1 (en) Electro-Luminescence Display Apparatus and Driving Method thereof
KR100568594B1 (en) Electro-luminescensce dispaly panel and method of driving the same
KR100692861B1 (en) Electro-luminescensce dispaly panel and method of driving the same
KR20080048831A (en) Organic light emitting diode display and driving method thereof
KR101493223B1 (en) Organic light emitting display
KR100581805B1 (en) Light emitting display
KR100692849B1 (en) Electro-Luminescence Display Device And Driving Method Thereof
KR100604059B1 (en) Pixel and Light Emitting Display Using The Same
KR100555310B1 (en) Electro-Luminescence Display Apparatus and Driving Method thereof
KR100509759B1 (en) Apparatus and method of generating gamma voltage
KR100923353B1 (en) Electro-Luminescence Display Apparatus and Driving Method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 14