KR100690621B1

KR100690621B1 - 버스 중재방법

Info

Publication number: KR100690621B1
Application number: KR1020050010788A
Authority: KR
Inventors: 배종열
Original assignee: 엘지전자 주식회사
Priority date: 2005-02-04
Filing date: 2005-02-04
Publication date: 2007-03-09
Also published as: KR20060089518A

Abstract

본 발명은 버스 시스템에 관한 것으로, 특히 다수의 마스터가 있는 버스 시스템에서 하나의 마스터가 버스를 액세스하는 동안 나머지 마스터들이 유휴상태에 있게 됨으로써 발생하는 효율저하를 개선할 수 있도록 한 버스 중재방법에 관한 것이다. 이를 위하여 본 발명은 다수의 마스터 장치와, 다수의 슬레이브 장치 간의 전송타입(읽기/쓰기)요구에 따라 데이터 전송이 가능하도록 하는 프로세서 내장형 시스템의 중재기를 통한 버스 중재방법에 있어서, 버스 사용을 요구하는 마스터 장치의 아이디(ID)를 순차적으로 큐(queue)에 등록하는 제1 과정과; 상기 큐에 등록된 마스터 장치중 우선순위가 높은 마스터 장치의 전송타입과 상기 전송타입을 통해 수행하고자 하는 데이터 크기에 따라 사용가능한 서브 버스가 존재하는가를 판단하는 제2 과정과; 상기 판단결과, 전송타입을 통해 마스터 장치가 수행하고자 하는 데이터 크기에 따라 사용가능한 서브 버스가 존재하면, 해당 마스터 장치에게 특정 서브 버스를 할당하여 상기 전송타입에 따라 상기 마스터 장치와 슬레이브 장치 간의 데이터 교환을 수행하는 제3 과정으로 이루어진 것을 특징으로 한다.

Description

버스 중재방법{METHOD FOR ARBITRATING BUS}

도 1은 본 발명의 실시예에 따른 버스 중재방법이 적용되는 장치의 구성을 보인 구성도.

도 2는 본 발명의 실시예에 따른 버스 중재방법을 보인 흐름도.

도 3은 본 발명의 실시예에 따라 일정대역폭을 갖는 데이터 버스를 설명하기 위한 예시도이다.

도 4는 본 발명의 실시예에 따른 읽기/쓰기 버스 레지스터를 설명하기 위한 예시도.

도 5는 본 발명의 실시예에 따라 서브 버스에 따른 데이터 크기신호를 설명하기 위한 예시도.

도 6은 본 발명의 실시예에 따른 특정 비트의 읽기 버스 상태 레지스터를 설명하기 위한 예시도.

도 7은 본 발명의 실시예에 따른 버스 할당 레지스터를 설명하기 위한 예시도.

본 발명은 버스 시스템에 관한 것으로, 특히 다수의 마스터가 있는 버스 시스템에서 하나의 마스터가 버스를 액세스하는 동안 나머지 마스터들이 유휴상태에 있게됨으로써 발생하는 효율저하를 개선할 수 있도록 한 버스 중재방법에 관한 것이다.

일반적으로, 프로세서 내장형 시스템에서 사용되고 있는 버스 시스템은 일반적으로 버스의 사용권을 얻은 하나의 마스터만이 데이터를 전송할 수 있다. 따라서 하나의 마스터가 버스 사용을 독점하고 있는 동안에는 다른 마스터들은 버스를 사용할 수 없으며, 버스를 통해 데이터를 전송해야 하는 마스터는 현재 진행되고 있는 트랜잭션이 끝난후 버스 사용권을 얻어야만 데이터를 전송할 수 있다.

또한, 현재 진행중인 트랜잭션에서 사용되는 데이터 버스의 폭이 이용가능한 데이터 버스의 폭보다 작은 경우에도 나머지 사용되지 않는 신호선은 버스 사용이 허가되지 않은 다른 마스터에 의해 사용될 수 없다.

이와같은 문제점을 개선하기 위해 본 발명에서는 여러개의 마스터가 동시에 버스 사용권을 부여할 수 있으며, 제한된 대역폭을 가진 데이터 버스에서 대역폭을 초과하지 않는 범위에서 버스 사용권을 얻은 마스터들이 데이터 버스의 대역폭을 분할하여 사용할 수 있도록 개선하였다.

그러나, 상기와 같이 동작하는 종래 장치는 현재 진행중인 트랜잭션에서 사 용되는 데이터 버스의 폭이 이용가능한 데이터 버스의 폭보다 작은경우에도 나머지 사용되지 않는 신호선은 버스 사용이 허가되지 않은 다른 마스터에 의해 사용될 수 없는 문제점이 있다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창안한 것으로, 여러개의 마스터에 동시에 버스 사용권을 부여할 수 있으며, 제한된 대역폭을 가진 데이터 버스에서 대역폭을 초과하지 않는 범위에서 버스 사용권을 얻은 마스터들이 데이터 버스의 대역폭을 분할하여 사용할 수 있도록 한 버스 중재방법을 제공함에 그 목적이 있다.

또한, 본 발명의 목적은 하나의 마스터가 버스 사용권을 얻은 경우, 해당 마스터에 의한 트랜잭션이 끝나기 전에는 다른 마스터들이 버스를 사용할 수 없음으로써, 일어나는 효율저하를 줄이고, 한정된 대역폭을 갖는 데이터 버스를 효율적으로 사용할 수 있도록 한 버스 중재방법을 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명은, 다수의 마스터 장치와, 다수의 슬레이브 장치간의 전송타입(읽기/쓰기)요구에 따라 데이터 전송이 가능하도록 하는 프로세서 내장형 시스템의 중재기를 통한 버스 중재방법에 있어서,

버스 사용을 요구하는 마스터 장치의 아이디(ID)를 순차적으로 큐(queue)에 등록하는 제1 과정과;

상기 큐에 등록된 마스터 장치중 우선순위가 높은 마스터 장치의 전송타입과 그 전송타입을 통해 수행하고자 하는 데이터 크기에 따라 사용가능한 서브 버스가 존재하는가를 판단하는 제2 과정과;

상기 판단결과, 전송타입을 통해 마스터 장치가 수행하고자 하는 데이터 크기에 따라 사용가능한 서브 버스가 존재하면, 해당 마스터 장치에게 특정 서브 버스를 할당하여 상기 전송타입에 따라 상기 마스터 장치와 슬레이브 장치간의 데이터 교환을 수행하는 제3 과정으로 이루어진 것을 특징으로 한다.

또한, 상기와 같은 목적을 달성하기 위한 본 발명은, 다수의 마스터 장치와, 다수의 슬레이브 장치간의 전송타입(읽기/쓰기)요구에 따라 데이터 전송이 가능하도록 하는 프로세서 내장형 시스템의 중재기를 통한 버스 중재방법에 있어서,

특정 마스터 장치에 의해 할당된 버스를 제외한 나머지 사용가능한 서브 버스의 정보 데이터를 마스터 장치로 전송하는 제1 과정과;

마스터 장치는 전송타입에 따라 수행하고자 하는 데이터 크기보다 상기 사용 가능한 서브 버스의 여분이 많은지를 확인하고, 그 확인결과에 따라 사용가능한 서브 버스의 할당을 중재기측으로 요구하는 제2 과정과;

상기 서브 버스의 할당 요구에 따라 할당된 서브 버스를 통해 상기 전송타입에 따른 상기 마스터 장치와 슬레이브 장치간의 데이터 교환을 수행하는 제3 과정으로 이루어진 것을 특징으로 한다.

이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

하기의 설명에서는 본 발명에 따른 동작 및 작용을 이해하는데 필요한 부분 만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.

하기의 설명에서 본 발명의 버스 중재방법의 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들 없이 또한 이들의 변형에 의해서도 본 발명이 용이하게 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명할 것이다.

본 발명의 제1 특징에 따르면, 버스 시스템에서 중재기를 포함한 마스터 장치와 슬레이브 장치 사이의 신호 연결은 첨부된 도 1과 같이 구성된다.

또한 본 발명의 제2 특징에 따르면, 상기 제1 특징에서의 버스 시스템은 여러개의 마스터로부터 버스 요구신호(request)와 읽기(read) 또는 쓰기(write)해야 하는 데이터의 크기(size)를 입력으로 하여 데이터 버스의 대역폭에서 현재 이용가능한 버스폭을 계산하여, 우선순위가 높은 마스터에 버스 사용허가 신호(grant)를 부여하는 중재기(arbiter)를 가진다.

또한 본 발명의 제3 특징에 따르면, 상기 제1 특징에서의 중재기는 조건이 만족되는 여러개의 마스터에게 하나의 트랜잭션이 끝나기 전에 또다른 마스터에게 버스 사용을 허가할 수 있다.

또한 본 발명의 제4 특징에 따르면, 상기 제1 특징에서 중재기는 버스 사용권을 요청한 마스터들의 크기신호와 현재 이용가능 데이터 버스의 버스 폭을 조사하여, 가장 우선순위가 높은 마스터에게 요구되는 크기보다 데이터의 버스폭이 작은 경우, 우선순위가 낮지만 요구한 크기가 부합되는 마스터에게 버스 사용을 허가 할 수 있다.

또한 본 발명의 제5 특징에 따르면, 상기 제1 특징에서의 중재기는 전송에 할당되는 데이터 버스를 저장하는 버스 레지스터와 이를 마스터에 출력하는 신호선, 할당되는 버스를 가지고 있으며, 버스 시스템 내의 마스터 및 슬레이브 장치에 현재 트랜잭션을 위해 사용되고 있는 서브 버스를 알려주어 트랜잭션에 관련된 마스터와 슬레이브 사이의 데이터 전송을 가능하도록 한다.

또한 본 발명의 제6 특징에 따르면, 상기 제1 특징에서의 중재기는 읽기 또는 쓰기 데이터 버스의 현재 점유상태와 할당가능한 서브 버스를 각각 저장하는 읽기/쓰기 버스 상태 레지스터와 이를 마스터에 출력하는 신호선(bus_status_r, bus_status_w)를 가지고 있으며, 이 신호를 통해 마스터에게 현재의 버스 점유상태를 알려준다.

또한 본 발명의 제7 특징에 따르면, 상기 제1 특징에서의 데이터 버스는 도면 2와 같이 서브 버스 모듈로 모듈화 되어있으며, 중재기와 마스터 및 슬레이브 장치 사이에 존재하는 신호선, assigned_bus를 통해 현재 트랜잭션에 관여된 마스터 자치와 슬레이브 장치에 할당된 서브 버스를 알려줌으로써 두 장치 사이의 데이터의 전송을 가능케한다.

또한 본 발명의 제8 특징에 따르면, 상기 제1 특징에서 전송할 또는 전송받을 데이터가 있어서 버스 사용권을 중재기에 요구하려는 마스터는 제6 특징에서의 중재기로부터의 출력신호인 bus_status신호를 입력으로 하여 전송할 데이터의 크기가 현재 사용 가능한 버스의 폭보다 큰 경우 중재기로 버스 요구신호를 보내지 않 고 사용가능한 버스의 폭이 전송 데이터의 크기보다 크거나 같을때까지 웨이트(wait) 상태에 있을 수 있다. 이러한 특징은 본 발명의 버스 시스템에 참여할 수 있는 마스터에게 요구되는 필수 사항이 아닌 선택사항이다.

또한 본 발명의 제9 특징에 따르면, 버스 시스템은 마스터장치가 슬레이브 장치에 데이터를 읽기 또는 쓰기하는데 필요한 각각의 데이터 버스를 가지며, 중재기는 버스 사용권을 요구한 마스터의 ID를 저장하기 위한 큐를 트랜잭션의 타입(읽기 또는 쓰기)에 따라 2개 가지고 있으며, 트랜잭션의 타입(읽기 또는 쓰기)에 따라 각각의 큐에 해당 마스터의 ID를 저장한다.

상술한 제1~제9 특징에 따른 본 발명 버스 중재방법에 따른 동작 및 작용을 상세히 설명하면 다음과 같다.

도 1은 본 발명의 버스 중재방법이 적용되는 버스 시스템의 구성도이다. 상기 도 1에 도시된 마스터 장치(10)와 슬레이브 장치(30)를 각각 하나의 블럭으로 도시하였으나, 그 각각의 블럭에는 다수의 마스터 장치, 다수의 슬레이브 장치를 포함한다.

상기 도 1을 참조하면, 마스터 장치(10)와 슬레이브 장치(30)간의 상호 데이터 교환을 중재하는 중재기(20)로 구성되어, 도 1에 도시된 바와 같이 마스터 장치(10)와 중재기(20)는 읽기타입의 남아있는 버스 정보(remained_bus_r), 쓰기타입의 남아있는 버스 정보(remained_bus_w), 버스 요구신호(request), 어드레스 정보(address), 데이터 크기(size), 전송타입(read/write), 서브 버스 사용승낙신호(grant), 버스 할당정보(assigned_bus), 전송타입에 따른 동작이 종료됨을 알리는 신호(transaction_end)를 상호 교환한다. 또한, 상기 중재기(20)는 상기 마스터 장치(10)가 요구하는 슬레이브 장치(30)의 상태신호를(status) 통해 그 슬레이브 장치(30)의 상태를 확인한후, 그 확인결과에 따라 버스 할당신호(assigned_bus)를 할당한다. 그러면, 상기 중재기(20)는 전송타입에 따라 상기 마스터 장치(10)와 슬레이브 장치(30)간의 상호 데이터 교환이 이루어질 수 있도록 중재하게 된다.

도 2는 본 발명의 실시예에 따른 버스 중재방법을 보인 흐름도이다.

상기 도 2를 참조하면, 우선 211단계에서 중재기(20)는 큐에 버스 사용을 요구하는 마스터 장치(10)의 아이디를 순차적으로 등록한다.

이후, 213단계에서 중재기(20)는 상기 큐에 등록된 마스터 장치(10)의 아이디가 존재함을 인식한후 215단계로 진행하여 우선 순위가 높은 마스터 장치(10)의 전송타입(read/write)과 데이터 크기를 확인한다.

그러면, 217단계에서 중재기(20)는 전송타입에 따른 해당 데이터 버스에서 마스터 장치(10)가 요구한 데이터 크기에 따른 사용가능한 서브 버스가 존재하는가를 판단한다. 여기서, 상기 데이터 버스는 일예로 도 3과 같이 m비트로 이루어진 'sub_bus_0'부터 'sub_bus_n'까지의 n×m 비트(bit)를 폭으로 갖을 수 있으며, 각 데이터 버스(서브 버스(sub_bus))는 도 4와 같은 구성을 갖으며, 이러한 구성의 서브 버스의 정보로 이루어진 것이 읽기/쓰기 버스 레지스터이다.

상기 읽기/쓰기 버스 레지스터의 각 비트는 상기 도 4에 도시된 바와 같이 마스터 장치(10)에게 할당된 서브 버스의 정보를 나타내는데, '0'은 미할당 상태, '1'은 할당 상태를 나타낸다.

또한, 사용 가능한 서브 버스가 존재하는가를 판단하는 판단조건이 되는 데이터 크기가 일예로 서브 버스의 폭이 8비트이고, 데이터 버스가 8개의 서브 버스로 구성된 경우에는 데이터 크기(8비트, 16비트, 32비트, 64비트)에 따라 도 5와 같은 데이터 크기 신호를 나타낼 수 있다('0,0', '0,1', '1,0', '1,1').

그래서, 마스터 장치(10)가 버스 사용 요구에 따라 전송타입과 데이터 크기에 따른 요구신호를 중재기(20)측으로 전송하면, 그 중재기(20)는 그 요구신호를 확인하고, 모든 마스터 장치(10)의 서브 버스의 할당상태를 나타내는 읽기/쓰기 버스 레지스터의 미할당된 상태의 대역폭이 전송타입을 통해 수행하고자 하는 데이터 크기를 처리할 수 있을 만큼 남아있는지를 확인한다. 이러한 상기 중재기(20)는 일예로, 서브 버스의 폭이 8비트이고, 데이터 버스가 8개의 서브 버스로 구성된 경우, 중재기(20)에 구현된 4비트 읽기 버스 상태의 레지스터의 실시예는 첨부한 도 6과 같다.

이로써, 중재기(20)는 상술한 과정을 통해 마스터 장치(10)가 요구하는 데이터 크기에 따라 사용 가능한 서브 버스가 존재하는지를 판단하게 된다. 이러한 상기 판단결과, 마스터 장치(10)가 요구하는 데이터 크기에 따라 사용 가능한 서브 버스가 존재하면 221단계로 진행한다.

그러나, 상기 판단결과, 마스터 장치(10)가 요구하는 데이터 크기에 따라 사용 가능한 서브 버스가 존재하지 않으면, 219단계로 진행하여 버스 사용을 요구하는 마스터 장치와 버스 할당에 실패한 마스터 장치가 있는지를 매 클럭마다 검색하여 우선 순위에 따라 해당 마스터 자치의 ID를 큐에 저장한후 상기 213단계를 수행 한다.

상기 221단계에서 중재기(20)는 해당 마스터 장치(10)와 데이터 교환이 수행되어질 슬레이브 장치가 대기상태인가를 확인한다.

상기 확인결과, 해당 슬레이브 장치가 대기상태가 아니면, 상기 219단계를 수행하게 된다.

그러나, 상기 확인결과, 해당 슬레이브 장치가 준비상태이면, 223단계에서 중재기(20)는 서브 버스 사용승낙신호와 서브 버스 정보 데이터를 해당 마스터 장치(10)로 전송한다. 즉, 상기 서브 버스 사용승낙신호와 서브 버스 정보 데이터는 버스 할당 레지스터에 등록된 정보 데이터에 따라 마스터 장치(10)로 전송된다. 여기서, 상기 버스 할당 레지스터는 도 7과 같이 전송 타입에 따라 '0(읽기)', '1(쓰기)'를 나타내고, 서브 버스의 할당상태를 나타내는 비트중 '0'은 미할당 상태, '1'은 할당 상태를 나타내는 정보를 포함하여 이루어진다.

225단계에서 해당 마스터 장치(10)는 서브 버스 정보 데이터를 참조하여 해당 데이터 버스를 점유하고, 해당 슬레이브 장치와의 상호 데이터 교환을 시작한다.

다음, 227단계에서 마스터 장치(10)는 전송타입에 따른 슬레이브 장치(30)와의 상호 데이터 교환 완료후 이를 중재기(20)측에게 알린다. 그러면, 상기 중재기(20)는 해당 마스터 장치(10)에 점유되었던 서브 버스의 점유 사항을 해제하고, 읽기/쓰기 버스 레지스터와 버스 할당 레지스터를 갱신한다.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

이상에서 상세히 설명한 바와 같이 본 발명은 다수의 마스터 장치와 다수의 슬레이브 장치가 있는 버스 시스템에서 제한된 대역폭을 가지는 버스를 효율적으로 사용하기 위해 데이터 버스를 모듈화하여 관리함으로써, 현재 다른 트랜잭션이 수행되는 도중에도 남아 있는 서브 버스를 통해 또다른 트랜잭션을 수행할 수 있도록 하여 효율적으로 버스를 사용할 수 있는 효과가 있다.

Claims

다수의 마스터 장치와 다수의 슬레이브 장치 간의 전송타입(읽기/쓰기) 요구에 따라 데이터 전송이 가능하도록 하는 프로세서 내장형 시스템의 중재기를 통한 버스 중재방법에 있어서,

버스 사용을 요구하는 마스터 장치의 아이디(ID)를 순차적으로 큐(queue)에 등록하는 제1 과정과;

상기 큐에 등록된 마스터 장치 중 우선순위가 높은 마스터 장치의 전송타입과 상기 전송타입을 통해 수행하고자 하는 데이터 크기에 따라 사용가능한 서브 버스가 존재하는가를 판단하는 제2 과정과;

상기 판단결과, 전송타입을 통해 마스터 장치가 수행하고자 하는 데이터 크기에 따라 사용가능한 서브 버스가 존재하면, 해당 마스터 장치에게 특정 서브 버스를 할당하여 상기 전송타입에 따라 상기 마스터 장치와 슬레이브 장치 간의 데이터 교환을 수행하는 제3 과정으로 이루어진 것을 특징으로 하는 버스 중재방법.
제1 항에 있어서, 상기 전송타입을 통해 수행하고자 하는 데이터 크기에 따라 사용가능한 서브 버스가 존재한다는 것은,

모든 마스터 장치의 서브 버스의 할당상태를 나타내는 읽기/쓰기 버스 레지스터의 미할당된 상태의 대역폭이 전송타입을 통해 수행하고자 하는 데이터 크기를 처리할 수 있을 만큼 남아있고, 해당 마스터 장치와 데이터 교환이 수행되어질 슬 레이브 장치가 대기상태인 것을 특징으로 하는 버스 중재방법.
제2 항에 있어서, 상기 읽기/쓰기 버스 레지스터는,

소정비트로 이루어져 미할당된 서브 버스를 '0'으로 저장되고, 할당된 서브 버스는 '1'로 저장되는 것을 특징으로 하는 버스 중재방법.
제1 항에 있어서, 상기 제2 과정의 판단결과, 마스터 장치의 전송타입과 그 전송타입을 통해 수행하고자 하는 데이터 크기에 따라 사용가능한 서브 버스가 존재하지 않으면, 중재기는 버스 할당에 실패한 마스터 장치의 아이디를 큐에 등록하고, 사용가능한 서브 버스의 존재여부에 따라 제3 과정을 수행하는 제4 과정을 포함하여 이루어진 것을 특징으로 하는 버스 중재방법.
제1 항에 있어서, 상기 제3 과정은,

마스터 장치가 수행하고자 하는 데이터 크기에 따라 사용가능한 서브 버스가 존재하면, 중재기는 해당 마스터 장치의 서브 버스 할당정보를 나타내는 버스 할당 레지스터를 서브 버스가 할당됨을 나타내는 정보로 갱신하는 단계와;

상기 갱신된 버스 할당 레지스터의 해당 마스터 장치의 서브 버스 할당정보를 마스터 장치측으로 전송하는 단계와;

상기 전송된 서브 버스 할당정보에 따라 마스터 장치가 중재기로부터 서브 버스를 할당받는 단계를 포함하여 이루어진 것을 특징으로 하는 버스 중재방법.
제5 항에 있어서, 상기 버스 할당 레지스터는,

전송타입(읽기/쓰기)을 나타내는 정보와 서브 버스의 할당상태를 나타내는 정보 비트로 이루어진 것을 특징으로 하는 버스 중재방법.
제6 항에 있어서, 상기 버스 할당 레지스터는,

전송타입이 읽기타입이면 '0'으로 저장되고, 쓰기타입이면 '1'로 저장되며, 미할당된 서브 버스는 '0'으로 저장되고, 할당된 서브 버스는 '1'로 저장되는 것을 특징으로 하는 버스 중재방법.
제1 항에 있어서, 상기 제3 과정은,

마스터 장치가 전송타입에 따른 슬레이브 장치와의 상호 데이터 교환 완료후 이를 중재기측에게 알리는 단계와;

상기 상호 데이터 교환 완료후, 중재기는 해당 마스터에 점유되었던 서브 버스의 점유 사항을 해제하며 읽기/쓰기 버스 레지스터와 버스 할당 레지스터를 갱신하는 단계를 포함하여 이루어진 것을 특징으로 하는 버스 중재방법.
다수의 마스터 장치와, 다수의 슬레이브 장치간의 전송타입(읽기/쓰기)요구에 따라 데이터 전송이 가능하도록 하는 프로세서 내장형 시스템의 중재기를 통한 버스 중재방법에 있어서,

특정 마스터 장치에 의해 할당된 버스를 제외한 나머지 사용 가능한 서브 버스의 정보 데이터를 마스터 장치로 전송하는 제1 과정과;

마스터 장치는 전송타입에 따라 수행하고자 하는 데이터 크기보다 상기 사용 가능한 서브 버스의 여분이 많은지를 확인하고, 그 확인결과에 따라 사용가능한 서브 버스의 할당을 중재기측으로 요구하는 제2 과정과;

상기 서브 버스의 할당 요구에 따라 할당된 서브 버스를 통해 상기 전송타입에 따른 상기 마스터 장치와 슬레이브 장치간의 데이터 교환을 수행하는 제3 과정으로 이루어진 것을 특징으로 하는 버스 중재방법.