KR100690176B1 - 고밀도 플라즈마 화학 기상 증착법을 이용한 막 형성 방법 - Google Patents

고밀도 플라즈마 화학 기상 증착법을 이용한 막 형성 방법 Download PDF

Info

Publication number
KR100690176B1
KR100690176B1 KR1020050116963A KR20050116963A KR100690176B1 KR 100690176 B1 KR100690176 B1 KR 100690176B1 KR 1020050116963 A KR1020050116963 A KR 1020050116963A KR 20050116963 A KR20050116963 A KR 20050116963A KR 100690176 B1 KR100690176 B1 KR 100690176B1
Authority
KR
South Korea
Prior art keywords
wafer
temperature
film
supply amount
cooling gas
Prior art date
Application number
KR1020050116963A
Other languages
English (en)
Inventor
장경식
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050116963A priority Critical patent/KR100690176B1/ko
Application granted granted Critical
Publication of KR100690176B1 publication Critical patent/KR100690176B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C23C16/463—Cooling of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

막 특성을 균일하게 형성할 수 있는 HDP CVD를 이용한 막 형성 방법을 제공한다. 본 발명의 실시예에 따른 막 형성 방법은, 웨이퍼를 고정하고 있는 척 조립체에 냉각액 또는 냉각 가스를 공급하여 웨이퍼를 냉각시키면서 반도체 소자 제조에 사용되는 소정의 막을 형성하는 HDP CVD를 이용한 막 형성 방법으로서, 상기 냉각액 또는 냉각 가스의 공급량을 웨이퍼 온도에 따라 가변적으로 제어한다.
고밀도 플라즈마 화학 기상 증착, 냉각, 온도 구배, 균일도, 척

Description

고밀도 플라즈마 화학 기상 증착법을 이용한 막 형성 방법{METHOD OF FORMING A FILM USING HIGH DENSITY PLASMA CHEMICAL VAPOR DEPOSITION}
도 1은 웨이퍼별 온도 구배 현상을 나타내기 위한 그래프이다.
도 2는 웨이퍼별 온도 구배 현상에 따른 두께 특성을 나타내기 위한 그래프이다.
도 3은 웨이퍼별 온도 구배 현상에 따른 스트레스 특성을 나타내기 위한 그래프이다.
도 4는 웨이퍼별 온도 구배 현상에 따른 습식 식각률 특성을 나타내기 위한 그래프이다.
도 5는 본 발명의 실시예에 따른 막 형성 방법의 공정 제어 단계를 나타내는 플로우차트이다.
본 발명은 반도체 소자의 막 형성 방법에 관한 것으로, 보다 상세하게는 고밀도 플라즈마 화학 기상 증착법을 이용한 반도체 소자의 막 형성 방법에 관한 것이다.
반도체 소자의 고집적화에 따른 디자인 룰(design rule) 감소에 의해 콘택홀의 크기가 점점 더 감소됨에 따라 갭 매립(gap fill) 특성이 우수한 금속막의 형성이 요구되고 있다.
따라서, 근래에는 고밀도 플라즈마 화학 기상 증착(High Density Plasma Chemical Vapor Deposition, 이하 'HDP CVD'라 한다)법을 이용하여 금속막을 형성하고 있다.
또한, 소자의 고집적화가 점점 더 가속되면서 상기한 콘택홀 매립을 위한 금속막 형성 공정 이외에도 게이트 및 배선 패턴 사이의 미세한 갭, 및 얕은 트렌치 분리(STI; Shallow Trench Isolation) 구조의 미세 트렌치 등을 매립하기 위하여 질화막 및 산화막과 같은 절연막을 형성할 때에도 상기한 HDP CVD법을 이용하고 있다.
상기한 HDP CVD법을 수행하는 HDP CVD 장치는 통상적으로, 외부로부터 밀폐된 공간을 갖는 챔버와, 상기 챔버의 내측 상부에 설치되며 고주파 파워가 인가되는 상부 전극과, 상기 상부 전극에 대향하는 상기 챔버의 내측 하부에 배치되어 웨이퍼를 고정하는 척 조립체와, 상기 챔버 내부에 공정 가스를 공급하는 공정 가스 노즐과, 상기 척 조립체의 수직 방향의 중심에 대하여 원주 방향으로 상기 세정 가스를 분사하는 세정 가스 노즐과, 상기 공정 가스 및 세정 가스를 진공 펌프로 배기하는 배기관을 포함한다.
그리고, 상기 척 조립체의 내부 또는 상부에는 상기 상부 전극과 반대의 고주파 파워가 인가되는 하부 전극이 구비된다.
이러한 구성의 HDP CVD 장치를 이용하여 반도체 소자에 사용되는 막을 형성하는 방법에 대해 설명하면 다음과 같다.
챔버 내부에 웨이퍼가 투입되어 척 조립체의 하부 전극에 위치 고정되면, 공정 가스 노즐을 통해 웨이퍼의 상측으로 공정 가스를 공급한다.
이러한 상태에서 상부 전극 및 하부 전극에 고주파 파워를 인가하면 공정 가스가 플라즈마 상태로 여기되고, 이렇게 여기된 공정 가스로 인해 상기 웨이퍼 상의 상면 또는 포토레지스트로 형성된 패턴 마스크로부터 노출되는 부위에서 반응이 일어나게 되어 막이 형성된다.
한편, 상기한 막 형성 공정을 소정 횟수만큼 진행한 후에는 챔버의 내부 벽면에 부착된 막을 제거하는 세정 작업을 실시하게 된다.
여기에서, 상기한 세정 작업은 통상적으로, 웨이퍼를 투입하지 않은 상태에서 상기 세정 가스 노즐을 통해 챔버 내부에 세정 가스를 공급하고, 상부 전극 및 하부 전극에 고주파 파워를 인가하여 세정 가스를 플라즈마 상태로 여기시키는 것에 따라 이루어지게 된다.
이와 같이 세정 가스를 플라즈마 상태로 여기시키면, 플라즈마 상태로 여기된 상기한 세정 가스는 전자와 양(+)이온으로 분리되는데, 상기 양이온이 상기 챔버의 벽면에 급속하게 충돌됨과 동시에 상기 챔버의 내부 벽면에 부착된 폴리머와 화학반응되어 세정 작업이 이루어지게 되는 것이다.
그런데, 상기한 HDP CVD 장치를 이용하여 반도체 소자에 필요한 막을 형성할 때에는 상기 플라즈마에 의해 웨이퍼가 가열됨으로 인해 웨이퍼의 온도가 지속적으 로 증가하게 된다.
따라서, 웨이퍼의 온도가 적절한 공정 온도의 범위 내에서 유지되도록 하기 위해 종래에는 헬륨(He) 흐름 냉각 방식을 이용하여 척 조립체를 냉각하고 있다.
그러나, 종래에는 상기한 웨이퍼 냉각을 위해 헬륨 가스를 공급하는 동안 상기 웨이퍼 온도와 관계없이 헬륨 가스를 설정량만큼 일정하게 유지하고 있으므로, 다음의 문제점이 발생된다.
이하, 상기한 문제점을 도 1 내지 도 4를 참조로 하여 설명한다.
25개의 슬롯(#01 내지 #25)이 형성된 웨이퍼 카세트의 상기 슬롯에 안착되어 있는 웨이퍼들을 챔버에 순차적으로 투입하여 막 형성 공정을 진행하는 경우, 대략 4개 내지 6개의 웨이퍼를 처리한 후에는 상기한 세정 작업을 실시하는 데, 세정 작업을 실시한 직후에 투입되는 웨이퍼들, 예컨대 4번 슬롯(#4), 11번 슬롯(#11), 18번 슬롯(#18) 및 25번 슬롯(#25)에 안착되어 있던 웨이퍼들의 온도는 다른 웨이퍼들의 온도에 비해 낮은 편이다.
그리고, 세정 작업 직후 투입된 웨이퍼로부터 다음 세정 작업 직전까지 투입된 웨이퍼까지는 웨이퍼 온도가 점차적으로 증가하게 된다.
예를 들면, 도 1에 도시한 바와 같이 세정 작업 직후 투입된 4번 슬롯(#4)의 웨이퍼는 대략 260℃의 온도를 나타내지만, 다음 세정 작업 직전에 투입된 10번 슬롯(#10)의 웨이퍼는 대략 290℃의 온도를 나타내며, 5번 슬롯(#5)의 웨이퍼로부터 9번 슬롯(#9)의 웨이퍼까지는 온도가 점차적으로 증가한다.
이는 세정 작업시에 웨이퍼를 적정 온도로 냉각하기 위해 공급되는 헬륨 가스 가 웨이퍼의 온도와 관계없이 항상 설정량만큼 공급되기 때문이다.
따라서, 종래의 HDP CVD법을 이용한 막 형성 방법에서는 도 2 내지 도 4에 도시한 바와 같이 두께 특성, 스트레스 특성 및 습식 식각률(WER; Wet Etch Rate) 등의 막 특성이 불균일하게 형성되는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 그 목적은 막 특성을 균일하게 형성할 수 있는 HDP CVD를 이용한 막 형성 방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명은,
웨이퍼를 고정하고 있는 척 조립체에 냉각액 또는 냉각 가스를 공급하여 웨이퍼를 냉각시키면서 반도체 소자 제조에 사용되는 소정의 막을 형성하는 HDP CVD를 이용한 막 형성 방법으로서,
상기 냉각액 또는 냉각 가스의 공급량을 웨이퍼 온도에 따라 가변적으로 제어하는 HDP CVD를 이용한 막 형성 방법을 제공한다.
보다 구체적으로, 상기한 막 형성 방법은,
상기 냉각액 또는 냉각 가스의 공급량 변화에 따른 웨이퍼의 온도 변화량 데이터를 구비하는 단계;
상기 척 조립체에 고정되는 웨이퍼의 온도를 측정하는 단계;
측정된 웨이퍼 온도와 설정 온도의 차이값을 계산하는 단계; 및
상기 차이값에 해당하는 만큼 상기 냉각액 또는 냉각 가스의 공급량을 제어 하는 단계
를 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명한다.
도 5는 본 발명의 실시예에 따른 막 형성 방법의 공정 제어 단계를 나타내는 플로우차트를 도시한 것이다.
도시하지는 않았지만, 본 발명의 막 형성 방법을 실시하기 위한 HDP CVD 장치는 챔버 내부에 척 조립체를 구비하고, 또한 상기 척 조립체에 냉각액 또는 냉각 가스, 예컨대 헬륨 가스를 공급하기 위한 냉각 수단을 구비하며, 상기한 냉각 수단은 제어부를 구비한다.
상기 제어부는 웨이퍼 온도에 따라 헬륨 가스의 공급량을 가변적으로 제어하기 위한 것으로, 제어부에는 헬륨 가스의 공급량 변화에 따른 웨이퍼의 온도 변화량 데이터가 테이블로 작성되어 있다(ST100).
막 형성 공정이 시작되면, 상기 제어부는 온도 측정 수단을 이용하여 상기 척 조립체에 고정된 웨이퍼의 온도를 측정한다(ST200).
그리고, 측정된 웨이퍼 온도(T1)와 설정 온도(T)의 차이값(△T=T1-T)을 계산하고(ST300), 상기 차이값(△T)에 해당하는 만큼 상기 냉각액 또는 냉각 가스의 공급량을 조절한다.
보다 구체적으로, 상기 제어부는 측정된 웨이퍼의 온도(T1)가 설정 온도(T)보다 낮은 가를 판단하고(ST400), 낮은 경우에는 상기 차이값(△T)에 해당하는 만 큼 헬륨 가스의 공급량을 감소시킨다(ST500).
따라서, 상기 웨이퍼는 온도가 상승하여 설정 온도(T)에 도달하게 된다.
그리고, 상기 스텝(ST400)에서 측정된 웨이퍼의 온도(T1)가 설정 온도(T)보다 낮지 않다고 판단되면, 웨이퍼의 온도(T1)가 설정 온도(T)보다 높은 가를 판단하고(ST600), 높은 경우에는 차이값(△T)에 해당하는 만큼 헬륨 가스의 공급량을 증가시킨다(ST700).
따라서, 상기 웨이퍼는 온도가 하강하여 설정 온도(T)에 도달하게 된다.
그리고, 상기 스텝(ST600)에서 측정된 웨이퍼의 온도(T1)가 설정 온도(T)보다 높지 않다고 판단되면, 웨이퍼의 온도(T1)가 설정 온도(T)와 동일한 것으로 판단하여 헬륨 가스의 공급량을 설정량으로 유지한다(ST800).
이러한 제어 작용은 막 형성 공정을 진행하는 동안 지속적으로 이루어질 수도 있고, 막 형성 공정을 진행하기 위해 웨이퍼를 척 조립체에 안착한 직후, 즉 웨이퍼 투입 초기에만 이루어질 수도 있다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
이상에서 설명한 바와 같이 본 발명은 막 형성 공정을 진행하기 위해 척 조립체에 안착되는 웨이퍼의 온도에 따라 냉각액 또는 냉각 가스의 공급량을 조절하 여 상기 웨이퍼가 설정 온도로 유지되도록 함으로써, 웨이퍼들의 온도 구배로 인해 두께 특성, 스트레스 특성 및 습식 식각률 특성 등의 막 특성이 저하되는 것을 효과적으로 방지할 수 있다.

Claims (10)

  1. 웨이퍼를 고정하고 있는 척 조립체에 냉각액 또는 냉각 가스를 공급하여 웨이퍼를 냉각시키면서 반도체 소자 제조에 사용되는 소정의 막을 형성하는 HDP CVD를 이용한 막 형성 방법으로서,
    상기 냉각액 또는 냉각 가스의 공급량을 소정의 설정온도와 웨이퍼 온도에 따라 가변적으로 제어하는 HDP CVD를 이용한 막 형성 방법.
  2. 제 1항에 있어서,
    상기 웨이퍼의 온도가 설정 온도보다 낮은 경우에는 냉각액 또는 냉각 가스의 공급량을 감소시키고, 상기 웨이퍼의 온도가 상기 설정 온도보다 높은 경우에는 냉각액 또는 냉각 가스의 공급량을 증가시키는 것을 특징으로 하는 HDP CVD를 이용한 막 형성 방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 냉각액 또는 냉각 가스로 헬륨 가스를 사용하는 것을 특징으로 하는 HDP CVD를 이용한 막 형성 방법.
  4. 제 3항에 있어서,
    상기한 헬륨 가스 공급량의 제어가 막 형성 공정이 진행되는 동안 지속적으 로 이루어지는 것을 특징으로 하는 HDP CVD를 이용한 막 형성 방법.
  5. 제 3항에 있어서,
    상기한 헬륨 가스 공급량의 제어가 막 형성 공정을 진행하기 위해 웨이퍼를 척 조립체에 안착시키는 웨이퍼 투입 초기에만 이루어지는 것을 특징으로 하는 HDP CVD를 이용한 막 형성 방법.
  6. 웨이퍼를 고정하고 있는 척 조립체에 냉각액 또는 냉각 가스를 공급하여 웨이퍼를 냉각시키면서 반도체 소자 제조에 사용되는 소정의 막을 형성하는 HDP CVD를 이용한 막 형성 방법으로서,
    상기 냉각액 또는 냉각 가스의 공급량 변화에 따른 웨이퍼의 온도 변화량 데이터를 마련하는 단계;
    상기 척 조립체에 고정되는 웨이퍼의 온도를 측정하는 단계;
    측정된 웨이퍼 온도와 소정의 설정 온도의 차이값을 계산하는 단계; 및
    상기 차이값에 해당하는 만큼 상기 냉각액 또는 냉각 가스의 공급량을 제어하는 단계
    를 포함하는 HDP CVD를 이용한 막 형성 방법.
  7. 제 6항에 있어서,
    측정된 웨이퍼의 온도가 설정 온도보다 낮은 경우에는 상기 차이값에 해당하 는 만큼 냉각액 또는 냉각 가스의 공급량을 감소시키고, 상기 웨이퍼의 온도가 상기 설정 온도보다 높은 경우에는 차이값에 해당하는 만큼 냉각액 또는 냉각 가스의 공급량을 증가시키는 것을 특징으로 하는 HDP CVD를 이용한 막 형성 방법.
  8. 제 6항 또는 제 7항에 있어서,
    상기 냉각액 또는 냉각 가스로 헬륨 가스를 사용하는 것을 특징으로 하는 HDP CVD를 이용한 막 형성 방법.
  9. 제 8항에 있어서,
    상기한 헬륨 가스 공급량의 제어가 막 형성 공정이 진행되는 동안 지속적으로 이루어지는 것을 특징으로 하는 HDP CVD를 이용한 막 형성 방법.
  10. 제 9항에 있어서,
    상기한 헬륨 가스 공급량의 제어가 막 형성 공정을 진행하기 위해 웨이퍼를 척 조립체에 안착시키는 웨이퍼 투입 초기에만 이루어지는 것을 특징으로 하는 HDP CVD를 이용한 막 형성 방법.
KR1020050116963A 2005-12-02 2005-12-02 고밀도 플라즈마 화학 기상 증착법을 이용한 막 형성 방법 KR100690176B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050116963A KR100690176B1 (ko) 2005-12-02 2005-12-02 고밀도 플라즈마 화학 기상 증착법을 이용한 막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050116963A KR100690176B1 (ko) 2005-12-02 2005-12-02 고밀도 플라즈마 화학 기상 증착법을 이용한 막 형성 방법

Publications (1)

Publication Number Publication Date
KR100690176B1 true KR100690176B1 (ko) 2007-03-08

Family

ID=38102517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050116963A KR100690176B1 (ko) 2005-12-02 2005-12-02 고밀도 플라즈마 화학 기상 증착법을 이용한 막 형성 방법

Country Status (1)

Country Link
KR (1) KR100690176B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000043457A (ko) * 1998-12-29 2000-07-15 윤종용 고밀도 플라즈마 화학 기상 증착 공정

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000043457A (ko) * 1998-12-29 2000-07-15 윤종용 고밀도 플라즈마 화학 기상 증착 공정

Similar Documents

Publication Publication Date Title
KR100870852B1 (ko) 배면 오염의 저감을 위한 인 시츄 웨이퍼 열처리
US9449838B2 (en) Semiconductor device manufacturing method
KR100880967B1 (ko) Ｈｄｐ-ｃｖｄ를 이용하는 갭필에 대한 신규한 해결법,집적 공정 모듈레이션(ｉｐｍ)
KR101027265B1 (ko) Ｈｄｐ-ｃｖｄ 다단계 갭충진 프로세스
US7588036B2 (en) Chamber clean method using remote and in situ plasma cleaning systems
US20160351407A1 (en) Etching method
US20090239352A1 (en) Method for producing silicon oxide film, control program thereof, recording medium and plasma processing apparatus
US10256107B2 (en) Substrate processing method
KR20020016591A (ko) 고밀도 화학 증착에 의한 고 종횡비의 갭 충진을 달성하기위한 화학 가스 사이클링
US10453699B2 (en) Etching method and etching apparatus
US10460963B2 (en) Plasma processing method
US8003484B2 (en) Method for forming silicon oxide film, plasma processing apparatus and storage medium
US20160293439A1 (en) Etching method
US20200161138A1 (en) Plasma etching method for selectively etching silicon oxide with respect to silicon nitride
US7910495B2 (en) Plasma oxidizing method, plasma processing apparatus, and storage medium
US7857984B2 (en) Plasma surface treatment method, quartz member, plasma processing apparatus and plasma processing method
US20070261639A1 (en) Semiconductor manufacturing apparatus
US10676823B2 (en) Processing method and processing apparatus
US7842190B2 (en) Plasma etching method
US20100267243A1 (en) Plasma processing method and apparatus
KR100690176B1 (ko) 고밀도 플라즈마 화학 기상 증착법을 이용한 막 형성 방법
US9754797B2 (en) Etching method for selectively etching silicon oxide with respect to silicon nitride
US7189653B2 (en) Etching method and etching apparatus
US9633864B2 (en) Etching method
US20070197040A1 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100121

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee