KR100688584B1 - Cmos image sensor and method of fabricating the same sensor - Google Patents
Cmos image sensor and method of fabricating the same sensor Download PDFInfo
- Publication number
- KR100688584B1 KR100688584B1 KR1020060000470A KR20060000470A KR100688584B1 KR 100688584 B1 KR100688584 B1 KR 100688584B1 KR 1020060000470 A KR1020060000470 A KR 1020060000470A KR 20060000470 A KR20060000470 A KR 20060000470A KR 100688584 B1 KR100688584 B1 KR 100688584B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- layer
- silicon
- image sensor
- cmos image
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000002955 isolation Methods 0.000 claims abstract description 61
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 38
- 239000010703 silicon Substances 0.000 claims abstract description 38
- 239000000463 material Substances 0.000 claims abstract description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005468 ion implantation Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 18
- 150000002500 ions Chemical class 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 239000012528 membrane Substances 0.000 claims 2
- 238000002310 reflectometry Methods 0.000 abstract 1
- 238000012546 transfer Methods 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
도 1은 종래 시모스 이미지 센서를 개략적으로 보여주는 단면도이다.1 is a schematic cross-sectional view of a conventional CMOS image sensor.
도 2는 본 발명의 일 실시예에 따른 시모스 이미지 센서를 개략적으로 보여주는 단면도이다.2 is a schematic cross-sectional view of a CMOS image sensor according to an exemplary embodiment.
도 3a 및 3b는 도 2의 소자 분리막에 적용할 수 있는 2 개의 물질막의 구조를 확대하여 보여주는 단면도들이다.3A and 3B are enlarged cross-sectional views illustrating structures of two material films applicable to the device isolation film of FIG. 2.
도 4a 및 4b는 본 발명에 적용되는 소자 분리막 구조에 의한 파장에 따른 반사율을 계산한 그래프이다.4A and 4B are graphs illustrating reflectances according to wavelengths of the device isolation layer structure applied to the present invention.
도 5a ~ 5e는 본 발명의 다른 실시예에 따른 시모스 이미지 센서의 제조방법을 보여주는 단면도들이다.5A to 5E are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to another exemplary embodiment of the present invention.
<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing
100:p형 기판.....................200:p형 에피층100: p-type Substrate ... 200: p-type Epilayer
300,300a:소자 분리막.............320:실리콘산화막300, 300a: device isolation film ... 320: silicon oxide film
320a:공기막......................340,340a:실리콘막320a: air film ............ 340,340a: silicon film
350:트렌치.......................400:포토 다이오드350: trench ... 400: photodiode
본 발명은 시모스 이미지 센서에 관한 것으로, 특히 소자 분리막을 통해 주변 픽셀로 가시광이 침투하는 것을 차단한 시모스 이미지 센서 및 그 제조방법에 관한 것이다.The present invention relates to a CMOS image sensor, and more particularly, to a CMOS image sensor and a method of manufacturing the same, which block visible light from penetrating into surrounding pixels through an isolation layer.
일반적으로 이미지 센서는 광학 영상(optical image)을 전기 신호로 변환시키는 반도체 소자로서, 이미지 센서 중에서 전하결합소자(CCD:charge coupled device)는 개개의 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어(carrier)가 커패시터에 저장되고 이송되는 소자이며, 시모스(CMOS) 이미지 센서는 제어회로 및 신호처리회로를 주변회로로 사용하는 시모스 기술을 이용하여 픽셀 수만큼의 모스 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용한 소자이다. In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. Among the image sensors, a charge coupled device (CCD) is a charge carrier in which individual capacitors are located very close to each other. Is a device in which capacitors are stored and transferred, and CMOS image sensors use CMOS technology that uses control circuits and signal processing circuits as peripheral circuits to make as many MOS transistors as pixels, and to sequentially detect the output using them. It is an element employing a switching method.
CCD는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고 시그널 프로세싱 회로를 CCD 칩 내에 구현할 수 없어 원칩(One Chip)화가 곤란하다는 등의 여러 단점이 있는바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) 시모스 제조기술을 이용한 시모스 이미지센서의 개발이 많이 연구되고 있다. CCD has a number of disadvantages such as complicated driving method, high power consumption, high number of mask process steps, complicated process, and difficulty in making one chip because signal processing circuit cannot be implemented in CCD chip. In order to overcome the shortcomings, the development of CMOS image sensors using sub-micron CMOS manufacturing techniques has been studied.
시모스 이미지 센서는 단위 모스 제조기술을 이용하므로 전력 소모도 적고 마스크 공정 수도 적어 CCD 공정에 비해 공정이 매우 단순하며 여러 신호처리회로와 원칩화가 가능하여 차세대 이미지센서로 각광을 받고 있다.Since CMOS image sensor uses unit MOS manufacturing technology, it consumes less power and has fewer mask processes, making the process very simple compared to CCD process and enabling one-chip with various signal processing circuits.
시모스 이미지 센서는 일반적으로 1개의 포토 다이오드(PD)와 4개의 모스 트랜지스터로 구성된 단위 픽셀(pixel)의 복합체이다.The CMOS image sensor is typically a complex of unit pixels consisting of one photodiode (PD) and four MOS transistors.
도 1은 종래의 이미지 센서를 개략적으로 보여주는 단면도로서, 단위 픽셀에서 포토 다이오드와 트랜스퍼 트랜지스터를 중심으로 도시하였고, 나머지 트랜지스터들은 생략하였다.FIG. 1 is a cross-sectional view schematically illustrating a conventional image sensor, and a photo diode and a transfer transistor are illustrated in a unit pixel, and the remaining transistors are omitted.
도 1을 참조하면, 상대적으로 고농도인 p형 반도체 기판(10) 상에 에피택셜(epitaxial) 성장된 저농도의 p형 에피층(20,epitaxial layer)이 도시되어 있으며, p형 에피층(20) 상부로는 액티브 영역을 분리하는 소자 분리막(30)이 트렌치 구조를 이용하여 형성되어 있다. 통상적으로 이와 같은 트렌치 구조의 소자 분리막(30) 하부에는 채널스톱 이온주입영역(미도시)이 형성되어 있으며, 트랜스퍼 트랜지스터의 게이트 전극(60)의 양 측벽에는 스페이서(62)가 형성되어 있다.Referring to FIG. 1, a low concentration p-type
p/n/p 형 포토 다이오드(40)를 구성하는 p형 이온주입영역(42)의 일측은 스페이서(62)에 정렬되고 타측은 소자분리막(30)에 정렬되어 p형 에피층(20)의 표면으로부터 일정 깊이에 형성되어 있으며, p형 이온주입영역(42)의 하부에는 n형 이온주입영역(44)이 에피층(20) 깊숙이 형성되어 있다. 이때, 소자 분리막은 n형 이온주입영역(44)보다 얇게 또는 깊게 형성될 수 있다. 한편, p형 에피층(20)은 인접 픽셀과 서로 연결되어 있음을 알 수 있다.One side of the p-type
이와 같이 구성된 종래의 이미지 센서에서는 화살표 방향으로 입사한 빛이 소자 분리막(30)을 관통하여 인접 픽셀에 전자-전공 쌍을 발생시켜 인접 픽셀 간의 누화(crosstalk:CT) 현상을 일으키는 문제점이 있다. 즉, 특정 단위 픽셀로 입사한 빛은 특정 단위 픽셀의 포토 다이오드에 의해 광전변환 되어 데이터를 출력해야 하는데, 소자분리막을 관통하여 인접 픽셀로 침투함으로써, 포토 다이오드의 감도를 저하시키는 문제를 발생시킨다. 이러한 CT 현상은 주로 반사, 회절 또는 산란된 빛 및 소자 분리막 측면으로 입사하는 측면광 등에 의해 발생한다.In the conventional image sensor configured as described above, light incident in the direction of the arrow penetrates the
한편, 적색광과 같은 장파장은 침투깊이가 깊기 때문에, 특히 CT 현상에 주요 원인이 되며, 종종 n형 이온주입영역(44)보다 깊은 곳까지 침투해 들어가 에피층(20)에 전자-전공 쌍을 발생시켜, 인접 픽셀과 연결된 에피층(20)을 통해 CT 현상을 일으키는 요인으로 작용하기도 한다. On the other hand, since long wavelengths such as red light have a deep penetration depth, they are a major cause of CT phenomenon, and often penetrate deeper than the n-type
이러한 CT 현상은 시모스 이미지 센서의 픽셀 사이즈가 작아지면서 점점 더 감도 측면에서 센서의 치명적인 약점이 되고 있다. These CT phenomena are becoming a fatal weakness of the sensor in terms of sensitivity as the pixel size of the CMOS image sensor becomes smaller.
따라서, 본 발명이 이루고자 하는 기술적 과제는 새로운 소자 분리막 구조를 통해 인접 픽셀로 광이 침투하는 것을 차단할 수 있는 시모스 이미지 센서 및 그 제조방법을 제공하는 데에 있다.Accordingly, an object of the present invention is to provide a CMOS image sensor and a method of manufacturing the same which can block light from penetrating into adjacent pixels through a new device isolation layer structure.
상기 기술적 과제를 달성하기 위하여, 본 발명은 제1 도전형 기판; 상기 기판 상에 형성된 제1 도전형의 에피층(epitaxial layer); 상기 에피층 상부로 각각의 액티브 영역에 형성된 포토 다이오드; 및 굴절율이 다른 2개의 물질막이 상기 기판에 수직방향으로 교대로 형성되어 상기 각각의 액티브 영역을 분리시키는 소자 분리막;을 포함하는 시모스(CMOS) 이미지 센서를 제공한다.In order to achieve the above technical problem, the present invention is a first conductivity type substrate; An epitaxial layer of a first conductivity type formed on the substrate; Photodiodes formed in respective active regions above the epitaxial layer; And device isolation layers having two refractive indexes having different refractive indices, which are alternately formed in the vertical direction on the substrate, to separate the active regions from each other.
본 발명의 실시예에 의하면, 상기 2 개의 물질막은 실리콘막 및 실리콘산화막 또는 실리콘막 및 공기막이 바람직하나, 그에 한하지 않고 굴절율 차이가 2 이상인 다른 물질들을 사용하여 상기 2개의 물질막을 형성할 수 있음은 물론이다. 상기 제1 도전형은 p형 즉, 제1 도전형 기판은 p형 기판이고 제1 도전형 에피층은 p형 에피층이 바람직하다. According to an embodiment of the present invention, the two material films are preferably a silicon film and a silicon oxide film or a silicon film and an air film, but not limited thereto. The two material films may be formed using other materials having a refractive index difference of 2 or more. Of course. The first conductivity type is p type, that is, the first conductivity type substrate is a p type substrate and the first conductivity type epi layer is preferably a p type epi layer.
본 발명은 또한 상기 기술적 과제를 달성하기 위하여, 제1 도전형 기판 상에 제1 도전형의 에피층을 성장시키는 단계; 상기 에피층에 굴절율이 다른 2 개의 물질막을 상기 기판에 수직 방향으로 교대로 형성하여 액티브 영역을 분리하는 소자 분리막을 형성하는 단계; 및 상기 에피층에 이온을 주입하여 포토 다이오드를 형성하는 단계;를 포함하는 시모스 이미지 센서 제조방법을 제공한다.The present invention also comprises the steps of growing an epitaxial layer of the first conductivity type on the first conductivity type substrate to achieve the above technical problem; Forming an isolation layer on the epi layer to alternately form two material films having different refractive indices in a direction perpendicular to the substrate to separate active regions; And implanting ions into the epitaxial layer to form a photodiode.
본 발명의 실시예에 의하면, 상기 소자 분리막은 상기 에피층에 트렌치를 형성하는 단계; 상기 트렌치의 하부 면과 측벽으로 실리콘산화막을 형성하는 단계; 및 상기 실리콘산화막이 형성된 트렌치 내부를 실리콘으로 채워 실리콘막을 형성하는 단계;를 포함하여 형성할 수 있다. 또한, 상기 소자 분리막은 상기 에피층에 건식 식각을 통해 서로 이격된 적어도 2 개의 공기막을 형성함으로써, 구성할 수도 있다.In an embodiment, the device isolation layer may include forming a trench in the epitaxial layer; Forming a silicon oxide film on a lower surface and a sidewall of the trench; And forming a silicon film by filling the inside of the trench in which the silicon oxide film is formed with silicon. In addition, the device isolation layer may be configured by forming at least two air layers spaced apart from each other through dry etching in the epitaxial layer.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 이하의 설명에서 어떤 구성 요소가 다른 구성 요소의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 두께나 크기는 설 명의 편의 및 명확성을 위하여 생략되거나 과장되었고, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention; In the following description, when a component is described as being on top of another component, it may be directly on top of another component, and a third component may be interposed therebetween. In addition, in the drawings, the thickness or size of each component is omitted or exaggerated for clarity and convenience of explanation, the same reference numerals in the drawings refer to the same elements. On the other hand, the terms used are used only for the purpose of illustrating the present invention and are not used to limit the scope of the invention described in the meaning or claims.
도 2는 본 발명의 일 실시예에 따른 시모스 이미지 센서를 개략적으로 보여주는 단면도로서, 트랜스퍼 트랜지스터 및 플로팅 확산 영역 등은 설명의 편의상 생략되었다.2 is a cross-sectional view schematically illustrating a CMOS image sensor according to an exemplary embodiment of the present invention, and a transfer transistor, a floating diffusion region, and the like are omitted for convenience of description.
도 2를 참조하면, 시모스 이미지 센서는 p형 반도체 기판(100), 기판(100) 상에 형성된 p형 에피층(200), 각 액티브 영역을 구조적으로 분리하는 소자 분리막(300) 및 에피층(200) 상부로 형성된 포토 다이오드(400)를 포함한다.Referring to FIG. 2, the CMOS image sensor includes a p-
본 실시예에서의 소자 분리막(300)은 포토 다이오드(400)보다 깊이 형성되며, 기판(100)에 수직방향으로 굴절율이 다른 2개의 물질막이 교대로 배치되면서 형성된다. 소자 분리막(300)을 굴절율이 다른 2개의 물질막을 이용하여 형성함으로써, 소자 분리막의 반사율을 증가시킬 수 있고, 그에 따라 측면광 등이 인접 픽셀로 침투하는 것을 방지할 수 있다. 2 개의 물질막의 굴절율의 차이가 클수록 소자 분리막의 반사율은 더 증가하게 된다. 따라서, 소자 분리막은 굴절율 차이가 큰 서로 다른 물질을 이용하여 형성하는 것이 바람직하다. The
한편, 본 실시예에서는 2개의 물질막을 이용하여 3겹의 소자 분리막을 형성하고 있지만, 필요에 따라 그 이상으로 형성할 수도 있음은 물론이다. 또한, 소자 분리막(300)을 기판(100) 가까이 형성함으로써, 에피층(200)을 통한 CT 현상도 방 지하도록 하는 것이 바람직하다. On the other hand, in the present embodiment, three element isolation films are formed using two material films, but it is of course possible to form more than that as necessary. In addition, it is preferable to prevent the CT phenomenon through the
포토 다이오드(400)는 상부로 p형 이온주입영역 및 하부로 n형 이온주입영역을 포함하고 포토 다이오드 측면으로 트랜스퍼 트랜지스터 등이 형성됨은 전술한 바와 같다. The
도 3a 및 3b는 도 2의 소자 분리막에 적용할 수 있는 2 개의 물질막의 구조를 확대하여 보여주는 단면도들이다.3A and 3B are enlarged cross-sectional views illustrating structures of two material films applicable to the device isolation film of FIG. 2.
도 3a를 참조하면, 소자 분리막(300)은 실리콘산화막(320) 및 실리콘막(340)을 이용하여 형성되며, 3겹의 막을 가진다. 실리콘산화막(320)은 에피층에 트렌치를 형성한 후 트렌치 하부 면 및 측벽으로 산화실리콘(SiO2)을 증착하여 형성되고, 실리콘막(340)은 실리콘산화막(320) 사이로 실리콘(Si)이 채워져 형성된다. Referring to FIG. 3A, the
이때, 실리콘산화막(320)의 폭(d1)은 550 Å 정도로 형성되고 실리콘막(340)의 폭(d2)은 500 Å 정도로 형성되는 것이 바람직하다. 일반적으로 산화실리콘은 1.46 정도의 굴절율을 가지며, 실리콘은 파장에 따라 3.7 ~ 5.7 정도의 굴절율을 가진다. 따라서, 굴절율 차이는 2.2 이상이 되며, 실리콘산화막(320) 및 실리콘막(340)으로 형성된 소자 분리막(300)은 높은 반사율을 가진다.In this case, it is preferable that the width d1 of the
도 3b는 도 3a와 다른 2 개의 물질막을 이용하여 소자 분리막(300a)을 형성한 구조를 보여준다. 즉, 에피층에 식각을 통해 이격된 2 개의 공기막(320a,air layer)을 형성함으로써, 소자 분리막(300a)을 형성하게 된다. 식각은 균일한 두께의 공기막(320a)을 형성하기 위하여 건식 식각이 바람직하다. 여기 소자 분리막 (300a)에서는 공기막(320a) 및 공기막 사이의 실리콘막(340a)이 2 개의 물질막을 구성하게 된다.3B illustrates a structure in which the
공기막(320a)의 폭(d3)은 740 Å 정도로 형성되고 공기막(320a) 사이의 실리콘막(340a)의 폭(d4)은 520 Å 정도로 형성된다. 공기의 굴절율은 거의 1이므로 두 물질막 간의 굴절율 차는 도 3a에서 보다 크다. 따라서, 공기막(320a) 및 실리콘막(340a)으로 형성된 소자 분리막(300a)의 반사율은 더욱 증가 된다.The width d3 of the
여기서, 소자 분리막(300,300a)에 이용된 2 개의 물질막은 예시에 불과하며, 굴절율 차이가 큰, 바람직하게는 굴절율 차이가 2 이상인 물질들을 이용하여 소자 분리막을 형성할 수 있음은 물론이다. 또한, 3겹뿐만 아니라 2개의 물질막을 교대로 하여 3 겹 이상으로 형성할 수도 있다.Here, the two material films used for the device isolation layers 300 and 300a are merely examples, and the device isolation layer may be formed using materials having a large refractive index difference, preferably, having a refractive index difference of 2 or more. In addition, not only three layers but also two material films may be alternately formed to form three or more layers.
도 4a 및 4b는 본 발명에 적용되는 소자 분리막 구조에 의한 파장에 따른 반사율을 계산한 그래프로서, 도 4a는 도 3a의 소자 분리막 구조에 대한 것이고 도 4b는 도 3b에 대한 것이다.4A and 4B are graphs of reflectances according to wavelengths of the device isolation layer structure according to the present invention. FIG. 4A is a view showing the device isolation layer structure of FIG. 3A and FIG. 4B is a view of FIG. 3B.
도 4a를 참조하면, 본 그래프는 도 3a 구조의 소자 분리막에 수직으로 입사하는 가시광선 영역에 대한 소자 분리막의 반사율을 계산한 그래프로, 가로의 x 축은 광의 파장(wavelength)을 나타내고 세로의 y축은 반사율(reflectance)을 나타낸다. 청색광 영역의 두 곳(410 ㎚ 및 450 ㎚)을 제외한 나머지 파장영역에서 반사율이 매우 높고, 특히 CT 현상에 커다란 기여를 하는 장파장 영역인 적색광 영역에서는 평균 80 % 이상의 반사율을 가짐을 알 수 있다.Referring to FIG. 4A, the graph calculates the reflectance of the device isolation layer with respect to the visible light region incident perpendicularly to the device isolation layer having the structure of FIG. 3A. The horizontal x-axis represents the wavelength of light and the vertical y-axis is Indicate reflectance. It can be seen that the reflectance is very high in the remaining wavelength region except for two places (410 nm and 450 nm) of the blue light region, and in particular, in the red light region, which is a long wavelength region which contributes to the CT phenomenon, it has an average reflectance of 80% or more.
도 4b를 참조하면, 본 그래프는 도 3b 구조의 소자 분리막에 수직으로 입사 하는 가시광선 영역에 대한 소자 분리막의 반사율을 계산한 그래프이다. 청색광 영역의 한 곳(450 ㎚)을 제외하고는 전반적으로 반사율이 높고, 특히 적색광 영역에서는 거의 90 % 이상의 반사율을 가짐을 알 수 있다. 이는 전술한 대로 실리콘막과 공기막 사이의 굴절율 차이가 실리콘막과 실리콘산화막 사이의 굴절율 차이보다 크기 때문이다.Referring to FIG. 4B, the graph calculates the reflectance of the device isolation film with respect to the visible light region incident perpendicularly to the device isolation film of FIG. 3B. Except for one portion (450 nm) of the blue light region, the overall reflectance is high, and in particular, the red light region has a reflectance of about 90% or more. This is because the difference in refractive index between the silicon film and the air film is larger than the difference in refractive index between the silicon film and the silicon oxide film as described above.
본 실시예와 같이 소자 분리막을 굴절율이 다른 2 개의 물질막을 이용하여 형성함으로써, 광 특히 가시광선 영역의 장파장 광을 대부분 반사시킴으로써, 종래의 CT 현상을 현저히 감소시킬 수 있다.By forming the device isolation film using two material films having different refractive indices as in the present embodiment, the conventional CT phenomenon can be significantly reduced by reflecting most of light, especially long wavelength light in the visible light region.
도 5a ~ 5e는 본 발명의 다른 실시예에 따른 시모스 이미지 센서의 제조방법을 보여주는 단면도들이다.5A to 5E are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to another exemplary embodiment of the present invention.
도 5a를 참조하면, 먼저, p형 기판(100) 상으로 p형 에피층(200)을 성장시킨다. Referring to FIG. 5A, first, a p-
도 5b를 참조하면, 에피층(200) 형성 후, 에피층(200) 상부로 소자 분리막 영역을 위한 트렌치(350)를 형성한다. 트렌치(350)는 에피층(200) 상부로 에피층(200) 보호를 위해 산화막(미도시) 및 질화막(미도시) 형성하고 질화막 상부로 포토 레지스트(미도시) 패턴을 이용하여 식각을 통해 형성한다. 트렌치는 에피층(200)을 통한 CT 현상 감소를 위해 되도록 깊이 형성하는 것이 바람직하다.Referring to FIG. 5B, after the
도 5c를 참조하면, 트렌치(350) 내부 하부 면 및 측벽으로 산화실리콘을 증착하여 실리콘산화막(320)을 형성한다. 이때 실리콘산화막(320)은 폭(d1)은 550 Å 정도로 형성한다.Referring to FIG. 5C, the
도 5d를 참조하면, 실리콘산화막(320)이 형성된 트렌치를 실리콘으로 채워 실리콘막(340)을 형성한다. 이에 따라, 실리콘산화막 및 실리콘막의 2개의 물질막으로 형성된 소자 분리막(300)이 완성된다. 이때 실리콘막(340)의 폭(d2)은 약 500 Å가 바람직하다. 따라서, 처음 트렌치의 폭은 약 1050 Å 정도가 되도록 형성하는 것이 바람직하다.Referring to FIG. 5D, a trench in which the
본 실시예의 소자 분리막(300) 구조는 도 3a의 소자 분리막의 구조를 채택한 것이나, 도 3b의 소자 분리막 구조를 채택하여 형성할 수 있음은 물론이다. 즉, 에피층(200)에 선택적 건식 식각을 통해 이격된 2 개의 공기막을 형성하여 소자 분리막을 완성할 수도 있다.The
도 5e을 참조하면, 소자 분리막(300) 형성 후, 포토 다이오드용 도핑 영역에 이온을 도핑하여 포토 다이오드를 형성한다. 도면상 도시되지는 않았지만, 이때 트랜스퍼 트랜지스터 및 플로팅확산 영역 등이 형성된다. 좀더 상세히 설명하면, 에피층(200) 상부로 트랜스퍼 트랜지스터의 게이트(미도시)를 형성하고, 포토 다이오드(400)의 n형 이온주입영역을 형성하기 위한 이온주입 마스크를 형성한다. n형 이온주입영역은 소자분리막(300)과 게이트(미도시) 일측에 의해 정렬되므로, 이에 맞는 이온주입 마스크를 이용하여 에피층(200) 하부 깊숙이 n형 이온주입영역을 형성한다. 이후에 게이트(미도시) 양 측벽으로 스페이서(미도시)를 형성하고, 소자 분리막(300)과 게이트 일측 스페이서(미도시)로 정렬된 p형 이온주입영역을 에피층(200) 표면 상부로 형성한다. 이후에 플로팅확산영역을 이루는 n형 불순물 영역을 게이트 타측으로 형성하여 시모스 이미지 센서를 제조한다.Referring to FIG. 5E, after the
지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.So far, the present invention has been described with reference to the embodiments shown in the drawings, which are merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. will be. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
이상에서 상세히 설명한 바와 같이 본 발명에 의한 시모스 이미지 센서는 굴절율이 다른 2 개의 물질막을 이용하여 소자 분리막을 형성함으로써, 소자 분리막에 의한 반사율을 증가시켜, 입사광이 인접 픽셀로 침범하여 일으키는 CT 현상을 감소시킬 수 있다.As described in detail above, the CMOS image sensor according to the present invention forms an element isolation layer using two material films having different refractive indices, thereby increasing the reflectance by the element isolation layer, thereby reducing the CT phenomenon caused by incident light invading adjacent pixels. You can.
Claims (17)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060000470A KR100688584B1 (en) | 2006-01-03 | 2006-01-03 | Cmos image sensor and method of fabricating the same sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060000470A KR100688584B1 (en) | 2006-01-03 | 2006-01-03 | Cmos image sensor and method of fabricating the same sensor |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100688584B1 true KR100688584B1 (en) | 2007-03-02 |
Family
ID=38102175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060000470A KR100688584B1 (en) | 2006-01-03 | 2006-01-03 | Cmos image sensor and method of fabricating the same sensor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100688584B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220146134A (en) * | 2021-04-23 | 2022-11-01 | 주식회사 키파운드리 | Semiconductor Device Comprising Hall Sensor based on CMOS Process and Method for Manufacturing The Same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040058691A (en) * | 2002-12-27 | 2004-07-05 | 주식회사 하이닉스반도체 | CMOS image sensor with reduced crosstalk and method for fabricating thereof |
KR20040065335A (en) * | 2003-01-13 | 2004-07-22 | 주식회사 하이닉스반도체 | Method for fabricating CMOS image sensor |
-
2006
- 2006-01-03 KR KR1020060000470A patent/KR100688584B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040058691A (en) * | 2002-12-27 | 2004-07-05 | 주식회사 하이닉스반도체 | CMOS image sensor with reduced crosstalk and method for fabricating thereof |
KR20040065335A (en) * | 2003-01-13 | 2004-07-22 | 주식회사 하이닉스반도체 | Method for fabricating CMOS image sensor |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220146134A (en) * | 2021-04-23 | 2022-11-01 | 주식회사 키파운드리 | Semiconductor Device Comprising Hall Sensor based on CMOS Process and Method for Manufacturing The Same |
KR102535002B1 (en) | 2021-04-23 | 2023-05-26 | 주식회사 키파운드리 | Semiconductor Device Comprising Hall Sensor based on CMOS Process and Method for Manufacturing The Same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4020309B2 (en) | CMOS image sensor and manufacturing method thereof | |
US9368669B2 (en) | Method and apparatus for reducing signal loss in a photo detector | |
TWI517368B (en) | Backside illuminated cmos image sensor and method for fabricating the same | |
KR100244048B1 (en) | Optical semiconductor device and method of fabricating the same | |
TWI496278B (en) | Image sensor and method for fabricating the same | |
KR100720503B1 (en) | CMOS image sensor and method for manufacturing the same | |
US20060038252A1 (en) | Reduced crosstalk sensor and method of formation | |
KR20040036087A (en) | CMOS image sensor having different depth of photodiode by Wavelength of light | |
KR100657143B1 (en) | Image sensor, and method for fabricating the same | |
CN112331684B (en) | Image sensor and method of forming the same | |
CN105185800A (en) | Complementary metal oxide semiconductor image sensor and manufacturing method thereof | |
KR101620706B1 (en) | Pixel isolation structures in backside illuminated image sensors | |
KR100572853B1 (en) | Semiconductor Optical Detector | |
KR101515687B1 (en) | Porous si as cmos image sensor arc layer | |
CN115706118A (en) | Image sensor and forming method thereof | |
KR20070034883A (en) | CMOS image sensor and its manufacturing method | |
KR20090071067A (en) | Image sensor and method for manufacturing thereof | |
KR100688584B1 (en) | Cmos image sensor and method of fabricating the same sensor | |
KR101550434B1 (en) | Method of fabricating image sensor | |
US20120235271A1 (en) | Solid-state image sensing device | |
CN115692432A (en) | Semiconductor structure and forming method thereof | |
CN112992946A (en) | Image sensing element, optical structure and forming method thereof | |
KR20060108017A (en) | Cmos image sensor and method of fabricating the same | |
KR100654056B1 (en) | Image sensor and method for manufacturing the same | |
KR20040059942A (en) | Fabricating method of CMOS image sensor with different photo diode depth dependent to wavelength of incident light |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100216 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |